JP3585244B2 - 導電体製造のための低温方法および組成物 - Google Patents

導電体製造のための低温方法および組成物 Download PDF

Info

Publication number
JP3585244B2
JP3585244B2 JP53236498A JP53236498A JP3585244B2 JP 3585244 B2 JP3585244 B2 JP 3585244B2 JP 53236498 A JP53236498 A JP 53236498A JP 53236498 A JP53236498 A JP 53236498A JP 3585244 B2 JP3585244 B2 JP 3585244B2
Authority
JP
Japan
Prior art keywords
metal
copper
silver
conductor
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP53236498A
Other languages
English (en)
Other versions
JP2001515645A (ja
Inventor
キッド,ポール,エイチ.
ジャブロンスキー,グレゴリー,エイ.
リチャード,デイビッド,エル.
Original Assignee
パレレック,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パレレック,インコーポレイテッド filed Critical パレレック,インコーポレイテッド
Publication of JP2001515645A publication Critical patent/JP2001515645A/ja
Application granted granted Critical
Publication of JP3585244B2 publication Critical patent/JP3585244B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08KUse of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00Use of inorganic substances as compounding ingredients
    • C08K3/02Elements
    • C08K3/08Metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01016Sulfur [S]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01044Ruthenium [Ru]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01076Osmium [Os]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Organic Insulating Materials (AREA)
  • Macromonomer-Based Addition Polymer (AREA)

Description

発明の背景
1.発明の分野
本発明は、印刷回路板および半導体のような電子部品の導体に適用され得る組成物に関するもので、特に450℃以下の温度で適用され個体導体に変換され得る組成物に関するものである。
2.従来の技術
印刷回路製造工程の一般的な方法は、不要な銅を食刻することにより導体を形成するというサブトラクティブ(subtractive)またはセミアディティブ(semi−additive)工程である。完全なアディティブ工程は、前記サブトラクティブまたはセミアディティブ工程より多くの利点を持ち得る。完全なアディティブ工程を印刷回路製造に用いる際の第一の問題は、ポリマーベースの回路板に適した十分に低い硬化温度と高い導電性を必要とすることである。他の主な問題は、好ましくは通常の半田付けによって、アディティブトレースへの接続を形成することである。現在の技術としては、劣った導電性および劣った半田付特性をもつトレース(trace)を生じる、低い硬化温度の導電性エポキシおよび一過性の液層材料、または良好な導電性および良好な半田付特性を伴うトレースを生じる高温厚膜インクがある。これらの小さく、高価でかつ特殊化された基板には、650℃以上、および通常は850℃を越える温度で厚膜インクを焼結することに耐性を持つことが要求される。250から350℃のポリマーベースの基板上を除いて、厚膜インクの性能が再現できる方法は、270億ドル規模の硬質回路板産業、および25億ドル規模の軟質回路板産業において、世界的に広くこの技術の適用が許容され得る。
“厚膜”技術において、セラミック基板上にハイブリッド回路を製造することが慣例的に実施されてきた(R.W.ヴェスト(R.W.Vest)、“エレクトロニック セラミックス”、R.ブレッケンリッジ(R.Breckenridge)等、1991年)。導体パターンは、厚膜のペーストまたはインクをセラミック基板にシルクスクリーニング、またはステンシル印刷し、それらを850℃から1100℃の温度で焼成し金属含有インクを金属に還元することによって形成される。このようなインクの例は、銀−パラジウム組成物であり、これは近年、ワング、ドハーティー、フブナー(Wang,Dougherty,Huebner)およびペピン(Pepin)、J.Am.Ceram.Soc.77(12),3051−72(1944年)によってまとめられている。典型的な厚膜インクは、金属粉末、無機ガラス結合剤、およびポリマー結合剤と溶媒からなるビヒクルを含む。前記ビヒクルは、スクリーン印刷において正しい一貫性を与え、典型的に、低揮発性の溶媒に溶解するエチルセルロース、脱水素化ロジン、またはポリアクリル系物質のようなポリマーによって構成される。一般的な溶媒は、テルピネオール、ジブチルカルビトール、および様々なグリコールエーテルもしくはエステルである。前記インクは、スクリーン印刷によりセラミック基板に適用され、溶媒を除去するために乾燥され、およびポリマー結合剤を分解するため、および金属と無機ガラス結合剤を融着させるために、通常ベルト式加熱炉により熱処理される。ガラス相は基板(通常、アルミナである)への結合を提供し、金属は導電性を提供する。典型的に、導体はガラス相と金属相とが交互になっている縞のある断面を持つ。該ガラスはセラミックの界面で、および該金属は空気の界面で濃縮される傾向がある。該導体は、典型的に、バルクの金属の半分、または4分の1である。
いくつかの厚膜組成物はスクリーン特性および金属粉末の分散安定性を改良するために界面活性剤を含む。しばしばこれらの界面活性剤はカルボン酸の石鹸のような金属有機化合物である。これらは、比較的低い温度で分解し、焼成された導体において有用な機能を実行し得る金属またはその酸化物を堆積させ得るという点で有用である。
J.T.アンダーソン、V.K.NagesdhおよびR.C.ルビー(R.C.Ruby)の1991年12月10日発行の米国特許第5,071,826号および1994年8月16日発行の米国特許第5,338,507号は、超伝導酸化物混合物への銀ネオデカノエートの添加を開示しており、これにおいてネオデカノエートは300℃で金属に分解され、超伝導微粒子を銀で被膜する。被膜された該微粒子は、次に600〜800℃で焼結、酸化され、強度と臨界電流を増された酸化超伝導体が製造される。
有機金属チタネートの分解によるチタネートの厚膜導体への添加は1983年5月3日発行の、K.M.ネアー(K.M.Nair)による米国特許第4,381,945号に開示されている。
1986年7月8日発行の、J.M.ブラウンロウ(J.M.Brownlow)による米国特許第4,599,277号は、850〜950℃であるセラミック基板の焼きしまり温度にあわせるために、有機金属化合物を厚膜フィルムに添加し、金属の焼きしまり温度を上昇させることを開示しており、低温で導体をポリマー回路へ適用するために、逆の工程が必要となっている。
銀フレーク、、ガラスフリット、および銀レジネートを含む。従来の厚膜ペースト組成物は、トリトンX100(Triton X 100)のような界面活性剤と同様のカルボン酸の石鹸であり、M.N.Nguyenによる1991年12月24発行の米国特許第5,075,262号、および1993年2月2日発行の米国特許の米国特許第5,183,784号で開示された。その目的は、印刷の後の予備乾燥工程を除去することであり、レジネートは、350〜450での半導体のダイのセラミック基板への結合において、接着を促進し、割れ(クラック;crack)および空隙を最小化するためである。
V.K.NageshおよびR.M.フルラス(R.M.Fulrath)による1978年12月19日に米国特許第4,130,671号(ユー・エス デパートメント オブ エナジー(U.S.Department of Energy)に譲渡された)は、類似したガラスフリットおよび銀レジネートの組成物を開示しており、該組成物は低い温度で分解し、上記アンダーソンと類似した銀被膜ガラス粒子を与える。該粒子はレジネートの分解の前または後に基板に適用され、500から700℃の酸素雰囲気下で焼成され、金属被覆ガラス粒子の導体を提供する。
さらにレジネートを用いない有機ビヒクルの、ガラスおよび金属粉末のその他の従来の厚膜組成物は、米国特許第5,250,229号および第5,378,408号で説明されている。
厚膜工程の低温類似体を創造するために、多くのポリマーが耐え得る極上限温度である450℃以下の温度で操作できるような、析出金属の融着および凝集を得るための、新しいメカニズムを見出すことが必要である。通常の厚膜インクで広く使用されている無機ガラス粉末結合剤の使用は、これに適用することができない。それらは十分低い温度では溶解せず、ガラスが金属またはポリマー基板に結合し得ないからである。
この目的のための他のアプローチが種々開示されている。最も一般的なものは、有機マトリックスにおいて金属粉末(通常は銀粉末である)を混和することによる導電性のインクまたはペーストの創造で、いわゆる“ポリマー厚膜”材料である。
これは主要産業であり、中でもアブレティック、エイアイティー、ホクリカ、エム−テック、サーモセット、エポキシテクノロジー(Ablestik,AIT,Hokurika,M−Tech,Thermoset,Epoxy Technology)およびフェロー(Ferro)から生産物が入手可能である。これらの材料は回路板に印刷することが可能で、良好な接着性を持つ。この技術の適用例は、K.ドレイファック(K.Dreyfack)(エレクトロニクス52(17),2E−4E,1979年)による論説で、リジッドおよびフレキシブル回路に用いるこのタイプの、ソシエテ デ プロデュイ アンデュストリエル ITT(Societie des Produits Industrielles ITT)のシルクスクリーニング銀およびグラファイトベースの導体が説明されている。このアプローチの一つの問題は、有機マトリックス中の粉末粒子間におけるランダム接触によるインクコンダクト、および導電性が劣ることである。典型的な抵抗値は、これは導電性の逆数であるが、40から60マイクロオームcmであり、バルクの銀と比較すると1.59マイクロオームcmであり、高温厚膜導体では3〜6マイクロオームcmである。さらなる障害は、導電性が時間に対して一定ではないという事実である。その導電性は、トレースが加熱され冷却されるため、およびとりわけ湿気や他の周囲の環境に晒されるため、ランダムに形成されたり壊されたりしやすい個々の金属粒子間の偶発的な接触に依存する。ポリマー厚膜材料におけるその他の主要な問題は、それらの有機含量によるもので半田付け特性ではない。
典型的なレジン結合銅粉末導体は、1977年6月の日本国特許出願第52−68507号で開示されている。R.E.シーガー(R.E.Seeger)およびN.H.モーガン(N.H.Morgan)による1988年10月4日発行の米国特許第4,775,439号は、より精巧なポリマー厚膜のアプローチを開示している。この概念によれば、金属粒子および結合剤を基板に塗布し、乾燥させる。次にそのトレースをポリマーフィルムによって被膜するが、これはその場に導体を保持するために接着的に基板にラミネートしている。これはバルク金属に匹敵した電気導体を得るという問題を扱っていない。
バルクの導電性は、様々な基板における金属有機化合物の分解によって、低い温度で達成されてきた。これらは、R.W.ヴェスト(R.W.Vest),E.P.トゥイーデル(E.P.Tweedell)およびR.C.ブキャナン(R.C.Buchanan)、インターナショナル ジャーナル オブ ハイブリッド マイクロエレクトロニクス(Int.J.of Hybrid Microelectronics),261−267,1983年によって説明されているような、インクジェット印刷に応用されている。ヴェスト等は、いわゆるMOD(有機金属分解;Metallo−Organic Decomposition)技術を数年にわたって研究し続けた。この研究の最も関連のある側面は“ハイブリッドマイクロ回路のためのMODインクを用いた液状インクジェット印刷”テング、K.F.(Teng,K.F.),およびヴェスト、R.W.(Vest,R.W.),IEEEトランスアクション オン コンポーネンツ、ハイブリッド アンド マニュファクチュアリング テクノロジー(IEEE Transactions on Components,Hybrid and Manufacturing Technology),12(4),545−549,1987年にまとめられている。この著者は、誘電体および抵抗体と同様な、プリンティング銀および金導体に関する彼らの研究を説明している。MOD化合物は純合成された金属有機化合物であり、これは該金属および媒体ガスに依存して、金属が金属元素または金属酸化物として凝結するために低温できれいに分解する。その貴金属、銀、金、およびプラチナ群は、空気中で金属膜に分解する。その有機成分は、低温で容易に分解する弱い結合をもつヘテロ原子を通して、金属と結合する。カルボン酸−金属石鹸における場合と同様に酸素結合が、アミン結合を持つ場合同様、金およびプラチナについて申し分がないことが見出された。
ヴェスト等は、銀ネオデカノエートおよび銀アミン2−エチルヘキサノエートのような石鹸のキシレン溶液の、インクジェット印刷によるセラミック基板およびシリコンの金属化を研究した。申し分のない解像度(0.003インチまたは75ミクロン)のイメージが得られたが、導電性は低く、これは分解後の層の厚さが、1ミクロン以下という極端に小さかったためである。パートナーシップス リミテッドによる、エポキシガラス回路板上での銀ネオデカノエート溶液を用いた予備実験は、良く結合した導体がポリマー基板の上に形成され得ることを示した。また一方で、それらは非常に薄く、導電性が不十分であるという難点があった。より多くのMOD化合物を添加することで、より厚くなるのではなく、より幅のあるトレースを生じることが見出された。該MOD化合物は、分解する前に溶融し、無秩序に表面上に広がる。溶融することで分解後に良く融合した硬化層を提供するので(これは望ましいことであるが)、およびいくつかのMOD化合物は実際に室温で液状であるので、これは避け難い問題である。この問題に対する可能な解決方法は、多くの層を印刷することにより、厚さを増すことであり、これはヴェスト等が金属化シリコン太陽電池に適していることを見出したものだが、これは我々の目的であるところの回路の単一経路生産量を減少させる。
類似した材料および技術が、薄膜の金属化およびシードコーティングに適用され、次に半田または電気メッキで仕上げられる。B.D.ガリガー(B.D.Gallegher)による1987年5月17日発行の米国特許第4,650,108号(ナショナル エアロノーティックス アンド スペースアドミニストレーション(National Aeronautics and Spase Administration;ワシントン DC)に譲渡された)は、;P.H.Nguyenによる1989年2月28日発行の米国特許第4,808,274号;M.G.ファームストーン(M.G.Firmstone)およびA.リンドレイ(A.Lindley)による1991年10月22日発行の米国特許第5,059,242号;および、T.アサノ,S.ミズグチおよびT.イシカワによる1992年12月22日発行の米国特許第5,173,330法等が例示されている。薄膜は単独では十分な導電性を提供できない。
抵抗率の問題を巧みに回避するための創造的な試みが、C.W.エイチェルバーガー(C.W.Eichelberger)により1984年12月11日発行の米国特許第4,487,811号に記載されている。該特許は、例えば銅による鉄の置換のような、溶液中のさらなる貴金属による硬化層での金属の置換反応による導電性の増大を開示している。これを行う工程において、粒子間の接触は、置換金属のより大きい容積、およびその本来備わった導電性により改善されている。7.5マイクロオームcmの抵抗率が達成され、薄膜インクのパフォーマンスの短さを除いては実質的に銀被膜エポキシ等より優れている。
該置換反応はしかし、一般的な導電性エポキシ調合物が半田付け可能ではないような材料が半田付け可能である点で、ポリマーインクのその他の問題を解決している。半田付け特性に対するその他のアプローチがF.セント.ジョンおよびW.マーティンによる1985年10月22日発行の米国特許第4,548,879号に開示されている。ニッケル粉末を10またはそれ以上の炭素数の飽和モノカルボン酸で被膜した。その被膜された粉末は、ブチルカルビトール酢酸ビヒクル中で、ノボラックエポキシレジンとともに混合され、エポキシガラス基板上にシルクスクリーンされた。165℃で硬化させた後、溶融半田へ溶融および浸積することにより、導電性トレースは半田で被膜され、一方で被膜されていないニッケル粉末で形成されたトレースは半田付けされない。この工程の導電性の改善については述べられていない。
1980年1月29日発行の米国特許第4,186,244号の“新規の銀粉末組成物”、および1984年7月31日発行の米国特許第4,463,030号の“新規の銀粉末組成物の形成方法”(ともにR.J.デファイエス(J.Deffeyes)およびH.W.アームストロングによるものであり、グラハムマグネティクス株式会社(Graham Magnetics,Inc.North Richl and Hills,TX)に譲渡された)に銀粉末が開示されている。該銀粉末は、乾燥銀オキサレートを飽和長鎖カルボン酸(ステアリン酸、パルミチン酸)または不飽和長鎖カルボン酸(オレイン酸、リノール酸)のいずれかの存在下で分解することで生成された。その酸は金属粉末と反応し、表面に保護被膜を形成し、粒子をサブミクロンサイズに限定するためである。該粒子は、過剰の酸を取り除くため洗浄され、エチルセルロースポリマー結合剤およびパイン油溶媒からなる、等量の通常の薄膜ビヒクルと混合される。
生じたインクはセラミックまたはポリイミド基材に塗膜され、被膜粉末を1オーム/平方の一定した導電性を持つ銀導体へ変換するため空気中で30〜90秒間、250℃まで加熱されるが、これは数百、数千の平方長のトレースを持つ実用的な回路には不十分である。該被膜は、溶剤無しの半田付け特性といえるが、これは残留した酸が溶剤として作用しているなら信憑性がある。溶融半田浴での溶出に耐性があると述べられているが、これは予想されなかったことで、半田における銀の周知の溶解性に基づくものである。
いくらか類似した銀フレーク材料が、グランディ オブ ジョンソン アンド マテイ(Grundy of Johnson and Matthey)による1989年8月22日発行の米国4,859,241号によって特許されている。該フレークは、有機溶媒中で銀粉末と銀ステアリン酸界面活性剤と共に粉砕することにより調製され、優れた安定性を持つガラス充填インク組成物を提供する、銀ステアリン酸被服銀フレークを生産する。これは銀の安定な粉末およびフレークを調製する一般的な方法である。
追加の回路部品を製造するのに用いられる材料の他のクラスは、“オーメット(Ormet)”という商標下でトラナガテクノロジー(Toranaga Technologies)により開発された、一過性液層材料(Transient Liquid Phase materials)である。これらの材料およびこれらの応用は、P.ガンジー(Gandhi)サーキットワールド(Circuit World)23(1),1999年10月号、p.43〜46、およびロバーツ,E.;プロシーディング オブ ネプコン ウエスト'96(Proceeding of NEPCON WEST'96),3,1748〜1752,1996年に記載されている。該材料は、粉末化した半田およびポリマー結合剤と共に、粉末化した銀または銅の導体の混合物で構成されている。これらは導電性エポキシと同様に印刷されるが、加熱されると半田は溶融して、導体と合金を形成し融合金属のネットワークをつくる。220℃付近にまで、さらに10分加熱してポリマー結合剤を硬化させるが、これは導体のポリマー基板に対する接着のために行われる。代案として基板上に接着層を設けることが1996年7月23日発行の米国特許第5,538,789号、および1996年10月15日発行の米国特許第5,565,267号においてトラナガテクノロジーのM.A.ケイポート(M.A.Capote)およびM.G.トッド(M.G.Todd)により開示されている。
典型的なオーメット組成物は、20〜30マイクロオーム−cmの範囲で、電気抵抗を生じる。ポリマー結合剤の存在のために、半田付け特性に関する問題もある。
従来のポリマーベースの回路板基材との適合性のため要求される350℃以下の硬化温度、好ましくは300℃以下、さらに好ましくは275℃以下の硬化温度において、上述の材料または混合物のうちで、従来の厚膜インクと比べて導電性を持った、良く結合し、良く硬化された金属導体を提供する目的を達成できるものはない。これらの材料で、危険な産業廃棄物を出さず単純な工程で迅速な生産を可能とする新しい技術をもって、回路板産業に衝撃を与えることができるものは無かった。この低温性能を提供する新たなアプローチが必要とされている。
発明の概要
本発明は、印刷組成物、およびそれらを温度感受性基板に塗布し、それらを基板が耐え得る温度で高い導電性のトレースに硬化する方法を提供する。これらの組成物の主要な構成成分は、1)特定の性質を有する金属粉末混合物、2)反応性有機媒体(Reactive Organic Medium;ROM、それにおいて金属粉末混合物の固形導体への硬化が起こる)、である。
該金属粉末混合物は、少なくとも2タイプの金属粉末からなる:1)および5マイクロメーターの好ましい外径を持ち、厚さと直径との比率が10またはそれ以上である金属フレーク、および2)いかなる度合いにも凝集しない、平均直径が約100ナノメーター未満のコロイド状または半コロイド状の金属粉末。
該ROMは、対応する金属に対して容易に分解できる任意の金属有機化合物、またはこのような化合物を生成するために金属と反応できる有機化合物から構成されている。その例は金属石鹸および対応する脂肪酸である。その他の例は、金属アミンおよび金属メルカプト化合物、ならびにそれらの対応するアミノおよび硫化物前駆体である。
これらの組成物の構成成分は、適切な比率で量り分けされ、適切な精度が要求される場合には、追加の界面活性剤または粘度調節剤と混合され、3ロールの粉砕器で共に粉砕され均一な印刷組成物が得られる。
該組成物は、任意の従来の印刷技術を用いて基板上に印刷される。スクリーン印刷およびステンシリングは、高い解像度を持ち比較的少数の場合、固定基板に適している。グラビア印刷、インプレッション印刷、およびオフセット印刷は、フレキシブル基板における高い生産レートに適している。インクジェット印刷および静電印刷は、印刷イメージを直接のコンピューター制御できる利便性がある。これは回路をCAD(Computer Aided Disign)ファイルから直接に印刷し、特定の工程の省略を可能にする。必要ならばコード化またはプロトタイプ化のために、それぞれの回路ごとに異なる方法を用いることが可能である。同様の目的が、コンピューター制御された計算分配器具を用いて、低い生産量で達成され得る。この器具は、表面上で針を動かし、ポンプまたは加圧シリンジにより供給された印刷組成物を分配することでドットまたはラインを形成する。
これらの組成物に適用され得る基板は、硬質の、ガラス繊維強化エポキシ積層板、フレキシブル回路用のポリイミドフィルム、他のポリマーベースの電子部品、金属パッドおよび半導体部品を含む。該組成物は、自然に大部分のエポキシ表面に接着する。ポリイミドフィルムへの良好な接着は被膜の存在が必要である。FEPテフロン(FEP Teflon)および低いガラス転移点のポリイミド被膜が、これを満足することが見出されている。
金属への接着は、半田に要求されるのと同様のきれいな金属表面が必要である。ROMにおける酸成分は、接着を促進させる溶剤として作用する。金属パッドのメッキまたは錫メッキもまた、効果的である。銅パッド上の有機半田保護剤の使用が効果的である。半導体への接着は、組成物に適合した金属化を必要とする。
該組成物は、短い時間、熱に晒されることによって硬化される。この時間は基板が安全に晒され得るような温度によって変化するが、組成物が可能なかぎりの導電性を獲得するためにが1分未満であり、いくつかのケースでは、その温度で10秒未満である。
銀および金は空気中で硬化される。銅およびその他の非貴金属は、保護された雰囲気を必要とする。窒素と約3ppm以下の酸素が銅組成物の製造に適していることが見出された。硬化工程中の水蒸気の添加は、その前後を問わず、銅組成物の硬化において有用であることが見出されている。
本発明の組成物は、任意の簡便な印刷技術によって、温度感受性基板上の導体を必要とするところにのみ、選択的に塗布することができる。これらはスクリーン印刷、ステンシング、グラビア印刷、インプレッション印刷、オフセット印刷、インクジェット印刷、および静電印刷もしくは複写を含む。思いがけなくこれらの組成物は、加熱されるとき従来の冶金焼結工程で必要であったものより数百度低い温度で、良く硬化された、良く結合された純金属の導電性トレースを数秒で硬化することが見出された。これは従来の技術に比べ、より速い速度で、より低いコストで印刷回路を製造する全く新しい性能である。従来のフォトリソグラフィー、メッキおよび食刻工程の危険な産業廃棄物を発生させるという特徴は完全に除去される。
【図面の簡単な説明】
本発明の好ましい実施形態は、以下に示す図面を参照して、詳細に説明される;
図1aは、本発明で使用される銅フレークの走査型電子顕微鏡写真(SEM)である。
図1bは、本発明で使用される銀フレークのSEMである。
図2aは、本発明に適さない凝集した銅粉末の透過型電子顕微鏡写真(TEM)である。
図2bは、本発明で使用されるコロイド状銀粉末のTEMである。
図3aは、先行技術の特徴である、硬化されていない銅トレースのSEM断面図である。
図3bは、先行技術の特徴である、硬化されていない銀トレースのSEM断面図である。
図4aは、本発明の特徴である、良く硬化された銅トレースのSEM断面図である。
図4bは、本発明の特徴である、良く硬化された銀トレースのSEM断面図である。
図4cは、本発明の特徴である、良く硬化された金トレースのSEM断面図である。
図5aは、本発明の銅組成物の、温度に対する電気抵抗のプロットである。
図5bは、本発明の銀組成物の、温度に対する電気抵抗のプロットである。
図6aは、本発明の銅組成物の、時間に対する電気抵抗のプロットである。
図6bは、本発明の銀組成物の、時間に対する電気抵抗のプロットである。
図7は、硬化雰囲気の酸素含量に対する本発明の銅トレースの電気抵抗のプロットである。
図8は、硬化雰囲気の水蒸気含量に対する本発明の銅トレースの電気抵抗のプロットである。
図9aは、本発明の組成物の適用および方法の、フレキシブル回路上のパッチ形成への適用を示した模式図である。
図9bは、本発明の組成物および方法の、半田付けの代わりに、回路トレースの形成とそれらへの構成成分の取付を同時に行う適用を示した模式図である。
図9cは、本発明の組成物および方法のハイブリッド技術への適用の説明である。その技術において、光定義誘電性材料(photodefined dielectoric materials)により現像された導体トレースを、簡便に迅速に金属化する。
図10aは、本発明の組成物および方法による、内層形成方法を示した模式図である。
図10bは、本発明の組成物および方法による、完成した多層回路の形成方法を示した模式図である。
図11は、本発明の組成物および方法による、二次加工された多層回路のSEMである。
図12は、先行技術の組成物と比べた本発明の組成物の特徴の比較である。
発明の詳細な説明
本発明の組成物は、金属粉末混合物および反応性有機媒体からなる。これらの組成物は、温度感受性基板に適用でき、基板に損傷を与えない温度で加熱することで良く硬化された、良く結合された回路トレースに硬化することができる。本発明による組成物は、問題となっている金属のバルクの抵抗のたった2または3倍である抵抗を持つ、良く硬化された導電体への変換を、その上部で実行するような臨界温度を示す。該導電体は、セラミック基板上の従来の厚膜組成物で、従来の高温金属粉末焼結によって得られるものと等しい。注目すべきは、この硬化工程は、通常厚膜技術に用いていたものより400〜500℃低い温度で、および焼結に必要とされるものより短い規模のオーダーの時間内で起こる。
適している金属は、銅、銀、金、亜鉛、カドミウム、パラジウム、イリジウム、ルテニウム、オスミウム、ロジウム、プラチナ、鉄、コバルト、ニッケル、インジウム、錫、アンチモン、鉛、ビスマスおよびそれらの混合物を含む。好ましい実施形態として、その金属粉末は金属フレークおよびコロイド状もしくは半コロイド状の金属粉末を含み、ここでこの組成物はおよそ70〜80重量%の金属粉末混合物を含む。
該金属フレークは、主として2から10マイクロメーターの直径を持ち、好ましくは約5マイクロメーターで、厚さは1マイクロメーター未満である。それらは潤滑剤を用いて対応する金属粉末を磨砕することによる技術において、周知の技術によって製造され得る。その初期の粉末は、通常、求める粒子サイズと純度を得るために、化学沈殿によって製造される。そのフレークは、上述したように厚膜インクおよび銀含有導体エポキシの構成成分としての電気応用のために販売されている。図1aおよび1bは、銅および銀フレークの走査型電子顕微鏡写真(Scanning Electron Micrographs)を示しており、比較的それらは使用されている。
本発明の組成物において、該フレークは数々の機能を実施する。それらは、その他の材料を共に保持する印刷イメージにおいて、スケルトン構造を形成し、その混合物が硬化のために加熱されるときに、解像度の低下を防ぐ。該フレークは本体ストーンウォール(stone wall)のような層板状の構造のように思われており、そのストーンウォールは基板表面と平行な方向で導電性を供給し、本発明の目的である良く硬化された純金属の導電体を達成するために、金属輸送必要性の量を減らす骨組を防ぐ。それらはまた、低い表面エネルギー、その他の組成物の構成成分が結合でき、金属が積層できる平坦な表面を提供する。
本発明のその他の金属粉末混合物成分は、100ナノメータ未満の直径を持つコロイドまたは半コロイド状の粉末である。該コロイドまたは半コロイド状の粉末は、好ましくは金属粉末混合物の総重量の約40重量%で存在する。これらの粉末の基本的な機能は、ほとんど固形金属導体に近くその組成物が硬化される温度を低くすることである。精製金属粉末の存在が銀を用いた低温工程の進歩において有益であり、銅混合物の硬化に重要であることが見出されてきた。
それらが個々の粒子として存在していることは重要である。図2aで示したように、この小さい金属粒子は開放骨格構造をもつ凝集体に凝集する強い傾向を持つ。これは、銅金属を不活性ガスに蒸発させ、所望のサイズの粒子に濃縮することで製造された銅粉末である。しかしこのケースでは、個々の粒子は全体的に固定骨格構造を持つ大きな凝集体に凝集し、該粉末で製造された混合物の硬化を妨げる。
図2bは、優れた分散状態における20ナノメーターの基準直径を持つコロイド状銀粒子のTEMを示す。この材料は銀組成物において使用され、300から260℃へ、臨界硬化温度を低くした。様々な銅粉末を用いたこれらの結果および類似の結果は、表1に示されている。
Figure 0003585244
コロイド金属の分散の所望の程度を達成し、かつ保存するために、それらが凝集しないように粒子を安定化することが重要である。銀粒子の場合、粒子の表面を被膜し金属と金属の接触を防ぐ界面活性剤の存在によって安定化された。これは粉末製造手段としての化学沈殿に有利であるが、それらがフォーメーションから最終的な硬化への安定化を促進する環境へ晒され得るからである。
反応性有機媒体(ROM)は、良く硬化された導体を形成するために、金属粉体が共に結合する環境を与え得る。有機化合物の多くのクラスはROMとして機能し得る。これらが共有し、それらを効果的にする一般的な特徴は、それらがヘテロ原子を経由した金属との結合を持つ、または形成し得ることである。該ヘテロ原子は、酸素、窒素、硫黄、リン、砒素、セレニウム、およびその他の非金属原子で、好ましくは酸素、窒素、硫黄である。この結合は、有機成分を共に有する結合より弱く、熱的に分解して金属を積層し得る。ほとんどのケースにおいて、その反応が可逆的であるが、それは酸または他の有機残基が、金属有機化合物を再形成するために金属と反応するためであり、模式的に以下に示す;
R−M⇔R+M
ここで、Rは反応性有機化合物であり、Mは金属である。
このような化合物の例は、カルボン酸の石鹸であり、ここで該ヘテロ原子は酸素;アミノ化合物であり、ここでヘテロ原子は窒素;およびメルカプト化合物であり、ここでヘテロ原子は硫黄である。
好ましいROM成分の特異的な例は、ネオデカン酸および2−エチルヘキサン酸のようなカルボン酸や、銀または銅を有するこれらの対応する金属石鹸であり、それは銀ネオデカノエートのようなもので、その式で説明され;
Figure 0003585244
(ただし、R1、R2、およびR3はそれぞれアルキル基であり、これらの有する炭素原子数の合計はC8である。)
銀2−エチルヘキサノエートは、その式:
Figure 0003585244
で説明される。
金アミン2−エチルヘキサノエートは、窒素化合物の例である;
Figure 0003585244
金アミン2−エチルヘキサノエート(金アミンオクトエート)
金t−ドデシルメルカプチドは、硫黄化合物の例である。
Figure 0003585244
(ただし、R1、R2、およびR3はそれぞれアルキル基であり、これらの有する炭素原子数の合計はC11である。)
これらのROM組成物は周知の従来法によって製造され得る。上記全ての化合物は、比較的低温でそれぞれの金属へ分解することが可能である。銀ネオデカノエートおよび銀2−エチルヘキサノエート(銀アミンオクトエート)において、その分解濃度は対応する銅化合物において300から315℃の間である。金硫化物は、150℃付近の非常に低温で分解する。金アミンオクトエートは300から500℃の間で分解する。その銅および銀化合物は、同じ温度で対応する酸から再形成されるが、その反応は可逆的で、上記に示した通りである。
いくつかのケースにおいて、本発明の組成物の印刷特性を改善するために、従来法で周知の流動増加化合物(rheology−enhancing compounds)を加えることは有効である。アルファ−テルピネオールは、スクリーン印刷を容易にするため、銅および銀組成物の粘性を減少させるために使用されている。アルファ−テルピネオールもまた、不飽和環に結合したOH基の酸特性の効力によって硬化反応に加えられる。選択した成分および添加剤によって、15センチポイズの粘性を持った液体インクから固形粉末へと及ぶ印刷可能な組成物の範囲を形成する可能性が証明されている。
本発明の組成物は、スクリーニング、ステンシリング、グラビア印刷、ディスペンジング、インクジェット印刷、および乾燥粉末組成物またはトナーを用いた接着パターンの被膜によって、適用されている。従来の厚膜の適用に使用されたようなスクリーニングは、評価のための調製サンプルに最も広く使用されている。およそ500ポイズの粘性を持つ組成物は、その中に所望の導体パターンの光定義オープンイメージを持つ微細なスクリーンを通過して、ラバースキージーによって加圧適用される。この方法によって成された解像度は、およそ125ミクロン(5ミル)のラインアンドスペースであり、しかしプロダクションスクリーンプリンターは、50ミクロンもの微細なパターンを達成した。50ミクロンまでの厚さを持つ導体トレースは印刷され、しかしテストパターンのほとんどが12ミクロン付近の厚さで、これは0.37オンスの銅/平方フット(copper per square foot)と等しい。
基板
好ましい基板は、FR−4ガラス繊維強化エポキシ積層板のようなポリマーベース基板、および銀組成物で被膜されたポリイミドフィルムである。銅組成物は、その高い硬化温度のために被膜ポリイミドに限定される。試験された化合物は、露出したポリイミドフィルムには接着しなかったが、酸素プラズマ中で試験したフィルムにはいくらか改善が見られた。この理由は、接着がその表面の化学的特性に依存し、いくつかの有機接着の形成が良好な接着に必要であることである。多くのエポキシで見られるように、その表面の化学特性においてこれは固有なものであり得る。本発明の銀組成物は、オリジナルのラミネート工程でエポキシを硬化するにも関わらず、FR−4に強力に接着し得る。彼の発明の材料をラミネートの片面に適用し、オーブンで硬化し、他面に他のパターンを適用し、第2の面へ成される接着において明らかな劣化が起こらないように再び硬化することが可能である。
その有機接着性は、熱可塑性または熱硬化性のいずれも可能である.本組成物を現像するのに広く使われているデュポン(DuPont)カプトン▲R▼(Kapton)FNは、表面上に、FEPテフロン▲R▼(Teflon)の被膜を持ち、その表面は溶融して本工程によって積層した金属トレースへ結合する。カプトン▲R▼KJフィルムは、220から350℃の温度範囲で、本組成物との結合を軟化させることができる、低いガラス転移点のポリイミドで被膜した表面を持つ。ポリアミド酸被膜は、これらの組成物を用いて金属化され、このように形成された導体を絶縁し結合するポリイミド誘電体に硬化する。フォトイメージ可能なエポキシ−アクリレート表面は、硬化の後の優れた接着を供給する。
金属有機分解性化合物のみを含む銀組成物は、銀メッキもしくは錫メッキ銅表面、またはベンゾトリアジンのような有機半田防護剤で保護されたそれらに接着し得る。ネオデカン酸または他の酸を含む銀組成物もまた、裸銅にも接着し得る。酸を含む銅化合物は、裸銅によく接着し得る。様々な金属および基板の組み合わせでの引っ張り試験によって測定された該接着は添付の表にまとめられている。
硬化工程および硬化の臨界温度
金属有機分解化合物またはそれらから形成された酸を上述した金属フレークおよびコロイド状金属粉末成分と共に混合し、適切な基板に比較的薄い膜として印刷し、金属有機分解化合物の分解温度を越える臨界温度で加熱するときに、ゆるく凝集した金属成分が、大きく電気抵抗性を減じたほぼ固形の金属トレースに突然硬化される反応が起こる。金属有機分解化合物を、ただし臨界温度より低い温度で分解するために加熱したトレースの走査型電子顕微鏡写真の断面図は、銅は図3aに、銀混合物は図3bにそれぞれ示されている。図3bにおいて、その銀の層は10として、およびFEPカプトン基板は12として示されている。それぞれの金属フレークおよび粉末粒子は、さらにSEMの両方でも見られるが非加熱混合物の写真のようである。
該トレースを臨界温度を越えて加熱したとき、図4a、b、およびcで示したように、電気抵抗における非常に迅速な減少、積層物の力学的な凝集強さにおける劇的な増加、および積層物の変換が生じる。ここで銅、銀、および金混合物は臨界温度を越えて加熱され、金属フレークおよび粉末は固形金属の結合したネットワークに硬化される。図4aにおいて、その銅トレースは10で、カプトンFN基板は12である。図4bにおいて、その銀積層物は20で示されている。そのサンプルは、その表面は16、基板は14、積層物の縁は18と示され、図4cは、より低い倍率で、積層物は30、ポリイミド基板は32、およびFEPテフロン層は34もしくは36で示される。
銅および銀混合物の臨界温度は、図5aおよび5bで示される。両方のケースにおいて、トレースはカプトン基板にスクリーンされ、60秒間、臨界温度で保持される。銅(および金)の臨界温度は300℃を越える。305および325℃の間で、トレースの抵抗率は、100のファクターによって、10マイクロオームcmを下回る値にまで落ちるように見える。銅のバルクの抵抗率は、1.7マイクロオーム−cmである。抵抗率が落ちる同じ温度で、トレースの力学的適正は等しく劇的に改善されている。サンプルに皺を寄せ、スコッチテープを用いてトレースを引きはがすことによって測定されたように不安定で劣った接着性であることから、そのサンプルは、テープ試験で示されたように、75ミクロン(3ミル)の基板における鋭い180度の皺に十分耐えるほど柔軟になる。しわ試験は、金属トレースが17%伸長することに等しい。テープ試験はおよそ10ニュートン/cm(61b/線インチ(per lineal inch))の接着に等しい。さらに高温で加熱することにより、抵抗率だけがわずかに減少する。
銀にとって、温度を加工することによる抵抗の減少は、銅ほど劇的ではないが、柔軟な金属へ容易に分裂する劣化した硬化材料からの転換は、同様に明確である。その臨界温度はおよそ230℃である。
様々な時間で臨界温度を越えて加熱したトレースの電気抵抗率は、銅は図6a、銀は図6bに示される。抵抗率の劇的な減少が、温度において2〜3秒のうちにおこり、銅の場合も、2〜3分の期間をこえてさらに硬化することによっておこったように見える。それは、バルクの金属の融点の半分より低い温度で、ほとんど固形金属に、劣化した硬化金属粒子を非常に迅速に転換することであり、これは本発明を構成するものである。臨界成分の影響は図6aに示される。好ましい実施形態に対して、銅フレークの混合物とネオデカン酸とコロイド銅粉末の混合物は、温度においておよそ10秒で10マイクロオームcmを下回る抵抗率を達成した。フレークと酸のみの混合物は、抵抗率に関していくらかの減少を達成したが、金属フレークが良く結合していないポリマー厚膜組成物と類似した25〜100マイクロオームcmだけである。同様に該混合物が金属フレーク、コロイド金属粉末、および反応性有機媒体の代わりに不活性の飽和炭化水素であるテトラデカンを含む場合、抵抗率は劣化し硬化が起こらない。
金属粉末の存在における金属有機分解の化学
硬化を促進する本発明の組成物のROMと金属粉末成分の間で、通常起こらない反応が起こることが考えられている。その証拠は;
1)金属粉末の固形金属導体への硬化が極端に速い。
2)金属粉末の固形金属導体への硬化が、粉末金属粉末産業および厚膜電子産業において実施されているように、通常の焼結で金属粉末から固形金属物を形成する温度よりかなり低い温度で起こる。
図6aおよび図6bとともに図5aおよび図5bに示した結果は、従来の焼結または従来の厚膜技術によって製造することができなかったことを示す。焼結は時間−温度工程であり、この工程において、接触している粒子間でネックが形成され、初期の粒子圧縮体が固形金属体へ転移されるまでそのネックはバルク個体拡散(bluk solid diffusion)によって成長する。バルク拡散の活性化エネルギーは、銅、銀、および金で45〜60のKcal/モル(180〜250J/モル)程度である。典型的に、銅は数トン/平方インチの圧力で、650から900℃で焼結されるが、焼結時間は数分から数時間の範囲である(粉末冶金ハンドブック(Handbook of Powder Metallurgy),ヘンリー,H.ハウスナー編集(Henry H.Hausner,Ed.,)、ケミカルパブリッシング株式会(Chemical Publishing Co,Inc.NY,NY),p164〜167,(1973))。325℃での焼結率は、7×107のファクターによって通常の厚膜焼結温度の850℃より低くなることが予想される。850℃での10分の工程は325℃では1300年かかる。
なぜ本発明の組成物が、ポリマーベース基板に適した温度でそれらが行うのと同様の迅速さで硬化されるのかはわかっていない。それは、微細に粉砕された金属粉末がバルク金属より高い表面エネルギーを持つこと、かつ処理されるROM環境で、金属と金属の接触および硬化が阻害され得る表面層がないことかもしれない。
Figure 0003585244
(2次元−表面の化学(Chemistry in Two Dimension−Surface),G.A.Somorijai,コーネル大学出版(Cornell University,Press)(1981))
銅に関して、バルク固形を越えた10ナノメーターの粒子の過剰表面エネルギーは、250,000J/モルのバルク拡散のための活性化エネルギーと比較して、たった6800J/モルである。これは、コロイド状金属えさえ、バルク拡散によって硬化するために十分な表面エネルギーを持ち得るとは思われない。
表面拡散は、バルク拡散に比べてより低い温度で生じることが知られている。転移温度は表面拡散が迅速である温度を越えて存在し、この温度は経験上、およそK度で融点の1/3であることが見出されている(薄膜積層;基礎と実践(Thin film Deposition;Principles and Preactics)D.L.スミス,マグローヒル1995p 170)。銀に関して、この転移温度は138℃であり、硬化が起こることが観察される温度で表面拡散が役割を果たす。しかし表面工程が、比較的大きなフレークをどの程度溶接しうるかを想像することは困難である。
これらの所見に対する他の説明は、ROM−金属粉末混合物において、その金属有機化合物が前から存在する金属粒子上に直接分解し、そのとき凝集する新しい金属粒子の沈殿によるものではなく、むしろ:
AgOCOC9H19+Ag金属⇒より多くのAg金属↓+有機物質↓
によりそれらを共に溶接する。これらは金属有機分解を核にするために十分な領域を提供する十分大きな最適金属接触であるようだが、利用できる金属有機化合物と共に金属粒子を固形積層に結合させるには小さすぎる。前もって存在していた金属は、疑いの余地無く固定骨格を与え、分解中に積層金属の縮小および溶解したROMの拡散を妨げ、さもなくばで劣った定義、劣った接着およびトレースの破壊に陥る。
本発明の組成物に加えられるコロイド状粒子は、
Agコロイド+HOCOC9H19⇒AgOCOC9H19
という反応によって、それ自体追加の金属有機のソースであり、これは“化学溶接”工程によって金属粒子を硬化するために、ROMが金属を高い表面エネルギーの粒子およびエッジから、低い表面領域の裂け目に移送し得るメカニズムを提供する。
印刷基板状の高品質の固形金属回路トレースを印刷する性能が、長年にわたって関連技術界の多くの人々により模索されてきた。この実験は上記にまとめてある。オーメット一過性液層技術は一つのアプローチである。最も広く行き渡っているのは、銀含有および炭素含有エポキシをベースとしたいわゆるポリマー厚膜フィルム技術である。これらの方法では、我々が本発明の方法によって行った簡便で迅速な印刷および加熱サイクルにおいて、従来の高温厚膜材料をベースとしたものと等しいトレースをつくり得るものはなかった。
臨界温度は混合金属有機成分によって調節され得る。上述のように金アミンオクトエートは500℃までの温度で分解する。これはポリマーベースの印刷回路基板または多くの他の電子部品を用いるには高すぎる。金属粉末混合物t−ドデシルメルカプチドは、およそ150℃で分解する。これは重要な基板または添加した金フレークを効果的に結合するには低すぎる。金属粉末混合物ネオデカノエートは、およそ120〜154℃で分解する。金アミンオクトエートおよび金ネオデカノエートとの混合物は、以下に引用する実施例6において説明したような望ましい範囲の分解温度を達成した。
金および銀両方の混合物は空気中で加熱しうるが、これは金属元素が金属有機成分が分解する温度で安定な状態であるからである。銅はしかしながら、空気中で分解する安定な生産物である酸化銅の形成を防ぐため、遮蔽した雰囲気の使用が必要である。図7で示したように、酸素容積が20およびより好ましくは3ppm未満の窒素雰囲気が適していることが見出された。約5%量の水蒸気の添加は、図8に示したように、結果的に起こる積層の導電性を改善するのに有効であることが証明されている。
本発明の組成物を用いた印刷工程
ポリマー厚膜およびポリマー金属化
ポリマー厚膜技術は、ポリマー接着剤において炭素、金属粉末または金属フレークの混合物を使用するが、基本的にエポキシであり、印刷可能な混合物をつくる。これらはポリマー基板に適用でき、厚膜インクおよびペーストがセラミックまたはガラス基板へ高温で適用されるのと同じ方法で、導体パターンをつくるために、176℃までの温度で硬化される。
ポリマー金属化は、デスクトップコンピューターの外枠のようなポリマー部品上に導体層を提供するために使用されるが、通常は電気的遮蔽のためである。そのうえ炭素または金属粒子は、塗料または他の有機被膜材料中に懸濁される。
典型的に、炭素被膜は実質的に金属ベース被膜より低い導電性である。50〜60マイクロオーム−cmも低い抵抗率を持つ銀フレーク含有エポキシが最適である。
金属含有エポキシが達成し得る導電性が不十分である適用例がある。ある実施例は、ポリマー絶縁ワイヤーに絶縁被膜を塗布したものである。このケースにおいて、絶縁の導電性は該ワイヤーと比較可能であるべきである。他の実施例は1から2ミルの厚さのポリマー厚膜導体は不十分な適用であり、その目的は最も薄い可能な導体を達成することである。これは1.6マイクロオーム−cmに匹敵する電気抵抗が必要で、これは銀のバルク抵抗である。さらに、従来のポリマー厚膜フィルム材料の導電性は超過時間に安定でなく、これはそれらに導電性を与えている個々の銀粒子間の偶発的な接触の抵抗率において変化するためである。力学的ストレス、熱的膨張および腐食は、この減少における原因になり得る。
本発明は、ポリマーベース基板が耐え得る温度で硬化し得る、従来のポリマー厚膜組成物の代替を提供し、一方で、純金属に匹敵し、最適なポリマー厚膜より少なくとも10大きいファクターで、導電性を提供する。
本発明の組成物は、任意の従来の印刷工程によって、接着−被膜ポリマー基板へ適用し得る。
印刷可能な金属化合物の水準は、金属泊では不可能な、およびスパッタリングした、または蒸着した金属では非常に難しい、3次元物質の金属化ができることである。
ワイヤーの被膜は、ワイヤーほうろう引き塔と類似した器具で、連続して製造される。この応用の実施例は、実施例10で以下に引用される。
フレキシブル回路パッチ
多くのケースにおいて、間違いを修正するため、変更を実施するため、または完全な多層回路の製造の費用をかけることなく、デザインを完成させるためともに、現存する印刷回路に回路トレースを加えることが要求されている。これは、通常そうであるように、特にトレースが他のトレースと交差しているとき、従来の手段で実行することは難しい。本発明は、最もフレキシブルおよび固定された印刷回路上の最終被膜として使用されるポリマー被膜層または半田マスク上に、追加のトレースを印刷するための、簡便で費用のかからない方法を提供する。接触パッドに晒された金属と結合している追加の回路トレースは、ポリマー表面に印刷され、ポリマー成分が耐え得る温度で加熱することで固形金属に硬化される。この方法はまた、回路のアッセンブリを完成するために、新規の金属パッドを製造し、その存在するパッドに構成成分を結合することに用いられ得る。ハイブリッド技術は、フォトレジストが高い解像度の導体トレースを定義すること、および導体それ自身が、印刷および本発明の混合物の加熱によって絶縁されることに用いられる。その工程は図9aに模式的に示されている。
高解像度において最終段階を達成するために、現在開示されている技術は、ハイブリッド技術を形成するため、光感受性の材料を共に使用するが、これは図9cに示されている。光感受性レジストまたは半田マスクは、回路の表面に適用され、導体トレースの望ましいパターンに露光され、これは非常に微細であり得る。そのネガティブイメージは、通常の方法で現像され、重合化しなかった、露光されなかった材料を洗い流す。従来技術の混合物は、印刷またはドクターブレーディングによって、その回路トレースへ適用される。構成成分は、必要ならばこの段階で設置され、上述したように回路トレースをつくり、回路を同時に組み立てる。その回路はオーブン中で加熱処理され、その混合物を硬化し、そのレジストまたは半田マスクを、不溶性、不融性の誘電体へと完全に重合化する。半田マスクまたはポッティング化合物の追加の層は、完成した回路を保護するために、通常の方法で適用される。
印刷回路内層
多くの現在の印刷回路は、二つの表面状の構成成分のためのアタッチメントパッド、および薄い内層上の回路成分のバルクを用いた、多層構造である。その後者は、多層構造を完成するために、二つの表面の間でラミネートされる。内層は、外側の層、および従来の片面、両面印刷ワイヤリングボードと同様の技術によって製造される。その内層基板は、従来のガラス繊維強化エポキシFR−4材料と類似しているが、さらに薄い。その極小値は、およそ0.004インチの薄さで、シングルストランドのガラスが側面から側面へ行くこと、およびポテンシャルショート回路パッチとして行動することを防ぐため、ガラス構造の二つの層を使用することは、従来法である。そのエポキシガラスは、導電体が食刻および/またはメッキで製造されることを防ぐために、片面または両面に銅箔にラミネートされる。
最終的な内層を製造するために、銅クラッド基板を、乾燥フィルムレジストに積層し、液状レジストで被膜する。次にレジストを部分的に重合化するために紫外線で露光し、それは通常アクリル−エポキシ混合物である。ネガティブイメージを現像するために、弱い苛性ソーダ、または溶媒洗浄液で露光されていないレジストを取り除く。そのイメージは次に、強い苛性ソーダで取り除かれたレジストによって保護されていた回路トレースを残すために、露光された銅を食刻によって回路に変換させる。代替法は、露光された銅上に錫−鉛エッチレジストしたことによる銅を電気メッキし、ポリマーレジストを取り除く、保護されていないオリジナルの銅箔を食刻で取り除くことである。
積層の外側上外層で、および、さらにB−ステージエポキシレジンで含浸させたガラスクロスの二つの層である“プリプレグ”をとじ込んだシートで、最終的な内層を積層する。次にその積層は、典型的な400psi、350゜Fで1時間、ラミネーティングプレスにおいて硬化される。しばしば、真空プレスが連行空気を取り除き、および品質を改善するために用いられる。
内層の製造は、時間を消耗し、費用が高い工程に見える。そのレジストは、平方フットに対し、およそ1ドルかかり、ラミネート工程は、露光と同様に厳しいものである。基板にラミネートされた銅箔のコストは、平方フットに対し3ドル程度で、その多くは食刻でる。現像段階は、時間を消耗し危険な廃棄物を生じる。食刻段階は、同様の問題を被るが、レジスト除去工程も同様である。経費に別途で加算されるため説明されていないが、膨大な中間リンスおよび洗浄工程がある。アメリカ合衆国の産業規模での標準的な層数は約7である。多くの多層回路は20またはそれ以上の層を持つ。それは内層の製造が主要な経費であるように見える。アメリカ合衆国におけるトータルの製造は、年間、内層の100万平方フットである。
本発明の組成物および方法は、内層を非常に迅速に、非常に経済的に製造できる単純な印刷および加熱技術でこの複雑さを置き換える。その内層材料は、回路導体にイメージを転換するために、単に清浄され、印刷およびオーブン中で加熱処理される。その印刷された層は、次に通常の方法で積層される。
さらに大規模な経済およびより高い製造率のため、導体パターンはロータリープレスによって、基板の連続したウェブへ適用され、図10aで示されるように、これは新聞の印刷のようであるが、より微細な解像度である。グラビア印刷はこの応用である。オフセット印刷もまた非常に高い解像度で製造され得る。印刷段階に続いて、回路はオーブン中で硬化されるが、いまだに連続ウェブ上である。この概念を実行するために、これらの混合物の数秒での固形金属に対する硬化の能力は重要である。より長い工程時間はプレスに比べてオーブンを不相応に多きくし、高速印刷の速度水準の多くを浪費する。
次にそれぞれの層は切り放され、通常の方法でラミネートされる。長い期間、非常に高い製造ランのために、新聞のようなものがさらに多層ロータリープレスを用いて押し出され、そのロータリープレスは同時に内層に変換し、それらは単一のオーブンで硬化され、おそらくフライ上でダイをサイズに切断する前にラミネートされる。そのラミネーションは、熱いプリプレグで硬化された内層を挟み込み、層間の空気を追い出し積層を結合するために、それらをロール間で加圧されることにより実行される。冷却後その積層はそれぞれの回路をつくるために切り離される。さらに費用のかからないアプローチは、プリプレグを用いないで、積層をラミネートするために、片面内層の裏面上に接着させる方法が用いられる。この工程は、図10bで模式的に説明されている。
ダイレクトチップアタッチおよびTAB結合
電子パッケージング技術の最先端は現在、集積回路(IC)の印刷配線板(PWB)への直接取り付けである。ICをパッケージングする従来法は、それらをセラミックまたはプラスチックチップ担体へ接着し、ワイヤーがIC上の個々の入力/出力パッドを金属リードフレーム上の個々のピンへ結合する。そのICは、次にプラスチックまたはセラミックに入れられ、保護のためにふた(lid)で覆われる。導線はフレームから分離し、折り曲げられてソケットへの挿入のために、またはPWB上のパッドに直接半田付けされるために整形される(表面取り付け技術)。
これらのパッケージおよびワイヤーの結合操作は費用が高く、パッケージされた半導体はICそれ自身と同数の室ほどの回数を行う。より小さいデバイスおよびより低いコストのために激しい圧力をもって、パッケージを除去し、PWBに直接ICを結合するために、大きな刺激がある。中間段階はパッケージが置き換わること、および次にPWBに結合し得るリードフレームへICを結合することによるワイヤー結合操作である。その問題となるリードフレームは連続ポリイミドテープ上の食刻金属ラミネートによって製造されるため、この技術はテープ自動結合(TAB:Tape Automated Bonding)として引用される。
いくつかのチップオンボード(COB)直接アタッチメントは、ICをPWB上のパッドに結合するワイヤーによって行われるが、これは、通常的で信頼できる一方で、費用が高く時間を消耗する。TAB結合およびより進歩したCOBアプリケーションの両方は、IC上のパッドに“バンピング(bumping)”すること、およびそのバンプをテープまたはPWB上の交配したパッドに、そのバンプを半田付けすることによって結合される一組である。バンピング工程それ自身は時間を消耗し、費用が高いが、これはフォトリソグラフ技術を用いて真空下で多数の金属層を積層することで成されるからである。テープまたは回路パッドの準備は費用がかかるが、これは、50ミクロン(0.002インチ)のラインアンドスペースを持つ従来の基板食刻技術が解像度の限界であるためである。そのテープはさらに、中央部分で非常に微細に残っているポリマー、およびそれぞれがパッドに結合し得るICへ向かって指し示しているもろい金属指を取り除くために、工程を経る。ICが単一の操作で、PWBまたはポリイミドテープ上へトレースを結合する一組になり得る技術は、おもに単純化およびコスト削減を達成し得る。同時に、本発明の組成物は、および信頼してつくられた電気コネクションを用い基板に対してICを保護する結合剤として作用するために、ICおよび/またはポリマーベース基板に適用することができる。
IC上のパッドは、ほとんど広くアルミニウムでつくられており、これはシリコン半導体に適しており、良好な導電体で、容易に経済的に蒸着またはスパッタリングによって適用される。アルミニウムは、アルミニウム表面を酸化および腐食から保護している、非常に強固な自然の酸化物により、容易に結合することができない。ワイヤー結合およびチップバンピングは、信頼できる結合を得るためこの障害を克服しなければならない。ワイヤー結合の場合において、接続は0.001インチ直径の金ワイヤーの末端で形成された球につくられ、通常は超音波撹拌によって機械的に酸化被膜を破壊し、金をアルミニウムに冷間溶接する。チップバンピングの場合、チタニウム−タングステン合金のような中間結合金属の層はアルミニウムと接触をつくり、シリコンに有害なバンプの材料からそれを隔離するためにスパッタリングで積層される。他の層は銅または半田バンプ材料と同様に添加される。これら全ての操作はフォトリソグラフマスキングに必要であり、かなり費用がかかる。ポリイミド絶縁層はパッド以外の全てを被膜することによって、その後の工程から保護するためにチップの表面に適用される。
費用のかかるフォトリソグラフ段階を必要としない、本発明の組成物を適用する方法は、以下に示される:
方法1
1)チップ表面をアルミニウム酸化物を取り除くため洗浄スパッタし、即座に金、銀、銅、ニッケル、チタニウム、モリブデン、タングステン、もしくはその他の中間金属、または合金の層上にスパッタリングし、アルミニウムおよび本発明の組成物をその層に結合させる。
2)組成物をパッド上に印刷し、硬化後に所望のバンプ高さより高い厚さにする。
3)固形金属バンプを形成するために組成物を硬化する。
4)バンプとバンプ材料の全てを除くいくらかのものの間の金属中間体被膜を除くため、チップを再び洗浄スパッタするか、または化学的に食刻する。
この方法は図11aに示されている。
方法2
1)フォトパターンしたポリイミドまたは他の誘電性絶縁層を現在なされているようにチップ表面に添加する。
2)洗浄スパッタし即座に前のように金属中間体で被膜する。
3)前のように印刷する。
4)洗浄スパッタ、または前のように食刻する。
本発明の組成物は任意の簡便な印刷工程によってもICに適用され得る。スクリーン印刷導体イメージによる試験がされている。その混合物もまた、ステンシリングおよびインクジェット印刷によって適用されてきた。グラビア印刷、直接およびオフセットは、微細なラインイメージをつくるのに用いられ得る。オフセットリソグラフィーは、ラバーまたは金属メッキによる版を指定し得ることで、使用され得る。どれが金または他の結合層なしでアルミニウムに直接結合し得る混合物を見出すことができた場合、特に優れたリソグラフ方法を使用し得る。本発明の組成物は処理していないポリイミド表面には接着しない。そのICはポリイミドで被膜され、前記のようにパッドに露光される。その組成物は、次にパッドより劣る解像度の粗い印刷工程によって表面を横切るドクターブレーディングによって適用される。硬化の間、その組成物をポリイミド表面から分離し、望ましい正確な構造を製造するアルミニウムパッド上にビードアップされる。このような混合物はフッ素ベースの溶剤を、加熱処理工程中にアルミニウム酸化物層を溶解するために含むこともある。同様の工程はマスクを取り除き、パッドまたは別ルートのI/O導線と接触するために、半導体ICそれ自身の表面上に、非常に微細に導体を印刷するのに使用される。
本発明のバンプされたチップは、ポリイミドテープまたはPWBのどちらかを適合する金属回路トレースにアタッチしなければならない。これらのトレースは、高い解像度を持つ単純な印刷および加熱工程による本発明の方法を用いて製造される。追加の印刷工程は、ICに適用できないポリマーフィルムにたいして適用できる。特殊な静電方法(ゼログラフィー)は可能で、およびインクジェット印刷は、CADファイルから直接、導体パターンを起こすことが可能である。これはデザインにおいて、および小規模の製造ならびに在庫管理において大きな柔軟性を提供する。
最も高い可能な解像度はフォトリソグラフ技術によって提供され、誘電体がフォトリソグラフ的にパタニングされ、および本発明の組成物が印刷、または溝にナイフ塗布されるハイブリッド技術は、高い信頼性を持ち、TABおよび直接アタッチのための非常に微細な導体パターンを形成する確実な方法である。その方法は、上述のチップをパタニングするための方法Bと同様であり、その方法はその上の図9cに示されている。
次に最も高い解像度は、2、3ミクロンの粒子直径を持つ液状トナー懸濁液を用いた静電印刷によって提供される。S.P.シュミット(S.P.Schmidt)等の“イメージング材料便覧”、第5章、pp227−252、A.S.ダイモンド編集(A.S.Daimond,Ed.),マーセル デッカー(Marcel Dekker,NY))。
ICおよび基板の印刷に続いて、結合工程はいくつかの方法で実行することがある。
1)接触面の両方のセットは硬化され、追加の組成物はその上に印刷され、半田と同様に再加熱される。(半田はまた、現在行われているように使用されるが、本発明の組成物は、溶剤の除去段階を必要とせず、および敏感な半導体接触面に、付着した金属を導入しないという利点によって、優れた溶液を提供する。)
2)接触面の一つのセットは加熱処理され、他方は結合を達成するために再加熱の前に、まず印刷、接着される。
3)接触面の一つのセットのみ印刷され、他の構成成分は、アプリケーションおよび同時の結合を達成するために、加熱処理に先んじてそれに接着される。
印刷に続いて、そのイメージはオーブン中の加熱により金属に転換される。
実施例
好ましい組成物の個々の構成成分およびそれらを適用するためのコンディションが、望ましい結果を提供するために、どのようにして機能するかを、実施例によって以下に説明した。該実施例は、本発明の性能の更なるタイプ分けを提供し得るが、それらの範囲を限定するものではない。その範囲は添付された特許請求の範囲によってのみ定義される。
実施例1 銅フレーク、銅粉末および酸を含む銅組成物
誘電性基板上で、誘電性銅トレースを形成するために、組成物が調製された。
1)47重量部の銅フレーク、29重量部の銅粉末(“ナノマイト”、ナノパワー エンタープライズ;“Nanomyte",Nanopower Enterprise,Piscateway,NJ)、および24重量部のネオデカン酸を窒素下で、グローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)窒素−水蒸気雰囲気下、350℃で180秒間、そのトレースを管状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレース(長さ23.7cm、幅0.4mm)の電気抵抗は、トレースの抵抗および積層した金属の重量を測定することで、5マイクロオーム−cmと計測された。質量を密度で割ることにより、金属の総量がわかる。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。テープで除去された金属はなかった。
実施例2 銅フレークおよび酸
コロイド状粉末成分を除去した損傷効果を示すために、誘電性基板上に導電性銅トレースを形成するため組成物を調製した。
1)76重量部の銅フレーク、および24重量部のネオデカン酸を、グローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)窒素−水蒸気雰囲気下、350℃で180秒間、そのトレース管状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレースの電気抵抗は、24マイクロオーム−cmと計測された。質量を密度で割ることにより、金属の総量がわかる。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。いくらかの銅がテープで除去された。
実施例3 銅粉末および酸
銅フレーク成分を除去した損傷効果を示すために、誘電性基板上に導電性銅トレースを形成するため組成物を調製した。
1)77重量部の銅粉末、および24重量部のネオデカン酸を、グローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)そのトレースを、窒素−水蒸気雰囲気下で、350℃で180秒間、管状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレースは連続的でなく、そのため導電気を持たなかった。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。テープで除去された金属はなかった。
実施例4 銅フレーク、銅粉末、およびテトラデカン
反応性有機媒体を未反応の飽和炭化水素で置換した損傷効果を示すために、誘電性基板上に導電性銅トレースを形成するため組成物を調製した。
1)47重量部の銅フレーク、29重量部の銅粉末、および24重量部のテトラデカンを、グローブボックス内で、手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)そのトレースを、窒素−水蒸気雰囲気下で、180秒間、350℃で、管状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレース(長さ23.7cm、幅0.4mm)の電気抵抗は、25マイクロオーム−cmと計測された。質量を密度で割ることにより、金属の総量がわかる。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。いくらかの銅がテープで除去された。
実施例5 銀ネオデカノエート、銀フレーク、およびα−テルピネオール
銀フレーク、銀金属有機分解化合物および反応性流動調節剤を含む導電性銅トレースを誘電性基板上に形成するため組成物を調製した。
1)12重量部の銀フレーク、3重量部の銀ネオデカノエート、および1.8重量部のα−テルピネオールを、グローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)そのトレースを、窒素−水蒸気雰囲気下で、300℃で60秒間、管状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレース(長さ23.7cm、幅0.4mm)の電気抵抗は、3.7マイクロオーム−cmと計測された。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。テープで除去された金属はなかった。
実施例6 銀フレーク、銀ネオデカノエート、および酸
反応性流動調節剤および溶剤として銀ネオデカノエートを用いて、誘電性基板上および銅表面上に導電性銅トレースを形成するため、組成物を調製した。
1)12重量部の銀フレーク、3重量部の銀ネオデカノエート、および1.6重量部の銀ネオデカノエートを、グローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)そのトレースを、窒素−水蒸気雰囲気下で、290℃で60秒間、管状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレース(長さ23.7cm、幅0.4mm)の電気抵抗は、3.2マイクロオーム−cmと計測された。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。テープで除去された金属はなかった。
実施例7 金フレーク、金ネオデカノエート、および金アミンオクトエート
温度最適化のために、二つの金属有機分解化合物を含むROMを用いて、誘電性基板上に導電性金トレースを形成するため組成物を調製した。
1)8重量部の金フレーク、1重量部の金ネオデカノエート、および1重量部の金アミン2−エチルヘキサノエートの混合物。該混合物をグローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)そのトレースを、窒素−水蒸気雰囲気下で、365℃で600秒間、箱状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレース(長さ23.7cm、幅0.4mm)の電気抵抗は、7.4マイクロオーム−cmと計測された。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。テープで除去された金属はなかった。
実施例8 基板FR−4上の銀インク
ガラス繊維強化エポキシ誘電性基板上に、導電性銀トレースを形成するため組成物を調製した。
1)12重量部の銀フレーク、3重量部の銀ネオデカノエート、および15%の銀コロイドを含む1.8重量部のα−テルピネオールを、グローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)そのトレースを、窒素−水蒸気雰囲気下で、270℃で60秒間、箱状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレース(長さ23.7cm、幅0.4mm)の電気抵抗は、3.2マイクロオーム−cmと計測された。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。除去された金属はなかった。
実施例9 カプトンEKJ上の銅
ポリイミドで被膜した誘電性基板上に、導電性銅トレースを形成するため組成物を調製した。
1)47重量部の銅フレーク、29重量部の銅粉末、および24重量部のネオデカン酸を、グローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)使用した誘電体は、カプトンEKJフィルムで、これは低いガラス転移点220℃をもつポリイミドで両面を被膜したタイプEポリイミドフィルムからなり、これは熱可塑性接着剤として作用し得る。
5)そのトレースを、窒素−水蒸気雰囲気下で、350℃で180秒間、管状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレース(長さ23.7cm、幅0.4mm)の電気抵抗は、4.5マイクロオーム−cmと計測された。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。テープで除去された金属はなかった。
実施例10 カプトンEKJ上の銀
誘電性基板上に、導電性銀トレースを形成するため銀組成物を調製した。
1)12重量部の銀フレーク、3重量部の銀ネオデカノエート、および1.8重量部のα−テルピネオールを、グローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、カプトン300FN929誘電性基板上に、該インクをスクリーン印刷した。
4)そのトレースを、窒素−水蒸気雰囲気下で、300℃で60秒間、箱状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。その回路トレース(長さ23.7cm、幅0.4mm)の電気抵抗は、3.1マイクロオーム−cmと計測された。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。除去された金属はなかった。
実施例11 銅泊への銅の結合
、誘電性基板上に、銅泊に結合した導電性銅トレースを形成するため組成物を調製した。
1)47重量部の銅フレーク、29重量部の銅粉末、および24重量部のネオデカン酸を、グローブボックス内で、手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、銅箔基板上に、該インクをスクリーン印刷した。
4)そのトレースを、窒素−水蒸気雰囲気下で、350℃で180秒間、管状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。テープで除去された金属はなかった。
実施例12 銅クラッドFR−4へ結合した銀
実施例6の組成物を、銅クラッドガラス繊維強化エポキシ基板へ適用した。
1)12重量部の銀フレーク、3重量部の銀ネオデカン酸、および1.6重量部のネオデカノエートを、グローブボックス内で手で混合した。
2)該混合物を空気中でロールで粉砕し、均一なインクを製造した。
3)室温、空気中で、銅クラッドFR−4誘電性基板上に、該インクをスクリーン印刷した。
4)そのトレースを、窒素−水蒸気雰囲気下で、260℃で15秒間、箱状加熱炉中で加熱した。
加熱後、その回路トレースは接触できるまで乾燥し、有機成分を完全に除去した。スコッチテープを回路トレースに適用し、すぐに90度の角度で除去し、銅の基板に対する結合強度を測定した。テープで除去された金属はなかった。
実施例13 ポリマー金属化
ポリマー金属化の実験に用いられた混合物の例として、ひとつは先の実施例で説明したとおりに12重量部の銀フレーク、3重量部の銀ネオデカノエート、および1.8重量部のα−テルピネオールからなものである。この組成物を用いたポリマー金属化は、ワイヤーラップワイヤーに遮蔽剤を被膜することによって実行される。カイナー遮蔽#30ワイヤー(Kynar−insulated #30 wire)を上記で説明した銀混合物で加圧することによって被膜し、277℃のオーブンで硬化させた。生じた銀被膜はしっかりとワイヤーに接着した。該ワイヤーは、突き出している節は強固であり、被膜をはがすことなく強固に引かれている。12マイクロオーム−cmの抵抗率に等しい、0.2オーム/cmの直線状の抵抗率が0.0006グラムの銀/cmの被膜によって達成された。
実施例14 ポリマー金属化
他の実験において、カイナー遮蔽ワイヤー(Kynar−insulated #30 wire)のサンプルを銀混合物で被膜し、306℃で加熱した。その金属は良く接着され、きつく結ぶことに対して耐性を持つことができた。その抵抗はおよび0.04オーム/cmであった。
実施例で説明したように、データによると銀混合物と共に220℃付近の温度において最も低い臨界温度が得られた。300〜350℃範囲でやや高い温度であったが、類似した結果が銅と金両方において達成できた。これらの条件は、それでも従来の焼結および厚膜工程に必要とされたものほど厳格でないオーダーの規模である。本発明の組成物および方法により、従来のポリマーベース基板上へ、良く硬化された、良く結合された厚膜回路トレースを製造し得ることを、引用された実施例は異なる金属および異なる基板を用いて繰り返し実施しており、これは回路板製造または厚膜技術の技術分野に熟練した何人によっても想到し得ないものである。
本発明の該組成物および方法は、完全なアディテイブ電子回路をつくることへのまったく新しいアプローチを提供する。図12は温度および硬化時間の相対的な工程条件に加えて、従来法と比較した本発明の方法によってなされたトレースの電気抵抗の比較を示している。それによると、本発明は、従来の厚膜工程に等しい導電性(および半田付け特性)を、数百度低い温度で提供していることがわかる。これはポリマー基板に適しているだけでなく、存在するポリマー厚膜および転移液相代替法に比べ、優れた導電性および工程速度を提供する。

Claims (14)

  1. 反応性有機媒体および金属粉末またはその混合物を含む物質の組成物であって、前記反応性有機媒体は、ネオデカン酸、2−エチルヘキサン酸、銀ネオデ カノエート、銅ネオデカノエート、金ネオデカノエー ト、銀2−エチルヘキサノエート、銅2−エチルヘキサ ノエート、金アミン2−エチルヘキサノエート、金t− ドデシルメルカプチドからなる群から選択される反応性有機媒体であり、
    前記金属粉末またはその混合物は、
    a)2〜10マイクロメーターの直径、および1マイクロメーター未満の厚さを持つ金属フレーク0〜100%;および
    b)0.1マイクロメーター未満の直径を持つ、コロイド状金属粒子0〜100%(ただし前記金属粒子はより大きい粒子へ著しく凝集することはない)
    を含む金属粉末またはその混合物であり(ただし、前記 a)および前記b)がいずれも0%である場合を除 く)
    さらに、前記組成物は基板上に塗布でき、オーブン中で加熱して450℃未満の温度で該組成物を固体純金属導体に固定することのできる組成物。
  2. 前記金属粉末またはその混合物は:
    a)5マイクロメーターの直径、および1マイクロメーター未満の厚さを持つ金属フレーク0〜100%;および
    b)0.1マイクロメーター未満の直径を持つ、コロイド状金属粒子0〜100%(ただし前記金属粒子はより大きい粒子へ著しく凝集することはない)
    を含む金属粉末またはその混合物であり(ただし、前記 a)およびb)がいずれも0%である場合を除く)、請求の範囲第1項に記載の組成物。
  3. 前記金属粉末を構成する金属は、銅、銀、金、亜鉛、カドミウム、パラジウム、イリジウム、ルテニウム、オスミウム、ロジウム、プラチナ、鉄、コバルト、ニッケル、インジウム、錫、アンチモン、鉛、およびビスマスおよびそれらの混合物を含む請求の範囲第1項に記載の組成物。
  4. )基板上に、所望のパターンで導体前駆体を塗布する段階と;
    )5分未満の時間で、450℃未満の臨界温度まで、オーブン中で前記基板を加熱する段階を含み;
    前記塗布された導体前駆体パターンは、良く強化された、良く結合された純金属導体へ変換され、
    前記導体前駆体は、反応性有機媒体および金属粉末またはその混合物を含み、前記反応性有機媒体は、ネオデカ ン酸、2−エチルヘキサン酸、銀ネオデカノエート、銅 ネオデカノエート、金ネオデカノエート、銀2−エチル ヘキサノエート、銅2−エチルヘキサノエート、金アミ ン2−エチルヘキサノエート、金t−ドデシルメルカプ チドからなる群から選択される反応性有機媒体であり、
    前記金属粉末またはその混合物は、
    a)2〜10マイクロメーターの直径、および1マイクロメーター未満の厚さを持つ金属フレーク0〜100%;および
    b)0.1マイクロメーター未満の直径を持つ、コロイド状金属粒子0〜100%(ただし前記金属粒子はより大きい粒子へ著しく凝集することはない)
    を含む(ただし、前記a)および前記b)がいずれも0 %である場合を除く)、基板上に固形金属導体を形成する方法。
  5. スクリーン印刷、ステンシル印刷、グラビア印刷、インプレッション印刷、オフセット印刷、リソグラフィック印刷、ディスペンジング、ドクターブレーディング、インクジェット印刷、ゼログラフィック複写、および静電印刷からなる群より選択された技術により、前記導体前駆体を前記基板に塗布するものである請求の範囲第項に記載の方法。
  6. 前記導体前駆体は銅ベース組成物であり、前記オーブン雰囲気は20ppm未満の容積の酸素を含む窒素である請求の範囲第項に記載の方法。
  7. 前記導体前駆体は銅ベース組成物であり、 前記オーブン雰囲気は3ppm未満の容積の酸素を含む窒素 である請求の範囲第4項に記載の方法。
  8. 加熱相の前後ではなく、前記導体前駆体が加熱されている期間中、5モル%以下の水蒸気が前記窒素に添加される請求の範囲第項に記載の方法。
  9. 前記基板は、450℃より高い温度に感受性を持つポリマーを含む請求の範囲第項に記載の方法。
  10. 前記基板は、450℃より高い温度に感受性を持つ半導体を含む請求の範囲第項に記載の方法。
  11. 前記導体前駆体は、金属導体および誘電絶縁体に塗布され、導体間に電気的接続を形成するものである請求の範囲第項に記載の方法。
  12. 前記導体前駆体は、段階A)において、フォトリソグラフィーによって導体となるチャンネルを定義するためのパターンが施された、フォトイメージ可能な絶縁性材料に塗布され、それにより前記チャンネルはドクターブレーディングまたは印刷により前記導体前駆体で充填されるものであり、
    段階B)の加熱で、同時に誘電性材料を架橋し、および前記塗布された導体前駆体パターンを固定するものである請求の範囲第項に記載の方法。
  13. 前記導体前駆体は、段階A)において、薄膜基板材料の連続したウェブに塗布され、および段階B)においてオーブン中で連続したウェブとして溶着させるものであり、さらに:
    C)前記薄膜基板材料の連続したウェブを最終的な生産物へ切断する
    段階を含む、請求の範囲第項に記載の方法。
  14. 前記導体前駆体は、半導体デバイスに塗布され、前記半導体表面に導電性トレースおよびバンプを形成する、請求の範囲第項に記載の方法。
JP53236498A 1997-02-20 1997-09-12 導電体製造のための低温方法および組成物 Expired - Fee Related JP3585244B2 (ja)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
US3866997P 1997-02-20 1997-02-20
US3845397P 1997-02-20 1997-02-20
US3851497P 1997-02-20 1997-02-20
US3867097P 1997-02-20 1997-02-20
US60/038,669 1997-02-20
US60/038,514 1997-02-20
US60/038,453 1997-02-20
US60/038,670 1997-02-20
US4654197P 1997-05-15 1997-05-15
US4655297P 1997-05-15 1997-05-15
US4654097P 1997-05-15 1997-05-15
US60/046,540 1997-05-15
US60/046,541 1997-05-15
US60/046,552 1997-05-15
PCT/US1997/016226 WO1998037133A1 (en) 1997-02-20 1997-09-12 Low temperature method and compositions for producing electrical conductors

Publications (2)

Publication Number Publication Date
JP2001515645A JP2001515645A (ja) 2001-09-18
JP3585244B2 true JP3585244B2 (ja) 2004-11-04

Family

ID=27567891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53236498A Expired - Fee Related JP3585244B2 (ja) 1997-02-20 1997-09-12 導電体製造のための低温方法および組成物

Country Status (8)

Country Link
EP (1) EP0961809B1 (ja)
JP (1) JP3585244B2 (ja)
KR (1) KR100532734B1 (ja)
AT (1) ATE353536T1 (ja)
AU (1) AU4269697A (ja)
CA (1) CA2280115C (ja)
DE (1) DE69737328T2 (ja)
WO (1) WO1998037133A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005531679A (ja) * 2002-07-03 2005-10-20 ナノパウダーズ インダストリーズ リミテッド 低温焼結導電性ナノインク及びその製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143356A (en) * 1999-08-06 2000-11-07 Parelec, Inc. Diffusion barrier and adhesive for PARMOD™ application to rigid printed wiring boards
TW511122B (en) * 1999-12-10 2002-11-21 Ebara Corp Method for mounting semiconductor device and structure thereof
BR0016670A (pt) * 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
JP4596444B2 (ja) * 2001-03-23 2010-12-08 大日本印刷株式会社 オフセット印刷による電極パターンの形成方法
DE60124433T2 (de) * 2001-06-28 2007-09-06 Parelec, Inc. Tieftemperaturverfahren und zusammensetzungen zur herstellung elektrischer leiter
US6591496B2 (en) 2001-08-28 2003-07-15 3M Innovative Properties Company Method for making embedded electrical traces
KR100884995B1 (ko) * 2002-06-12 2009-02-20 엘지디스플레이 주식회사 액정표시장치의 공정라인 및 이를 이용한 제조방법
US20040178391A1 (en) * 2003-01-29 2004-09-16 Conaghan Brian F. High conductivity inks with low minimum curing temperatures
KR100545288B1 (ko) 2003-03-28 2006-01-25 주식회사 잉크테크 유기은 조성물 및 그 제조방법, 그로부터 제조되는 잉크및 그 잉크를 이용한 도전배선 형성 방법
TWI329534B (en) * 2003-07-09 2010-09-01 Fry Metals Inc Coating metal particles
GB0320491D0 (en) 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
WO2005022664A2 (en) * 2003-09-02 2005-03-10 Plastic Logic Limited Production of electronic devices
GB0324561D0 (en) * 2003-10-22 2003-11-26 Koninkl Philips Electronics Nv A method of producing a conductive layer on a substrate
JP4549655B2 (ja) * 2003-11-18 2010-09-22 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 機能性塗料
KR100872162B1 (ko) * 2004-04-14 2008-12-08 (주)석경에이.티 도전성 금속 나노입자 및 이를 포함하는 나노금속 잉크
JP4628718B2 (ja) * 2004-07-23 2011-02-09 株式会社フジクラ 導電性被膜の形成方法
US8167393B2 (en) 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
WO2006076613A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Metal nanoparticle compositions
JP4943435B2 (ja) 2005-08-24 2012-05-30 アー、エム、ランプ、ウント、コンパニー、ゲーエムベーハー 導電性被覆を有する物品の製造方法
JP2007088221A (ja) * 2005-09-22 2007-04-05 Seiko Epson Corp セラミックス電子部品の製造方法およびセラミックス電子部品
JP2007084384A (ja) * 2005-09-22 2007-04-05 Seiko Epson Corp セラミックス電子部品の製造方法およびセラミックス電子部品
KR100707911B1 (ko) * 2006-05-23 2007-04-13 (주)석경에이.티 도전성 금속 나노입자 및 이를 포함하는 나노금속 잉크
JP2006229254A (ja) * 2006-05-29 2006-08-31 Morimura Chemicals Ltd 透光体の製造方法
JP2006270118A (ja) * 2006-05-29 2006-10-05 Morimura Chemicals Ltd 回路基板の製造方法
KR100790457B1 (ko) * 2006-07-10 2008-01-02 삼성전기주식회사 금속 나노입자의 제조방법
KR100711505B1 (ko) 2007-01-30 2007-04-27 (주)이그잭스 도전막 형성을 위한 은 페이스트
DE102007027473A1 (de) 2007-06-14 2008-12-18 Manroland Ag Drucktechnisch hergestellte funktionale Komponenten
KR100889489B1 (ko) * 2008-03-18 2009-03-19 주식회사하이퍼플렉스 도전성 섬유재를 갖는 연성 회로기판 및 이를 갖는전자제품
JP5431192B2 (ja) * 2009-02-05 2014-03-05 エルジー・ケム・リミテッド 導電性パターンを含む基板及びその製造方法
JP4853590B2 (ja) 2009-02-18 2012-01-11 東洋紡績株式会社 金属薄膜製造方法および金属薄膜
KR101276237B1 (ko) * 2010-12-02 2013-06-20 한국기계연구원 저온소결 전도성 금속막 및 이의 제조방법
JP5598739B2 (ja) 2012-05-18 2014-10-01 株式会社マテリアル・コンセプト 導電性ペースト
US11111396B2 (en) * 2014-10-17 2021-09-07 C3 Nano, Inc. Transparent films with control of light hue using nanoscale colorants
US20170252804A1 (en) * 2016-03-04 2017-09-07 Lockheed Martin Corporation Additive manufacturing processes utilizing metal nanoparticles
DE102019124954A1 (de) * 2019-09-17 2021-03-18 Danfoss Silicon Power Gmbh Verfahren zum Verbinden eines ersten elektronischen Bauteils mit einem zweiten elektronischen Bauteil
KR20220028553A (ko) 2020-08-28 2022-03-08 (주)합동하이텍그라스 투과율 가변 필름 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122143A (en) * 1976-05-24 1978-10-24 Mitsui Toatsu Chemicals, Inc. Process for producing cured products
JPH0797696B2 (ja) * 1986-07-05 1995-10-18 株式会社豊田自動織機製作所 ハイブリツドic基板と回路パタ−ン形成方法
US4808274A (en) * 1986-09-10 1989-02-28 Engelhard Corporation Metallized substrates and process for producing
JPH0747233B2 (ja) * 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
DE3919564C2 (de) * 1989-06-15 1993-10-07 Bosch Gmbh Robert Verfahren zum Herstellen von Leiterbahnen auf einer Polyimidfolie
US5059242A (en) * 1990-04-27 1991-10-22 Firmstone Michael G Seed layer compositions containing organogold and organosilver compounds

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005531679A (ja) * 2002-07-03 2005-10-20 ナノパウダーズ インダストリーズ リミテッド 低温焼結導電性ナノインク及びその製造方法

Also Published As

Publication number Publication date
JP2001515645A (ja) 2001-09-18
CA2280115C (en) 2007-11-13
ATE353536T1 (de) 2007-02-15
CA2280115A1 (en) 1998-08-27
EP0961809A4 (en) 2004-07-21
KR100532734B1 (ko) 2005-11-30
AU4269697A (en) 1998-09-09
EP0961809B1 (en) 2007-02-07
WO1998037133A1 (en) 1998-08-27
DE69737328T2 (de) 2007-11-22
DE69737328D1 (de) 2007-03-22
EP0961809A1 (en) 1999-12-08
KR20000075549A (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
JP3585244B2 (ja) 導電体製造のための低温方法および組成物
US6379745B1 (en) Low temperature method and compositions for producing electrical conductors
US7115218B2 (en) Low temperature method and composition for producing electrical conductors
US6036889A (en) Electrical conductors formed from mixtures of metal powders and metallo-organic decomposition compounds
US11699632B2 (en) Methods for attachment and devices produced using the methods
US6143356A (en) Diffusion barrier and adhesive for PARMOD™ application to rigid printed wiring boards
JP4848674B2 (ja) 樹脂金属複合導電材料およびその製造方法
JP3764349B2 (ja) 金属微粒子分散液を用いたメッキ代替導電性金属皮膜の形成方法
KR100974092B1 (ko) 탄소나노튜브를 포함하는 도전성 페이스트 및 이를 이용한인쇄회로기판
EP1995999A2 (en) Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
WO1996024938A1 (fr) Poudre composite conductrice, pate conductrice, procede de production de cette pate, circuit electrique et son procede de fabrication
JP2002299833A (ja) 多層配線板およびその形成方法
EP1410403B1 (en) Low temperature method and compositions for producing electrical conductors
US7467742B1 (en) Electrically conducting adhesives for via fill applications
JPH1021740A (ja) 異方導電性組成物及びフィルム
JPH0992026A (ja) 複合導電粉、導電ペースト、導電ペーストの製造法、電気回路及び電気回路の製造法
WO1999017352A1 (en) Method and compositions for metallizing microvias and high density interconnects in photodefined dielectrics
JP2007116181A (ja) 回路基板
Matienzo et al. Electrically conductive adhesives for electronic packaging and assembly applications
MXPA99007655A (en) Low temperature method and compositions for producing electrical conductors
JP4189792B2 (ja) 導電性組成物
Das et al. Nanoparticles in Microvias
JP2004079545A (ja) 複合導電粉、導電ペースト、電気回路及び電気回路の製造法
JPH07262820A (ja) 導電ペースト

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees