DE69737328T2 - Niedertemperaturverfahren und zusammensetzungen zur herstellung elektischer leiter - Google Patents

Niedertemperaturverfahren und zusammensetzungen zur herstellung elektischer leiter Download PDF

Info

Publication number
DE69737328T2
DE69737328T2 DE69737328T DE69737328T DE69737328T2 DE 69737328 T2 DE69737328 T2 DE 69737328T2 DE 69737328 T DE69737328 T DE 69737328T DE 69737328 T DE69737328 T DE 69737328T DE 69737328 T2 DE69737328 T2 DE 69737328T2
Authority
DE
Germany
Prior art keywords
metal
silver
copper
substrate
printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69737328T
Other languages
English (en)
Other versions
DE69737328D1 (de
Inventor
H. Paul Lawrencville KYDD
A. Gregory Yardley JABLONSKI
L. David Fanwood RICHARD
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Partnerships Ltd Inc
Original Assignee
Partnerships Ltd Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Partnerships Ltd Inc filed Critical Partnerships Ltd Inc
Publication of DE69737328D1 publication Critical patent/DE69737328D1/de
Application granted granted Critical
Publication of DE69737328T2 publication Critical patent/DE69737328T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/08—Metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Organic Insulating Materials (AREA)
  • Macromonomer-Based Addition Polymer (AREA)

Description

  • Allgemeiner Stand der Technik
  • 1. Erfindungsgebiet
  • Die vorliegende Erfindung betrifft Zusammensetzungen, die dazu verwendet werden können, Leiter auf Elektronikkomponenten wie etwa Leiterplatten und Halbleiter aufzubringen, insbesondere Zusammensetzungen, die bei Temperaturen unter 450°C aufgebracht und zu massiven Leitern umgewandelt werden können.
  • 2. Verwandte Technik
  • Ein übliches Verfahren für den Leiterplattenherstellungsprozeß sind subtraktive oder halb-additive Prozesse, bei denen Leiter durch Wegätzen unerwünschten Kupfers ausgebildet werden. Ein vollständig additiver Prozeß würde gegenüber subtraktiven oder halb-additiven Verfahren viele Vorteile aufweisen. Das primäre Problem bei der Bereitstellung eines völlig additiven Prozesses zum Produzieren von gedruckten Schaltungsanordnungen ist die Anforderung, daß eine hohe Stromleitfähigkeit mit ausreichend niedriger Härtetemperatur mit polymerbasierten Leiterplatten kompatibel ist. Ein weiteres Hauptproblem ist die Herstellung von Verbindungen zu den additiven Bahnen, bevorzugt durch herkömmliches Löten. Die gegenwärtige Technologie enthält leitende Epoxidharze mit niedriger Härtetemperatur und Materialien mit einer flüssigen Übergangsphase, die Bahnen mit schlechter Stromleitfähigkeit und schlechter Lötbarkeit produzieren, oder Hochtemperaturdickfilmtinten, die Bahnen mit guter Stromleitfähigkeit und guter Lötbarkeit produzieren, die aber auf Keramiksubstrate begrenzt sind. Diese kleinen aufwendigen und spezialisierten Substrate müssen den Dickfilmtintenbrenntemperaturen von über 650°C und üblicherweise über 850°C widerstehen. Ein Verfahren, das die Leistung von Dickfilmtinten dubliziert, aber auf polymerbasierten Substraten bei 250 bis 350°C, würde die umfassende Anwendung dieser Technologie in der 27 Milliarden Dollar großen Industrie der starren Leiterplatten und der 2,5 Milliarden Dollar großen Industrie von flexiblen Schaltungen weltweit gestatten.
  • "Dickfilm"-Technologie wird routinemäßig angewendet, um Hybridschaltungen auf Keramiksubstraten herzustellen. R.W. Vest, "Electronic Ceramics", R. Breckenridge, Hrg., 1991. Die Leiterstrukturen werden hergestellt, indem Dickfilmpasten oder -tinten auf Keramiksubstrate siebgedruckt oder schablonengedruckt und sie bei Temperaturen von 850 bis 1100°C gebrannt werden, um die metallhaltigen Tinten zu Metall zu reduzieren. Ein Beispiel für solche Tinten sind Silber-Palladium-Zusammensetzungen, über die kürzlich Wang, Dougherty, Huebner und Pepin einen Überblick gegeben haben, J. Am. Ceram. Soc. 77(12), 3051-72 (1994). Typische Dickfilmtinten enthalten Metallpulver, ein anorganisches Glasbindemittel und eine Trägersubstanz, die aus einem Polymerbindemittel und einem Lösungsmittel besteht. Die Trägersubstanz liefert die korrekte Konsistenz für den Siebdruck und besteht in der Regel aus einem Polymer wie etwa Ethylzellulose, hydriertem Terpentinharz oder Polyacrylen, die in einem Lösungsmittel geringer Flüssigkeit aufgelöst sind. Übliche Lösungsmittel sind Terpineol, Dibutylcarbitol und verschiedene Glykolether und -ester. Die Tinten werden durch Siebdruck auf Keramiksubstrate aufgebracht, getrocknet, um das Lösungsmittel auszutreiben, und wärmebehandelt, üblicherweise in einem Bandofen, um das Polymerbindemittel zu zersetzen und das Metall und das anorganische Glasbindemittel zu verschmelzen. Die Glasphase liefert die Bindung zu dem Substrat, das üblicherweise Aluminiumoxid ist, und das Metall liefert die Stromleitfähigkeit. Die Leiter weisen in der Regel einen streifigen Querschnitt auf, wobei Glasschichten mit Metallschichten abwechseln. Das Glas konzentriert sich im allgemeinen an der Keramikgrenzfläche und das Metall an der Luftgrenzfläche. Die Leitfähigkeit beträgt in der Regel etwa die Hälfte bis ein Viertel von der des massiven Metalls.
  • Eine Reihe von Dickfilmzusammensetzungen enthalten Tenside zur Verbesserung der Siebfähigkeit und Stabilität der Metallpulverdispersionen. Diese Tenside sind oftmals metallorganische Verbindungen wie etwa Seifen von Karbonsäuren. Diese sind insoweit zweckmäßig, als sie sich bei relativ niedriger Temperatur zersetzen und das Metall oder sein Oxid abscheiden, das in dem gebrannten Leiter eine nützliche Funktion erfüllen kann.
  • Aus den am 10. Dez. 1991 und 16. Aug. 1994 an J.T. Anderson, V.K. Nagesdh und R.C. Ruby erteilten U.S.-Patenten 5,071,826 und 5,338,507 ist der Zusatz von Silberneodecanoat zu supraleitenden Oxidmischungen bekannt, bei denen das Neodecanoat bei 300°C zu Metall zersetzt wird, um die supraleitenden Körner mit Silber zu beschichten. Die beschichteten Körner werden dann bei 600-800°C gesintert und oxidiert, um einen Oxidsupraleiter mit verbesserter Festigkeit und kritischem Strom zu produzieren.
  • Der Zusatz von Titanat zu Dickfilmleitern durch Zersetzung eines organometallischen Titanats wird von K.M. Nair in dem am 3. Mai 1983 erteilten US-Patent 4,381,945 beschrieben.
  • Das am 8. Juli 1986 an J.M. Brownlow erteilte US-Patent 4,599,277, das den Zusatz von organometallischen Verbindungen zu Dickfilmtinten offenbart, um die Verdichtungstemperatur des Metalls heraufzusetzen, um der des Keramiksubstrats bei 850-950°C zu entsprechen, die Umkehrung des Prozesses, die erforderlich ist, um Leiter bei niedrigen Temperaturen auf Polymerschaltungen aufzubringen.
  • Herkömmliche Dickfilmpastenzusammensetzungen, die Silberflocken, Glasfritten und Silberresinate enthalten, die Karbonsäureseifen sind, sowie Tenside wie etwa Triton X 100, wurden in dem am 24. Dez. 1991 erteilten US-Patent 5,075,262 und in dem am 2. Febr. 1993 an M.N. Nguyen und Mitarbeiter erteilten US-Patent 5,183,784 beschrieben. Die Aufgabe bestand darin, den vorläufigen Trockungsschritt nach dem Drucken zu eliminieren, und es wurde gesagt, daß das Resinat die Haftung fördert und Risse und Hohlräume beim Bonden von Halbleiterchips an ein Keramiksubstrat bei 350-450°C auf ein Minimum reduzieren.
  • V.K. Nagesh und R.M. Fulrath wurde am 19. Dez. 1978 das US-Patent 4,130,671 erteilt, das an das U.S. Department of Energy abgetreten wurde. Es offenbart eine ähnliche Zusammensetzung aus Glasfritte und Silberresinat, die bei niedriger Temperatur zersetzt wurde und silberbeschichtete Glaspartikel ähnlich dem Supraleiter von Anderson oben lieferte. Die Partikel wurden entweder vor oder nach der Zersetzung des Resinats auf ein Substrat aufgebracht und bei 500-700°C in einer oxidierenden Atmosphäre gebrannt, um einen Leiter aus metallbeschichteten Glaspartikeln zu liefern.
  • Noch weitere herkömmliche Dickfilmzusammensetzungen aus Glas und Metallpulvern in einer organischen Trägersubstanz, aber ohne das Resinat, sind in den Patenten US 5,250,229 und 5,378,408 beschrieben.
  • Um ein Niedertemperaturanalogon des Dickfilmprozesses zu kreieren, ist es erforderlich, einen neuen Mechanismus zu finden, um Adhäsion und Kohäsion des abgeschiedenen Metalls zu erhalten, der bei Temperaturen unter 450°C arbeiten kann, was die extrem obere Temperaturgrenze ist, die die meisten Polymere tolerieren können. Die Verwendung von anorganischen Glaspulverbindemitteln, die universell in herkömmlichen Dickfilmtinten verwenden werden, ist bei dieser Anwendung nicht möglich, da keine von ihnen bei einer ausreichend niedrigen Temperatur schmelzen, und das Glas verbindet sich nicht mit dem Metall oder den Polymersubstraten.
  • Andere Ansätze zu dieser Aufgabe sind beschrieben worden. Die üblichste ist die Herstellung von stromleitenden Tinten oder Pasten durch Integrieren eines Metallpulvers, üblicherweise Silberpulvers, in eine organische Matrix, die sogenannten "Polymerdickfilm"-Materialien. Dies ist eine große Industrie mit Produkten, die unter anderem von Ablestik, AIT, Hokurika, M-Tech, Thermoset, Epoxy Technology und Ferro erhältlich sind. Diese Materialien können auf Leiterplatten gedruckt werden, und sie weisen eine gute Haftung auf. Ein Beispiel für die Anwendung dieser Technologie wurde beschrieben in einem Artikel von K. Dreyfack in Elektronics 52(17), 2E-4E, 1979, über das Siebdrucken von Leitern auf Silber- und Graphitbasis dieses Typs von Societie des Produits Industrielles ITT auf starre und flexible Schaltungen. Ein Problem bei diesem Ansatz besteht darin, daß die Tinten durch Zufallskontakte zwischen Pulverkörnern in der organischen Matrix leiten und die Leitfähigkeit schlecht ist. Typische Werte des spezifischen Widerstands, der der Kehrwert der Leitfähigkeit ist, sind 40-60 Mikroohm-cm, verglichen mit massivem Silber bei 1,59 Mikroohm-cm und Hochtemperaturdickfilmleitern bei 3-6 Mikroohm-cm. Noch störender ist die Tatsache, daß die Stromleitfähigkeit nicht mit der Zeit konstant ist. Die Leitfähigkeit hängt von zufälligen Kontakten zwischen individuellen Metallkörnern ab, die dafür anfällig werden, zufällig geschlossen und unterbrochen zu werden, wenn die Bahn erhitzt und abgekühlt wird, und insbesondere, wenn sie Feuchtigkeit und anderen Umwelteinflüssen ausgesetzt wird. Ein weiteres Hauptproblem mit Polymerdickfilmmaterialien besteht darin, daß sie sich wegen ihres organischen Gehalts nicht löten lassen.
  • Ein typischer harzgebondeter Kupferpulverleiter wird in der japanischen Patentanmeldung 52-68507, Juni 1977, beschrieben. Das am 4. Okt. 1988 an R.E. Seeger und N.H. Morgan erteilte US-Patent 4,775,439 beschreibt einen ausgeklügelteren Polymerdickfilmansatz. Bei diesem Konzept werden Metallpulver und Bindemittel auf ein Substrat aufgebracht und getrocknet. Die Bahn wird dann mit einem Polymerfilm bedeckt, der klebend auf das Substrat laminiert wird, um den Leiter festzuhalten. Diese beschäftigt sich nicht mit dem Problem, eine mit massivem Metall vergleichbare Stromleitfähigkeit zu erhalten.
  • Volumenleitfähigkeit wurde bei niedriger Temperatur erzielt, indem metallorganische Verbindungen auf verschiedenen Substraten zersetzt wurden. Sie können durch Tintenstrahldruck aufgebracht werden, wie von R. W. Vest, E.P. Tweedell und R.C. Buchanan, Int. J. of Hybrid Microelectronics 6, 261-267, 1983, beschrieben. Vest et al. haben über viele Jahre die sogenannte MOD-Technologie (Metallo-Organic Decomposition – metallorganische Zersetzung) untersucht. Der relevanteste Aspekt dieser Untersuchung wurde in "Liquid Ink Jet Printing with MOD Inks for Hybrid Microcircuits", Teng, K.F. und Vest, R.W., IEEE Transactions on Components, Hybrids and Manufacturing Technology, 12(4), 545-549, 1987, besprochen. Die Verfasser beschrieben ihre Arbeit über das Drucken von Silber- und Goldleitern sowie Dielektrika und Widerstände. MOD-Verbindungen sind reine synthetische metallorganische Verbindungen, die sich bei niedriger Temperatur sauber zersetzen, wobei sich das Metall als metallisches Element oder das Oxid je nach dem Metall und der Atmosphäre abscheidet. Die Edelmetalle Silber, Gold und die Platingruppe zersetzen sich in Luft zu Metallfilmen. Die organische Gruppierung wird an das Metall durch ein Heteroatom gebunden, das eine schwache Bindung liefert, die für eine leichte Zersetzung bei niedriger Temperatur sorgt. Eine Sauerstoffbindung, wie in Karbonsäure-Metallseifen, hat sich als zufriedenstellend herausgestellt, wie auch Aminbindungen für Gold und Platin.
  • Vest et al. untersuchten die Metallisierung von Keramiksubstraten und Silizium durch Tintenstrahldrucken von Xylollösungen von Seifen wie etwa Silberneodecanoat und Goldamin-2-ethylhexanoat. Es wurden Bilder von zufriedenstellender Auflösung (0,003 Inch oder 75 Mikrometer) erhalten, doch war die Leitfähigkeit gering wegen der extrem geringen Dicke der Schichten nach der Zersetzung, die unter einem Mikrometer lag. Vorläufige Experimente durch Partnerships Limited an Epoxid-Glas-Leiterplatten mit Silberneodecanoatlösungen zeigten, daß Leiter mit guten Bindungen auf Polymersubstraten produziert werden konnten. Die Schwierigkeit bestand wieder darin, daß sie sehr dünn waren und eine inadäquate Leitfähigkeit aufwiesen. Es stellte sich heraus, daß der Zusatz von mehr MOD-Verbindung zu breiteren Bahnen führte, aber nicht zu dickeren. Die MOD-Zusammensetzung schmilzt vor der Zersetzung und verteilt sich unkontrollierbar über der Oberfläche. Da Schmelzen für eine wohlkonsolidierte Metallabscheidung nach der Zersetzung sorgt, was wünschenswert ist, und da einige MOD-Verbindungen bei Raumtemperatur tatsächlich Flüssigkeiten sind, stellt dies ein unvermeidbares Problem dar. Eine mögliche Lösung für dieses Problem besteht darin, die Dicke durch Drucken vieler Schichten aufzubauen, von dem Vest et al. herausfanden, daß es sich für die Metallisierung von Siliziumsolarzellen eignet, doch lenkt dies von der Produktion von Schaltungen mit einem einzelnen Durchgang ab, was unsere Aufgabe ist.
  • Ähnliche Materialien und Techniken sind verwendet worden, um eine Dünnfilmrnetallisierung und Keimbeschichtungen aufzubringen, die dann mit Lot oder Elektroplattieren aufgebaut werden. Beispiele sind das am 17. März 1987 an B.D. Gallegher erteilte US-Patent 4,650,108, an die National Aeronautics and Space Administration, Washington, DC, USA, abgetreten; das am 28. Febr. 1989 an P.H. Nguyen erteilte US-Patent 4,808,274, das am 22. Okt. 1991 an M.G. Firmstone und A. Lindley erteilte US-Patent 5,059,242 und das am 22. Dez. 1992 an T. Asano, S. Mizuguchi und T. Isikawa erteilte US-Patent 5,173,330. Mit Dünnfilmen alleine kann man keine adäquate Leitfähigkeit erhalten.
  • Ein kreativer Versuch zur Umgehung des Problems des spezifischen Widerstands wurde in dem am 11. Dez. 1984 an C.W. Eichelberger erteilten US-Patent 4,487,811 beschrieben. Das Patent beschreibt das Heraufsetzen der Leitfähigkeit durch eine Austauschreaktion von Metall in der Abscheidung durch ein edleres Metall in Lösung, beispielsweise der Austausch von Eisen durch Kupfer. Bei diesem Prozeß wird der Kontakt zwischen Partikeln durch das größere Volumen des Austauschmetalls und seine größere Eigenleitfähigkeit verbessert. Ein spezifischer Widerstand von 7,5 Mikroohm-cm wurde erzielt, substanziell besser als mit Silber beladene Epoxide, doch knapp unter der Leistung von Dickfilmtinten.
  • Die Austauschreaktion löste noch ein weiteres Problem von Polymertinten insofern, daß das Material gelötet werden konnte, was bei leitenden Epoxidformulierungen im allgemeinen nicht der Fall ist. Ein weiterer Ansatz zur Lötbarkeit wurde in dem am 22 . Okt . 1985 an F. St. John und W. Martin erteilten US-Patent 4,548,879 beschrieben. Nickelpulver wurde mit gesättigter Monokarbonsäure mit zehn oder mehr Kohlenstoffatomen beschichtet. Das beschichtete Pulver wurde mit Novolac- Epoxidharzen in einer Butylcarbitolacetat-Trägersubstanz gemischt und auf eine Epoxid-Glas-Platte siebgedruckt. Nach Härten bei 165°C konnte die leitende Bahn durch Behandeln mit einem Flußmittel und Tauchen in geschmolzenes Lot mit Lot beschichtet werden, während eine mit unbeschichtetem Nickelpulver hergestellte Bahn nicht gelötet werden konnte. Mit diesem Prozeß wurde keine Verbesserung bei der Stromleitfähigkeit beschrieben.
  • Ein Silberpulver ist aus dem am 29. Jan. 1980 erteilten US-Patent 4,186,244 "Novel Silver Powder Composition" und dem am 31. Juli 1984 erteilten US-Patent 4,463,030 "Process for Forming Novel Silver Powder Composition", beide erteilt an R.J. Deffeyes und H.W. Armstrong und abgetreten an Graham Magnetics, Inc. North Richland Hills, TX, USA, bekannt. Das Silberpulver wurde durch Zersetzen von trockenem Silberoxalat in Gegenwart einer langkettigen Karbonsäure, entweder gesättigt (Stearinsäure, Palmitinsäure) oder ungesättigt (Ölsäure, Linolsäure), ausgebildet. Die Säure reagierte mit dem Metallpulver, während es entstand, unter Bildung einer Schutzbeschichtung auf der Oberfläche und Begrenzung der Partikel auf Submikrometergröße. Die Partikel wurden gewaschen, um überschüssige Säure zu entfernen, und mit einem gleichen Gewicht einer herkömmlichen Dickfilmträgersubstanz gemischt, die aus Ethylzellulosepolymerbindemittel und Kienöllösungsmittel bestand.
  • Die resultierende Tinte wurde auf ein Keramik- oder Polyimidsubstrat aufgetragen und 30-90 Sekunden lang in Luft auf 250°C erhitzt, um das beschichtete Pulver in einen Silberleiter mit einer angegebenen Leitfähigkeit von einem Ohm pro Quadrat umzuwandeln, was für eine praktische Schaltungsanordnung mit Bahnen, die viele hunderte oder tausende von Quadraten lang sind, nicht adäquat ist. Es wird gesagt, daß sich die Beschichtung ohne Flußmittel löten läßt, was glaubwürdig ist, wenn die restliche Säure als ein Flußmittel wirkt. Es wird angegeben, daß sie gegenüber Bleichen in einem Bad aus geschmolzenem Lot beständig ist, was auf der Basis der wohlbekannten Löslichkeit von Silber in Lot unerwartet ist.
  • Ein irgendwie ähnliches Silberflockenmaterial wurde von Grundy von Johnson and Matthey, US 4,859,241, 22 . Aug. 1989, patentiert. Die Flocke wurde durch Mahlen von Silberpulver mit Silberstearattensid in einem organischen Lösungsmittel hergestellt, um mit Silberstearat beschichtete Silberflocken zu produzieren, was eine glasgefüllte Tintenzusammensetzung von hervorragender Stabilität ergab. Dies ist ein übliches Verfahren zum Herstellen stabiler Pulver und Flocken aus Silber.
  • Eine weitere Klasse von Materialien, die zum Produzieren additiver Elektronikschaltungsanordnungen verwendet wird, sind die von der Firma Toronaga Technologies unter dem Warenzeichen "Ormet" entwickelten Transient-Liquid-Phase-Materialien. Diese Materialien und ihre Anwendungen werden von P. Gandhi Circuit World 23(1), Okt. 1996, S. 43-46, und Robert, E., Proceedings of NEPCON WEST '96, 3, 1748-1752, 1996, beschrieben. Die Materialien bestehen aus einer Mischung aus pulverisiertem Silber- oder Kupferleiter mit pulverisiertem Lot und einem Polymerbindemittel. Sie können wie leitende Epoxide gedruckt werden, doch bei Erhitzung schmilzt das Lot und legiert sich mit dem Leiter, wodurch ein Netz aus geschmolzenem Metall entsteht. Weiteres Erhitzen auf Temperaturen in der Umgebung von 220°C für 10 Minuten härtet das Polymerbindemittel, was für die Haftung des Leiters an dem Polymersubstrat sorgt. Eine Alternative besteht in der Bereitstellung einer Klebeschicht auf dem Substrat, wie von M.A. Capote und M.G. Todd von Toranaga Technologies in den US-Patenten 5,538,789, 23. Juli 1996, und 5,565,267, 15. Okt. 1996, offenbart.
  • Typische Ormet-Zusammensetzungen ergeben spezifische elektrische Widerstände im Bereich 20-30 Mikroohm-cm, doch besteht auch ein Problem mit der Lötbarkeit wegen der Gegenwart des Polymerbindemittels.
  • Keines der Materialien oder keine der Mischungen, die oben beschrieben sind, erreichen das Ziel, eine Zusammensetzung bereitzustellen, die an einem gutgebondeten, gutkonsolidierten metallischen Leiter mit einer Stromleitfähigkeit gehärtet werden kann, die mit herkömmlichen Dickfilmtinten vergleichbar ist, aber mit einer Härtetemperatur unter 350°C, bevorzugt unter 300°C, besonders bevorzugt unter 275°C, was für eine Kompatibilität mit herkömmlichen polymerbasierten Leiterplattensubstraten erforderlich ist. Keines dieser Materialien hat eine Einwirkung auf die Leiterplattenindustrie mit neuer Technologie für schnelle Produktion durch einen einfachen Prozeß ohne Produktion von gefährlichem Abfall ermöglicht. Es wird ein neuer Ansatz zur Bereitstellung dieser Tieftemperaturfähigkeit benötigt.
  • US-A-4,122,143 beschreibt eine Materiezusammensetzung, die Kupferpulver und Kupfernaphthenat oder eine metallorganische Zersetzungszusammensetzung umfaßt.
  • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung stellt druckbare Zusammensetzungen wie durch die Merkmale von Anspruch 1 definiert und Prozesse wie durch die Merkmale von Anspruch 6 definiert bereit, um sie auf temperaturempfindliche Substrate aufzubringen, und ihr Härten zu Bahnen mit hoher Stromleitfähigkeit bei Temperaturen, die die Substrate aushalten können. Die wesentlichen Bestandteile dieser Zusammensetzungen sind 1) eine Metallpulvermischung spezifizierter Charakteristiken und 2) ein ROM (Reactive Organic Medium – reaktives organisches Medium), in dem die Konsolidierung der Metallpulvermischung zu einem festen Leiter stattfindet.
  • Die Metallpulvermischung umfaßt eine Mischung aus mindestens zwei Arten von Metallpulvern: 1) Metallflocken mit einem bevorzugten Hauptdurchmesser von etwa 5 Mikrometern und einem Dicke-Durchmesser-Verhältnis von 10 oder mehr und 2) kolloidale oder halbkolloidale Metallpulver mit mittleren Durchmessern unter etwa 100 Nanometern, die noch nicht stark angehäuft sind.
  • Das ROM kann aus jeder metallorganischen Verbindung bestehen, die sich leicht zu dem entsprechenden Metall zersetzen läßt, oder einer organischen Verbindung, die mit dem Metall unter Bildung einer derartigen Verbindung reagieren kann. Beispiele sind Metallseifen und die entsprechenden Fettsäuren. Andere Beispiele sind Metallamine und Metall-Mercapto-Verbindungen und ihre entsprechenden Amino- und Sulfidvorläufer.
  • Die Bestandteile dieser Zusammensetzungen werden in entsprechenden Anteilen abgewogen, gegebenenfalls mit zusätzlichen Tensiden oder Viskositätsmodifizierern vermischt, damit man die richtige Konsistenz erhält, und zusammen wie etwa auf einer Dreiwalzmühle gemahlen, damit man eine homogene druckbare Zusammensetzung erhält.
  • Die Zusammensetzung wird unter Verwendung einer beliebigen zweckmäßigen Drucktechnologie auf das Substrat gedruckt. Siebdruck und Schablonieren eignen sich für starre Substrate bei relativ kleinen Anzahlen mit hoher Auflösung. Gravurdruck, Prägedruck und Aufsetzdruck eignen sich für hohe Produktionsraten auf flexiblen Substraten. Tintenstrahldruck und elektrostatischer Druck bieten den zusätzlichen Vorteil einer direkten Computersteuerung des gedruckten Bildes. Dies gestattet, Schaltungen direkt anhand von CAD- Dateien (Computer Aided Design) zu drucken, und eliminiert die Notwendigkeit für spezielle Werkzeugausrüstung. Gegebenenfalls kann jede Schaltung für Codierung oder Prototypbau verschieden sein. Das gleiche Ziel kann bei niedrigeren Produktionsraten mit computergesteuertem Dispensiergerät erzielt werden. Dieses Gerät erzeugt Punkte oder Linien durch Bewegen einer Nadel über die Oberfläche und Ausgeben einer von einer Pumpe oder einer unter Druck stehenden Spritze gelieferten Druckzusammensetzung.
  • Zu Substraten, auf die diese Zusammensetzungen aufgebracht werden können, zählen starre, glasverstärkte Epoxidlaminate, Polyimidfilme für flexible Schaltungen, andere polymerbasierte Elektronikkomponenten, Metallpads und Halbleiterkomponenten. Die Zusammensetzungen haften natürlich an den meisten Epoxidoberflächen. Eine gute Haftung an Polyimidfilmen erfordert die Gegenwart einer Beschichtung. FEP-Teflon®- und Polyimidbeschichtungen mit einem niedrigen Glasübergangspunkt haben sich als zufriedenstellend herausgestellt.
  • Haftung an Metallen erfordert eine saubere Metalloberfläche, ähnlich den Anforderungen für Löten. Säurebestandteile in dem ROM wirken als Flußmittel und fördern die Haftung. Das Plattieren oder Verzinnen der Metallpads ist ebenfalls effektiv. Die Verwendung von organischen Lotschutzmitteln auf Kupferpads ist ebenfalls effektiv. Haftung an Halbleitern erfordert eine Metallisierung, mit der die Zusammensetzungen kompatibel sind.
  • Die Zusammensetzungen werden gehärtet, indem sie für eine kurze Zeitperiode Hitze ausgesetzt werden. Diese Zeit variiert mit der Temperatur, der das Substrat sicher ausgesetzt werden kann, ist aber weniger als eine Minute, um den größten Teil der Stromleitfähigkeit zu erzielen, zu der die Zusammensetzung in der Lage ist, und beträgt in einigen Fällen unter 10 Sekunden bei Temperatur.
  • Silber und Gold können an Luft gehärtet werden. Kupfer und andere unedle Metalle erfordern eine Schutzatmosphäre. Es hat sich gezeigt, daß Stickstoff mit weniger als etwa 3 Teilen pro Million Sauerstoff sich für die Verarbeitung von Kupferzusammensetzungen eignet. Es hat sich herausgestellt, daß der Zusatz von Wasserdampf während des Härteprozesses, aber nicht davor oder danach, für das Härten von Kupferzusammensetzungen vorteilhaft ist.
  • Die Zusammensetzungen der vorliegenden Erfindung können nur dort, wo Leiter auf einem temperaturempfindlichen Substrat erforderlich sind, durch eine beliebige zweckmäßige Drucktechnik aufgebracht werden. Zu diesen zählen Siebdruck, Schablonieren, Gravurdruck, Prägedruck, Offsetdruck, Tintenstrahldruck und elektrostatischer Druck und Kopieren. Unerwarteterweise hat sich herausgestellt, daß diese Zusammensetzungen bei Erhitzung in Sekunden zu wohlkonsolidierten, wohlgebondeten Leiterbahnen aus reinen Metallen bei Temperaturen härten, die hunderte von Graden niedriger als für herkömmliche metallurgische Sinterprozesse erforderlich liegen. Dadurch erhält man eine völlig neue Fähigkeit zur Erzeugung einer gedruckten Schaltungsanordnung bei höherer Geschwindigkeit und niedrigeren Kosten als mit herkömmlicher Technologie. Die Charakteristik herkömmlicher Photolithographie-, Plattierungs- und Ätzprozessen, gefährliche Abfälle zu erzeugen, wird vollständig eliminiert.
  • Kurze Beschreibung der Zeichnungen
  • Bevorzugte Ausführungsformen gemäß der vorliegenden Erfindung werden unter Bezugnahme auf die folgenden Figuren ausführlich beschrieben. Es zeigen:
  • 1a eine Rasterelektronenmikroskop-(REM)-Aufnahme einer Kupferflocke, wie in der vorliegenden Erfindung verwendet,
  • 1b eine REM einer Silberflocke, wie in der vorliegenen Erfindung verwendet,
  • 2a eine Transmissionselektronenmikroskop-(TEM)-Aufnahme von für die vorliegende Erfindung nicht geeignetem angehäuftem Kupferpulver,
  • 2b eine TEM von kolloidalem Silberpulver, wie in der vorliegenen Erfindung verwendet,
  • 3a einen REM-Querschnitt einer für den Stand der Technik charakteristischen unkonsolidierten Kupferbahn,
  • 3b einen REM-Querschnitt einer für den Stand der Technik charakteristischen unkonsolidierten Silberbahn,
  • 4a einen REM-Querschnitt einer für die vorliegende Erfindung charakteristischen wohlkonsolidierten Kupferbahn,
  • 4b einen REM-Querschnitt einer für die vorliegende Erfindung charakteristischen wohlkonsolidierten Silberbahn,
  • 4c einen REM-Querschnitt einer für die vorliegende Erfindung charakteristischen wohlkonsolidierten Goldbahn,
  • 5a eine Kurve des spezifischen Stromwiderstands über der Temperatur für eine Kupferzusammensetzung der vorliegenden Erfindung,
  • 5b eine Kurve des spezifischen Stromwiderstands über der Temperatur für eine Silberzusammensetzung der vorliegenden Erfindung,
  • 6a eine Kurve des spezifischen Stromwiderstands über die Zeit für eine Kupferzusammensetzung der vorliegenden Erfindung,
  • 6b eine Kurve des spezifischen Stromwiderstands über die Zeit für eine Silberzusammensetzung der vorliegenden Erfindung,
  • 7 eine Kurve des spezifischen Stromwiderstands einer Kupferbahn der vorliegenden Erfindung über den Sauerstoffgehalt der härtenden Atmosphäre,
  • 8 eine Kurve des spezifischen Stromwiderstands einer Kupferbahn der vorliegenden Erfindung über den Feuchtigkeitsgehalt der härtenden Atmosphäre,
  • 9a eine schematische Darstellung der Anwendung der Zusammensetzungen und der Prozesse der vorliegenden Erfindung zum Herstellen von Feldern auf flexiblen Schaltungen,
  • 9b eine schematische Darstellung der Anwendung der Zusammensetzungen und der Prozesse der vorliegenden Erfindung zum gleichzeitigen Anlegen von Leiterbahnen und Anbringen von Komponenten an ihnen anstelle von Löten.
  • 9c eine Darstellung der Anwendung der Zusammensetzungen und Prozesse der vorliegenden Erfindung auf eine Hybridtechnologie, bei der in fotographisch definierten dielektrischen Materialien entwickelte Leiterbahnen einfach und schnell metallisiert werden,
  • 10a eine schematische Darstellung eines Verfahrens zum Herstellen von inneren Schichten durch die Zusammensetzungen und Prozesse der vorliegenden Erfindung,
  • 10b eine schematische Darstellung eines Verfahrens zum Herstellen von fertiggestellten mehrschichtigen Schaltungen durch die Zusammensetzungen und Prozesse der vorliegenden Erfindung,
  • 11 eine REM einer durch die Verfahren der vorliegenden Erfindung hergestellten mehrschichtigen Schaltung,
  • 12 einen Vergleich der Charakteristiken der Zusammensetzungen der vorliegenden Erfindung mit denen des Stands der Technik.
  • Ausführliche Beschreibung der Erfindung
  • Zusammensetzungen der vorliegenden Erfindung bestehen aus einer Metallpulvermischung und einem reaktiven organischen Medium (ROM). Diese Zusammensetzungen können auf temperaturempfindliche Substrate aufgebracht und durch Wärmebehandlung bei einer Temperatur, die das Substrat nicht beschädigt, auf wohlkonsolidierte, wohlgebondete Leiterbahnen gehärtet werden. Die Zusammensetzungen der vorliegenden Erfindung weisen eine kritische Temperatur auf, über der sie eine Transformation in wohlkonsolidierte elektrische Leiter mit einem spezifischen Widerstand nur des Zwei- oder Dreifachen des spezifischen Volumenwiderstands des in Frage kommenden Metalls erfahren. Die Stromleitfähigkeit ist gleich der, die durch herkömmliches Hochtemperaturmetallpulversintern in herkömmlichen Dickfilmzusammensetzungen auf Keramiksubstraten erhalten wird. Bemerkenswerterweise findet dieser Konsolidierungsprozeß bei Temperaturen statt, die um 400 bis 500 Grad Celsius unter jenen liegen, die herkömmlicherweise in der Dickfilmtechnologie verwendet werden, und innerhalb von Zeiten, die eine Größenordnung kürzer sind, als für das Sintern erforderlich.
  • Zu geeigneten Metallen zählen Kupfer, Silber, Gold, Zink, Cadmium, Palladium, Iridium, Ruthenium, Osmium, Rhodium, Platin, Eisen, Kobalt, Nickel, Indium, Zinn, Antimon, Blei, Bismut und Mischungen davon. Bei einer bevorzugten Ausführungsform enthält die Metallpulvermischung Metallflocken und kolloidales oder halbkolloidales Metallpulver, wobei die Zusammensetzung etwa 70 bis 80 Gew.-% der Metallpulvermischung enthält.
  • Die Metallflocken weisen eine Hauptabmessung von 2 bis 10 Mikrometer, bevorzugt etwa 5 Mikrometer, und eine Dicke von unter 1 Mikrometer auf. Sie können über in der Technik wohlbekannte Verfahren durch Mahlen des entsprechenden Metallpulvers mit einem Schmiermittel hergestellt werden, das häufig eine Fettsäure oder eine Fettsäureseife ist. Die Ausgangspulver werden üblicherweise durch chemische Ausfällung hergestellt, um die gewünschte Partikelgröße und den gewünschten Reinheitsgrad zu erhalten. Die Flocken werden für Elektronikanwendungen als Bestandteile von Dickfilmtinten und mit Silber beladenen leitenden Epoxiden verkauft, wie oben erwähnt. 1a und 1b zeigen Rasterelektronenmikroskopaufnahmen von Kupfer- bzw. Silberflocken, die verwendet werden.
  • Bei den Zusammensetzungen der vorliegenden Erfindung erfüllen die Flocken mehrere Funktionen. Sie bilden eine Skelettstruktur in dem gedruckten Bild, das die anderen Zutaten zusammenhält und einen Auflösungsverlust verhindert, wenn die Mischung zu ihrer Härtung erhitzt wird. Die Flocken nehmen natürlicherweise eine Lamellenstruktur wie etwa eine Steinwand an, die eine Stromleitfähigkeit in der Richtung parallel zu der Oberfläche des Substrats und ein Rahmenwerk liefert, um das Ausmaß an Metalltransport zu verringern, das erforderlich ist, um die wohlkonsolidierten reinen Metalleiter zu erzielen, die die Aufgabe der vorliegenden Erfindung sind. Sie stellen auch flache Oberflächen mit niedriger Oberflächenenergie bereit, an die sich die anderen Bestandteile der Zusammensetzung binden können und auf denen Metall abgeschieden werden kann.
  • Die anderen Metallpulvermischungsbestandteile der vorliegenden Erfindung sind kolloidale oder halbkolloidale Pulver mit Durchmessern unter 100 Nanometern. Das kolloidale oder halbkolloidale Pulver liegt bevorzugt zu etwa 40 Gew.-% des Gesamtgewichts der Metallpulvermischung vor. Eine Primärfunktion dieser Pulver besteht in dem Absenken der Temperatur, bei der sich die Zusammensetzungen auf fast massive reine Metalleiter konsolidieren. Es hat sich herausgestellt, daß das Vorliegen eines feinen Metallpulvers das Fortschreiten dieses Niedertemperaturprozesses mit Silber unterstützt und für die Konsolidierung von Kupfermischungen essentiell ist.
  • Es ist wichtig, daß sie als individuelle Partikel vorliegen. So kleine Metallpartikel weisen eine starke Tendenz auf, sich zu Aggregaten mit einer offenen Skelettstruktur zu agglornerieren, wie in 2a gezeigt. Dies ist ein Kupferpulver, das hergestellt wurde durch Verdampfen von Kupfermetall in inertes Gas, wo es zu Partikeln der gewünschten Größe kondensierte. In diesem Fall jedoch waren die individuellen Partikel völlig zu größeren Aggregaten mit einer starren Skelettstruktur agglomeriert, die eine Konsolidierung der mit dem Pulver hergestellten Mischungen verhinderte.
  • 2b zeigt eine TEM von kolloidalen Silberpartikeln mit einem Nenndurchmesser von 20 Nanometern in einem ausgezeichneten Dispersionszustand. Dieses Material wurde in Silberzusammensetzungen verwendet und hat die kritische Konsolidierungstemperatur von 300 auf 260 Grad Celsius abgesenkt. Diese Ergebnisse und ähnliche Ergebnisse mit verschiedenen Kupferpulvern sind in Tabelle 1 gezeigt.
  • Tabelle I Elekrischer Widerstand und Haftung als Funktion der Kupferpulvergröße 3 Minuten lang bei 355°C behandelt
    Figure 00200001
  • Um den gewünschten Dispersionsgrad von kolloidalem Metall zu erzielen und beizubehalten, ist es wesentlich, die Partikel so zu stabilisieren, daß sie sich nicht anhäufen können. Im Fall der Silberpartikel würden sie durch das Vorliegen eines Tensids stabilisiert, das die Oberfläche der Partikel beschichtete und Metall-Metall-Kontakt verhinderte. Dies begünstigt die chemische Ausfällung als ein Mittel zum Herstellen der Pulver, da sie einer Umgebung ausgesetzt werden können, die eine Stabilisierung von der Ausbildung bis zur schließlichen Konsolidierung fördert.
  • Das reaktive organische Medium (ROM) liefert die Umgebung, in der die Metallpulvermischung zur Ausbildung wohlkonsolidierter Leiter miteinander gebondet wird. Viele Klassen organischer Verbindungen können als das ROM fungieren. Die gemeinsame Charakteristik, die sie teilen und die sie effektiv macht, ist, daß sie eine Bindung zu dem Metall über ein Heteroatom aufweisen oder ausbilden können. Die Heteroatome können Sauerstoff, Stickstoff, Schwefel, Phospor, Arsen, Selen und andere nichtmetallische Elemente sein, bevorzugt Sauerstoff, Stickstoff oder Schwefel. Diese Bindung ist schwächer als die Bindungen, die die organische Gruppierung zusammenhält, und sie können thermisch gespalten werden, um das Metall abzuscheiden. In den meisten Fällen ist die Reaktion umkehrbar, so daß die Säure oder ein anderer organischer Rest mit Metall reagieren kann, um die metallorganische Verbindung zu reformieren, wie unten schematisch gezeigt: R – M ⇔ R + Mwobei R eine reaktive organische Verbindung und M das Metall ist.
  • Beispiele für solche Verbindungen sind Seifen von Karbonsäuren, bei denen das Heteroatom Sauerstoff ist; Aminoverbindungen, bei denen das Heteroatom Stickstoff ist; und Mercapto-Verbindungen, bei denen das Heteroatom Schwefel ist.
  • Spezifische Beispiele für bevorzugte ROM-Bestandteile sind die Karbonsäuren und die entsprechenden Metallseifen von Neodecansäure und 2-Ethylhexansäure mit Silber und Kupfer, wie etwa Silberneodecanoat, dargestellt durch die Formel
    Figure 00210001
    wobei R1, R2 und R3 C9H19 sind, und Silber-2-ethylhexanoat, wie durch die Formel dargestellt:
    Figure 00220001
  • Goldamin-2-ethylhexanoat ist ein Beispiel einer Stickstoffverbindung:
    Figure 00220002
    Goldamin-2-ethylhexanoat (Goldaminoctoat)
  • Gold-t-Dodecylmercaptid ist ein Beispiel einer Schwefelverbindung:
    Figure 00220003
    wobei R1, R2 und R3 C11H23 sind.
  • Diese ROM-Zusammensetzungen können durch in der Technik wohlbekannte Verfahren hergestellt werden. Alle der obigen Verbindungen sind zur Zersetzung zu den jeweiligen Metallen bei relativ niedrigen Temperaturen in der Lage. Für das Silberneodecanoat und Silber-2-ethylhexanoat (Silberoctoat) liegt die Zersetzungstemperatur zwischen 200 und 250°C. Für die entsprechenden Kupferverbindungen liegt sie zwischen 300 und 315°C. Goldsulfide zersetzen sich bei sehr niedrigen Temperaturen in der Umgebung von 150°C. Goldaminoctoat zersetzt sich zwischen 300 und 500°C.
  • Die Kupfer- und Silberverbindungen können aus den entsprechenden Säuren bei der gleichen Temperatur reformiert werden, also ist die Reaktion reversibel, wie oben erwähnt.
  • In einigen Fällen ist es zweckmäßig, in der Technik wohlbekannte, die Rheologie verbessernde Verbindungen zuzusetzen, um die Druckcharakteristiken der Verbindungen der Erfindung zu verbessern. Um zur Erleichterung des Siebdrucks die Viskosität von Kupfer- und Silberverbindungen zu reduzieren, wurde alpha-Terpineol verwendet. Alpha-Terpineol nimmt auch an der Konsolidierungsreaktion aufgrund des sauren Charakters der an einen ungesättigten Ring gebundenen OH-Gruppe teil. Durch Auswahl von Bestandteilen und Additiven hat es sich als möglich erwiesen, eine Reihe druckbarer Zusammensetzungen zu produzieren, die von flüssigen Tinten mit einer Viskosität von 15 Centipoise bis zu massiven Pulvern reichen.
  • Zusammensetzungen der vorliegenden Erfindung sind durch Siebdruck, Schablonendruck, Gravurdruck, Dispensieren, Tintenstrahldruck und durch Beschichten eines klebenden Musters mit einer trockenen Pulverzusammensetzung oder einem Toner aufgebracht worden. Der Siebdruck, wie er beim Aufbringen herkömmlicher Dickfilmpasten verwendet wird, wurde zum Herstellen von Proben zur Auswertung höchst extensiv verwendet. Eine Zusammensetzung mit einer Viskosität von etwa 500 Poise wird mit einer Kautschukrakel durch ein feines Sieb mit einem photographisch definierten offenen Bild des gewünschten Leitermusters in ihm gedrückt. Die Auflösung, die durch dieses Verfahren erzielt wurde, sind Linien und Räume von etwa 125 Mikrometer (5 Milli-Inch), wenngleich Produktionssiebdruckgeräte Muster mit einer Feinheit von bis zu 50 Mikrometern erzielen können. Leiterbahnen mit Dicken bis zu 50 Mikrometern sind gedruckt worden, obwohl die meisten der Testmuster im Bereich von 12 Mikrometern dick waren, was 0,37 Unzen Kupfer pro Quadratfuß entspricht.
  • Substrate
  • Zu bevorzugten Substraten zählen polymerbasierte Substrate wie etwa glasverstärktes FR-4-Epoxidlaminat und beschichtete Polyimidfilme für Silberzusammensetzungen. Kupferzusammensetzungen sind wegen ihrer höheren Härtetemperatur auf die beschichteten Polyimide beschränkt. Getestete Verbindungen würden nicht an blanken Polyimidfilmen haften, wenngleich in einem Sauerstoffplasma behandelte Filme eine gewisse Verbesserung zeigten. Der Grund dafür ist, daß die Haftung von der chemischen Natur der Oberfläche abhängig ist, und eine gewisse Form organischen Klebers ist für eine gute Haftung erforderlich. Dies kann in der Chemie der Oberfläche inhärent sein, wie dies bei vielen Epoxiden zu sein scheint. Die Silberzusammensetzungen der vorliegenden Erfindung haften kräftig an FR-4-Oberflächen, auch wenn das Epoxid in dem ursprünglichen Laminierungsprozeß gehärtet wurde. Es ist möglich, die Materialien der vorliegenden Erfindung auf einer Seite des Laminats aufzubringen, es im Ofen zu härten, ein weiteres Muster auf der anderen Seite aufzubringen und wieder ohne nennenswerte Reduzierung bei der Haftung zu härten, die auf der zweiten Seite erzielt werden kann.
  • Der organische Kleber kann entweder thermoplastisch oder duroplastisch sein. Kapton® FN von DuPont, das bei der Entwicklung der vorliegenden Zusammensetzungen extensiv verwendet wurde, weist auf der Oberfläche eine Beschichtung aus FEP-Teflon® auf, die schmilzt und an die durch den vorliegenden Prozeß abgeschiedenen Metallbahnen bonded. Kapton®-KiT-Filme weisen eine Oberflächenbeschichtung aus einem Polyimid mit einem niedrigen Glasübergangspunkt auf, das erweicht werden kann, um die vorliegenden Zusammensetzungen in dem Temperaturbereich von 220-350°C zu bonden. Beschichtungen aus "Polyamic acid" können mit diesen Zusammensetzungen metallisiert und zu einem Polyimid-Dielektrikum gehärtet werden, das die so ausgebildeten Leiter isoliert und bonded. Nach der Härtung liefern fotostrukturierbare Epoxid-Acrylat-Oberflächen ausgezeichnete Haftung.
  • Silberzusammensetzungen, die nur die metallorganische Zersetzungsverbindung enthalten, haften an versilberten oder verzinnten Kupferoberflächen oder solchen, die durch ein organisches Lotschutzmittel wie etwa Benzotriazin geschützt sind. Silberzusammensetzungen, die Neodecansäure oder andere Säuren enthalten, haften ebenfalls an blankem Kupfer. Säuren enthaltende Kupferverbindungen binden gut mit blankem Kupfer. Die bei Zugtests an verschiedenen Kombinationen aus Metall und Substrat gemessene Haftung ist in der beiliegenden Tabelle zusammengefaßt.
  • Härteprozeß und die kritische Temperatur für die Konsolidierung
  • Wenn die metallorganische Zersetzungsverbindung oder die Säure, aus der sie ausgebildet ist, mit den oben beschriebenen Bestandteilen Metallflocken und kolloidales Metallpulver gemischt wird, als relativ dünne Schicht auf ein entsprechendes Substrat gedruckt wird und auf eine kritische Temperatur über der Zersetzungstemperatur der metallorganischen Verbindung erhitzt wird, findet eine Reaktion statt, die zu der plötzlichen Konsolidierung der lose aggregierten Metallbestandteile zu einer fast massiven Metallbahn mit stark reduziertem spezifischem elektrischem Widerstand führt. Rasterelektronenmikroskopaufnahmenquerschnitte von Bahnen, die erhitzt wurden, um die metallorganische Verbindung zu zersetzen, aber unter der kritischen Temperatur, sind in 3a für Kupfer- bzw. 3b für Silbermischungen gezeigt. In 3b ist die Silberschicht als 10 und das FEP-Kapton-Substrat bei 12 gezeigt. Die individuellen Metallflocken und Pulverpartikel sind in beiden SEMs immer roch zu sehen, wie etwa ein Bild der nicht erhitzten Mischung.
  • Wenn die Bahnen über die kritische Temperatur erhitzt werden, kommt es zu einer sehr schnellen Abnahme des spezifischen elektrischen Widerstands, einer dramatischen Steigerung bei der mechanischen Kohäsionsfestigkeit der Abscheidung, und die Erscheinung der Abscheidungen ändert sich, wie in 4a, b und c gezeigt. Hier sind Kupfer-, Silber- und Goldmischungen über die kritische Temperatur erhitzt worden, und die Metallflocken und das Pulver haben sich zu einem verbundenen Netz aus massivem Metall konsolidiert. In 4a ist die Kupferbahn bei 10 und das Kapton-FN-Substrat bei 12. In 4b ist die Silberabscheidung bei 20 gezeigt. Die Probe ist so gekippt, daß ihre Oberfläche bei 16, das Substrat bei 14 und der Rand der Abscheidung bei 18 gezeigt ist. 4c ist bei einer geringeren Vergrößerung, so daß die Abscheidung bei 30 erscheint, das Polyimidsubstrat bei 32 und die FEP-Teflon-Schichten bei 34 und 36.
  • Die kritische Temperatur für Kupfer- und Silbermischungen ist in 5a und 5b gezeigt. In beiden Fällen wurden Bahnen auf Kapton-Substrate siebgedruckt und 60 Sekunden lang bei der kritischen Temperatur gehalten. Für Kupfer (und Gold) liegt die kritische Temperatur über 300°C. Es ist zu sehen, daß zwischen 305 und 325°C der spezifische Widerstand der Bahnen um einen Faktor 100 auf einen Wert unter 10 Mikroohm-cm abfällt. Der spezifische Volumenwiderstand von Kupfer beträgt 1,7 Mikroohm-cm. Bei der gleichen Temperatur, bei der spezifische Widerstand abfällt, verbessern sich die mechanischen Eigenschaften der Bahnen gleichermaßen dramatisch. Von brüchig und schlecht haftend, wie gemessen, indem die Proben gefaltet und die Bahnen mit Scotch-Tape abgezogen wurden, wurden die Proben ausreichend duktil, um eine scharfte 180-Grad-Falte in dem 75-Mikrometer-(3 Milli-Inch)-Substrat gefolgt von einem Bandtesten zu überleben. Der Faltentest ist äquivalent zu einer Dehnung der Metallbahn von 17%. Der Bandtest ist äquivalent zu einer Adhäsion von etwa 10 Newton/cm (6 lb pro linearem Inch). Das Erhitzen auf noch höhere Temperaturen senkt den spezifischen Widerstand nur geringfügig.
  • Bei Silber ist die Abnahme beim spezifischen Widerstand mit der Verarbeitungstemperatur nicht so dramatisch wie bei Kupfer, doch ist die Konvertierung von einem schlecht konsolidierten Material, das leicht fragmentiert wird, zu einem duktilen Metall gleichermaßen scharf. Die kritische Temperatur beträgt etwa 230°C.
  • Der spezifische Stromwiderstand von auf eine Temperatur über der kritischen Temperatur in verschiedenen Zeiten erhitzten Bahnen ist für Kupfer in 6a und für Silber in 6b gezeigt. Es ist zu sehen, daß es in einigen wenigen Sekunden bei Temperatur zu einer dramatischen Abnahme des spezifischen Widerstands kommt, gefolgt im Fall des Kupfers von einer weiteren Konsolidierung über eine Periode einiger weniger Minuten. Es ist diese sehr schnelle Konvertierung von schlecht konsolidierten Metallpartikulaten zu fast massivem Metall bei Temperaturen unter der Hälfte des Schmelzpunktes des Volumenmetalls, das die vorliegende Erfindung darstellt. Der Einfluß der kritischen Zusatzstoffe ist in 6a zu sehen. Eine Mischung aus Kupferflocken plus Neodecansäure plus kolloidales Kupferpulver gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung führt zu einem spezifischen widerstand von unter 10 Mikroohm-cm in etwa 10 Sekunden bei Temperatur. Mit einer Mischung aus Flocken und Säure erzielt man nur eine gewisse Reduzierung beim spezifischen Widerstand, aber nur auf 25-100 Mikroohmcm, ähnlich Polymerdickfilrnzusammensetzungen, bei denen die Metallflocken nicht gut gebondet sind. Wenn die Mischung Metallflocken plus kolloidales Metallpulver plus Tetradekan, ein inerter gesättigter Kohlenwasserstoff, anstelle des reaktiven organischen Mediums enthält, ist der spezifische Widerstand schlecht, und es kommt zu keiner Konsolidierung.
  • Chemie der metallorganischen Zersetzung in Anwesenheit von Metallpulvern Es wird angenommen, daß zwischen dem ROM und Metallpulverbestandteilen der Zusammensetzungen der vorliegenden Erfindung eine außergewöhnliche Reaktion stattfindet, die die Konsolidierung fördert.
  • Der Beweis dafür ist von zweierlei Art:
    • 1) Die Konsolidierung des Metallpulvers zu einem massiven Metalleiter ist extrem schnell.
    • 2) Die Konsolidierung des Metallpulvers zu einem massiven Metalleiter tritt bei einer viel niedrigeren Temperatur als dem herkömmlichen Sintern zum Herstellen massiver Metallobjekte aus Metallpulvern auf, wie in der Pulvermetallindustrie und in der Dickfilmelektronikindustrie praktiziert.
  • Die in 5a und 5b zusammen mit 6a und 6b gezeigten Ergebnisse könnten überhaupt nicht durch herkömmliches Sintern oder durch herkömmliche Dickfilmtechnologie hergestellt werden. Sintern ist ein Zeit-Temperatur-Prozeß, bei denen zwischen sich kontaktierenden Partikeln Hälse entstehen, die durch Volumenfestdiffusion wachsen, bis der ursprüngliche Partikelpreßling in einen massiven Metallkörper transformiert ist. Die Aktivierungsenergie für die Volumendiffusion ist in der Größenordnung von 45-60 Kcal/mol (180-250 J/mol) für Kupfer, Silber und Gold. In der Regel wird Kupfer bei 650°C bis 900°C gesintert, und Sinterzeiten liegen im Bereich von Minuten bis Stunden bei Drücken von Tonnen pro Quadrat Inch (Handbook of Powder Metallurgy, Henry H. Hausner, Hersg., Chemical Publishing Co, Ind., NY, NY, S. 164-167 (1973). Es kann erwartet werden, daß die Sinterrate bei 325°C um einen Faktor von siebzig Millionen (7 × 107) niedriger ist als bei der üblichen Dickfilmsintertemperatur von 850°C. Ein zehnminütiger Prozeß bei 850°C benötigt bei 325°C 1300 Jahre.
  • Es wird nicht verstanden, weshalb die Zusammensetzungen der vorliegenden Erfindung so schnell konsolidieren, wie sie es tun, bei einer mit polymerbasierten Substraten kompatiblen Temperatur. Es ist möglich, daß die feinteiligen Metallpulver eine höhere Oberflächenenergie als Volumenmetall aufweisen, und in der ROM-Umgebung, in der sie verarbeitet werden, sind sie frei von Oberflächenschichten, die Metall-Metall-Kontakt und Konsolidierung blockieren würden.
  • Folgendes ist die Oberflächenenergie der Edelmetalle:
    Figure 00290001
    • (Chemistry in Two Dimensions: Surfaces, G.A. Somorjai, Cornell University Press, (1981))
  • Für Kupfer beträgt die überschüssige Oberflächenenergie eines 10-Nanometer-Partikels gegenüber dem Volumenfestkörper nur 6800 J/mol im Vergleich zu der Aktivierungsenergie für eine Volumendiffusion von 250000 J/mol. Es scheint nicht, als wenn auch nur kolloidales Metall ausreichend Oberflächenenergie haben könnte, um durch Volumendiffusion zu konsolidieren.
  • Eine Oberflächendiffusion tritt bekannterweise bei viel niedrigeren Temperaturen als die Volumendiffusion auf. Es existiert eine Übergangstemperatur, über der die Oberflächendiffusion schnell ist, und diese Temperatur wird empirisch als etwa 1/3 des Schmelzpunkts in Grad K gefunden. (Thin Film Deposition: Principles and Practices, D.L. Smith, McGraw Hill, 1995, S. 170). Für Silber beträgt diese Übergangstemperatur 138°C, so daß die Oberflächendiffusion bei den Temperaturen, bei denen nach Beobachtung eine Konsolidierung stattfindet, eine Rolle spielt. Es ist jedoch schwierig, sich vorzustellen, wie ein Oberflächenprozeß die relativ massiven Flocken, die das Volumen des Metalls in den Zusammensetzungen der vorliegenden Erfindung darstellt, zusammenschweißen könnte.
  • Eine weitere Erläuterung für diese Ergebnisse ist, daß sich bei den ROM-Metallpulvermischungen die metallorganische Verbindung direkt auf die bereits existierenden Metallpartikel zersetzt, wodurch sie zusammengeschweißt werden durch: AgCOOC9H19 + Ag-Metall ⇒ Mehr Ag-Metall ↓ + organische Stoffe ↑ anstatt durch Ausfällung neuer Metallteilchen, die sich dann anhäufen. Wahrscheinlich gibt es einen optimalen Metallgehalt, der groß genug ist, ausreichend Fläche bereitzustellen, um als Kristallisationskeim für eine metallorganische Zersetzung zu wirken, aber klein genug, um das Binden der Metallpartikel zusammen zu einer massiven Abscheidung mit der verfügbaren metallorganischen Verbindung zu gestatten. Das bereits existierende Metall stellt fraglos ein starres Rahmenwerk bereit, das ein Schrumpfen des abgeschiedenen Metalls und ein Verteilen des geschmolzenen ROM während der Zersetzung verhindert, was ansonsten zu einer schlechten Auflösung, einer schlechten Haftung und Unterbrechungen in den Bahnen führt.
  • Es ist möglich, daß die den Zusammensetzungen der vorliegenden Erfindung zugesetzten kolloidalen Partikel selbst ein Quelle eines zusätzlichen Organometalls sind, indem Ag-Kolloid + HCOOC9H19 ⇒ RgCOOC9H19 einen Mechanismus liefert, durch den das ROM Metall von Partikeln und Ränder mit hoher Oberflächenenergie zu Spalten und Oberflächen mit kleinem Flächeninhalt transportieren kann, um die Metallpartikel durch einen "chemischen Schweißprozeß" zu konsolidieren.
  • Nach der Fähigkeit, hochwertige massive Metalleiterbahnen auf Leiterplatten zu drucken, haben Fachleute in verwandten Techniken seit vielen Jahren gesucht. Diese Erfahrung ist oben zusammengefaßt. Ormet-Transient-Liquid-Phase-Technologie ist ein Ansatz. Am weitesten verbreitet ist die sogenannte Polymerdickfilmtechnologie von mit Silber und Kohlenstoff beladenen Epoxidharzen. Keines dieser Verfahren erzeugt Bahnen, die denen auf der Basis herkömmlicher Hochtemperaturdickfilmmaterialien äquivalent sind, in einem einfachen schnellen Druck-und-Erhitzungs-Zyklus, wie wir dies durch die Verfahren der vorliegenden Erfindung tun.
  • Die kritische Temperatur kann durch Mischen metallorganischer Bestandteile eingestellt werden. Wie oben erwähnt zersetzt sich Goldaminoctoat bei Temperaturen bis zu 500°C. Dies ist zu hoch für den Einsatz mit polymerbasierten Substraten für gedruckte Schaltungen oder die meisten anderen Elektronikkomponenten. Gold-t-Dodecyl-Mercaptid zersetzt sich bei etwa 150°C. Dies ist zu niedrig für eine effektive Bindung mit den relevanten Substraten oder mit zugesetzten Goldflocken. Goldneodecanoat zersetzt sich bei etwa 120-154°C. Eine Mischung aus Goldaminoctoat und Goldneodecanoat wird verwendet, um eine Zersetzungstemperatur in dem erwünschten Bereich wie in dem unten angeführten Beispiel 6 beschrieben zu erzielen.
  • Sowohl Gold- als auch Silbermischungen können an Luft erhitzt werden, da die elementaren Metalle die stabile Form bei der Temperatur sind, bei der sich der metallorganische Bestandteil zersetzt. Kupfer jedoch erfordert die Verwendung einer Schutzatmosphäre, um die Ausbildung von Kupferoxid zu verhindern, das das stabile Produkt der Zersetzung an Luft ist. Wie in 7 gezeigt, hat sich herausgestellt, daß eine Stickstoffatmosphäre, die weniger als etwa 20 und ganz besonders bevorzugt weniger als 3 Volumen-ppm Sauerstoff enthält, geeignet ist. Es hat sich gezeigt, daß der Zusatz von Wasserdampf in der Menge von etwa 5% dabei hilft, die Leitfähigkeit der resultierenden Abscheidungen zu verbessern, wie in 8 gezeigt.
  • Druckprozesse unter Verwendung der Zusammensetzungen der vorliegenden Erfindung
  • Polymerdickfilm und Polymermetallisierung
  • Die Polymerdickfilmtechnologie verwendet zur Herstellung druckbarer Mischungen Mischungen aus Kohlenstoff- oder Metallpulvern oder -flocken in Polymerklebern, in erster Linie Epoxiden. Diese können auf Polymersubstrate aufgebracht und bei Temperaturen bis zu 176°C gehärtet werden, um Leitermuster auf die gleiche Weise herzustellen, wie Dickfilmtinten und -pasten bei höheren Temperaturen auf Keramik- und Glassubstrate aufgebracht werden.
  • Polymermetallisierung wird verwendet, um auf Polymerteilen wie etwa Gehäusen für Desktop-Computer, üblicherweise zur elektrischen Abschirmung, eine leitende Schicht bereitzustellen. Wieder werden Kohlenstoff- oder Metallpartikel in einer Farbe oder einem anderen organischen Beschichtungsmaterial suspendiert.
  • In der Regel sind die Kohlenstoffbeschichtungen erheblich weniger stromleitend als die metallbasierten Beschichtungen. Die besten sind mit Silberflocken beladene Epoxide, die spezifische Widerstände von nur 50-60 Mikroohm-cm aufweisen können.
  • Es gibt Anwendungen, bei denen die mit Metall beladenen Epoxiden erreichbare Stromleitfähigkeit nicht adäquat ist. Ein Beispiel ist beim Aufbringen einer Abschirmungsbeschichtung auf einen mit Polymer isolierten Draht. In diesem Fall sollte die spezifische Leitfähigkeit der Abschirmung mit der von Draht vergleichbar sein. Ein weiteres Beispiel sind Anwendungen, bei denen die Dicke eines Polymerdickfilmleiters von eins bis zwei Milli-Inch störend ist, und die Aufgabe besteht darin, den dünnsten möglichen Leiter zu erzielen. Dies erfordert einen spezifischen Stromwiderstand vergleichbar mit 1,6 Mikroohm-cm, was der spezifische Volumenwiderstand von Silber ist. Zudem ist die Leitfähigkeit von herkömmlichen Polymerdickfilmmaterialien aufgrund von Änderungen beim Widerstand der zufälligen Kontakte zwischen den individuellen Silberflocken, die ihnen ihre Leitfähigkeit verleiht, im Laufe der Zeit nicht stabil. Mechanische Beanspruchungen, Wärmeausdehnung und Korrosion können alle bei dieser Verschlechterung eine Rolle spielen.
  • Die vorliegende Erfindung stellt eine Alternative zu herkömmlichen Polymerdickfilmzusammensetzungen dar, die bei einer Temperatur gehärtet werden können, der ein polymerbasiertes Substrat standhalten kann, unter gleichzeitiger Bereitstellung einer Stromleitfähigkeit, die mit der von reinem Metall vergleichbar ist und um mindestens einen Faktor von zehn größer ist als die besten Polymerdickfilme.
  • Die Zusammensetzungen der vorliegenden Erfindung können durch einen beliebigen zweckmäßigen Druckprozeß auf die mit einem Kleber beschichteten Polymersubstrate aufgebracht werden.
  • Ein Vorteil von druckbaren Metallisierungsverbindungen ist, daß dreidimensionale Objekte metallisiert werden können, was mit Metallfolie unmöglich ist und mit besputtertem oder aufgedampftem Metall sehr schwierig ist.
  • Drahtbeschichtung kann in Anlagen analog zu Drahtlackiertürmen kontinuierlich durchgeführt werden. Ein Beispiel dieser Anwendung ist unten in Beispiel 10 angeführt.
  • Flexible Schaltungsflecken
  • In vielen Fällen wird gewünscht, zu einer existierenden gedruckten Schaltung einige wenige Leiterbahnen hinzuzufügen, entweder um Fehler zu reparieren, um Änderungen zu implementieren oder um das Design zu vervollständigen, und zwar ohne den Aufwand, daß eine vollständige mehrschichtige Schaltung produziert wird. Dies ist durch herkömmliche Mittel schwierig zu erreichen, insbesondere wenn die Bahnen andere Bahnen kreuzen müssen, wie sie es üblicherweise tun. Die vorliegende Erfindung liefert ein einfaches und preiswertes Verfahren zum Drucken zusätzlicher Bahnen über der Polymerdeckschicht oder der Lötmaske, die als eine letzte Schicht auf den meisten flexiblen und starren gedruckten Schaltungen verwendet wird. Zusätzliche Leiterbahnen, die exprimierte Metallkontaktpads verbinden, werden durch Erhitzen auf eine Temperatur, der die Polymerkomponenten standhalten können, auf die Polymeroberfläche gedruckt und zu massivem Metall gehärtet. Das Verfahren kann auch zum Herstellen neuer Metallpads und zum Verbinden von Komponenten mit den existierenden Pads, um die Baugruppe der Schaltung zu vervollständigen, verwendet werden. Eine Hybridtechnologie kann eingesetzt werden, bei der ein Fotolack verwendet wird, um die Leiterbahnen mit hoher Auflösung zu definieren, und die Leiter selber werden installiert durch Drucken und Erhitzen der Mischungen der vorliegenden Erfindung. Der Prozeß ist in 9a schematisch dargestellt.
  • Der Wärmebehandlungsprozeß erfolgt unter Bedingungen sehr ähnlich dem Löten und in ähnlichem Gerät. Zusätzliche Kosteneinsparungen können realisiert werden, indem das Härten der Überkreuzungsbahnen und das Anbringen von Komponenten kombiniert werden. Bewerkstelligt wird dies durch Drucken zusätzlichen Materials auf die Anbringungspads für die auf der Schaltung zu montierenden Komponenten, Plazieren der Komponenten auf dem ungehärteten Material mit dem fakultativen Zusatz von zusätzlichem Material zu den Komponenten selbst durch Drucken oder Tauchen und Wärmebehandeln der Baugruppe, um die zusätzlichen Bahnen gleichzeitig zu konsolidieren und zu verbinden und die Komponenten mit der Schaltung zu verbinden, wie in 9b gezeigt.
  • Um bei hochaufgelösten Leiterbahnen das Nonplusultra zu erzielen, kann die hier offenbarte Technologie mit lichtempfindlichen Materialien kombiniert werden, um eine Hybridtechnologie zu erhalten, wie in 9c gezeigt. Ein lichtempfindlicher Lack oder eine lichtempfindliche Lötmaske wird auf die Oberfläche der Schaltung aufgebracht und dem gewünschten Muster aus Leiterbahnen ausgesetzt, die sehr fein sein können. Das negative Bild wird auf übliche Weise durch Wegwaschen des unpolymerisierten, nicht exponierten Materials entwickelt. Die Mischung der vorliegenden Offenbarung wird aufgebracht, indem sie in die Leiterbahnen gedruckt oder gerakelt wird. Komponenten können gegebenenfalls in diesem Stadium plaziert werden, um die Leiterbahnen herzustellen und die Schaltung simultan zu montieren, wie oben beschrieben. Die Schaltung wird in einem Ofen wärmebehandelt, der die Mischung konsolidiert und den Lack oder die Lötmaske vollständig zu einem unschmelzbaren unlöslichen Dielektrikum polymerisiert. Eine zusätzliche Schicht aus Lötmaske oder Vergußmasse kann aufgebracht werden, um die fertiggestellte Schaltung auf die übliche Weise zu schützen.
  • Innenschichten von gedruckten Schaltungen
  • Die meisten zeitgenössischen gedruckten Schaltungen sind Mehrschichten mit Anbringungspads für Komponenten auf den beiden Oberflächen und dem Volumen der Schaltungsverbindungen an dünnen Innenschichten. Letztere werden zwischen die beiden Oberflächenschichten laminiert, um die fertiggestellte Mehrschicht herzustellen. Innenschichten werden durch die gleiche Technologie wie Außenschichten und herkömmliche einseitige und doppelseitige gedruckte Verdrahtungsplatten produziert. Das Innenschichtsubstrat ist ähnlich dem herkömmlichen glasverstärkten Epoxid-FR-4-Material, aber viel dünner. Das Minimum ist etwa 0,004 Inch dick, begrenzt durch die Tatsache, daß es üblich ist, zwei Schichten aus Glasgewebe zu verwenden, um zu verhindern, daß einzelne Glasfäden von Seite zu Seite verlaufen und als potentielle Kurzschlußwege wirken. Das Epoxidglas wird auf Kupferfolie auf einer oder beiden Seiten laminiert, um die durch Ätzen und/oder Plattieren zu entwickelnden elektrischen Leiter bereitzustellen.
  • Zum Herstellen einer fertiggestellten Innenschicht wird das kupferplattierte Substrat; auf einen Trockenfilmlack laminiert oder mit einem flüssigen Lack beschichtet. Es wird dann Ultraviolettlicht ausgesetzt, um den Lack, der üblicherweise eine Acryl-Epoxid-Mischung ist, teilweise zu polymerisieren. Der unbelichtete Lack wird durch ein schwaches Alkali oder eine Lösungsmittelwäsche entfernt, um ein negatives Bild zu entwickeln. Das Bild wird dann in eine Schaltungsanordnung umgewandelt, indem das belichtete Kupfer weggeätzt wird, um Leiterbahnen zurückzulassen, die von Lack geschützt sind, der durch ein starkes Alkali abgelöst wird. Ein alternatives Verfahren besteht darin, Kupfer zu elektroplattieren, gefolgt von einem Zinn-Blei-Ätzlack auf dem exponierten Kupfer, Ablösen des Polymerlacks und Wegätzen der ungeschützten Originalkupferfolie.
  • Die fertiggestellten Innenschichten werden mit den Außenschichten auf der Außenseite des Stapels und mit dazwischenliegenden Platten aus "Prepreg" gestapelt, wobei es sich wieder um zwei Schichten aus mit Epoxidharz im B-Zustand imprägniertes Glastuch handelt. Der Stapel wird dann in einer Laminierungspresse in der Regel eine Stunde lang bei 400 psi und 350°F gehärtet. Zum Entfernen von mitgeführter Luft und zum Verbessern der Qualität wird oftmals eine Vakuumpresse eingesetzt.
  • Es ist ersichtlich, daß das Produzieren von Innenschichten ein zeitraubender und aufwendiger Prozeß ist. Der Lack kostet etwa $1,00 pro Quadratfuß, und der Laminierungsprozeß ist anspruchsvoll, wie auch die Exposition. Die Kosten von auf das Substrat laminierter Kupferfolie liegen in der Größenordnung von $3 pro Quadratfuß, und das meiste davon wird weggeätzt. Der Entwicklungsschritt ist zeitraubend und produziert Sondermüll. Der Ätzschritt ist mit den gleichen Problemen behaftet, wie auch der Lackablöseprozeß. Es gibt zahlreiche Zwischenspülungen und Wäschen, die nicht getrennt beschrieben worden sind, die die Kosten erhöhen. Die mittlere Anzahl der Schichten beträgt über die Industrie in den USA hinweg etwa sieben. Viele mehrschichtige Schaltungen weisen 20 oder mehr Schichten auf. Es ist zu sehen, daß die Produktion von Innenschichten eine Hauptausgabe ist. Die Gesamtpro duktion in den USA beträgt etwa eine Milliarde Quadratfuß Innenschicht pro Jahr.
  • Die Zusammensetzungen und Prozesse der vorliegenden Erfindung ersetzen diese Komplexität durch eine einfache Druck- und Erwärmungs-Technik, die Innenschichten sehr schnell und sehr wirtschaftlich produzieren kann. Das Innenschichtmaterial wird einfach gereinigt, gedruckt und in einem Ofen wärmebehandelt, um das Bild zu Schaltungsleitern umzuwandeln. Die gedruckten Schichten werden dann auf. übliche Weise laminiert.
  • Für noch größere Einsparungen und höhere Produktionsraten kann das Leitermuster auf eine kontinuierliche Bahn aus Substrat durch eine Rotationspresse aufgebracht werden, etwa wie beim Drucken einer Zeitung, aber mit einer feineren Auflösung, wie in 10a gezeigt. Bei dieser Anwendung kann der Gravurdruck verwendet werden. Auch der Aufsetzdruck kann eine sehr hohe Auflösung erzeugen. Der Tintenstrahldruck und das elektrostatische Drucken bei hohen Geschwindigkeiten sind Kandidaten. Nach dem Druckschritt werden die Schaltungen in einem Ofen immer noch als kontinuierliche Bahn gehärtet. Die Fähigkeit dieser Mischungen, in Sekunden zu massivem Metall zu härten, ist bei der Realisierung dieses Konzeptes kritisch. Längere Bearbeitungszeiten würden den Ofen relativ zu der Presse unverhältnismäßig groß machen und viel von dem Geschwindigkeitsvorteil des Hochgeschwindigkeitsdrucks vergeuden.
  • Die individuellen Schichten können dann auf übliche Weise auseinandergeschnitten und laminiert werden. Auf lange Frist kann für sehr hohe Produktionsauflagen die Zeitungsanalogie noch weiter getrieben werden, wobei Mehrfachrotationspressen Innenschichten gleichzeitig erzeugen, die in einem einzelnen Ofen gehärtet und vielleicht beim Durchlauf laminiert werden vor dem Zuschneiden von Einzelchips. Die Laminierung würde dann erfolgen, indem die heißen gehärteten Innenschichten mit einem heißen Prepreg verschachtelt und sie zwischen Walzen gepreßt werden, um die Luftzwischenschichten auszutreiben und den Stapel zu bonden. Nach dem Abkühlen würden die Stapel auseinandergeschnitten werden, um die individuellen Schaltungen herzustellen. Ein noch preiswerterer Ansatz besteht in der Verwendung des Klebers auf der hinteren Oberfläche von einseitigen Innenschichten, um den Stapel ohne die Verwendung eines Prepreg zu laminieren. Der Prozeß ist in 10b schematisch dargestellt.
  • DAC (Direct Chip Attach) und TAB-Bonding
  • Das aktuellste bei der Elektronikverkapselungstechnologie ist nun das direkte Anbringen von integrierten Schaltungen (ICs – Integrated Circuits) an Leiterplatten (PWBs – Printed Wiring Boards). Das herkömmliche Verfahren zum Verkapseln von ICs besteht darin, sie in einen Keramik- oder Kunststoffchipträger zu kleben und die individuellen Eingangs-/Ausgangspads an dem IC mit individuellen Pins an einen Metallsystemträgerdraht zu bonden. Der IC wird dann in Kunststoff oder Keramik gegossen und zum Schutz mit einem Deckel bedeckt. Die Leitungen sind von dem Träger getrennt und für das Einführen in einen Sockel oder das direkte Anlöten an Pads auf dem PWB zurechtgebogen (Oberflächenmontagetechnologie).
  • Diese Bausteine und die Drahtbundoperation sind aufwendig, und die verkapselten Halbleiter nehmen mehrmals so viel Platz in Anspruch wie die ICs selbst. Bei dem intensiven Druck nach kleineren Bauelementen und niedrigeren Kosten gibt es einen großen Anreiz, den Baustein zu eliminieren und den IC direkt an die PWB zu bonden. Ein Zwischenschritt besteht darin, den Baustein und die Drahtbondoperation dadurch zu ersetzen, daß der IC an einen Systemträger gebondet wird, der dann an die PWB gebondet werden kann. Da die fraglichen Systemträger durch Ätzen eines Metallaminats auf einem kontinuierlichen Polyimidband produziert werden, wird diese Technologie auch als TAB (Tape Automated Bonding – automatisches Folienbondverfahren) bezeichnet.
  • Eine gewisse direkte COB-(Chip on Board)-Anbringung erfolgt durch Drahtbonden des ICs an Pads auf der PWB, doch ist dies, wenngleich herkömmlich und zuverlässig, aufwendig und zeitraubend. Sowohl das TAB-Bonden als auch die fortgeschritteneren COB-Anwendungen werden gruppengebondet durch "bumping" der Pads auf den IC mit zusätzlichem Metall und Löten der Bumps an entsprechende Pads auf dem Band oder der PWB. Der Bumpingprozeß selbst ist zeitraubend und aufwendig, weil er durch Abscheiden einer Reihe von Metallschichten unter Vakuum unter Verwendung photolithographischer Techniken erfolgt. Das Vorbereiten der Bänder oder Schaltungspads ist aufwendig, weil es sich an der Auflösungsgrenze herkömmlicher subtraktiver Ätztechnologie mit 50-Mikrometer-(0,002 Inch)-Linien und -Räumen befindet. Die Bänder werden weiterhin bearbeitet, um das Polymer in dem Mittelabschnitt zu entfernen, wodurch sehr feine und zerbrechliche Metallfinger zurückbleiben, die nach innen zum IC zeigen, die individuell an die Pads gebondet werden können. Eine Technologie, bei der ICs an Bahnen auf einer PWB oder ein Polyimidband in einer Einzeloperation gruppengebondet werden könnten, könnte zu einer großen Vereinfachung und Kostenreduzierung führen. Die Zusammensetzungen der vorliegenden Erfindung können auf ICs und/oder polymerbasierte Substrate aufgebracht werden, um als Bondmittel zu wirken, damit der IC an dem Substrat befestigt wird, wobei alle elektrischen Verbindungen gleichzeitig und zuverlässig hergestellt werden.
  • Die Pads auf ICs werden fast universell aus Aluminium hergestellt, das mit dem Siliziumhalbleiter kompatibel ist, ein guter elektrischer Leiter ist und durch Aufdampfen oder Sputtern leicht und wirtschaftlich aufgebracht wird. Aluminium läßt sich aufgrund des sehr hartnäckigen nativen Oxids, das die Aluminiumoberfläche vor Oxidation und Korrosion schützt, nicht leicht bonden. Drahtbonden und Chipbumping müssen dieses Hindernis überwinden, damit man zuverlässige Verbindungen erhält. Im Fall des Drahtbondens werden die Verbindungen zu Kugeln hergestellt, die an dem Ende eines Golddrahtes mit 0,001 Inch Durchmesser ausgebildet sind, indem sie an das Aluminium geschweißt werden, üblicherweise durch Ultraschallbewegung, um den Oxidfilm mechanisch zu unterbrechen und das Gold kalt an das Aluminium zu schweißen. Im Falle des Chipbumping wird eine Schicht aus Zwischenbondmaterial wie etwa Titan-Wolfram-Legierung durch Sputtern abgeschieden, um mit dem Aluminium Kontakt herzustellen und es gegenüber dem Material des Höckers zu isolieren, das für das Silizium abträglich ist. Andere Schichten werden so wie das Kupfer- oder Löthöckermaterial hinzugefügt. Alle diese Operationen erfordern fotolithographische Maskierung und sind recht aufwendig. Oftmals wird eine Polyimidisolierschicht auf die Oberfläche des Chips aufgebracht, um sie vor der nachfolgenden Verarbeitung zu schützen, indem alles mit Ausnahme der Pads bedeckt wird.
  • Zwei Verfahren zum Aufbringen der Zusammensetzungen der vorliegenden Erfindung auf Chips ohne die Notwendigkeit für aufwendige fotolithographische Schritte sind wie folgt:
  • Verfahren 1
    • 1) Sputter-Reinigen der Chipoberfläche, um das Aluminiumoxid zu beseitigen, und sofortiges Aussputtern einer Schicht aus Gold, Silber, Kupfer, Nickel, Titan, Molybdän, Wolfram oder anderem Zwischenmetall oder einer anderen Zwischenlegierung, mit der sich sowohl das Aluminium als auch die Zusammensetzung der vorliegenden Erfindung verbinden wird.
    • 2) Drucken der Zusammensetzung auf die Pads mit einer Dicke, die nach dem Härten etwas mehr als die gewünschte Höckerhöhe erzeugen wird.
    • 3) Härten der Zusammensetzung, um massive Metallhöcker zu produzieren.
    • 4) Wieder Sputter-Reinigen des Chips oder chemisches Ätzen, um die Zwischenmetallbeschichtung zwischen Höckern und einigem, aber nicht alles, des Bumpmaterials zu beseitigen. Dieses Verfahren ist in 11a dargestellt.
  • Verfahren 2
    • 1) Hinzufügen eines photographisch strukturierten Polyimids oder einer anderen dielektrischen Isolierschicht zur Chipoberfläche, wie dies jetzt geschieht.
    • 2) Sputter-Reinigen und sofortiges Beschichten mit Zwischenmetall wie zuvor.
    • 3) Drucken wie zuvor.
    • 4) Sputter-Reinigen oder Ätzen wie zuvor.
  • Die Zusammensetzungen der vorliegenden Erfindung können durch jeden zweckmäßigen Druckprozeß auf den IC aufgetragen werden. Tests erfolgten durch Siebdrucken von Leiterbildern. Die Mischungen wurden auch durch Schablonieren und Tintenstrahldruck aufgebracht. Gravurdruck, sowohl Direkt- als auch Offsetgravurdruck, können zum Produzieren feiner Linienbilder verwendet werden. Offsetlithographie kann verwendet werden, wie auch Direktabdrücke durch Kautschuk- oder Metallplatten. Wenn sich eine Mischung finden läßt, die sich direkt mit dem Aluminium ohne die Gold- oder eine andere Bondschicht verbindet, kann ein besonders elegantes lithographisches Verfahren verwendet werden. Die Zusammensetzungen der vorliegenden Erfindung haften nicht an unbehandelten Polyimidoberflächen. Der IC kann mit Polyimid beschichtet und strukturiert werden, um die Pads wie zuvor freizulegen. Die Zusammensetzung kann dann aufgebracht werden, indem sie über die Oberfläche gerakelt wird, oder durch einen Grobdruckprozeß mit schlechterer Auflösung als die Pads. Während des Härtens löst sich die Zusammensetzung von der Polyimidoberfläche und perlt auf den Aluminiumpads hoch, wodurch die erwünschte genaue Struktur mit einer höheren Auflösung als der Druckprozeß, der verwendet wird, um sie aufzutragen, produziert wird. Eine derartige Mischung könnte fluoridbasierte Flußmittel enthalten, um die Aluminiumoxidschicht während des Wärmebehandlungsprozesses aufzulösen. Der gleiche Prozeß könnte verwendet werden, um sehr feine Leiter auf der Oberfläche des Halbleiter-IC selbst abzumaskieren und zu drucken, um Pads zu verbinden oder E/A-Leitungen umzuleiten.
  • Die mit Höckern versehenen Chips der vorliegenden Erfindung müssen entweder an einem Polyimidband oder einer PWB mit entsprechenden Metalleiterbahnen angebracht werden. Solche Bahnen können durch die Verfahren der vorliegenden Erfindung durch einen einfachen Druck- und- Erhitzungs-Prozeß mit hoher Auflösung produziert werden. Zusätzliche Druckprozesse lassen sich auf Polymerfilme anwenden, die sich nicht auf ICs anwenden lassen. Insbesondere sind elektrostatische Verfahren (Xerographie) möglich und stellen zusammen mit dem Tintenstrahldruck die Fähigkeit bereit, Leitermuster direkt aus CAD-Dateien zu generieren. Dies liefert eine große Flexibilität beim Design und bei der Herstellung kleiner Mengen und der Inventurkontrolle.
  • Die höchstmögliche Auflösung erhält man durch fotolithographische Techniken, und eine Hybridtechnologie, bei der das Dielektrikum fotographisch strukturiert wird und eine Zusammensetzung der vorliegenden Erfindung in die Nuten gedruckt oder gerakelt wird, ist ein höchst zuverlässiger und vielversprechender Weg, sehr feine Leitermuster für TAB und ein direktes Anbringen herzustellen. Das Verfahren ist das gleiche wie das oben beschriebene Verfahren B zum Strukturieren des Chips und das in 9c oben gezeigte Verfahren.
  • Die nächste höchste Auflösung kann durch elektrostatischen Druck mit flüssigen Tonersuspensionen mit Partikeldurchmessern von einigen wenigen Mikrometern erhalten werden. S.P. Schmidt et al., "Handbook of Imaging Materials", Kapitel 5, S. 227-252, A.S. Diamond, Hersg., (Marcel Dekker, NY).
  • Nach dem Bedrucken des IC und des Substrats kann der Bondprozeß auf mehrere Weisen durchgeführt werden.
    • 1) Beide Sätze von Kontakten können gehärtet und eine zusätzliche Zusammensetzung aufgedruckt und wieder erhitzt werden, ähnlich dem Löten. (Lot könnte ebenfalls verwendet werden, wie dies jetzt geschieht, doch liefern die Zusammensetzungen der vorliegenden Erfindung eine überlegene Lösung, weil sie keinen Flußmittelbeseitigungsschritt erfordern und keine Fremdmetalle in den empfindlichen Halbleiterkontakt einführen.)
    • 2) Ein Satz von Kontakten kann wärmebehandelt werden, und der andere kann gedruckt und an den ersten geheftet werden, vor der Wiedererhitzung, um die Verbindung zu erzielen.
    • 3) Nur ein Satz von Kontakten wird gedruckt, und die andere Komponente wird daran geheftet, vor der Wärmebehandlung, um die Aufbringung und die Verbindung gleichzeitig zu erzielen.
  • Nach dem Drucken wird das Bild durch Erhitzen in einem Ofen zu Metall umgewandelt.
  • Beispiele
  • Die unten beschriebenen Beispiele geben an, wie die individuellen Bestandteile der bevorzugten Zusammensetzungen und die Bedingungen für ihre Anwendung funktionieren, damit man das gewünschte Ergebnis erhält. Die Beispiele dienen dazu, das Wesen der vorliegenden Erfindung weiter zu exemplifizieren, sollten aber nicht als Ausführungsformen davon ausgelegt werden, wobei die Erfindung ausschließlich in den beigefügten Ansprüchen definiert ist.
  • Beispiel 1. Kupferzusammensetzungen mit Kupferflocken, Kupferpulver und Säure
  • Eine Zusammensetzung wurde hergestellt zum Herstellen von leitenden Kupferbahnen auf dielektrischen Substraten.
    • 1) Eine Mischung aus 47 Gewichtsteilen Kupferflocken, 29 Gewichtsteilen Kupferpulver ("Nanomyte", Nanopower Enterprises, Piscataway, NJ, USA) und 24 Gewichtsteilen Neodecansäure wurde unter Stickstoff in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat Kapton® 300 FN 929 siebgedruckt.
    • 4) Die Bahnen wurden 180 Sekunden lang in einer Stickstoff-Wasserdampf-Atmosphäre in einem Rohrofen bei 350°C erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Der spezifische Stromwiderstand der Leiterbahn (23,7 cm lang, 0,4 mm breit) wurde durch Messen des Widerstands der Bahn und Wiegen der abgeschiedenen Metallmenge als 5 Mikroohm-cm gemessen. Die Masse dividiert durch die Dichte ergibt das Gesamtmetallvolumen. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Kupfers an dem Substrat zu bestimmen. Mit dem Band wurde kein Metall entfernt.
  • Beispiel 2. Kupferflocken und Säure.
  • Eine Zusammensetzung wurde hergestellt zum Herstellen von leitenden Kupferbahnen auf dielektrischen Substraten, um den abträglichen Effekt zu zeigen, wenn der kolloidale Kupferpulverbestandteil eliminiert wird.
    • 1) Eine Mischung aus 76 Gewichtsteilen Kupferflocken und 24 Gewichtsteilen Neodecansäure wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat Kapton® 300 FN 929 siebgedruckt.
    • 4) Die Bahnen wurden 180 Sekunden lang in einer Stickstoff-Wasserdampf-Atmosphäre in einem Rohrofen bei 350°C erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Der spezifische Stromwiderstand der Leiterbahn wurde als 24 Mikroohm-cm gemessen. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Kupfers an dem Substrat zu bestimmen. Mit dem Band wurde etwas von dem Kupfer entfernt.
  • Beispiel 3. Kupferpulver und Säure.
  • Eine Zusammensetzung wurde hergestellt zum Herstellen von leitenden Kupferbahnen auf dielektrischen Substraten, wodurch der abträgliche Effekt illustriert wird, wenn der Kupferflockenbestandteil eliminiert wird.
    • 1) Eine Mischung aus 77 Gewichtsteilen Kupferpulver und 24 Gewichtsteilen Neodecansäure wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat Kapton® 300 FN 929 siebgedruckt.
    • 4) Die Bahnen wurden 180 Sekunden lang in einer Stickstoff-Wasserdampf-Atmosphäre in einem Rohrofen bei 350°C erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Die Leiterbahn war nicht durchgehend, weshalb sie keinen Strom leitete. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Kupfers an dem Substrat zu bestimmen. Mit dem Band wurde kein Metall entfernt.
  • Beispiel 4. Kupferflocken, Kupferpulver und Tetradekan.
  • Eine Zusammensetzung wurde hergestellt, um leitende Kupferbahnen auf dielektrischen Substraten zu produzieren, was den abträglichen Effekt des Substituierens eines reaktionslosen gesättigten Kohlenwasserstoffs für das reaktive organische Medium zeigt.
    • 1) Eine Mischung aus 47 Gewichtsteilen Kupferflocken, 29 Gewichtsteilen Kupferpulver und 24 Gewichtsteilen Tetradekan wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat Kapton® 300 FN 929 siebgedruckt.
    • 4) Die Bahnen wurden 180 Sekunden lang in einer Stickstoff-Wasserdampf-Atmosphäre in einem Rohrofen bei 350°C erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Der spezifische Stromwiderstand der Leiterbahn (23,7 cm lang, 0,4 mm breit) wurde als 25 Mikroohm-cm gemessen. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Kupfers an dem Substrat zu bestimmen. Mit dem Band wurde etwas von dem Kupfer entfernt.
  • Beispiel 5. Silberneodecanoat, Silberflocken und α-Terpineol
  • Eine Zusammensetzung wurde hergestellt zum Herstellen leitender Silberbahnen auf dielektrischen Substraten, enthaltend Silberflocken, eine silbermetallorganische Zersetzungsverbindung und einen reaktiven Rheologiemodifizierer.
    • 1) Eine Mischung aus 12 Gewichtsteilen Silberflocken, 3 Gewichtsteilen Silberneodecanoat und 1,8 Gewichtsteilen α-Terpineol wurde unter Stickstoff in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat Kapton® 300 FN 929 siebgedruckt.
    • 4) Die Bahnen wurden in einem Kastenofen bei 300°C 60 Sekunden an Luft erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Der spezifische Stromwiderstand der Leiterbahn (23,7 cm lang, 0,4 mm breit) wurde als 3,7 Mikroohm-cm gemessen. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Silbers an dem Substrat zu bestimmen. Kein Metall wurde entfernt.
  • Beispiel 6. Silberflocken, Silberneodecanoat und Säure.
  • Eine Zusammensetzung wurde hergestellt zum Herstellen leitender Silberbahnen auf dielektrischen Substraten und auf Kupferoberflächen mit Neodecansäure als reaktiver Rheologiemodifizierer und Flußmittel.
    • 1) Eine Mischung aus 12 Gewichtsteilen Silberflocken, 3 Gewichtsteilen Silberneodecanoat und 1,6 Gewichtsteilen Neodecansäure wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat Kapton® 300 FN 929 siebgedruckt.
    • 4) Die Bahnen wurden in einem Kastenofen bei 290°C 60 Sekunden an Luft erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Der spezifische Stromwiderstand der Leiterbahn (23,7 cm lang, 0,4 mm breit) wurde als 3,2 Mikroohm-cm gemessen. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Silbers an dem Substrat zu bestimmen. Kein Metall wurde entfernt.
  • Beispiel 7. Goldflocken, Goldneodecanoat und Goldaminoctoat
  • Eine Zusammensetzung wurde hergestellt zum Herstellen leitender Goldbahnen auf dielektrischen Substraten mit einen ROM, enthaltend zwei metallorganische Zersetzungsverbindungen zur Temperaturoptimierung.
    • 1) Eine Mischung aus 8 Gewichtsteilen Goldflocken, 1 Gewichtsteil Goldneodecanoat und 1 Gewichtsteil Goldamin-2-ethylhexanoat. Die Mischung wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat Kapton® 300 FN 929 siebgedruckt.
    • 4) Die Bahnen wurden in einem Kastenofen bei 365°C 600 Sekunden an Luft erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Der spezifische Stromwiderstand der Leiterbahn (23,7 cm lang, 0,4 mm breit) wurde als 7,4 Mikroohm-cm gemessen. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Goldes an dem Substrat zu bestimmen. Kein Metall wurde entfernt.
  • Beispiel 8. Silbertinte aus Substrat FR-4
  • Eine Zusammensetzung wurde hergestellt zum Herstellen von leitenden Silberbahnen auf glasverstärkten dielektrischen Epoxidsubstraten.
    • 1) Eine Mischung aus 12 Gewichtsteilen Silberflocken, 3 Gewichtsteilen Silberneodecanoat und 1,8 Gewichtsteilen α-Terpineol, 15% Silbercolloid enthaltend, wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat Kapton® 300 FN 929 siebgedruckt.
    • 4) Die Bahnen wurden in einem Kastenofen bei 270°C 60 Sekunden an Luft erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Der spezifische Stromwiderstand der Leiterbahn (23,7 cm lang, 0,4 mm breit) wurde als 3,2 Mikroohm-cm gemessen. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Silbers an dem Substrat zu bestimmen. Kein Metall wurde entfernt.
  • Beispiel 9. Kupfer auf Kapton® EKJ
  • Eine Zusammensetzung wurde hergestellt zum Herstellen von leitenden Kupferbahnen auf mit Polyimid beschichteten dielektrischen Substraten.
    • 1) Eine Mischung aus 47 Gewichtsteilen Kupferflocken, 29 Gewichtsteilen Kupferpulver und 24 Gewichtsteilen Neodecansäure wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat siebgedruckt.
    • 4) Das verwendete Dielektrikum war Kapton®-EKJ-Film, der aus einem Typ-E-Polyimidfilm besteht, beschichtet auf beiden Seiten mit einem Polyimid mit einer niedrigen Glasübergangstemperatur von 220°C, das als ein thermoplastischer Kleber wirken kann.
    • 5) Die Bahnen wurden in einem Rohrofen 180 Sekunden lang in einer Stickstoff-Wasser-Atmosphäre bei 350°C erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Der spezifische Stromwiderstand der Leiterbahn (23,7 cm lang, 0,4 mm breit) wurde als 4,5 Mikroohm-cm gemessen. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Kupfers an dem Substrat zu bestimmen. Kein Metall wurde mit dem Band entfernt.
  • Beispiel 10. Silber auf Kapton® EKJ
  • Eine Silberzusammensetzung wurde hergestellt zum Herstellen leitender Silberbahnen auf dielektrischen Substraten.
    • 1) Eine Mischung aus 12 Gewichtsteilen Silberflocken, 3 Gewichtsteilen Silberneodecanoat und 1,8 Gewichtsteilen α-Terpineol wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein dielektrisches Substrat Kapton® EKJ siebgedruckt.
    • 4) Die Bahnen wurden in einem Kastenofen bei 300°C 60 Sekunden an Luft erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Der spezifische Stromwiderstand der Leiterbahn (23,7 cm lang, 0,4 mm breit) wurde als 3,1 Mikroohm-cm gemessen. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Silbers an dem Substrat zu bestimmen. Kein Metall wurde entfernt.
  • Beispiel 11. Kupferbonden an Kupferfolie
  • Eine Zusammensetzung wurde hergestellt zum Herstellen von an Kupferfolie gebondeten leitenden Kupferbahnen.
    • 1) Eine Mischung aus 47 Gewichtsteilen Kupferflocken, 29 Gewichtsteilen Kupferpulver und 24 Gewichtsteilen Neodecansäure wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein Kupferfoliensubstrat siebgedruckt.
    • 4) Die Bahnen wurden in einem Rohrofen in einer Stickstoff-Wasser-Atmosphäre 180 Sekunden lang bei 350°C erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Kupfers an dem Substrat zu bestimmen. Kein Metall wurde mit dem Band entfernt.
  • Beispiel 12. Silberbonden an kupferplattiertes FR-4
  • Die Zusammensetzung von Beispiel 6 wurde auf kupferplattierte glasverstärkte Epoxidsubstrate angewendet.
    • 1) Eine Mischung aus 12 Gewichtsteilen Silberflocken, 3 Gewichtsteilen Silberneodecanot und 1,6 Gewichtsteilen Neodecansäure wurde in einer Handschuhbox von Hand kombiniert und gemischt.
    • 2) Die Mischung wurde in Luft gewalzt, um eine homogene Tinte zu produzieren.
    • 3) Die Tinte wurde bei Raumtemperatur in Luft auf ein kupferplattiertes FR-4-Substrat siebgedruckt.
    • 4) Die Bahnen wurden in einem Kastenofen in Luft 15 Sekunden lang bei 260°C erhitzt.
  • Nach dem Erhitzen war die Leiterbahn berührungstrocken, da die organischen Bestandteile vollständig beseitigt worden waren. Scotch-Band wurde auf die Leiterbahn aufgebracht und sofort unter einem Winkel von 90 Grad entfernt, um die Bindungsstärke des Silbers an dem Substrat zu bestimmen. Kein Metall wurde entfernt.
  • Beispiel 13. Polymermetallisierung.
  • Ein Beispiel für eine Mischung, die für Experimente über Polymermetallisierung verwendet wurde, ist eine, die aus 12 Gewichtsteilen Silberflocken, 3 Gewichtsteilen Silberneodecanoat und 1,8 Gewichtsteilen α-Terpineol besteht, hergestellt wie in den vorausgegangenen Beispielen beschrieben. Eine Demonstration der Polymermetallisierung unter Verwendung dieser Zusammensetzung wurde durchgeführt durch Aufbringen einer Abschirmungsbeschichtung auf einen Wire-Wrap-Draht. Kynar-isolierter Draht #30 wurde beschichtet durch Einreiben mit der oben beschriebenen Silbermischung und in einem Ofen bei 277°C gehärtet. Die resultierende Silberbeschichtung haftete fest an dem Draht. Der Draht konnte zu einem Überhandknoten gebunden und festgezogen werden, ohne daß die Beschichtung abplatzte. Ein linearer Widerstand von 0,2 Ohm pro cm wurde mit einer Beschichtung von 0,0006 Gramm Silber pro cm erzielt, was einem spezifischen Widerstand von 12 Mikroohm-cm entspricht.
  • Beispiel 14. Polymermetallisierung.
  • Bei einer weiteren Demonstration wurde eine Probe eines Kynar-isolierten Drahtes mit der Silbermischung beschichtet und bei 306°C erhitzt. Das Metall haftete gut und konnte das Binden zu einem Knoten aushalten. Der Widerstand betrug etwa 0,04 Ohm/cm.
  • Bisher lagen die niedrigsten erhaltenen kritischen Temperaturen in der Nähe von 220°C mit Silbermischungen, wie in den Beispielen beschrieben. Ähnliche Ergebnisse wurden sowohl mit Kupfer als auch Gold erreicht, jedoch bei etwas höheren Temperaturen in dem Bereich 300-350°C.
  • Diese Bedingungen sind immer noch um Größenordnungen weniger streng als solche, die für herkömmliches Sintern und Dickfilmverarbeitung erforderlich sind. Die angeführten Beispiele zeigen wiederholt mit verschiedenen Metallen und verschiedenen Substraten, daß die Zusammensetzungen und die Verfahren der vorliegenden Erfindung auf herkömmlichen polymerbasierten Substraten wohlkonsolidierte, wohlgebondete Dickfilmleiterbahnen produzieren konnten, die von keinem Fachmann bei der Leiterplattenherstellung oder Dickfilmtechnologie vorausgesehen werden konnte.
  • Die Zusammensetzungen und Verfahren der vorliegenden Erfindung bieten einen völlig neuen Ansatz, um vollständig additive Elektronikschaltungsanordnungen herzustellen. 12 zeigt einen Vergleich des spezifischen Stromwiderstands von durch das Verfahren der vorliegenden Erfindung hergestellten Bahnen im Vergleich zu jenen von Verfahren nach dem Stand der Technik zusammen mit den jeweiligen Verarbeitungsbedingungen von Temperatur und Härtezeit. Es ist ersichtlich, daß die vorliegende Erfindung für eine Leitfähigkeit (und Lötbarkeit) sorgt, die zu herkömmlicher Dickfilmverarbeitung äquivalent sind, aber bei Temperaturen, die hunderte von Graden niedriger sind. Sie ist kompatibel mit Polymersubstraten, bietet aber eine um Größenordnungen bessere Stromleitfähigkeit und Verarbeitungsgeschwindigkeit als existierende Polymerdickfilm- und Transient-Liquid-Phase-Alternativen.

Claims (15)

  1. Materiezusammensetzung, die folgendes umfaßt: (a) eine Metallpulvermischung, die folgendes umfaßt: (i) Metallflocken mit einem Durchmesser zwischen 2 und 10 Mikrometern und einer Dicke von weniger als 1 Mikrometer und (ii) kolloidalen Metallteilchen mit einem Durchmesser von unter 0,1 Mikrometer und (b) ein reaktives organisches Medium, das eine Bindung zu dem Metall über ein Heteroatom aufweist oder ausbilden kann und ausgewählt ist aus der Gruppe bestehend aus einer metallorganischen Zersetzungsverbindung, einer reaktiven Verbindung, die mit der Metallpulvermischung reagieren kann unter Erzeugung der metallorganischen Zersetzungsverbindung, und einer Mischung aus der metallorganischen Zersetzungsverbindung und der reaktiven Verbindung; wobei die Zusammensetzung auf ein Substrat aufgebracht werden kann und wobei das reaktive organische Medium mit der Metallpulvermischung reagiert und sich bei einer Temperatur unter 450°C unter Ausbildung eines massiven reinen Metalleiters zersetzt.
  2. Zusammensetzung nach Anspruch 1, wobei das reaktive organische Medium aus einer oder mehreren reaktiven organischen Verbindungen mit jeweils einer anderen Zersetzungstemperatur besteht, wobei das reaktive organische Medium eine Zersetzungs temperatur aufweist, die von jeder der reaktiven organischen Verbindungen verschieden ist.
  3. Zusammensetzung nach Anspruch 1, wobei die Metallflocken einen Durchmesser von etwa 5 Mikrometern aufweisen.
  4. Zusammensetzung nach Anspruch 1, wobei das reaktive organische Medium eine organische Gruppierung umfaßt, die durch chemische Bindungen zusammengehalten wird, und wobei die Bindung zu dem Metall über das Heteroatom schwächer ist als die Bindungen, die die organische Gruppierung zusammenhalten, und thermisch gebrochen werden kann.
  5. Zusammensetzung nach Anspruch 1, bei der das Metall ausgewählt ist aus der Gruppe bestehend aus Kupfer, Silber, Gold, Zink, Cadmium, Palladium, Iridium, Ruthenium, Osmium, Rhodium, Platin, Eisen, Kobalt, Nickel, Indium, Zinn, Antimon, Blei und Bismut.
  6. Verfahren zum Produzieren von massiven reinen Metalleitern auf einem Substrat, umfassend die folgenden Schritte: (A) Aufbringen eines Leitervorläufers in dem gewünschten Muster auf dem Substrat und (B) Erhitzen des Substrats in einem Ofen auf eine kritische Temperatur unter 450°C für eine Zeit von weniger als etwa 5 Minuten; wobei das aufgebrachte Leitervorläufermuster aus einem reaktiven organischen Medium und einer Metallpulvermischung besteht, wobei das reaktive organische Medium eine Bindung zu dem Metall über ein Heteroatom aufweist oder ausbilden kann und ausgewählt ist aus der Gruppe bestehend aus einer metallorganischen Zersetzungsverbindung, einer reaktiven Verbindung, die mit der Metallpulvermischung reagieren kann unter Erzeugung der metallorganischen Zersetzungsverbindung, und einer Mischung aus der metallorganischen Zersetzungsverbindung und der reaktiven Verbindung, und wobei die Metallpulvermischung folgendes umfaßt: (i) Metallflocken mit einem Durchmesser zwischen 2 und 10 Mikrometern und einer Dicke von weniger als 1 Mikrometer und (ii) kolloidalen Metallteilchen mit einem Durchmesser von unter 0,1 Mikrometer und wobei das reaktive organische Medium mit der Metallpulvermischung reagiert und sich bei einer Temperatur unter 450°C unter Ausbildung eines massiven reinen Metalleiters zersetzt.
  7. Verfahren nach Anspruch 6, wobei der Leitervorläufer auf dem Substrat aufgebracht wird durch eine Technologie ausgewählt aus der Gruppe bestehend aus: Siebdruck, Schablonendruck, Gravurdruck, Prägedruck, Offsetdruck, lithographischer Druck, Dispensieren, Rakeln, Tintenstrahldruck, xerographisches Kopieren und elektrostatischer Druck.
  8. Verfahren nach Anspruch 6, bei dem der Leitervorläufer eine kupferbasierte Zusammensetzung ist und bei dem die Ofenatmosphäre Stickstoff ist mit weniger als 20 Volumenteilen pro Million Sauerstoff, bevorzugt weniger als 3 Teilen pro Million.
  9. Verfahren nach Anspruch 8, bei dem Wasserdampf dem Stickstoff in einem Ausmaß von etwa 5 mol-% während der Periode zugesetzt wird, in der der Leitervorläufer erhitzt wird, aber nicht vor oder nach der Erhitzungsphase.
  10. Verfahren nach Anspruch 6, wobei das Substrat ein Polymer umfaßt, das sich bei Temperaturen über 450°C zersetzt.
  11. Verfahren nach Anspruch 6, wobei das Substrat einen Halbleiter umfaßt, der sich bei Temperaturen über 450°C zersetzt.
  12. Verfahren nach Anspruch 6, bei dem der Leitervorläufer auf Metalleiter und dielektrische Isolatoren aufgebracht wird, um elektrische Verbindungen zwischen den Leitern herzustellen.
  13. Verfahren nach Anspruch 6, bei dem der Leitervorläufer in Schritt A) auf ein photostrukturierbares dielektrisches Material aufgebracht wird, das durch Photolithographie strukturiert worden ist, um Kanäle zu definieren, die Leiter werden sollen, wobei die Kanäle mit dem Leitervorläufer durch Rakeln oder Drucken gefüllt werden, wobei die Erhitzung von Schritt B) gleichzeitig das dielektrische Material vernetzt und das aufgebrachte Leitervorläufermuster konsolidiert.
  14. Verfahren nach Anspruch 6, bei dem der Leitervorläufer in Schritt A) auf eine kontinuierliche Bahn aus dünnem Substratmaterial aufgebracht und in Schritt B) als eine kontinuierliche Bahn in einem Ofen gehärtet wird, weiter umfassend den folgenden Schritt: C) Zuschneiden der kontinuierlichen Bahn aus dünnem Substratmaterial zu einem Endprodukt.
  15. Verfahren nach Anspruch 6, bei dem der Leitervorläufer auf Halbleiterbauelemente aufgebracht wird, um elektrische Bahnen und Bumps auf der Halbleiteroberfläche herzustellen.
DE69737328T 1997-02-20 1997-09-12 Niedertemperaturverfahren und zusammensetzungen zur herstellung elektischer leiter Expired - Fee Related DE69737328T2 (de)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
US3851497P 1997-02-20 1997-02-20
US3866997P 1997-02-20 1997-02-20
US3867097P 1997-02-20 1997-02-20
US3845397P 1997-02-20 1997-02-20
US38514P 1997-02-20
US38669P 1997-02-20
US38453P 1997-02-20
US38670P 1997-02-20
US4655297P 1997-05-15 1997-05-15
US4654197P 1997-05-15 1997-05-15
US4654097P 1997-05-15 1997-05-15
US46552P 1997-05-15
US46540P 1997-05-15
US46541P 1997-05-15
PCT/US1997/016226 WO1998037133A1 (en) 1997-02-20 1997-09-12 Low temperature method and compositions for producing electrical conductors

Publications (2)

Publication Number Publication Date
DE69737328D1 DE69737328D1 (de) 2007-03-22
DE69737328T2 true DE69737328T2 (de) 2007-11-22

Family

ID=27567891

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737328T Expired - Fee Related DE69737328T2 (de) 1997-02-20 1997-09-12 Niedertemperaturverfahren und zusammensetzungen zur herstellung elektischer leiter

Country Status (8)

Country Link
EP (1) EP0961809B1 (de)
JP (1) JP3585244B2 (de)
KR (1) KR100532734B1 (de)
AT (1) ATE353536T1 (de)
AU (1) AU4269697A (de)
CA (1) CA2280115C (de)
DE (1) DE69737328T2 (de)
WO (1) WO1998037133A1 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143356A (en) * 1999-08-06 2000-11-07 Parelec, Inc. Diffusion barrier and adhesive for PARMOD™ application to rigid printed wiring boards
TW511122B (en) * 1999-12-10 2002-11-21 Ebara Corp Method for mounting semiconductor device and structure thereof
BR0016670A (pt) 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
JP4596444B2 (ja) * 2001-03-23 2010-12-08 大日本印刷株式会社 オフセット印刷による電極パターンの形成方法
CA2451636A1 (en) * 2001-06-28 2003-01-09 Parelec, Inc. Low temperature method and compositions for producing electrical conductors
US6591496B2 (en) 2001-08-28 2003-07-15 3M Innovative Properties Company Method for making embedded electrical traces
KR100884995B1 (ko) * 2002-06-12 2009-02-20 엘지디스플레이 주식회사 액정표시장치의 공정라인 및 이를 이용한 제조방법
JP2005531679A (ja) * 2002-07-03 2005-10-20 ナノパウダーズ インダストリーズ リミテッド 低温焼結導電性ナノインク及びその製造方法
US20040178391A1 (en) * 2003-01-29 2004-09-16 Conaghan Brian F. High conductivity inks with low minimum curing temperatures
KR100545288B1 (ko) 2003-03-28 2006-01-25 주식회사 잉크테크 유기은 조성물 및 그 제조방법, 그로부터 제조되는 잉크및 그 잉크를 이용한 도전배선 형성 방법
WO2005007919A2 (en) * 2003-07-09 2005-01-27 Fry's Metals Inc. Coating metal particles
GB0320491D0 (en) 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
EP2166543B1 (de) * 2003-09-02 2011-03-23 Plastic Logic Limited Herstellung von elektronischen Geräten
GB0324561D0 (en) * 2003-10-22 2003-11-26 Koninkl Philips Electronics Nv A method of producing a conductive layer on a substrate
JP4549655B2 (ja) * 2003-11-18 2010-09-22 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 機能性塗料
KR100872162B1 (ko) * 2004-04-14 2008-12-08 (주)석경에이.티 도전성 금속 나노입자 및 이를 포함하는 나노금속 잉크
JP4628718B2 (ja) * 2004-07-23 2011-02-09 株式会社フジクラ 導電性被膜の形成方法
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
WO2006076606A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
WO2006076609A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US20060189113A1 (en) 2005-01-14 2006-08-24 Cabot Corporation Metal nanoparticle compositions
DK1917111T3 (en) 2005-08-24 2015-04-27 A M Ramp & Co Gmbh A process for the preparation of articles with electrically conductive coating
JP2007084384A (ja) * 2005-09-22 2007-04-05 Seiko Epson Corp セラミックス電子部品の製造方法およびセラミックス電子部品
JP2007088221A (ja) * 2005-09-22 2007-04-05 Seiko Epson Corp セラミックス電子部品の製造方法およびセラミックス電子部品
KR100707911B1 (ko) * 2006-05-23 2007-04-13 (주)석경에이.티 도전성 금속 나노입자 및 이를 포함하는 나노금속 잉크
JP2006229254A (ja) * 2006-05-29 2006-08-31 Morimura Chemicals Ltd 透光体の製造方法
JP2006270118A (ja) * 2006-05-29 2006-10-05 Morimura Chemicals Ltd 回路基板の製造方法
KR100790457B1 (ko) * 2006-07-10 2008-01-02 삼성전기주식회사 금속 나노입자의 제조방법
KR100711505B1 (ko) 2007-01-30 2007-04-27 (주)이그잭스 도전막 형성을 위한 은 페이스트
DE102007027473A1 (de) 2007-06-14 2008-12-18 Manroland Ag Drucktechnisch hergestellte funktionale Komponenten
KR100889489B1 (ko) * 2008-03-18 2009-03-19 주식회사하이퍼플렉스 도전성 섬유재를 갖는 연성 회로기판 및 이를 갖는전자제품
US9578752B2 (en) 2009-02-05 2017-02-21 Lg Chem, Ltd. Method of forming conductive pattern and substrate having conductive pattern manufactured by the same method
CN102326213A (zh) 2009-02-18 2012-01-18 东洋纺织株式会社 金属薄膜制造方法以及金属薄膜
KR101276237B1 (ko) * 2010-12-02 2013-06-20 한국기계연구원 저온소결 전도성 금속막 및 이의 제조방법
JP5598739B2 (ja) 2012-05-18 2014-10-01 株式会社マテリアル・コンセプト 導電性ペースト
US11111396B2 (en) * 2014-10-17 2021-09-07 C3 Nano, Inc. Transparent films with control of light hue using nanoscale colorants
US20170252804A1 (en) * 2016-03-04 2017-09-07 Lockheed Martin Corporation Additive manufacturing processes utilizing metal nanoparticles
DE102019124954A1 (de) * 2019-09-17 2021-03-18 Danfoss Silicon Power Gmbh Verfahren zum Verbinden eines ersten elektronischen Bauteils mit einem zweiten elektronischen Bauteil
KR20220028553A (ko) 2020-08-28 2022-03-08 (주)합동하이텍그라스 투과율 가변 필름 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122143A (en) * 1976-05-24 1978-10-24 Mitsui Toatsu Chemicals, Inc. Process for producing cured products
JPH0797696B2 (ja) * 1986-07-05 1995-10-18 株式会社豊田自動織機製作所 ハイブリツドｉｃ基板と回路パタ−ン形成方法
US4808274A (en) * 1986-09-10 1989-02-28 Engelhard Corporation Metallized substrates and process for producing
JPH0747233B2 (ja) * 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
DE3919564C2 (de) * 1989-06-15 1993-10-07 Bosch Gmbh Robert Verfahren zum Herstellen von Leiterbahnen auf einer Polyimidfolie
US5059242A (en) * 1990-04-27 1991-10-22 Firmstone Michael G Seed layer compositions containing organogold and organosilver compounds

Also Published As

Publication number Publication date
CA2280115A1 (en) 1998-08-27
JP3585244B2 (ja) 2004-11-04
DE69737328D1 (de) 2007-03-22
KR20000075549A (ko) 2000-12-15
AU4269697A (en) 1998-09-09
CA2280115C (en) 2007-11-13
KR100532734B1 (ko) 2005-11-30
EP0961809A4 (de) 2004-07-21
ATE353536T1 (de) 2007-02-15
JP2001515645A (ja) 2001-09-18
EP0961809B1 (de) 2007-02-07
EP0961809A1 (de) 1999-12-08
WO1998037133A1 (en) 1998-08-27

Similar Documents

Publication Publication Date Title
DE69737328T2 (de) Niedertemperaturverfahren und zusammensetzungen zur herstellung elektischer leiter
US6379745B1 (en) Low temperature method and compositions for producing electrical conductors
US7115218B2 (en) Low temperature method and composition for producing electrical conductors
US6036889A (en) Electrical conductors formed from mixtures of metal powders and metallo-organic decomposition compounds
DE69233595T2 (de) Elektrisch leitfähige zusammensetzungen und verfahren zur herstellung derselben und anwendungen
DE69721231T2 (de) Anisotrop leitende zusammensetzung
DE102004032903B4 (de) Leitfähiges Pulver und Verfahren zur Herstellung desselben
DE102010021765B4 (de) Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE60114851T2 (de) Hoch zuverlässige nicht leitfähige klebstoffe für lötlose flip-chip-bondings und flip-chip-bondverfahren damit
DE69736144T2 (de) Teil für Halbleiter aus Aluminiumnitrid-Substratmaterial und seine Herstellungsmethode
DE60202218T2 (de) Wärmehärtbare elektrisch leitfähige paste zur verwendung für elektrisch leitende höcker
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE3111396A1 (de) Leitende paste
DE102009034483A1 (de) Bleifreie Hochtemperaturverbindung für die AVT in der Elektronik
JPH0321659A (ja) 銅導電性組成物
DE3700912C2 (de)
DE3317912A1 (de) Verfahren zur herstellung einer leitfaehigen pigmentbeschichteten oberflaeche
DE60124433T2 (de) Tieftemperaturverfahren und zusammensetzungen zur herstellung elektrischer leiter
DE10207109B4 (de) Keramische Leiterplatte
DE2411988A1 (de) Metallisierungspaste und ihre verwendung fuer die herstellung von nicht unterbrochenen mustern auf unterlagen
EP0818061B1 (de) Verfahren zur erzeugung elektrisch leitfähiger verbindungsstrukturen
DE102013016772A1 (de) Laminieren von Polymerdickfilm-Leiterzusammensetzungen
MXPA99007655A (en) Low temperature method and compositions for producing electrical conductors
DE112020007642T5 (de) Metallpaste zum verbinden und verbindungsverfahren
JPS61203504A (ja) 導電ペ−スト

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee