KR900002419A - 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 - Google Patents
선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 Download PDFInfo
- Publication number
- KR900002419A KR900002419A KR1019880009181A KR880009181A KR900002419A KR 900002419 A KR900002419 A KR 900002419A KR 1019880009181 A KR1019880009181 A KR 1019880009181A KR 880009181 A KR880009181 A KR 880009181A KR 900002419 A KR900002419 A KR 900002419A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor
- source region
- region
- integrated device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title claims 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 239000000463 material Substances 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제2c도는 본 발명의 고농도 소스영역 및 캐패시터 표면영역의 형성방법을 설명하기 위한 도시도로서, 제1a도는 본 발명을 설명하기 위해 웨이퍼상에 마스크층을 형성한후 포토레지스터층을 코팅한 상태의 단면도.
제1b도는 제1a도에서 포토레지스터층의 일부분을 제거한 상태의 단면도.
제1c도는 제1b도에서 마스크 패턴을 형성하고 잔여 포토레지스터층을 제거한 상태의 단면도.
제2a도는 제1c도의 마스크 패턴상에 도프산화물을 형성하여 고열처리를 하는 공정을 도시한 단면도.
제2b도는 제2a도의 열처리공정후 도프산화물을 제거한다음 도핑영역이 형성된 상태의 단면도.
제2c도는 제2b도에서 트렌치 구조를 형성한 다음 측면벽 상부에 선택적 도핑된 소스영역이 형성된 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 웨이퍼 2 : 산화물(QXIDE)
3 : 질화물(NITRIDE) 4 : 포토레지스터(PHOTO-RESISTER LAYER)
5 : 도프산화물 6 : 도핑영역(소스영역)
Claims (2)
- 메가 D RAM급 이상의 반도체 고집적 소자의 소스영역 형성방법에 있어서, 실리콘 웨이퍼 위에 산화물층을 침착하고 그위에 질화물층을 도핑하여 마스크층을 형성한 다음, 포토레지스터를 코팅하는 공정과, 상기 포토레지스터의 일정부분을 제거시켜 노출된 마스크층을 실리콘 표면까지 에칭하여 마스크 패턴을 형성하고 잔여 포토레지스터층을 제거하는 공정과, 상기 마스크 패턴위에 도프산화물을 일정한 두께로 침착한 후, 고열처리하여 실피콘 웨이퍼 내부에 상기 물질이 주입되는 도핑영역을 형성하고, 상기 침착물질들을 에칭처리로 제거하는 공정과, 상기 도핑영역의 좌우측면만 남기고 실리콘 웨이퍼에 트렌치 구조를 형성하는 공정을 특징으로 하는 선택적 측면벽 도핑기술를 이용한 반도체 소자의 소스영역 및 캐패시터 표면영역 형성방법.
- 반도체 고집적소자에 있어서, 실리콘 웨이퍼상에 마스크 패턴을 형성시키고 트렌치 구조를 형성하여, 도프산화물 침착처리에 의해 상기 트렌치 구조의 상부 좌,우측면 상부에 도핑영역인 소스영역을 가진 트렌치 캐패시터를 포함하는 것을 특징으로 하는 반도체 고집적소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880009181A KR910006746B1 (ko) | 1988-07-22 | 1988-07-22 | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880009181A KR910006746B1 (ko) | 1988-07-22 | 1988-07-22 | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900002419A true KR900002419A (ko) | 1990-02-28 |
| KR910006746B1 KR910006746B1 (ko) | 1991-09-02 |
Family
ID=19276305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880009181A KR910006746B1 (ko) | 1988-07-22 | 1988-07-22 | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910006746B1 (ko) |
-
1988
- 1988-07-22 KR KR1019880009181A patent/KR910006746B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910006746B1 (ko) | 1991-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002419A (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 | |
| KR900002420A (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법 | |
| KR950012603A (ko) | 반도체 소자 제조 방법 | |
| KR900002422A (ko) | 측면벽 도핑기술(sswdt)을 이용한 반도체소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 | |
| KR900002426A (ko) | 선택적 하부면 도핑기술을 이용한 반도체 소자의 소스영역 형성방법 | |
| KR900002424A (ko) | 선택적 하부면 도핑기술을 이용한 반도체 소자의 소스영역 및 캐패시터 표면영역 형성방법 및 그 반도체 집적소자 | |
| KR900002421A (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법 | |
| KR900002423A (ko) | 반도체 소자의 소스영역 및 캐패시터 표면영역 형성방법 및 그 반도체 집적 소자 | |
| KR950007056A (ko) | 반도체 소자의 소자격리 산화막 형성방법 | |
| KR980003884A (ko) | 레지스트 패턴 형성방법 | |
| KR970054111A (ko) | 반도체소자의 제조방법 | |
| KR900002425A (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 형성방법 | |
| KR930003356A (ko) | 트렌치 커패시터 제조방법 | |
| KR910013511A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
| KR940016619A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR940009765A (ko) | 미세패턴 형성방법 | |
| KR960026210A (ko) | 미세콘택 형성방법 | |
| KR920013625A (ko) | 반도체장치의 이온 주입 방법 | |
| KR940016924A (ko) | 고속소자용 트랜지스터 제조방법 | |
| KR980006040A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR970053021A (ko) | 반도체 소자의 형성 방법 | |
| KR930005252A (ko) | 박막 트랜지스터의 제조방법 | |
| KR880011917A (ko) | 반도체 장치의 제조방법 | |
| KR900002464A (ko) | 반도체 소자의 커패시터와 트랜지스터의 연결방법 | |
| KR970003708A (ko) | 반도체 소자의 게이트 전극의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 17 |
|
| EXPY | Expiration of term |