KR880011917A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR880011917A KR880011917A KR870002321A KR870002321A KR880011917A KR 880011917 A KR880011917 A KR 880011917A KR 870002321 A KR870002321 A KR 870002321A KR 870002321 A KR870002321 A KR 870002321A KR 880011917 A KR880011917 A KR 880011917A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- oxide film
- opening
- forming
- photoresist
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title claims 7
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 4
- 229920002120 photoresistant polymer Polymers 0.000 claims 4
- 238000000034 method Methods 0.000 claims 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 239000005416 organic matter Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 습식에칭에 의한 실시예.
제2도는 본발명의 제조공정도.
Claims (3)
- 비휘발성 반도체 기억소자의 터널 개구부 형성공정에 있어서, 반도체 기판의 터널 개구부 형성부위에 두꺼운 산화막을 성장시키고 포토레지스터로 마스크 패턴을 형성하는 제1공정과, 상기 제1공정으로부터 노출된 개구부의 산화막을 건식에칭방법으로 소정의 두께만큼 에칭해내는 제2공정과, 산소 플라즈마를 이용하여 포토레지스트 일부를 에칭해내고 개구부에 부착된 유기물을 제거하는 제3공정과, 상기 제3공정으로부터 노출된 개구부 모서리와 개구부에 남아있는 산화막을 습식에칭으로 에칭해 내는 제4공정과, 포토레지스트 패턴을 제거하고 상기 제4공정으로부터 완전히 노출된 반도체기판상에 얇은터널 산화막을 성장시킨 다음 다결정 실리콘 프로우팅게이트 전극을 형성하는 제5공정으로 이루어짐을 특징으로 하는 반도체장치의 제조방법.
- 상기 제1항의 제3공정에 있어서, 산소 플라즈마를 이용해서 포토레지스트막을 측면으로 1000Å내외로 제거함을 특징으로 하는 반도체 장치의 제조방법.
- 상기 제1항에 있어서, 개구부 산화막의 에칭을 건식에칭과 습식에칭의 비율이 6:4에서 9:1사이의 비율로 함을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 :최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870002321A KR890003219B1 (ko) | 1987-03-14 | 1987-03-14 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870002321A KR890003219B1 (ko) | 1987-03-14 | 1987-03-14 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880011917A true KR880011917A (ko) | 1988-10-31 |
| KR890003219B1 KR890003219B1 (ko) | 1989-08-26 |
Family
ID=19260071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870002321A KR890003219B1 (ko) | 1987-03-14 | 1987-03-14 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890003219B1 (ko) |
-
1987
- 1987-03-14 KR KR1019870002321A patent/KR890003219B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890003219B1 (ko) | 1989-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890003028A (ko) | 고저항 다결정 실리콘의 제조방법 | |
| KR950015677A (ko) | 반도체장치의 제조방법 | |
| KR880011917A (ko) | 반도체 장치의 제조방법 | |
| JPS57180176A (en) | Manufacturing method for semiconductor device | |
| KR880013236A (ko) | 반도체 장치의 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR950004583A (ko) | 박막 트랜지스터 제조방법 | |
| KR910013511A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
| KR930017148A (ko) | 반도체장치의 제조방법 | |
| KR920010836A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR940004853A (ko) | 박막 트랜지스터의 저항층 식각방법 | |
| KR980003884A (ko) | 레지스트 패턴 형성방법 | |
| KR930005252A (ko) | 박막 트랜지스터의 제조방법 | |
| KR940016610A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JPS54104782A (en) | Mos type semiconductor device | |
| KR940010203A (ko) | 반도체 장치에서의 콘택 홀 경사면 형성 방법 | |
| KR970003937A (ko) | 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법 | |
| KR900001024A (ko) | Sram의 제조방법 | |
| JPS56135936A (en) | Manufacture of semiconductor device | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR950009980A (ko) | 반도체 소자의 소오스/드레인 영역 형성방법 | |
| KR900002419A (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법과 그 반도체 집적소자 | |
| JPS56114375A (en) | Manufacture of nonvolatile semiconductor memory | |
| KR900002420A (ko) | 선택적 측면벽 도핑기술(sswdt)을 이용한 반도체 소자의 고농도 소스영역 및 캐패시터 표면영역 형성방법 | |
| KR920013625A (ko) | 반도체장치의 이온 주입 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050708 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |