KR890017773A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR890017773A KR890017773A KR1019880006444A KR880006444A KR890017773A KR 890017773 A KR890017773 A KR 890017773A KR 1019880006444 A KR1019880006444 A KR 1019880006444A KR 880006444 A KR880006444 A KR 880006444A KR 890017773 A KR890017773 A KR 890017773A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- semiconductor device
- manufacturing
- oxide film
- silicide layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 6
- 238000000034 method Methods 0.000 claims 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 4
- 150000003657 tungsten Chemical class 0.000 claims 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- 206010010144 Completed suicide Diseases 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부도면은 본 발명의 반도체 장치의 제조공정도.
※ 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판
Claims (4)
- 산화막위에 생성된 핵을 제거하는 방법에 있어서, 불순물(2)이 도우핑된 실리콘기판(1)상에 제 1 산화막(3)을 도포시킨 다음 시각하여 접촉구(4)를 형성하고, 접촉구(4)내에 텅스텐을 선택매몰 성장시켜 선택적 텅스텐막(5)을 형성하며, 상기 기판(1)상에 텅스텐 실리사이드(7)를 도포시켜 산화막(3)위에 생성된 텅스텐 핵(6)을 실리사이드화시킨 다음 상기 실리사이드층(7)을 식각시켜 텅스텐 핵(6)을 제거시키므로서 원하는 선택 매몰형상을 얻을 수 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기 기판(1)상에 텅스텐 실리사이드(7)를 감압화학 증착방법을 사용하여 2kÅ 두께로 도포시키는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 텅스텐 실리사이드층(7)을 플라즈마 방식으로 전면 건식식각시키는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 3 항에 있어서, 텅스텐 실리사이드층(7)의 전면 건식식각시 SF6/CCl4가스를 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880006444A KR910006091B1 (ko) | 1988-05-31 | 1988-05-31 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880006444A KR910006091B1 (ko) | 1988-05-31 | 1988-05-31 | 반도체 장치의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890017773A true KR890017773A (ko) | 1989-12-18 |
KR910006091B1 KR910006091B1 (ko) | 1991-08-12 |
Family
ID=19274808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880006444A KR910006091B1 (ko) | 1988-05-31 | 1988-05-31 | 반도체 장치의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910006091B1 (ko) |
-
1988
- 1988-05-31 KR KR1019880006444A patent/KR910006091B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910006091B1 (ko) | 1991-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900002415A (ko) | 반도체 제조방법 | |
KR960039157A (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
KR890017773A (ko) | 반도체 장치의 제조방법 | |
KR950012603A (ko) | 반도체 소자 제조 방법 | |
KR970077369A (ko) | 박막 트랜지스터의 제조 방법 | |
KR930005118A (ko) | 반도체 장치의 제조방법 | |
KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
KR950021090A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
KR930011116A (ko) | 반도체장치의 제조방법 | |
KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
KR940001279A (ko) | 반도체의 금속배선 형성방법 | |
KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
KR930024106A (ko) | 반도체 소자의 콘택형성방법 | |
KR900003976A (ko) | 반도체장치의 금속배선막 형성방법 | |
KR930005252A (ko) | 박막 트랜지스터의 제조방법 | |
KR920022477A (ko) | 반도체 장치의 비어 콘택 제조 방법 | |
KR940001268A (ko) | 반도체 소자의 자기정렬 콘택형성방법 | |
KR960026210A (ko) | 미세콘택 형성방법 | |
KR950020959A (ko) | 반도체 소자의 폴리실리콘 라인 형성방법 | |
KR960019606A (ko) | 반도체 소자의 폴리사이드 게이트 전극 형성 방법 | |
KR960005784A (ko) | 반도체 소자의 버리드 콘택홀 형성방법 | |
KR950001908A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970053021A (ko) | 반도체 소자의 형성 방법 | |
KR970018246A (ko) | 반도체 메모리 셀의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010706 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |