KR890017614A - 마이크로 컴퓨터 시스템 - Google Patents
마이크로 컴퓨터 시스템 Download PDFInfo
- Publication number
- KR890017614A KR890017614A KR1019890005469A KR890005469A KR890017614A KR 890017614 A KR890017614 A KR 890017614A KR 1019890005469 A KR1019890005469 A KR 1019890005469A KR 890005469 A KR890005469 A KR 890005469A KR 890017614 A KR890017614 A KR 890017614A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- bus
- cpu
- write operation
- ready signal
- Prior art date
Links
- 230000002457 bidirectional effect Effects 0.000 claims 3
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Microcomputers (AREA)
- Hardware Redundancy (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Peptides Or Proteins (AREA)
- Medicines Containing Material From Animals Or Micro-Organisms (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Mobile Radio Communication Systems (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 허용하는 통상의 마이크로컴퓨터 시스템 전체의 3차원도, 제 2도는 본 발명을 허용하는 통상의 마이크로컴퓨터 시스템 주요 소자의 블록도, 제 3도는 제조에 의한 80386 및 82385사이의 접속을 나타내는 블록도, 제 4도는 제 3도와 유사하지만, 선택적 포스팅 기록.
Claims (7)
- 마이크로컴퓨터 시스템이 CPU 및 캐시 서브 시스템을 접속하는 CPU로컬 버스와, 상기 CPU는 기록 동작의 완료전에 CPU준비 신호의 수신에 응답하는 포스트된 기록 동작에 대한 수단을 가지며. 램(RAM) 및 복수개의 어드레스 가능한 기능장치를 접속하는 시스템 버스수단과, 상기 시스템 버스수단은 기록 동작의 완료에서 준비 신호를 리턴시키며, 상기 시스템 버스 및 상기 CPU로컬 버스를 양 방향적으로 결합하기 위한 수단과, 포스트된 기록동작을 선택적으로 막기 위한 논리수단을 갖는 마이크로 컴퓨터 시스템을 제공하고, 상기 논리수단은 3) 상기 캐시 서브 시스템과 관련된 어드레스 범위 밖의 상기 CPU로컬 버스상의 어드레스 나타남을 지시하는 NCA신호를 발생시키기 위한 상기 CPU로컬 버스의 어드레스 버스 소자에 결합되는 어드레스 디코더 수단, 및 b) 상기 어드레스 가능한 기능장치의 하나로부터 상기 장치 준비 신호의 수신까지 상기 CPU준비신호를 억제하기 위한 상기 NCA신호에 응답하는 수단을 구비하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
- 제1항에 있어서, 상기 슬롯트에서 하나 이상의 어드레스 가능한 임의의 특징 장치를 접속하기 위한 복수개의 임의의 특징장치를 갖는 임의 특징 버스와, 여기서 상기 어드레스 가능 임의의 특정장치는 모든 다른 소자와 동일한 데이타 폭을 갖거나 갖지 않으며, 상기 시스템 버스가 상기 어드레스 가능한 임의 특징 장치의 하나에 대한 기록 동작의 완료에서 상기 준비 신호를 리턴시키므로 상기 시스템 버스까지 임의의 특정버스를 양 방향으로 결합하기 위한 제2결합수단과, 상기 캐시 서브 시스템과 관련된 어드레스 범위의 외부 어드레스를 갖는 어느 한 임의의 특징 장치까지 포스트된 기록동작을 선택적으로 방지하는 로직 수단을 구비하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
- 제1항에 있어서, 결합용 수단이 상기 CPU로컬 버스 및 출력에서 상기 시스템 버스까지의 입력을 갖는 어드레스 버퍼와, 상기 어드레스 버퍼는 레치 인에이블 제어 입력 및 출력 인에이블 제어 입력을 가지고, 상기 CPU로컬 버스에 결합되는 제1단자 및 상기 시스템 버스에 결합되는 제2단자를 갖는 양방향 데이타 버퍼와, 상기 양방향 데이타 버퍼는 입력 인에이블 제어 입력, 출력 인에이블 제어 입력 및 방향 제어 입력을가지며, 상기 어드레스 버퍼 및 양 방향 데이타 버퍼까지 상기 모든 제어 입력을 발생시키기 위한 제어수단을 포함하는 로직 수단을 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
- 제3항에 있어서, 상기 로직 수단이 상기 시스템 버스 수단에서 상기 준비 신호를 받기 전에 상기 CPU준비 신호를 발생시키기 위한 캐시 서브 시스템과 관련된 어드레스 범위내의 어드레스 나타남을 지시하는 어드레스 디코더 수단에서 신호까지 응답하는 수단을 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
- 제4항에 있어서, 상기 어드레스 디코더 수단은 상기 나타난 어드레스가 상기 캐시 서브 시스템과 관련된 범위내에 있다면 결정하도록 나타난 어드레스의 전부보다 작게 응답하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
- 제5항에 있어서, 상기 신호에 응답하는 상기 수단이 프로그램 가능한 어레이 로직을 구비하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
- 제6항에 있어서, 상기 CPU가 80386을 구비하고, 상기 캐시 서브 시스템이 82385캐시 제어기, 캐시 메모리 및 프로그램 가능한 어레이 로직 장치를 구비하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19889388A | 1988-05-26 | 1988-05-26 | |
| US198,893 | 1988-05-26 | ||
| US198893 | 1988-05-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890017614A true KR890017614A (ko) | 1989-12-16 |
| KR930001585B1 KR930001585B1 (ko) | 1993-03-05 |
Family
ID=22735311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890005469A KR930001585B1 (ko) | 1988-05-26 | 1989-04-26 | 마이크로 컴퓨터 시스템 |
Country Status (24)
| Country | Link |
|---|---|
| EP (1) | EP0343768B1 (ko) |
| JP (1) | JPH0218640A (ko) |
| KR (1) | KR930001585B1 (ko) |
| CN (1) | CN1019153B (ko) |
| AT (1) | ATE125051T1 (ko) |
| AU (1) | AU611288B2 (ko) |
| BE (1) | BE1002652A4 (ko) |
| BR (1) | BR8902381A (ko) |
| CA (1) | CA1314330C (ko) |
| DE (2) | DE68923402T2 (ko) |
| DK (1) | DK189789A (ko) |
| ES (1) | ES2075044T3 (ko) |
| FI (1) | FI891785A (ko) |
| FR (1) | FR2632095A1 (ko) |
| GB (1) | GB2219107A (ko) |
| HK (1) | HK23796A (ko) |
| IT (1) | IT1230190B (ko) |
| MX (1) | MX171667B (ko) |
| MY (1) | MY108557A (ko) |
| NL (1) | NL8901255A (ko) |
| NO (1) | NO174984C (ko) |
| NZ (1) | NZ228784A (ko) |
| PT (1) | PT90632B (ko) |
| SE (1) | SE8901305L (ko) |
-
1989
- 1989-03-03 DE DE68923402T patent/DE68923402T2/de not_active Expired - Fee Related
- 1989-03-03 GB GB8904918A patent/GB2219107A/en not_active Withdrawn
- 1989-03-03 EP EP89302135A patent/EP0343768B1/en not_active Expired - Lifetime
- 1989-03-03 ES ES89302135T patent/ES2075044T3/es not_active Expired - Lifetime
- 1989-03-03 AT AT89302135T patent/ATE125051T1/de not_active IP Right Cessation
- 1989-03-25 DE DE3909909A patent/DE3909909A1/de active Granted
- 1989-04-11 SE SE8901305A patent/SE8901305L/ not_active Application Discontinuation
- 1989-04-11 FR FR8905076A patent/FR2632095A1/fr active Pending
- 1989-04-14 FI FI891785A patent/FI891785A/fi not_active Application Discontinuation
- 1989-04-18 NZ NZ228784A patent/NZ228784A/en unknown
- 1989-04-18 NO NO891582A patent/NO174984C/no unknown
- 1989-04-19 DK DK189789A patent/DK189789A/da not_active Application Discontinuation
- 1989-04-20 BE BE8900438A patent/BE1002652A4/fr not_active IP Right Cessation
- 1989-04-25 CN CN89102629A patent/CN1019153B/zh not_active Expired
- 1989-04-26 KR KR1019890005469A patent/KR930001585B1/ko not_active IP Right Cessation
- 1989-04-26 CA CA000597891A patent/CA1314330C/en not_active Expired - Fee Related
- 1989-04-26 MY MYPI89000550A patent/MY108557A/en unknown
- 1989-05-05 AU AU34098/89A patent/AU611288B2/en not_active Ceased
- 1989-05-12 JP JP1117621A patent/JPH0218640A/ja active Pending
- 1989-05-19 NL NL8901255A patent/NL8901255A/nl not_active Application Discontinuation
- 1989-05-23 PT PT90632A patent/PT90632B/pt not_active IP Right Cessation
- 1989-05-24 BR BR898902381A patent/BR8902381A/pt unknown
- 1989-05-24 IT IT8920625A patent/IT1230190B/it active
- 1989-05-26 MX MX016202A patent/MX171667B/es unknown
-
1996
- 1996-02-08 HK HK23796A patent/HK23796A/xx not_active IP Right Cessation
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
| KR890017604A (ko) | 마이크로 컴퓨터 시스템 | |
| KR860006743A (ko) | 데이타 처리 시스템 | |
| KR930016888A (ko) | 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법 | |
| KR860003556A (ko) | 인터럽트 제어 시스템 | |
| KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
| KR900000771A (ko) | 병렬처리장치 | |
| KR890017619A (ko) | 다중-버스 마이크로 컴퓨터 시스템 | |
| KR880011676A (ko) | 캐쉬 메모리를 사용한 블록 액세스 방식 | |
| KR890017614A (ko) | 마이크로 컴퓨터 시스템 | |
| GB1457030A (en) | Data processing system | |
| KR880006607A (ko) | 캐쉬 디렉토리 및 캐쉬 메모리를 가진 마이크로 프로세서 시스템 | |
| KR910007400B1 (ko) | Dma 제어기와 결합한 인터페이스 회로 | |
| KR890003024Y1 (ko) | 캐쉬 메모리 제어회로 | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| KR940008559Y1 (ko) | I/o 메모리 영역 확장회로 | |
| JPH03283188A (ja) | メモリ・システム | |
| KR930023847A (ko) | 병렬 프로세서 시스템 | |
| KR910001640Y1 (ko) | D-ram 확장회로 | |
| KR970002614A (ko) | 프로그램 카운터 데이타를 이용한 오동작 방지회로 | |
| KR940004447A (ko) | 버스 제어논리장치 | |
| KR950006568A (ko) | 메모리 백업회로 | |
| KR970062917A (ko) | 저장 확인 기능을 갖는 지연에 무관한 비동기형 피포(fifo)장치 | |
| KR950025548A (ko) | 베사 로컬버스와 아이사 버스의 겸용회로 | |
| KR880004382A (ko) | 마이크로 컴퓨터 시스템 및 그 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |