KR930023847A - 병렬 프로세서 시스템 - Google Patents

병렬 프로세서 시스템 Download PDF

Info

Publication number
KR930023847A
KR930023847A KR1019920009224A KR920009224A KR930023847A KR 930023847 A KR930023847 A KR 930023847A KR 1019920009224 A KR1019920009224 A KR 1019920009224A KR 920009224 A KR920009224 A KR 920009224A KR 930023847 A KR930023847 A KR 930023847A
Authority
KR
South Korea
Prior art keywords
main processor
coprocessor
input
control
state
Prior art date
Application number
KR1019920009224A
Other languages
English (en)
Other versions
KR100238174B1 (ko
Inventor
고진신
Original Assignee
정용문
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정용문, 삼성전자 주식회사 filed Critical 정용문
Priority to KR1019920009224A priority Critical patent/KR100238174B1/ko
Publication of KR930023847A publication Critical patent/KR930023847A/ko
Application granted granted Critical
Publication of KR100238174B1 publication Critical patent/KR100238174B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 복수의 프로세서를 가지는 시스템에 관한 것으로 특히 상기 복수의 프로세서는 모두 중앙처리장치 즉CPU로서 역할을 할 수 있으며 그 하나를 주프로세서라 하고 다른 하나늘 보조프로세서라 할 때 상기 주프로세서 및 상기 보조프로세서에 의하여 액세스가 가능한 쌍방향 램을 채용하고 그의 특정비트를 상기 두 프로세서가 일정기간을 두고 세트/리세트하도록 함으로써 상호 고장을 진단할 수 있도록하며 상기 주프로세서에 연결되는 메모리부 및 상태디코더는 각각의 스위칭버퍼를 통하여 상기 보조프로세서에도 연결되도록하여 주프로세서가 고장시 상기 각각의 스위칭버퍼를 통하여 메모리부 및 주프로세서의 상태디코더가 상기 보조프로세서의 제어를 받도록 함으로써 주프로세서의 고장시에 시스템이 정지하지 않고 상기 보조프로세서가 시스템을 제어하도록 하는 것이다.

Description

병렬 프로세서 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 블럭도이다.

Claims (2)

  1. 컴퓨터시스템에 있어서, 주프로세서 및 보조프로세서와; 상기 주프로세서의 제어를 받아 데이타의 기입 및 독출이 수행되는 메모리부와; 시스템과 외부입/출력을 인터페이스하는 입/출력포트와; 상기 주프로세서의 상태를 독출하여 추 함으로써 입/출력포트의 동작시 제어신호로 이용하게 하는 제1-상태디코더와; 상기 보조프로세서의 제어를 받아 데이타의 기입 및 독출이 수행되는 쌍방향 램과; 상기 보조프로세서의 상태를 독출하여 출력함으로써 상기 쌍방향 램의 동작시 제어신호로 이용하게 하는 제2-상태디코더와; 상기 주프로세서와 상기 메모리부를 연결하는 데이타버스와 상기 보조프로세서와 상기 쌍방향 램을 연결하는 데이타버스사이에 연결되어 상기 주프로세서가 정상인 경우에는 차단되고 비정상인 경우에는 도통되어 상기 보조프로세서가 상기 메모리부를 직접 제어할 수 있도록 하는 제1-스위칭버퍼와; 상기 제1-상태디코더의 입력단자와 상기 제2-상태디코더의 입력단자에 연결되어 상기 주프로세서가 정상인 경우에는 차단되고 비정상인 경우에는 도통됨으로써 상기 보조프로세서가 상기 제1-상태디코더로 직접 연결되도록 하는 제2-스위칭버퍼를 구비하며 상기 주프로세서는 상기 입/출력포트를 통하여 상기 쌍방향램에 연결되는 것으로 정상시에는 상기 주프로세서 및 상기 보조프로세서가 일정기간을 주기로 상기 쌍방향 램의 특정비트를 세트/리세트하게 함으로써 상호 고장을 검출하도록하고 상기 주프로세서가 고장시 상기 보조프로세서는 상기 주프로세서를 리세트하고 그 제어권을 상기 제1-스위칭 버퍼 및 제2-스위칭버퍼를 통하여 획득하게되는 것을 특징으로 하는 병렬 프로세서 시스템.
  2. 상기 쌍방향 램은 정상시에는 복수의 영역으로 나누어져 상기 주프로세서 및 상기 보조프로세서에 의해 동시에 액세스가 가능하도록 하는 것을 특징으로 하는 병렬 프로세서 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920009224A 1992-05-28 1992-05-28 병렬 프로세서 시스템 KR100238174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920009224A KR100238174B1 (ko) 1992-05-28 1992-05-28 병렬 프로세서 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920009224A KR100238174B1 (ko) 1992-05-28 1992-05-28 병렬 프로세서 시스템

Publications (2)

Publication Number Publication Date
KR930023847A true KR930023847A (ko) 1993-12-21
KR100238174B1 KR100238174B1 (ko) 2000-01-15

Family

ID=19333817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009224A KR100238174B1 (ko) 1992-05-28 1992-05-28 병렬 프로세서 시스템

Country Status (1)

Country Link
KR (1) KR100238174B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575957B1 (ko) * 1998-12-30 2006-08-23 삼성전자주식회사 전송장치에서 서비스 유지장치 및 방법_
KR101251808B1 (ko) * 2011-10-28 2013-04-09 주식회사 현대케피코 듀얼 ｅｍｓ 및 그 제어 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106294546B (zh) * 2016-07-22 2019-04-16 北京英诺威尔科技股份有限公司 一种内存存储设备端口状态数据的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575957B1 (ko) * 1998-12-30 2006-08-23 삼성전자주식회사 전송장치에서 서비스 유지장치 및 방법_
KR101251808B1 (ko) * 2011-10-28 2013-04-09 주식회사 현대케피코 듀얼 ｅｍｓ 및 그 제어 방법

Also Published As

Publication number Publication date
KR100238174B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
ATE216097T1 (de) Prozessorbrücke mit nachschreibspüffer
KR950033777A (ko) 컴퓨터 시스템에서 전력 소모를 감소시키기 위한 방법 및 장치
EP0377990A3 (en) Data processing systems
US4972317A (en) Microprocessor implemented data processing system capable of emulating execution of special instructions not within the established microprocessor instruction set by switching access from a main store portion of a memory
KR960018880A (ko) 배경 모드에서 투명 동작을 갖는 데이타 처리기 및 그 방법
KR890017615A (ko) 멀티포트 캐시메모리를 가지는 멀티프로세서 시스템
KR900000771A (ko) 병렬처리장치
JPH01124031A (ja) マイクロ・コンピュータ
KR930023847A (ko) 병렬 프로세서 시스템
GB1535185A (en) Multiprocessor data processing system peripheral equipment access unit
JPS5714952A (en) Doubled computer control system
JPS6022250A (ja) コンピユ−タ装置
KR970076252A (ko) 마이크로컴퓨터
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR920010385A (ko) 프로그램어블 로직 컨트롤러 회로
KR950020230A (ko) 멀티 프로세서 시스템의 메모리 공유 액세스 제어 장치
SU1564620A2 (ru) Устройство дл управлени микропроцессорной системой
KR950022425A (ko) 디엠에이(dma)가 가능한 통신코프러세서 보드
JPS59111557A (ja) アドレス変換装置
SU1654871A1 (ru) Запоминающее устройство дл микропроцессорной вычислительной системы
KR920009444B1 (ko) 2개의 버스 구조를 갖는 메모리 서브시스템
EP0263286A2 (en) Data processing system for emulating the execution of instructions
KR950013295A (ko) 이중화 시스템
JPS5789163A (en) Common memory access system
KR970049517A (ko) 고속 중형컴퓨터에 있어서 isdn보드의 데이타 전달방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051007

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee