KR890013653A - 집적반도체 기억장치의 용장성 디코더 - Google Patents

집적반도체 기억장치의 용장성 디코더 Download PDF

Info

Publication number
KR890013653A
KR890013653A KR1019890001524A KR890001524A KR890013653A KR 890013653 A KR890013653 A KR 890013653A KR 1019890001524 A KR1019890001524 A KR 1019890001524A KR 890001524 A KR890001524 A KR 890001524A KR 890013653 A KR890013653 A KR 890013653A
Authority
KR
South Korea
Prior art keywords
circuit
decoder
memory device
semiconductor memory
redundancy
Prior art date
Application number
KR1019890001524A
Other languages
English (en)
Other versions
KR970010645B1 (ko
Inventor
쿠르트 호프만
한스-디이터 오베를레
라인너 클라우스
오스카 코바릭
베른하르트 루스티히
Original Assignee
드로스트, 후흐스
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 드로스트, 후흐스, 지멘스 악티엔게젤샤프트 filed Critical 드로스트, 후흐스
Publication of KR890013653A publication Critical patent/KR890013653A/ko
Application granted granted Critical
Publication of KR970010645B1 publication Critical patent/KR970010645B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

집적반도체 기억장치의 용장성 디코더
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 가장 최근에 개발된 용장성 디코더의 일부의 회로도.
제2도는 본 발명에 따르는 구성을 내부에 통합하고 있는 제1도의 부분도.

Claims (8)

  1. 하나의 스위칭 트랜지스터와 절단된 그리고 원래대로인 각각의 상태를 갖는 하나의 가분접속과, 최소한 하나의 충전 트랜지스터를 포함하고 있는 복수의 디코더 단을 갖는 집적 반도체 기억장치의 용장성 디코더로서, 각각의 디코더 단에, 각각의 디코더 단들의 상기 스위칭 트랜지스터와 상기 가분접속과의 사이에 접속된 하나의 번지지정회로로 구성되어 있으며, 상기 가분접속의 상기 절단된 상태는 각각의 상기 가분접속이 원상태대로 있을 때 상기 번지 지정회로에 의해 전기적으로 시뮬레이션 되는 것을 특징으로 하는 집적반도체 기억장치의 용장성 디코더.
  2. 제1항에 있어서, 상기 번지 지정회로는 각각의 디코더 단에 할당된 번지 신호에 의해서 뿐만아니라 제어신호에 의해서 도입 가능한 메모리 기능을 갖는 하나의 메모리회로를 포함하며, 상기 메로리회로는 절단된 가분접속의 상태의 시뮬레이션을 제어하는 출력신호에 대한 출력을 갖는 것을 특징으로 하는 집적반도체 기억장치의 용장성 디코더.
  3. 제2항에 있어서, 하나의 제어 트랜지스터는 상기 번지 신호를 상기 메모리회로에 공급하기 위하여 상기 메모리회로에 접속되어 있는 것을 특징으로 하는 집적반도체 기억장치의 용장성 디코더.
  4. 제2항에 있어서, 상기 메모리회로는 쌍안정 플립플롭 회로인 것을 특징으로하는 집적반도체 기억장치의 용장성 디코더.
  5. 제4항에 있어서, 상기 쌍안전 플립플롭회로는 RS타입인 것을 특징으로 하는 집적반도체 기억장치의 용장성 디코더.
  6. 제1항에 있어서, 상기 반도체 기억장치는 자체에 인가되는 공급전위를 갖고 있으며, 상기 번지 지정회로는 상기 번지 지정회로를 제어하기 위하여 상기 공급전위에 의해 도입 가능한 메모리기능을 갖는 메모리회로를 포함하는 것을 특징으로 하는 집적반도체 기억장치의 용장성 디코더.
  7. 제1항에 있어서, 상기 반도체 기억장치는 자체에 인가된 기준전위를 가지며, 상기 번지 지정회로는 상기 번지 지정회로를 제어하기 위하여 상기 기준전위에 의해 도입 가능한 하나의 메모리기능을 갖는 하나의 메모리회로를 포함하는 것을 특징으로 하는 집적반도체 기억장치의 용장성 디코더.
  8. 제1항에 있어서, 상기 번지 지정회로는 하나의 메모리 회로를 포함하며, 상기 메모리회로를 상기 스위칭 트랜지스터와 상기 가분접속에 접속시키는 용장성 트랜지스터를 포함하는 것을 특징으로 하는 집적반도체 기억장치의 용장성 디코더.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890001524A 1988-02-10 1989-02-10 집적반도체 기억장치의 용장성 디코더 KR970010645B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP3804065.4 1988-02-10
DE3804065 1988-02-10

Publications (2)

Publication Number Publication Date
KR890013653A true KR890013653A (ko) 1989-09-25
KR970010645B1 KR970010645B1 (ko) 1997-06-28

Family

ID=6347080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890001524A KR970010645B1 (ko) 1988-02-10 1989-02-10 집적반도체 기억장치의 용장성 디코더

Country Status (7)

Country Link
US (1) US4922134A (ko)
EP (1) EP0327861B1 (ko)
JP (1) JPH01251398A (ko)
KR (1) KR970010645B1 (ko)
AT (1) ATE87753T1 (ko)
DE (1) DE58903906D1 (ko)
HK (1) HK9095A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58908287D1 (de) * 1989-06-30 1994-10-06 Siemens Ag Integrierte Schaltungsanordnung.
US5124596A (en) * 1989-09-18 1992-06-23 Analog Devices, Inc. Single-temperature-trimmable fet input circuit having active channel segments of different areas
US5031152A (en) * 1989-09-29 1991-07-09 Sgs-Thomson Microelectronics, Inc. Test circuit for non-volatile storage cell
JP2723338B2 (ja) * 1990-04-21 1998-03-09 株式会社東芝 半導体メモリ装置
US5270976A (en) * 1990-06-19 1993-12-14 Texas Instruments Incorporated Laser link decoder for DRAM redundancy scheme
NL9001558A (nl) * 1990-07-09 1992-02-03 Philips Nv Stabiel dissipatie-arm referentiecircuit.
US5237537A (en) * 1991-06-12 1993-08-17 Etron Technology, Inc. Fast compare circuit particularly for memory with redundant addressing components
US5206583A (en) * 1991-08-20 1993-04-27 International Business Machines Corporation Latch assisted fuse testing for customized integrated circuits
US5294846A (en) * 1992-08-17 1994-03-15 Paivinen John O Method and apparatus for programming anti-fuse devices
JP2734315B2 (ja) * 1992-09-24 1998-03-30 日本電気株式会社 半導体メモリ装置
US5396130A (en) * 1993-06-29 1995-03-07 International Business Machines Corporation Method and apparatus for adaptive chip trim adjustment
US5404331A (en) * 1993-07-30 1995-04-04 Sgs-Thomson Microelectronics, Inc. Redundancy element check in IC memory without programming substitution of redundant elements
US6134176A (en) * 1998-11-24 2000-10-17 Proebsting; Robert J. Disabling a defective element in an integrated circuit device having redundant elements
DE19901206C2 (de) * 1999-01-14 2003-02-06 Infineon Technologies Ag Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers
US6781437B2 (en) * 2001-07-11 2004-08-24 Infineon Technologies Aktiengesellschaft Zero static power programmable fuse cell for integrated circuits
US6839298B2 (en) * 2001-07-11 2005-01-04 Infineon Technologies Aktiengesellschaft Zero static power fuse cell for integrated circuits
US6603344B2 (en) * 2001-07-11 2003-08-05 Infineon Technologies Ag Zero static power programmable fuse cell for integrated circuits

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755791A (en) * 1972-06-01 1973-08-28 Ibm Memory system with temporary or permanent substitution of cells for defective cells
US4055754A (en) * 1975-12-22 1977-10-25 Chesley Gilman D Memory device and method of testing the same
US4104735A (en) * 1976-09-15 1978-08-01 Siemens Aktiengesellschaft Arrangement for addressing a MOS store
DE3030852A1 (de) * 1980-08-14 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer die pruefung von speicherzellen programmierbarer mos-integrierter halbleiterspeicher
US4546455A (en) * 1981-12-17 1985-10-08 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device
JPS5979487A (ja) * 1982-10-27 1984-05-08 Nec Corp デコ−ダ回路
JPS59124098A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体メモリの冗長デコ−ダ
US4538247A (en) * 1983-01-14 1985-08-27 Fairchild Research Center Redundant rows in integrated circuit memories
US4672240A (en) * 1983-02-07 1987-06-09 Westinghouse Electric Corp. Programmable redundancy circuit
DE3318564A1 (de) * 1983-05-20 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Integrierte digitale mos-halbleiterschaltung
JPS60101196U (ja) * 1983-12-13 1985-07-10 篠原　友義 筆記具
DE3477973D1 (en) * 1984-08-02 1989-06-01 Siemens Ag Integrated write-read memory
DE3576755D1 (de) * 1984-12-28 1990-04-26 Siemens Ag Integrierter halbleiterspeicher.
JPS6265300A (ja) * 1985-09-18 1987-03-24 Toshiba Corp 半導体記憶装置
US4714839A (en) * 1986-03-27 1987-12-22 Advanced Micro Devices, Inc. Control circuit for disabling or enabling the provision of redundancy
JPS62250600A (ja) * 1986-04-22 1987-10-31 Sharp Corp 半導体集積回路装置
JPS632351A (ja) * 1986-06-20 1988-01-07 Sharp Corp 半導体装置
US4689494A (en) * 1986-09-18 1987-08-25 Advanced Micro Devices, Inc. Redundancy enable/disable circuit
JP2603206B2 (ja) * 1987-03-16 1997-04-23 シーメンス、アクチエンゲゼルシヤフト 多段集積デコーダ装置

Also Published As

Publication number Publication date
KR970010645B1 (ko) 1997-06-28
HK9095A (en) 1995-01-27
DE58903906D1 (de) 1993-05-06
US4922134A (en) 1990-05-01
EP0327861A1 (de) 1989-08-16
ATE87753T1 (de) 1993-04-15
JPH01251398A (ja) 1989-10-06
EP0327861B1 (de) 1993-03-31

Similar Documents

Publication Publication Date Title
KR890013653A (ko) 집적반도체 기억장치의 용장성 디코더
EP0675439B1 (en) Fuse circuitry which can emulate fuse blowing
KR910003670A (ko) 정적형 반도체 기억장치
US5031142A (en) Reset circuit for redundant memory using CAM cells
KR950006850A (ko) 선택기 회로
KR930018850A (ko) 출력 버퍼장치
KR970012793A (ko) 불량 구제 판정 회로
JPS59142800A (ja) 半導体集積回路装置
DE68926159D1 (de) Halbleiterspeichergerät mit verbessertem Redundanzdekoder
KR890005622A (ko) 단일칩 마이크로 컴퓨터
KR950006859A (ko) 기억 장치
KR880014577A (ko) 리던던트 저장공간을 갖고 있는 메모리
KR920013455A (ko) 반도체 장치
KR900011012A (ko) 반도체 메모리 집적회로
KR910007276A (ko) 직접회로소자용 테스트 회로와 집적회로의 테스트중 구성 비트를 프로그래밍하는 방법
ATE97770T1 (de) Einschaltruecksetzschaltungsanordnungen.
KR900002323A (ko) 메모리 셀의 센스앰프 구동회로
KR910007128A (ko) 프로그램가능 논리 집적회로소자와 이를 위한 전원장치 및 전원공급 방법
KR910019055A (ko) 반도체 메모리 장치
US4719598A (en) Bit addressable programming arrangement
US4531065A (en) Current injection type logical operation circuit arrangement including a I2 L circuit device comprising I2 L elements
KR870011622A (ko) 판독 전용 메모리(read only memory)
KR920022148A (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR920009061B1 (ko) 휴즈를 이용한 디코딩회로
KR900019045A (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee