KR890007437A - 엠엔오에스 커패시터의 제조방법 - Google Patents
엠엔오에스 커패시터의 제조방법 Download PDFInfo
- Publication number
- KR890007437A KR890007437A KR870012257A KR870012257A KR890007437A KR 890007437 A KR890007437 A KR 890007437A KR 870012257 A KR870012257 A KR 870012257A KR 870012257 A KR870012257 A KR 870012257A KR 890007437 A KR890007437 A KR 890007437A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- type
- manufacturing
- capacitor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000003990 capacitor Substances 0.000 title claims 3
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a-b도는 본 발명의 방법에 의한 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : p형 실리콘기판 12 : n형 에피텍셜층
13, 13' : 산화막층 13'' : 얇은 산화막층
14 : p+형 분리확산영역 15 : n+형 확산영역
16, 17 : 나이트라이드 18,18' : 금속층
Claims (1)
- P형 실리콘기판(11)에 n형 에피텍셜층(12) 및 산화막층(13), P+형 분리확산영역(14)을 형성하고, 산화막층(13)을 부분 에칭하여, n형 에피텍셜층(12)에 n+형 확산영역(15)을 형성한 후 산화막층(13')을 형성하는 엠엔오에스 커패시터의 제조방법에 있어서, 상기 산화막층(13)(13')의 상부에 PE CVD법으로 수천 Å 두께의 나이트라이드(16)를 형성하고, 얇은 산화막층(13'')을 형성할 영역의 나이트라이드(16) 및 산화막층 (13')을 에칭하여 얇은 산화막층(13'')을 형성하며, LP CVD법으로 수백 Å두께의 나이트라이드(17)을 형성하며, 금속층(18)을 형성할 부위의 나이트라이드(17)(16)만을 남기고 나머지의 나이트라이드(17)(16)을 제거한 후 금속층(18)을 형성함을 특징으로 하는 엠엔오에스 커패시터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870012257A KR900001400B1 (ko) | 1987-10-31 | 1987-10-31 | 엠엔오에스 커패시터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870012257A KR900001400B1 (ko) | 1987-10-31 | 1987-10-31 | 엠엔오에스 커패시터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890007437A true KR890007437A (ko) | 1989-06-19 |
| KR900001400B1 KR900001400B1 (ko) | 1990-03-09 |
Family
ID=19265704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870012257A KR900001400B1 (ko) | 1987-10-31 | 1987-10-31 | 엠엔오에스 커패시터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900001400B1 (ko) |
-
1987
- 1987-10-31 KR KR1019870012257A patent/KR900001400B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900001400B1 (ko) | 1990-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
| KR880002256A (ko) | 반도체장치의 제조방법 | |
| KR880003432A (ko) | 쇼트키 트랜지스터 장치 | |
| KR950026032A (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| KR890007437A (ko) | 엠엔오에스 커패시터의 제조방법 | |
| KR920003546A (ko) | 반도체 제조방법 | |
| KR910008802A (ko) | 반도체장치의 제조방법 | |
| KR920007222A (ko) | Lpcvd질화막 제조공정을 이용한 p-n접합 제조방법 | |
| KR960019514A (ko) | 반도체소자의 접촉창 형성방법 | |
| KR900001030A (ko) | 고전압용 반도체 소자 및 그 제조방법 | |
| KR910017666A (ko) | 트랜지스터 제조방법 | |
| KR910005306A (ko) | Cvd법을 이용한 새부리 없는 격리 공정방법 | |
| KR960005880A (ko) | 반도체 바이폴라소자의 메몰층형상방법 | |
| KR920001677A (ko) | 격리막 제조방법 | |
| KR930015084A (ko) | 박막 트랜지스터의 구조와 그 제조방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR910017663A (ko) | 트랜지스터 제조방법 | |
| KR920015451A (ko) | 트랜지스터의 격리층 형성방법 | |
| KR920007147A (ko) | 산화막의 자기정합에 의한 바이폴라 트랜지스터의 메몰층과 웰 형성방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR930017212A (ko) | Mesfet 제조방법 | |
| KR970053420A (ko) | 반도체장치의 필드산화막 형성방법 | |
| KR920001743A (ko) | Ldd구조 및 제조방법 | |
| KR930001353A (ko) | 바이모스 제조방법 | |
| KR960026581A (ko) | 반도체 소자의 필드산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030218 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |