KR900001400B1 - 엠엔오에스 커패시터의 제조방법 - Google Patents
엠엔오에스 커패시터의 제조방법 Download PDFInfo
- Publication number
- KR900001400B1 KR900001400B1 KR1019870012257A KR870012257A KR900001400B1 KR 900001400 B1 KR900001400 B1 KR 900001400B1 KR 1019870012257 A KR1019870012257 A KR 1019870012257A KR 870012257 A KR870012257 A KR 870012257A KR 900001400 B1 KR900001400 B1 KR 900001400B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- oxide layer
- type
- diffusion region
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 6
- 150000004767 nitrides Chemical class 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
Abstract
내용 없음.
Description
제1a-f도는 종래의 방법에 의한 제조 공정도.
제2a-b도는 본 발명의 방법에 의한 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : p형 실리콘기판 12 : n형 에피텍셜층
13, 13' : 산화막층 13'' : 얇은 산화막층
14 : p+형 분리확산영역 15 : n+형 확산영역
16, 17 : 나이트라이드 18,18' : 금속층
본 발명은 반도체 소자에 있어서, 나이트라이드(Nitride)를 형성하여 일정량의 커패시턴스(Capacitance)를 갖는 엠엔오에스 커패시터(Metal Nitride Oxide Semiconductor Capacitor)의 제조방법에 관한 것으로, 특히 두개의 나이트라이드를 형성하여 정밀도가 높은 커패시턴스를 갖게 하는 엠엔오에스 커패시터의 제조방법에 관한 것이다.
종래의 엠엔오에스 커패시터의 제조방법에 제1도의 도면을 참조하여 설명하면 다음과 같다.
1. 제1a도에 도시된 바와같이 p형 실리콘 기판(1)에 n형 에피덱셜층(2)을 형성하고, 산화막층(3)을 형성하며, 인접된 다른 소자들과 격리시키기 위하여 산화막층(3)을 에칭하고, n형 에피텍셜층(2)에 p+형 분리확산영역(4)을 형성한 후 다시 산화막층(3)을 형성한다.
2. 제1b도에 도시된 바와같이 n형 에피텍셜층(2)의 n+형 확산영역(5)을 형성할 부위의 산화막층(3)을 에칭하고, n+형 확산영역(5)을 형성한 후 다시 산화막층(3')을 형성한다.
3. 제1c도에 도시된 바와같이 n+형 확산 영역(5)의 얇은 산화막층을 형성할 부위의 산화막층(3')을 에칭한다.
4. 제1d도에 도시된 바와같이 노출된 n+형 확산영역(5)에 얇은 산화막층(3'')을 형성한다.
5. 제1f도에 도시된 바와같이 산화막층(3)(3')(3'')의 상부에 나이트라이드(6)을 형성한다.
6. 제1f도에 도시된 바와같이 얇은 산화막층(3'')의 주변의 금속층(7)을 형성할 부위의 나이트라이드(6)만을 남기고 나머지의 나이트라이드(6)는 제거하며, n+형 확산영역(5)의 일측의 산화막층(3')을 에칭한 후 나이트라이드(6)의 상부와 노출된 n+형 확산영역(5)의 상부에 금속층(7)(7')을 형성한다.
이와 같이 제조된 종래의 엠엔오에스 커패시터는 유전율이 큰 나이트라이드(6)을 산화막층(3'')과 금속층(7)의 사이에 형성시켜 n+형 확산영역(5)과 금속층(7)간에 높은 커패시턴스를 갖게 되고, 또한 나이트라이드(6)의 내전압이 높아 n+형 확산영역(5)과 금속층(7)간에는 높은 항복전압(break down Voltage)을 갖게 된다.
그러나, 이와 같이 제조되는 종래의 엠엔오에스 커패시터는 n+형 확산영역(5)과 금속층(7)사이의 커패시턴스가 얇은 산화막층(3'')뿐만 아니라 산화막층(3')에서도 존재하게 되므로 정확한 커패시턴스를 갖게 제조하기 어려운 결함이 있었다.
본 발명은 이와 같은 종래의 결함을 감안하여, 정밀도가 높은 커패시턴스를 갖는 엠엔오에스 커패시터의 제조방법을 창안한 것이다.
본 발명에 의한 엠엔오에스 커패시터의 제조방법을 제2도의 제조공정도를 참조하여 상세히 설명하면 다음과 같다.
1. 제2a도에 도시한 바와같이 p형 실리콘기판(11)에 n형 에피텍셜층(12)을 형성하고, 산화막층(13)을 형성하며, 인접된 다른 소자들과 격리시키기 위하여 산화막층(13)을 부분적으로 에칭하고, n형 에피텍셜층(12)에 p+형 분리확산영역(14)을 형성한 후 다시 산화막층(13)을 형성한다.
2. 제2b도에 도시한 바와같이 n형 에피텍셜층(12)의 n+형 확산영역(15)을 형성할 부위의 산화막층(13)을 에칭하고, n+형 확산영역(15)을 형성한 후 다시 산화막층(13')을 형성한다.
3. 제2c도에 도시한 바와같이, PE CVD(Plasma Enhancement Chemical Vapor Deposition)법으로 수천 Å 두께의 나이트라이드(16)를 형성한다. 여기서, 나이트라이드(16)는 그 두께가 수천 Å으로 매우 두껍고, 질(quality)은 좋지 않아도 무방하므로 확산율이 큰 PE CVD법으로 사용한 것이다.
4. 제2d도에 도시한 바와같이 얇은 산화막층(13'')을 형성할 영역의 나이트라이드(16) 및 산화막층(13')을 에칭하고, 얇은 산화막층(13'')을 형성한다.
5. 제2e도에 도시한 바와같이 LP CVD(Low Pressure CVD) 법으로 수백 Å 두께의 나이트라이드(17)를 형성한다. 여기서, 나이트라이드(17)는 수백 Å의 두께로 얇아 항복전압이 낮으므로 고질(high-quality) 및 고농도를 갖게 LP CVD법으로 형성하여 항복전압을 높히기 위한 것이다.
6. 제2f도에 도시한 바와같이 금속층(18)을 형성할 부위의 나이트라이드(17)(16)만을 남기고 나머지는 제거하며, 금속층(18')을 형성할 부위의 산화막(13')을 에칭한 후 금속층(18)(18')을 형성한다.
이와 같이 제조된 본 발명의 엠엔오에스 커패시터는 n+형 확산영역(15)과 금속층(18) 사이의 커패시턴스가 얇은 산화막층(13'') 영역 뿐만아니라 산화막층(13')의 영역에서도 존재하고, 그 전체 커패시턴스는 다음과 같다.
여기서, CT는 전체 커패시턴스이고, Co는 얇은 산화막층(13'')의 영역에 의한 커패시턴스이며, CE는 얇은 산화막층(13'')의 영역을 제외한 나머지 영역에 의한 커패시턴스이다.
여기서, 본 발명은 나이트라이드(16)를 수천 Å의 두께로 형성하고, 나이트라이드(17)는 수백 Å의 두께로 형성하며, 커패시턴스는 유전체의 두께에 반비례하고, 대항 면적에 비례 즉,
여기서, C는 커패시턴스이고, s는 대향면적이며, ε는 유전체의 유전율이며, d는 유전체의 두께이다.
따라서, 본 발명은 나이트라이드(16)가 나이트라이드(17) 보다 수배에서 수십배 두꺼우므로 종래의 커패시터에 비하여 커패시턴스(CE)가 수배에서 수십배 정도 감소하므로 커패시턴스(CE)의 변화도 같은 비율로 감소하여 커패시턴스(CE)가 커패시턴스(CO)에 미치는 영향이 감소하게 된다.
이상에서 상세히 설명한 바와같이 본 발명은 두개의 나이트라이드를 형성하여 n+형 확산영역에 형성한 얇은 산화막층 이외의 영역에 존재하는 커패시턴스를 감소시키므로 보다 정밀한 커패시턴스를 갖는 커패시터를 제조할 수 있는 효과가 있다.
Claims (1)
- P형 실리콘기판(11)에 n형 에피텍셜층(12) 및 산화막층(13), P+형 분리확산영역(14)을 형성하고, 산화막층(13)을 부분 에칭하여, n형 에피텍셜층(12)에 n+형 확산영역(15)을 형성한 후 산화막층(13')을 형성하는 엠엔오에스 커패시터의 제조방법에 있어서, 상기 산화막층(13)(13')의 상부에 PE CVD(Plasma Enhancement Chemical Vapor Deposition)법으로 수천 Å 두께의 나이트라이드(16)를 형성하고, 얇은 산화막층(13'')을 형성할 영역의 나이트라이드(167) 및 산화막층(13')을 에칭하여 얇은 산화막층(13'')을 형성하며, LP(Low Pressure) CVD법으로 수백 Å두께의 나이트라이드(17)을 형성하며, 금속층(18)을 형성할 부위의 나이트라이드(17)(16)만을 남기고 나머지의 나이트라이드(17)(16)을 제거한 후 금속층(18)을 형성함을 특징으로 하는 엠엔오에스 커패시터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870012257A KR900001400B1 (ko) | 1987-10-31 | 1987-10-31 | 엠엔오에스 커패시터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870012257A KR900001400B1 (ko) | 1987-10-31 | 1987-10-31 | 엠엔오에스 커패시터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890007437A KR890007437A (ko) | 1989-06-19 |
| KR900001400B1 true KR900001400B1 (ko) | 1990-03-09 |
Family
ID=19265704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870012257A KR900001400B1 (ko) | 1987-10-31 | 1987-10-31 | 엠엔오에스 커패시터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900001400B1 (ko) |
-
1987
- 1987-10-31 KR KR1019870012257A patent/KR900001400B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890007437A (ko) | 1989-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509249A (en) | Method for fabricating isolation region in semiconductor devices | |
| US4677735A (en) | Method of providing buried contacts for N and P channel devices in an SOI-CMOS process using a single N+polycrystalline silicon layer | |
| US4449287A (en) | Method of providing a narrow groove or slot in a substrate region, in particular a semiconductor substrate region | |
| US3849216A (en) | Method of manufacturing a semiconductor device and semiconductor device manufactured by using the method | |
| US5726084A (en) | Method for forming integrated circuit structure | |
| US3892606A (en) | Method for forming silicon conductive layers utilizing differential etching rates | |
| US3974515A (en) | IGFET on an insulating substrate | |
| US4805071A (en) | High voltage capacitor for integrated circuits | |
| EP0038133A1 (en) | Method of manufacturing semiconductor devices with submicron lines | |
| US5686324A (en) | Process for forming LDD CMOS using large-tilt-angle ion implantation | |
| JPS6156446A (ja) | 半導体装置およびその製造方法 | |
| JP2701902B2 (ja) | 多孔性歪み層を有する半導体構造とｓｏｉ半導体構造の製造方法 | |
| WO1982003495A1 (en) | Process for fabricating a self-aligned buried channel and the product thereof | |
| JPH0521808A (ja) | 半導体集積回路装置の製造方法 | |
| US8710626B2 (en) | Semiconductor device having trapezoidal shaped trenches | |
| KR900001400B1 (ko) | 엠엔오에스 커패시터의 제조방법 | |
| US4148133A (en) | Polysilicon mask for etching thick insulator | |
| DE102021110539A1 (de) | Selfausrichtendes metall-gate für eine multi-gate-vorrichtung und verfahren zu dessen herstellung | |
| KR100289056B1 (ko) | 절연막경사식각을이용한전력소자제조방법 | |
| US4380481A (en) | Method for fabricating semiconductor devices | |
| EP0547030A2 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| USRE30251E (en) | Semiconductor device comprising an insulated gate field effect transistor and method of manufacturing the same | |
| TW516157B (en) | Manufacturing method of polysilicon to polysilicon capacitor | |
| KR0166506B1 (ko) | 반도체 소자의 제조방법 | |
| KR100239904B1 (ko) | 아날로그 반도체소자의 전극구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030218 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |