KR890007288A - 다이나믹 랜덤 억세스 메모리 - Google Patents

다이나믹 랜덤 억세스 메모리 Download PDF

Info

Publication number
KR890007288A
KR890007288A KR1019880012991A KR880012991A KR890007288A KR 890007288 A KR890007288 A KR 890007288A KR 1019880012991 A KR1019880012991 A KR 1019880012991A KR 880012991 A KR880012991 A KR 880012991A KR 890007288 A KR890007288 A KR 890007288A
Authority
KR
South Korea
Prior art keywords
word line
signal
dummy word
random access
access memory
Prior art date
Application number
KR1019880012991A
Other languages
English (en)
Other versions
KR920001329B1 (en
Inventor
히로히꼬 모찌쯔끼
쯔요시 오하라
유끼노리 고다마
메이꼬 고바야시
다까아끼 후루야마
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
나까노 히로유끼
후지쓰 브이엘에스아이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤, 나까노 히로유끼, 후지쓰 브이엘에스아이 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890007288A publication Critical patent/KR890007288A/ko
Application granted granted Critical
Publication of KR920001329B1 publication Critical patent/KR920001329B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

다이나믹 랜덤 억세스 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 원리를 설명하는 블록도,
제5도는 본 발명의 바람직한 실시예에 의하여 제공되는 DRAM의 블록도,
제6도는 제5도에 도시된 타이밍 회로(22)부의 회로도.

Claims (10)

  1. 워드선과 비트선의 교점에 배열된 다수 메모리셀을 갖는 메모리셀: 래치 인에이블 신호가 제1레벨로 스위치될때 외부 어드레스 신호를 래치하며, 래치 인에이블 신호가 제2레벨로 스위치 될때 어드레스 래치가 리세트되는 행 어드레스 래치 수단: 행어드레스 래치 수단에 의하여 래치된후 외부 어드레스 신호를 래치하며, 제2내부 어드레스신호를 발생하는 열어드레스 래치수단: 제1내부 어드레스를 디코드하여 워드선중 하나를 선택하며, 선택된 워드선이 소정 고레벨까지 충전되고, 그후에 소정 저레벨로 방전하도록 선택된 워드선의 전위를 제어하는 행어드레스 디코더 수단: 제2내부 어드레스 신호를 디코드하여 비트선중 하나를 선택하는 열 디코더수단: 워드선과 대응하는 전기적 특성을 갖는 더미 워드선으로 구성되며, 더미 워드선이 다음에 판독 또는 기입동작의 1사이클마다 충전되고 다음에 방전되는 더미 워드선 수단; 더미 워드선의 전위가 더미 워드선에 대한 방전 동작으로 인하여 소정 저레벨로 감소될때 행어드레스 래치수단에 의하여 래치되는 어드레스가 리세트되도록 제2레벨로 스위치되는 래치 인에이블 신호를 발생하는 타이밍 수단으로 구성되는 다이나믹 랜덤 억세스 메모리.
  2. 제1항에 있어서, 더미 워드선 수단은 행어드레스 디코더 수단이 제1내부 어드레스를 디코드할때 소정 고레벨로 충전하며, 선택된 워드선이 소정레벨로 방전할때 소정 저레벨로 방전하는 수단으로 구성되는 다이나믹 랜덤 억세스 메모리.
  3. 제1항에 있어서, 더미 워드선이 RC필터를 형성하는 저항과 콘덴서를 포함하는 다이나믹 랜덤 억세스 메모리.
  4. 제1항에 있어서, 더미 워드선이 직렬 접속되어 있으며, 각각이 저항과 콘덴서를 포함하는 다수 필터를 포함하는 다이나믹 랜덤 억세스 메모리.
  5. 제1항에 있어서, 더미 워드선이 반도체 웨이퍼상에 형성된 폴리실리콘과 금속 산화물 반도체(MOS)트랜지스터로 구성되며, 폴리실리콘선이 저항으로서 기능을 하며, MOS 트랜지TM터가 그의 채널 양단에 형성된 콘덴서를 제공하는 다이나믹 랜덤 억세스 메모리.
  6. 제1항에 있어서, 타이밍 수단이 외부회로로부터 공급되는 행 어드레스 스트로브 신호를 소정시간만큼 지연하는 지연수단, 더미 워드선의 전위를 반전하는 인버터, 및 인버터의 출력신호와 지연수단으로부터 공급되는 지연된 행어드레스 스트로브신호 사이에서 NAND동작을 실행하는 NAND회로로 구성되는 다이나믹 랜덤 억세스 메모리.
  7. 제2항에 있어서, 타이밍 수단이 제1내부 어드레스 신호를 행어드레스 디코더 수단으로 입력되는 것을 허용하는 타이밍을 정하는 제1클록 신호 발생수단, 및 행어드레스 디코더수단에 의하여 선택된 워드선의 전위를 제어하는 타이밍을 정하는 제2클록 신호를 발생하는 수단으로 구성되는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리.
  8. 제7항에 있어서, 더미 워드선수단이 제1인버터는 제1클록신호를 수신하며, 제2인버터는 제1인버터로부터 공급되는 반전 제1클록 신호를 수신하는 제1 및 제2인버터; 제1 및 제2인버터의 출력신호에 따라 더미 워드선을 구동하는 드라이버 수단; 및 더미 워드선상의 전위 신호파형을 형성하는 파형 성형수단으로 구성되며, 파형 성형 전위신호가 타이밍 수단으로 공급되는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리.
  9. 제8항에 있어서, 드라이버 수단이 제1 및 제2 n채널 MOS트랜지스터로 구성되며, 제1 MOS트랜지스터의 소스는 제2 MOS트랜지스터의 드레인에 접속되며, 제1인버터의 출력신호는 제2 트랜지스터의 게이트에 공급되며, 및 제2 인버터의 출력신호는 n채널 MOS트랜지스터 게이트를 통하여 제1 MOS트랜지스터으 게이트에 공급되며, 제2 클록 신호는 제1 MOS트랜지스터의 드레인에 공급되며, 제2 MOS트랜지스터의 소스는 접지에 접속되고, 더미 워드선은 제1 MOS트랜지스터의 소스가 제2 MOS트랜지스터의 드레인에 접속된 경우에 노드에 접속되는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리.
  10. 제8항에 있어서, 파형 성형수단은 직렬 접속된 2인버터로 구성되는 다이나믹 랜덤 억세스 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8812991A 1987-10-06 1988-10-05 Dynamic random access momory KR920001329B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62251983A JPH0194592A (ja) 1987-10-06 1987-10-06 半導体メモリ
JP62-251983 1987-10-06

Publications (2)

Publication Number Publication Date
KR890007288A true KR890007288A (ko) 1989-06-19
KR920001329B1 KR920001329B1 (en) 1992-02-10

Family

ID=17230913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8812991A KR920001329B1 (en) 1987-10-06 1988-10-05 Dynamic random access momory

Country Status (5)

Country Link
US (1) US4989182A (ko)
EP (1) EP0311047B1 (ko)
JP (1) JPH0194592A (ko)
KR (1) KR920001329B1 (ko)
DE (1) DE3882324T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014242A (en) * 1987-12-10 1991-05-07 Hitachi, Ltd. Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit
USRE38379E1 (en) 1989-08-28 2004-01-06 Hitachi, Ltd. Semiconductor memory with alternately multiplexed row and column addressing
CA2028085A1 (en) * 1989-11-03 1991-05-04 Dale J. Mayer Paged memory controller
US5414663A (en) * 1992-07-09 1995-05-09 Creative Integrated Systems, Inc. VLSI memory with an improved sense amplifier with dummy bit lines for modeling addressable bit lines
US5732035A (en) * 1990-06-14 1998-03-24 Creative Integrated Systems, Inc. Very large scale integrated planar read only memory
KR930006622B1 (ko) * 1990-09-04 1993-07-21 삼성전자 주식회사 반도체 메모리장치
US5124951A (en) * 1990-09-26 1992-06-23 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequenced latched row line repeaters
US5502670A (en) * 1994-11-30 1996-03-26 Sony Corporation Single cycle flush for RAM memory
JPH08306773A (ja) * 1995-04-28 1996-11-22 Sharp Corp 半導体装置
DE19649075B4 (de) * 1995-11-29 2005-04-14 Matsushita Electric Industrial Co., Ltd., Kadoma Digitale Aufzeichnungs- und Wiedergabe-Vorrichtung für Audio/Video-Daten
US5890196A (en) * 1996-03-28 1999-03-30 Motorola, Inc. Method and apparatus for performing page mode accesses
TW522399B (en) * 1999-12-08 2003-03-01 Hitachi Ltd Semiconductor device
US6356503B1 (en) * 2000-02-23 2002-03-12 Virage Logic Corp. Reduced latency row selection circuit and method
KR100454259B1 (ko) 2001-11-02 2004-10-26 주식회사 하이닉스반도체 모니터링회로를 가지는 반도체메모리장치
US9865316B2 (en) 2016-01-21 2018-01-09 Qualcomm Incorporated Memory with a word line assertion delayed by a bit line discharge for write operations with improved write time and reduced write power

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144590A (en) * 1976-12-29 1979-03-13 Texas Instruments Incorporated Intermediate output buffer circuit for semiconductor memory device
JPS55150189A (en) * 1979-05-10 1980-11-21 Nec Corp Memory circuit
JPS6032911B2 (ja) * 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
JPS6012718B2 (ja) * 1980-03-28 1985-04-03 富士通株式会社 半導体ダイナミックメモリ
US4556961A (en) * 1981-05-26 1985-12-03 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory with delay means to reduce peak currents
JPS57195387A (en) * 1981-05-27 1982-12-01 Hitachi Ltd Data lien precharging system of memory integrated circuit
US4599525A (en) * 1983-02-02 1986-07-08 Rockwell International Corporation De-glitch circuitry for video game memories
JPS59185089A (ja) * 1983-04-01 1984-10-20 Hitachi Ltd 半導体記憶装置
JPS60125998A (ja) * 1983-12-12 1985-07-05 Fujitsu Ltd 半導体記憶装置
JPS6177198A (ja) * 1984-09-21 1986-04-19 Toshiba Corp 半導体記憶装置
US4710902A (en) * 1985-10-04 1987-12-01 Motorola, Inc. Technique restore for a dynamic random access memory
JPS62197990A (ja) * 1986-02-25 1987-09-01 Mitsubishi Electric Corp 半導体記憶回路

Also Published As

Publication number Publication date
EP0311047A3 (en) 1991-03-20
DE3882324D1 (de) 1993-08-19
JPH0194592A (ja) 1989-04-13
KR920001329B1 (en) 1992-02-10
US4989182A (en) 1991-01-29
EP0311047B1 (en) 1993-07-14
EP0311047A2 (en) 1989-04-12
DE3882324T2 (de) 1994-02-17

Similar Documents

Publication Publication Date Title
US4161040A (en) Data-in amplifier for an MISFET memory device having a clamped output except during the write operation
US4813021A (en) Semiconductor memory device with delayed precharge signals
US7301797B2 (en) Method of operating semiconductor integrated circuit including SRAM block and semiconductor integrated circuit including SRAM block
US4757214A (en) Pulse generator circuit
KR890007288A (ko) 다이나믹 랜덤 억세스 메모리
US4195357A (en) Median spaced dummy cell layout for MOS random access memory
EP0017228B1 (en) Memory device
US3942160A (en) Bit sense line speed-up circuit for MOS RAM
JPS5914827B2 (ja) アドレス選択システム
KR870004450A (ko) 반도체 기억장치
US4704706A (en) Booster circuit
US4063118A (en) MIS decoder providing non-floating outputs with short access time
US4086500A (en) Address decoder
US4286178A (en) Sense amplifier with dual parallel driver transistors in MOS random access memory
US5886553A (en) Semiconductor device having a latch circuit for latching data externally input
US4255679A (en) Depletion load dynamic sense amplifier for MOS random access memory
KR900003894A (ko) 집적 반도체회로
US4019068A (en) Low power output disable circuit for random access memory
US4682048A (en) Output circuit with improved timing control circuit
US4091360A (en) Dynamic precharge circuitry
US4554469A (en) Static bootstrap semiconductor drive circuit
KR890004652B1 (ko) 정합된 타이밍의 다이나믹 회로와 스태틱회로를 갖는 반도체장치
US4011549A (en) Select line hold down circuit for MOS memory decoder
US6346841B2 (en) Pulse generator
JPH11283371A (ja) アドレス遷移検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040120

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee