KR870009295A - 멀티플렉스된 바이패스 경로를 갖고있는 비트 슬라이스 프로세서용 alu - Google Patents

Abstract

내용 없음

Description

멀티플렉스된 바이패스 경로를 갖고있는 비트 슬라이스 프로세서용 ALU

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 비트 슬라이스 프로세서의 개략 계통도.

제2도는 비트 슬라이스 ALU의 개략 계통도.

제3도는 프로세싱 속도를 증가시키기 위한 바이패스 경로 및 ALU 개략 계통도.

Claims (17)

1. 프로세스되기 위한 데이터를 입력시키기 위한 데이터 입력치장, 다수의 선정된 데이터 프로세싱기능중 한 선택기능의 명령정보를 입력시키기 위한 명령입력장치, 다수의 선택가능한 연산논리 기능중 한 기능에 따라 데이터 출력으로부터 출력시키도록 수신된 데이터를 프로세스하기 위해 데이터 입력장치에 인터페이스 된 데이터 입력을 갖고 있는 주 프로세싱장치, 선정된 연산논리 기능에 따라 데이터를 프로세스 하기 위해 데이터 입력장치에 인터페이스된 데이터 입력을 갖고 있는 병렬 프로세싱장치, 멀티플렉스 제어신호를 수신하고 멀티플렉스 제어신호의 제어하에 출력시키기 위해 주 또는 병렬 프로세싱장치의 입력을 선택하기 위한 멀티플렉스장치, 데이터 입력장치와 선정된 데이터 프로세싱 기능중 선택된 기능에 따라 데이터 상태를 결정하기 위해 멀티 플렉서장치의 출력 사이의 비트 슬라이스 프로세서를 통해 프로세스되는 데이터와 인터페이스되고 선정된 데이터 프로세스 기능과 명령 입력장치에 의해 수신된 명령 정보에 따라 상태신호를 출력시키는 상태논리장치, 선정된 연산논리 기능중 한 기능을 선택하도록 주 프로세싱장치를 제어하고 프로세싱에 선택점에서 데이터와 인터페이스되어 대용 상태신호를 발생시키도록 상태 논리장치를 제어하기 위해 선정된 디코드 논리 기능에 따라 명령정보를 디코드하기 위해 명령 입력장치와 인터페이스 하기 위한 제1디코드 논리장치 및 데이터가 주 프로세싱장치와 병렬 프로세싱 장치에 의해 프로세스됨과 동시에 상기 논리장치가 데이터의 상태를 결정하고 멀티플렉스장치가 주 및 병렬 프로세싱장치의 출력을 선택하여 결정 및 프로세싱의 크기가 병렬로 발생하도록 상태 논리장치에 의해 결정된 데이터의 상태 및 명령 정보의 기능으로 멀티플렉스장치를 제어하기 위해 상태 논리장치로부터 상태신호를 수신하고 명령 정보를 수신하여 디코드하기 위해 명령입력장치와 인터페이스하도록 멀티플렉스장치와 인터페이스하기 위한 제2디코드 논리장치로 구성되고, 주 및 병렬 프로세싱장치가 수신된 데이터를 동시에 프로세스 할 때 데이터 입력장치로부터 데이터를 수신하는 것을 특징으로 하는 비트 슬라이스 프로세서.
2. 제1항에 있어서, 데이터 입력장치가 입력 데이터를 저장하기 위한 레지스터 파일, 데이터를 입력시키기 위해 레지스터 파일과 외부 데이터 포오트를 인터페이스하기 위한 입력 인터페이스 장치, 외부 어드레스를 수신하고 데이터의 저장 또는 데이터의 검색을 위해 레지스터 파일을 억세스하기 위한 억세스 장치, 및 출력시키기 위해 레지스터 파일로부터 해독하도록 억세스 데이터를 수신하기 위한 데이터 출력장치를 포함하는 것을 특징으로 하는 비트슬라이스 프로세서.
3. 제1항에 있어서, 주 프로세싱장치가 산술논리연산 유니트로 구성되는 것을 특징으로 하는 비트슬라이스 프로세서.
4. 제1항에 있어서, 병렬 프로세싱장치가 데이터가 통과할 수 있도록 멀티플렉스장치상의 입력중 대융 입력에 입력장치의 출력을 접속시키기 위한 바이패스 버스를 포함하는 것을 특징으로 하는 비트슬라이스 프로세서.
5. 제1항에 있어서, 멀티플렉스장치가 제1디코드 논리로부터 수신된 신호에 따라 좌측 또는 우측으로 데이터를 쉬프트하고, 선정된 논리기능에 따라 결정된 우측 또는 좌측으로 쉬프트시키기 위한 장치를 포함하는 것을 특징으로 하는 비트슬라이스 프로세서.
6. 제1항에 있어서, 상태논리장치가 선정된 데이터 프로세싱기능에 따라 입력데이터의 상태를 결정하기 위해 데이터 입력장치와 인터페이스되고, 상태신호가 멀티플렉스장치가 주 프로세싱장치의 출력을 선택하는지 병렬 프로세싱장치의 출력을 선택하는지의 여부를 결정하는 것을 특징으로 하는 비트슬라이스 프로세서.
7. 제1항에 있어서, 상태논리장치가 이전의 프로세싱 연산, 결과에 따라 ALU의 출력과 인터페이스되고, 상태신호가 선정된 데이터 프로세싱 기능에 따라 이전의 연산으로부터 데이타의 상태를 결정하는 것을 특징으로 하는 비트슬라이스 프로세서.
8. 프로세서되기 위해 데이터를 입력시키기 위한 데이터 입력장치, 데이터 입력 및 데이터 출력을 갖고 있고 ALU 제어신호에 의해 선택가능한 다수의 선정된 논리 기능중 한 기능에 따라 수신된 데이터를 프로세스하기 위한 산술논리연산 유니트, 선정된 연산논리 기능에 따라 데이터를 프로세스하기 위해 데이터 입력장치와 인터페이스된 데이터 입력을 갖고 있는 병렬 프로세싱장치, 산술논리연산 유니트의 출력과 병렬프로세싱 장치의 출력을 수신하고 멀티플렉스 제어신호의 쉬신에 응답하여 출력들중 한 출력을 선택하기 위한 멀티플렉스장치, 상태 제어신호에 의해 선택가능한 선정된 기준 상태에 입력데이타의 상태를 결정하기 위해 데이터 입력장치와 인터페이스되고 상태제어신호에 의해 선택된 선정된 기준 상태에 따라 입력데이타의 상태를 나타내는 상태 궤환신호를 발생시키는 상태논리장치, 멀티플렉스 제어신호와 궤환 상태신호를 수신하고, 멀티플렉스 제어신호중의 선택된 신호의 경우에 궤환 상태신호가 ALU의 출력이 선택되는지 병렬프로세싱유니트의 출력이 멀티플렉스장치에 의해 선택되는지의 여부를 결정하도록 멀티플렉스 제어신호와 궤환 상태정보에 따라 ALU의 출력이나 병렬 프로세싱장치의 출력을 선택하도록 멀티플렉스장치를 제어하기 위한 멀티플렉스 제어장치, 및 명령 정보에 의해 각각 선택된 다수의 선정된 데이터 프로세싱 기능에 따리 ALU 제어신호, 멀티플렉스 제어신호 및 상태제어신호를 발생시키도록 명령정보를 수신하여 디코딩하기 위한 명령 디코드장치로 구성되고, 연산논리 유니트와 병렬 프로세싱장치가 입력장치로부터 데이터를 동시에 프로세스하는 것을 특징으로 하는 비트슬라이스 프로세서.
9. 제1항에 있어서, 병렬 프로세싱 장치가 데이터 입력장치와 멀티 플렉스장치 사이에 접속된 데이터 버스를 포함하는 것을 특징으로 하는 비트슬라이스 프로세서.
10. 제1항에 있어서, 상태신호가 제1상태 및 제2상태를 갖고 있는 신호로 구성되고, 제1상태는 멀티플렉스장치에 의한 산술 논리연산장치의 출력의 선택에 대응하고 제2상태를 멀티플렉스장치에 의한 병렬 프로세싱장치의 출력의 선택에 대응하는 것을 특징으로 하는 비트슬라이스 프로세서.
11. 제7항에 있어서, 멀티플렉스장치 2가개의 입력과 한 입력을 갖고있는 멀티플렉서로 구성되는 것을 특징으로 하는 비트 슬라이스 프로세서.
12. 제7항에 있어서, 명령 디코드 논리장치가 프로그램 가능 논리 어레이로 구성되는 것을 특징으로 하는 비트 슬라이스 프로세서.
13. 제7항에 있어서, 데이터 입력장치가 선정된 저장위치에 다수의 데이터 워드를 저장하기 위한 데이터 레지스터 파일, 레지스터 파일내에 정보를 저장하거나 레지스터 파일로 정보를 추출하기 위해 외부 어드레스의 수신에 따라 저장 위치중 선정된 위치를 억세스하기 위한 억세스장치 및 데이터가 레지스터 파일로부터 추출될 때 레지스터 파일로부터 데이터를 출려시키어 산술 논리 연산 유니트와 병렬 프로세싱장치로 보내기 위한 장치를 포함하는 것을 특징으로 하는 비트 슬라이스 프로세서.
14. 프로세스되기 위한 입력데이타를 수신하는 수단, 다수의 선정된 데이터 프로세싱 기능중 한 기능을 선택하도록 명령정보를 수신하는 수단, ALU 제어신호에 의해 선택가능한 다수의 선택가능 연산논리 기능중 한 기능에 따라 수신된 입력데이타를 프로세스하는 수단, 선택가능 연산논리 기능으로서의 데이터와 프로세스와 병행하여 선정된 병렬 연산 논리기능에 따라 입력 데이터로 프로세스하는 수단, 선택가능 연산논리 기능에 의해 프로세스된 데이터와, 멀티플렉서 제어수신에 응답하여 출력시키기 위한 병렬 또는 선택가능 연산논리 기능중 한 기능만을 선택할 때 병렬 연산논리 기능에 의한 프로세스 데이터를 멀티 플렉사하는 수단 데이터가 선택가능 연산 논리 기능에 의해 프로세스되는지 병렬 연산 논리 기능에 의해 프로세스되는지의 여부를 결정하고 병렬 또는 선택가능 연산 논리 기능중에 사용되는 것을 나타내는 성태논리 신호를 발생기키기 위해 선정된 데이터 프로세싱 기능에 따라 프로세스된 데이터의 상태를 결정하는 수단, 선택가능 연산논리 기능중 한 기능을 선택하고 상태논리신호의 발생을 제어하도록 동작할 수 있는 다수의 제어신호를 발생시킬 때 명령 정보를 디코드하는 수단 및 디코딩 명령 정보로부터 발생된 제어신호중 한 신호를 수신하는 것에 응답하여 멀티플렉스 제어신호를 발생시키고 멀티플렉스 제어신호가 명령 정보의 디코딩으로부터 발생된 제어신호와 상태신호의 기능으로 되도록 상태신호를 수신하는 것을 특징으로 하는 방법.
15. 제14항에 있어서, 데이터 프로세싱 병렬 수단이 병렬프로세싱 연산논리 기능이 데이터의 상태를 취하지 못하도록 버스를 통해 데이터를 통과시키는 수단을 포함하는 것을 특징으로 하는 방법.
16. 제14항에 있어서 선택가능 연산논리 기능으로 데이터를 프로세싱하는 수단이 제어신호에 의해 선택된 다수의 연산논리 기능을 갖고 있는 연산논리 유니트에 데이터를 입력시키는 수단을 포함하는 것을 특징으로 하는 방법.
17. 제14항에 있어서 상태신호를 발생시키는 수단이 제1 및 제2상태를 갖고 있는 상태신호를 제공하는 수단을 포함하고, 제1상태가 선택가능 연산논리 기능의 선택에 대응하여 제2상태가 병렬 연산논리 기능의 선택에 대응하는 것을 특징으로 하는 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.