KR20240049788A - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20240049788A
KR20240049788A KR1020240044362A KR20240044362A KR20240049788A KR 20240049788 A KR20240049788 A KR 20240049788A KR 1020240044362 A KR1020240044362 A KR 1020240044362A KR 20240044362 A KR20240044362 A KR 20240044362A KR 20240049788 A KR20240049788 A KR 20240049788A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
organic light
pixel
electrically connected
Prior art date
Application number
KR1020240044362A
Other languages
English (en)
Inventor
홍순명
박경태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020240044362A priority Critical patent/KR20240049788A/ko
Publication of KR20240049788A publication Critical patent/KR20240049788A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 기판과, 기판 상에 배치되며 반도체층 및 반도체층과 중첩하는 게이트전극을 포함하는 박막 트랜지스터와, 기판과 박막 트랜지스터의 반도체층 사이에 개재되는 도전층과, 도전층과 박막 트랜지스터 사이의 절연층과, 박막 트랜지스터를 덮는 패시베이션층과, 패시베이션층 위에 배치되며 패시베이션층에 정의된 콘택홀을 통해 박막 트랜지스터와 전기적으로 연결된 화소전극과, 화소전극 위의 발광층 및 발광층 위에 배치되며 도전층과 전기적으로 연결된 대향전극 을 포함하는, 유기 발광 표시 장치를 개시한다.

Description

유기 발광 표시 장치 및 그 제조 방법{Organic light emitting display and manufacturing method thereof}
본 발명의 실시예들은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기발광표시장치, 액정표시장치 등과 같은 평판 표시 장치는 구동을 위해 적어도 하나의 박막 트랜지스터(Thin Film Transistor: TFT) 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 기판상에 제작된다. 여기서, 박막 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층(active layer)과, 게이트 절연층에 의해 활성층과 전기적으로 절연되는 게이트 전극으로 이루어진다.
이와 같이 이루어진 박막 트랜지스터의 활성층은 대개 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체 물질로 형성되는데, 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다. 또한, 저온 폴리 실리콘(low temperature poly-silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되기 때문에 설비 투자 및 관리 비용이 높고 대면적의 기판에 적용이 어려운 문제점이 있다. 이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.
그러나, 산화물 반도체를 이용한 박막 트랜지스터는 외부 광이 침투시 박막 트랜지스터의 특성이 변화하는 문제가 있어 외부광을 차단하는 금속막 등을 활용할 수 있으나, 금속막이 정전기 유입 경로를 제공하는 문제가 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조가 용이하면서도 발광 안정성이 높은 유기발광 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는, 기판; 상기 기판 상에 배치되며, 반도체층 및 상기 반도체층과 중첩하는 게이트전극을 포함하는 박막 트랜지스터; 상기 기판과 상기 박막 트랜지스터의 상기 반도체층 사이에 개재되는 도전층; 상기 도전층과 상기 박막 트랜지스터 사이의 절연층; 상기 박막 트랜지스터를 덮는 패시베이션층; 상기 패시베이션층 위에 배치되며, 상기 패시베이션층에 정의된 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결된 화소전극; 상기 화소전극 위의 발광층; 및 상기 발광층 위에 배치되며, 상기 도전층과 전기적으로 연결된 대향전극;을 포함하는, 유기 발광 표시 장치를 개시한다.
본 실시예에 있어서, 상기 도전층은, 적어도 상기 반도체층의 채널영역과 중첩할 수 있다.
본 실시예에 있어서, 상기 박막 트랜지스터는 구동 박막트랜지스터일 수 있다.
본 실시예에 있어서, 상기 절연층은 상기 도전층의 적어도 일부를 노출하는 홀을 가지며, 상기 대향전극은 상기 홀을 통해 상기 도전층과 접촉할 수 있다.
본 실시예에 있어서, 상기 화소전극과 상기 발광층 사이에 개재되고, 적어도 일부가 상기 도전층과 중첩하도록 연장되며, 상기 홀과 대응하는 제1개구를 가져 상기 대향전극이 상기 제1개구 및 상기 홀을 통해 상기 도전층과 접촉하게 하는, 제1중간층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1중간층의 상기 제1개구에 인접한 부분은 열 변성된 부분일 수 있다.
본 실시예에 있어서, 상기 홀의 중심과 상기 제1개구의 중심이 일치할 수 있다.
본 실시예에 있어서, 상기 제1중간층과 상기 발광층을 커버하도록 상기 대향전극의 아래에 배치되며, 상기 홀과 대응하는 제2개구를 가져 상기 대향전극이 상기 제2개구, 상기 제1개구 및 상기 홀을 통해 상기 도전층과 접촉하게 하는, 제2중간층을 더 포함할 수 있다.
본 실시예에 있어서, 상기 홀의 중심과 상기 제2개구의 중심이 일치할 수 있다.
본 실시예에 있어서, 상기 제2중간층의 상기 제2개구에 인접한 부분은 열 변성된 부분일 수 있다.
본 실시예에 있어서, 상기 도전층은 금속성 물질 및 반도체 물질 중 적어도 어느 하나를 포함할 수 있다.
본 실시예에 있어서, 상기 화소전극과 인접하게 배치되며, 상기 대향전극과 전기적으로 연결된 보조전극을 더 포함할 수 있다.
본 실시예에 있어서, 상기 대향전극과 상기 보조전극 간의 전기적 연결 영역 및 상기 대향전극과 상기 도전층 간의 전기적 연결 영역은 서로 비중첩할 수 있다.
본 실시예에 있어서, 상기 유기 발광 표시 장치는 복수의 화소들을 포함하며, 상기 도전층은 상기 복수의 화소들 각각에 대응하여 배치되되 서로 연결된 부분들을 포함할 수 있다.
본 발명의 또 다른 실시예는, 도전층을 형성하는 단계; 상기 도전층을 덮는 절연층을 형성하는 단계; 상기 도전층 상에 반도체층 및 상기 반도체층과 중첩하는 게이트전극을 포함하는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 덮는 패시베이션층을 형성하는 단계; 상기 패시베이션층 위에 배치되며, 상기 패시베이션층에 정의된 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결된 화소전극을 형성하는 단계; 상기 화소전극의 가장자리를 덮는 화소정의막을 형성하는 단계; 상기 화소전극 위에 발광층을 형성하는 단계; 상기 도전층의 일부를 노출하는 홀을 형성하는 단계; 및 상기 홀을 통해 상기 도전층과 전기적으로 연결되고, 상기 발광층을 가운데 개재한 채 상기 화소전극과 마주보는 대향전극을 형성하는 단계;를 포함하는, 유기 발광 표시 장치의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 박막 트랜지스터를 형성하는 단계는, 적어도 상기 게이트전극과 중첩하는 상기 반도체층의 채널영역이 상기 도전층과 중첩하도록, 상기 반도체층을 형성하는 단계를 포함할 수 있다.
본 실시예에 있어서, 상기 홀을 형성하는 단계는, 레이저 빔을 상기 절연층 상으로 조사하는 단계를 포함할 수 있다.
본 실시예에 있어서, 상기 홀을 형성하는 단계 이전에, 상기 화소전극, 상기 화소정의막 및 상기 도전층의 적어도 일부 위에 제1중간층을 형성하는 단계;를 더 포함하고, 상기 홀을 형성하는 단계는, 상기 도전층의 적어도 일부가 노출되도록 상기 제1중간층의 상기 도전층 상의 부분 및 상기 절연층의 상기 도전층 상의 부분을 제거하여 상기 제1중간층의 제1개구 및 상기 절연층의 홀을 형성할 수 있다.
본 실시예에 있어서, 상기 제1중간층을 형성하는 단계와 상기 홀을 형성하는 단계 사이에, 상기 화소전극, 상기 화소정의막 및 상기 도전층의 적어도 일부 위에 제2중간층을 형성하는 단계;를 더 포함하고, 상기 홀을 형성하는 단계는, 상기 도전층의 적어도 일부가 노출되도록 상기 제2중간층의 상기 도전층 상의 부분, 상기 제1중간층의 상기 도전층 상의 부분, 및 상기 절연층의 상기 도전층 상의 부분을 제거하여 상기 제2중간층의 제2개구, 상기 제1중간층의 제1개구, 및 상기 절연층의 홀을 형성할 수 있다.
본 실시예에 있어서, 상기 패시베이션층을 형성하는 단계는, 상기 홀과 대응되는 개구영역을 형성하는 단계를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들은, 제조가 용이하면서도 발광 안정성이 높은 유기발광 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 어느 하나의 화소의 등가 회로도이다.
도 3a는 본 발명의 일 실시예에 따른 유기 발광 표시 장치 중 제2전원전압을 제공하는 배선과 대향전극을 발췌하여 개략적으로 나타낸 평면도이고, 도 3b는 도 3a의 일부를 발췌하여 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시부에 구비된 어느 하나의 화소와 그 주변을 나타낸 단면도이다.
도 5a 및 도 5b는 각각 본 발명의 실시예에 따른 유기 발광 표시 장치의 표시부의 일부영역을 나타낸 평면도이다
도 6a 내지 도 6k는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따른 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 8a 및 도 8b는 각각 본 발명의 다른 실시예에 따른 유기 발광 표시 장치 중 기판 상의 도전층을 나타낸 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 블록도이고, 도 2는 본 발명의 일 실시예에 따른 어느 하나의 화소의 등가 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1)는 표시부(10), 주사 구동부(20), 데이터 구동부(30) 및 제어부(40)를 포함한다.
표시부(10)는 복수의 화소(P)들을 포함한다. 복수의 화소(P)들은 주사신호를 인가하는 주사선들(SL1-SLm) 및 데이터신호를 인가하는 데이터선들(DL1-DLn) 각각에 전기적으로 연결된다.
주사 구동부(20)는 복수의 주사선(SL1-SLm)들을 통해 각 화소(P)에 주사신호를 생성하여 전달하며, 데이터 구동부(30)는 복수의 데이터선(DL1-DLn)들을 통해 각 화소(P)에 데이터신호를 생성하여 전달한다. 화소(P)들은 주사선(SL1-SLn)들을 통해 수신되는 주사신호에 응답하여 데이터선(DL1-DLm)들을 통해 수신되는 데이터신호의 논리 레벨에 따라 발광 또는 비발광할 수 있다.
제어부(40)는 외부로부터 영상 데이터를 수신하고, 주사 구동부(20), 데이터 구동부(30)를 제어할 수 있다. 제어부(40)는 복수의 제어 신호들 및 디저털 데이터를 생성하여 주사 구동부(20)에 제어신호를 제공하고, 데이터 구동부(30)에 제어신호 및 디지털 데이터를 제공할 수 있다.
도 2를 참조하면, 화소(P)는 주사선(SL), 데이터선(DL), 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)을 인가하는 배선들에 연결된다. 화소(P)는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC), 및 유기 발광 소자(OLED)를 포함한다.
스위칭 박막 트랜지스터(T2)는 주사선(SL) 및 데이터선(DL)에 연결되며, 주사선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 구동 박막 트랜지스터(T1)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막 트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 스위칭 박막 트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장한다.
구동 박막 트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)의 캐소드에는 제2전원전압(ELVSS)이 인가되며, 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 2에서는 화소(P)가 2개의 박막 트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 박막 트랜지스터의 개수 및 스토리지 커패시터의 개수 및 회로의 구성은 변경 가능하다.
도 3a는 본 발명의 일 실시예에 따른 유기 발광 표시 장치 중 제2전원전압을 제공하는 배선과 대향전극을 발췌하여 개략적으로 나타낸 평면도이고, 도 3b는 도 3a의 일부를 발췌하여 나타낸 평면도이다.
도 3a 및 도 3b를 참조하면, 대향전극(230)은 단위화소(PU)들이 배치된 표시부(10)를 전체적으로 커버하도록 일체로 형성되며, 표시부(10)의 상단 및 하단에 각각 배치된 주 배선(25)과 전기적으로 연결되어 제2전원전압(ELVSS)을 제공받는다.
대향전극(230)은 단위화소(PU)들을 전체적으로 커버하도록 형성되므로, 다른 배선이나 전극에 비하여상대적으로 저항이 크다. 대향전극의 저항이 지나치게 큰 경우, IR 드롭(IR drop) 및 휘도 편차가 발생할 수 있으며, 이와 같은 문제는 유기 발광 표시 장치가 TV와 같이 크기가 큰 디스플레이패널에 사용되는 경우에 더욱 심화된다.
대향전극(230)의 저항 증가, IR 드롭(IR drop) 및 휘도 편차는 보조전극(205)을 통해 감소시킬 수 있다. 일 실시예로, 제2전원전압(ELVSS)을 제공하는 배선은, 표시부(10)의 상단과 하단 각각에 배치되며 제1방향(D1)으로 연장된 주 배선(25)들, 및 제2방향(D2)을 따라 표시부(10)를 지나는 보조전극(205)들을 포함할 수 있다. 보조전극(205)들은 제2방향(D2)을 따라 배열된 단위화소(PU)들과 인접하게 배치될 수 있으며, 단위화소(PU)들 사이에서 대향전극(230)과 접속될 수 있다. 이하, 보조전극(205)과 대향전극(230)의 접속을 제1콘택(CNT1)이라 한다. 표시부(10) 상에서 보조전극(205)들과 대향전극(230)이 접속되어 있으므로, 대향전극(230)의 저항 증가 및 그에 따른 IR 드롭(IR drop), 휘도 편차를 방지할 수 있다.
단위화소(PU)는 도 3b에 도시된 바와 같이 복수의 화소(P1, P2, P3, P4)들을 포함할 수 있다. 예컨대, 단위화소(PU)는 적색의 화소(P1), 녹색의 화소(P2), 청색의 화소(P3), 및 백색의 화소(P4)를 포함할 수 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로, 단위화소(PU)는 적색의 화소(P1), 녹색의 화소(P2), 및 청색의 화소(P3)를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시부에 구비된 어느 하나의 화소와 그 주변을 나타낸 단면도이다.
도 4를 참조하면, 기판(100)의 표시영역(DA) 상에는 화소가 배치되고, 화소는 박막 트랜지스터(TFT)와 제1 및 제2축전판(131, 133)을 구비한 스토리지 커패시터(Cst)를 포함한 화소회로(PC) 및, 화소회로(PC)를 덮는 패시베이션층(107)을 사이에 두고 박막 트랜지스터(TFT)와 전기적으로 연결된 유기발광소자(OLED)를 포함한다. 도 4에서의 박막 트랜지스터(TFT)는 앞서 도 2를 참조하여 설명한 구동 박막 트랜지스터(T1)와 대응할 수 있다.
박막 트랜지스터(TFT)는 반도체층(120) 및 반도체층(120)의 채널영역(120c)과의 사이에 게이트절연막(103)을 개재한 채 채널영역(120c)과 중첩하는 게이트전극(125)을 포함한다.
반도체층(120)의 일부 영역들, 예컨대 채널영역(120c)의 양측에 배치된 소스영역(120s) 및 드레인영역(120d)은 각각 박막 트랜지스터(TFT)의 소스 전극 및 드레인 전극에 해당한다. 소스영역(120s)은 박막 트랜지스터(TFT)로 소정의 신호를 인가하기 위한 신호입력배선(151)과 연결될 수 있고, 드레인영역(120d)은 신호출력배선(152)을 통해 유기발광소자(OLED)와 전기적으로 연결될 수 있다. 반도체층(120)과 신호입출력배선(151, 152) 사이에는 층간절연막(105)이 개재된다.
반도체층(120)은 폴리실리콘 또는 아모퍼스 실리콘을 포함할 수 있다. 또 따른 실시예로서, 반도체층(120)은 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti), 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 반도체층(120)은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide)와 같은 산화물 반도체를 포함할 수 있다.
반도체층(120)이 실리콘계 물질을 포함하는 경우 소스영역(120s) 및 드레인영역(120d)은 불순물이 도핑되어 도전성을 향상시킬 수 있다. 또는, 반도체층(120)이 산화물 반도체를 포함하는 경우, 소스영역(120s) 및 드레인영역(120d)은 플라즈마 등에 의해 도체화되어 도전성을 향상시킬 수 있다.
게이트절연막(103)은 산화규소(SiOx) 또는 질화규소(SiNx)를 포함하는 단층 또는 다층일 수 있으며, 게이트전극(125)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층일 수 있다.
도전층(110)은 기판(100)과 반도체층(120) 사이에 개재되며, 하부에서 적어도 채널영역(120c)과 중첩된다. 예컨대, 도전층(110)은 적어도 구동 박막트랜지스터(T1, 도 2참조)의 채널영역과 중첩되도록 배치되며, 그에 상응하는 크기를 갖는다.
플로팅 상태의 도전층(110)은 정전기 유입 경로를 제공하여 박막 트랜지스터(TFT)의 문턱전압을 변화시키므로, 도전층(110)이 플로팅 상태를 이루지 않도록 도전층(110)의 일 단부는 발광영역(EA)의 외측으로 연장되어 대향전극(230)과 전기적으로 연결된다. 예컨대, 도전층(110)은 도전층(110)을 커버하는 절연층(101)에 형성된 홀(101h)을 통해 대향전극(230)과 접촉할 수 있다. 이하, 도전층(110)과 대향전극(230) 사이의 접속을 제2콘택(CNT2)이라 한다.
플로팅 상태를 이루지 않도록 도전층(110)을 신호선, 예컨대 신호입력배선(151) 또는 신호출력배선(152)과 연결시킬 수 있으나, 신호입출력배선(151, 152)은 전압이 일정하게 유지되지 않는, 예컨대 스위칭 박막 트랜지스터(T2, 도 2참조)의 온/오프 동작에 따라 인가되는 전압으로 고정적이지 않다.
그러나, 본 발명의 실시예에 따르면, 대향전극(230)에 인가되는 제2전원전압(ELVSS)은 고정적으로 변함없는(steady) 전압레벨(예컨대, 0V, -3.5V 등)을 가지며, 도전층(110)이 이러한 대향전극(230)과 연결되므로 도전층(110)도 흔들림 없이 일정한 전압레벨을 유지할 수 있다. 따라서, 정전기에 의한 박막 트랜지스터(TFT)의 특성 변화를 최소화할 수 있으며, 도전층(110)과 다른 배선/전극 사이에 유발될 수 있는 기생 커패시턴스의 발생을 억제할 수 있다.
도전층(110)은 스토리지 커패시터(Cst)와 비중첩하게 배치될 수 있다. 전술한 바와 같이 도전층(110)이 대향전극(230)과 연결되어 고정적으로 변함없는 전압레벨을 가지므로, 스토리지 커패시터(Cst)의 제1축전판(131) 사이에 기생 커패시턴스의 발생을 억제하기 위해 도전층(110)은 스토리지 커패시터(Cst)와 비중첩할 수 있다.
절연층(101)은 도전층(110)과 반도체층(120) 사이를 절연시키면서, 기판(100)의 외측으로부터 유입되는 불순물을 차단하는 버퍼층으로서의 기능을 수행할 수 있다. 절연층(101)은 산화규소(SiOx) 또는 질화규소(SiNx)를 포함하는 단층 또는 다층일 수 있다.
대향전극(230)과 전기적으로 연결된 도전층(110)은, 반도체층(120)의 백 채널부의 캐리어를 잡아준다. 도전층(110)의 구성을 통해 캐리어의 이동도가 다소 저하될 수 있으나, 박막 트랜지스터(TFT)의 출력 특성, 예컨대 문턱전압 이후에 전류 레벨이 일정하게 유지되며, 따라서 유기발광소자(OLED)에서 방출되는 빛의 밝기를 일정하게 유지할 수 있다.
도전층(110)은 금속성 물질 및 반도체 물질 중 적어도 어느 하나를 포함할 수 있다. 금속성 물질은, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상을 포함할 수 있다. 반도체 물질은, 폴리 실리콘, 비정질 실리콘 또는 산화물 반도체일 수 있으며, 도전성을 향상시키기 위해 폴리실리콘이나 비정질 실리콘은 불순물이 도핑될 수 있고, 산화물 반도체는 도체화될 수 있다.
유기발광소자(OLED)는 화소전극(210), 발광층(222) 및 대향전극(230)을 포함한다. 화소전극(210)은 패시베이션층(107) 상에 배치되며, 박막 트랜지스터(TFT)와 전기적으로 연결되고, 화소정의막(109)을 통해 가장자리가 덮인 채 외부로 노출될 수 있다. 발광층(222)은 화소정의막(109)을 통해 노출된 화소전극(210)과 대응되도록 배치되며, 대향전극(230)은 발광층(222) 상에서 발광층(222), 화소정의막(109) 및 도전층(110)을 커버한다.
발광층(222)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 유기 발광 물질을 포함한다. 유기 발광 물질은 저분자 유기물 또는 고분자 유기물을 포함할 수 있다.
유기발광소자(OLED)는 발광층(222)의 위 및/또는 아래에 배치되는 기능층들을 더 포함할 수 있다. 예컨대, 화소전극(210)과 발광층(222) 사이에는 제1중간층(221)이 배치되고, 발광층(222)과 대향전극(230) 사이에는 제2중간층(223)이 배치될 수 있다. 제1중간층(221)은 정공주입층(HIL) 및/또는 정공수송층(HTL)을 포함할 수 있고, 제2중간층(223)은 전자수송층(ETL) 및/또는 전자주입층(EIL)을 포함할 수 있다. 제1 및 제2중간층(221, 223)은 화소전극(210)과 대응되도록 배치될 뿐만 아니라 보조전극(205), 화소정의막(109) 및 도전층(110)과 대응되도록 측방향을 따라 연장될 수 있다.
보조전극(205)은 화소전극(210)과 인접하게 배치되며, 대향전극(230)과 전기적으로 연결되어 전술한 바와 같이 저항 및 그에 따른 IR드롭 등을 감소시키거나 방지할 수 있다. 보조전극(205)은, 제1 및 제2중간층(221, 223)에 형성된 제3 및 제4개구(OP3, OP4)들을 통해 대향전극(230)과 전기적으로 연결될 수 있다.
보조전극(205)은 화소전극(210)과 동일한 물질을 포함하는 제1보조전극(215) 및 제1보조전극(215)과 전기적으로 연결된 제2보조전극(153)을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로, 보조전극(205)은 제1보조전극(215)과 같이 화소전극(210)과 동일한 물질을 포함하는 층이거나, 제2보조전극(153)과 같이 신호입출력배선(151, 152)과 동일한 물질을 포함하는 층일 수 있다.
도 5a 및 도 5b는 각각 본 발명의 실시예에 따른 유기 발광 표시 장치의 표시부의 일부영역을 나타낸 평면도이다. 도 5a 및 도 5b에서는 설명의 편의를 위하여 도전층 만을 발췌하여 도시하였다.
도 5a를 참조하면, 도전층(110)은 각 화소(P1, P2, P3, P4) 마다 구비되며 각 화소(P1, P2, P3, P4)의 박막 트랜지스터(TFT, 도 4 참조)의 반도체층(120) 중 적어도 채널영역(120c)과 중첩하는 중첩부(110a)를 포함한다. 각 화소(P1, P2, P3, P4)마다 배치된 중첩부(110a)는 제1연결부(110b) 및 제2연결부(110c)에 의해 연결될 수 있다. 중첩부(110a), 제1연결부(110b) 및 제2연결부(110c)는 동일한 물질을 포함하며 동일한 층에 일체로 형성될 수 있다. 도전층(110)과 대향전극(230)의 제2콘택(CNT2)은 복수의 단위화소(PU)들에 걸쳐 하나씩 배치될 수 있다.
도 5a에는 제1연결부(110b)가 제1방향을 따라 배치된 단위화소(PU)들의 열마다 하나씩 배치되고, 이웃하는 제1연결부(110b)들은 제2방향을 따라 연장된 제2연결부(110c)에 의해 서로 연결된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다.
도 5b를 참조하면, 제1연결부(110b)는 제1방향을 따라 배열된 2열의 단위화소(PU)들마다 하나씩 배치될 수 있다. 이 경우에도, 도전층(110)과 대향전극(230)의 제2콘택(CNT2)은 복수의 단위화소(PU)들에 걸쳐 하나씩 배치될 수 있음은 물론이다.
도 6a 내지 도 6k는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따른 단면도들이다.
도 6a를 참조하면, 기판(100) 상에 도전층(110)을 형성한다. 기판(100) 상에 도전 물질층(미도시)을 형성한 후 마스크를 이용하여 식각하는 등의 방법을 통해 도전층(110)을 형성할 수 있다.
기판(100)은 글라스재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재와 같은 다양한 재료를 포함할 수 있다. 기판(100)이 플라스틱재로 형성된 경우에는 글라스재로 형성된 경우 보다 가요성을 향상시킬 수 있다.
도전층(110)은 금속성 물질 및 반도체 물질 중 적어도 어느 하나를 포함할 수 있다. 금속성 물질은, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상을 포함할 수 있다. 반도체 물질은, 폴리 실리콘, 비정질 실리콘 또는 산화물 반도체일 수 있으며, 반도체 물질로 도전층(110)을 형성하는 경우 불순물을 도핑하는 공정, 또는/및 플라즈마 등을 이용하여 도체화하는 공정이 더 수행될 수 있다.
도 6b를 참조하면, 도전층(110) 상에 절연층(101)을 형성한다. 절연층(101)은 산화규소(SiOx) 또는 질화규소(SiNx)를 포함하는 단층 또는 다층의 무기층일 수 있다. 절연층(101)은 도전층(110)을 커버하도록 형성될 수 있다.
이후, 절연층(101) 상에 반도체 물질층(미도시)을 형성한 후 이를 패터닝하여 반도체층(120)을 형성할 수 있다. 이 때, 반도체층(120)의 일부 영역, 예컨대 앞서 도 4를 참조하여 설명한 채널영역(120c)과 대응되는 영역은 도전층(110)과 중첩되도록 형성된다.
반도체층(120)은 폴리실리콘 또는 아모퍼스 실리콘을 포함할 수 있다. 또 따른 실시예로서, 반도체층(120)은 인듐(In), 갈륨(Ga) 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf) 카드뮴(Cd), 게르마늄(Ge) 크롬(Cr), 티타늄(Ti), 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 예를 들어, 반도체층(120)은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide)와 같은 산화물 반도체로 형성될 수 있다.
도 6c를 참조하면, 반도체층(120) 상에 게이트전극(125)을 형성한다. 본 발명의 일 실시예로, 반도체층(120)이 형성된 기판(100) 상에 순차적으로 게이트절연물질층(미도시) 및 금속층(미도시)을 형성한 후 이를 패터닝하여, 게이트절연막(103) 및 게이트전극(125)을 형성할 수 있다. 게이트전극(125)의 형성 공정에서, 스토리지 커패시터(Cst, 도 4 참조)의 제1축전판(131)이 함께 형성될 수 있다.
게이트절연막(103)은 산화규소(SiOx), 질화규소(SiNx) 또는 산질화규소(SiON)를 포함하는 단층 또는 다층의 무기층일 수 있으며, 게이트전극(125) 및 제1축전판(131)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
게이트전극(125)을 형성한 후, 게이트전극(125)을 셀프얼라인 마스크로 이용하여 반도체층(120) 중 게이트전극(125)과 비중첩하는 부분들에 불순물을 도핑하거나, 플라즈마 처리 등을 수행할 수 있다. 이를 통해, 소스영역(120s) 및 드레인영역(120d)의 도전성이 향상된다.
도 6d를 참조하면, 기판(100) 상에 층간절연막(105)을 형성한 후, 식각 공정을 통해 소스영역(120s) 및 드레인영역(120d)을 노출하는 홀(105h1, 105h2)을 형성한다. 이 때, 도전층(110)의 일부와 대응되는 제1개구영역(105OP)을 함께 형성할 수 있다. 층간절연막(105)은 산화규소(SiOx), 질화규소(SiNx), 및 또는 산화알루미늄(Al2O3) 등과 같은 무기물을 포함하는 다층 또는 다층일 수 있다.
도 6e를 참조하면, 층간절연막(105) 상에 신호입출력배선(151, 152), 스토리지 커패시터(Cst, 도 4 참조)의 제2축전판(133), 및 제2보조전극(153)을 형성한다. 신호입출력배선(151, 152)은 각각 소스 및 드레인영역(120s, 120d)과 홀(105h1, 105h2)을 통해 전기적으로 연결된다.
신호입출력배선(151, 152), 제2축전판(133), 및 제2보조전극(153)은, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 단층 또는 복수층으로 형성된 것일 수 있다. 예를 들어, 신호입출력배선(151, 152), 제2축전판(133), 및 제2보조전극(153)은, Mo, Ti로 형성된 단층이거나, Mo/Al/Mo 또는 Ti/Cu의 복수층일 수 있다.
도 6f를 참조하면, 기판(100) 상에 패시베이션층(107)을 형성하고, 식각 공정을 통해 신호출력배선(152) 및 제2보조전극(153)을 노출하는 홀(107h1, 107h2)을 형성한다. 홀(107h1, 107h2)을 형성하는 공정 중, 패시베이션층(107)에는 층간절연막(105)의 제1개구영역(105OP)과 대응하는 제2개구영역(107OP)이 함께 형성할 수 있다.
패시베이션층(107)은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함하는 유기물을 포함할 수 있으나, 본 발명은 이에 한정되지 않는다.
도 6g를 참조하면, 패시베이션층(107) 상에 전극 물질층(미도시)을 형성한 후 이를 패터닝하여 화소전극(210) 및 제1보조전극(215)을 형성한다. 화소전극(210)은 홀(107h1)을 통해 신호출력배선(152)과 연결되고, 제1보조전극(215)은 홀(107h2)을 통해 제2보조전극(153)과 연결될 수 있다.
화소전극(210)은 반사전극이거나, 투광성 전극일 수 있다. 반사전극인 경우, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 형성된 반사막을 포함할 수 있다. 또는, 화소전극(210)은 전술한 반사막, 및 전술한 반사막의 위 또는/및 아래의 투명 도전성 산화물(TCO. Transparent conductive oxide)막을 포함할 수 있다. 제1보조전극(215)은 화소전극(210)과 동일한 물질을 포함한다.
도 6h를 참조하면, 화소정의막(109)을 형성한다. 화소정의막(109)은 화소전극(210) 및 제1보조전극(215)의 가장자리를 커버하되, 화소전극(210) 및 제1보조전극(215) 각각을 노출시킨다. 화소정의막(109)은 유기 절연재 및 무기 절연재로 형성되거나, 또는 유기절연재로만, 또는 무기절연재로만 형성될 수 있다.
화소정의막(109)은 제1 및 제2개구영역(105OP, 107OP)와 대응되는 제3개구영역(109OP)을 포함할 수 있다.
도 6i를 참조하면, 순차적으로 제1중간층(221), 발광층(222), 제2중간층(223)을 형성한다. 제1중간층(221)은 정공주입층(HIL) 및/또는 정공수송층(HTL)을 포함할 수 있으며, 제2중간층(223)은 전자수송층(ETL) 및/또는 전자주입층(EIL)을 포함할 수 있다. 발광층(222)은 저분자 또는 고분자의 유기 발광 물질을 포함하되, 화소전극(210)과 대응하도록 배치될 수 있다.
제1 및 제2중간층(221, 223)은 화소전극(210) 뿐만 아니라 제1보조전극(215)의 상면, 화소정의막(109)의 상면, 제1 및 제2개구영역(105OP, 107OP)을 덮도록 형성된다.
도 6j를 참조하면, 도전층(110)과 대응하는 절연층(101), 제1 및 제2중간층(221, 223)의 부분들을 제거하여, 절연층(101)의 홀(101h), 제1중간층(221)의 제1개구(OP1), 및 제2중간층(223)의 제2개구(OP2)를 형성하며, 도전층(110)의 적어도 일부가 노출되도록 한다. 이를 위해, 레이저 빔(LB, 도 6i 참조, 이하, 제1레이저 빔이라 함)을 제2중간층(223)에 조사하여 제2중간층(223)의 제2개구(OP2), 제1중간층(221)의 제1개구(OP1)와 절연층(101)의 홀(101h)을 동시에 형성할 수 있다.
동일한 공정에서 동일한 레이저 빔을 사용하여 제2개구(OP2), 제1개구(OP1) 및 홀(101h)이 형성된다. 제2중간층(223), 제1중간층(221) 및 절연층(101)의 물질이 상이하므로, 동일한 레이저 빔을 사용하더라도 제2개구(OP2), 제1개구(OP1) 및 홀(101h)의 크기는 다를 수 있으나, 제2개구(OP2), 제1개구(OP1) 및 홀(101h)의 중심들은 서로 일치할 수 있다.
제1레이저 빔(LB1)의 고열로 인해, 제1 및 제2개구(OP1, OP2)와 인접한 제1 및 제2중간층(221, 223)의 부분들은 각각 열에 의해 변성된 부분일 수 있다. 마찬가지로, 홀(101h)에 인접한 절연층(101)의 부분은 열에 의해 변성된 부분일 수 있다.
보조전극(215)과 대응하는 제1 및 제2중간층(221, 223)의 부분들을 제거하여, 제1중간층(221)의 제3개구(OP3) 및 제2중간층(223)의 제4개구(OP4)를 형성하며, 제1보조전극(2150의 적어도 일부가 노출되도록 한다. 이를 위해, 레이저 빔(LB2, 도 6i참조, 이하 제2레이저 빔이라 함)을 제2중간층(223)에 조사하여 제2중간층(223)의 제4개구(OP4), 및 제1중간층(221)의 제3개구(OP3)를 동시에 형성할 수 있다. 제2레이저 빔(LB2)은, 제1 및 제2중간층(221, 223)뿐만 아니라 절연층(101)의 일부도 제거하여야 하는 제1레이저 빔(LB1)과 달리, 제1 및 제2중간층(221, 223)의 일부를 제거하므로 제1레이저 빔(LB1)의 출력과 다른 출력을 가질 수 있다.
동일한 공정에서 동일한 레이저 빔을 사용하여 제4개구(OP4), 및 제3개구(OP3)가 형성된다. 제2중간층(223), 및 제1중간층(221)의 물질이 상이하므로, 동일한 레이저 빔을 사용하더라도 제4개구(OP4) 및 제3개구(OP3)의 크기는 다를 수 있으나, 제4개구(OP4) 및 제3개구(OP3)의 중심들은 서로 일치할 수 있다. 제2레이저 빔(LB)의 고열로 인해, 제3 및 제4개구(OP1, OP3)와 인접한 제1 및 제2중간층(221,223)의 부분들은 각각 열에 의해 변성된 부분일 수 있다.
도 6k를 참조하면, 대향전극(230)을 형성한다. 대향전극(230)은, 앞서 도 2를 참조하여 설명한 바와 같이 복수의 화소들에 걸쳐서 일체로 형성하여 표시부(10, 도 2참조)를 덮을 수 있다. 따라서, 대향전극(230)은 화소전극(210), 제1보조전극(215), 및 도전층(110)을 모두 덮을 수 있다.
대향전극(230)은 홀(101h)과, 제1 및 제2개구(OP1, OP2)를 통해 도전층(110)과 접촉함으로써 전기적으로 연결될 수 있으며, 제3 및 제4개구(OP3, OP4)를 통해 제1보조전극(215)과 접촉함으로써 전기적으로 연결될 수 있다.
대향전극(230)은 (반)투과전극 또는 반사전극일 수 있다. (반)투과전극인 경우, 대향전극(230)은 일함수가 작은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Ag와 Mg의 합금 중 적어도 어느 하나를 포함하며 얇게 형성된 반투과 금속막으로 형성되거나, 또는/및 ITO, IZO, ZnO, In2O3, IGO 또는 AZO 등의 투과막으로 형성될 수 있다. 대향전극(230)이 전술한 얇은 반투과 금속막인 경우, 전술한 금속막 상에 ITO, IZO, ZnO, In2O3, IGO 또는 AZO 등의 투명 도전막을 형성하여, 얇은 금속 반투과막의 두께에서 기인하는 고저항의 문제를 보완할 수 있다. 반사전극인 경우, 전술한 금속을 두껍게 형성할 수 있다.
본 발명의 실시예에 따르면, 제1중간층(221)과 제2중간층(223)이 모두 구비된 구조를 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 본 발명의 또 다른 실시예로, 제1 및 제2중간층(221, 223)이 생략되거나, 제2중간층(223)만 생략될 수 있다.
도전층(110)을 플로팅 상태로 두지 않도록 대향전극(230)과의 컨택을 위해서는, 도 6k에 도시된 바와 같이 절연층(101) 중 도전층(110)의 적어도 일부와 대응되는 부분은 제거되어야 한다. 이를 위해, 절연층(101)을 최초 형성할 때부터 도전층(110)의 적어도 일부를 노출하도록 홀(101h)을 형성하는 방법을 사용할 수 있다. 그러나, 이 경우 홀(101h)을 형성하기 위해 추가적인 마스크를 이용해야 하며, 그에 따라 추가적인 마스크와 기판(100)을 정밀하게 정렬해야 하는 것과 같이 제조 공정이 복잡해진다.
도전층(110)을 플로팅 상태로 두지 않는 다른 방안으로, 대향전극(230) 대신에 신호입출력배선(151, 152) 중 어느 하나를 도전층(110)과 컨택시킬 수 있다. 그러나, 이 경우에도 전술한 바와 같이 절연층(101)을 최초 형성할 때부터 도전층(110)의 적어도 일부를 노출하도록 홀(101h)을 형성하기 위한 마스크 공정이 추가되어야 한다.
그러나, 본 실시예들에 따르면, 도전층(110)을 노출하는 홀(101h)을 형성하기 위해, 레이저 빔을 이용하여 도전층(110)과 대향전극(230)을 연결하므로 마스크의 증가를 방지할 수 있다.
도 6a 내지 도 6h를 참조하여 설명한 실시예에 따르면, 층간절연막(105), 패시베이션층(107) 및 화소정의막(109)를 관통하는 제1 내지 제3개구영역(105OP, 107OP, 109OP)가 공정 중 형성된 것을 도시하였으나 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1 내지 제3개구영역(105OP, 107OP, 109OP)가 형성되지 않을 수 있으며, 이 경우 제1레이저 빔(LB1)을 조사할 때 제1레이저 빔(LB1)의 출력을 크게 하여 화소정의막(109), 패시베이션층(107), 층간절연막(105), 제1 및 2 중간층(221, 223) 및 절연층(101)을 관통하는 홀 및 개구를 동시에 형성할 수 있다. 다만, 대향전극(230)의 두께가 얇은 경우, 대향전극(230)의 단선을 방지하기 위해 앞서 도 6a 내지 도 6h를 참조하여 설명한 바와 같이 제1 내지 제3개구영역(105OP, 107OP, 109OP)을 형성하는 것이 더 바람직할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다. 앞서, 도 4를 참조하여 설명한 유기 발광 표시 장치의 발광층(222)은, 발광영역(EA)에만 대응하도록 배치되어 있으나, 본 발명은 이에 한정되지 않는다. 발광층(222)의 형성방법에 따라 발광층(222)은 발광영역(EA) 및 화소전극(210)과 화소정의막(109) 상에도 배치될 수 있다. 이 경우, 도전층(110)과 대응하는 발광층(222)의 부분은 제거되어 제5개구(OP5)를 이룰 수 있으며, 보조전극(205)와 대응하는 발광층(222)의 부분은 제거되어 제6개구(OP6)를 이룰 수 있다.
제5개구(OP5)와 인접한 발광층(222)의 부분은 제1레이저 빔(LB1, 도 6i참조)의 고열에 의해 변성된 부분일 수 있고, 제6개구(OP6)와 인접한 발광층(222)의 부분은 제2레이저 빔(LB2, 도 6i참조)의 고열에 의해 변성된 부분일 수 있다.
도 8a 및 도 8b는 각각 본 발명의 다른 실시예에 따른 유기 발광 표시 장치 중 기판 상의 도전층을 나타낸 평면도이다.
앞서 도 5a 및 도 5b를 참조하여 설명한 도전층(110)과 대향전극(230)의 제2콘택(CNT2)은 기판(100)의 표시영역(DA)에서 복수의 단위화소(PU, 도 5a 및 도 5b 참조)들에 걸쳐 하나씩 배치된 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 8a 및 도 8b을 참조하면, 도전층(110)과 대향전극(230)의 제2콘택(CNT2)은, 기판(100)의 가장자리영역(PA)에 배치될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 단면도이다. 앞서 도 8a 및 도 8b을 참조하여 설명한 바와 같이 도전층(110)과 대향전극(230) 간의 제2콘택(CNT2)이 기판(100)의 가장자리영역(PA)에 구비되면, 도 9에 도시된 바와 같이 제2콘택(CNT2)과 대응되는 영역에는 제1 및 제2중간층(221, 222)이 배치되지 않을 뿐 다른 구조 및 제조 공정은 도 4 및 도 6a 내지 도 6k를 참조하여 설명한 바와 실질적으로 동일하다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판
101: 절연층
110: 도전층
120: 반도체층
125: 게이트전극
210: 화소전극
222: 발광층
230: 대향전극

Claims (6)

  1. 기판 상의 표시영역에 배치되는 트랜지스터;
    상기 트랜지스터에 전기적으로 연결되는 유기 발광 소자; 및
    상기 기판과 상기 트랜지스터 사이에 배치되며 정전압의 전압 레벨을 갖는 배선을 포함하되,
    상기 배선은,
    평면 상에서 볼 때 상기 표시영역을 지나도록 제1방향을 따라 연장되고, 상기 제1방향에 교차하는 제2방향으로 제1폭을 가지는, 제1연장부;
    평면 상에서 볼 때 상기 제2방향을 따라 상기 표시영역을 지나는 제2연장부; 및
    상기 트랜지스터에 중첩하는 중첩부;를 포함하고,
    상기 중첩부는 상기 제2방향을 따르는 제2폭을 가지되 상기 제2폭은 상기 제1보다 큰, 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 중첩부 위에 배치된 상기 트랜지스터는 구동 박막트랜지스터인, 유기 발광 표시 장치.
  3. 제1항에 있어서,
    상기 배선은,
    상기 표시영역의 제1측변의 외측에 배치된 주 배선과 전기적으로 연결된, 유기 발광 표시 장치.
  4. 제3항에 있어서,
    상기 표시영역에는 적색의 화소, 녹색의 화소, 및 청색의 화소가 배치되고,
    상기 중첩부는 복수 개 배치되되, 상기 복수의 중첩부 중 하나는 상기 적색의 화소와 전기적으로 연결된 구동 박막트랜지스터와 중첩하고, 상기 중첩부 중 다른 하나는 상기 녹색의 화소와 전기적으로 연결된 구동 박막트랜지스터와 중첩하며, 상기 중첩부 중 또 다른 하나는 상기 청색의 화소와 전기적으로 연결된 구동 박막트랜지스터와 중첩하는, 유기 발광 표시 장치.
  5. 기판 상의 표시영역에 배치되는 화소들 각각에 대응하는 유기 발광 소자들; 및
    상기 기판과 트랜지스터 사이에 배치되며 정전압의 전압 레벨을 갖는 배선;을 포함하며,
    상기 유기 발광 소자들 각각은 화소전극을 포함하되 상기 유기 발광 소자들 각각의 상기 화소전극을 커버하는 대향전극은 상기 배선과 전기적으로 연결되며,
    상기 배선은,
    평면 상에서 볼 때 상기 표시영역을 지나도록 제1방향을 따라 연장되는, 제1연장부; 및
    평면 상에서 볼 때 상기 제1방향에 교차하는 제2방향을 따라 상기 표시영역을 지나고 상기 제1연장부와 전기적으로 연결된 제2연장부;를 포함하는, 유기 발광 표시 장치.
  6. 제5항에 있어서,
    상기 배선은,
    상기 표시영역의 제1측변의 외측에 배치된 주 배선과 전기적으로 연결된, 유기 발광 표시 장치.
KR1020240044362A 2016-07-04 2024-04-01 유기 발광 표시 장치 및 그 제조 방법 KR20240049788A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240044362A KR20240049788A (ko) 2016-07-04 2024-04-01 유기 발광 표시 장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160084094A KR20180004488A (ko) 2016-07-04 2016-07-04 유기 발광 표시 장치 및 그 제조 방법
KR1020240044362A KR20240049788A (ko) 2016-07-04 2024-04-01 유기 발광 표시 장치 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160084094A Division KR20180004488A (ko) 2016-07-04 2016-07-04 유기 발광 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20240049788A true KR20240049788A (ko) 2024-04-17

Family

ID=60807845

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160084094A KR20180004488A (ko) 2016-07-04 2016-07-04 유기 발광 표시 장치 및 그 제조 방법
KR1020240044362A KR20240049788A (ko) 2016-07-04 2024-04-01 유기 발광 표시 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160084094A KR20180004488A (ko) 2016-07-04 2016-07-04 유기 발광 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10128322B2 (ko)
KR (2) KR20180004488A (ko)
CN (1) CN107579076B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3240036B1 (en) * 2016-04-29 2024-05-01 LG Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR102699551B1 (ko) * 2016-10-27 2024-08-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6980498B2 (ja) * 2017-11-22 2021-12-15 株式会社ジャパンディスプレイ 表示装置
KR102577233B1 (ko) * 2017-12-28 2023-09-08 엘지디스플레이 주식회사 전계발광 표시 장치
KR102536257B1 (ko) * 2018-01-25 2023-05-24 삼성디스플레이 주식회사 표시 장치
JP7046627B2 (ja) * 2018-02-06 2022-04-04 株式会社ジャパンディスプレイ 表示装置
KR20190096468A (ko) * 2018-02-08 2019-08-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102565936B1 (ko) 2018-03-26 2023-08-11 삼성디스플레이 주식회사 표시 장치
CN208173203U (zh) * 2018-05-29 2018-11-30 北京京东方技术开发有限公司 显示面板及显示装置
JP7108478B2 (ja) * 2018-06-21 2022-07-28 株式会社ジャパンディスプレイ 表示装置
CN109166902A (zh) * 2018-06-22 2019-01-08 友达光电股份有限公司 有机发光显示器
CN110233168B (zh) * 2018-06-22 2023-10-27 友达光电股份有限公司 有机发光显示器
CN109004005B (zh) * 2018-07-24 2020-12-11 云谷（固安）科技有限公司 显示面板及其制作方法、显示装置
KR102624512B1 (ko) * 2018-09-28 2024-01-15 삼성디스플레이 주식회사 표시패널 제조방법
KR102657529B1 (ko) * 2018-11-02 2024-04-12 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN109599422B (zh) * 2018-12-05 2021-04-02 武汉华星光电半导体显示技术有限公司 柔性有机发光二极管装置以及其形成方法
CN109659322B (zh) * 2018-12-17 2020-12-08 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN109768183B (zh) * 2019-01-25 2023-05-23 固安翌光科技有限公司 一种有机光电器件
CN109698224B (zh) 2019-02-21 2021-04-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示面板
KR20200113056A (ko) * 2019-03-20 2020-10-06 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20200121414A (ko) 2019-04-15 2020-10-26 삼성디스플레이 주식회사 표시 장치
KR102698880B1 (ko) * 2019-05-13 2024-08-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20210014233A (ko) * 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP7379114B2 (ja) * 2019-11-25 2023-11-14 株式会社ジャパンディスプレイ 表示装置
CN113013190B (zh) * 2019-12-20 2022-07-29 京东方科技集团股份有限公司 显示面板及显示面板的制作方法
US11844255B2 (en) * 2019-12-20 2023-12-12 Hefei Boe Joint Technology Co., Ltd Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof
EP3846218A1 (en) * 2019-12-31 2021-07-07 LG Display Co., Ltd. Organic light-emitting diode display device and method of manufacturing same
CN111725268B (zh) * 2020-06-02 2021-07-06 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112289945B (zh) * 2020-10-21 2022-03-29 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板制作方法
KR20220168616A (ko) 2021-06-16 2022-12-26 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521272B1 (ko) * 2002-12-20 2005-10-12 삼성에스디아이 주식회사 휘도가 개선된 유기전계 발광표시장치
KR100721569B1 (ko) * 2004-12-10 2007-05-23 삼성에스디아이 주식회사 칼라필터층을 갖는 유기전계발광소자
KR20060078002A (ko) 2004-12-30 2006-07-05 주식회사 하이닉스반도체 반도체 회로용 정전기 보호 소자 및 그의 제조 방법
JP5090658B2 (ja) * 2006-04-06 2012-12-05 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置
CN100582899C (zh) * 2006-09-22 2010-01-20 北京京东方光电科技有限公司 一种彩色滤光层在薄膜晶体管之上的液晶显示器件及其制造方法
KR101428085B1 (ko) 2008-07-24 2014-08-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101015531B1 (ko) 2008-10-02 2011-02-16 주식회사 동부하이텍 정전기 보호 소자 및 그 제조 방법
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
KR101084195B1 (ko) * 2010-02-19 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101097338B1 (ko) * 2010-03-05 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101720533B1 (ko) * 2010-08-31 2017-04-03 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치
JP2012063654A (ja) * 2010-09-17 2012-03-29 Casio Comput Co Ltd 発光パネル及び発光パネルの製造方法
CN103155153B (zh) * 2010-10-07 2016-03-30 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
KR101159468B1 (ko) 2010-10-28 2012-06-25 숭실대학교산학협력단 정전기 방지용 다이오드
KR101908513B1 (ko) 2011-08-30 2018-10-17 엘지디스플레이 주식회사 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
CN102938394B (zh) * 2012-11-16 2015-01-07 京东方科技集团股份有限公司 显示装置、透反式薄膜晶体管阵列基板及其制作方法
KR102060364B1 (ko) * 2013-04-19 2019-12-31 삼성디스플레이 주식회사 유기발광 표시장치 제조방법
KR102054850B1 (ko) * 2013-05-30 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
US9362345B2 (en) * 2013-05-31 2016-06-07 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
US9450039B2 (en) * 2013-05-31 2016-09-20 Samsung Display Co., Ltd. Organic light emitting display apparatus and method of manufacturing the same
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN103681695B (zh) * 2013-12-13 2016-09-28 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、制造方法及液晶显示装置
US20150168773A1 (en) * 2013-12-13 2015-06-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate, manufacturing method thereof, and liquid crystal display device
KR102141082B1 (ko) 2014-05-02 2020-08-05 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
KR102195230B1 (ko) 2014-06-03 2020-12-24 삼성전자주식회사 정전기 보호 소자
KR102230943B1 (ko) 2014-08-14 2021-03-24 엘지디스플레이 주식회사 광흡수층을 포함하는 유기발광 표시장치 및 이를 제조하는 방법
KR102265750B1 (ko) * 2014-09-22 2021-06-17 삼성디스플레이 주식회사 표시패널
KR102374833B1 (ko) * 2014-11-25 2022-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102175991B1 (ko) * 2014-12-26 2020-11-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
CN107579076A (zh) 2018-01-12
KR20180004488A (ko) 2018-01-12
US10128322B2 (en) 2018-11-13
CN107579076B (zh) 2023-04-25
US20180006098A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
KR20240049788A (ko) 유기 발광 표시 장치 및 그 제조 방법
US10566402B2 (en) Organic light-emitting diode display and method of manufacturing the same
US20160233253A1 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
KR102465381B1 (ko) 유기 발광 표시 장치
KR20160053357A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20170115164A (ko) 표시 장치
US11985870B2 (en) Display device
KR20140104263A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9608009B2 (en) Display device and method of fabricating the same
KR20180077954A (ko) 표시장치 및 그 제조 방법
US10497771B1 (en) Display device
WO2019184693A1 (zh) 阵列基板及其制备方法、阵列基板的修复方法、显示装置
WO2021062640A1 (zh) 电子基板及其制作方法、显示面板
KR102273052B1 (ko) 디스플레이 제조 방법
KR20070117363A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US10014360B2 (en) Array substrate comprising a power wire layer and manufacturing method thereof
US11957014B2 (en) Display device with reduced occurrences of electrostatic discharge
KR102652999B1 (ko) 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
KR20200113056A (ko) 디스플레이 장치 및 그 제조방법
US10916177B2 (en) Display apparatus having a unit pixel composed of four sub-pixels
KR20220002792A (ko) 디스플레이 장치와, 이의 제조방법
KR20170031312A (ko) 디스플레이장치 및 이의 제조방법
KR20210055832A (ko) 표시 장치
US11910648B2 (en) Thin film transistor substrate, display apparatus, and method of manufacturing the thin film transistor substrate
US20240260350A1 (en) Display Apparatus Having Link Wirings

Legal Events

Date Code Title Description
A107 Divisional application of patent