CN113013190B - 显示面板及显示面板的制作方法 - Google Patents
显示面板及显示面板的制作方法 Download PDFInfo
- Publication number
- CN113013190B CN113013190B CN201911335096.6A CN201911335096A CN113013190B CN 113013190 B CN113013190 B CN 113013190B CN 201911335096 A CN201911335096 A CN 201911335096A CN 113013190 B CN113013190 B CN 113013190B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- display panel
- light
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 239000010409 thin film Substances 0.000 claims description 81
- 239000000463 material Substances 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 220
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80522—Cathodes combined with auxiliary electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供了一种显示面板以及一种显示面板的制作方法。该显示面板包括:衬底基板;位于衬底基板上的遮光层;阴极层,所述阴极层位于所述遮光层的远离所述衬底基板的一侧,其中,在所述遮光层中形成有电平信号走线图案,所述电平信号走线图案与所述阴极层电连接。
Description
技术领域
本公开涉及显示技术领域,具体地涉及一种显示面板及一种显示面板的制作方法。
背景技术
功耗是消费类产品的重要评价指标之一,OLED(有机发光二极管,Organic LightEmitting Diode)显示面板的功耗主要包括集成电路中逻辑运算导致的功耗和发光材料的发光功耗。发光材料的发光功耗取决于发光材料两侧的电压差和流过发光材料两侧的电极的电流。在OLED显示面板最高亮度不变的情况下,显示面板上的整体电流是大致恒定的,因此,发光材料的发光功耗主要由发光材料两侧的高电压电平信号(VDD)与低电压电平信号(VSS)的压差决定。目前低电压电平信号主要通过阴极层来传送。
发明内容
本公开提出了一种显示面板,包括:衬底基板;位于衬底基板上的遮光层;阴极层,所述阴极层位于所述遮光层的远离所述衬底基板的一侧,其中,在所述遮光层中形成有电平信号走线图案,所述电平信号走线图案与所述阴极层电连接。
在一些实施例中,所述显示面板还包括:阳极层,所述阳极层位于所述遮光层的远离所述衬底基板的一侧,且位于所述阴极层的朝向所述衬底基板的一侧;位于所述阳极层和阴极层之间的发光材料层;以及薄膜晶体管,所述薄膜晶体管位于所述阳极层的朝向所述衬底基板的一侧,且位于所述遮光层的远离所述衬底基板的一侧。
在一些实施例中,所述遮光层具有第一组镂空部,所述第一组镂空部在衬底基板上的正投影覆盖至少一个所述薄膜晶体管在衬底基板上的正投影。
在一些实施例中,所述第一组镂空部在衬底基板上的正投影的面积大于所述至少一个所述薄膜晶体管在衬底基板上的正投影的面积。
在一些实施例中,所述显示面板还包括信号线,所述信号线位于所述阳极层的朝向所述衬底基板的一侧,且位于所述遮光层的远离所述衬底基板的一侧,所述遮光层具有第二组镂空部,所述第二组镂空部在衬底基板上的正投影与至少一个所述信号线在衬底基板上的正投影至少部分地重叠。
在一些实施例中,所述信号线包括数据线或时钟信号线。
在一些实施例中,所述遮光层还具有第三组镂空部,所述第三组镂空部在衬底基板上的正投影与所述薄膜晶体管在衬底基板上的正投影不重叠且与所述信号线在衬底基板上的正投影不重叠。
在一些实施例中,所述电平信号走线图案呈网状图案。
在一些实施例中,所述显示面板具有显示区和周边区,在所述周边区中设置有连接部,所述电平信号走线图案通过所述连接部与所述阴极层电连接。
在一些实施例中,所述连接部包括:第一电连接层,所述第一电连接层与所述阳极层由相同材料制成且同层设置,所述第一电连接层与所述阴极层电连接;和第二电连接层,所述第二电连接层位于所述遮光层的远离所述衬底基板的一侧且位于所述第一电连接层朝向衬底基板的一侧,其中,所述第一电连接层和第二电连接层通过过孔结构连接在一起。
在一些实施例中,所述显示面板还包括集成电路接口以及将所述电平信号走线图案电连接至集成电路接口的第一连接总线和将所述阴极层电连接至集成电路接口的第二连接总线。
在一些实施例中,所述第一连接总线与所述遮光层由相同材料制成且同层设置,所述第二连接总线与所述阴极层由相同材料制成且同层设置。
本公开的实施例还提供了一种显示面板的制作方法,包括:提供衬底基板;在衬底基板上形成遮光层,所述遮光层包括电平信号走线图案;以及在所述遮光层的远离所述衬底基板的一侧上形成阴极层,所述阴极层与所述电平信号走线图案电连接。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,图中:
图1示意性地示出了一种OLED显示面板的示例性的膜层结构图。
图2示出了一种OLED显示面板的示例性的像素驱动电路的示意图。
图3示意性地示出了与图2的驱动电路对应的电路布局图。
图4示意性地示出了根据本公开的一些实施例的显示面板上的TFT(薄膜晶体管)区域的位置。
图5示意性地示出了根据本公开的一些实施例的显示面板上的示例性的遮光层的图案。
图6示意性地示出了根据本公开的一些实施例的显示面板上的另一种示例性的遮光层的图案。
图7示意性地示出了根据本公开的一些实施例的显示面板的俯视图。
图8示意性地示出了根据本公开的一些实施例的显示面板的周边区中遮光层中的电平信号走线图案与阴极层的连接关系。
图9示意性示出了根据本公开的一些实施例的显示面板的制作方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整的描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部。基于所描述的本公开实施例,本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。应注意,贯穿附图,相同的元素由相同或相近的附图标记来表示。在以下描述中,一些具体实施例仅用于描述目的,而不应该理解为对本公开有任何限制,而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时,将省略常规结构或构造。应注意,图中各部件的形状和尺寸不反映真实大小和比例,而仅示意本公开实施例的内容。
除非另外定义,本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性,而只是用于区分不同的组成部分。
此外,在本公开实施例的描述中,术语“电连接”可以是指两个组件直接电连接,也可以是指两个组件之间经由一个或多个其他组件电连接。
本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。由于这里采用的薄膜晶体管的源极、漏极是对称的,所以其源极、漏极可以互换。在以下示例中主要以用作驱动晶体管的P型薄膜晶体管的情况进行描述,其他晶体管根据电路设计与驱动晶体管具有相同或不同的类型。类似地,在其他实施例中,驱动晶体管也可以被示为N型薄膜晶体管。
图1示意性地示出了一种OLED显示面板的示例性的局部的膜层结构图。其中该显示面板100包括:衬底基板10、位于衬底基板10上的遮光层20和阴极层73,所述阴极层73位于所述遮光层20的远离所述衬底基板10的一侧。在一些实施例中,所述显示面板100还可以包括阳极层71和发光材料层72。所述阳极层71位于所述遮光层20的远离所述衬底基板10的一侧,且位于所述阴极层73的朝向所述衬底基板10的一侧。所述发光材料层72位于所述阳极层71和阴极层73之间。当阳极层71和阴极层73上分别施加高电压电平信号和低电压电平信号时,发光材料层72将在两者的电压差的激发下发光。发光材料层的发光的功耗在很大程度上由高电压电平信号和低电压电平信号之间的电压差来决定。
在相关技术中的显示面板中,高电压电平信号(VDD)通常只在阳极层71中传递,而低电压电平信号(VSS)通常只在阴极层73中传递,而遮光层20仅仅用于遮挡外来光以防止外部光对于电路部件的干扰。而在本公开的实施例中,在所述遮光层20中形成有电平信号走线图案,所述电平信号走线图案与所述阴极层73电连接。这样,低电压电平信号不仅可以在阴极层73中传递,还可以在遮光层20中进行传递。对于显示面板而言,低电压电平信号通常是从显示面板上的显示区周围的周边区引入到显示区中的。由于遮光层20可以在显示面板中进行较大面积的布设,所以当低电压电平信号同时在阴极层73和遮光层20两者中传递时,一方面,总的电阻相比于只在阴极层73中传递的情况会变小,使得低电压电平信号在从周边区传递至显示区的过程中的(由电阻导致的)压降会减小,从而减小在发光材料层72两侧上的电压差以减小功耗;另一方面,原本仅流经阴极层73的电流被分布在阴极层73和遮光层20两者中,导电面积增大,电流分布更均匀,散热也更为均匀。关于遮光层20中的电平信号走线图案与阴极层73的电连接方式将在后文进行介绍。
另外,由于在层结构中遮光层20通常设置于靠近衬底基板10的位置处,例如直接设置于衬底基板10上,所以,将电平信号走线图案形成于遮光层20中,既可以防止电平信号走线图案对于显示区中的其他层结构的干扰,又可以避免增加工艺的复杂度。在这种情况下,不需要设置新的电平信号走线层,而只需要在遮光层20中进行一些图案设计,对制作工艺的流程基本上没有影响。
在一些实施例中,显示面板100还可以包括薄膜晶体管(TFT)60,所述薄膜晶体管60位于所述阳极层71的朝向所述衬底基板10的一侧,且位于所述遮光层20的远离所述衬底基板10的一侧。作为示例,所述薄膜晶体管60可以包括诸如源极61、漏极62、有源层63和栅极64。在一些实施例中,为了对各个导电膜层结构进行绝缘,还可以设置一些绝缘层,例如在遮光层20和有源层63之间可以设置缓冲层31,在有源层63和栅极64之间还可以设置栅极绝缘层32,在栅极64和源极61、漏极62之间可以设置层间介质层33,在阴极层71和源极61、漏极62之间可以设置平坦层34。在一些实施例中,还可以设置像素界定层40来将发光材料层72限定于期望的区域。在一些实施例中,还可以在阴极层73的远离衬底基板10的一侧上设置密封层(或封装层)50来对显示面板100的功能膜层结构进行保护。
上面从OLED显示面板的示例性基本结构的角度描述了遮光层20、阴极层73以及其他功能层之间的结构位置关系。本公开的实施例不限于上述示例。下面将基于一个示例对在遮光层20中具体如何设置电平信号走线图案来进行介绍。
图2示出了一种OLED显示面板的示例性的像素驱动电路的示意图。在该像素驱动电路中,包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9、存储电容C1等多个元件。其中,第一薄膜晶体管T1、第二薄膜晶体管T2、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8的栅极分别由EM、Reset、Gate等特定信号来控制,而第三薄膜晶体管T3主要用于驱动发光元件D1发光。VDD和VSS信号均为直流电压信号,用于为驱动发光元件D1发光提供必要的电压。数据线Data用于输入用于控制驱动发光元件D1发光的数据信号。Vref和Vint是两个电压信号。由于上述基本的驱动电路包含9个薄膜晶体管和一个存储电容,因此其被称为9T1C电路。在此引用该电路仅是为了说明显示面板上的驱动电路中可能会包含若干个薄膜晶体管,而根据本公开的一些实施例的显示面板中的遮光层20可以针对于此进行一定的设计。上述电路的详细的工作原理不是本文所要讨论的内容,因而在此省略。
图3示出了上述电路在显示面板中实现的示例性的布局结构图。其中示出了多个晶体管结构,如第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9。在实际的层结构中,如图1所示,栅极64位于有源层63的远离衬底基板10的一侧,而遮光层20位于有源层63的朝向衬底基板10的一侧。在遮光层20不通电的情况下,遮光层20不会对各个薄膜晶体管的工作造成影响,但在本公开的实施例中,遮光层20中形成有电平信号走线图案并用于传递低电压电平信号(例如电压可以为-2伏至-4伏)。这样,如果遮光层20在衬底基板10上的正投影与某一薄膜晶体管在衬底基板10上的正投影重叠,则可能对该薄膜晶体管(例如第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8或第九薄膜晶体管T9)的栅极电压产生影响,这对于显示面板上的像素单元以及GOA(阵列基板上栅驱动集成)电路的工作是不利的。
因此,在一些实施例中,所述遮光层20中可以设置有第一组镂空部21。该第一组镂空部21在衬底基板10上的正投影覆盖至少一个所述薄膜晶体管在衬底基板10上的正投影。图4中用多个方框分别标出了显示面板上的各个薄膜晶体管(例如第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8或第九薄膜晶体管T9)的位置。为了清楚起见,图4中仅示出了栅极层64’和有源层63’。图5示出了遮光层20中的第一组镂空部21中的各个镂空部21的位置。在本公开的实施例中,如上所述,遮光层20中的各个镂空部21的位置与显示面板中各个薄膜晶体管的位置是对应的。由于镂空部21的存在,遮光层20可以避开相应的薄膜晶体管的位置,这可以在很大程度上防止遮光层20中的电平信号走线图案对于与该镂空部21对应的薄膜晶体管的工作的影响。在一些实施例中,该镂空部21在衬底基板10上的正投影可以与其所对应的薄膜晶体管在衬底基板10上的正投影完全重叠。在另一些实施例中,该镂空部21在衬底基板10上的正投影也可以在覆盖其所对应的薄膜晶体管在衬底基板10上的正投影的同时具有比其所对应的薄膜晶体管在衬底基板10上的正投影更大的面积。该镂空部21在衬底基板10上的正投影的面积比其所对应的薄膜晶体管在衬底基板10上的正投影的面积更大,这允许镂空部21与薄膜晶体管在垂直于衬底基板10的方向上对准时可以具有一定的对准误差。
除去薄膜晶体管之外,遮光层20还可以对显示面板上的一些信号线进行避让。在一些实施例中,该显示面板还可包括信号线80,所述信号线80位于所述阳极层71的朝向所述衬底基板10的一侧,且位于所述遮光层20的远离所述衬底基板10的一侧。所述遮光层20具有第二组镂空部22,所述第二组镂空部22在衬底基板10上的正投影与至少一个所述信号线80在衬底基板10上的正投影至少部分地重叠。例如,所述信号线80可以包括数据线81或时钟信号线等。在图3中示出了数据线81,在图6所示出的遮光层20的示例中,与数据线81对应的部分形成第二组镂空部22。遮光层20的图案设计中可以回避一些重要的信号线,例如数据线或时钟信号线等,这可以减小遮光层20与该信号线之间的寄生电容,有利于降低信号线的负载。在本公开的实施例中,上述第一组镂空部21和第二组镂空部22中的镂空部可以具有任意形状,形状期望与需要回避的薄膜晶体管或信号线等结构匹配。需要说明的是,第二组镂空部22在衬底基板10上的正投影不一定需要完全覆盖信号线80在衬底基板10上的正投影,也可以与信号线80在衬底基板10上的正投影部分地重叠以减少遮光层20与信号线80之间的寄生电容即可。
除此之外,在一些实施例中,显示面板中的遮光层20还可以被进一步地图案化以减小遮光层20的面积。例如,所述遮光层20还可以具有第三组镂空部23,所述第三组镂空部23在衬底基板10上的正投影与所述薄膜晶体管在衬底基板10上的正投影不重叠且与所述信号线80在衬底基板10上的正投影不重叠。在一些实施例中,遮光层20中的所述电平信号走线图案可以呈网状图案,如图7所示。这种网状图案有利于后续化学气相沉积(CVD)工艺的实现,因为如果遮光层20形成整面的金属层可能会干扰CVD设备的电磁场。
图7示出了根据本公开的实施例的显示面板的俯视图。从图7中可以看出,该显示面板包括显示区91和周边区92。在周边区92的一侧(在图中是下侧)设置有集成电路接口93。由于在本公开的实施例中,低电压电平信号同时通过阴极层73和遮光层20中的电平信号走线图案传递。因此,在显示面板的周边区92中可以设置第一连接总线93和第二连接总线94。第一连接总线93用于将遮光层20中的所述电平信号走线图案电连接至集成电路接口93,而第二连接总线94用于将所述阴极层73电连接至集成电路接口93。第二连接总线94还可以通过周边区92的其他侧(在图中为上侧、左侧和右侧)的走线与阴极层73电连接。在一些实施例中,所述第一连接总线93可以与所述遮光层20由相同材料制成且同层设置,这与将第一连接总线93和遮光层20设置在不同层中的情形相比,能够减小对于显示面板边框的限制。在一些实施例中,第二连接总线94可以与所述阴极层73由相同材料制成且同层设置。这意味着不需要为第一连接总线93和第二连接总线94制作额外的层,这有利于简化工艺和节约成本。
在本公开的实施例中,低电压电平信号(VSS)的电流通路由单层变成了双层,VSS电流不仅能从阴极层73经过周边区92中的走线汇聚到第二连接总线94上,再流入集成电路接口93,还能通过遮光层20中的所述电平信号走线图案经由第一连接总线93向集成电路接口93处汇聚,即显示区内VSS电流有上下两层电流通路进行传导,既减小了因为电阻导致的压降,也避免集中发热。所述集成电路接口93可以是为显示面板上的电路提供各种信号(包括电源信号、控制信号、数据信号等)的集成电路器件(可称为IC)。
图8是根据本公开的实施例的显示面板100的周边区的示例性的局部剖视图,示出了在周边区92中遮光层20中的电平信号走线图案与阴极层73之间的连接关系的示例。从图8可以看出,在所述周边区92中设置有连接部96,所述电平信号走线图案通过所述连接部96与所述阴极层73电连接。在一些实施例中,所述连接部96包括第一电连接层961和第二电连接层962。第一电连接层961可以与所述阳极层71由相同材料制成且同层设置,所述第一电连接层961与所述阴极层73电连接。所述第二电连接层962位于所述遮光层20的远离所述衬底基板10的一侧且位于所述第一电连接层961朝向衬底基板10的一侧。作为示例,第二电连接层962可以与薄膜晶体管的源极和漏极由相同的材料制成并同层设置。在一些实施例中,在周边区92中还可以设置多个绝缘层,例如位于遮光层20和第二电连接层962之间的绝缘层叠层51(例如可由缓冲层、栅极绝缘层和层间介质层构成)、位于第一电连接层961和绝缘层叠层51之间的平坦层52以及位于阴极层73和阳极层71之间的像素界定层40。在一些实施例中,第一电连接层961与第二电连接层962通过穿过绝缘层叠层51和平坦层52的过孔结构接触连接在一起。
在本公开的实施例中,“电平信号走线图案”是指遮光层20中与阴极层73电连接的部分。可以是遮光层20的所有部分完全与阴极层73电连接,也可以是遮光层20的一部分与阴极层73电连接。因此,电平信号走线图案可以表示遮光层20的全部,也可以表示遮光层20的一部分。在本公开的实施例中,期望遮光层20的尽可能多的部分与阴极层73电连接,以增大电平信号的传导面积,从而获得更小的压降和更少的发热。
根据本公开的实施例的显示面板并不受限于上述驱动电路的类型和结构,而可以采用任何的能够实现必要的显示功能所需的驱动电路,只要能够将VSS信号在遮光层20和阴极层73中并行传递即可。
本公开的实施例还提供了一种显示面板的制作方法。如图9所示,该方法包括以下步骤:
S10:提供衬底基板;
S20:在衬底基板上形成遮光层,所述遮光层包括电平信号走线图案;以及
S30:在所述遮光层的远离所述衬底基板的一侧上形成阴极层,所述阴极层与所述电平信号走线图案电连接。
从上述方法步骤可以看出,本公开的实施例可以应用常规的显示面板的工艺流程,例如根据本公开的一些实施例的显示面板可以遵循在衬底基板10上依次形成遮光层10、缓冲层31、有源层32、栅极绝缘层32、栅极层(如果工艺需要,可以形成两个栅极绝缘层和两个栅极层,比如第一栅极层用于制作TFT的栅极,第二栅极层用于制作存储电容的一个电极)、层间介质层33、源漏极层、平坦层34、阳极层71、像素界定层40、阴极层73等等。根据本公开的实施例的显示面板在制作过程中并不需要形成新的层,而只需要对一些层中的图案进行设计即可。这对于节省成本是很有帮助的。
在本公开的实施例中,遮光层20的厚度可以为2000埃至5000埃。遮光层20例如可以由钼等金属制成。阴极层73例如可以由银、铝等金属材料制成。
虽然在本公开的实施例中以OLED显示面板为例进行描述,但是,本领域技术人员应当理解,本公开的实施例不限于此,例如,本公开的技术构思也可以用于其他类型的显示面板。
除非存在技术障碍或矛盾,本发明的上述各种实施方式可以自由组合以形成另外的实施例,这些另外的实施例均在本发明的保护范围中。
虽然结合附图对本发明进行了说明,但是附图中公开的实施例旨在对本发明优选实施方式进行示例性说明,而不能理解为对本发明的一种限制。
虽然已参照几个典型实施例描述了本公开,但应当理解,所用的术语是说明和示例性、而非限制性的术语。由于本公开能够以多种形式具体实施而不脱离公开的精神或实质,所以应当理解,上述实施例不限于任何前述的细节,而应在随附权利要求所限定的精神和范围内广泛地解释,因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
Claims (11)
1.一种显示面板,包括:
衬底基板;
位于衬底基板上的遮光层;
阴极层,所述阴极层位于所述遮光层的远离所述衬底基板的一侧,
其中,在所述遮光层中形成有电平信号走线图案,所述电平信号走线图案与所述阴极层电连接;
所述的显示面板,还包括:
阳极层,所述阳极层位于所述遮光层的远离所述衬底基板的一侧,且位于所述阴极层的朝向所述衬底基板的一侧;
位于所述阳极层和阴极层之间的发光材料层;以及
薄膜晶体管,所述薄膜晶体管位于所述阳极层的朝向所述衬底基板的一侧,且位于所述遮光层的远离所述衬底基板的一侧;
所述遮光层具有第一组镂空部,所述第一组镂空部在衬底基板上的正投影覆盖至少一个所述薄膜晶体管在衬底基板上的正投影。
2.根据权利要求1所述的显示面板,其中,所述第一组镂空部在衬底基板上的正投影的面积大于所述至少一个所述薄膜晶体管在衬底基板上的正投影的面积。
3.根据权利要求1所述的显示面板,还包括信号线,所述信号线位于所述阳极层的朝向所述衬底基板的一侧,且位于所述遮光层的远离所述衬底基板的一侧,所述遮光层具有第二组镂空部,所述第二组镂空部在衬底基板上的正投影与至少一个所述信号线在衬底基板上的正投影至少部分地重叠。
4.根据权利要求3所述的显示面板,其中,所述信号线包括数据线或时钟信号线。
5.根据权利要求3所述的显示面板,其中,所述遮光层还具有第三组镂空部,所述第三组镂空部在衬底基板上的正投影与所述薄膜晶体管在衬底基板上的正投影不重叠且与所述信号线在衬底基板上的正投影不重叠。
6.根据权利要求1至5中任一项所述的显示面板,其中,所述电平信号走线图案呈网状图案。
7.根据权利要求1至5中任一项所述的显示面板,其中,所述显示面板具有显示区和周边区,在所述周边区中设置有连接部,所述电平信号走线图案通过所述连接部与所述阴极层电连接。
8.根据权利要求7所述的显示面板,其中,所述连接部包括:
第一电连接层,所述第一电连接层与所述阳极层由相同材料制成且同层设置,所述第一电连接层与所述阴极层电连接;和
第二电连接层,所述第二电连接层位于所述遮光层的远离所述衬底基板的一侧且位于所述第一电连接层朝向衬底基板的一侧,
其中,所述第一电连接层和第二电连接层通过过孔结构连接在一起。
9.根据权利要求1至5中任一项所述的显示面板,还包括集成电路接口以及将所述电平信号走线图案电连接至集成电路接口的第一连接总线和将所述阴极层电连接至集成电路接口的第二连接总线。
10.根据权利要求9所述的显示面板,其中,所述第一连接总线与所述遮光层由相同材料制成且同层设置,所述第二连接总线与所述阴极层由相同材料制成且同层设置。
11.一种显示面板的制作方法,包括:
提供衬底基板;
在衬底基板上形成遮光层,所述遮光层包括电平信号走线图案;以及
在所述遮光层的远离所述衬底基板的一侧上形成阴极层,所述阴极层与所述电平信号走线图案电连接;
所述制作方法还包括在衬底基板上形成:
阳极层,所述阳极层位于所述遮光层的远离所述衬底基板的一侧,且位于所述阴极层的朝向所述衬底基板的一侧;
位于所述阳极层和阴极层之间的发光材料层;以及
薄膜晶体管,所述薄膜晶体管位于所述阳极层的朝向所述衬底基板的一侧,且位于所述遮光层的远离所述衬底基板的一侧;
所述遮光层具有第一组镂空部,所述第一组镂空部在衬底基板上的正投影覆盖至少一个所述薄膜晶体管在衬底基板上的正投影。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911335096.6A CN113013190B (zh) | 2019-12-20 | 2019-12-20 | 显示面板及显示面板的制作方法 |
US17/003,872 US11430855B2 (en) | 2019-12-20 | 2020-08-26 | Display panel having level signal wiring patterns |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911335096.6A CN113013190B (zh) | 2019-12-20 | 2019-12-20 | 显示面板及显示面板的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113013190A CN113013190A (zh) | 2021-06-22 |
CN113013190B true CN113013190B (zh) | 2022-07-29 |
Family
ID=76383046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911335096.6A Active CN113013190B (zh) | 2019-12-20 | 2019-12-20 | 显示面板及显示面板的制作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11430855B2 (zh) |
CN (1) | CN113013190B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112151696B (zh) * | 2020-09-28 | 2023-05-30 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180004488A (ko) * | 2016-07-04 | 2018-01-12 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR20180076006A (ko) * | 2016-12-27 | 2018-07-05 | 엘지디스플레이 주식회사 | 표시 장치 |
CN107611283B (zh) * | 2017-10-13 | 2023-10-17 | 深圳市华星光电半导体显示技术有限公司 | Oled面板的制作方法及oled面板 |
CN109360900B (zh) * | 2018-09-14 | 2020-12-25 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法 |
KR102561249B1 (ko) * | 2018-10-10 | 2023-07-31 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
KR20200071188A (ko) * | 2018-12-10 | 2020-06-19 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2019
- 2019-12-20 CN CN201911335096.6A patent/CN113013190B/zh active Active
-
2020
- 2020-08-26 US US17/003,872 patent/US11430855B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN113013190A (zh) | 2021-06-22 |
US11430855B2 (en) | 2022-08-30 |
US20210193776A1 (en) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107579076B (zh) | 有机发光显示装置及其制造方法 | |
KR102571610B1 (ko) | 반도체 장치 및 이의 제조방법 | |
KR102615707B1 (ko) | 유기발광표시패널 및 이를 이용한 유기발광표시장치 | |
KR102559525B1 (ko) | 유기 발광 표시 장치 | |
KR20190080389A (ko) | 유기발광표시패널 및 이를 이용한 유기발광표시장치 | |
JP2020505715A (ja) | 有機発光ダイオード(oled)アレイ基板及びその製造方法、表示装置 | |
KR101994657B1 (ko) | 유기전계발광 표시장치 | |
EP3410279A1 (en) | Sensing unit including touch electrode, and display device using the same | |
KR20120044657A (ko) | 유기 발광 표시 장치 | |
CN110634914A (zh) | 显示装置 | |
CN113130544A (zh) | 电致发光显示装置 | |
CN211265479U (zh) | 显示基板 | |
JP2016051184A (ja) | 有機発光表示装置およびその製造方法 | |
WO2010013639A1 (ja) | 表示装置および表示装置の製造方法 | |
US11482582B2 (en) | Display panel and electronic device | |
KR20190054563A (ko) | 투명 유기발광표시패널 및 이를 이용한 투명 유기발광표시장치 | |
CN113013190B (zh) | 显示面板及显示面板的制作方法 | |
CN113133324B (zh) | 阵列基板和显示装置 | |
KR20190063501A (ko) | 유기 발광 표시 장치 | |
CN114361185A (zh) | 显示面板及其制备方法、显示装置 | |
CN114335015A (zh) | 显示装置及显示装置的制备方法 | |
CN113345916A (zh) | 显示面板及其制备方法 | |
WO2020208704A1 (ja) | 表示装置および製造方法 | |
US11844255B2 (en) | Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof | |
KR102649412B1 (ko) | 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |