KR102565936B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102565936B1
KR102565936B1 KR1020180034642A KR20180034642A KR102565936B1 KR 102565936 B1 KR102565936 B1 KR 102565936B1 KR 1020180034642 A KR1020180034642 A KR 1020180034642A KR 20180034642 A KR20180034642 A KR 20180034642A KR 102565936 B1 KR102565936 B1 KR 102565936B1
Authority
KR
South Korea
Prior art keywords
insulating layer
pixel
area
light emitting
layer
Prior art date
Application number
KR1020180034642A
Other languages
English (en)
Other versions
KR20190112880A (ko
Inventor
홍종호
박준형
신재민
주혜진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180034642A priority Critical patent/KR102565936B1/ko
Priority to US16/149,513 priority patent/US10608071B2/en
Priority to CN201910123813.2A priority patent/CN110364548A/zh
Publication of KR20190112880A publication Critical patent/KR20190112880A/ko
Priority to US16/793,348 priority patent/US11430851B2/en
Priority to US17/372,871 priority patent/US20210343825A1/en
Priority to US17/895,662 priority patent/US20220416002A1/en
Application granted granted Critical
Publication of KR102565936B1 publication Critical patent/KR102565936B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Abstract

본 발명은 표시 장치에 관한 것이다. 본 발명의 실시예에 의한 표시 장치는, 복수의 아일랜드, 및 각각의 아일랜드를 연결하는 복수의 브릿지를 포함하는 기판; 상기 각각의 아일랜드에 제공되는 복수의 화소; 및 상기 복수의 브릿지 각각에 제공되며 상기 화소와 연결되는 배선을 포함하며, 상기 기판에 절개부를 형성함으로써 상기 복수의 아일랜드 및 상기 복수의 브릿지가 형성되며, 상기 복수의 아일랜드 중 어느 하나의 아일랜드와 상기 아일랜드에 연결된 브릿지 사이에 위치한 상기 절개부의 꼭짓점은 직선과 곡선이 만나 형성된 것일 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
현재 알려져 있는 표시 장치에는 액정 표시 장치(liquid crystal display: LCD), 플라즈마 표시 장치(plasma display panel: PDP), 유기 발광 표시 장치(organic light emitting diode device: OLED device), 전계 효과 표시 장치(field effect display: FED), 전기 영동 표시 장치(electrophoretic display device) 등이 있다.
유기 발광 표시 장치는 자발광(self-luminance) 특성을 가지며, 액정 표시 장치와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 빠른 응답 속도 등의 고품위 특성을 나타내므로 차세대 표시 장치로 주목을 받고 있다.
최근에는 이러한 휘어지거나 접히거나, 또는 늘어날 수 있는 표시 장치가 개발되고 있다. 특히, 연신(延伸) 가능한 표시 장치에서는, 연신 가능한 기판 위에 발광 소자가 형성되는 데, 기판이 연신될 때 상부에 적층된 발광 소자 또는 배선들이 손상되는 문제가 있다.
본 발명은 연신 가능한 표시 장치가 반복적으로 늘어나거나 수축되더라도, 상기 표시 장치 내에 구비된 발광 소자가 손상되는 것을 방지할 수 있는 표시 장치를 제공하는 데에 목적이 있다.
또한, 연신 가능한 표시 장치가 반복적으로 늘어나거나 수축될 때 배선이 단락되는 등의 불량 발생을 최소화할 수 있는 표시 장치를 제공하는 데에 다른 목적이 있다.
본 발명의 실시예에 의한 표시 장치는, 복수의 아일랜드, 및 각각의 아일랜드를 연결하는 복수의 브릿지를 포함하는 기판; 상기 각각의 아일랜드에 제공되는 복수의 화소; 및 상기 복수의 브릿지 각각에 제공되며 상기 화소와 연결되는 배선을 포함하며, 상기 기판에 절개부를 형성함으로써 상기 복수의 아일랜드 및 상기 복수의 브릿지가 형성되며, 상기 복수의 아일랜드 중 어느 하나의 아일랜드와 상기 아일랜드에 연결된 브릿지 사이에 위치한 상기 절개부의 꼭짓점은 직선과 곡선이 만나 형성된 것일 수 있다.
또한, 상기 직선은 상기 아일랜드의 엣지 중 일부이며, 상기 곡선은 상기 브릿지의 엣지 중 일부일 수 있다.
또한, 상기 아일랜드는 제1 영역, 상기 제1 영역을 감싸는 테두리 영역, 상기 테두리 영역의 외측 영역인 제2 영역으로 구분될 수 있다.
또한, 상기 복수의 아일랜드 상에 순차적으로 적층된 제1 무기 절연층, 제2 무기 절연층, 제3 무기 절연층 및 제4 무기 절연층; 및 상기 제4 무기 절연층의 일부 영역과 상기 복수의 브릿지를 덮도록 제공되는 제1 유기 절연층을 더 포함할 수 있다.
또한, 상기 제4 무기 절연층의 일부 영역은, 상기 각각의 아일랜드에서 테두리 영역을 제외한 나머지 영역에 해당할 수 있다.
또한, 상기 제1 유기 절연층은 상기 테두리 영역에 대응하는 개구부를 가질 수 있다.
또한, 상기 개구부의 적어도 일부를 채우는 봉지층을 더 포함할 수 있다.
또한, 상기 테두리 영역 중 적어도 일부에서 상기 제4 무기 절연층과 상기 봉지층이 접촉할 수 있다.
또한, 상기 복수의 화소 각각은, 발광 소자; 및 상기 발광 소자에 흐르는 전류의 양을 제어하는 트랜지스터를 포함할 수 있다.
또한, 상기 발광 소자는, 상기 제1 유기 절연층 상에 제공되는 제1 화소 전극, 상기 제1 화소 전극 상에 제공되는 발광층 및 상기 발광층 상에 제공되는 제2 화소 전극을 포함하고, 상기 제2 화소 전극은 상기 개구부의 적어도 일부를 채우는 봉지층을 더 포함할 수 있다.
또한, 상기 테두리 영역 중 적어도 일부에서 상기 제2 화소 전극과 상기 제4 무기 절연층이 접촉할 수 있다.
또한, 상기 복수의 화소의 발광 영역을 정의하는 화소 정의막; 및 상기 화소 정의막 상에 제공되는 스페이서를 더 포함하며, 상기 화소 정의막은 상기 복수의 아일랜드에서 상기 제1 유기 절연층 상에 제공될 수 있다.
또한, 상기 스페이서는 상기 제2 영역에 위치할 수 있다.
또한, 상기 발광 영역은 상기 제1 영역에 위치할 수 있다.
또한, 상기 복수의 화소는 제1 색으로 발광하는 제1 화소, 제2 색으로 발광하는 제2 화소 및 제3 색으로 발광하는 제3 화소를 포함할 수 있다.
또한, 상기 제2 화소의 발광 영역은 상기 제1 화소의 발광 영역과 상기 제3 화소의 발광 영역 사이에 위치할 수 있다.
또한, 상기 제2 화소의 발광 영역은 상기 제1 화소의 발광 영역 및 상기 제3 화소의 발광 영역보다 클 수 있다.
또한, 상기 제1 화소의 발광 영역의 형상은 상기 제3 화소의 발광 영역의 형상과 동일할 수 있다.
또한, 상기 제1 유기 절연층 상에 제공되며, 상기 제1 화소 전극과 이격는 컨택트 전극을 더 포함하고, 상기 컨택트 전극의 적어도 일부가 상기 제2 화소 전극과 접촉하도록 상기 컨택트 전극 상에 상기 제2 화소 전극이 제공될 수 있다.
또한, 상기 컨택트 전극은 상기 제2 영역에 위치할 수 있다.
또한, 상기 컨택트 전극은 상기 제1 영역에 위치할 수 있다.
또한, 상기 컨택트 전극은 상기 브릿지에서 상기 아일랜드로 연장되어 형성된 상기 배선과 전기적으로 연결될 수 있다.
또한, 상기 브릿지 상에 제공되는 제2 유기 절연층을 더 포함하고, 상기 브릿지에서, 상기 배선은 상기 제2 유기 절연층 상에 제공되고 상기 제1 유기 절연층은 상기 배선 및 상기 제2 유기 절연층 상에 제공될 수 있다.
또한, 상기 브릿지에 위치하는 배선의 적어도 일부는 물결 형상의 패턴을 가질 수 있다.
본 발명에 따르면, 연신 가능한 표시 장치가 반복적으로 늘어나거나 수축되더라도, 상기 표시 장치 내에 구비된 발광 소자가 손상되는 것을 방지할 수 있는 표시 장치를 제공할 수 있다.
또한, 본 발명에 따르면, 연신 가능한 표시 장치가 반복적으로 늘어나거나 수축될 때 표시 장치 내에 구비된 배선이 단락되는 등의 불량 발생을 최소화할 수 있는 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 구성을 개략적으로 나타내는 블록도이다.
도 2 및 도 3은 본 발명의 실시예에 의한 표시 장치에 포함된 기판의 일부를 나타낸 도면이다.
도 4는 도 1에 도시된 화소의 구조를 나타낸 회로도이다.
도 5 및 도 6은 도 4에 도시된 화소의 구조를 나타내는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치에 적용되는 일부 구성들의 평면도이다.
도 8은 도 7의 I1-I1' 선에 따른 단면도이다.
도 9는 도 7의 I2-I2' 선에 따른 단면도이다.
도 10은 도 7의 I3-I3' 선에 따른 단면도이다.
도 11은 도 7의 I1-I1' 선에 따른 단면도의 다른 실시예이다.
도 12 내지 도 14는 본 발명의 다른 실시예에 따른 표시 장치에 적용되는 일부 구성들의 평면도이다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 의한 표시 장치에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 의한 유기 발광 표시 장치의 구성을 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1)는, 표시 패널(300)과 표시 구동부(400)를 포함할 수 있다.
표시 패널(300)은 화소들(PXL), 화소들(PXL)에 연결된 데이터선들(D1~Dq) 및 주사선들(S1~Sp)을 포함할 수 있다.
각각의 화소들(PXL)은 데이터선들(D1~Dq) 및 주사선들(S1~Sp)을 통해 데이터 신호 및 주사 신호를 공급받을 수 있다.
또한, 화소들(PXL)은 제1 전원(ELVDD) 및 제2 전원(ELVSS)과 연결될 수 있다.
화소들(PXL)은 발광 소자(예를 들어, 유기 발광 다이오드)를 포함할 수 있으며, 제1 전원(ELVDD)으로부터 발광 소자를 경유하여 제2 전원(ELVSS)으로 흐르는 전류에 의해, 데이터 신호에 대응하는 빛을 생성할 수 있다.
표시 구동부(400)는 주사 구동부(410), 데이터 구동부(420) 및 타이밍 제어부(450)를 포함할 수 있다.
주사 구동부(410)는 주사 구동부 제어신호(SCS)에 응답하여 주사선들(S1~Sp)에 주사 신호들을 공급할 수 있다. 예를 들어, 주사 구동부(410)는 주사선들(S1~Sp)에 주사 신호들을 순차적으로 공급할 수 있다.
주사선들(S1~Sp)과의 연결을 위하여, 주사 구동부(410)는 화소들(PXL)이 형성된 기판 상에 직접 실장되거나, 연성 회로 기판 등과 같은 별도의 구성 요소를 통해 기판과 연결될 수 있다.
데이터 구동부(420)는 타이밍 제어부(450)로부터 데이터 구동부 제어신호(DCS)와 영상 데이터(DATA)를 입력 받아, 데이터 신호를 생성할 수 있다.
데이터 구동부(420)는 생성된 데이터 신호를 데이터선들(D1~Dq)에 공급할 수 있다.
데이터선들(D1~Dq)과의 연결을 위하여, 데이터 구동부(420)는 화소들(PXL)이 형성된 기판 상에 직접 실장되거나, 연성 회로 기판 등과 같은 별도의 구성 요소를 통해 기판과 연결될 수 있다.
특정 주사선으로 주사 신호가 공급되면, 상기 특정 주사선과 연결된 일부의 화소들(PXL)은 데이터선들(D1~Dq)로부터 전달되는 데이터 신호를 공급받을 수 있으며, 상기 일부의 화소들(PXL)은 공급받은 데이터 신호에 대응하는 휘도로 발광할 수 있다.
타이밍 제어부(450)는 주사 구동부(410)와 데이터 구동부(420)를 제어하기 위한 제어신호들을 생성할 수 있다.
예를 들어, 상기 제어신호들은 주사 구동부(410)를 제어하기 위한 주사 구동부 제어신호(SCS)와, 데이터 구동부(420)를 제어하기 위한 데이터 구동부 제어신호(DCS)를 포함할 수 있다.
이때, 타이밍 제어부(450)는 외부 입력 신호를 이용하여 주사 구동부 제어신호(SCS)와 데이터 구동부 제어신호(DCS)를 생성할 수 있다.
예를 들어, 외부 입력 신호는 도트 클럭(DCLK), 데이터 인에이블 신호(DE), 수직 동기 신호(Vsync) 및 수평 동기 신호(Hsync)를 포함할 수 있다.
또한, 타이밍 제어부(450)는 주사 구동부 제어신호(SCS)를 주사 구동부(410)로 공급하고, 데이터 구동부 제어신호(DCS)를 데이터 구동부(420)로 공급할 수 있다.
타이밍 제어부(450)는 외부에서 입력되는 영상 데이터(RGB)를 데이터 구동부(420)의 사양에 맞는 영상 데이터(DATA)로 변환하여, 데이터 구동부(420)로 공급할 수 있다.
데이터 인에이블 신호(DE)는 유효한 데이터가 입력되는 기간을 정의하는 신호이며 1 주기는 수평 동기 신호(Hsync)와 같은 1 수평기간으로 설정될 수 있다.
도 1에서는 주사 구동부(410), 데이터 구동부(420), 및 타이밍 제어부(450)를 개별적으로 도시하였으나, 상기 구성 요소들 중 적어도 일부는 필요에 따라 통합될 수 있다.
또한, 주사 구동부(410), 데이터 구동부(420), 및 타이밍 제어부(450)는 칩 온 글래스(Chip On Glass), 칩 온 플라스틱(Chip On Plastic), 테이프 캐리어 패키지(Tape Carrier Package), 칩 온 필름(Chip On Film) 등과 다양한 방식에 의하여 설치될 수 있다.
도 2 및 도 3은 본 발명의 실시예에 의한 표시 장치에 포함된 기판의 일부를 나타낸 도면이다. 특히, 도 3은 하나의 아일랜드와 그에 연결된 브릿지들의 일부를 나타낸 것이며, 기판이 연신되지 않은 상태일 때의 형상을 도시한 도면이다.
기판(110)은 화소(PXL) 등을 지지하는 구조물일 수 있으며, 연신(延伸) 가능한 것으로서 일 방향으로 늘어나거나 줄어들 수 있다.
기판(110)은 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(110)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 기판(110)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
도 2 및 도 3을 참조하면, 기판(110)은 절개부(Co)에 의하여 구분되는 아일랜드(IS)들과 브릿지(BR)들을 포함할 수 있다. 절개부(Co)는 기판(110)의 일부가 제거되어 형성된 개구부일 수 있다. 구체적으로, 기판(110)은 도 3에 도시된 것과 같은 하나의 아일랜드(IS), 및 아일랜드(IS)의 가장자리에 연결된 브릿지(BR)들이 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열된 형상일 수 있다.
도 2 및 도 3을 참조하면, 아일랜드(IS)와 브릿지(BR) 사이에 위치한 절개부(Co)의 꼭짓점(VT)은 직선(SL)과 곡선(CL)이 만나 형성된 것일 수 있다. 여기서, 직선(SL)은 아일랜드(IS)의 모서리 중 일부일 수 있으며, 곡선(CL)은 브릿지(BR)의 모서리 중 일부일 수 있다.
각 아일랜드(IS) 상에는 화소 구조(예를 들어, 박막 트랜지스터, 커패시터, 유기 발광 다이오드 등)가 형성될 수 있으며, 하나의 화소(PXL)가 형성될 수도 있고 복수의 화소(PXL)가 형성될 수도 있다.
각 브릿지(BR) 상에는 화소 구조에 전원 전압, 데이터 신호, 주사 신호 등을 공급하기 위한 배선들이 형성될 수 있다.
기판(110)이 연신되는 경우, 브릿지(BR)들이 연신되면서 아일랜드(IS) 사이의 간격이 증가할 수 있다. 즉, 절개부(Co)의 면적이 커질 수 있다. 다만, 이 경우, 각 아일랜드(IS)의 형상은 변형되지 않을 수 있다.
아일랜드(IS)의 형상이 변형되지 않는 경우, 아일랜드(IS)의 폭 및 높이가 증가 또는 감소되지 않으므로, 아일랜드(IS) 상에 형성되는 화소(PXL)의 구조도 변형되지 않을 수 있다.
한편, 기판(110) 전체가 연신 가능한 구조일 수 있으나, 본 발명이 이에 제한되는 것은 아니며, 경우에 따라 기판(110)의 적어도 일부만이 연신 가능한 구조일 수도 있다.
도 4는 도 1에 도시된 화소의 구조를 나타낸 회로도이다. 도 4에서는 설명의 편의를 위하여, i번째 주사선(Si)과 j번째 데이터선(Dj)에 연결된 화소(PXL)를 도시하였다.
도 4를 참조하면, 화소(PXL)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 스토리지 커패시터(Cst) 및 유기 발광 다이오드(OLED)를 포함할 수 있다.
제1 트랜지스터(T1)는, j번째 데이터선(Dj)에 연결된 제1 전극, i번째 주사선(Si)에 연결된 게이트 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함할 수 있다.
제1 트랜지스터(T1)는 i번째 주사선(Si)으로부터 주사 신호가 공급될 때 턴-온되어, j번째 데이터선(Dj)으로부터 받은 데이터 신호를 스토리지 커패시터(Cst)로 공급할 수 있다.
이 때, 스토리지 커패시터(Cst)는 데이터 신호에 대응되는 전압을 충전할 수 있다.
제2 트랜지스터(T2)는, 제1 전원(ELVDD)에 연결된 제1 전극, 유기 발광 다이오드(OLED)에 연결된 제2 전극, 및 제1 노드(N1)에 연결된 게이트 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 거쳐 제2 전원(ELVSS)로 흐르는 전류의 양을 제어할 수 있다.
유기 발광 다이오드(OLED)는 제2 트랜지스터(T2)의 제2 전극에 연결되는 제1 전극(애노드 전극)과, 제2 전원(ELVSS)에 연결되는 제2 전극(캐소드 전극)을 포함할 수 있다.
유기 발광 다이오드(OLED)는 제2 트랜지스터(T2)로부터 공급되는 전류의 양에 대응되는 빛을 생성할 수 있다.
유기 발광 다이오드(OLED)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나 또는 하나 이상의 빛을 고유하게 내는 유기 물질을 포함할 수 있으며, 유기 발광 표시 장치(1)는 이들 색의 공간적인 합으로 원하는 영상을 표시할 수 있다.
도 4에서, 트랜지스터들(T1, T2)의 제1 전극은 소스 전극 및 드레인 전극 중 어느 하나로 설정되고, 트랜지스터들(T1, T2)의 제2 전극은 제1 전극과 다른 전극으로 설정될 수 있다. 예를 들어, 제1 전극이 소스 전극으로 설정되면 제2 전극은 드레인 전극으로 설정될 수 있다.
또한, 트랜지스터들(T1, T2)은 PMOS 트랜지스터일 수도 있고 NMOS 트랜지스터일 수도 있다.
도 4에 도시된 화소(PXL)의 구조는 본 발명의 일 실시예일뿐이므로, 본 발명의 화소(PXL)가 상기 구조에 한정되는 것은 아니다. 실제로, 화소(PXL)는 유기 발광 다이오드(OLED)로 전류를 공급할 수 있는 회로 구조를 가지며, 현재 공지된 다양한 구조 중 어느 하나로 선택될 수 있다.
즉, 도 4에 도시된 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 외에, 유기 발광 다이오드에 제공되는 전류를 보상하기 위한 부가적 트랜지스터들 및 커패시터를 더 포함할 수도 있다.
한편, 제1 전원(ELVDD)은 고전위 전압이고, 제2 전원(ELVSS)은 저전위 전압일 수 있다.
도 5 및 도 6은 도 4에 도시된 화소의 구조를 나타내는 단면도이다.
도 5 및 도 6에 도시된 것과 같이, 도 4에 도시된 화소(PXL)에 포함된 트랜지스터들(T1, T2)들은 기판(110) 상에 박막 트랜지스터 형태로 형성될 수 있다. 또한, 화소(PXL)에 포함된 스토리지 커패시터(Cst) 및 유기 발광 다이오드(OLED)도 기판(110) 상에 적층되어 형성될 수 있다.
기판(110)은 앞서 도 2 및 도 3을 참조로 하여 설명한 바와 같이, 폴리이미드(Polyimide), 폴리아미드(Polyamide), 폴리아크릴계(polyacrylates) 등으로 이루어질 수 있다.
기판(110) 위에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(120)이 개재될 수 있다.
이러한 버퍼층(120)은 기판(110)의 상면의 평활성을 높이거나 기판(110) 등으로부터의 불순물이 제1 트랜지스터(T1)의 반도체층(135a)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 버퍼층(120)은 단일층 구조를 가질 수도 있고, 다중층 구조를 가질 수도 있다.
한편, 도면에 도시되지는 않았으나 배리어층을 더 포함할 수도 있다.
버퍼층(120) 위에는 서로 이격된 위치에 제1 반도체층(135a) 및 제2 반도체층(135b)이 형성될 수 있다.
이러한 반도체층들(135a, 135b)은 폴리 실리콘 또는 산화물 반도체로 이루어질 수 있다.
산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O), 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.
반도체층들(135a, 135b)이 산화물 반도체로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 더 추가될 수도 있다.
제1 반도체층(135a) 및 제2 반도체층(135b)은 각각 불순물이 도핑되지 않은 채널 영역(1355)과, 채널 영역(1355)의 양측에 각각 불순물이 도핑되어 형성된 소스 영역(1356) 및 드레인 영역(1357)으로 구분될 수 있다. 여기서, 불순물은 박막 트랜지스터의 종류에 따라 달라지며, n형 불순물 또는 p형 불순물이 가능하다.
제1 반도체층(135a) 및 제2 반도체층(135b)의 채널 영역(1355)은 불순물이 도핑되지 않은 폴리 실리콘, 즉 진성 반도체(intrinsic semiconductor)를 포함할 수 있다.
그리고, 제1 반도체층(135a) 및 제2 반도체층(135b)의 소스 영역(1356) 및 드레인 영역(1357)은 도전성 불순물이 도핑된 폴리 실리콘, 즉 불순물 반도체(impurity semiconductor)을 포함할 수 있다.
제1 반도체층(135a) 및 제2 반도체층(135b) 위에는 게이트 전극과의 절연성을 확보하기 위한 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 단층 또는 복수 층일 수 있다.
게이트 절연막(140) 위에는 제1 게이트 전극(125a), 제1 커패시터 전극(128) 및 제2 게이트 전극(125b)이 형성될 수 있다.
도 5 및 도 6에서는 표현되지 않았으나, 제1 게이트 전극(125a)에는 도 4에 도시된 i번째 주사선(Si)에 대응하는 배선이 전기적으로 연결될 수 있다. 또한, 제1 커패시터 전극(128) 및 제2 게이트 전극(125b)은 평면 상에서 서로 연결된 형태일 수 있다.
게이트 절연막(140) 상에 형성되는 제1 게이트 전극(125a), 제1 커패시터 전극(128) 및 제2 게이트 전극(125b)은 금속으로 이루어질 수 있다.
상기 금속은 몰리브덴(Mo)을 포함할 수 있으며, 이외에도 금(Au), 은(Ag), 알루미늄(Al), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu) 중 적어도 하나, 또는 이들의 합금을 포함할 수 있다.
또한, 제1 게이트 전극(125a), 제1 커패시터 전극(128) 및 제2 게이트 전극(125b)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들 및 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수도 있다.
제1 게이트 전극(125a) 및 제2 게이트 전극(125b)은 각각 채널 영역(1355)과 중첩한다.
한편, 제1 게이트 전극(125a), 제1 커패시터 전극(128) 및 제2 게이트 전극(125b) 상에는 층간 절연막(160)이 배치될 수 있다.
층간 절연막(160)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함할 수 있다.
층간 절연막(160)과 게이트 절연막(140)에는 소스 영역(1356)과 드레인 영역(1357)을 각각 노출하는 소스 컨택홀(61)과 드레인 컨택홀(62)이 형성될 수 있다.
또한, 층간 절연막(160)에는 제1 커패시터 전극(128)의 일부를 노출하는 스토리지 컨택홀(63)이 형성될 수 있다.
층간 절연막(160) 위에는 제1 소스 전극(176a), 제2 소스 전극(176b), 제2 커패시터 전극(178), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b)이 제공될 수 있다.
층간 절연막(160) 상에 제공되는 전극들(또는 배선들)은 금속으로 이루어질 수 있다. 예를 들어, 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 전극들(또는 배선들)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들 및 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
도 5 및 도 6에서는 표현되지 않았으나, 층간 절연막(160) 상에는 도 4의 j번째 데이터선(Dj)에 대응하며 제1 소스 전극(176a)과 연결되는 배선, 도 4에 도시된 제1 전원(ELVDD)을 공급하며 제2 커패시터 전극(178)에 연결되는 배선, 도 4에 도시된 제2 전원(ELVSS)을 공급하는 배선 등이 더 제공될 수 있으며, 상술한 제1 소스 전극(176a), 제2 소스 전극(176b), 제2 커패시터 전극(178), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b)과 동일한 재료로 형성될 수 있다.
제1 소스 전극(176a)과 제2 소스 전극(176b)은 각각 소스 컨택홀(61)을 통해서 소스 영역(1356)과 연결될 수 있다.
제1 드레인 전극(177a) 및 제2 드레인 전극(177b)은 각각 드레인 컨택홀(62)을 통해서 드레인 영역(1357)과 연결될 수 있다.
제1 드레인 전극(177a)은 연장되어 층간 절연막(160)에 형성된 컨택홀(63)을 통해서 제1 커패시터 전극(128)과 연결될 수 있다. 또한, 도면에 도시되지는 않았으나 별도의 컨택홀을 통해서 제2 게이트 전극(125b)과 전기적으로 연결될 수 있다.
제2 커패시터 전극(178)은 제1 커패시터 전극(128)과 중첩하고 있다. 따라서, 제1 커패시터 전극(128)과 제2 커패시터 전극(178)은 층간 절연막(160)을 유전체로 하는 스토리지 커패시터(Cst)를 이룰 수 있다.
제1 반도체층(135a), 제1 게이트 전극(125a), 제1 소스 전극(176a) 및 제1 드레인 전극(177a)은 제1 트랜지스터(T1)를 이룰 수 있다.
제2 반도체층(135b), 제2 게이트 전극(125b), 제2 소스 전극(176b) 및 제2 드레인 전극(177b)은 제2 트랜지스터(T2)를 이룰 수 있다.
제1 소스 전극(176a), 제2 소스 전극(176b), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b) 위에는 패시베이션층(180)이 제공될 수 있다.
패시베이션층(180)은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다. 패시베이션층(180)은 실시예에 따라 생략될 수도 있다.
패시베이션층(180) 상에는 제1 보호층(190)이 형성될 수 있다.
제1 보호층(190)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
제1 보호층(190) 위에는 제1 화소 전극(710)이 형성될 수 있다.
제1 화소 전극(710)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속을 포함할 수 있다.
한편, 제1 화소 전극(710)은 패시베이션층(180)과 제1 보호층(190)에 형성된 컨택홀(181)을 통해서 제2 트랜지스터(T2)의 제2 드레인 전극(177b)과 전기적으로 연결되며, 유기 발광 다이오드(OLED)의 애노드 전극이 될 수 있다.
제1 보호층(190) 및 제1 화소 전극(710)의 가장자리부 위에는 화소 정의막(350)이 형성될 수 있다. 화소 정의막(350)은 제1 화소 전극(710)을 노출하는 개구부를 포함할 수 있다. 즉, 화소 정의막(350)은 각 화소에 대응하도록 화소 영역을 구획할 수 있다.
화소 정의막(350)은 유기 재료로 이루어진 유기 절연막이다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
화소 정의막(350)의 개구부에는 유기 발광층(720)이 제공될 수 있다.
유기 발광층(720)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질로는 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 포함할 수 있다. 이러한 물질들은 진공증착의 방법으로 형성될 수 있다. 고분자 물질로는 PEDOT, PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등을 포함할 수 있다.
유기 발광층(720)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소 별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다.
화소 정의막(350) 및 유기 발광층(720) 위에는 제2 화소 전극(730)이 제공될 수 있다.
제2 화소 전극(730)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성막으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 제2 화소 전극(730)은 금속 박막을 포함하는 이중막 이상의 다중막으로 이루어질 수 있으며, 예를 들어, ITO/Ag/ITO 의 삼중막으로 이루어질 수도 있다.
앞서 설명한 것과 같이, 제1 화소 전극(710)이 유기 발광 다이오드(OLED)의 애노드 전극이 됨에 따라, 제2 화소 전극(730)은 유기 발광 다이오드(OLED)의 캐소드 전극이 될 수 있다.
다만, 경우에 따라 제1 화소 전극(710)이 캐소드 전극이 되고, 제2 화소 전극(720)이 애노드 전극이 될 수도 있다.
제1 화소 전극(710), 유기 발광층(720) 및 제2 화소 전극(730)은 유기 발광 다이오드(OLED)를 이룬다.
제2 화소 전극(730) 상에는 봉지층(200)이 제공될 수 있다. 상기 봉지층(200)은 상기 유기 발광 다이오드(OLED)로 산소 및 수분이 침투하는 것을 방지할 수 있다. 상기 봉지층(200)은 복수의 무기막(미도시) 및/또는 복수의 유기막(미도시)을 포함할 수 있다. 예를 들면, 상기 봉지층(200)은 상기 무기막, 및 상기 무기막 상에 배치된 상기 유기막을 포함하는 복수의 단위 봉지층을 포함할 수 있다.
도 7은 본 발명의 실시예에 따른 표시 장치에 적용되는 일부 구성들의 평면도이다. 도 7에서는 설명의 편의를 위하여 하나의 아일랜드(IS) 및 이에 연결된 브릿지(BR)들에 대한 평면도를 도시하였다. 또한, 도 7에서는 설명의 편의를 위하여 하나의 아일랜드(IS) 상에 형성된 구성들 중 각 화소의 발광 영역들(EA1~EA3), 발광 영역들(EA1~EA3)의 테두리 영역(OIO), 스페이서(SPS) 및 컨택트 전극(CTE)만을 도시하였다.
도 7을 참조하면, 아일랜드(IS)에는 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)이 제공될 수 있다.
본 발명의 실시예에 의한 표시 장치에서, 각각의 아일랜드(IS) 상에는 복수 개의 화소(PXL)들이 형성될 수 있으며, 예를 들어, 적색으로 발광하는 화소(PXL), 청색으로 발광하는 화소(PXL) 및 녹색으로 발광하는 화소(PXL)가 하나의 아일랜드(IS) 상에 제공될 수 있다.
즉, 제1 발광 영역(EA1)은 적색으로 발광하는 화소(PXL)의 유기 발광층에 대응하고, 제2 발광 영역(EA2)은 청색으로 발광하는 화소(PXL)의 유기 발광층에 대응하며, 제3 발광 영역(EA3)은 녹색으로 발광하는 화소(PXL)의 유기 발광층에 대응하는 것일 수 있다. 발광 영역들(EA1~EA3)의 위치 및 형상은 후술할 화소 정의막에 의하여 정의될 수 있다.
여기서, 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)은 동일한 형상을 가질 수 있으며, 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)의 형상은 제2 방향에 대하여 대칭인 형상일 수 있다. 또한, 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)은 제1 방향(DR1)에 대하여 대칭되도록 배치될 수 있다.
도 7에 도시된 것과 같이 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)의 형상은 테두리 영역(OIO)의 형상에 대응되도록 형성될 수 있다.
제2 발광 영역(EA2)은 제1 발광 영역(EA1) 및 제3 발광 영역(EA3) 사이에 위치할 수 있으며, 제2 발광 영역(EA2)의 면적은 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)보다 클 수 있다.
본 발명의 실시예에 따른 아일랜드(IS)는 테두리 영역(OIO)에 의하여 구분되는 제1 영역(A1)과 제2 영역(A2)을 포함할 수 있다.
여기서 제1 영역(A1)은 테두리 영역(OIO)의 내측부, 즉 테두리 영역(OIO)에 의하여 둘러 쌓인 영역일 수 있다. 제1 영역(A1)에는 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)이 제공될 수 있다.
제2 영역(A2)은 테두리 영역(OIO)의 외측부에 해당하는 영역일 수 있다. 도 7에 도시된 바와 같이, 제2 영역(A2)에는 스페이서(SPC) 및 컨택트 전극(CTE)이 위치할 수 있다.
이하에서는 도 8 내지 도 9를 참조하여, 도 7에 도시된 테두리 영역(OIO), 스페이서(SPC) 및 컨택트 전극(CTE)에 관하여 상세히 설명하도록 한다.
도 8은 도 7의 I1-I1' 선에 따른 단면도이다.
앞서 설명한 바와 같이, 브릿지(BR)에는 아일랜드(IS)에 형성된 화소 구조에 전원(예를 들어, 제1 전원(ELVDD), 제2 전원(ELVSS)), 데이터 신호, 주사 신호 등을 공급하기 위한 배선들이 형성될 수 있다.
도 8을 참조하면, 브릿지(BR)에 해당하는 기판(110) 상에는 제2 보호층(195)이 제공될 수 있다.
버퍼층(120), 게이트 절연막(140) 및 층간 절연막(160)은, 기판(110)의 브릿지(BR)를 노출하는 개구부를 포함할 수 있다.
즉, 브릿지(BR)의 대부분 영역에서는 버퍼층(120), 게이트 절연막(140) 및 층간 절연막(160)이 제공되지 않을 수 있다.
제2 보호층(195)은 버퍼층(120), 게이트 절연막(140) 및 층간 절연막(160)의 가장자리와 상기 개구부에 의하여 노출된 브릿지(BR)를 덮도록 형성될 수 있다.
제2 보호층(195)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
제2 보호층(195) 상에는 배선(DVL)이 형성될 수 있다. 도 8에서는 하나의 배선(DVL)만이 표현되었으나, 평면 상에서 볼 때 복수의 배선들이 브릿지(BR) 상에 나란하게 제공될 수 있다.
브릿지(BR) 상에 제공된 배선(DVL)은 브릿지(BR)의 형상을 따라 연장된다. 또한, 브릿지(BR) 상에 제공된 배선(DVL)은 아일랜드(IS)까지 연장되어 제공될 수 있다. 아일랜드(IS)까지 연장된 배선(DVL)은 층간 절연막(160) 상에 위치할 수 있으며, 상술한 트랜지스터들(T1, T2), 스토리지 커패시터(Cst) 및 유기 발광 다이오드(OLED)와 전기적으로 연결될 수 있다.
예를 들어, 브릿지(BR)에서 아일랜드(IS)까지 연장된 배선(DVL)은, 층간 절연막(160) 상에 위치하는 전극들/배선들 중 일부와 연결될 수 있으며, 게이트 절연막(140) 상에 위치하는 전극들/배선들 중 일부와 전기적으로 연결될 수도 있다.
배선(DVL)은 층간 절연막(160) 상에 제공되는 트랜지스터의 소스 전극(176a, 176b), 제2 커패시터 전극(178), 트랜지스터의 드레인 전극(177a, 177b) 등과 동일한 재료로 제공될 수 있다.
배선(DVL) 상에는 제1 보호층(190)이 형성될 수 있다. 브릿지(BR) 상에 제공된 제1 보호층(190)은 패시베이션층(180)의 가장자리를 덮도록 형성될 수 있다.
즉, 배선(DVL)의 일부는 제1 보호층(190)에 의하여 보호되고, 나머지는 패시베이션층(180)에 의하여 보호될 수 있다.
무기물을 포함하는 버퍼층(120), 게이트 절연막(140) 및 층간 절연막(160)을 통칭하여 무기 절연층이라 할 수 있다. 또한, 제1 보호층(190) 및 제2 보호층(195)을 통칭하여 유기물 절연층이라 할 수 있다.
본 발명의 실시예에 의하면 상기 무기 절연층은 브릿지(BR)에 대응하는 개구부를 가지며, 브릿지(BR)는 개구부의 적어도 일부를 채우는 유기물 절연층을 구비한다.
또한, 배선(DVL)은 브릿지(BR)를 거쳐 아일랜드(IS)로 연장되며, 배선(DVL)은 브릿지(BR)에서 유기물 절연층 상에 위치한다. 배선(DVL)은 트랜지스터의 소스 전극이나 드레인 전극과 동일한 물질로 동시에 형성될 수 있다.
본 발명의 의한 표시 장치는 스트레쳐블(stretchable)한 것으로, 만일 무기 절연층이 브릿지(BR)에서 개구부를 갖지 않아 아일랜드(IS)에서 브릿지(BR)에 이르기까지 연속적인 형상을 갖고, 배선(DVL)이 브릿지(BR)에서 무기 절연층 상에 위치한다면, 기판(110)이 연신될 때 배선(DVL)에 큰 인장 스트레스가 인가된다.
특히 무기 절연층의 경도는 유기물 절연층의 경도보다 높으므로, 브릿지(BR)에 존재하는 무기 절연층에 크랙 등이 발생할 확률이 매우 높으며, 무기 절연층에 크랙이 발생할 경우 무기 절연층 상의 배선에도 크랙이 발생하여 배선이 단선되는 등의 불량이 발생할 확률이 매우 높게 된다.
하지만, 본 실시예에 따른 표시 장치의 경우, 무기 절연층은 기판(110)이 연신되더라도 스트레스를 거의 받지 않는 기판(110)의 아일랜드(IS) 상에 주로 제공되고, 스트레스를 받는 브릿지(BR)에는 최소화하여 제공함으로써, 브릿지(BR)에서 배선(DVL)이 유기물 절연층 상에 위치하도록 할 수 있다.
유기물 절연층의 경도는 무기 절연층의 경도보다 낮으므로, 기판(110)에 가해지는 인장 스트레스를 흡수하고 배선(DVL)에 인장 스트레스가 집중되는 것을 효과적으로 최소화할 수 있다.
게이트 절연막(140) 상에 형성되는 전극들/배선들을 통칭하여 제1 도전층이라 할 수 있다. 또한, 층간 절연막(160) 상에 형성되는 전극들/배선들을 통칭하여 제2 도전층이라 할 수 있다.
본 발명의 일 실시예에 의하면, 브릿지(BR) 상에 제공되는 배선(DVL)은 제2 도전층에 포함되는 재료와 동일한 재료를 포함할 수 있다.
본 발명의 일 실시예에 의하면 브릿지(BR) 상에 제공되는 배선(DVL)에 연신율이 높은 물질이 포함되도록 함으로써, 배선(DVL)에 크랙이 발생하거나 배선(DVL)이 단선되는 등의 불량이 발생하지 않도록 할 수 있다.
아일랜드(IS)에서는, 배선(DVL)보다는 연신율이 낮지만 배선(DVL)과 상이한 전기적/물리적 특성을 갖는 물질로 형성된 제1 도전층을 형성함으로써 전기적 신호 전달의 효율성을 높이거나, 제조 과정에서의 불량 발생률을 낮출 수 있다.
예를 들어, 아일랜드(IS) 상에 제공되는 제1 도전층은 몰리브덴을 포함할 수 있고, 제2 도전층 및 배선(DVL)은 알루미늄을 포함할 수 있다.
또한, 본 발명의 일 실시예에 의하면, 무기 절연층의 가장자리와 브릿지(BR)를 덮도록 형성된 제2 보호층(195) 상에 배선(DVL)을 형성한다.
배선(DVL)은 제2 도전층(예를 들어, 트랜지스터의 소스 전극, 드레인 전극 등)과 동일 물질로 동시에 형성될 수 있으며, 기판의 전면(全面)에 도전층을 형성한 후 이를 패터닝하여 형성될 수 있다.
한편, 도 8에서는 설명의 편의를 위하여 하나의 유기 절연층으로 이루어진 제2 보호층(195) 상에 배선(DVL)들이 제공되는 것으로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제2 보호층(195)은 복수의 유기 절연층이 적층된 형태를 가질 수 있으며, 각각의 유기 절연층 상에 적어도 하나의 배선(DVL)이 제공될 수 있다. 즉, 표시 장치 제조 시 브릿지의 폭과 화소에 연결되는 배선(DVL)들의 수를 고려하여, 배선들(DVL)이 서로 다른 유기 절연층 상에 제공되도록 할 수 있다.
유기물 절연층이 무기 절연층의 가장자리를 덮지 않는 경우, 도전층을 패터닝하는 과정에서 도전성 물질이 버퍼층(120), 게이트 절연막(140), 층간 절연막(160) 등에서 제거되지 않고 잔존할 수 있다. 이 경우, 잔존하는 도전성 물질은 다른 도전층들 사이의 쇼트를 야기할 수 있다.
도 8을 참조하면, 아일랜드(IS)에 브릿지(BR)와 인접한 테두리 영역(OIO)이 제공될 수 있다. 테두리 영역(OIO)은 제1 보호층(190) 및 제2 보호층(195)이 제공되지 않은 영역을 의미할 수 있다.
제1 보호층(190)은 테두리 영역(OIO)에 대응하는 개구부를 가질 수 있다. 제1 보호층(190)에 형성된 개구부에 의하여 패시베이션층(180)의 일부가 제1 보호층(190)의 밖으로 노출될 수 있다. 제2 화소 전극(730)과 봉지층(200)은 제1 보호층(190)에 형성된 개구부의 일부를 채울 수 있다.
구체적으로, 테두리 영역(OIO)에는 무기물을 포함하는 버퍼층(120), 게이트 절연막(140), 층간 절연막(160) 및 패시베이션층(180)만 제공되고, 제1 보호층(190) 및 제2 보호층(195)이 제공되지 않을 수 있다. 이에 따라, 도 8에 도시된 것과 같이 테두리 영역(OIO)의 적어도 일부에서는 패시베이션층(180)의 적어도 일부와 봉지층(200)이 직접 접촉할 수 있다. 봉지층(200)이 적어도 하나의 무기막과 적어도 하나의 유기막을 포함하는 경우, 패시베이션층(180)과 봉지층(200)의 무기막이 직접적으로 접촉할 수 있도록 봉지층(200)의 최하층에는 무기막이 배치될 수 있다.
도 9는 도 7의 I2-I2' 선에 따른 단면도이다.
도 7 및 도 9를 참조하면, 화소 정의막(350) 상에 스페이서(SPC)가 제공될 수 있으며, 스페이서(SPC)는 테두리 영역(OIO)의 외측부인 제2 영역(A2)에 위치할 수 있다.
스페이서(SPC)는 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
스페이서(SPC)는 메탈 마스크를 지지하는 기능을 수행할 수 있다. 스페이서(SPC)가 테두리 영역(OIO)의 내측부인 제1 영역(A1)에 위치하는 경우에 비하여, 스페이서(SPC)가 제2 영역(A2)에 위치하는 경우, 메탈 마스크에 의한 불량 화소 발생 확률을 낮출 수 있다. 따라서, 암점 발생 확률을 낮출 수 있다.
도 10은 도 7의 I3-I3' 선에 따른 단면도이다.
도 7 및 도 10을 참조하면, 제1 보호층(190) 상에 컨택트 전극(CTE)이 제공될 수 있다.
컨택트 전극(CTE) 상에는 화소 정의막(350)이 제공될 수 있으며, 구체적으로 화소 정의막(350)은 컨택트 전극(CTE)의 가장자리 일부와 제1 보호층(190)을 덮도록 제공될 수 있다. 즉, 화소 정의막(350)은 컨택트 전극(CTE)을 노출하는 개구부를 포함할 수 있다.
컨택트 전극(CTE) 및 화소 정의막(350) 상에는 제2 화소 전극(730)이 제공될 수 있다. 화소 정의막(350)에 의하여 노출된 컨택트 전극(CTE)은 제2 화소 전극(730)과 직접적으로 접촉할 수 있다.
컨택트 전극(CTE)은 제2 화소 전극(730)으로 제2 전원(ELVSS)을 전달하는 기능을 수행할 수 있다. 이를 위하여, 컨택트 전극(CTE)은 컨택홀(191)을 통해서 배선(DVL)과 연결될 수 있다.
즉, 제2 화소 전극(730)은 배선(DVL)으로 공급되는 제2 전원(ELVSS)을 컨택트 전극(CTE)을 통해 전달받을 수 있다.
컨택트 전극(CTE) 상에 제공된 제2 화소 전극(730)은 테두리 영역(OIO)을 거쳐 제1 영역(A1)에 제공된 유기 발광층(720)의 상부까지 연장되어 형성될 수 있다.
컨택트 전극(CTE)은 제1 화소 전극(710)과 동일한 물질로 동시에 형성될 수 있다.
도 10을 참조하면, 테두리 영역(OIO)의 적어도 일부에서는 패시베이션층(180)과 제2 화소 전극(730)이 직접적으로 접촉할 수 있다.
또한, 도 7 및 도 10에 도시된 바와 같이 컨택트 전극(CTE)은 제2 영역(A2)에 제공될 수 있다. 다만, 본 발명이 이에 제한 되는 것은 아니며, 컨택트 전극(CTE)은 제1 영역(A1)에 위치할 수도 있다.
도 11은 도 7의 I1-I1' 선에 따른 단면도의 다른 실시예이다.
도 11에서는 상술한 실시예와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다. 이에 따라, 이하에서는 본 발명의 다른 실시예에 의한 배선(DVL')의 형상에 중점을 두어 설명하도록 한다.
도 11을 참조하면, 브릿지(BR)에 제공된 배선(DVL')의 적어도 일부는 물결 형상의 패턴(wavy pattern)을 가질 수 있다. 특히 배선(DVL')은, 제1 방향(DR1) 및 제2 방향(DR2)과 수직한 제3 방향(DR3)으로 구부러진 형상을 가질 수 있다.
이 경우, 기판(110)이 연신될 때 배선(DVL')에 인가되는 스트레스를 최소화할 수 있다.
도 12 내지 도 14는 본 발명의 다른 실시예에 따른 표시 장치에 적용되는 일부 구성들의 평면도이다.
도 12 내지 도 14에서는 상술한 실시예와 비교하여 변경된 부분을 중심으로 설명을 진행하며, 상술한 실시예와 중복되는 부분에 대해서는 설명을 생략하도록 한다. 이에 따라, 이하에서는 스페이서(SPC) 및 컨택트 전극(CTE)에 중점을 두어 설명하도록 한다.
도 12 내지 도 14에서는, 도 7에서와 마찬가지로, 설명의 편의를 위하여 하나의 아일랜드(IS) 및 이에 연결된 브릿지(BR)들에 대한 평면도를 도시하였다. 또한, 하나의 아일랜드(IS) 상에 형성된 구성들 중 각 화소의 발광 영역들(EA1~EA3), 테두리 영역(OIO), 스페이서(SPS) 및 컨택트 전극(CTE)만을 도시하였다.
도 12를 참조하면, 아일랜드(IS)의 제1 영역(A1)에는 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)이 제공될 수 있다.
본 발명의 실시예에 의한 표시 장치에서, 각각의 아일랜드(IS) 상에는 복수 개의 화소(PXL)들이 형성될 수 있으며, 예를 들어, 적색으로 발광하는 화소(PXL), 청색으로 발광하는 화소(PXL) 및 녹색으로 발광하는 화소(PXL)가 하나의 아일랜드(IS) 상에 제공될 수 있다.
즉, 제1 발광 영역(EA1)은 적색으로 발광하는 화소(PXL)의 유기 발광층에 대응하고, 제2 발광 영역(EA2)은 청색으로 발광하는 화소(PXL)의 유기 발광층에 대응하며, 제3 발광 영역(EA3)은 녹색으로 발광하는 화소(PXL)의 유기 발광층에 대응하는 것일 수 있다.
여기서, 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)은 동일한 형상을 가질 수 있으며, 예를 들어 도 12에 도시된 것과 같이 다각형의 형상일 수 있다. 다만, 본 발명이 이에 제한되는 것은 아니며, 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)의 형상은 테두리 영역(OIO)의 형상에 대응하여 다양하게 변경될 수 있다.
제2 발광 영역(EA2)은 제1 발광 영역(EA1) 및 제3 발광 영역(EA3) 사이에 위치할 수 있으며, 제2 발광 영역(EA2)의 면적은 제1 발광 영역(EA1) 및 제3 발광 영역(EA3)보다 클 수 있다.
제2 영역(A2)에는 스페이서(SPC) 및 컨택트 전극(CTE)이 위치할 수 있다. 또한, 도 7에 도시된 것과 달리, 스페이서(SPC) 및 컨택트 전극(CTE)은 각각 하나씩 제공될 수 있다.
이와 달리, 도 13 및 도 14에 도시된 것과 같이, 컨택트 전극(CTE)은 아일랜드(IS)의 제1 영역(A1) 내에 위치할 수도 있다. 다만, 앞서 설명한 바와 같이 암점 불량을 방지하기 위하여 스페이서(SPC)는 테두리 영역(OIO)의 외측부인 제2 영역(A2)에 위치되도록 할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1: 표시 장치
110: 기판 120: 버퍼층
140: 게이트 절연막 160: 층간 절연막
180: 패시베이션층 190: 제1 보호층
195: 제2 보호층 200: 봉지층
IS: 아일랜드 BR: 브릿지
Co: 절개부 OIO: 테두리 영역
SPC: 스페이서 CTE: 컨택트 전극

Claims (24)

  1. 아일랜드들 및 상기 아일랜드들을 연결하는 브릿지들을 포함하는 기판;
    상기 아일랜드들 각각에 제공되는 화소들; 및
    상기 브릿지들 각각 상에 제공되며 상기 화소들과 연결되는 배선;
    상기 아일랜드들 상에 적층되는 무기 절연층들;
    상기 아일랜드들의 일부와 상기 브릿지들을 커버하는 제1 유기 절연층;
    상기 화소들 각각의 발광 영역을 정의하는 화소 정의막;
    상기 화소 정의막 상에 배치되는 스페이서; 및
    상기 기판 상에 배치되는 봉지층을 포함하고,
    상기 아일랜드들 각각은 제1 영역, 상기 제1 영역을 에워싸는 테두리 영역, 및 상기 테두리 영역의 외부에 위치하는 제2 영역을 포함하며,
    상기 테두리 영역에서 상기 제1 유기 절연층은 개구를 포함하며,
    상기 무기 절연층들 중 하나는 상기 개구를 통해 상기 봉지층과 접촉하고,
    상기 스페이서는 상기 제2 영역 내에 위치하는, 표시 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 브릿지들 상에 배치되는 제2 유기 절연층을 더 포함하고,
    상기 배선은 상기 제2 유기 절연층 상에 배치되며,
    상기 브릿지들 각각에서, 상기 제1 유기 절연층은 상기 배선 및 상기 제2 유기 절연층 상에 배치되는, 표시 장치.
  4. 제1 항에 있어서, 상기 무기 절연층들은 순차 적층된 제1 무기 절연층, 제2 무기 절연층, 제3 무기 절연층, 및 제4 무기 절연층을 포함하고,
    상기 제1 유기 절연층은 상기 제4 무기 절연층의 일부를 커버하는, 표시 장치.
  5. 제4 항에 있어서, 상기 화소들 각각은 발광 소자를 포함하고, 상기 발광 소자는,
    상기 제1 유기 절연층 상에 배치되는 제1 화소 전극;
    상기 제1 화소 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 화소 전극을 포함하며,
    상기 제2 화소 전극은 상기 테두리 영역에 대응하여 상기 제1 유기 절연층의 내부에 정의된 상기 개구의 적어도 일부를 채우는, 표시 장치.
  6. 제5 항에 있어서, 상기 제2 화소 전극은 상기 테두리 영역의 적어도 일부에서 상기 제4 무기 절연층과 접촉하는, 표시 장치.
  7. 제1 항에 있어서,
    상기 화소 정의막은 상기 아일랜드들에서 상기 제1 유기 절연층 상에 배치되는, 표시 장치.
  8. 삭제
  9. 제7 항에 있어서, 상기 발광 영역은 상기 제1 영역 내에 위치하는, 표시 장치.
  10. 제1 항에 있어서, 상기 화소들 각각은,
    제1 색을 표시하는 제1 화소;
    제2 색을 표시하는 제2 화소; 및
    제3 색을 표시하는 제3 화소를 포함하는, 표시 장치.
  11. 제10 항에 있어서, 상기 제2 화소의 발광 영역은 상기 제1 화소의 발광 영역 및 상기 제3 화소의 발광 영역 사이에 위치하는, 표시 장치.
  12. 제10 항에 있어서, 상기 제2 화소의 발광 영역의 면적은 상기 제1 화소 또는 상기 제3 화소의 발광 영역의 면적보다 큰, 표시 장치.
  13. 제10 항에 있어서, 상기 제1 화소의 발광 영역의 형상은 상기 제3 화소의 발광 영역의 형상과 동일한, 표시 장치.
  14. 제5 항에 있어서,
    상기 제1 유기 절연층 상에 배치되고 상기 제1 화소 전극으로부터 이격된 컨택트 전극을 더 포함하고,
    상기 제2 화소 전극은, 상기 컨택트 전극의 적어도 일부가 상기 제2 화소 전극과 접촉하도록, 상기 컨택트 전극 상에 배치되는, 표시 장치.
  15. 제14 항에 있어서, 상기 컨택트 전극은 테두리 영역의 외부에 위치하는, 표시 장치.
  16. 제14 항에 있어서, 상기 컨택트 전극은 상기 제1 영역 내에 위치하는, 표시 장치.
  17. 제14 항에 있어서, 상기 컨택트 전극은 상기 배선에 전기적으로 연결되는, 표시 장치.
  18. 제1 항에 있어서, 상기 브릿지들에 위치하는 상기 배선의 적어도 일부는 물결 형상의 패턴을 가지는, 표시 장치.
  19. 아일랜드들 및 상기 아일랜드들을 연결하는 브릿지들을 포함하는 기판;
    상기 아일랜드들 각각에 제공되는 화소들;
    상기 브릿지들 각각 상에 제공되며 상기 화소들과 연결되는 배선;
    상기 아일랜드들 상에 적층되는 무기 절연층들;
    상기 아일랜드들의 일부와 상기 브릿지들을 커버하는 제1 유기 절연층;
    상기 아일랜드들 각각 상에 배치되는 발광 소자; 및
    상기 발광 소자를 커버하며 상기 아일랜드들 각각에서 상기 무기 절연층들 중 하나와 접촉하는 봉지층을 포함하고,
    상기 아일랜드들 각각은 제1 영역, 상기 제1 영역을 에워싸는 테두리 영역, 및 상기 테두리 영역의 외부에 위치하는 제2 영역을 포함하며,
    상기 테두리 영역에서 상기 봉지층은 상기 무기 절연층들 중 하나와 접촉하고,
    상기 화소들 각각은
    상기 제1 유기 절연층 상에 배치되는 제1 화소 전극;
    상기 제1 화소 전극 상에 배치되는 발광층;
    상기 발광층 상에 배치되는 제2 화소 전극; 및
    상기 제1 유기 절연층 상에 배치되고 상기 제1 화소 전극으로부터 이격된 컨택트 전극을 포함하며,
    상기 제2 화소 전극은, 상기 컨택트 전극의 적어도 일부가 상기 제2 화소 전극과 접촉하도록, 상기 컨택트 전극 상에 배치되는, 표시 장치.
  20. 아일랜드들 및 상기 아일랜드들을 연결하는 브릿지들을 포함하는 기판;
    상기 아일랜드들 각각에 제공되는 화소들;
    상기 브릿지들 각각 상에 배치되는 제2 유기 절연층;
    상기 제2 유기 절연층 상에 제공되며 상기 화소들과 연결되는 배선;
    상기 아일랜드들 상에 순차 적층되는 제1 무기 절연층, 제2 무기 절연층, 제3 무기 절연층, 및 제4 무기 절연층을 포함하는 무기 절연층들;
    상기 아일랜드들의 일부 및 상기 브릿지들을 커버하는 제1 유기 절연층을 포함하고,
    상기 브릿지들 각각에서, 상기 제1 유기 절연층은 상기 배선 및 상기 제2 유기 절연층 상에 배치되는, 표시 장치.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020180034642A 2018-03-26 2018-03-26 표시 장치 KR102565936B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020180034642A KR102565936B1 (ko) 2018-03-26 2018-03-26 표시 장치
US16/149,513 US10608071B2 (en) 2018-03-26 2018-10-02 Display device having stretchable substrate
CN201910123813.2A CN110364548A (zh) 2018-03-26 2019-02-19 显示设备
US16/793,348 US11430851B2 (en) 2018-03-26 2020-02-18 Display device having stretchable substrate
US17/372,871 US20210343825A1 (en) 2018-03-26 2021-07-12 Display device
US17/895,662 US20220416002A1 (en) 2018-03-26 2022-08-25 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180034642A KR102565936B1 (ko) 2018-03-26 2018-03-26 표시 장치

Publications (2)

Publication Number Publication Date
KR20190112880A KR20190112880A (ko) 2019-10-08
KR102565936B1 true KR102565936B1 (ko) 2023-08-11

Family

ID=67985495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180034642A KR102565936B1 (ko) 2018-03-26 2018-03-26 표시 장치

Country Status (3)

Country Link
US (4) US10608071B2 (ko)
KR (1) KR102565936B1 (ko)
CN (1) CN110364548A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777758B2 (en) * 2017-01-27 2020-09-15 Sharp Kabushiki Kaisha Display device
KR102491653B1 (ko) * 2018-03-08 2023-01-25 삼성디스플레이 주식회사 스트레처블 표시 장치
TWI785106B (zh) * 2018-08-28 2022-12-01 晶元光電股份有限公司 半導體裝置
CN109524441B (zh) * 2018-11-22 2021-01-19 京东方科技集团股份有限公司 Oled显示基板、显示面板
KR20200095585A (ko) 2018-12-28 2020-08-11 삼성디스플레이 주식회사 차량용 표시 장치
KR20200145952A (ko) 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20210041163A (ko) * 2019-10-04 2021-04-15 삼성디스플레이 주식회사 표시장치
CN110634937B (zh) * 2019-10-31 2022-04-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111244322B (zh) * 2020-01-17 2022-04-26 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
KR102293405B1 (ko) * 2020-02-24 2021-08-26 연세대학교 산학협력단 스트레처블 발광소재를 이용한 유기전계 발광소자 및 그 제조방법
CN113497076A (zh) * 2020-04-01 2021-10-12 深圳市柔宇科技有限公司 显示面板及电子设备
CN111564482B (zh) * 2020-05-21 2023-06-16 京东方科技集团股份有限公司 显示基板及制备方法、显示装置
US11825684B2 (en) 2020-06-04 2023-11-21 Samsung Display Co., Ltd. Display panel and display apparatus
CN111653595B (zh) * 2020-06-15 2023-01-24 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板
CN111799280A (zh) 2020-07-20 2020-10-20 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114138061A (zh) 2020-09-03 2022-03-04 财团法人工业技术研究院 电子装置
KR20220053753A (ko) 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
CN112289182B (zh) * 2020-10-23 2021-11-23 武汉华星光电半导体显示技术有限公司 可拉伸显示面板
CN112419892B (zh) * 2020-11-16 2023-01-17 武汉天马微电子有限公司 一种显示面板和显示装置
CN113689788A (zh) * 2021-08-12 2021-11-23 武汉华星光电半导体显示技术有限公司 曲面显示模组
CN114170899B (zh) * 2021-11-24 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法与移动终端
CN115020461A (zh) * 2022-05-31 2022-09-06 京东方科技集团股份有限公司 显示基板及显示装置
CN115035805B (zh) * 2022-07-21 2023-12-05 京东方科技集团股份有限公司 可拉伸显示面板及可拉伸显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101700558B1 (ko) * 2016-04-20 2017-01-31 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101810050B1 (ko) 2016-08-11 2017-12-19 삼성디스플레이 주식회사 스트레처블 디스플레이 장치 및 스트레처블 디스플레이 장치의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073731B2 (ja) * 2002-08-05 2008-04-09 株式会社ワコー 抵抗素子を用いた力センサおよび加速度センサならびにその製造方法
US8084117B2 (en) * 2005-11-29 2011-12-27 Haresh Lalvani Multi-directional and variably expanded sheet material surfaces
JP5090387B2 (ja) * 2009-01-29 2012-12-05 ルネサスエレクトロニクス株式会社 リードフレーム
WO2011008459A2 (en) * 2009-06-29 2011-01-20 Infinite Corridor Technology, Llc Structured material substrates for flexible, stretchable electronics
KR102340855B1 (ko) * 2015-01-15 2021-12-17 삼성디스플레이 주식회사 신축성 표시 장치
KR102396298B1 (ko) * 2015-03-02 2022-05-11 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102282492B1 (ko) * 2015-03-10 2021-07-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102432345B1 (ko) * 2015-04-30 2022-08-12 삼성디스플레이 주식회사 신축성 표시 장치
KR102399416B1 (ko) * 2015-05-26 2022-05-18 삼성디스플레이 주식회사 유기 발광 표시 장치
US10026721B2 (en) * 2015-06-30 2018-07-17 Apple Inc. Electronic devices with soft input-output components
KR102417986B1 (ko) * 2015-12-28 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR101973163B1 (ko) * 2016-03-22 2019-04-29 삼성디스플레이 주식회사 디스플레이 장치
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180033375A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180045968A (ko) 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101700558B1 (ko) * 2016-04-20 2017-01-31 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101810050B1 (ko) 2016-08-11 2017-12-19 삼성디스플레이 주식회사 스트레처블 디스플레이 장치 및 스트레처블 디스플레이 장치의 제조 방법

Also Published As

Publication number Publication date
US10608071B2 (en) 2020-03-31
US20200185488A1 (en) 2020-06-11
KR20190112880A (ko) 2019-10-08
US20190296097A1 (en) 2019-09-26
US11430851B2 (en) 2022-08-30
CN110364548A (zh) 2019-10-22
US20220416002A1 (en) 2022-12-29
US20210343825A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
KR102565936B1 (ko) 표시 장치
CN107994052B (zh) 显示装置
US10446613B2 (en) Method of manufacturing an organic light emitting diode display having an auxiliary member in contact with an upper surface of an auxiliary electrode
US10868272B2 (en) Display device and manufacturing method thereof
EP3748678A1 (en) Display device
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
US20160260376A1 (en) Organic light emitting diode display
US20160064673A1 (en) Organic light emitting diode display and manufacturing method thereof
CN113013196A (zh) 显示面板和包括该显示面板的显示设备
US11765953B2 (en) Display apparatus including overlapping elements
US11812647B2 (en) Display apparatus and method of manufacturing the same
US20240138244A1 (en) Display device
US20230232676A1 (en) Display apparatus
KR20230112784A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant