KR20230060435A - 임베디드 패키지 구조 및 그 제작 방법 - Google Patents

임베디드 패키지 구조 및 그 제작 방법 Download PDF

Info

Publication number
KR20230060435A
KR20230060435A KR1020220070978A KR20220070978A KR20230060435A KR 20230060435 A KR20230060435 A KR 20230060435A KR 1020220070978 A KR1020220070978 A KR 1020220070978A KR 20220070978 A KR20220070978 A KR 20220070978A KR 20230060435 A KR20230060435 A KR 20230060435A
Authority
KR
South Korea
Prior art keywords
layer
substrate
circuit
metal
forming
Prior art date
Application number
KR1020220070978A
Other languages
English (en)
Inventor
시안밍 첸
예제 훙
번샤 황
까오 황
Original Assignee
주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 filed Critical 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Publication of KR20230060435A publication Critical patent/KR20230060435A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Packaging Frangible Articles (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 임베디드 패키지 구조 및 그 제작 방법을 개시한다. 상기 방법은 제1 금속 시드층이 설치된 적재판을 제공하는 단계; 제1 금속 시드층 상에 기판을 가공 형성하는 단계; 적재판을 제거하여 기판을 얻고, 기판에 이를 관통하는 제1 캐비티 및 제2 캐비티를 가공 형성하는 단계; 제1 캐비티 내에 제1 컴포넌트를 실장하고, 제2 캐비티 내에 연결용 가요성 플레이트를 실장하며, 감광성 절연재료를 이용하여 기판의 제2 측에 제2 절연층을 가공 형성하는 단계; 기판의 제1 측에 제2 회로층을 가공 형성하고, 제2 회로층에 제2 컴포넌트를 실장하는 단계; 연결용 가요성 플레이트를 통해 기판을 굴곡시켜 기판의 제1 측에 180도보다 작은 협각을 형성하고, 패키징 재료를 이용하여 기판의 제1 측을 패키징 처리하여 패키지층을 얻는 단계;를 포함한다. 본 발명의 임베디드 패키지 구조 및 그 제작 방법은 패키지체의 X방향 및 Y방향 사이즈를 축소시킬 수 있으므로 패키지체의 소형화 및 고밀도 집적화에 도움이 된다.

Description

임베디드 패키지 구조 및 그 제작 방법{ EMBEDDED PACKAGING STRUCTURE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 패키지 기술 분야에 관한 것으로, 특히 임베디드 패키지 구조 및 그 제작 방법에 관한 것이다.
과학기술이 발전함에 따라, 전자 제품은 소형화, 경량화 및 다기능화 방향으로 발전하게 되며, 이로 인해 집적 회로가 날로 복잡해지고, 반도체 패키지 컴포넌트가 점점 더 많아지게 된다. 이는 패키지체의 소형화 및 경량화의 발전을 제한하였다. 주로 사용되는 패키징 방식은 Wire Bonding(와이어 연결 또는 와이어 본딩, WB이라 약칭) 패키징, Flip chip(플립 칩 방식, FC라 약칭) 패키징이 있다. 그러나, 이 두가지 패키징 방식은 컴포넌트를 기판 표면에 평평하게 펴서 실장해야 하므로 컴포넌트가 증가하면 할수록 기존의 패키징 방식은 패키지체의 X방향 및 Y방향 사이즈를 효과적으로 축소시킬 수 없다. 이로 인해, 패키지체는 고밀도 집적화, 소형화의 발전 요구를 만족할 수 없게 된다.
본 발명은 적어도 종래 기술에 존재하는 기술문제 중 하나를 해결하기 위해 안출된 것으로서, 임베디드 패키지 구조의 제작 방법을 제안하여 패키지체의 X방향 및 Y방향 사이즈를 효과적으로 축소시킬 수 있다.
본 발명은 상기 제작 방법에 의해 제작된 임베디드 패키지 구조를 더 제안한다.
본 발명의 제1 측면의 실시예에 따르면, 임베디드 패키지 구조의 제작 방법은 제1 금속 시드층이 설치된 적재판을 제공하는 단계; 상기 제1 금속 시드층 상에 기판을 가공 형성하는 단계, -상기 기판은 제1 회로층, 제1 금속 포스트 및 제1 절연층을 포함하고, 상기 제1 회로층 및 상기 제1 금속 포스트는 상기 제1 절연층 내에 위치하고, 또한 상기 제1 금속 포스트는 상기 제1 회로층 상에 위치함-; 적재판을 제거하여 기판을 얻고, 상기 기판에 이를 관통하는 제1 캐비티 및 제2 캐비티를 가공 형성하는 단계; 상기 제1 캐비티 내에 제1 컴포넌트를 실장하고, 상기 제2 캐비티 내에 연결용 가요성 플레이트를 실장하며, 상기 제1 컴포넌트와 상기 연결용 가요성 플레이트를 고정하도록 감광성 절연재료를 이용하여 상기 기판의 제2 측에 제2 절연층을 가공 형성하는 단계; 상기 기판의 제1 측에 제2 회로층을 가공 형성하고, 상기 제2 회로층에 제2 컴포넌트를 실장하여 상기 제1 금속 포스트 및 상기 제1 컴포넌트가 각각 상기 제2 회로층을 통해 상기 제2 컴포넌트와 전기적 연결 관계를 구성하도록 하는 단계; 상기 연결용 가요성 플레이트를 통해 상기 기판을 굴곡시켜 상기 기판의 제1 측에 180도보다 작은 협각을 형성하고, 패키징 재료를 이용하여 상기 기판의 제1 측을 패키징 처리하여 패키지층을 얻는 단계;를 포함한다.
본 발명의 일부 실시예에서, 상기 제1 금속 시드층에 기판을 가공 형성하는 단계는, 상기 제1 금속 시드층 상에 제1 회로층을 가공 형성하는 단계, -상기 제1 회로층은 제1 도통회로, 제1 희생 회로 및 제2 희생 회로를 포함함-; 상기 제1 회로층 상에 제1 금속 포스트를 가공 형성하는 단계, -상기 제1 금속 포스트는 상기 제1 도통회로에 위치한 제1 도통 금속 포스트, 상기 제1 희생 회로에 위치한 제1 희생 금속 포스트 및 상기 제2 희생 회로에 위치한 제2 희생 금속 포스트를 포함함-; 절연 재료를 이용하여 상기 제1 회로층의 갭과 상기 제1 금속 포스트의 갭 사이에 제1 절연층을 가공 형성하여 상기 기판을 얻는 단계;를 포함한다.
본 발명의 일부 실시예에서, 상기 절연 재료를 이용하여 상기 제1 회로층의 갭과 상기 제1 금속 포스트의 갭 사이에 제1 절연층을 가공 형성하여 상기 기판을 얻는 단계는, 상기 제1 금속 시드층 상에 절연 재료를 인가하여 상기 절연 재료로 상기 제1 금속 포스트 및 상기 제1 회로층을 덮어 절연 베이스층을 형성하는 단계; 상기 절연 베이스층을 가공하며 상기 절연 베이스층으로부터 제1 금속 포스트의 단부(端部)를 노출시킴으로써 상기 제1 절연층을 형성하고 상기 기판을 얻는 단계;를 포함
본 발명의 일부 실시예에서, 상기 기판에 이를 관통하는 제1 캐비티 및 제2 캐비티를 가공 형성하는 단계는, 상기 제1 희생 회로 및 상기 제1 희생 금속 포스트를 제거하여 상기 기판을 관통하는 상기 제1 캐비티를 형성하는 단계; 상기 제2 희생 회로 및 상기 제2 희생 금속 포스트를 제거하여 상기 기판을 관통하는 상기 제2 캐비티를 형성하는 단계;를 포함한다.
본 발명의 일부 실시예에서, 상기 적재판 상에 제1 금속층, 제2 금속층 및 식각 배리어층이 순차적으로 설치되고, 상기 제1 금속 시드층은 상기 식각 배리어층 상에 위치하고, 상기 적재판을 제거하여 기판을 얻는 단계는, 상기 제2 금속층으로부터 상기 제1 금속층을 분리하고, 식각을 통해 상기 제2 금속층, 상기 식각 배리어층 및 상기 제1 금속 시드층을 순차적으로 제거함으로써 상기 적재판을 제거하여 상기 기판을 얻는 단계를 포함한다.
본 발명의 일부 실시예에서, 상기 제1 캐비티 내에 제1 컴포넌트를 실장하고, 상기 제2 캐비티 내에 연결용 가요성 플레이트를 실장하는 단계는, 상기 기판의 제1 측에 임시 적재판을 장착하는 단계, -상기 기판의 제1 측은 상기 기판의 제2 측과 마주보고, 상기 제1 회로층은 상기 기판의 제2 측에 위치함-; 상기 임시 적재판 상에 상기 제1 컴포넌트 및 상기 연결용 가요성 플레이트를 미리 실장하는 단계, -상기 제1 컴포넌트는 상기 제1 캐비티 내에 위치하고, 상기 연결용 가요성 플레이트는 상기 제2 캐비티 내에 위치함;-을 포함한다.
본 발명의 일부 실시예에서, 상기 감광성 절연재료를 이용하여 상기 기판의 제2 측에 제2 절연층을 가공 형성한 후에, 상기 임시 적재판을 제거하는 단계를 더 포함한다.
본 발명의 일부 실시예에서, 상기 기판의 제1 측에 제2 회로층을 가공 형성하는 단계는, 상기 기판의 제1 측에 제2 금속 시드층을 가공 형성하는 단계; 상기 제2 금속 시드층 상에 상기 제2 회로층을 가공 형성하는 단계;를 포함한다.
본 발명의 제2 측면의 실시예에 따른 임베디드 패키지 구조는, 제1 측면의 상기 임베디드 패키지 구조의 제작 방법에 의해 제작된다.
본 발명의 부가적인 측면과 장점들은 다음의 상세한 설명을 통해 세부적으로 제공되며, 다음의 상세한 설명으로부터 부분적으로 명확하게 되거나 또는 본 발명의 실시예의 실시로부터 이해하게 될 것이다.
본 발명의 실시예에 따른 임베디드 패키지 구조의 제작 방법은 적어도 다음의 유익한 효과가 있다. 임베디드 패키지 구조를 제작하는 과정에, 기판을 굴곡시킴으로써 X방향 및 Y방향의 사이즈가 작은 기판을 제조하여 X방향 및 Y방향에서 사이즈가 축소된 패키지 구조를 패키징 형성하므로 패키지체의 소형화 및 고밀도 집적화에 도움이 된다.
본 발명의 실시예에 따른 임베디드 패키지 구조는 적어도 다음의 유익한 효과가 있다. 상기 제작 방법에 의해 제작된 임베디드 패키지 구조는, 연결용 가요성 플레이트를 통해 기판을 굴곡시킴으로써 X방향 및 Y방향에서 기판의 사이즈를 축소시켜 임베디드 패키지 구조의 X방향 및 Y방향 사이즈를 줄이고 패키지체의 소형화 및 고밀도 집적화에 도움이 된다.
본 발명의 상기 및/또는 부가적인 측면과 장점들은 이하 첨부된 도면을 결합하여 설명된 실시예에 의해 더욱 명확해지고 쉽게 이해될 수 있다.
도 1은 본 발명의 실시예에 따른 임베디드 패키지 구조의 제작 방법의 흐름도이다.
도 2 내지 도 17은 본 발명의 실시예에 따른 임베디드 패키지 구조의 제작 방법의 중간 과정의 임베디드 패키지 구조의 단면 개략도이다.
이하에서는 본 발명의 실시예를 상세하게 설명한다. 상기 실시예의 예들은 첨부된 도면에 도시되며, 동일 또는 유사한 부호는 동일 또는 유사한 소자; 또는 동일 또는 유사한 기능을 갖는 소자를 나타낸다. 이하, 첨부 도면을 참조하여 설명되는 실시예들은 본 발명을 예시적으로 설명하는데 사용될 뿐, 본 발명을 한정하는 것으로 이해해서는 안된다.
본 발명의 설명에서, 유의해야 할 것은, 방위에 관한 설명, 예를 들어, 상, 하, 전, 후, 좌, 우 등이 지시하는 방위 또는 위치 관계는 첨부 도면에 도시된 방위 또는 위치 관계에 기초하여, 본 발명을 용이하고 간편하게 설명하기 위한 것이며, 해당 장치 또는 소자가 특정 방위를 가지거나, 또는 특정 방위로 구성 및 조작되는 것을 지시하거나 또는 암시하는 것은 아니므로 본 발명을 제한하는 것으로 이해해서는 안된다.
본 발명의 설명에서, “여러 개”는 하나 또는 복수를 의미하고, 복수는 두 개 이상을 의미하고, “보다 크다”, “보다 작다” 및 “초과하다” 등은 그 수 자체를 포함하지 않는 것으로 이해되며, “이상”, “이하” 및 “이내” 등은 그 수 자체를 포함하는 것으로 이해된다. “제1”, “제2”, “제3”, “제4” “제5” 및 “제6”은 단지 구성요소를 구분하는 목적으로 사용되며, 상대적인 중요도를 지시 또는 암시하거나, 또는 지시하는 구성요소의 개수를 암시적으로 밝히거나, 또는 지시하는 구성요소의 선후 관계를 암시적으로 밝히는 것으로 이해해서는 안된다.
본 발명의 설명에서, “설치하다”, “장착하다” 및 “연결하다” 등 용어는 별도로 한정하지 않은 한, 일반적인 의미로 해석되어야 하며 본 발명이 속한 기술분야의 기술자는 기술적 방안의 구체적인 내용을 결부하여 상기 용어가 본 발명에서의 구체적인 의미를 합리적으로 확정할 수 있다.
도 1을 참조하면, 임베디드 패키지 구조의 제작 방법은 단계S1000, 단계S2000, 단계S3000, 단계S4000, 단계S5000 및 단계S6000를 포함한다.
단계S1000: 제1 금속 시드층(110)이 설치된 적재판(100)을 제공한다.
구체적으로 도 2를 참조하면, 추후 기판(200)을 용이하게 가공 형성하기 위하여, 적재판(100)은 기판(200)을 적재하는데 사용되며; 제1 금속 시드층(110)은 전기 도금의 기초로 사용된다.
일부 실시예에서, 적재판(100) 상에 제1 금속층(120), 제2 금속층(130) 및 식각 배리어층(140)이 순차적으로 설치되고, 제1 금속 시드층(110)은 식각 배리어층(140)에 위치한다. 추후 적재판(100)을 용이하게 제거하도록 제1 금속층(120)과 제2 금속층(130)은 예를 들면, 클립 연결, 접착, 플러그인 등 연결방식으로 탈착가능하게 연결될 수 있다. 제1 금속층(120)과 제2 금속층(130)은 추후 기판(200)을 적재판(100)으로부터 분리하는데 사용되며; 식각 배리어층(140)은 제2 금속층(130)과 제1 금속 시드층(110)을 격리시켜 제2 금속층(130)을 제거할 때 지나치게 식각되는 것을 방지한다.
단계S2000 : 제1 금속 시드층(110) 상에 기판(200)을 가공 형성한다. 기판(200)은 제1 회로층(220), 제1 금속 포스트(240) 및 제1 절연층(250)을 포함하고, 제1 회로층(220) 및 제1 금속 포스트(240)는 모두 제1 절연층(250) 내에 위치하고, 또한 제1 금속 포스트(240)는 제1 회로층(220) 상에 위치한다.
여기서, 도 2 및 도 7을 참조하면, 후속 기판(200)에 의한 가공을 용이하게 진행하기 위하여, 제1 금속 시드층(110)에 기초하여, 전기 도금을 통해 제1 회로층(220) 및 제1 금속 포스트(240)를 순차적으로 형성한 후, 마지막으로 절연 재료를 충진하여 제1 절연층(250)을 형성함으로써 기판(200)을 얻는다.
구체적으로, 단계S2000는 단계S2100, 단계S2200 및 단계S2300을 포함한다.
단계S2100: 제1 금속 시드층(110) 상에 제1 회로층(220)을 가공 형성한다. 제1 회로층(220)은 제1 도통회로(221), 제1 희생 회로(222) 및 제2 희생 회로(223)를 포함한다.
도 3을 참조하면, 필름 부착 또는 도포 등 방식으로, 포토레지스트 재료를 제1 금속 시드층(110) 상에 인가하고, 생산 수단을 통해 제1 금속 시드층(110)에 인가된 포토레지스트 재료를 노광 및 현상하여 제1 패턴(211)을 갖는 제1 포토 레지스트층(210)을 형성한다. 도 4를 참조하면, 제1 포토 레지스트층(210)의 제1 패턴(211)에 기초하여, 전기 도금 방식으로 제1 금속 시드층(110) 상에 제1 회로층(220)을 가공 형성한 후, 제1 포토 레지스트층(210)을 제거한다. 제1 회로층(220)은 제1 도통회로(221), 제1 희생 회로(222) 및 제2 희생 회로(223)를 포함한다. 추후 제1 캐비티(271) 및 제2 캐비티(272)를 가공 형성하기 위하여, 제1 도통회로(221)는 추후 회로를 도통하는 기초로 사용되며; 제1 희생 회로(222) 및 제2 희생 회로(223)는 추후 해당 금속 포스트를 형성하는데 사용된다.
단계S2200: 제1 회로층(220) 상에 제1 금속 포스트(240)를 가공 형성하고, 제1 금속 포스트(240)는 제1 도통회로(221) 상에 있는 제1 도통 금속 포스트(241), 제1 희생 회로(222) 상에 있는 제1 희생 금속 포스트(242) 및 제2 희생 회로(223) 상에 있는 제2 희생 금속 포스트(243)를 포함한다.
도 5를 참조하면, 필름 접착 또는 도포 등 방식으로, 포토레지스트 재료를 제1 금속 시드층(110) 및 제1 회로층(220) 상에 인가하고, 생산 수단을 통해 제1 금속 시드층(110) 및 제1 회로층(220)에 인가된 포토레지스트 재료를 노광 및 현상하여 제2 패턴(231)을 갖는 제2 포토 레지스트층(230)을 형성한다. 도 6을 참조하면, 제2 포토 레지스트층(230)의 제2 패턴(231)에 기초하여, 전기 도금 방식으로 제1 회로층(220) 상에 제1 금속 포스트(240)를 가공 형성한 후, 제2 포토 레지스트층(230)을 제거한다. 제1 금속 포스트(240)는 제1 도통회로(221) 상에 있는 제1 도통 금속 포스트(241), 제1 희생 회로(222) 상에 있는 제1 희생 금속 포스트(242) 및 제2 희생 회로(223) 상에 있는 제2 희생 금속 포스트(243)를 포함한다. 제1 도통 금속 포스트(241)는 제1 도통회로(221)가 후속 가공 형성된 제2 회로층(283)와 전기적 연결을 구성하는데 사용되는 동시에, 후속 가공 형성된 기판(200)의 지지 기초로 사용되고 열을 방출하는 역할을 한다. 제1 희생 금속 포스트(242) 및 제2 희생 금속 포스트(243)는 후속 가공 형성되는 캐비티의 사이즈 및 위치를 한정하는 동시에 기판(200)을 가공 형성하는 과정에 지지하는 역할을 한다.
단계S2300: 절연 재료를 이용하여 제1 회로층(220)의 갭과 제1 금속 포스트(240)의 갭 사이에 제1 절연층(250)을 가공 형성하여 기판(200)을 얻는다.
도 7을 참조하면, 도포 및 라미네이팅 등 방식으로 제1 회로층(220)의 갭과 제1 금속 포스트(240)의 갭 사이에 절연 재료를 인가하여 제1 회로층(220)의 갭과 제1 금속 포스트(240)의 갭에 절연 재료를 충진함으로써 제1 절연층(250)을 형성하여 기판(200)을 제조한다.
단계S2300는 단계S2310 및 단계S2320를 더 포함할 수 있다.
단계S2310: 제1 금속 시드층(110) 상에 절연 재료를 인가하여 절연 재료로 제1 금속 포스트(240) 및 제1 회로층(220)을 덮어 절연 베이스층을 형성한다.
단계S2320: 절연 베이스층을 가공하며, 절연 베이스층으로부터 제1 금속 포스트(240)의 단부를 노출시킴으로써 제1 절연층(250)을 형성하여 기판(200)을 얻는다.
도 7을 참조하면, 도포 또는 라미네이팅 등 방식으로 제1 금속 시드층(110) 상에 절연 재료를 인가하여 절연 재료로 제1 회로층(220) 및 제1 금속 포스트(240)를 덮음으로써 절연 베이스층(미도시)을 형성한다. 이때 제1 금속 포스트(240)가 절연 베이스층 내에 위치하고, 절연 베이스층이 두꺼우므로 이온 식각 또는 연마 등 가공 방식을 통해 절연 베이스층을 감축시켜 제1 금속 포스트(240)의 단부가 절연 베이스층으로부터 노출되게 한다. 이로써 제1 절연층(250)을 형성한다. 단계S2310 및 단계S2320를 통해 형성된 제1 절연층(250)은 가공 난이도를 저하시키는데 도움이 된다.
유의해야 할 것은, 제1 금속 포스트(240)의 단부는 제1 회로층(220)과 멀리 떨어진 제1 금속 포스트(240)의 일단을 의미하고, 제1 금속 포스트(240)의 제1 단은 제1 회로층(220)에 연결되고, 제1 금속 포스트(240)의 제2 단은 제1 금속 포스트(240)의 제1 단과 마주보며, 제1 금속 포스트(240)의 제1 단보다 제1 회로층(220)으로부터 멀리 이격되어 있다. 제1 금속 포스트(240)의 제2 단이 바로 제1 금속 포스트(240)의 단부이다.
단계S3000: 적재판(100)을 제거하여 기판(200)을 얻은 후, 기판(200) 상에 이를 관통하는 제1 캐비티(271) 및 제2 캐비티(272)를 형성한다.
도 8 및 도 10을 참조하면, 제1 절연층(250)을 형성한 후, 기판(200)이 얻어진다. 이때, 적재판(100)을 제거하여 기판(200)을 얻은 후, 기판에 대한 가공을 진행한다. 추후 제1 컴포넌트(300) 및 연결용 가요성 플레이트(400)를 실장하도록 적재판(100)이 제거된 후에 식각 등 방식으로 기판(200)을 가공하여 제1 캐비티(271) 및 제2 캐비티(272)를 형성할 수 있다.
일부 실시예에서, 적재판(100) 상에 제1 금속층(120), 제2 금속층(130) 및 식각 배리어층(140)이 순차적으로 설치되고, 제1 금속 시드층(110)이 식각 배리어층(140) 상에 위치한다. 단계S3000에서, “적재판(100)을 제거하여 기판(200)을 얻는” 과정은 단계S3100을 포함한다.
단계S3100: 제1 금속층(120)을 제2 금속층(130)으로부터 분리하고, 식각을 통해 제2 금속층(130), 식각 배리어층(140) 및 제1 금속 시드층(110)을 순차적으로 제거함으로써 적재판(100)을 제거하여 기판(200)을 얻는다.
여기서, 제1 금속층(120)과 제2 금속층(130)은 클립 연결 또는 접착 등 연결방식을 통해 탈착가능하게 연결된다. 이에 따라 적재판(100)을 제거할 때, 제1 금속층(120)을 제2 금속층(130)으로부터 바로 분리한 후, 제2 금속층(130)의 재질, 식각 배리어층(140)의 재질 및 제1 금속 시드층(110)의 재질 별로 상응한 식각액으로 순차적으로 식각함으로써 적재판(100)을 제거한다. 예를 들어, 식각 배리어층(140)을 제거할 때, 니켈 시각액을 통해 식각 배리어층(140)을 식각할 수 있다. 지나친 식각을 방지하기 위해 제2 금속층(130), 식각 배리어층(140) 및 제1 금속 시드층(110)을 순차적으로 식각 제거한다.
단계S3000에서, “기판(200) 상에 이를 관통하는 제1 캐비티(271) 및 제2 캐비티(272)를 가공 형성”하는 과정은 단계S3200 및 단계S3300을 포함한다.
단계S3200: 제1 희생 회로(222) 및 제1 희생 금속 포스트(242)를 제거하여 기판(200)을 관통하는 제1 캐비티(271)를 형성한다.
단계S3300: 제2 희생 회로(223) 및 제2 희생 금속 포스트(243)를 제거하여 기판(200)을 관통하는 제2 캐비티(272)를 형성한다.
도 9 및 도 10을 참조하면, 필름 부착 또는 도포 등 방식으로 기판(200)의 제1 측 및 기판(200)의 제2 측에 포토레지스트 재료를 인가하여 기판(200)의 제1 측에 제 3 포토 레지스트층(261)을 형성하고, 기판(200)의 제2 측에 제4 포토 레지스트층(262)을 형성한다. 제1 도통회로(221) 및 제1 도통 금속 포스트(241)가 제 3 포토 레지스트층(261)과 제4 포토 레지스트층(262) 사이에 감추어지도록 제 3 포토 레지스트층(261)과 제4 포토 레지스트층(262)은 서로 결합되고, 식각 방식으로 제1 희생 회로(222), 제2 희생 회로(223), 제1 희생 금속 포스트(242) 및 제2 희생 금속 포스트(243)를 제거하도록 제1 희생 회로(222), 제2 희생 회로(223), 제1 희생 금속 포스트(242) 및 제2 희생 금속 포스트(243)를 제 3 포토 레지스트층(261)의 개구 및 제4 포토 레지스트층(262)의 개구에 노출시킨다. 이로써 기판(200)을 관통하는 제1 캐비티(271) 및 제2 캐비티(272)를 각각 형성한 후, 제 3 포토 레지스트층(261) 및 제4 포토 레지스트층(262)을 제거한다.
단계S4000: 제1 캐비티(271) 내에 제1 컴포넌트(300)를 실장하고, 제2 캐비티(272) 내에 연결용 가요성 플레이트(400)를 실장하며, 컴포넌트(300)와 연결용 가요성 플레이트(400)를 고정하도록 감광성 절연재료를 이용하여 기판(200)의 제2 측에 제2 절연층(281)을 가공 형성한다.
도 11 및 도 12를 참조하면, 제1 컴포넌트(300)를 제1 캐비티(271) 내에 실장하고 연결용 가요성 플레이트(400)를 제2 캐비티(272)에 실장한 후, 도포 또는 라미네이팅 등 방식으로 감광성 절연재료를 기판(200)의 제2 측에 인가하고, 노광 및 현상에 의해 제1 회로층(220) 및 연결용 가요성 플레이트(400)의 일부 영역이 기판(200)의 제2 측의 감광성 절연재료로부터 노출되게 함으로써 제2 절연층(281)을 형성한다. 여기서, 제1 회로층(220)이 회로 인터페이스로 사용되도록 제1 회로층(220)을 노출시키고; 연결용 가요성 플레이트(400)가 굴곡되도록 연결용 가요성 플레이트(400)의 일부 영역을 노출시키므로 후속 가공이 용이하다. 제2 절연층(281)은 제1 컴포넌트(300) 및 연결용 가요성 플레이트(400)를 고정함으로써 제1 컴포넌트(300) 및 연결용 가요성 플레이트(400)가 기판(200)으로부터 탈락되지 않도록 막는 역할을 한다. 동시에 제2 절연층(281)은 기판(200)을 보호함으로써 기판(200)의 구조 강도를 향상시키는데 도움이 된다.
단계S4000에서 “제1 캐비티(271) 내에 제1 컴포넌트(300)를 실장하고, 제2 캐비티(272) 내에 연결용 가요성 플레이트(400)를 실장”하는 단계는 단계S4100 및 단계S4200을 포함한다.
단계S4100: 기판(200)의 제1 측 상에 임시 적재판(500)을 장착하되, 기판(200)의 제1 측은 기판(200)의 제2 측과 마주보고, 제1 회로층(220)은 기판(200)의 제2 측에 위치한다.
단계S4200: 임시 적재판(500) 상에 제1 컴포넌트(300) 및 연결용 가요성 플레이트(400)를 미리 실장하되, 제1 컴포넌트(300)는 제1 캐비티(271) 내에 위치하고, 연결용 가요성 플레이트(400)는 제2 캐비티(272) 내에 위치한다.
도 11을 참조하면, 임시 적재판(500)을 장착함으로써 제1 컴포넌트(300) 및 연결용 가요성 플레이트(400)를 적재하고, 제1 컴포넌트(300) 및 연결용 가요성 플레이트(400)의 위치를 한정하도록 일정한 고정 역할을 제공한다. 이를 통해, 추후 감광성 절연재료를 이용하여 제2 절연층(281)을 가공 형성할 때, 제1 컴포넌트(300) 및 연결용 가요성 플레이트(400)를 적절한 위치에 정확하게 고정할 수 있다. 여기서, 임시 적재판(500)은 접착 테이프 또는 금속판 등을 사용할 수 있으며, 접착 또는 클립 등 방식으로 장착 가능하다.
한편, 단계S4000 후에 단계S4300를 더 포함한다.
단계S4300: 임시 적재판(500)을 제거한다.
여기서, 제2 절연층(281)이 가공 형성되면, 제2 절연층(281)은 제1 컴포넌트(300) 및 연결용 가요성 플레이트(400)를 기판(200) 상에 고정하게 되는데, 이때, 기판(200)의 제1 측에서 후속 가공이 이루어지도록 임시 적재판(500)을 제거할 수 있다.
단계S5000: 기판(200)의 제1 측에 제2 회로층(283)을 가공 형성하고, 제2 회로층(283)에 제2 컴포넌트(600)를 실장함으로써 제1 금속 포스트(240) 및 제1 컴포넌트(300)가 각각 제2 회로층(283)을 통해 제2 컴포넌트(600)와 전기적 연결 관계를 구성하도록 한다.
도 13 내지 도 16을 참조하면, 전기 도금 방식으로, 생산 수단을 통해 기판(200)의 제1 측에 상응한 제2 회로층(283)을 가공 형성한 후, 제2 회로층(283)에 제2 컴포넌트(600)를 실장함으로써 제1 회로층(220), 제1 금속 포스트(240), 제1 컴포넌트(300) 및 제2 컴포넌트(600)가 완전한 회로 구조를 형성하도록 한다.
단계S5000에서, “기판(200)의 제1 측에 제2 회로층(283)을 가공 형성”하는 단계는 단계S5100 및 단계S5200을 더 포함한다.
단계S5100: 기판(200)의 제1 측에 제2 금속 시드층(282)을 가공 형성한다.
단계S5200: 제2 금속 시드층(282) 상에 제2 회로층(283)을 가공 형성한다.
도 13을 참조하면, 금속 스퍼터링 등 방식을 통해, 기판(200)의 제1 측에 금속, 예컨대 티타늄 또는 구리를 스퍼터링하여 제2 금속 시드층(282)을 형성한다. 도 14를 참조하면, 필름 부착 또는 도포 등 방식으로, 기판(200)의 제2 측 및 기판(200)의 제1 측의 제2 금속 시드층(282) 상에 포토레지스트 재료를 인가함으로써 기판(200)의 제2 측에 제5 포토 레지스트층(263)을 형성한 후, 생산 수단을 통해 제2 금속 시드층(282) 상에 있는 포토레지스트 재료를 노광 및 현상하여 제2 금속 시드층(282) 상에 제 3 패턴(291)을 갖는 제6 포토 레지스트층(290)을 형성한다. 도 15를 참조하면, 제6 포토 레지스트층(290)의 제 3 패턴(291)에 기초하여, 전기 도금의 가공 방식으로 제2 금속 시드층(282) 상에 제2 회로층(283)을 가공 형성한다. 단계S5100 및 단계S5200를 통해 가공 난이도가 낮아지고, 수율이 더 우수한 제2 회로층(283)을 얻을 수 있다.
단계S6000: 연결용 가요성 플레이트(400)를 통해 기판(200)을 굴곡시켜 기판(200)의 제1 측에 180도보다 작은 협각을 형성하고, 패키징 재료를 이용하여 기판(200)의 제1 측에 대해 패키징 처리하여 패키지층(700)을 형성한다.
도 17을 참조하면, 연결용 가요성 플레이트(400)의 가요성에 의해, 기판(200)을 하부로 굴곡시켜 기판(200)의 제1 측에 180도보다 작은 협각을 형성한다. 본 실시예에서 상기 협각은 90도로서, 기판(200)의 X방향 및 Y방향 사이즈를 더욱 효과적으로 축소시킬 수 있다. 기판(200)을 굴곡시킨 후, 패키징 재료를 이용하여 기판(200)의 제1 측을 패키징 처리하여 패키지층(700)을 형성한다. 패키지층(700)은 기판(200)의 제1 측 상의 제2 컴포넌트(600)를 보호하는데 사용되며, 제2 회로층(283)은 굴곡된 기판(200)을 고정하여 기판(200)이 연결용 가요성 플레이트(400)에 의해 움직이지 않도록 한다.
단계S6000을 통해, 최종적으로 X방향 및 Y방향에서 사이즈가 효과적으로 축소된 임베디드 패키지 구조를 형성할 수 있다. 즉, 상기 임베디드 패키지 구조의 제작 방법을 통해 제조된 임베디드 패키지 구조는 패키지체의 소형화 및 고밀도 집적화에 도움이 된다.
유의해야 할 것은, 도 17을 참조하면, X방향은 좌우 방향이고, Y방향은 X방향에 수직인 상하 방향이다.
이상, 도면을 결합하여 본 발명의 실시예에 대해 구체적으로 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 기술분야의 일반 기술자는 그 지식범위 내에서 본 발명의 정신을 벗어나지 않은 전제하에 다양한 변화를 진행할 수 있다.
100 : 적재판 110 : 제1 금속 시드층
120 : 제1 금속층 130 : 제2 금속층
140 : 식각 배리어층 200 : 기판
210 : 제1 포토 레지스트층 211 : 제1 패턴
220 : 제1 회로층 221 : 제1 도통회로
222 : 제1 희생 회로 223 : 제2 희생 회로
230 : 제2 포토 레지스트층 231 : 제2 패턴
240 : 제1 금속 포스트 241 : 제1 도통 금속 포스트
242 : 제1 희생 금속 포스트 243 : 제2 희생 금속 포스트
250 : 제1 절연층 261 : 제 3 포토 레지스트층
262 : 제4 포토 레지스트층 263 : 제5 포토 레지스트층
271 : 제1 캐비티 272 : 제2 캐비티
281 : 제2 절연층 282 : 제2 금속 시드층
283 : 제2 회로층 290 : 제6 포토 레지스트층
291 : 제 3 패턴 300 : 제1 컴포넌트
400 : 연결용 가요성 플레이트 500 : 임시 적재판
600 : 제2 컴포넌트 700 : 패키지층

Claims (9)

  1. 제1 금속 시드층이 설치된 적재판을 제공하는 단계;
    상기 제1 금속 시드층 상에 기판을 가공 형성하는 단계, -상기 기판은 제1 회로층, 제1 금속 포스트 및 제1 절연층을 포함하고, 상기 제1 회로층 및 상기 제1 금속 포스트는 상기 제1 절연층 내에 위치하고, 또한 상기 제1 금속 포스트는 상기 제1 회로층 상에 위치함-;
    상기 적재판을 제거하여 상기 기판을 얻고, 상기 기판에 이를 관통하는 제1 캐비티 및 제2 캐비티를 가공 형성하는 단계;
    상기 제1 캐비티 내에 제1 컴포넌트를 실장하고, 상기 제2 캐비티 내에 연결용 가요성 플레이트를 실장하며, 상기 제1 컴포넌트와 상기 연결용 가요성 플레이트를 고정하도록 감광성 절연재료를 이용하여 상기 기판의 제2 측에 제2 절연층을 가공 형성하는 단계;
    상기 기판의 제1 측에 제2 회로층을 가공 형성하고, 상기 제2 회로층에 제2 컴포넌트를 실장하여 상기 제1 금속 포스트 및 상기 제1 컴포넌트가 각각 상기 제2 회로층을 통해 상기 제2 컴포넌트와 전기적 연결 관계를 구성하도록 하는 단계;
    상기 연결용 가요성 플레이트를 통해 상기 기판을 굴곡시켜 상기 기판의 제1 측에 180도보다 작은 협각을 형성하고, 패키징 재료를 이용하여 상기 기판의 제1 측을 패키징 처리하여 패키지층을 얻는 단계;를 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제작 방법.
  2. 청구항 1에 있어서,
    상기 제1 금속 시드층에 기판을 가공 형성하는 단계는,
    상기 제1 금속 시드층 상에 제1 회로층을 가공 형성하는 단계, -상기 제1 회로층은 제1 도통회로, 제1 희생 회로 및 제2 희생 회로를 포함함-;
    상기 제1 회로층 상에 제1 금속 포스트를 가공 형성하는 단계, -상기 제1 금속 포스트는 상기 제1 도통회로에 위치한 제1 도통 금속 포스트, 상기 제1 희생 회로에 위치한 제1 희생 금속 포스트 및 상기 제2 희생 회로에 위치한 제2 희생 금속 포스트를 포함함-;
    절연 재료를 이용하여 상기 제1 회로층의 갭과 상기 제1 금속 포스트의 갭 사이에 제1 절연층을 가공 형성하여 상기 기판을 얻는 단계;를 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제작 방법.
  3. 청구항 2에 있어서,
    상기 절연 재료를 이용하여 상기 제1 회로층의 갭과 상기 제1 금속 포스트의 갭 사이에 제1 절연층을 가공 형성하여 상기 기판을 얻는 단계는,
    상기 제1 금속 시드층 상에 절연 재료를 인가하여 상기 절연 재료로 상기 제1 금속 포스트 및 상기 제1 회로층을 덮어 절연 베이스층을 형성하는 단계;
    상기 절연 베이스층을 가공하며 상기 절연 베이스층으로부터 제1 금속 포스트의 단부를 노출시킴으로써 상기 제1 절연층을 형성하여 상기 기판을 얻는 단계;를 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제작 방법.
  4. 청구항 2에 있어서,
    상기 기판에 이를 관통하는 제1 캐비티 및 제2 캐비티를 가공 형성하는 단계는,
    상기 제1 희생 회로 및 상기 제1 희생 금속 포스트를 제거하여 상기 기판을 관통하는 상기 제1 캐비티를 형성하는 단계;
    상기 제2 희생 회로 및 상기 제2 희생 금속 포스트를 제거하여 상기 기판을 관통하는 상기 제2 캐비티를 형성하는 단계;를 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제작 방법.
  5. 청구항 1에 있어서,
    상기 적재판 상에 제1 금속층, 제2 금속층 및 식각 배리어(etching barrier)층이 순차적으로 설치되고, 상기 제1 금속 시드층은 상기 식각 배리어층 상에 위치하고, 상기 적재판을 제거하여 기판을 얻는 단계는,
    상기 제2 금속층으로부터 상기 제1 금속층을 분리하고, 식각을 통해 상기 제2 금속층, 상기 식각 배리어층 및 상기 제1 금속 시드층을 순차적으로 제거함으로써 상기 적재판을 제거하여 상기 기판을 얻는 단계를 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제작 방법.
  6. 청구항 1에 있어서,
    상기 제1 캐비티 내에 제1 컴포넌트를 실장하고, 상기 제2 캐비티 내에 연결용 가요성 플레이트를 실장하는 단계는,
    상기 기판의 제1 측에 임시 적재판을 장착하는 단계, -상기 기판의 제1 측은 상기 기판의 제2 측과 마주보고, 상기 제1 회로층은 상기 기판의 제2 측에 위치함-;
    상기 임시 적재판 상에 상기 제1 컴포넌트 및 상기 연결용 가요성 플레이트를 미리 실장하는 단계, -상기 제1 컴포넌트는 상기 제1 캐비티 내에 위치하고, 상기 연결용 가요성 플레이트는 상기 제2 캐비티 내에 위치함;-을 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제작 방법.
  7. 청구항 6에 있어서,
    상기 감광성 절연재료를 이용하여 상기 기판의 제2 측에 제2 절연층을 가공 형성한 후에,
    상기 임시 적재판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제작 방법.
  8. 청구항 1에 있어서,
    상기 기판의 제1 측에 제2 회로층을 가공 형성하는 단계는,
    상기 기판의 제1 측에 제2 금속 시드층을 가공 형성하는 단계;
    상기 제2 금속 시드층 상에 상기 제2 회로층을 가공 형성하는 단계;를 포함하는 것을 특징으로 하는 임베디드 패키지 구조의 제작 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 따른 상기 임베디드 패키지 구조의 제작 방법에 의해 제작되는 임베디드 패키지 구조.
KR1020220070978A 2021-10-27 2022-06-10 임베디드 패키지 구조 및 그 제작 방법 KR20230060435A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111258705.X 2021-10-27
CN202111258705.XA CN114093770A (zh) 2021-10-27 2021-10-27 埋嵌封装结构及其制作方法

Publications (1)

Publication Number Publication Date
KR20230060435A true KR20230060435A (ko) 2023-05-04

Family

ID=80297931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220070978A KR20230060435A (ko) 2021-10-27 2022-06-10 임베디드 패키지 구조 및 그 제작 방법

Country Status (5)

Country Link
US (1) US20230125220A1 (ko)
JP (1) JP7336570B2 (ko)
KR (1) KR20230060435A (ko)
CN (1) CN114093770A (ko)
TW (1) TWI812232B (ko)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10235797A1 (de) * 2002-08-05 2004-02-19 Infineon Technologies Ag Halbleiterchipanordnung auf einem Träger
US8080874B1 (en) * 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
JP2010199216A (ja) * 2009-02-24 2010-09-09 Fujitsu Ltd 部品実装構造及び部品実装方法
JP5742242B2 (ja) * 2011-01-21 2015-07-01 セイコーエプソン株式会社 基板の接続方法および半導体装置の製造方法
DE102011080153A1 (de) * 2011-07-29 2013-01-31 Infineon Technologies Ag Flexible verbindung von substraten in leistungshalbleitermodulen
US20130249542A1 (en) * 2012-03-21 2013-09-26 Yang Zhao Foldable substrate
JP6112796B2 (ja) * 2012-07-17 2017-04-12 オリンパス株式会社 半導体装置実装構造体
US9475694B2 (en) * 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US9508566B2 (en) * 2014-08-15 2016-11-29 International Business Machines Corporation Wafer level overmold for three dimensional surfaces
KR102157942B1 (ko) * 2014-09-26 2020-09-21 인텔 코포레이션 플렉시블 패키징 아키텍처
US9431335B2 (en) * 2014-10-24 2016-08-30 Dyi-chung Hu Molding compound supported RDL for IC package
BR112015025990A2 (pt) * 2014-11-12 2017-07-25 Intel Corp técnicas e configurações de acondicionamento de circuito integrado para dispositivos de fator de forma pequeno ou vestíveis.
US11037855B2 (en) * 2016-12-30 2021-06-15 Intel IP Corporation Contoured-on-heat-sink, wrapped printed wiring boards for system-in-package apparatus
JP2019091789A (ja) * 2017-11-14 2019-06-13 株式会社日立製作所 半導体装置および電子機器
CN108766954B (zh) * 2018-06-08 2020-05-22 西安微电子技术研究所 一种异质基板集成结构和制备方法
US11128030B2 (en) * 2018-10-04 2021-09-21 Samsung Electro-Mechanics Co., Ltd. Antenna module and electronic device including the same
CN109659239B (zh) * 2018-11-22 2021-05-18 珠海越亚半导体股份有限公司 一种埋芯流程后置的集成电路封装方法及封装结构
KR20200067607A (ko) * 2018-12-04 2020-06-12 삼성전기주식회사 인쇄회로기판
US11121070B2 (en) * 2019-01-31 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package

Also Published As

Publication number Publication date
JP7336570B2 (ja) 2023-08-31
TWI812232B (zh) 2023-08-11
US20230125220A1 (en) 2023-04-27
CN114093770A (zh) 2022-02-25
JP2023065290A (ja) 2023-05-12
TW202318564A (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
WO2020024830A1 (zh) 线路板组件、感光组件、摄像模组及感光组件制作方法
TW535462B (en) Electric circuit device and method for making the same
TW550782B (en) Semiconductor module
US20100237487A1 (en) Methods and systems for packaging integrated circuits
TW200537663A (en) Chip embedded package structure and process thereof
JP2001060648A (ja) リードフレーム及びその製造方法並びに半導体装置
JP2002246535A (ja) 半導体集積回路
JP7179526B2 (ja) 半導体装置および半導体装置の製造方法
US8384205B2 (en) Electronic device package and method of manufacture
KR20080100361A (ko) 다공 내장면 패키지 및 방법
JP7201296B2 (ja) 半導体装置およびその製造方法
KR20230060435A (ko) 임베디드 패키지 구조 및 그 제작 방법
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
CN101261978A (zh) 半导体元件安装用基板及其制造方法
US7652382B2 (en) Micro chip-scale-package system
WO2022042354A1 (zh) 芯片封装工艺及封装芯片
JPH10247704A (ja) 回路装置及びその製造方法
JP5061010B2 (ja) 半導体モジュール
JP2002324873A (ja) 半導体装置及びその製造方法
KR100375168B1 (ko) 반도체 패키지 및 그 제조방법
JP3649064B2 (ja) 半導体装置の製造方法
JP4071121B2 (ja) 半導体装置
JP3177934B2 (ja) マルチチップ半導体装置
JP3061102B2 (ja) 回路装置
KR20230156646A (ko) 몰디드 인덕터 매립 기판 및 그 제작 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right