JP2023065290A - 埋め込みパッケージ構造及びその作製方法 - Google Patents

埋め込みパッケージ構造及びその作製方法 Download PDF

Info

Publication number
JP2023065290A
JP2023065290A JP2022098878A JP2022098878A JP2023065290A JP 2023065290 A JP2023065290 A JP 2023065290A JP 2022098878 A JP2022098878 A JP 2022098878A JP 2022098878 A JP2022098878 A JP 2022098878A JP 2023065290 A JP2023065290 A JP 2023065290A
Authority
JP
Japan
Prior art keywords
layer
substrate
metal
cavity
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022098878A
Other languages
English (en)
Other versions
JP7336570B2 (ja
Inventor
先 明 陳
Xian Ming Chen
業 傑 洪
Ye Jie Hong
本 霞 黄
Ben Xia Huang
高 黄
Gao Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2023065290A publication Critical patent/JP2023065290A/ja
Application granted granted Critical
Publication of JP7336570B2 publication Critical patent/JP7336570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Packaging Frangible Articles (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Figure 2023065290000001
【課題】パッケージ体を小型化及び高密度集積化する埋め込みパッケージ構造の作製方法を提供する。
【解決手段】埋め込みパッケージ構造の作製方法は、第１の金属シード層が設けられた支持プレートを提供するステップと、第１の金属シード層上に基板を得るステップと、支持プレートを除去して基板を得て、基板上に基板を貫通する第１のキャビティと第２のキャビティを得るステップと、第１のキャビティ内に第１の部品を装着し、第２のキャビティ内に接続軟板を装着し、基板の第２の側に感光型絶縁材料で第２の絶縁層を得るステップと、基板の第１の側に第２の配線層を得て第２の部品を装着するステップと、接続軟板により基板を折り曲げ、基板の第１の側に１８０度より小さい角度を形成させ、基板の第１の側に対してパッケージ材によりパッケージ層を得るステップと、を含む。
【選択図】図１

Description

本発明は半導体パッケージ技術分野に関し、特に埋め込みパッケージ構造及びその作製方法に関する。
科学技術の発展に伴い、現在の電子機器は小型化、軽量化、多機能化の方向に向かって進展しており、これにより集積回路がますます複雑になり、半導体パッケージの部品がますます増え、これ自体がパッケージの小型化・軽量化の進展を制約している。現在、主に応用されているパッケージ方式はＷｉｒｅ Ｂｏｎｄｉｎｇ（リード接続またはワイヤボンディング、ＷＢと略称する）パッケージ、Ｆｌｉｐ ｃｈｉｐ（オーバーモールド方式、ＦＣと略称する）パッケージがある。しかしながら、この２種のパッケージ方式のいずれも、基板表面に部品をタイリング方式で貼り付ける必要がある。部品の増加に伴い、従来のパッケージ方式では、パッケージ体をＸ方向及びＹ方向に効果的に小型化することが困難であり、高密度集積化、小型化の進展ニーズにパッケージが応えることが困難となる。
本発明は、従来技術に存在する技術的課題の少なくとも１つを解決することを目的とする。そこで、本発明は、パッケージ体をＸ方向及びＹ方向に効果的に小型化することができる埋め込みパッケージ構造の作製方法を提案する。
本発明はさらに前記作製方法により製造された埋め込みパッケージ構造を提案する。
本発明の第１の局面の実施例に係る埋め込みパッケージ構造の作製方法は、
第１の金属シード層が設けられた支持プレートを提供するステップと、
前記第１の金属シード層上に加工して、基板を得るステップであって、前記基板は、第１の配線層と第１の金属ポストと第１の絶縁層とを含み、前記第１の配線層と前記第１の金属ポストはいずれも前記第１の絶縁層内に位置し、前記第１の金属ポストは、前記第１の配線層上にも位置するステップと、
前記支持プレートを除去して前記基板を得て、前記基板上に加工して前記基板を貫通する第１のキャビティと第２のキャビティを得るステップと、
前記第１のキャビティ内に第１の部品を装着し、前記第２のキャビティ内に接続軟板を装着し、前記第１の部品と前記接続軟板とを固定するように、前記基板の第２の側に感光型絶縁材料で加工して第２の絶縁層を得るステップと、
前記基板の第１の側に加工して第２の配線層を得て、前記第２の配線層上に第２の部品を装着し、それにより前記第１の金属ポストと前記第１の部品とが前記第２の配線層を介してそれぞれ前記第２の部品と電気的な接続関係を確立するステップと、
前記接続軟板により前記基板を折り曲げ、前記基板の第１の側に１８０度より小さい角度を形成させ、前記基板の第１の側に対してパッケージ材によりパッケージ処理してパッケージ層を得るステップと、を含む。
本発明の実施例に係る埋め込みパッケージ構造の作製方法によれば、少なくとも以下のような有利な効果がある：埋め込みパッケージ構造の製造過程において、基板を折り曲げることにより、Ｘ方向及びＹ方向における寸法が小さい基板が得られ、さらに、Ｘ方向及びＹ方向における寸法が小さいパッケージ構造が得られ、パッケージの小型化及び高密度集積化に有利である。
本発明のいくつかの実施例によれば、前記第１の金属シード層上に加工して、基板を得る前記ステップは、
前記第１の金属シード層上に加工して、第１の導通配線と第１の犠牲配線と第２の犠牲配線とを含む第１の配線層を得るステップと、
前記第１の配線層上に加工して、前記第１の導通配線上に位置する第１の導通金属ポストと前記第１の犠牲配線上に位置する第１の犠牲金属ポストと前記第２の犠牲配線上に位置する第２の犠牲金属ポストとを含む第１の金属ポストを得るステップと、
前記第１の配線層の間隙と前記第１の金属ポストの間隙との間を絶縁材料で加工して第１の絶縁層を得て、前記基板を得るステップと、を含む。
本発明のいくつかの実施例によれば、前記第１の配線層の間隙と前記第１の金属ポストの間隙との間を絶縁材料で加工して第１の絶縁層を得て、前記基板を得る前記ステップは、
前記第１の金属シード層上に絶縁材料を塗布し、前記絶縁材料が前記第１の金属ポストと前記第１の配線層を覆うようにして、絶縁ベース層を得るステップと、
前記絶縁ベース層を加工して、前記絶縁ベース層から前記第１の金属ポストの端部を露出させて、前記第１の絶縁層を得て、前記基板を得るステップと、を含む。
本発明のいくつかの実施例によれば、前記基板上に加工して前記基板を貫通する第１のキャビティと第２のキャビティを得る前記ステップは、
前記第１の犠牲配線と前記第１の犠牲金属ポストを除去して、前記基板を貫通する前記第１のキャビティを形成するステップと、
前記第２の犠牲配線と前記第２の犠牲金属ポストを除去して、前記基板を貫通する前記第２のキャビティを形成するステップと、を含む。
本発明のいくつかの実施例によれば、前記支持プレート上に第１の金属層と、第２の金属層と、エッチングストップ層とが順に設けられ、前記第１の金属シード層は前記エッチングストップ層上に位置し、前記支持プレートを除去して前記基板を得る前記ステップは、前記第１の金属層を前記第２の金属層から分離し、前記第２の金属層と、前記エッチングストップ層と、前記第１の金属シード層とをエッチングにより順に除去し、前記支持プレートを除去して前記基板を得るステップを含む。
本発明のいくつかの実施例によれば、前記第１のキャビティ内に第１の部品を装着し、前記第２のキャビティ内に接続軟板を装着する前記ステップは、
前記基板の第１の側に仮支持層を取り付け、前記基板の第１の側は前記基板の第２の側に対向し、且つ前記第１の配線層は、前記基板の第２の側に位置するステップと、
前記仮支持層上に、前記第１のキャビティの中に位置する第１の部品と、第２のキャビティの中に位置する接続軟板とを予め装着するステップと、を含む。
本発明のいくつかの実施例によれば、前記基板の第２の側に感光型絶縁材料で加工して第２の絶縁層を得る前記ステップの後に、前記仮支持層を除去するステップをさらに含む。
本発明のいくつかの実施例によれば、前記基板の第１の側に加工して第２の配線層を得る前記ステップは、
前記基板の第１の側に加工して第２の金属シード層を得るステップと、
前記第２の金属シード層上に加工して前記第２の配線層を得るステップと、を含む。
本発明の第２の局面に係る埋め込みパッケージ構造は、第１の局面に記載の埋め込みパッケージ構造の作製方法により製造される。
本発明の実施例に係る埋め込みパッケージ構造によれば、少なくとも以下のような有利な効果がある：上記作製方法により製造された埋め込みパッケージ構造は、基板が接続軟板により折り曲げられ、Ｘ方向とＹ方向に基板の寸法を縮小させ、埋め込みパッケージ構造のＸ方向とＹ方向における寸法の縮小に有利であり、よって、パッケージ体の小型化及び高密度集積化に有利である。
本発明の追加の局面と利点は、以下の説明において部分的に示され、その一部は、以下の説明から明らかになるか、または本発明の実施から明らかになるであろう。
本発明の上記及び／または追加の局面と利点は、以下の図面を結合して実施例に対する説明から明らかになり、容易に理解されるであろう。
本発明の実施例に係る埋め込みパッケージ構造の作製方法のフローチャートである。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。 本発明の実施例に係る埋め込みパッケージ構造の作製方法の途中過程における埋め込みパッケージ構造の断面模式図である。
以下、本発明の実施例について、詳細に説明する。前記実施例の例示は、図面に示されており、同一または類似の符号は、同一または類似の要素、あるいは同一または類似の機能を有する要素を表す。以下、図面を参照して説明する実施例は、本発明を説明するための例示的なものであり、本発明を限定するものではない。
本発明の説明において、上、下、前、後、左、右等の方位記述に関連して示される方位又は位置関係は、図面に示される方位又は位置関係に基づくものであり、本発明の説明を容易にし、説明を簡単にするためにのみ意図されたものであり、指された装置または要素が特定の向きを有し、特定の向きで構成され、操作されなければならないことを示したり暗示したりするものではなく、本発明を限定するものと解釈されるべきではない。
本発明の説明において、若干の意味は１つまたは複数であり、複数の意味は２つ以上であり、より大きい、より小さい、超えるなどは、本数を含まないものと理解され、以上、以下、以内などは、本数を含むものと理解される。第１、第２、第３、第４、第５、第６は、技術的特徴を区別することのみを目的として記載されており、相対的重要性を示す、または暗示する、または明示された技術的特徴の数を暗示する、または明示された技術的特徴の前後関係を暗示すると理解されるべきではない。
本発明の説明において、特に断りのない限り、設置、取付、接続等の用語は広義に理解されるべきであり、当業者は、本発明における上記用語の具体的な意味を、技術案の具体的な内容を結合して合理的に特定することができる。
図１を参照し、埋め込みパッケージ構造の作製方法は、ステップＳ１０００と、ステップＳ２０００と、ステップＳ３０００と、ステップＳ４０００と、ステップＳ５０００と、ステップＳ６０００とを含む。
ステップＳ１０００：第１の金属シード層１１０が設けられた支持プレート１００を提供する。
具体的には、図２を参照し、支持プレート１００は、基板２００を支持するためのものであり、第１のシード層１１０は、後の加工で基板２００を得るための電気めっきの基礎となるものである。
いくつかの実施例において、支持プレート１００上には、第１の金属層１２０と、第２の金属層１３０と、エッチングストップ層１４０とが順に設けられ、第１の金属シード層１１０はエッチングストップ層１４０上に位置する。第１の金属層１２０と第２の金属層１３０は、後の支持プレート１００の除去を容易にするために、スナップ接続、接着、差込み等のような接続方式で着脱可能に接続される。第１の金属層１２０と第２の金属層１３０は、後の支持プレート１００からの基板２００の分離に用いられ、エッチングストップ層１４０は、第２の金属層１３０を除去する際のオーバーエッチングの防止を容易にするために、第２の金属層１３０を第１の金属シード層１１０から隔離するために用いられる。
ステップＳ２０００：第１の金属シード層１１０上に加工して、基板２００を得て、基板２００は、第１の配線層２２０と、第１の金属ポスト２４０と、第１の絶縁層２５０とを含み、第１の配線層２２０と第１の金属ポスト２４０はいずれも第１の絶縁層２５０内に位置し、第１の金属ポスト２４０は、第１の配線層２２０上にも位置する。
ここで、図２～図７を参照して、後の基板２００に基づく加工を容易にするために、第１の金属シード層１１０に基づいて、第１の配線層２２０と第１の金属ポスト２４０とを電気めっきにより順に得、最後に絶縁材料を充填して第１の絶縁層２５０を得ることによって、基板２００を得る。
具体的には、ステップＳ２０００は、ステップＳ２１００と、ステップＳ２２００と、ステップＳ２３００とを含む。
ステップＳ２１００：第１の金属シード層１１０上に加工して、第１の導通配線２２１と第１の犠牲配線２２２と第２の犠牲配線２２３とを含む第１の配線層２２０を得る。
図３を参照し、第１の金属シード層１１０上にレジスト材料をフィルム貼り付けやコーティング等の方式により塗布し、第１の金属シード層１１０上に塗布されたレジスト材料を生産データに基づいて露光及び現像し、第１のパターン２１１を有する第１のフォトレジスト層２１０を得る。図４を参照し、第１のフォトレジスト層２１０の第１のパターン２１１に基づいて、メッキ加工により、第１の金属シード層１１０上に加工して第１の配線層２２０を得た後、第１のフォトレジスト層２１０を除去する。第１の配線層２２０は、第１の導通配線２２１と、第１の犠牲配線２２２と、第２の犠牲配線２２３とを含む。第１の導通配線２２１は、後続の回路の導通ベースのために用いられ、第１の犠牲配線２２２と第２の犠牲配線２２３は、後の加工で第１のキャビティ２７１と第２のキャビティ２７２を得ることを容易にするために、対応する金属ポストを後から形成するために用いられる。
ステップＳ２２００：第１の配線層２２０上に加工して、第１の導通配線２２１上に位置する第１の導通金属ポスト２４１と第１の犠牲配線２２２上に位置する第１の犠牲金属ポスト２４２と第２の犠牲配線２２３上に位置する第２の犠牲金属ポスト２４３とを含む第１の金属ポスト２４０を得る。
図５を参照し、第１の金属シード層１１０と第１の配線層２２０上にレジスト材料をフィルム貼り付けやコーティング等の方式により塗布し、第１の金属シード層１１０と第１の配線層２２０上に塗布されたレジスト材料を生産データに基づいて露光及び現像し、第２のパターン２３１を有する第２のフォトレジスト層２３０を得る。図６を参照し、第２のフォトレジスト層２３０の第２のパターン２３１に基づいて、メッキ加工により、第１の配線層２２０上に加工して第１の金属ポスト２４０を得た後、第２のフォトレジスト層２３０を除去する。第１の金属ポスト２４０は、第１の導通配線２２１上に位置する第１の導通金属ポスト２４１と第１の犠牲配線２２２上に位置する第１の犠牲金属ポスト２４２と第２の犠牲配線２２３上に位置する第２の犠牲金属ポスト２４３とを含む。第１の導通金属ポスト２４１は、第１の導通配線２２１と後の加工で得られた第２の配線層２８３とを電気的に接続するとともに、後の加工で得られた基板２００の支持基盤として、及び、放熱のために用いられる。第１の犠牲金属ポスト２４２と第２の犠牲金属ポスト２４３は、後の加工で得られるキャビティの大きさ及び位置を規定するために用いられるとともに、基板２００を得るための加工中に支持する役割を果たす。
ステップＳ２３００：第１の配線層２２０の間隙と第１の金属ポスト２４０の間隙との間を絶縁材料で加工して第１の絶縁層２５０を得て、基板２００を得る。
図７を参照し、第１の配線層２２０の間隙と第１の金属ポスト２４０の間隙との間に、第１の配線層２２０の間隙と第１の金属ポスト２４０の間隙とを埋めるように絶縁材料をコーティングまたは圧着等により塗布し、第１の絶縁層２５０を得て、基板２００を形成する。
ステップＳ２３００は、ステップＳ２３１０と、ステップＳ２３２０とを含んでもよい。
ステップＳ２３１０：第１の金属シード層１１０上に絶縁材料を塗布し、絶縁材料が第１の金属ポスト２４０と第１の配線層２２０を覆うようにして、絶縁ベース層を得る。
ステップＳ２３２０：絶縁ベース層を加工して、絶縁ベース層から第１の金属ポスト２４０の端部を露出させて、第１の絶縁層２５０を得て、基板２００を得る。
図７を参照し、第１の金属シード層１１０上に絶縁材料をコーティングまたは圧着等により塗布し、第１の配線層２２０と第１の金属ポスト２４０を覆うようにして、絶縁ベース層（図示せず）を得、この際に第１の金属ポスト２４０は絶縁ベース層内に位置し、かつ絶縁ベース層が厚く、さらに、イオンエッチングや研削板などの加工方式により、絶縁ベース層を薄くし、第１の金属ポスト２４０の端部を絶縁ベース層から露出させ、第１の絶縁層２５０を得る。ステップＳ２３１０とステップＳ２３２０により第１の絶縁層２５０を得ることは、加工難度の低減に有利である。
なお、第１の金属ポスト２４０の端部とは、第１の金属ポスト２４０における第１の配線層２２０から遠い側の端部であり、すなわち、第１の金属ポスト２４０の第１の端部が第１の配線層２２０に接続され、第１の金属ポスト２４０の第２の端部は、第１の金属ポスト２４０の第１の端部と対向し、第１の金属ポスト２４０の第１の端部よりも第１の配線層２２０から離れており、第１の金属ポスト２４０の第２の端部は、第１の金属ポスト２４０の端部である。
ステップＳ３０００：支持プレート１０００を除去して、基板２００を得て、基板２００上に加工して基板２００を貫通する第１のキャビティ２７１と第２のキャビティ２７２を得る。
図８～図１０を参照し、第１の絶縁層２５０を形成した後、基板２００を得るが、この際、後の基板２００に対する加工を容易にするために、支持プレート１００を除去して基板２００を取得する。支持プレート１００を除去した後、後の第１の部品３００と接続軟板４００の装着を容易にするために、基板２００をエッチング等の方式により加工して第１のキャビティ２７１と第２のキャビティ２７２を形成することができる。
いくつかの実施例において、支持プレート１００上には、第１の金属層１２０と、第２の金属層１３０と、エッチングストップ層１４０とが順に設けられ、第１の金属シード層１１０はエッチングストップ層１４０上に位置するようにすれば、ステップＳ３０００において、「支持プレート１００を除去し、基板２００を得る」ことは、ステップＳ３１００を含む。
ステップＳ３１００：第１の金属層１２０を第２の金属層１３０から分離し、エッチングにより第２の金属層１３０と、エッチングストップ層１４０と、第１の金属シード層１１０とを順に除去し、支持プレート１００を除去して基板２００を得る。
ここで、第１の金属層１２０と第２の金属層１３０は、スナップ接続や接着等の接続方式で着脱可能に接続すれば、支持プレート１００を除去する際に、第１の金属層１２０を第２の金属層１３０から直接に分離することができる。その後、第２の金属層１３０の材質、エッチングストップ層１４０の材質及び第１の金属シード層１１０の材質に応じて、対応するエッチング薬液を選択して順にエッチングすることにより、支持プレート１００を除去する。例えば、エッチングストップ層１４０を除去する際には、ニッケルエッチング薬液を用いてエッチングストップ層１４０をエッチングすることができる。第２の金属層１３０と、エッチングストップ層１４０と、第１の金属シード層１１０とは、オーバーエッチングを避けるために順にエッチングにより除去される。
ステップＳ３０００において、「基板２００上に加工して基板２００を貫通する第１のキャビティ２７１と第２のキャビティ２７２を得る」ことは、ステップＳ３２００とステップＳ３３００を含む。
ステップＳ３２００：第１の犠牲配線２２２と第１の犠牲金属ポスト２４２を除去して、基板２００を貫通する第１のキャビティ２７１を形成する。
ステップＳ３３００：第２の犠牲配線２２３と第２の犠牲金属ポスト２４３を除去して、基板２００を貫通する第２のキャビティ２７２を形成する。
図９と図１０を参照し、基板２００の第１の側と基板２００の第２の側には、フィルム貼り付けやコーティング等の方式によりレジスト材料を塗布することにより、基板２００の第１の側に第３のレジスト層２６１が形成され、基板２００の第２の側に第４のレジスト層２６２が形成される。第３のフォトレジスト層２６１と第４のフォトレジスト層２６２とは、互いに協働しており、第１の導通配線２２１と第１の導通金属ポスト２４１とを第３のフォトレジスト層２６１と第４のフォトレジスト層２６２との間に隠し、エッチングにより第１の犠牲配線２２２と、第２の犠牲配線２２３と、第１の犠牲金属ポスト２４２と、第２の犠牲金属ポスト２４３とを除去することを容易にするために、第１の犠牲配線２２２と、第２の犠牲配線２２３と、第１の犠牲金属ポスト２４２と、第２の犠牲金属ポスト２４３とを第３のフォトレジスト層２６１の開口及び第４のフォトレジスト層２６２の開口に露出させることによって、基板２００を貫通する第１のキャビティ２７１と第２のキャビティ２７２をそれぞれ形成し、その後、第３のフォトレジスト層２６１と第４のフォトレジスト層２６２を除去する。
ステップＳ４０００：第１のキャビティ２７１内に第１の部品３００を装着し、第２のキャビティ２７２内に接続軟板４００を装着し、第１の部品３００と接続軟板４００とを固定するように、基板２００の第２の側に感光型絶縁材料で加工して第２の絶縁層２８１を得る。
図１１と図１２を参照し、第１の部品３００を第１のキャビティ２７１内に装着し、接続軟板４００を第２のキャビティ２７２に装着した後、基板２００の第２の側に感光性絶縁材料をコーティングや圧着等の方式により塗布し、そして、露光及び現像により、基板２００の第２の側に塗布された感光型絶縁材料から、第１の配線層２２０と接続軟板４００の一部の領域を露出させることによって、第２の絶縁層２８１を形成する。ここで、第１の配線層２２０は、第１の配線層２２０を回路インタフェースとして用いることを容易にするために露出しており、接続軟板４００の一部の領域は、接続軟板４００を折り曲げて後の加工を容易にするために露出している。第２の絶縁層２８１は、第１の部品３００と接続軟板４００が基板２００から脱落しないように、第１の部品３００と接続軟板４００を固定するとともに、基板２００を保護するためのものであり、基板２００の構造強度の向上に寄与する。
ステップＳ４０００において、「第１のキャビティ２７１内に第１の部品３００を装着し、第２のキャビティ２７２内に接続軟板４００を装着する」ことはステップＳ４１００とステップ４２００を含むことができる。
ステップＳ４１００：基板２００の第１の側に仮支持層５００を取り付け、基板２００の第１の側は基板２００の第２の側に対向し、且つ第１の配線層２２０は、基板２００の第２の側に位置する。
ステップＳ４２００：仮支持層５００上に、第１のキャビティ２７１の中に位置する第１の部品３００と、第２のキャビティ２７２の中に位置する接続軟板４００とを予め装着する。
図１１を参照し、仮支持層５００を取り付けることにより、第１の部品３００と接続軟板４００を支持し、第１の部品３００と接続軟板４００の位置を規定するための一定の固定作用を提供し、これにより、後に第２の絶縁層２８１を感光型絶縁材料で加工して得る際に、第１の部品３００と接続軟板４００とを適切な位置に正確に固定することができる。ここで、仮支持層５００は、テープや金属板等を用いることができ、貼着や係着等の方式により取り付けることができる。
また、ステップＳ４０００の後、ステップＳ４３００も含む。
ステップＳ４３００：仮支持層５００を除去する。
ここで、加工して第２の絶縁層２８１を得た後、第２の絶縁層２８１は、第１の部品３００と接続軟板４００を基板２００上に固定し、この際、その後の基板２００の第１の側での加工を容易にするために、仮支持層５００を除去してもよい。
ステップＳ５０００：基板２００の第１の側に加工して第２の配線層２８３を得て、第１の金属ポスト２４０と第１の部品３００とが第２の配線層２８３を介してそれぞれ第２の部品６００と電気的な接続関係を確立するように、第２の配線層２８３上に第２の部品６００を装着する。
図１３～図１６を参照し、第１の配線層２２０と、第１の金属ポスト２４０と、第１部品３００と、第２の部品６００とを完全な回路構造に形成することを容易にするために、メッキ加工により、生産データに基づいて、基板２００の第１の側に加工して対応する第２の配線層２８３を得た後、第２の配線層２８３上に第２の部品６００を装着する。
ステップＳ５０００において、「基板２００の第１の側に加工して対応する第２の配線層２８３を得る」ことは、ステップＳ５１００とステップＳ５２００をさらに含むことができる。
ステップＳ５１００：基板２００の第１の側に加工して第２の金属シード層２８２を得る。
ステップＳ５２００：第２の金属シード層２８２上に加工して第２の配線層２８３を得る。
図１３を参照し、基板２００の第１の側に例えばチタンや銅等の金属を金属スパッタリング等の方式によりスパッタリングして第２の金属シード層２８２を得る。図１４を参照し、基板２００の第２の側と基板２００の第１の側の第２の金属シード層２８２上にレジスト材料をフィルム貼り付けやコーティング等の方式により塗布することによって、第５のレジスト層２６３を基板２００の第２の側に形成し、その後、第２の金属シード層２８２上に位置するレジスト材料を生産データに基づいて露光及び現像し、ひいては第２の金属シード層２８２上に第３のパターン２９１を有する第６のフォトレジスト層２９０を形成する。図１５を参照し、第６のフォトレジスト層２９０の第３のパターン２９１に基づいて、メッキ加工により、第２の金属シード層２８２上に加工して第２の配線層２８３を得る。ステップＳ５１００とステップＳ５２００により、加工難度を低減し、より歩留まりの良い第２の配線層２８３を得ることに有利である。
ステップＳ６０００：接続軟板４００により基板２００を折り曲げ、基板２００の第１の側に１８０度より小さい角度を形成させ、基板２００の第１の側に対してパッケージ材によりパッケージ処理してパッケージ層７００を得る。
図１７を参照し、接続軟板４００の折り曲げ性に基づいて、基板２００の第１の側に１８０度より小さい角度を形成するように、基板２００を下方に折り曲げ、本実施例において、基板２００のＸ方向及びＹ方向における寸法をより効果的に縮小するために、この角度を９０度としている。基板２００に対する折り曲げが完了した後、パッケージ材により基板２００の第１の側に対してパッケージ処理し、パッケージ層７００を得る。パッケージ層７００は、基板２００の第１の側の第２の部品６００と、第２の配線層２８３とを保護するとともに、基板２００が接続軟板４００を介して動くことがないように、折り曲げられた基板２００を固定するためのものである。
ステップＳ６０００により、最終的に、Ｘ方向及びＹ方向に効果的に寸法を縮小した埋め込みパッケージ構造が得られ、すなわち、上述した埋め込みパッケージ構造の作製方法により製造された埋め込みパッケージ構造は、パッケージの小型化及び高密度集積化に有利である。
なお、図１７を参照し、Ｘ方向は左右方向に位置し、Ｙ方向はＸ方向及び上下両方向に垂直となる。
以上、本発明の実施例を図面に基づいて詳細に説明したが、本発明は上記実施例に限定されるものではなく、当業者が有する知識の範囲内で、本発明の要旨を逸脱しない前提で各種の変更が可能である。
１００ 支持プレート
１１０ 第１の金属シード層
１２０ 第１の金属層
１３０ 第２の金属層
１４０ エッチングストップ層
２００ 基板
２１０ 第１のフォトレジスト層
２１１ 第１のパターン
２２０ 第１の配線層
２２１ 第１の導通配線
２２２ 第１の犠牲配線
２２３ 第２の犠牲配線
２３０ 第２のフォトレジスト層
２３１ 第２のパターン
２４０ 第１の金属ポスト
２４１ 第１の導通金属ポスト
２４２ 第１の犠牲金属ポスト
２４３ 第２の犠牲金属ポスト
２５０ 第１の絶縁層
２６１ 第３のフォトレジスト層
２６２ 第４のフォトレジスト層
２６３ 第５のフォトレジスト層
２７１ 第１のキャビティ
２７２ 第２のキャビティ
２８１ 第２の絶縁層
２８２ 第２の金属シード層
２８３ 第２の配線層
２９０ 第６のフォトレジスト層
２９１ 第３のパターン
３００ 第１の部品
４００ 接続軟板
５００ 仮支持層
６００ 第２の部品
７００ パッケージ層

Claims (8)

  1. 第１の金属シード層が設けられた支持プレートを提供するステップと、
    前記第１の金属シード層上に加工して、基板を得るステップであって、前記基板は、第１の配線層と第１の金属ポストと第１の絶縁層とを含み、前記第１の配線層と前記第１の金属ポストはいずれも前記第１の絶縁層内に位置し、前記第１の金属ポストは、前記第１の配線層上にも位置するステップと、
    前記支持プレートを除去して前記基板を得て、前記基板上に加工して前記基板を貫通する第１のキャビティと第２のキャビティを得るステップと、
    前記第１のキャビティ内に第１の部品を装着し、前記第２のキャビティ内に接続軟板を装着し、前記第１の部品と前記接続軟板とを固定するように、前記基板の第２の側に感光型絶縁材料で加工して第２の絶縁層を得るステップと、
    前記基板の第１の側に加工して第２の配線層を得て、前記第２の配線層上に第２の部品を装着し、それにより前記第１の金属ポストと前記第１の部品とが前記第２の配線層を介してそれぞれ前記第２の部品と電気的な接続関係を確立するステップと、
    前記接続軟板により前記基板を折り曲げ、前記基板の第１の側に１８０度より小さい角度を形成させ、前記基板の第１の側に対してパッケージ材によりパッケージ処理してパッケージ層を得るステップと、を含む、埋め込みパッケージ構造の作製方法。
  2. 前記第１の金属シード層上に加工して、基板を得る前記ステップは、
    前記第１の金属シード層上に加工して、第１の導通配線と第１の犠牲配線と第２の犠牲配線とを含む第１の配線層を得るステップと、
    前記第１の配線層上に加工して、前記第１の導通配線上に位置する第１の導通金属ポストと前記第１の犠牲配線上に位置する第１の犠牲金属ポストと前記第２の犠牲配線上に位置する第２の犠牲金属ポストとを含む第１の金属ポストを得るステップと、
    前記第１の配線層の間隙と前記第１の金属ポストの間隙との間を絶縁材料で加工して第１の絶縁層を得て、前記基板を得るステップと、を含む、請求項１に記載の埋め込みパッケージ構造の作製方法。
  3. 前記第１の配線層の間隙と前記第１の金属ポストの間隙との間を絶縁材料で加工して第１の絶縁層を得て、前記基板を得る前記ステップは、
    前記第１の金属シード層上に絶縁材料を塗布し、前記絶縁材料が前記第１の金属ポストと前記第１の配線層を覆うようにして、絶縁ベース層を得るステップと、
    前記絶縁ベース層を加工して、前記絶縁ベース層から前記第１の金属ポストの端部を露出させて、前記第１の絶縁層を得て、前記基板を得るステップと、を含む、請求項２に記載の埋め込みパッケージ構造の作製方法。
  4. 前記基板上に加工して前記基板を貫通する第１のキャビティと第２のキャビティを得る前記ステップは、
    前記第１の犠牲配線と前記第１の犠牲金属ポストを除去して、前記基板を貫通する前記第１のキャビティを形成するステップと、
    前記第２の犠牲配線と前記第２の犠牲金属ポストを除去して、前記基板を貫通する前記第２のキャビティを形成するステップと、を含む、請求項２に記載の埋め込みパッケージ構造の作製方法。
  5. 前記支持プレート上に第１の金属層と、第２の金属層と、エッチングストップ層とが順に設けられ、前記第１の金属シード層は前記エッチングストップ層上に位置し、前記支持プレートを除去して前記基板を得る前記ステップは、
    前記第１の金属層を前記第２の金属層から分離し、前記第２の金属層と、前記エッチングストップ層と、前記第１の金属シード層とをエッチングにより順に除去し、前記支持プレートを除去して前記基板を得るステップを含む、請求項１に記載の埋め込みパッケージ構造の作製方法。
  6. 前記第１のキャビティ内に第１の部品を装着し、前記第２のキャビティ内に接続軟板を装着する前記ステップは、
    前記基板の第１の側に仮支持層を取り付け、前記基板の第１の側は前記基板の第２の側に対向し、且つ前記第１の配線層は、前記基板の第２の側に位置するステップと、
    前記仮支持層上に、前記第１のキャビティの中に位置する第１の部品と、第２のキャビティの中に位置する接続軟板とを予め装着するステップと、を含む、請求項１に記載の埋め込みパッケージ構造の作製方法。
  7. 前記基板の第２の側に感光型絶縁材料で加工して第２の絶縁層を得る前記ステップの後に、
    前記仮支持層を除去するステップをさらに含む、請求項６に記載の埋め込みパッケージ構造の作製方法。
  8. 前記基板の第１の側に加工して第２の配線層を得る前記ステップは、
    前記基板の第１の側に加工して第２の金属シード層を得るステップと、
    前記第２の金属シード層上に加工して前記第２の配線層を得るステップと、を含む、請求項１に記載の埋め込みパッケージ構造の作製方法。
JP2022098878A 2021-10-27 2022-06-20 埋め込みパッケージ構造及びその作製方法 Active JP7336570B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111258705.X 2021-10-27
CN202111258705.XA CN114093770A (zh) 2021-10-27 2021-10-27 埋嵌封装结构及其制作方法

Publications (2)

Publication Number Publication Date
JP2023065290A true JP2023065290A (ja) 2023-05-12
JP7336570B2 JP7336570B2 (ja) 2023-08-31

Family

ID=80297931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022098878A Active JP7336570B2 (ja) 2021-10-27 2022-06-20 埋め込みパッケージ構造及びその作製方法

Country Status (5)

Country Link
US (1) US20230125220A1 (ja)
JP (1) JP7336570B2 (ja)
KR (1) KR20230060435A (ja)
CN (1) CN114093770A (ja)
TW (1) TWI812232B (ja)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10235797A1 (de) * 2002-08-05 2004-02-19 Infineon Technologies Ag Halbleiterchipanordnung auf einem Träger
JP2010199216A (ja) * 2009-02-24 2010-09-09 Fujitsu Ltd 部品実装構造及び部品実装方法
JP2011523068A (ja) * 2008-06-13 2011-08-04 エプコス アクチエンゲゼルシャフト 電子要素のシステムサポート及びその製造方法
US8080874B1 (en) * 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
JP2012151390A (ja) * 2011-01-21 2012-08-09 Seiko Epson Corp 基板の接続方法および半導体装置の製造方法
CN102903681A (zh) * 2011-07-29 2013-01-30 英飞凌科技股份有限公司 在功率半导体模块中的衬底的柔性连接
JP2014022516A (ja) * 2012-07-17 2014-02-03 Olympus Corp 半導体装置実装構造体および半導体装置実装構造体の製造方法
JP2015520840A (ja) * 2012-03-21 2015-07-23 メムシック, インコーポレイテッドMemsic, Inc. 折り畳み式基板
US20160049344A1 (en) * 2014-08-15 2016-02-18 International Business Machines Corporation Wafer Level Overmold for Three Dimensional Surfaces
JP2017504977A (ja) * 2014-11-12 2017-02-09 インテル・コーポレーション スモールフォームファクタまたはウェアラブルデバイスのための集積回路パッケージ技術および構成
CN108766954A (zh) * 2018-06-08 2018-11-06 西安微电子技术研究所 一种异质基板集成结构和制备方法
JP2019091789A (ja) * 2017-11-14 2019-06-13 株式会社日立製作所 半導体装置および電子機器
US20200043826A1 (en) * 2016-12-30 2020-02-06 Intel IP Corporation Contoured-on-heat-sink, wrapped printed wiring boards for system-in-package apparatus
US20200112081A1 (en) * 2018-10-04 2020-04-09 Samsung Electro-Mechanics Co., Ltd. Antenna module and electronic device including the same
US20200176386A1 (en) * 2018-12-04 2020-06-04 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
US20200251407A1 (en) * 2019-01-31 2020-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and method of forming same
KR102157942B1 (ko) * 2014-09-26 2020-09-21 인텔 코포레이션 플렉시블 패키징 아키텍처

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9475694B2 (en) * 2013-01-14 2016-10-25 Analog Devices Global Two-axis vertical mount package assembly
US9431335B2 (en) * 2014-10-24 2016-08-30 Dyi-chung Hu Molding compound supported RDL for IC package
CN109659239B (zh) * 2018-11-22 2021-05-18 珠海越亚半导体股份有限公司 一种埋芯流程后置的集成电路封装方法及封装结构

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10235797A1 (de) * 2002-08-05 2004-02-19 Infineon Technologies Ag Halbleiterchipanordnung auf einem Träger
US8080874B1 (en) * 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
JP2011523068A (ja) * 2008-06-13 2011-08-04 エプコス アクチエンゲゼルシャフト 電子要素のシステムサポート及びその製造方法
JP2010199216A (ja) * 2009-02-24 2010-09-09 Fujitsu Ltd 部品実装構造及び部品実装方法
JP2012151390A (ja) * 2011-01-21 2012-08-09 Seiko Epson Corp 基板の接続方法および半導体装置の製造方法
CN102903681A (zh) * 2011-07-29 2013-01-30 英飞凌科技股份有限公司 在功率半导体模块中的衬底的柔性连接
JP2015520840A (ja) * 2012-03-21 2015-07-23 メムシック, インコーポレイテッドMemsic, Inc. 折り畳み式基板
JP2014022516A (ja) * 2012-07-17 2014-02-03 Olympus Corp 半導体装置実装構造体および半導体装置実装構造体の製造方法
US20160049344A1 (en) * 2014-08-15 2016-02-18 International Business Machines Corporation Wafer Level Overmold for Three Dimensional Surfaces
KR102157942B1 (ko) * 2014-09-26 2020-09-21 인텔 코포레이션 플렉시블 패키징 아키텍처
JP2017504977A (ja) * 2014-11-12 2017-02-09 インテル・コーポレーション スモールフォームファクタまたはウェアラブルデバイスのための集積回路パッケージ技術および構成
US20200043826A1 (en) * 2016-12-30 2020-02-06 Intel IP Corporation Contoured-on-heat-sink, wrapped printed wiring boards for system-in-package apparatus
JP2019091789A (ja) * 2017-11-14 2019-06-13 株式会社日立製作所 半導体装置および電子機器
CN108766954A (zh) * 2018-06-08 2018-11-06 西安微电子技术研究所 一种异质基板集成结构和制备方法
US20200112081A1 (en) * 2018-10-04 2020-04-09 Samsung Electro-Mechanics Co., Ltd. Antenna module and electronic device including the same
US20200176386A1 (en) * 2018-12-04 2020-06-04 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
US20200251407A1 (en) * 2019-01-31 2020-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and method of forming same

Also Published As

Publication number Publication date
TW202318564A (zh) 2023-05-01
TWI812232B (zh) 2023-08-11
KR20230060435A (ko) 2023-05-04
CN114093770A (zh) 2022-02-25
US20230125220A1 (en) 2023-04-27
JP7336570B2 (ja) 2023-08-31

Similar Documents

Publication Publication Date Title
TW544823B (en) Semiconductor device, its manufacturing method, and electronic apparatus
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
US20140262460A1 (en) Connection Component with Posts and Pads
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP2001060648A (ja) リードフレーム及びその製造方法並びに半導体装置
JP2002246535A (ja) 半導体集積回路
US8384205B2 (en) Electronic device package and method of manufacture
JP2008537336A (ja) 半導体と電子サブシステムのパッケージングのためのチップキャリア基板とプリント回路基板上の剛性波形パターンの構造
WO2006004672A1 (en) Components with posts and pads
KR20150073864A (ko) 비아없는 기판을 갖는 집적 회로 패키징 시스템 및 그것을 제조하는 방법
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP7201296B2 (ja) 半導体装置およびその製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JP7336570B2 (ja) 埋め込みパッケージ構造及びその作製方法
JP4357278B2 (ja) 集積回路ダイ製作方法
JP3877700B2 (ja) 半導体装置及びその製造方法
JP5238985B2 (ja) 半導体装置の製造方法
CN104409369B (zh) 封装组件制造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2010016395A5 (ja)
CN112930589B (zh) 衬底结构及其制造和封装方法
TW202131472A (zh) 半導體裝置以及其製造方法
KR100209759B1 (ko) 반도체 패키지 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230821

R150 Certificate of patent or registration of utility model

Ref document number: 7336570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150