KR20220128598A - 표면-처리된 구리 호일 - Google Patents

표면-처리된 구리 호일 Download PDF

Info

Publication number
KR20220128598A
KR20220128598A KR1020220113529A KR20220113529A KR20220128598A KR 20220128598 A KR20220128598 A KR 20220128598A KR 1020220113529 A KR1020220113529 A KR 1020220113529A KR 20220113529 A KR20220113529 A KR 20220113529A KR 20220128598 A KR20220128598 A KR 20220128598A
Authority
KR
South Korea
Prior art keywords
copper foil
chromium
treated copper
free surface
barrier layer
Prior art date
Application number
KR1020220113529A
Other languages
English (en)
Other versions
KR102534673B1 (ko
Inventor
휴이-팡 후앙
큐이-센 쳉
주이-창 초우
Original Assignee
장 춘 페트로케미컬 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=71125248&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20220128598(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 장 춘 페트로케미컬 컴퍼니 리미티드 filed Critical 장 춘 페트로케미컬 컴퍼니 리미티드
Publication of KR20220128598A publication Critical patent/KR20220128598A/ko
Application granted granted Critical
Publication of KR102534673B1 publication Critical patent/KR102534673B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/04—Electrophoretic coating characterised by the process with organic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B33/00—Layered products characterised by particular properties or particular surface features, e.g. particular surface coatings; Layered products designed for particular purposes not covered by another single class
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/08—Anti-corrosive paints
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/04—Electroplating: Baths therefor from solutions of chromium
    • C25D3/08—Deposition of black chromium, e.g. hexavalent chromium, CrVI
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/54—Electroplating: Baths therefor from solutions of metals not provided for in groups C25D3/04 - C25D3/50
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/06—Coating on the layer surface on metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/714—Inert, i.e. inert to chemical degradation, corrosion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2222/00—Aspects relating to chemical surface treatment of metallic material by reaction of the surface with a reactive medium
    • C23C2222/20—Use of solutions containing silanes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/04—Electroplating: Baths therefor from solutions of chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/22—Electroplating: Baths therefor from solutions of zinc
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0591—Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

본 개시는 개선된, 부식 및 변색에 저항성인 표면-처리된 구리 호일에 관한 것이다. 보다 구체적으로, 표면-처리된 구리 호일은 크롬을 미포함하며, (a) 구리 호일; 선택적으로, (b) 구리 호일의 일면 또는 양면 상의 장벽층으로서, Ni, Zn, Co, Mn, Sn 또는 이들의 혼합물을 포함하는, 장벽층; 및 (c) 구리 호일의 일면 또는 양면 또는 하나 또는 양쪽의 장벽층(들)에 커플링된 유기층을 포함하고, 유기층의 N, S, 및 Si 원소의 총합은 5 정규화 원소% 초과이다.

Description

표면-처리된 구리 호일 {Surface-Treated Copper Foil}
본 발명은 부식 및 변색에 내성이 있는 개선된 표면처리 동박에 관한 것이다. 표면처리 동박의 제조방법 및 이의 사용방법을 또한 기술한다.
전착 동박은 다양한 제품에서 사용된다. 예를 들어, 이는 인쇄 회로 기판에서 없어서는 안될 부품이다. 양면 광택 동박은 전극 활물질로 코팅되어 리튬 이온 이차 전지의 음극판으로 사용된다. 따라서, 많은 전자 제품은 전착 동박에 적어도 부분적으로 의존한다.
전착 동박을 제조하기 위한 전형적인 디바이스는 금속 캐소드 드럼 및 불용성 치수 안정성 애노드(DSA)를 포함하며, 금속 캐소드 드럼은 회전 가능하며 연마된 표면을 갖는다. 불용성 금속 애노드는 금속 캐소드 드럼의 대략 절반 하부에 배열되어 금속 캐소드 드럼을 둘러싼다. 전착 동박은, 캐소드 드럼과 애노드 사이에 구리 전해액이 흐르게 하고 이들 사이에 직류를 인가하여 캐소드 드럼 상에 구리가 전착되도록 하고 소정의 두께가 얻어지면 전착 동박을 캐소드 드럼으로부터 분리함으로써 디바이스와 함께 연속적으로 제조된다.
전형적인 인쇄 회로 기판은 에폭시 수지 함침 유리 섬유 기판과 같은 기판에 동박을 부착함으로써 제조된다. 동박은 열과 압력을 가함으로써 기판에 결합된다. 결합을 수행할 때, 회로 연결에 사용되지 않는 동박 부분은 예를 들어 산성 또는 알칼리성 에칭 용액과 같은 에칭 용액으로 제거된다.
이러한 인쇄 회로 기판이 올바르게 기능하기 위해서는 동박의 부식 및 변색을 방지해야 한다. 이러한 부식 및 변색의 방지는 현재 크롬 도금 또는 크로메이트 처리를 통해 동박에 크롬계 성분을 적용함으로써 수행된다. 환경에 부정적인 크롬의 영향으로 인해, 인쇄 회로 기판에 사용되는 동박의 부식 및 변색을 방지하기 위한 대안적인 처리 형태가 요망된다.
본 발명은 부식 및 변색에 내성이 있는 개선된 표면처리 동박에 관한 것이다. 상기 동박은 크롬을 함유하지 않는다는 점에서 독특하지만, 특히 회로 기판의 제조에서 동박을 기판에 결합시키는데 필요한 열 및 압력을 가할 때, 열화, 부식 및 변색에 놀라울 정도로 내성이다. 표면처리 동박은, 동박의 한면 또는 양면에 장벽층을 임의로 형성하고 유기층을 동박의 한면 또는 양면에 또는 장벽층(들) 중 하나 또는 둘 다에 커플링시킴으로써 제조된다. 즉, 크롬을 함유하지 않는 표면처리 동박의 구조는 (1) 동박의 한면 또는 양면 위에 배치된 유기층 또는 (2) 동박의 한면 또는 양면 위에 배치된 장벽층 및 장벽층 중 하나 또는 둘 다 위에 배치된 유기층을 포함한다.
본 발명의 표면처리 동박은 크롬을 함유하지 않고, 전형적으로 (a) 동박; 임의로 (b) 동박의 한면 또는 양면 위의 장벽층으로서, Ni, Zn, Co, Mo, Sn 또는 이들의 혼합물을 포함하는 장벽층; 및 (c) 동박의 한면 또는 양면에 또는 장벽층(들)의 하나 또는 둘 다에 커플링된 유기층으로서, 상기 유기층의 N, S 및 Si 원소의 총합이 5 초과의 정규화된 원자%(normalized atomic%)이고, 정규화된 원자%는 분모로서 분석된 C, O, N, S, Si 원자%의 합과 분자로서 분석된 N, S, Si 원자%를 사용한 계산값인, 유기층을 포함한다. 임의로, 노듈이 동박의 한면 또는 양면에 형성될 수 있다. 일부 경우, 노듈은 적어도 동박의 적층면 위에는 존재하지 않으며, 침착면 표면 조도(Rz)는 0.5 내지 2.5 ㎛이다.
동박은 전형적으로 약 1 내지 약 50㎛의 두께를 갖는 전착 동박이다.
장벽층은 전형적으로 Ni, Zn, Co, Mo, Sn 또는 이들의 혼합물을 포함하고, 예를 들면, 장벽층은 Zn 및 Ni의 혼합물을 포함할 수 있다(또한 Co를 함유하지 않거나 본질적으로 함유하지 않는다. 또한, Ni에 대한 Zn의 중량비(Zn/Ni)는 약 0.6 이상일 수 있다.
유기층은 전형적으로 장벽층(들)에 결합하도록 구성된 하나 이상의 결합기(binding group)를 갖는 열적으로 안정한 염기를 포함하는 하나 이상의 유기 분자 및/또는 수지에 부착되도록 구성된 하나 이상의 부착기(attachment group)를 포함하는 유기 분자를 포함한다. 일부 경우, 유기층은 40 초과의 정규화된 원자%의 원소상 산소를 포함하지 않는다.
본 발명은 또한 표면처리 동박을 포함하는 회로 기판, 예를 들어 수지성 기판 및 표면처리 동박을 포함하는 인쇄 회로 기판에 관한 것이다. 회로 기판은 전자 디바이스에서 사용된다. 따라서, 본 발명은 또한 회로 기판을 포함하는 전자 디바이스에 관한 것이다.
마지막으로, 본 발명은 표면처리 동박의 제조방법에 관한 것이다. 예를 들어, 표면처리 동박은 (a) 전기화학적 반응을 수행하여 동박을 제조하는 단계; 임의로 (b) Ni, Zn, Co, Mo, Sn 또는 이들의 혼합물을 포함하는 장벽층을 동박의 한면 또는 양면에 전기도금하는 단계; 및 (c) 동박의 한면 또는 양면에 또는 장벽층(들) 중 하나 또는 둘 다에 유기층을 적용하는 단계에 의해 제조될 수 있다. 일부 경우에서, 상기 방법은 또한 (d) 표면처리 동박을 유기층의 적용 후 약 50 ℃ 내지 약 150 ℃의 온도에서 건조시키는 단계를 포함할 수 있다.
본 기술의 구현은 단지 예로서 첨부된 도면을 참조하여 이제 설명될 것이다.
도 1은 본 발명에 따른 표면처리 동박의 제조방법을 도시하는 다이어그램이고,
도 2는 본 발명의 표면처리 동박의 단면이다.
다양한 양태들이 도면에 도시된 배열 및 수단에 제한되지 않음을 이해해야 한다.
본 발명은 (a) 동박; 및 (c) 상기 동박 위에 배치된 유기층으로서, 유기층의 N, S 및 Si 원소의 총합이 5 초과의 정규화된 원자%인, 유기층을 포함하는 크롬-비함유 표면처리 동박(chromium-free surface-treated copper foil)에 관한 것이다. 크롬-비함유 표면처리 동박은 (a) 동박과 (c) 유기층 사이에 (b) 장벽층을 추가로 포함하며, 장벽층은 Ni, Zn, Co, Mo, Sn 또는 이들의 혼합물을 포함한다. 크롬-비함유 표면처리 동박은 제2 장벽층 및 제2 유기층을 추가로 포함할 수 있으며. 장벽층들은 동박의 양면 위에 배치되고, 유기층들은 장벽층 및 제2 장벽층 위에 배치된다. 일부 경우에서, 장벽층 및 제2 장벽층은 각각 동박의 양면 위에 배치되고, 유기층 및 제2 유기층은 각각 제2 장벽층 및 장벽층 위에 배치된다. 일부 경우에서, 유기층 및 제2 유기층은 각각 동박의 양면 위에 배치된다. 추가로, 크롬-비함유 표면처리 동박은 임의로 동박의 한면 또는 양면 위에 노듈을 포함한다.
크롬 비함유 표면처리 동박의 동박 부분의 두께는 전형적으로 약 1 내지 약 50 ㎛이다. 일부 경우에서, 상기 두께는 약 1 내지 약 25 ㎛, 약 1 내지 약 15 ㎛, 약 4 내지 약 50 ㎛, 약 4 내지 약 25 ㎛, 약 4 내지 약 20 ㎛, 약 4 내지 약 15 ㎛, 약 6 내지 약 50 ㎛, 약 6 내지 약 25 ㎛, 약 6 내지 약 20 ㎛, 또는 약 8 내지 약 16 ㎛일 수 있다. 동박층은 약 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 또는 30 ㎛의 두께를 가질 수 있다.
장벽층(들)의 두께는 전형적으로 약 0.2㎛ 내지 약 100 ㎛이다. 일부 경우에서, 상기 두께는 약 0.2㎛ 내지 약 50 ㎛, 약 0.2㎛ 내지 약 25 ㎛, 약 5 내지 약 100 ㎛, 약 5 내지 약 50 ㎛, 약 5 내지 약 25 ㎛, 약 10 ㎛ 내지 약 100 ㎛, 약 10 내지 약 50 ㎛, 또는 약 10 내지 약 25 ㎛이다.
이미 언급한 바와 같이, 유기층의 N, S 및 Si 원소의 총 합은 적어도 5의 정규화된 원자%이다. 일부 경우, 유기층의 N, S 및 Si 원소의 총 합은 5 초과의 정규화된 원자% 또는 적어도 5.1의 정규화된 원자%, 또는 적어도 5.2의 정규화된 원자%일 수 있다. 유기층의 N, S 및 Si 원소의 총 합의 최대량은 변할 수 있지만, 전형적으로 약 35의 정규화된 원자%, 30의 정규화된 원자%, 25의 정규화된 원자%, 20의 정규화된 원자%, 15의 정규화된 원자% 또는 12의 정규화된 원자%보다 눈에 띄게 높지 않다. 따라서, 일부 경우, N, S 및 Si 원소의 총 합은 약 5의 정규화된 원자% 내지 약 35의 정규화된 원자%, 약 5의 정규화된 원자% 내지 약 32.8의 정규화된 원자%, 약 5의 정규화된 원자% 내지 약 20의 정규화된 원자%, 약 5의 정규화된 원자% 내지 약 15의 정규화된 원자%, 또는 약 5의 정규화된 원자% 내지 약 12의 정규화된 원자%이다.
일부 경우, 유기층의 C 원소는 약 35의 정규화된 원자% 내지 약 60의 정규화된 원자%, 약 36.1의 정규화된 원자% 내지 약 59.8의 정규화된 원자%, 약 40의 정규화된 원자% 내지 약 59.8의 정규화된 원자%, 약 43.9의 정규화된 원자% 내지 약 59.8의 정규화된 원자%, 약 36.1 내지 약 51.4의 정규화된 원자%, 약 40의 정규화된 원자% 내지 약 51.4의 정규화된 원자%, 약 43.9의 정규화된 원자% 내지 약 51.4의 정규화된 원자%이다. 일부 경우, 유기층의 O 원소는 약 25의 정규화된 원자% 내지 약 50의 정규화된 원자%, 약 27 내지 약 48.7의 정규화된 원자%, 약 30의 정규화된 원자% 내지 약 48의 정규화된 원자%이다.
본 발명의 표면처리 동박의 유기층이 Si 원소를 갖는 경우, O 원소에 대한 Si 원소의 비율을 11% 내지 30%로 조절하면 표면처리 동박의 정상 상태(흡습 전)에서 박리 강도가 추가로 개선되는 한편 우수한 열화율(deterioration rate)이 유지될 수 있음을 발견하였다. 일부 경우, O 원소에 대한 Si 원소의 비율은 12% 내지 27%이다. 일부 경우, O 원소에 대한 Si 원소의 비율은 13% 내지 27%이다.
유기층은 하나 이상의 유기 분자를 포함하며, 이는 전형적으로 장벽층(들) 또는 동박을 결합하도록 구성된 하나 이상의 결합기 및/또는 수지에 부착되도록 구성된 하나 이상의 부착기를 갖는 열적으로 안정한 염기를 포함한다. 결합기는 메톡시 그룹, 에톡시 그룹, 디알콕시 그룹, 트리알콕시 그룹, 알코올, 에테르, 에스테르, 아세틸렌 벤젠, 알릴 페닐 그룹, 아민, 인스티게이트 피라졸, 피라진, 이소니코티네이트 아미드, 이미다졸, 비피리딘, 및 비피리딘의 치환된 유도체, 테르피리딘 및 이의 치환된 유도체, 니트릴, 이소니트릴, 페난트롤린 부류, 치환된 오르토-페난트롤린 유도체 등, 공급된 산소, 황, 인, 질소 리간드, 머캅토 그룹 및 이들의 조합을 포함한다. 부착기는 비닐 그룹, 에폭시 그룹, 아미노 그룹, 메타크릴옥시 그룹, 머캅토 그룹, 티올 그룹, 아민, 알코올, 에테르, 아세틸렌 벤젠, 알릴 페닐 그룹 및 포스포네이트를 포함한다.
유기층 형성에 사용될 수 있는 유기 분자의 비제한적인 예로는 포르피린 그룹, 실란 그룹, 벤조트리아졸, 트리아진 트리티올 및 이들의 조합이 포함된다.
포르피린 그룹은 포르피린, 포르피린성 거대고리(porphyrinic macrocycle), 팽창된 포르피린(expanded porphyrin), 수축된 포르피린(contracted porphyrin), 선형 포르피린 중합체, 포르피린 샌드위치 배위 착물, 포르피린 어레이, (5,10,15,20-테트라키스(4-아미노페닐)-포르피린-Zn(II)) 및 이들의 조합으로 구성된다.
실란 그룹은 테트라오가노-실란, 아미노에틸-아미노프로필-트리메톡시실란, (3-아미노프로필)트리메톡시실란, (1-[3-(트리메톡시실릴)프로필]우레아), (3-아미노프로필)트리에톡시실란, (3-클로로프로필)트리메톡시실란, (3-글리시딜옥시 프로필)트리메톡시실란, 디메틸디클로로실란, 3-(트리메톡시실릴)프로필 메타크릴레이트, 에틸트리아세톡시실란, 트리에톡시(이소부틸)실란, 트리에톡시(옥틸)실란, 트리스(2-메톡시에톡시)(비닐)실란, 클로로트리메틸실란, 메틸트리클로로실란, 사염화규소, 테트라에톡시실란, 페닐트리메톡시실란, 클로로트리에톡시실란, 에틸렌-트리메톡시실란, 1,2,3-벤조트리아졸, 탄소수 1 내지 20의 알콕시실란, 탄소수 1 내지 20의 비닐알콕시실란, (메트)아크릴 실란, 트리아진 트리티올 및 이들의 조합으로부터 선택된다.
일부 경우, 하나 이상의 유기 그룹은 1,2,3-벤조트리아졸, 탄소수 1 내지 20의 알콕시실란, 탄소수 1 내지 20의 비닐알콕시실란, (메트)아크릴 실란, 트리아진 트리티올(1,3,5-트리아진-2,4,6-트리티올 트리나트륨 염 용액) 및 이들의 혼합물로 구성된 그룹으로부터 선택된다. 또한, 유기층은 탄소수 1 내지 20의 알콕시실란, 예를 들면, CH3Si(OCH3)3을 포함하는 하나 이상의 유기 분자로부터 형성될 수 있다. 유기층은 임의로 산소를 포함할 수 있다. 그러나, 일부 경우, 원소상 산소의 양은, 유기층의 총 중량을 기준으로 하여, 약 40 이하의 정규화된 원자%이다.
이미 언급한 바와 같이, 동박의 한면 또는 양면 상의 장벽층(들)은, 존재하는 경우, 전형적으로 Ni, Zn, Co, Mo, Sn 또는 이들의 혼합물로 구성된다. 장벽층은 또한 Zn 및/또는 Ni만을 포함하거나 Zn과 Ni의 혼합물을 포함할 수 있다. 장벽층의 Ni, Zn, Co, Mo, Sn의 총량은 변할 수 있다. 예를 들어, 각각의 개별 원소는, 존재하는 경우, 약 10 내지 약 3000 μg/dm2, 약 10 내지 약 2500 μg/dm2, 약 10 내지 약 2000 μg/dm2, 또는 약 10 내지 약 1500 μg/dm2의 양일 수 있다. 명확히 하기 위해, 각각의 개별 원소는 개별적으로 또는 하나 이상의 다른 개별 원소와 조합하여 이러한 양으로 존재할 수 있다.
장벽층이 Zn 및 Ni만을(또는 본질적으로 Zn 및 Ni만을) 포함하는 경우, Zn의 총량은 약 50 내지 약 3000 μg/dm2, 약 50 내지 약 1500 μg/dm2, 약 50 내지 약 1000 μg/dm2, 약 50 내지 약 500 μg/dm2, 약 50 내지 약 250 μg/dm2, 약 75 내지 약 150 μg/dm2, 또는 약 100 내지 150 μg/dm2일 수 있다. 추가로, Zn 및 Ni만을(또는 본질적으로 Zn 및 Ni만을) 포함하는 장벽층에서 Zn의 총량은 약 250 내지 약 3000 μg/dm2, 약 500 내지 약 3000 μg/dm2, 약 1000 내지 약 3000 μg/dm2, 약 1000 내지 약 2500 μg/dm2, 약 1000 내지 약 2000 μg/dm2, 약 1000 내지 약 1500 μg/dm2, 약 1100 내지 약 1600 μg/dm2, 또는 약 1200 내지 약 1500 μg/dm2의 양일 수 있다. Zn 및 Ni만을 포함하는 장벽층에서 Ni의 총량은 예를 들어 약 10 내지 약 1000 μg/dm2, 약 10 내지 약 800 μg/dm2, 약 10 내지 약 750 μg/dm2, 약 10 내지 약 500 μg/dm2, 약 10 내지 약 250, 약 50 내지 약 1000 μg/dm2, 약 50 내지 약 750 μg/dm2, 약 50 내지 약 500 μg/dm2, 약 50 내지 약 250 μg/dm2, 약 75 내지 약 200 μg/dm2, 또는 약 90 내지 약 130 μg/dm2일 수 있다.
장벽층에서 Ni에 대한 Zn의 비(Zn/Ni)는 다양할 수 있지만 경우에 따라 약 0.8 내지 약 8의 중량비이다. 이러한 비는 장벽층이 Co 또는 기타 재료를 추가로 포함하는 경우에도 적용될 수 있다. 일부 경우에는 Ni에 대한 Zn의 비가 약 0.6 이상이다.
일부 경우, 크롬-비함유 표면처리 동박은 노듈을 갖지 않는다. 따라서, (노듈을 갖지 않는) 표면처리된 침착면은 표면 조도(Rz)가 약 0.5 내지 약 2.5 ㎛일 수 있다. 상기 표면 조도는 또한 약 0.8 내지 약 2.0 ㎛, 약 0.8 내지 약 1.8 ㎛, 또는 약 0.8 내지 약 1.6 ㎛일 수 있다. 추가로, 표면 조도는 약 1.0 내지 약 2.5 ㎛, 약 1.2 내지 약 2.5 ㎛, 약 1.5 내지 약 2.5 ㎛, 또는 약 1 내지 약 2 ㎛일 수 있다.
앞서 언급한 바와 같이, 표면처리 동박은 크롬을 함유하지 않거나 본질적으로 크롬을 함유하지 않는다. 더욱이, 일부 경우, 표면처리 동박은 구리 산화물 층을 포함하지 않는다. 예를 들면, 크롬을 함유하지 않거나 본질적으로 크롬을 함유하지 않고 구리 산화물을 함유하지 않거나 본질적으로 구리 산화물을 함유하지 않는 표면처리 동박이다. 일부 경우, 표면처리 동박이 크롬을 함유하지 않거나 본질적으로 크롬을 함유하지 않는다면, 표면처리 동박은 구리 산화물 층을 포함할 수 있다.
본 발명은 상기 논의된 표면처리 동박의 제조방법에 관한 것이다. 이러한 방법은 전형적으로 (a) 전기화학적 반응을 수행하여 동박을 제조하는 단계; 임의로 (b) Ni, Zn, Co, Mo, Sn 또는 이들의 혼합물을 포함하는 장벽층을 동박의 한면 또는 양면에 전기도금하는 단계; 및 (c) 동박의 한면 또는 양면에 또는 장벽층(들) 중 하나 또는 둘 다에 유기층을 적용하는 단계를 포함한다. 상기 방법은 임의로 (d) 표면처리 동박을 유기층의 적용 후 50 ℃ 내지 150 ℃의 온도에서 건조시키는 단계를 추가로 포함할 수 있다.
본 발명의 표면처리 동박은 인쇄 회로 기판과 함께 사용하기에 특히 적합하다. 이는 특히 수지성 기판을 갖는 것들을 포함하는 회로 기판의 제조시 표면처리 동박을 기판에 결합하는 데 필요한 열과 압력을 가할 때 열화, 부식 및 변색에 대해 놀라운 내성이 있기 때문이다. 따라서, 본 발명은 본 명세서에 기술된 표면처리 동박을 포함하는 인쇄 회로 기판에 관한 것이다. 이는 또한 인쇄 회로 기판의 제조방법에 관한 것이다. 이러한 방법은 본 발명에 따른 표면처리 동박을 수득하는 단계 및 이를 수지성 기판과 같은 기판과 결합하여 회로 기판을 형성하는 단계를 포함한다. 표면처리 동박을 기판에 부착하기 위해 종종 열 및/또는 압력이 사용된다.
열 또는 압력이 가해진 본 발명의 크롬-비함유 표면처리 동박은 열화를 방지할 수 있다. 정상 상태 동안의 박리 강도 시험 뿐만 아니라 흡습 후의 박리 강도 시험을 통해 열화율을 계산하였다. 열화율은 30% 미만, 20% 미만, 15% 미만, 10% 미만, 5% 미만 또는 심지어 0%이다. 표면처리 동박의 정상 상태 박리 강도 및 흡습 후 박리 강도의 열화는 열화 및 산화에 대한 내성을 나타낸다. 회로 기판은 전자 디바이스에 통합될 수 있으며, 따라서 본 발명은 본 발명의 표면처리 동박을 포함하는 본원에 기술된 회로 기판을 포함하는 전자 디바이스에 관한 것이다. 예를 들어, 회로 기판은 전동 공구, 자동차, 전기 자동차를 포함한 전기 차량, 휴대폰, 기타 휴대용 전자 디바이스, 태블릿, 가전 제품, 전자 장난감, 실험실 장비, 컴퓨터 등과 같은 전자 디바이스에 사용될 수 있다.
도 1은 본 발명에 따른 크롬-비함유 표면처리 동박의 제조방법을 나타내는 다이어그램이다. 방법의 초기 단계는 전착 동박을 생성하는 데 사용되는 전착 단계이다. 이 초기 단계에서 구리 와이어는 하기 논의되는 바와 같이 드럼(5)을 통해 후속 롤러로 공급되는 동박(4)을 생성하기 위해 욕(예를 들어 전해조)(3) 내부의 용액(2)에 용해된다. 도 1에서 알 수 있는 바와 같이. 드럼(5)은 욕(3) 내부의 용액(2)에 부분적으로 침지된다.
이후, 크롬-비함유 표면처리 동박을 제조하는 방법은 일련의 롤러(6)를 통해 동박(4)을 공급하는 단계를 포함한다. 동박이 일련의 롤러(6)를 통해 이동함에 따라, 동박(4)은 예를 들어, 노듈 처리(7), 장벽 처리(부식 방지 처리)(8) 및 유기 처리(9)를 포함하는 일련의 표면 처리(이하 총괄하여 처리 공정(10)이라고 함) 중의 하나 이상을 겪는다. 이하, 동박(4)이 처리 공정(10)의 다양한 예를 각각 거치는 다양한 예를 기술할 것이다. 상기 방법의 각 실시예에 대한 조건 및 상응하는 결과를 표 1 및 2에 나타내었다.
특정 유기 처리 공정(9)이 완료되면, 동박(4)을 바람(11)으로 건조시킨다. 마지막으로, 표면처리 동박(12)을 롤러(13)를 사용하여 롤링한 다음 선적(및 인쇄 회로 기판의 제조)를 위해 포장한다.
전술한 바와 같이, 표면처리 동박(12)은 인쇄 회로 기판을 제조하는데 특히 유용하다. 이러한 인쇄 회로 기판은 여러 산업 분야에서 다양한 용도로 사용되며 컴퓨터, 모바일 디바이스, 가전 제품, 산업 기계 등에 사용되는 회로를 구축하는 데 광범위하게 사용된다. 이러한 인쇄 회로 기판은 표면처리 동박(12)을 에폭시 수지 함침 유리 섬유 기판과 같은 기판과 함께 결합시킴으로써 제조된다. 한 예에서, 결합은 당업계에 공지된 바와 같이 열 및 압력을 가함으로써 수행된다. 본 발명의 개념은 임의의 공지된 방법을 사용하여 표면처리 동박(12)을 임의의 적절한 기판에 커플링하는 데 적용하기 위한 것이므로, 상술한 바와 같이 열 및 압력을 사용하여 표면 처리된 동박(12)을 에폭시-수지 함침된 유리 섬유에 결합시키는 것에 제한되지 않는다. 표면처리 동박(12)의 에폭시 수지-함침된 유리 섬유에 대한 결합이 완료되면, 산성 또는 알칼리성 에칭 용액을 포함하지만 이에 제한되지 않는 에칭 용액을 사용하여, 비-전도성이거나 하부 인쇄 회로 기판을 사용하여 회로를 만드는 데 필요하지 않은 동박(4) 부분을 제거(배제)한다.
도 2는 본 발명에 따라 제조된 표면처리 동박(12)의 단면 구조를 도시한다. 도 2에 도시된 바와 같이. 표면처리 동박(12)의 단면도(20)는 동박(4)(침착면을 가짐)을 포함한다. 동박(4)의 상부면(침착면)에는 동박(4) 위에 구리 노듈(22)이 존재한다. 노듈은 도 2에서 침착면 위에 도시되어 있지만, 동박의 침착면 또는 드럼면에 노듈이 필요하지 않다는 점에 유의하는 것이 중요하다. 그럼에도 불구하고, 노듈은 동박의 침착면과 드럼면 중 하나 또는 모두에 포함될 수 있다.
임의로 노듈(22)을 형성한 후, 장벽층(24)이 동박의 한면 또는 양면에 적용된다. 도 2는 동박(4)의 침착면의 노듈 상에 장벽층(24)을 포함하고 또한 동박(4)의 드럼면 상에 제2 장벽층(30)을 포함한다. 장벽층(24, 30)은 부식방지 특성을 제공하는데 유용하므로 부식방지층으로 지칭될 수 있다. 장벽층(또는 부식방지층)의 형성은 장벽 처리(부식방지 처리)(8)로서 도 1에 도시되어 있다. 일부 경우 장벽층(24, 30)은 니켈(Ni), 아연(Zn), 코발트(Co), 몰리브덴(Mo) 및 주석(Sn)으로 구성된 그룹으로부터 선택된 단일 금속으로 구성된다. 그러나, 일부 경우에서, 장벽층(24, 30)은 Ni, Zn, Co, Mo 및/또는 Sn의 조합인 합금이다. 금속이 크롬이 아닌 한, 합금을 형성하기 위해 다른 금속도 임의로 포함될 수 있다. 장벽층이 노듈면의 한면 또는 양면에 존재할 필요는 없다는 점에 유의하는 것이 중요하다. 일부 경우, 동박의 침착면 또는 드럼면에 장벽층이 필요하지 않다. 또한, 장벽층(24)과 장벽층(30)은 동일할 필요가 없다는 점에 유의한다.
도 2는 장벽층(24)에 적용된 유기층(26) 및 장벽층(30)에 적용된 제2 유기층(28)을 도시한다. 도 1은 유기 처리(9)에서 유기층의 형성을 예시한다. 도 2가 두 장벽층(24 및 30) 상에 유기층을 포함함에도 불구하고, 유기층은 두 장벽층 상에 존재할 필요가 없다는 점에 유의하는 것이 중요하다. 유기층(들)(26, 28)은 동일하거나 상이할 수 있다.
이하, 동박(4)이 처리 공정(10)의 다양한 조합을 거치는 다양한 실시예가 기술될 것이다. 이하 제공된 표 1은 표면처리 동박(12)을 얻기 위해 동박(4)에 적용된 처리 공정(10)의 특정 조합을 나열한다. 장벽(부식 방지) 처리를 적용하는 것과 관련하여 각 실시예는 장벽층으로 적용된 Ni, Zn, Co, Mo 및 Sn 원소의 다른 조합을 갖는다. 각 원소(또는 원소의 조합)의 구체적인 적용은 후술된다:
(a) Zn 도금욕: 5-15 g/l의 황산아연(ZnSO4·7H2O) 및 0.1-0.4 g/l의 암모늄 바나데이트를 함유하는 황산아연 전해질을 20℃의 액체 온도 및 0.5 A/dm2의 전류 밀도에서 준비한다;
(b) Ni 도금욕: 170-200 g/l의 황산니켈(NiSO4·6H2O) 및 20-40 g/l의 붕산을 함유하는 황산니켈 전해질을 20℃ 및 0.5 A/dm2의 전류 밀도에서 준비한다;
(c) Ni-Co 도금욕: 2-50 g/l의 황산니켈(NiSO4·6H2O), 2-50 g/l의 황산코발트(CoSO4·7H2O) 및 50-150 g/l의 시트르산삼나트륨 2수화물[HOC(COONa)(CH2COONa)2 · 2H2O]을 함유하는 전해질을 20℃ 및 0.5 A/dm2의 전류 밀도에서 준비한다;
(d) Ni-Mo 도금욕: 25-250 g/l의 황산니켈(NiSO4·6H2O), 1-80 g/l의 몰리브덴산나트륨 2수화물(Na2MoO4·2H2O) 및 50-150 g/l의 시트르산삼나트륨 2수화물[HOC(COONa)(CH2COONa)2 · 2H2O]을 함유하는 전해질을 20℃ 및 0.5 A/dm2의 전류 밀도에서 준비한다;
(e) Sn 도금욕: 1-10 g/l의 주석산나트륨(Na2SnO3·3H2O), 5-10 g/l의 수산화나트륨을 함유하는 주석산염 전해질을 20℃ 및 0.5 A/dm2의 전류 밀도에서 준비한다;
(f) Cr 도금욕: 1-2 g/l의 삼산화크롬(CrO3) 및 20 g/l의 수산화나트륨을 함유하는 크롬산 전해질을 20℃의 액체 온도 및 1.0 A/dm2의 전류 밀도에서 준비한다.
실시예 1
구리 와이어를 50 중량% 황산 수용액에 용해시켜 320 g/l의 황산구리(CuSO4·5H2O) 및 100 g/l의 황산을 함유하는 황산구리 전해질을 제조하였다. 상기 용액에서 황산구리 전해질 1리터에 0.24 mg의 하이드록시에틸 셀룰로스(LC-400; DAICEL Company), 0.08 mg의 젤라틴(2CP: Koei Chemical Co., Ltd.) 및 25 mg의 클로라이드 이온을 가하였다. 이어서, 두께가 18 ㎛인 동박을 50℃의 액체 온도 및 34 A/dm2의 전류 밀도에서 제조하였다.
이후, 동박의 침착된 표면에 노듈 처리를 하였다. 200 g/l의 황산구리(CuSO4·5H2O) 및 100 g/l의 황산을 함유하는 황산구리 전해질을 제조하였다. 이어서, 두께가 18 ㎛인 동박을 25℃의 액체 온도 및 30 A/dm2의 전류 밀도에서 상기 용액으로 처리하였다.
노듈 처리 후, 동박의 침착면 위에 형성된 노듈에 장벽층을 전착에 의해 적용하였다. 상기 적용된 장벽층은 상기 기술된 (b) Ni 도금욕에 이어서 (a) Zn 도금욕을 기재로 한다.
장벽층의 적용 후, 유기층을 적용하였다. 구체적으로는, 0.25% 3-글리시독시프로필 트리메톡시실란(KBM 403; Shin-Etsu Chemical Co.)을 10초 동안 적용하였다. 이어서, 표면처리 동박을 50 ℃ 내지 150 ℃의 온도로 건조시켰다.
실시예 2
동박을 제조하고 실시예 1에 기술된 바와 같이 노듈 및 장벽층으로 처리하였다. 그러나, 이 경우, 트리아진 트리티올을 유기 처리제로서 사용하였다. 구체적으로, 0.25%의 트리아진 트리티올(1,3,5-트리아진-2,4,6-트리티올 트리나트륨염 용액, Sigma-Aldrich)을 10초 동안 적용하였다.
실시예 3
동박을 제조하고 실시예 1에 기술된 바와 같이 노듈 및 장벽층으로 처리하였다. 그러나, 이 경우, 포르피린을 유기 처리제로서 사용하였다. 구체적으로, 0.3%의 포르피린(5,10,15,20-테트라키스(4-아미노페닐)-포르피린-Zn(II))을 10초 동안 적용하였다.
실시예 4
동박을 제조하고 실시예 1에 기술된 바와 같이 노듈 및 장벽층으로 처리하였다. 그러나, 이 경우, 아미노프로필트리에톡시 실란(KBE 903)을 유기 처리제로서 사용하였다. 구체적으로, 0.25%의 3-아미노프로필트리에톡시 실란(KBE 903)을 10초 동안 적용하였다.
실시예 5
동박을 제조하고 실시예 1에 기술된 바와 같이 노듈 및 장벽층으로 처리하였다. 유기층을 위해서는, 0.3%의 포르피린(5,10,15,20-테트라키스(4-아미노페닐)-포르피린-Zn(II)) 및 0.2%의 아미노프로필트리에톡시 실란(KBE 903)의 조합을 10초 동안 적용하였다.
실시예 6
동박을 제조하고 실시예 1에 기술된 바와 같이 처리하였다. 그러나, 상기 기술된, (b) Ni 도금욕을 장벽층으로 적용하였다. 유기층을 위해서는, 0.25% 글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
실시예 7
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 그러나, 상기 기술된, (a) Zn 도금욕을 장벽층으로 적용하였다. 유기층을 위해서는, 0.25% 글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
실시예 8
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 그러나, 상기 기술된, (c) Ni-Co 도금욕을 장벽층으로 적용하였다. 유기층을 위해서는, 0.25% 글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
실시예 9
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 그러나, 상기 기술된, (d) Ni-Mo 도금욕을 장벽층으로 적용하였다. 유기층을 위해서는, 0.25% 글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
실시예 10
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 그러나, 상기 기술된, (e) Sn 도금욕을 장벽층으로 적용하였다. 유기층을 위해서는, 0.25% 글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
실시예 11
동박을 실시예 1에 기술된 바와 같이 제조하였지만, 동박에 노듈 처리를 하지 않았다(노듈이 동박에 가해지지 않았다). 이 경우, Ni, Zn 장벽층은 동박의 침착면 상에 전착에 의해 적용되었다(상기 기술된 Ni 도금욕(b)에 이어서 Zn 도금욕(a)). 장벽층의 적용 후, 유기층을 위해서는, 0.3%의 아미노프로필트리에톡시 실란(KBE 903)을 10초 동안 적용하였다.
실시예 12
동박을 실시예 1에 기술된 바와 같이 제조하였지만, 동박에 노듈 처리를 하지 않았다(노듈이 동박에 가해지지 않았다). 또한, 이 경우, 장벽층은 적용되지 않았다. 유기층을 위해서는, 0.3%의 포르피린(5,10,15,20-테트라키스(4-아미노페닐)-포르피린-Zn(II))을 10초 동안 적용하였다.
실시예 13
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 이 경우 장벽층은 적용되지 않았다. 유기층을 위해서는, 0.3%의 포르피린(5,10,15,20-테트라키스(4-아미노페닐)-포르피린-Zn(II))을 10초 동안 적용하였다.
실시예 14
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈 및 장벽층으로 처리하였다. 유기층을 위해서는, 0.3%의 포르피린(5,10,15,20-테트라키스(4-아미노페닐)-포르피린-Zn(II)) 및 0.2%의 KBE 903의 조합을 30초 동안 적용하였다.
비교실시예 1
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 그러나, 장벽층들을 Ni, Zn 및 Cr의 조합으로 형성하였다. 10 g/l의 황산아연(ZnSO4·7H2O) 및 100 g/l의 암모늄 바나데이트를 함유하는 황산아연 전해질, 180 g/l의 황산니켈(NiSO4·6H2O) 및 30 g/l의 붕산을 함유하는 황산니켈 전해질, 및 5 g/l의 삼산화크롬(CrO3) 및 20 g/l의 수산화나트륨을 함유하는 크롬산 전해질을 제조하였다. 장벽층을 위해서는, 상기 기술된, Ni 도금욕(b)에 이어서 Zn 도금욕(a), 이후 공정(f)를 20℃의 액체 온도에서 1.0 A/dm2의 전류 밀도를 사용하여 적용하였다.
유기층은 첨가하지 않았다.
비교실시예 2
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Ni 도금욕(b)에 이어서 Zn 도금욕(a)을 적용하였다. 유기층은 첨가하지 않았다.
비교실시예 3
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Ni 도금욕(b)에 이어서 Zn 도금욕(a)을 적용하였다. 그러나, 이 경우, 유기층을 위해서는, 0.01%의 3-글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
비교실시예 4
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Ni 도금욕(b)에 이어서 Zn 도금욕(a)을 적용하였다. 그러나, 이 경우, 유기층을 위해서는, 0.01%의 트리아진 트리티올을 10초 동안 적용하였다.
비교실시예 5
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Ni 도금욕(b)에 이어서 Zn 도금욕(a)을 적용하였다. 그러나, 이 경우, 유기층을 위해서는, 0.05%의 포르피린을 10초 동안 적용하였다.
비교실시예 6
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Ni 도금욕(b)에 이어서 Zn 도금욕(a)을 적용하였다. 그러나, 이 경우, 유기층을 위해서는, 0.01%의 3-아미노프로필트리에톡시 실란(KBE 903; Shin-Etsu Chemical Co.)을 10초 동안 적용하였다.
비교실시예 7
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Ni 도금욕(b)에 이어서 Zn 도금욕(a)을 적용하였다. 유기층을 위해서는, 0.03% 포르피린 및 0.02% 3-아미노프로필트리에톡시 실란(KBE 903)의 조합을 10초 동안 적용하였다.
비교실시예 8
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Ni 도금욕(b)을 적용하였다. 유기층을 위해서는, 0.01%의 3-글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
비교실시예 9
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Zn 도금욕(a)을 적용하였다. 유기층을 위해서는, 0.01%의 3-글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
비교실시예 10
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Ni-Co 도금욕(c)을 적용하였다. 유기층을 위해서는, 0.01%의 3-글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
비교실시예 11
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Ni-Mo 도금욕(d)을 적용하였다. 유기층을 위해서는, 0.01%의 3-글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
비교실시예 12
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, 상기 기술된, Sn 도금욕(e)을 적용하였다. 유기층을 위해서는, 0.01%의 3-글리시독시프로필 트리메톡시실란(KBM 403)을 10초 동안 적용하였다.
비교실시예 13
동박을 실시예 1에 기술된 바와 같이 제조하였다. 노듈 처리는 적용하지 않았다. 장벽층을 위해서는, 상기 기술된, Ni 도금욕(b)에 이어서 Zn 도금욕(a)을 적용하였다. 유기층은 적용되지 않았다.
비교실시예 14
동박을 실시예 1에 기술된 바와 같이 제조하였다. 노듈 처리, 또는 장벽층 또는 유기층이 적용되지 않았다.
비교실시예 15
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층 또는 유기층은 적용되지 않았다.
비교실시예 16
동박을 실시예 1에 기술된 바와 같이 제조하고 노듈로 처리하였다. 장벽층을 위해서는, Ni 도금욕(b)에 이어서 Zn 도금욕(a), 이후 공정(f)를 비교실시예 1에서 기술한 바와 같이 적용하였다. 유기층을 위해서는, 0.3% 포르피린을 10초 동안 적용하였다.
실시예 1-14 및 비교실시예 1-16의 요약을 하기 표 1에 제공하였다.
Figure pat00001
Figure pat00002
실시예 1-14 및 비교실시예 1-16의 다양한 표면처리 동박을 분석하여 유기층과 장벽층이 존재하는 경우 유기층의 원소 함량 및 장벽층의 금속 함량을 결정하였다. 표면처리 동박을 분석하고 특성화한 후 표면처리 동박의 내식성 및 박리 강도를 평가하였다.
유기층의 원자 비의 측정
각 실시예 및 비교실시예에서 유기층 형성 후 동박의 적층면 표면을 ESCA를 통해 분석하여 원자%를 평가하였다. 유기층의 원자%는 VG Corporation에서 제조 한 ESCA Scientific Theta Probe(모델 : 2012)(빔 에너지 = 3kv, 전류 = 1mA)를 사용하여 결정되었다.
동박의 적층면 상의 유기층의 분석된 C, O, N, S, Si 원자%는 계산에서 분모로 C, O, N, S 및 Si 원자%의 합계를 사용하여 추가로 정규화된다("정규화된 원자%").
O 원소에 대한 Si 원소의 비율(%)(Si/O)은 상술한 바와 같이 유기층에서 각각의 원소 함량의 정규화된 원자%에 의해 계산되었다.
장벽층의 금속 함량의 측정
장벽층의 금속 함량은 표면처리 동박을 150mm x 150mm의 크기로 절단하고 표면처리 동박의 한면에 보호 코팅을 함으로써 결정되었다(코팅은 동박의 코팅된 면이 용해되는 것을 방지한다). 건조 후 시험편을 100mm x 100mm(면적 = 1dm2)의 크기로 추가로 절단하였다. 시험편을 접시에 넣고 25ml의 18% HCl 용액에 용해시켰다. 생성된 용액에 물을 가하여 50 mL가 되게 하고 유도 결합형 플라스마(ICP) 분석으로 분석하였다.
표면처리 동박의 내식성 측정
내식성은 표면처리 동박의 표면에 산화 스팟(oxidation spot)이 있는지를 관찰하여 결정하였다. 스팟은 1 ~ 10 점 척도로 등급이 매겨진다. 표면처리 동박의 표면을 A4(즉, 210mm x 297mm) 크기로 절단하였다. 각 절단 부분에서 표면처리 동박이 5보다 높은 등급의 스팟을 가지면 그 표면처리 동박은 시험을 통과하지 못한다. 표면처리 동박을 온도 70℃/80%RH(상대 습도)에서 14 시간 동안 처리한 후 상기 표면처리 동박을 분석하였다.
표면처리 동박의 박리 강도 측정
박리 강도는 정상 상태 뿐만 아니라 흡습 후에도 측정하였으며; 열화 율을 계산하였다. IPC-TM-650의 절차를 따랐다. 표면처리 동박을 절단하여 크기 100mm x 12.7mm(길이 x 폭)의 시험 샘플을 얻었다. 흡습 시험을 위해, 샘플을 탈 이온수에서 2 시간 동안 비등하였다. 각 샘플의 박리 강도는 Shimadzu Corporation으로부터의 Model AG-I 시험기로 50mm의 척 거리와 50mm/min의 크로스 헤드 속도를 사용하여 실온(약 25 ℃)에서 측정되었다. 박리 강도 시험 결과와 흡습 후 박리 강도 시험 결과를 이용하여 다음 수학식에 따라 열화율(%)을 결정하였다.
Figure pat00003
상술한 다양한 시험의 결과를 표 2에 요약하였다.
Figure pat00004
Figure pat00005
Figure pat00006
실시예 1-14 및 이와 관련된 시험 결과는 상기 기술되어 있다. 실시예 1-14의 공통점은 다음과 같다:
(1) 각각의 실시예 1-14에서, 표면처리 동박은 크롬을 함유하지 않고;
(2) 각각의 실시예 1-14에서, 표면처리 동박의 표면 상의 원소 N, S 및 Si의 % 합은 5 초과의 정규화된 원자%이고;
(3) 각각의 실시예 1-14에서, 표면처리 동박의 박리 강도의 열화율은 비교실시예 1-15의 박리 강도의 열화율에 비해 현저하게 낮다.
비교실시예 16에서 알 수 있는 바와 같이, 크롬-비함유 표면처리 동박의 N, S 및 Si 원소의 합이 5 초과의 정규화된 원자%임에도 불구하고, 박리 강도의 열화율은 여전히 개선될 수 없었다.
또한, Si 원소를 함유하는 본 발명의 실시예인 실시예 1, 4-11 및 14로부터, O 원소에 대한 Si 원소의 비율을 11% 내지 30%로 조절하면 표면처리 동박의 정상 상태(흡습 전)에서의 박리 강도가 추가로 개선되면서 우수한 열화율을 유지한다는 것이 추가로 발견되었다.
상기 실시양태는 본 발명의 원리와 그 효과를 설명하기 위한 것일 뿐이며, 본 발명을 제한하는 것으로 해석되어서는 안된다. 상기 실시양태는 본 발명의 요지 및 범위를 벗어나지 않고 당업자에 의해 수정 및 변경될 수 있다. 따라서, 본 발명의 보호 범위는 다음의 첨부된 청구 범위에서 정의된다. 본 발명의 효과 및 달성 가능한 목표에 영향을 미치지 않는 한, 이는 본원에 공개된 기술적 내용 하에 포함되어야 한다.
용어 "포함하는", "갖는" 및 "내포하는" 은 개방적이고 비제한적인 의미로 사용된다.
단수 표현인 용어(원문에서 "a" 및 "the")는 단수 뿐만 아니라 복수도 포함하는 것으로 이해된다. 표현 "적어도 하나"는 하나 이상을 의미하므로 개별 성분 뿐만 아니라 혼합물/조합도 포함한다.
값을 참조할 때 "약"이라는 용어는 측정값을 숫자 반올림에 대한 표준 규칙을 사용하여 소정 값으로 반올림할 수 있음을 의미한다. 예를 들어, "약 1.5"는 1.45에서 1.54이다.
표에는 "O"및 "X"라는 용어가 사용된다. 용어 "O"는 "예"또는 "긍정적"을 나타낸다. 용어 "X"는 "아니오"또는 "실패"를 나타낸다.
용어 "직접(directly)"은 "에 대해(to)" 또는 "상에(on)"과 같은 용어와 함께 사용되어 "위에 직접(directly on)" 및 "에 대해 직접(directly to)"과 같은 구문을 생성할 수 있다. 이러한 구문은 구성 요소 또는 층과 이들 상호간의 관계를 언급할 때 특히 유용할 수 있다. 이 어법(즉, "직접"이라는 수식어를 사용하는 어법)은 서로 "위에 직접" 있거나 서로"에 대해 직접" 적용되는 구성 요소 또는 층은 개재되는 구성 요소(들) 또는 층(들)이 부재하도록 서로 물리적으로 접촉함을 나타낸다. 예를 들어, 층 A가 층 B 위에 직접 있는 경우 층 A와 층 B는 서로 물리적으로 접촉하고 (층 C와 같은) 개재되는 층이 층 A와 층 B 사이에 있을 수 없다.
본원에 개시된 모든 범위 및 값은 포괄적이고 결합 가능하다. 예를 들어, 본원에 기술된 범위 내에 속하는 본원에 기술된 임의의 값 또는 포인트는 하위 범위 등을 유도하기 위한 최소 또는 최대 값으로서 작용할 수 있다.
본 명세서에 인용된 모든 공보 및 특허 출원은 각 개별 공보 또는 특허 출원이 구체적으로 그리고 개별적으로 참조로 포함되는 것으로 표시된 것처럼 참조에 의해, 그리고 임의의 모든 목적을 위해 본원에 포함된다. 본 발명과 본원에 참조로 포함된 임의의 공보 또는 특허 출원 사이에 불일치가 발생하는 경우, 본 발명이 우선한다.

Claims (21)

  1. (a) 동박; 및
    (c) 동박 위에 배치된 유기층으로서, 유기층의 N, S 및 Si 원소의 총합이 5 초과의 정규화된 원자%(normalized atomic%)이고, 정규화된 원자%는 분모로서 분석된 C, O, N, S, Si 원자%의 합과 분자로서 분석된 N, S, Si 원자%를 사용한 계산값이며, 36.1의 정규화된 원자% ≤ C ≤ 59.8의 정규화된 원자%이고, 27의 정규화된 원자% ≤ O ≤ 48.7의 정규화된 원자%인, 유기층;
    (b) (a) 동박과 (c) 유기층 사이의 장벽층으로서, 장벽층이 Ni, Zn, Co, Mo, Sn 또는 이들의 혼합물을 포함하며 장벽층의 Sn 원소의 양은, 존재하는 경우, 1 mg/m2 이상이며 5 mg/m2 미만인, 장벽층;
    을 포함하는, 크롬-비함유 표면처리 동박(chromium-free surface-treated copper foil).
  2. 제1항에 있어서, (a)의 동박이 동박의 한면 또는 양면 상에 노듈을 갖는, 크롬-비함유 표면처리 동박.
  3. 제1항에 있어서, (a)의 동박이 1 내지 50 ㎛의 두께를 갖는, 크롬-비함유 표면처리 동박.
  4. 제1항에 있어서, 장벽층이 0.2 내지 100 ㎛의 두께를 갖는, 크롬-비함유 표면처리 동박.
  5. 제1항에 있어서, 제2 장벽층 및 제2 유기층을 추가로 포함하고, 장벽층들이 동박의 양면 위에 배치되고 유기층들이 장벽층 위에 배치되는, 크롬-비함유 표면처리 동박.
  6. 제1항에 있어서, (c)의 유기층이 (b)의 장벽층을 결합하도록 구성된 하나 이상의 결합기(binding group)를 갖는 열적으로 안정한 염기를 포함하는 하나 이상의 유기 분자를 포함하는, 크롬-비함유 표면처리 동박.
  7. 제6항에 있어서, 하나 이상의 유기 분자가 수지에 부착되도록 구성된 하나 이상의 부착기(attachment group)를 추가로 포함하는, 크롬-비함유 표면처리 동박.
  8. 제6항에 있어서, 하나 이상의 유기 분자는 포르피린 그룹, 실란 그룹, 벤조트리아졸, 트리아진 트리티올, 및 이들의 조합으로 구성된 그룹으로부터 선택되는, 크롬-비함유 표면처리 동박.
  9. 제8항에 있어서, 하나 이상의 유기 분자는 포르피린, 포르피린성 거대고리(porphyrinic macrocycle), 팽창된 포르피린(expanded porphyrin), 수축된 포르피린(contracted porphyrin), 선형 포르피린 중합체, 포르피린성 샌드위치 배위 착물, 포르피린 어레이 및 이들의 조합으로 구성된 포르피린 그룹으로부터 선택되는, 크롬-비함유 표면처리 동박.
  10. 제8항에 있어서, 실란 그룹이 테트라오가노-실란인, 크롬-비함유 표면처리 동박.
  11. 제10항에 있어서, 테트라오가노-실란이 아미노에틸-아미노프로필-트리메톡시실란, (3-아미노프로필)트리메톡시실란, (1-[3-(트리메톡시실릴)프로필]우레아), (3-아미노프로필)트리에톡시실란, (3-글리시딜옥시프로필)트리메톡시실란, (3-클로로프로필)트리메톡시실란, 디메틸디클로로실란, 3-(트리메톡시실릴)프로필 메타크릴레이트, 에틸트리아세톡시실란, 트리에톡시(이소부틸)실란, 트리에톡시(옥틸)실란, 트리스(2-메톡시에톡시)(비닐)실란, 클로로트리메틸실란, 메틸트리클로로실란, 사염화규소, 테트라에톡시실란, 페닐트리메톡시실란, 클로로트리에톡시실란, 에틸렌-트리메톡시실란, 및 이들의 조합으로 구성된 그룹으로부터 선택되는, 크롬-비함유 표면처리 동박.
  12. 제6항에 있어서, 하나 이상의 유기 분자가 탄소수 1 내지 20의 알콕시실란, 탄소수 1 내지 20의 비닐알콕시실란, (메트)아크릴 실란, 및 이들의 혼합물로 구성된 그룹으로부터 선택되는, 크롬-비함유 표면처리 동박.
  13. 제1항에 있어서, (c)의 유기층이, 유기층의 총 중량을 기준으로 하여, 40 이하의 정규화된 원자%의 O 원소를 포함하는, 크롬-비함유 표면처리 동박.
  14. 제1항에 있어서, Ni에 대한 Zn의 중량비가 0.8 내지 8인, 크롬-비함유 표면처리 동박.
  15. 제1항에 있어서, (a)의 동박이 노듈을 포함하지 않고 0.5 내지 2.5 ㎛의 침착면 표면 조도(Rz)를 갖는, 크롬-비함유 표면처리 동박.
  16. 제1항에 있어서, 하기 수학식으로 나타낸 열화율:
    Figure pat00007

    이 20% 미만인, 크롬-비함유 표면처리 동박.
  17. 제1항에 있어서, 유기층의 N, S 및 Si 원소의 조합이 5의 정규화된 원자% < N+S+Si ≤ 32.8의 정규화된 원자%의 수학식을 충족시키는, 크롬-비함유 표면처리 동박.
  18. 제1항에 있어서, C의 함량이 36.1의 정규화된 원자% ≤ C ≤51.4의 정규화된 원자%인, 크롬-비함유 표면처리 동박.
  19. 제1항에 있어서, C의 함량이 43.9의 정규화된 원자% ≤ C ≤59.8의 정규화된 원자%인, 크롬-비함유 표면처리 동박.
  20. 제1항에 있어서, O 원소에 대한 Si 원소의 비율이 11% 내지 30%인, 크롬-비함유 표면처리 동박.
  21. 수지성 기판 및 제1항의 크롬-비함유 표면처리 동박을 포함하는, 인쇄 회로 기판.
KR1020220113529A 2019-08-12 2022-09-07 표면-처리된 구리 호일 KR102534673B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/538,070 US10697082B1 (en) 2019-08-12 2019-08-12 Surface-treated copper foil
US16/538,070 2019-08-12
KR1020200099112A KR20210019952A (ko) 2019-08-12 2020-08-07 표면-처리된 구리 호일

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200099112A Division KR20210019952A (ko) 2019-08-12 2020-08-07 표면-처리된 구리 호일

Publications (2)

Publication Number Publication Date
KR20220128598A true KR20220128598A (ko) 2022-09-21
KR102534673B1 KR102534673B1 (ko) 2023-05-26

Family

ID=71125248

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200099112A KR20210019952A (ko) 2019-08-12 2020-08-07 표면-처리된 구리 호일
KR1020220113529A KR102534673B1 (ko) 2019-08-12 2022-09-07 표면-처리된 구리 호일

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200099112A KR20210019952A (ko) 2019-08-12 2020-08-07 표면-처리된 구리 호일

Country Status (5)

Country Link
US (1) US10697082B1 (ko)
JP (2) JP7222951B2 (ko)
KR (2) KR20210019952A (ko)
CN (1) CN111690957B (ko)
TW (1) TWI705147B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251430B2 (en) 2018-03-05 2022-02-15 The Research Foundation For The State University Of New York ϵ-VOPO4 cathode for lithium ion batteries

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090094803A (ko) * 2006-10-31 2009-09-08 미쓰이 긴조꾸 고교 가부시키가이샤 표면 처리 동박, 극박 프라이머 수지층 부착 표면 처리 동박, 표면 처리 동박의 제조 방법, 및 극박 프라이머 수지층 부착 표면 처리 동박의 제조 방법

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5908542A (en) 1997-07-02 1999-06-01 Gould Electronics Inc. Metal foil with improved bonding to substrates and method for making the foil
JPH11302822A (ja) * 1998-04-24 1999-11-02 Kobe Steel Ltd コーティング層との密着性に優れた銅箔
US6117536A (en) * 1998-09-10 2000-09-12 Ga-Tek Inc. Adhesion promoting layer for use with epoxy prepregs
US6299721B1 (en) * 1998-12-14 2001-10-09 Gould Electronics Incl Coatings for improved resin dust resistance
JP2001068804A (ja) * 1999-08-31 2001-03-16 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
US7074489B2 (en) * 2001-05-23 2006-07-11 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
US6984456B2 (en) * 2002-05-13 2006-01-10 Mitsui Mining & Smelting Co., Ltd. Flexible printed wiring board for chip-on flexibles
JP2005344174A (ja) * 2004-06-03 2005-12-15 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて製造したフレキシブル銅張積層板並びにフィルムキャリアテープ
JP2007009261A (ja) * 2005-06-29 2007-01-18 Hitachi Cable Ltd プリント配線板用銅箔及びその製造方法
JP4804847B2 (ja) * 2005-09-15 2011-11-02 新日鐵化学株式会社 銅張積層板の製造方法
US7875318B2 (en) 2007-04-24 2011-01-25 Momentive Performance Materials Inc. Method of applying an anti-corrosion and/or adhesion promoting coating to a metal and resulting coated metal
JP2009123986A (ja) * 2007-11-16 2009-06-04 Fujitsu Ltd 多層回路基板の製造方法
WO2009117734A1 (en) * 2008-03-21 2009-09-24 Enthone Inc. Adhesion promotion of metal to laminate with a multi-functional compound haftforderung von metall zu laminaten mit einer multifunktionellen
JP5034059B2 (ja) * 2009-03-19 2012-09-26 メック株式会社 積層体の形成方法
WO2011152092A1 (ja) * 2010-06-04 2011-12-08 三井金属鉱業株式会社 電極箔および有機デバイス
CN101892499B (zh) * 2010-07-24 2011-11-09 江西理工大学 以铜箔作载体的可剥离超薄铜箔及其制备方法
EP2624671A4 (en) * 2010-09-27 2016-12-21 Jx Nippon Mining & Metals Corp COPPER FOIL FOR FITTED PCB, METHOD FOR MAKING THIS COPPER FILM, RESIN COVER FOR FITTED PCB AND FITTED PCB
CN102548202B (zh) * 2010-12-08 2014-09-03 金居开发铜箔股份有限公司 经粗化处理的铜箔及其制造方法
KR101543521B1 (ko) * 2011-04-12 2015-08-10 미쓰이금속광업주식회사 크로메이트 피막이 형성된 부극 집전체용 구리박 및 그 크로메이트 피막이 형성된 부극 집전체용 구리박을 사용한 부극재
US20130175680A1 (en) * 2012-01-10 2013-07-11 International Business Machines Corporation Dielectric material with high mechanical strength
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
CN104145537A (zh) * 2012-03-29 2014-11-12 德国艾托特克公司 细线电路的制造方法
JP5886417B2 (ja) * 2012-03-29 2016-03-16 Ｊｘ金属株式会社 表面処理銅箔
KR101824828B1 (ko) * 2012-03-29 2018-02-01 제이엑스금속주식회사 표면 처리 동박
MY187285A (en) * 2013-11-27 2021-09-19 Mitsui Mining & Smelting Co Ltd Copper foil provided with carrier foil, copper clad laminate and printed wiring board
JP6357336B2 (ja) 2014-03-31 2018-07-11 三井金属鉱業株式会社 電解銅箔、キャリア箔付電解銅箔及びプリント配線板
TWI613940B (zh) * 2014-03-31 2018-02-01 Jx Nippon Mining & Metals Corp 附載體之銅箔、印刷配線板、積層體、電子機器及印刷配線板之製造方法
JP5756547B1 (ja) * 2014-04-28 2015-07-29 株式会社Ｓｈカッパープロダクツ 表面処理銅箔及び積層板
JP5892193B2 (ja) * 2014-05-07 2016-03-23 凸版印刷株式会社 酸素吸収能を有する樹脂組成物およびその製造方法およびその樹脂組成物層を含む積層体、包装体
CN105925112A (zh) * 2016-06-12 2016-09-07 合肥和安机械制造有限公司 一种金属铜润滑防腐涂层及其制备方法
WO2018012440A1 (ja) * 2016-07-15 2018-01-18 富士フイルム株式会社 積層体、キット、積層体の製造方法および光学センサ
US10057984B1 (en) * 2017-02-02 2018-08-21 Chang Chun Petrochemical Co., Ltd. Composite thin copper foil and carrier
KR20180090532A (ko) * 2017-02-03 2018-08-13 케이씨에프테크놀로지스 주식회사 주름 및 말림이 최소화된 고강도 전해동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
US10424793B2 (en) * 2017-11-14 2019-09-24 Chang Chun Petrochemical Co., Ltd. Electrodeposited copper foil and method for producing the same, and current collector for lithium secondary battery and secondary battery comprising the electrodeposited copper foil
US10205170B1 (en) * 2017-12-04 2019-02-12 Chang Chun Petrochemical Co., Ltd. Copper foil for current collector of lithium secondary battery
US10337115B1 (en) * 2018-01-05 2019-07-02 Chang Chun Petrochemical Co., Ltd. Surface treated copper foil for high speed printed circuit board products including the copper foil and methods of making
KR102483089B1 (ko) * 2018-01-31 2022-12-29 에스케이넥실리스 주식회사 후속 공정에서 핸들링 특성이 우수한 전해동박 및 그 제조방법
CN108164667B (zh) * 2018-02-12 2021-02-26 清华大学 一种卟啉有机骨架膜材料及其制备方法
CN109056009B (zh) * 2018-08-19 2019-11-12 江西伟创丰电路有限公司 一种印刷电路板用铜箔及其制备方法
CN109385647A (zh) * 2018-11-02 2019-02-26 山东金盛源电子材料有限公司 一种新型阻根铜胎基的电解铜箔的生产方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090094803A (ko) * 2006-10-31 2009-09-08 미쓰이 긴조꾸 고교 가부시키가이샤 표면 처리 동박, 극박 프라이머 수지층 부착 표면 처리 동박, 표면 처리 동박의 제조 방법, 및 극박 프라이머 수지층 부착 표면 처리 동박의 제조 방법

Also Published As

Publication number Publication date
CN111690957A (zh) 2020-09-22
KR102534673B1 (ko) 2023-05-26
JP2022097581A (ja) 2022-06-30
JP2021028165A (ja) 2021-02-25
JP7222951B2 (ja) 2023-02-15
US10697082B1 (en) 2020-06-30
TWI705147B (zh) 2020-09-21
CN111690957B (zh) 2021-12-07
KR20210019952A (ko) 2021-02-23
TW202106884A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
TWI719805B (zh) 具低傳輸損耗之銅箔
JP5024930B2 (ja) 表面処理銅箔、極薄プライマ樹脂層付表面処理銅箔及びその表面処理銅箔の製造方法並びに極薄プライマ樹脂層付表面処理銅箔の製造方法
CN103221584B (zh) 表面处理铜箔
KR101411731B1 (ko) 리튬 이온 전지 집전체용 동박
KR100325990B1 (ko) 연성회로에서 미세균열방지를 위한 구리표면처리방법
KR102268789B1 (ko) 3가 크롬 화합물이 함유된 전해질 용액을 사용하여 크롬 및 산화크롬 코팅으로 코팅된 금속 스트립의 제조방법
EP1795336B1 (en) Electrolytic copper foil with carrier foil furnished with primer resin layer and process for producing the same
WO2006134868A1 (ja) 表面処理銅箔及びその表面処理銅箔の製造方法並びに極薄プライマ樹脂層付表面処理銅箔
KR102534673B1 (ko) 표면-처리된 구리 호일
KR101729440B1 (ko) 동박의 표면처리 방법 및 그 방법으로 표면처리된 동박
KR20210020899A (ko) 조화 처리 동박, 동박 적층판 및 프린트 배선판
KR102258236B1 (ko) 전해 동박 및 이를 포함하는 전극과 동-피복 적층물
US8394509B2 (en) Surface-treated copper foil
JP5074822B2 (ja) 表面処理銅箔
KR101086693B1 (ko) 내굴곡성이 우수한 연성 동박 적층판의 제조 방법
CN114059111A (zh) 银被膜的形成方法
KR20220006036A (ko) 복합 구리 부재
KR20150077943A (ko) 동박, 이를 포함하는 전기부품 및 전지
KR101147076B1 (ko) 휨 특성이 우수한 연성 동박 적층판의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant