KR20220004193A - 반도체 장치의 제조 장치 및 제조 방법 - Google Patents

반도체 장치의 제조 장치 및 제조 방법 Download PDF

Info

Publication number
KR20220004193A
KR20220004193A KR1020217039736A KR20217039736A KR20220004193A KR 20220004193 A KR20220004193 A KR 20220004193A KR 1020217039736 A KR1020217039736 A KR 1020217039736A KR 20217039736 A KR20217039736 A KR 20217039736A KR 20220004193 A KR20220004193 A KR 20220004193A
Authority
KR
South Korea
Prior art keywords
area
heating
heating area
temperature
semiconductor chip
Prior art date
Application number
KR1020217039736A
Other languages
English (en)
Inventor
코헤이 세야마
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20220004193A publication Critical patent/KR20220004193A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408—Incorporating a pick-up tool
    • H05K13/0409—Sucking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/7528—Resistance welding electrodes, i.e. for ohmic heating
    • H01L2224/75282—Resistance welding electrodes, i.e. for ohmic heating in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75313—Removable bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/7592—Load or pressure adjusting means, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치의 제조 장치(10)는 기판(100)이 재치되는 스테이지(12)와, 상기 스테이지(12)와 대향 배치되고, 상기 기판(100)에 반도체칩(110)을 본딩하는 본딩 헤드(14)와, 컨트롤러(18)를 갖추고, 상기 본딩 헤드(14)는 상기 반도체칩(110)을 흡인 유지하는 어태치먼트(33)와, 상기 어태치먼트(33)를 착탈 자유롭게 유지하고, 상기 어태치먼트(33)를 가열하는 가열부(31)이며, 제1 가열 에리어(32a)와, 상기 제1 가열 에리어(32a)를 수평 방향으로 둘러싸는 제2 가열 에리어(32b)를 가지는 가열부(31)를 포함하고, 상기 컨트롤러(18)는 상기 제1 가열 에리어(32a)와 제2 가열 에리어(32b)의 온도를 독립적으로 제어한다.

Description

반도체 장치의 제조 장치 및 제조 방법
본 명세서에서는, 기판에 하나 이상의 반도체칩을 본딩함으로써 반도체 장치를 제조하는 반도체 장치의 제조 장치, 및 제조 방법을 개시한다.
종래부터, 기판에 하나 이상의 반도체칩을 본딩함으로써 반도체 장치를 제조하는 반도체 장치의 제조 장치가 알려져 있다. 이러한 제조 장치에는, 통상, 반도체칩을 흡인 유지하고, 기판 또는 다른 반도체칩의 위에 본딩하는 본딩 툴이 설치되어 있다. 본딩 툴에는, 가열 수단으로 가열되는 가열부와, 당해 가열부에 착탈 자유로운 어태치먼트가 설치되어 있다. 반도체칩은 어태치먼트를 통하여 흡착 유지되고 있고, 어태치먼트는 취급하는 반도체칩의 사이즈 등에 따라 적당하게 교환된다. 반도체칩을 본딩할 때, 본딩 툴은 본딩 대상의 반도체칩을 가압하면서 가열한다.
일본 특개 2004-29576호 공보
여기에서, 반도체칩을 본딩할 때, 가열 대상물(예를 들면, 반도체칩 등)의 온도 분포가 목적 대로의 분포가 되는 것이 요구된다. 예를 들면, 플립 칩 본더에서는, 반도체칩의 바닥면에 형성된 복수의 범프를 열용융시켜, 기판 또는 다른 반도체칩의 표면에 형성된 전극과 접합시킨다. 이때, 반도체칩의 온도 분포가 불균일하면, 장소에 따라, 범프의 용융 상태가 달라, 접합 불량이나, 반도체칩과 기판(또는 다른 반도체칩)과의 사이의 갭량이 불균하게 되는 등의 문제를 초래한다. 그 때문에 플립 칩 본더에서는, 가열 대상물인 반도체칩의 온도 분포가 균등하게 되는 것이 요구된다. 또, 본딩이나 가열 대상물의 종류에 따라서는, 가열 대상물의 주연부를 중심부보다 고온으로 하고 싶은 경우나, 가열 대상물의 중심부를 주연부보다 고온으로 하고 싶은 경우도 있다.
그러나, 가열 대상물(예를 들면, 반도체칩)측의 흡열 레이트가 장소에 따라 다름에도 불구하고, 종래의 본딩 툴에서는, 가열 계통이 하나밖에 설치되어 있지 않았다. 한편, 가열 대상물의 흡열 레이트는, 통상, 중심부보다 주연 근방 쪽이 높다. 그 때문에, 본딩 툴로 가열했을 때의 가열 대상물의 온도는 주연에 가까이 접근할수록 낮아지기 쉬웠다. 즉, 종래의 기술에서는, 가열 대상물의 온도 분포를 목적대로의 분포로 하기는 어려웠다.
또한, 특허문헌 1에는, 표시 패널의 접속용의 주연부에, 이방성 도전막을 배치하고, 가압착용 히터툴로 가열하면서 가압함으로써, 이방성 도전막을 주연부에 붙이는 기술이 개시되어 있다. 이 특허문헌 1에서는, 이방성 도전막의 양단부에 있어서의 가압착 불량을 방지하기 위해, 가압착용 히터툴을, 이방성 도전막의 중간 부분을 가압하는 주 히터툴과, 이방성 도전막의 양단부를 가압하는 단부 히터툴로 분할하고, 이방성 도전막의 양단부가 중간 부분보다 고온이 되도록, 주 히터툴 및 단부 히터툴의 온도를 제어하고 있다. 이 특허문헌 1의 기술은, 어디까지나, 이방성 도전막의 압착에 관한 기술이며, 반도체칩의 본딩에는 적용할 수 없다.
그래서, 본 명세서에서는, 본딩 시에 있어서의 가열 대상물의 온도 분포를 제어할 수 있는 반도체 장치의 제조 장치 및 제조 방법을 개시한다.
본 명세서에서 개시하는 반도체 장치의 제조 장치는 기판이 재치되는 스테이지와, 상기 스테이지와 대향 배치되고, 상기 기판에 반도체칩을 본딩하는 본딩 헤드와, 컨트롤러를 갖추고, 상기 본딩 헤드는 상기 반도체칩을 흡인 유지하는 어태치먼트와, 상기 어태치먼트를 착탈 자유롭게 유지하고, 상기 어태치먼트를 가열하는 가열부이며, 제1 가열 에리어와, 상기 제1 가열 에리어를 수평 방향으로 둘러싸는 제2 가열 에리어를 가지는 가열부를 포함하고, 상기 컨트롤러는 상기 제1 가열 에리어와 제2 가열 에리어의 온도를 독립하여 제어하는 것을 특징으로 한다.
이 경우, 상기 컨트롤러는, 본딩 실행 시에 상기 반도체칩의 면내 온도 분포가 균일하게 되도록, 상기 제1 가열 에리어와 제2 가열 에리어의 발열량을 제어해도 된다.
또, 상기 본딩 헤드는, 또한, 상기 제1 가열 에리어 및 상기 제2 가열 에리어의 온도를 검출하는 온도 센서를 각각 가지고 있고, 상기 컨트롤러는 상기 제1 가열 에리어 및 상기 제2 가열 에리어의 에리어 목표 온도를 미리 각각 기억하고 있어, 상기 기억된 에리어 목표 온도와, 상기 온도 센서에서의 에리어 검출 온도와의 차분에 따라, 상기 제1 가열 에리어와 제2 가열 에리어의 발열량을 제어해도 된다.
또, 상기 본딩 헤드는, 또한, 상기 제1 가열 에리어, 상기 제2 가열 에리어에 대응하여 설치됨과 아울러, 서로 독립된 냉각 경로이며, 냉매가 흐름으로써 대응하는 상기 제1 가열 에리어 및 상기 제2 가열 에리어를 냉각하는 냉각 경로를 가지고 있고, 상기 컨트롤러는 상기 기억된 에리어 목표 온도와, 상기 온도 센서에서의 에리어 검출 온도와의 차분에 따라, 상기 발열량 및 상기 냉매의 유량을 제어해도 된다.
또, 상기 컨트롤러는, 상기 반도체칩의 본딩에 앞서, 상기 에리어 목표 온도를 취득하는 목표 취득 처리를 실행하도록 구성되고, 상기 목표 취득 처리에 있어서, 상기 컨트롤러는 샘플 칩을 상기 본딩 헤드로 본딩시킴과 아울러, 그때의 상기 샘플 칩의 온도 분포와 상기 제1 가열 에리어 및 상기 제2 가열 에리어 각각의 에리어 검출 온도를 취득하고, 얻어진 칩의 온도 분포 및 에리어 검출 온도에 기초하여 상기 제1 가열 에리어 및 상기 제2 가열 에리어의 에리어 목표 온도를 산출해도 된다.
또, 상기 제1 가열 에리어의 상기 에리어 목표 온도는 상기 제2 가열 에리어의 상기 에리어 목표 온도보다 낮아도 된다.
또, 본 명세서에서 개시하는 반도체 장치의 제조 방법은 스테이지에 기판을 재치하는 스텝과, 상기 스테이지에 대해 이동이 가능한 본딩 헤드를 구동하여, 상기 기판에 반도체칩을 본딩하는 스텝을 포함하고, 상기 본딩 헤드는 상기 반도체칩을 흡인 유지하는 어태치먼트와, 상기 어태치먼트를 착탈 자유롭게 유지하고, 상기 어태치먼트를 가열하는 가열부이며, 제1 가열 에리어와, 상기 제1 가열 에리어를 수평 방향으로 둘러싸는 제2 가열 에리어를 가지는 가열부를 가지고 있고, 상기 본딩의 실행 시에, 컨트롤러가 상기 제1 가열 에리어와 제2 가열 에리어의 온도를 독립하여 제어하는 것을 특징으로 한다.
본 명세서에서 개시된 반도체 장치의 제조 장치 및 제조 방법에 의하면, 본딩 헤드의 가열부가 제1 가열 에리어와 제2 가열 에리어로 분할되어 있고, 또한, 컨트롤러가 제1 가열 에리어와 제2 가열 에리어의 온도를 독립하여 제어하기 때문에, 본딩 시에 있어서의 가열 대상물의 온도 분포를 제어할 수 있다.
도 1은 제조 장치의 구성을 도시하는 모식도이다.
도 2는 반도체칩 및 기판의 모식도이다.
도 3은 반도체칩의 온도 분포의 1 예를 도시하는 그래프이다.
도 4는 본딩 헤드의 구성을 도시하는 모식도이다.
도 5는 본딩 헤드의 가열부의 개략 평면도이다.
도 6은 반도체칩을 본딩할 때의 에리어 검출 온도의 경시적 변화를 나타내는 그래프이다.
도 7은 목표 취득 처리의 흐름을 나타내는 흐름도이다.
도 8은 종래의 본딩 헤드의 구성을 도시하는 모식도이다.
(발명을 실시하기 위한 형태)
이하, 도면을 참조하여 반도체 장치의 제조 장치(10)의 구성에 대해 설명한다. 도 1은 제조 장치(10)의 구성을 도시하는 모식도이다. 이 제조 장치(10)는 기판(100)에 복수의 반도체칩(110)을 본딩함으로써 반도체 장치를 제조한다.
제조 장치(10)는 픽업 유닛(12)과, 본딩 헤드(14)와, 스테이지(16)와, 컨트롤러(18)를 가지고 있다. 픽업 유닛(12)은 다이싱 테이프(120)에 재치된 반도체칩(110)을 밀어올리는 밀어올림 핀(20)과, 밀어올려진 반도체칩(110)을 그 바닥면으로 유지하는 픽업 헤드(22)를 가진다. 픽업 헤드(22)는 수평 방향으로 뻗는 회전축(O)을 중심으로 회전 가능하게 되어 있다. 픽업 헤드(22)가 180도 회전함으로써, 픽업한 반도체칩(110)을 두께 방향으로 180도 반전시킬 수 있다. 이것에 의해, 반도체칩(110) 중 다이싱 테이프(120)에 접착되어 있던 면이 상방을 향한다.
본딩 헤드(14)는 도시하지 않은 XY 구동 기구에 의해, 스테이지(16)의 상면과 평행한 수평 방향으로 이동하고, 도시하지 않은 Z축 구동 기구에 의해, 수평 방향과 직교하는 연직 방향으로 이동한다. 이 본딩 헤드(14)에는, 반도체칩(110)을 흡착 유지하는 어태치먼트(도 1에서는 도시 생략)와, 당해 어태치먼트(33)를 가열하는 히터(도 1에서는 도시 생략)가 설치되어 있다. 또, 어태치먼트(33)는 반도체칩(110)의 종류에 따라 선택된다. 이 본딩 헤드(14)의 구체적인 구성에 대해서는 후술한다.
또, 본딩 헤드(14)에는, 또한, 제1 카메라(26)도 설치되어 있다. 제1 카메라(26)는 광축이 하방으로 뻗는 자세로 본딩 헤드(14)에 부착되어 있어, 스테이지(16)에 재치된 기판(100) 등을 촬상한다. 컨트롤러(18)는 이 제1 카메라(28)로 촬상된 화상 등에 기초하여 본딩 헤드(14)와 기판(100)과의 상대위치 관계를 산출하고, 그 산출 결과에 기초하여 본딩 헤드(14)를 위치 결정한다. 스테이지(16)는, 도시하지 않은 반송 기구에 의해 반송된 기판(100)을 진공 흡착하여 지지한다. 이 스테이지(16)에는, 히터(도시 생략)가 내장되어 있고, 재치된 기판(100)을 가열할 수 있다.
컨트롤러(18)는 제조 장치(10)의 각 부의 구동을 제어하는 것으로, 예를 들면, 각종 연산을 실행하는 프로세서와, 각종 프로그램 및 데이터를 기억하는 메모리를 가진다. 이 컨트롤러(18)는 픽업 유닛(12) 및 본딩 헤드(14)를 구동하여, 기판(100) 위에 복수의 반도체칩(110)을 본딩시킨다. 이 본딩 시, 컨트롤러(18)는, 반도체칩(110)을 적절하게 가열하기 위해, 본딩 헤드(14) 및 스테이지(16)에 설치된 히터의 온도를 제어하지만, 이것에 대해서는 후술한다.
다음에 제조 장치(10)에서 취급하는 반도체칩(110)에 대해 간단하게 설명한다. 도 2는 반도체칩(110) 및 기판(100)의 모식도이다. 반도체칩(110)의 바닥면에는 범프(116)라고 불리는 금속 돌기가 형성되어 있다. 범프(116)는 도전성 금속으로 이루어지고, 소정의 용융 온도에서 용융된다. 기판(100) 중, 이 범프(116)와 대응하는 위치에는, 기판 전극(102)이 형성되어 있다. 반도체 장치를 제조할 때는, 당해 범프(116)를 용융시켜, 기판 전극(102)과 접합시킨다.
반도체칩(110)의 바닥면에는, 범프(116)를 덮도록, 비도전성 필름(이하 「NCF」라고 함)(118)이 붙여져 있다. NCF(118)는 반도체칩(110)과, 기판(100) 또는 다른 반도체칩(110)을 접착하는 접착제로서 기능하는 것으로, 비도전성의 열경화성 수지, 예를 들면, 폴리이미드 수지, 에폭시 수지, 아크릴 수지, 페녹시 수지, 폴리에테르술폰 수지 등으로 이루어진다. 이 NCF(118)의 두께는 범프(116)의 평균 높이보다 크고, 범프(116)는 이 NCF(108)에 의해 거의 완전히 덮여 있다. NCF(118)는 상온하에서는 고체의 필름이지만, 소정의 연화 개시 온도를 초과하면, 서서히, 가역적으로 연화되어 유동성을 발휘하고, 소정의 경화 개시 온도를 초과하면, 불가역적으로 경화하기 시작한다. 또한, 연화 개시 온도는 NCF(118)의 경화 개시 온도 및 범프(116)의 용융 온도보다 낮다.
반도체칩(110)을 기판(100)에 본딩할 때는, 가압착 공정과, 본압착 공정을 실행한다. 가압착 공정에서는, 기판(100)에 재치된 반도체칩(110)을 가압착용 온도로 가열하면서 가압한다. 이 가압착용 온도는 NCF(118)의 연화 개시 온도보다 높고, 범프(116)의 용융 온도 및 NCF(118)의 경화 개시 온도보다도 낮다. 가압착용 온도까지 가열함으로써, NCF(118)가 연화되어, 유동성을 가진다. 그리고, 이것에 의해, NCF(118)가 반도체칩(110)과 기판(100)과의 간극으로 흘러 들어가, 당해 간극을 확실하게 메울 수 있다.
본압착 공정에서는, 가압착된 반도체칩(110)을 본압착용 온도로 가열하면서 가압한다. 이 본압착용 온도는 범프(116)의 용융 온도 및 NCF(118)의 경화 개시 온도보다 높다. 본압착용 온도까지 가열함으로써, 범프(116)가 용융되어, 대향하는 기판 전극(102)에 용착할 수 있다. 또, 이 가열에 의해, NCF(118)가 반도체칩(110)과 기판(100)과의 간극을 메운 상태에서 경화하기 때문에, 반도체칩(110)과 기판(100)이 견고하게 고정된다.
가압착 공정, 본압착 공정 어디에서도, 반도체칩(110)은 균일하게 가열되는 것이 요망된다. 즉, 가압착 공정에 있어서, 반도체칩(110)은 그 중심도 단부도 가압착용 온도로 되는 것이 요구된다. 마찬가지로, 본압착 공정에 있어서, 반도체칩(110)은 그 중심도 단부도 본압착용 온도로 되는 것이 요구된다. 그러나, 종래의 본딩 헤드(14)에는, 가열 계통이 하나밖에 설치되어 있지 않기 때문에, 반도체칩(110)의 온도 분포를 균일하게 하는 것은 어려웠다.
이것에 대해, 도 8을 참조하여 설명한다. 도 8은 종래의 본딩 헤드(14)의 구성을 도시하는 모식도이다. 본딩 헤드(14)에는, 상측으로부터 순차적으로, 베이스부(29), 단열부(30), 가열부(31), 어태치먼트(33)가 줄지어 설치되어 있다. 베이스부(29)는 도시하지 않은 이동 기구에 부착되어 있고, 예를 들면, 스테인레스 등으로 구성된다. 가열부(31)는 발열 저항체(36)가 내장된 부위이다. 가열부(31)는 평판형이며, 질화 알루미늄 등의 세라믹스로 구성된다. 이 가열부(31)의 내부에는, 발열 저항체(36)가 메워넣어져 있다. 발열 저항체(36)는, 예를 들면, 백금 혹은 텅스텐 등으로 구성되고, 전원을 가진 드라이버(38)에 전기적으로 접속되어 있다. 이 발열 저항체(36)에 전류를 인가함으로써, 발열 저항체(36)가 발열하고, 가열부(31) 전체가 가열된다. 단열부(30)는 가열부(31)의 열을 베이스부(29)에 전하지 않도록 함것으로, 예를 들면, 아도세람(등록상표) 등의 세라믹스로 구성된다.
가열부(31)의 하측에는 어태치먼트(33)가 부착되어 있다. 어태치먼트(33)는 직사각형 판 형상의 베이스(33a)와, 당해 베이스(33a)의 바닥면으로부터 돌출하는 아일랜드(33b)를 가지고 있다. 베이스(33a)는 가열부(31)와 거의 같은 외형을 가지고 있다. 아일랜드(33b)는 베이스(33a)보다 작고, 반도체칩(110)과 대략 동일 사이즈의 사각 형상이다. 이 어태치먼트(33)는 가열부(31)에 대해 착탈 자유롭고, 취급하는 반도체칩(110)의 종류에 따라 적당하게 교환된다. 또, 도 8에는, 도시하지 않지만, 이 어태치먼트(33)에는 두께 방향으로 관통하고, 흡인 펌프에 연통되는 흡인 구멍이 형성되어 있다. 또, 가열부(31)나 단열부(30), 베이스부(29)에는, 이 흡인 구멍과 흡인 펌프를 연통하는 연통 통로가 형성되어 있다. 반도체칩(110)은 이 흡인 구멍을 통하여, 어태치먼트(33)에 흡착 유지된다.
또, 가열부(31)의 상측에는, 냉매가 흐르는 냉각 통로(42)가 형성되어 있다. 이 냉각 통로(42)는 냉매 공급원(44)에 연통되어 있고, 냉각 통로(42)의 도중에는, 밸브(46)가 설치되어 있다. 컨트롤러(18)는, 밸브(46)의 개방량을 컨트롤함으로써, 냉매의 유량을 컨트롤한다. 냉각 통로(42)에 냉매가 흐름으로써, 가열부(31) 및 이것에 부착된 어태치먼트(33)가 냉각된다.
여기에서, 종래의 본딩 헤드(14)에서도, 발열 저항체(36)를 가열부(31)에 균등하게 분산 배치함으로써 가열부(31)의 온도 분포를 어느 정도 균일하게 할 수 있다. 그러나, 가열 대상인 반도체칩(110)의 흡열 레이트는 당해 반도체칩(110)의 외측에 근접함에 따라서 높아진다. 그 때문에 종래기술에서는, 가열부(31)의 온도 분포를 균일하게 했다고 해도, 가열 대상인 반도체칩(110)의 온도는 외측에 근접함에 따라 낮아지기 쉬웠다.
도 3은 반도체칩(110)의 온도 분포의 1 예를 나타내는 그래프이다. 도 3에 있어서, 가로축은 반도체칩(110) 내의 위치를, 세로축은 반도체칩(110)의 온도(이하 「칩 온도」라고 약칭함)를 각각 나타내고 있다. 또, 도 3에 있어서, 「Cc」는 반도체칩(110)의 중심 위치를, 「Co」는 반도체칩(110)의 단부 위치를, 각각 나타내고 있다.
가열 계통을 하나밖에 갖지 않는 본딩 헤드(14)로 반도체칩(110)을 가열한 경우, 칩 온도는, 도 3의 실선으로 나타내는 바와 같이, 단부에 근접함에 따라 낮아진다. 바꾸어 말하면, 종래의 본딩 헤드(14)에서는, 반도체칩(110)의 온도 분포에 편차가 생기기 쉬웠다. 이와 같이 반도체칩(110)의 온도 분포가 불균일한 경우, 범프(116)의 용융 상태나 NCF(118)의 연화 또는 경화 상태가 장소에 따라 달라 버려, 반도체칩(110)의 접합 불량이나, 반도체칩(110)과 기판(100)(또는 다른 반도체칩(110))과의 사이의 갭량이 불균일하게 되는 등의 문제가 초래된다.
그래서, 본 명세서에서는, 칩 온도의 분포를 균일하게 하기 위해, 가열부(31)를 수평 방향으로 복수의 가열 에리어로 분할함과 아울러, 각 가열 에리어를 서로 다른 드라이버에 전기적으로 접속하고 있다. 이것에 대해, 도 4, 도 5를 참조하여 설명한다.
도 4는 제조 장치(10)에 탑재되는 본딩 헤드(14)의 구성을 도시하는 모식도이다. 또, 도 5는 이 본딩 헤드(14)의 가열부(31)의 개략 평면도이다. 이 본딩 헤드(14)는, 종래의 본딩 헤드(14)와 마찬가지로, 상측으로부터 순차적으로, 베이스부(29), 단열부(30), 가열부(31), 및 어태치먼트(33)가 줄지어 배치되어 있다. 이 중, 베이스부(29), 단열부(30), 어태치먼트(33)의 구성은 종래의 본딩 헤드(14)와 거의 같다.
한편, 본 예의 가열부(31)는 제1 가열 에리어(32a) 및 제2 가열 에리어(32b)로 분할되어 있는 점에서 종래기술과 상위하다. 구체적으로 설명하면 본 예의 가열부(31)는 대략 직사각형의 제1 가열 에리어(32a)와, 당해 제1 가열 에리어(32a)의 외주 주위를 둘러싸는 각진 고리 형상의 제2 가열 에리어(32b)로 분할되어 있다. 제1 가열 에리어(32a)에는, 제1 발열 저항체(36a)가, 제2 가열 에리어(32b)에는, 제2 발열 저항체(36b)가 각각 메워넣어져 있다. 또한, 제1 가열 에리어(32a)에는, 당해 제1 가열 에리어(32a)의 온도를 검출하는 제1 온도 센서(34a)가, 제2 가열 에리어(32b)에는, 당해 제2 가열 에리어(32b)의 온도를 검출하는 제2 온도 센서(34b)가 각각 부착되어 있다.
여기에서, 하나의 가열 에리어에 대응하는 온도 센서(34a, 34b)는 인접하는 다른 가열 에리어와의 경계로부터 이간된 위치에 형성해도 된다. 예를 들면, 제1 온도 센서(34a)는 제1 가열 에리어(32a)의 중앙 부근에, 제2 온도 센서(34b)는 제2 가열 에리어(32b)의 외측 단부 부근에 부착해도 된다. 이러한 구성으로 함으로써, 각 온도 센서(34a, 34b)가 인접하는 다른 가열 에리어의 온도의 영향을 받기 어렵게 된다.
제1 발열 저항체(36a) 및 제2 발열 저항체(36b)는 각각 제1 드라이버(38a) 및 제2 드라이버(38b)에 의해 통전된다. 제1 드라이버(38a)는 원하는 전류를 제1 발열 저항체(36a)에 인가하기 위한 전원회로를 가진다. 이 제1 드라이버(38a)에는, 제1 온도 센서(34a)에서의 검출 온도(이하 「제1 에리어 검출 온도(Ta1)」라고 함), 및 컨트롤러(18)에 기억되어 있는 제1 에리어 목표 온도(Ta1*)가 입력된다. 제1 드라이버(38a)는 제1 에리어 검출 온도(Ta1)와 제1 에리어 목표 온도(Ta1*)와의 차분에 따라, 제1 발열 저항체(36a)에 인가하는 전류값을 제어한다.
제2 드라이버(38b)는 원하는 전류를 제2 발열 저항체(36b)에 인가하기 위한 전원회로를 가진다. 이 제2 드라이버(38b)에는, 제2 온도 센서(34b)의 검출 온도(이하 「제2 에리어 검출 온도(Ta2)」라고 함), 및 컨트롤러(18)에 기억되어 있는 제2 에리어 목표 온도(Ta2*)가 입력된다. 제2 드라이버(38b)는 제2 에리어 검출 온도(Ta2)와 제2 에리어 목표 온도(Ta2*)와의 차분에 따라, 제2 발열 저항체(36b)에 인가하는 전류값을 제어한다.
또한, 도 4, 도 5에서는, 2개의 가열 에리어(32a, 32b)의 경계를 명확하게 하기 위해, 2개의 가열 에리어(32a, 32b)의 사이에 간극을 도시하고 있다. 그러나, 실제로는, 2개의 가열 에리어(32a, 32b)의 사이의 간극은 없어도 된다. 또, 제1 가열 에리어(32a)와 제2 가열 에리어(32b)는 기계적으로 분리되어 있을 필요는 없고, 제1 발열 저항체(36a)가 메워넣어지는 제1 가열 에리어(32a)와, 제2 발열 저항체(36b)가 메워넣어지는 제2 가열 에리어(32b)는 끊김없이 연결되어 있어도 된다. 즉, 가열부(31)는 단일의 세라믹스로 구성되어도 된다. 이와 같이 가열부(31)를 단일의 세라믹스로 구성함으로써, 가열부(31)의 평탄도 등이 담보되기 쉬워져, 반도체칩(110)을 보다 균등하게 가압할 수 있다.
또, 본 예에서는, 가열계통뿐만 아니라, 냉각계통도 복수 설치하고 있다. 즉, 가열부(31)의 상측에는, 제1 가열 에리어(32a) 및 제2 가열 에리어(32b) 각각에 대응하여 설치된 제1 냉각 통로(42a) 및 제2 냉각 통로(42b)가 설치되어 있다. 각 냉각 통로(42a, 42b)는 냉매 공급원(44)에 연통되어 있고, 당해 냉각 통로(42a, 42b)의 도중에 설치된 밸브(46a, 46b)의 개폐량을 제어함으로써, 각 냉각 통로(42a, 42b)에 흐르는 냉매 유량을 변경할 수 있다. 이 밸브(46a, 46b)의 개폐량은 컨트롤러(18)에 의해 제어된다. 바꾸어 말하면, 컨트롤러(18)는 2개의 냉각 통로(42a, 42b) 각각의 냉매의 흐름을 서로 독립적으로 제어할 수 있다. 각 냉각 통로(42a, 42b)에 냉매가 흐름으로써 대응하는 가열 에리어(32a, 32b)가 냉각된다.
여기에서, 지금까지의 설명에서 명확한 바와 같이, 본 예에서는, 제1 가열 에리어(32a) 및 제2 가열 에리어(32b) 각각의 가열 온도를 독립적으로 제어 가능하다. 컨트롤러(18)는, 반도체칩(110)을 본딩할 때에는, 당해 반도체칩(110)의 온도 분포가 균일하게 되도록, 2개 가열 에리어(32a, 32b)의 온도를 제어한다. 구체적으로는, 컨트롤러(18)는 반도체칩(110)의 온도 분포를 균일하게 할 수 있는 에리어 목표 온도(Ta1*，Ta2*)를 제1, 제2 드라이버(38a, 38b)에 입력한다. 보다 구체적으로는, 컨트롤러(18)는, 외측에 위치하는 제2 가열 에리어(32b)의 에리어 목표 온도(Ta2*)로서, 내측에 위치하는 제1 가열 에리어(32a)의 에리어 목표 온도(Ta1*)보다 고온의 값을 제2 드라이버(38b)에 입력한다.
도 6은 반도체칩(110)을 본딩할 때의 에리어 검출 온도(Ta1, Ta2)의 경시적 변화를 나타내는 그래프이다. 도 6에 있어서, 가로축은 시간을, 세로축은 에리어 검출 온도를 나타내고 있다. 또, 도 6에 있어서, 굵은 선은 제1 에리어 검출 온도(Ta1)를, 가는 선은 제2 에리어 검출 온도(Ta2)를 각각 나타내고 있다. 도 6에 도시하는 바와 같이, 본 예에서는, 제1 에리어 검출 온도(Ta1)가 제1 에리어 목표 온도(Ta1*)가 되고, 제2 에리어 검출 온도(Ta2)가 제1 에리어 목표 온도(Ta1*)보다 높다. 제2 에리어 목표 온도(Ta2*)가 되도록, 2개의 히터(36a, 36b)의 구동을 제어하고 있다.
또한, 발열 저항체(36a, 36b)의 통전 제어만으로는 미묘한 온도 컨트롤이 어려울 경우가 있다. 그 경우에는, 발열 저항체(36a, 36b)의 통전과 병행하여, 냉각 통로(42a, 42b)에의 냉매 공급을 행해도 된다. 예를 들면, 제2 에리어 검출 온도(Ta2)의 온도 상승 레이트가 목표보다 높을 경우, 컨트롤러(18)는 제2 냉각 통로(42b)에 설치된 밸브(46b)의 개방도를 증가시켜, 제2 냉각 통로(42b)에 흐르는 냉매 유량을 일시적으로 증가시켜도 된다. 이와 같이, 발열 저항체(36a, 36b)의 통전 제어와, 냉매 유량의 제어를 병행하여 행함으로써, 각 가열 에리어(32a, 32b)를 보다 정밀하게 가열할 수 있다.
어쨌든, 외측에 위치하는 제2 가열 에리어(32b)가 내측에 위치하는 제1 가열 에리어(32a)보다 고온으로 됨으로써, 흡열 레이트가 높은 반도체칩(110)의 단부 부근도, 중앙 부근과 마찬가지로 온도 상승시킬 수 있다. 그리고, 결과적으로, 본 예에 의하면, 반도체칩(110)의 온도 분포를 균일에 가깝게 할 수 있다.
컨트롤러(18)는, 반도체칩(110)을 균등하게 가열하기 위해, 제1 에리어 목표 온도(Ta1*) 및 제2 에리어 목표 온도(Ta2*)를 미리 메모리에 기억하고 있다. 이 에리어 목표 온도(Ta1*，Ta2*)는 공정마다 준비되어 있다. 즉, 컨트롤러(18)는 가압착 공정에서 사용하는 에리어 목표 온도(Ta1*，Ta2*)와, 본압착 공정에서 사용하는 에리어 목표 온도(Ta1*，Ta2*)를 기억하고 있다.
또, 반도체칩(110)의 흡열 레이트의 분포는, 반도체칩(110)의 종류에 따라 다르기 때문에, 반도체칩(110)을 균일하게 가열할 수 있는 에리어 목표 온도(T1*，T2*)는 반도체칩(110)의 종류에 따라 다르다. 그 때문에, 에리어 목표 온도(Ta1*，Ta2*)는 취급하는 반도체칩(110)의 종류마다 준비되어 있다.
컨트롤러(18)는, 이러한 에리어 목표 온도(Ta1*，Ta2*)를 취득하기 위해, 반도체 장치의 제조에 앞서, 에리어 목표 온도를 취득하는 목표 취득 처리를 실행해도 된다. 도 7은 목표 취득 처리의 흐름을 나타내는 흐름도이다.
목표 취득 처리에서는, 우선, 샘플 칩에 내측 온도 센서 및 외측 온도 센서를 부착한다(S10). 여기에서, 샘플 칩은 실제의 반도체 장치의 제조에서 사용되는 반도체칩(110)과 동종의 반도체칩(110)이다. 내측 온도 센서는 이 샘플 칩의 중앙 부근에, 외측 온도 센서는 샘플 칩의 단부 부근에 부착된다. 이하에서는, 내측 온도 센서에서의 검출 온도를 「제1 칩 검출 온도(Tc1)」라고 부르고, 외측 온도 센서에서의 검출 온도를 「제2 칩 검출 온도(Tc2)」라고 부른다.
컨트롤러(18)는 본딩 헤드(14)를 구동하여, 이 샘플 칩을 기판(100)에 재치시킨다(S12). 샘플 칩이 기판(100)에 재치되면, 계속해서, 컨트롤러(18)는 제1 에리어 검출 온도(Ta1)가 제1 가목표 온도(Tt1)에, 제2 에리어 검출 온도(Ta2)가 소정의 제2 가목표 온도(Tt2)에 도달할 때까지 발열 저항체(36a, 36b)를 가열시킨다(S14). 여기에서, 제1 가목표 온도(Tt1) 및 제2 가목표 온도(Tt2)는 서로 같은 값이어도 되고, 달라도 된다.
Ta1=Tt1, Ta2=Tt2가 되면, 컨트롤러(18)는 그 시점에서의 제1 칩 검출 온도(Tc1) 및 제2 칩 검출 온도(Tc2)를 취득한다(S16). 컨트롤러(18)는 취득된 칩 검출 온도(Tc1, Tc2)와, 반도체칩(110)의 목표 온도(Tdef)와의 차분을 제1 차분값(ΔT1), 제2 차분값(ΔT2)으로서 산출한다(S18). 여기에서, 가압착 공정에서 사용하는 에리어 목표 온도(Ta1*，Ta2*)를 취득하는 경우, 목표 온도(Tdef)는 가압착용 온도이다. 또, 본압착 공정에서 사용하는 에리어 목표 온도(Ta1*，Ta2*)를 취득하는 경우, 목표 온도(Tdef)는 본압착용 온도이다.
계속해서, 컨트롤러(18)는 이 제1 차분값의 절대값 |ΔT1| 및 제2 차분값의 절대값 |ΔT2|를, 허용오차(Δdef)와 비교한다(S20). 비교의 결과, |ΔT1|이 허용오차(Δdef) 이하, 또한, |ΔT2|가 허용오차(Δdef) 이하인 경우(S20에서 Yes인 경우), 현재의 가목표 온도(Tt1, Tt2)가 적절하다고 판단할 수 있다. 따라서, 이 경우, 컨트롤러(18)는 현재의 제1 가목표 온도(Tt1)를 제1 에리어 목표 온도(Ta1*), 제2 가목표 온도(Tt2)를 제2 에리어 목표 온도(Ta2*)로서 메모리에 기억한다(S24).
한편, 비교의 결과, |ΔT1|이 허용오차(Δdef) 초과, 또는, |ΔT2|가 허용오차(Δdef) 초과인 경우(S20에서 No인 경우), 컨트롤러(18)는 가목표 온도(Tt1, Tt2)를 수정한다(S22). 이 가목표 온도(Tt1, Tt2)의 수정 방법은 차분값(ΔT1, ΔT2)을 저감할 수 있는 것이면, 특별히 한정되지 않는다. 따라서, 예를 들면, 차분값(ΔT1, ΔT2)에 소정의 계수(K1, K2)를 승산한 값을, 현재의 가목표 온도(Tt1, Tt2)로부터 감산한 값을 수정 후의 가목표 온도(Tt1, Tt2)로서 산출해도 된다. 즉, Tt1=Tt1-ΔT1·K1, Tt2=Tt2-ΔT2·K2로 해도 된다.
가목표 온도(Tt1, Tt2)를 산출할 수 있으면, 컨트롤러(18)는, 다시, 스텝 S14∼S22의 처리를 반복한다. 그리고, 최종적으로, |ΔT1｜≤Δdef, 또한, |ΔT2｜≤Δdef가 되고, 스텝 S24가 실행되면, 에리어 목표 온도의 취득 처리는 종료가 된다.
또한, 지금까지 설명한 구성은 일례이며, 가열부(31)가 제1 가열 에리어와, 제1 가열 에리어를 수평 방향으로 둘러싸는 제2 가열 에리어로 분할되고, 이 제1, 제2 가열 에리어가 독립적으로 온도 제어 가능하면, 그 밖의 구성은 변경되어도 된다. 예를 들면, 지금까지의 설명에서는, 가열부(31)를 제1 가열 에리어(32a)와, 그 주위를 둘러싸는 제2 가열 에리어(32b)로 분할하고 있지만, 가열부(31)는 보다 다수의 에리어로 분할되어도 된다. 예를 들면, 가열부(31)는 대략 직사각형의 제1 가열 에리어와, 제1 가열 에리어를 둘러싸는 □ 모양의 제2 가열 에리어와, 제2 가열 에리어를 둘러싸는 □ 모양의 제3 가열 에리어로 분할되어도 된다. 또, 상술의 설명에서는, 가열 대상물의 온도 분포가 균일하게 되도록, 2개의 가열 에리어를 독립적으로 온도 제어하고 있다. 그러나, 가열 대상물의 온도 분포는, 본딩의 종류나 가열 대상물의 종류에 따라, 적당하게 변경되어도 된다. 예를 들면, 컨트롤러는, 가열 대상물의 주연부가 중심부보다 고온이 되도록, 제1, 제2 가열 에리어의 온도를 제어해도 된다.
10 제조 장치, 12 픽업 유닛, 14 본딩 헤드, 16 스테이지, 18 컨트롤러, 20 밀어올림 핀, 22 픽업 헤드, 26 제1 카메라, 29 베이스부, 30 단열부, 31 가열부, 32a 제1 가열 에리어, 32b 제2 가열 에리어, 33 어태치먼트, 33a 베이스, 33b 아일랜드, 34 온도 센서, 36 발열 저항체, 38 드라이버, 42 냉각 통로, 44 냉매 공급원, 46 밸브, 100 기판, 102 기판 전극, 110 반도체칩, 116 범프, 120 다이싱 테이프.

Claims (7)

  1. 기판이 재치되는 스테이지와,
    상기 스테이지와 대향 배치되고, 상기 기판에 반도체칩을 본딩하는 본딩 헤드와,
    컨트롤러를 갖추고,
    상기 본딩 헤드는
    상기 반도체칩을 흡인 유지하는 어태치먼트와,
    상기 어태치먼트를 착탈 자유롭게 유지하고, 상기 어태치먼트를 가열하는 가열부이며, 제1 가열 에리어와, 상기 제1 가열 에리어를 수평 방향으로 둘러싸는 제2 가열 에리어를 가지는 가열부를 포함하고,
    상기 컨트롤러는 상기 제1 가열 에리어와 제2 가열 에리어의 온도를 독립적으로 제어하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  2. 제1항에 있어서,
    상기 컨트롤러는 본딩 실행 시에 상기 반도체칩의 면내 온도 분포가 균일하게 되도록, 상기 제1 가열 에리어와 제2 가열 에리어의 발열량을 제어하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  3. 제2항에 있어서,
    상기 본딩 헤드는, 또한, 상기 제1 가열 에리어 및 상기 제2 가열 에리어의 온도를 검출하는 온도 센서를 각각 가지고 있고,
    상기 컨트롤러는 상기 제1 가열 에리어 및 상기 제2 가열 에리어의 에리어 목표 온도를 미리 각각 기억하고 있고, 상기 기억된 에리어 목표 온도와, 상기 온도 센서에서의 에리어 검출 온도와의 차분에 따라, 상기 제1 가열 에리어와 제2 가열 에리어의 발열량을 제어하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  4. 제3항에 있어서,
    상기 본딩 헤드는, 또한, 상기 제1 가열 에리어, 상기 제2 가열 에리어에 대응하여 설치됨과 아울러 서로 독립된 냉각 경로이며, 냉매가 흐름으로써 대응하는 상기 제1 가열 에리어 및 상기 제2 가열 에리어를 냉각하는 냉각 경로를 가지고 있고,
    상기 컨트롤러는, 상기 기억된 에리어 목표 온도와, 상기 온도 센서에서의 에리어 검출 온도와의 차분에 따라, 상기 발열량 및 상기 냉매의 유량을 제어하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  5. 제3항 또는 제4항에 있어서,
    상기 컨트롤러는, 상기 반도체칩의 본딩에 앞서, 상기 에리어 목표 온도를 취득하는 목표 취득 처리를 실행하도록 구성되고,
    상기 목표 취득 처리에서, 상기 컨트롤러는 샘플 칩을 상기 본딩 헤드로 본딩시킴과 아울러, 그때의 상기 샘플 칩의 온도 분포와 상기 제1 가열 에리어 및 상기 제2 가열 에리어 각각의 에리어 검출 온도를 취득하고, 얻어진 칩의 온도 분포 및 에리어 검출 온도에 기초하여, 상기 제1 가열 에리어 및 상기 제2 가열 에리어의 에리어 목표 온도를 산출하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  6. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 가열 에리어의 상기 에리어 목표 온도는 상기 제2 가열 에리어의 상기 에리어 목표 온도보다도 낮은 것을 특징으로 하는 반도체 장치의 제조 장치.
  7. 스테이지에 기판을 재치하는 스텝과,
    상기 스테이지에 대하여 이동이 가능한 본딩 헤드를 구동하여, 상기 기판에 반도체칩을 본딩하는 스텝을 포함하고,
    상기 본딩 헤드는
    상기 반도체칩을 흡인 유지하는 어태치먼트와,
    상기 어태치먼트를 착탈 자유롭게 유지하고, 상기 어태치먼트를 가열하는 가열부이며, 제1 가열 에리어와, 상기 제1 가열 에리어를 수평 방향으로 둘러싸는 제2 가열 에리어를 가지는 가열부를 가지고 있고,
    상기 본딩의 실행 시에, 컨트롤러가 상기 제1 가열 에리어와 제2 가열 에리어의 온도를 독립적으로 제어하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020217039736A 2019-11-19 2020-11-12 반도체 장치의 제조 장치 및 제조 방법 KR20220004193A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019209095 2019-11-19
JPJP-P-2019-209095 2019-11-19
PCT/JP2020/042204 WO2021100591A1 (ja) 2019-11-19 2020-11-12 半導体装置の製造装置および製造方法

Publications (1)

Publication Number Publication Date
KR20220004193A true KR20220004193A (ko) 2022-01-11

Family

ID=75981237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217039736A KR20220004193A (ko) 2019-11-19 2020-11-12 반도체 장치의 제조 장치 및 제조 방법

Country Status (6)

Country Link
US (1) US20220254751A1 (ko)
JP (1) JP7209400B2 (ko)
KR (1) KR20220004193A (ko)
CN (1) CN113748494B (ko)
SG (1) SG11202111780XA (ko)
WO (1) WO2021100591A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024036171A (ja) * 2022-09-05 2024-03-15 株式会社新川 半導体装置の製造装置および製造方法
CN116190273B (zh) * 2023-03-01 2023-11-21 苏州联讯仪器股份有限公司 一种吸附式芯片搬运装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004029576A (ja) 2002-06-27 2004-01-29 Toshiba Corp 平面表示装置の製造方法、及びこれに用いる異方性導電膜の貼り付け用熱圧着装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124972A (ja) * 1994-10-25 1996-05-17 Fujitsu Ltd フリップチップボンダ及びボンディング方法
JPH09289152A (ja) * 1996-04-23 1997-11-04 Dainippon Screen Mfg Co Ltd 基板熱処理装置
JP2007258483A (ja) * 2006-03-23 2007-10-04 Optrex Corp 熱圧着ツール
JP2008124972A (ja) * 2006-11-15 2008-05-29 Nec Corp 通信システム、通信方法、および携帯端末装置
KR102158822B1 (ko) * 2014-06-10 2020-09-22 세메스 주식회사 본딩 헤드 및 이를 포함하는 다이 본딩 장치
JP6349540B2 (ja) * 2016-10-06 2018-07-04 株式会社新川 半導体チップの実装装置、および、半導体装置の製造方法
JP6916687B2 (ja) * 2017-08-09 2021-08-11 東レエンジニアリング株式会社 実装装置ならびに実装方法およびこれを用いた半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004029576A (ja) 2002-06-27 2004-01-29 Toshiba Corp 平面表示装置の製造方法、及びこれに用いる異方性導電膜の貼り付け用熱圧着装置

Also Published As

Publication number Publication date
WO2021100591A1 (ja) 2021-05-27
CN113748494A (zh) 2021-12-03
CN113748494B (zh) 2024-04-05
US20220254751A1 (en) 2022-08-11
TW202135132A (zh) 2021-09-16
JPWO2021100591A1 (ko) 2021-05-27
SG11202111780XA (en) 2021-11-29
JP7209400B2 (ja) 2023-01-20

Similar Documents

Publication Publication Date Title
KR102232636B1 (ko) 실장 방법 및 실장 장치
KR20220004193A (ko) 반도체 장치의 제조 장치 및 제조 방법
US10847434B2 (en) Method of manufacturing semiconductor device, and mounting apparatus
US10199349B2 (en) Mounting device and mounting method
WO2016140124A1 (ja) 実装装置および実装方法
JP6639915B2 (ja) 半導体実装装置および半導体実装方法
US10896901B2 (en) Method of manufacturing semiconductor device, and mounting device
TWI451508B (zh) 用於矽晶粒的預加熱系統及方法
TWI834007B (zh) 半導體裝置的製造裝置及製造方法
WO2019065394A1 (ja) 実装装置
US20230274951A1 (en) Mounting device and mounting method
JP2003297878A (ja) 部品の基板への部品押圧接合装置及び接合方法
JP2009004462A (ja) 半導体装置の実装方法
JP2016051844A (ja) 半田接合方法、半田接合装置およびリフロー炉
JP4732894B2 (ja) ボンディング方法及びボンディング装置
JP7317354B2 (ja) 実装装置
US10636762B2 (en) Method of manufacturing semiconductor device
JP7023700B2 (ja) 実装装置及び実装方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP2008071978A (ja) ボンディング装置およびボンディング方法
JPH09212100A (ja) Ｉｃ部品のフラットパネルディスプレイへの接合方法及びその装置
JP4572348B2 (ja) 半導体装置の製造方法および回路基板の製造方法
JP2020161751A (ja) 半導体デバイス製造システムおよび半導体デバイス製造方法
KR20200010360A (ko) 본딩 장치 및 본딩 방법
JP2001028381A (ja) 実装方法及び実装装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal