JP2020161751A - 半導体デバイス製造システムおよび半導体デバイス製造方法 - Google Patents

半導体デバイス製造システムおよび半導体デバイス製造方法 Download PDF

Info

Publication number
JP2020161751A
JP2020161751A JP2019062141A JP2019062141A JP2020161751A JP 2020161751 A JP2020161751 A JP 2020161751A JP 2019062141 A JP2019062141 A JP 2019062141A JP 2019062141 A JP2019062141 A JP 2019062141A JP 2020161751 A JP2020161751 A JP 2020161751A
Authority
JP
Japan
Prior art keywords
component
semiconductor device
device manufacturing
ultrasonic
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019062141A
Other languages
English (en)
Other versions
JP7398612B2 (ja
Inventor
園田 知幸
Tomoyuki Sonoda
知幸 園田
哲平 小塩
Teppei Koshio
哲平 小塩
和俊 吉川
Kazutoshi Yoshikawa
和俊 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2019062141A priority Critical patent/JP7398612B2/ja
Publication of JP2020161751A publication Critical patent/JP2020161751A/ja
Application granted granted Critical
Publication of JP7398612B2 publication Critical patent/JP7398612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】複数の部品が積層されて成る半導体デバイスを製造するにおいて、部品のひとつひとつの積層に要する時間を短縮して生産性を向上させることができる半導体デバイス製造システムおよび半導体デバイス製造方法を提供することを目的とする。【解決手段】バンプ3Bが形成された下面に熱硬化性材料から成る接合フィルム3Fが貼り付けられた構成を有する複数の部品3をステージ22に保持された基板2の上に積層して半導体デバイス5を製造するにおいて、超音波ヘッド24により基板2の上に複数の部品3を超音波接合により接合して積層する部品積層工程を実行した後、その積層した複数の部品3をまとめて加熱することにより複数の部品3それぞれが備える接合フィルム3Fを一括して熱硬化させる加熱工程を実行する。【選択図】図1

Description

本発明は、複数の部品を基板の上に積層して半導体デバイスを製造する半導体デバイス製造システムおよび半導体デバイス製造方法に関する。
従来、小型高性能の半導体デバイスを製造する装置として、下面にバンプを有する複数の部品を基板の上に積層していく半導体デバイス製造装置が知られている。このような半導体デバイス製造装置では通常、部品のバンプ形成面(下面)に非導電性の熱硬化性材料から成る接合フィルムを貼り付けておき、部品を実装ヘッドによって加圧しながら加熱する動作を繰り返すことで、部品を積層していく。また、基板との間に熱硬化性の樹脂を介在させて部品を基板に実装する場合の技術として、加圧手段で部品を加熱する過程で、加熱と冷却を繰り返し実行することが接合信頼性の向上等の面から有効であることが知られている(例えば、下記の特許文献1)。
特開2004−31885号公報
しかしながら、複数の部品を基板の上に積層して半導体デバイスの製造において、積層する部品のひとつひとつについて加熱と冷却を繰り返し実行すると、半導体デバイスのひとつ当たりの製造に多くの時間がかかってしまい、生産性が悪いという問題点があった。そして、その問題点は、製造する半導体デバイスが高積層数であるほど顕著であった。
そこで本発明は、複数の部品が積層されて成る半導体デバイスを製造するにおいて、部品のひとつひとつの積層に要する時間を短縮して生産性を向上させることができる半導体デバイス製造システムおよび半導体デバイス製造方法を提供することを目的とする。
本発明の半導体デバイス製造システムは、バンプが形成された下面に熱硬化性材料から成る接合フィルムが貼り付けられた構成を有する複数の部品をステージに保持された基板の上に積層して半導体デバイスを製造する半導体デバイス製造システムであって、超音波ヘッドにより前記基板の上に複数の部品を超音波接合により接合して積層する部品積層部と、前記部品積層部により積層された複数の部品をまとめて加熱することにより前記複数の部品それぞれが備える前記接合フィルムを一括して熱硬化させる加熱部とを備えた。
本発明の半導体デバイス製造方法は、バンプが形成された下面に熱硬化性材料から成る接合フィルムが貼り付けられた構成を有する複数の部品をステージに保持された基板の上に積層して半導体デバイスを製造する半導体デバイス製造方法であって、超音波ヘッドにより前記基板の上に複数の部品を超音波接合により接合して積層する部品積層工程と、前記部品積層工程で積層した複数の部品をまとめて加熱することにより前記複数の部品それぞれが備える前記接合フィルムを一括して熱硬化させる加熱工程とを含む。
本発明によれば、複数の部品が積層されて成る半導体デバイスを製造するにおいて、部品のひとつひとつの積層に要する時間を短縮して生産性を向上させることができる。
本発明の一実施の形態における半導体デバイス製造システムの構成図 本発明の一実施の形態における半導体デバイス製造システムが備える部品積層部の概略構成図 本発明の一実施の形態における半導体デバイス製造システムが備える部品積層部の要部拡大図 本発明の一実施の形態における半導体デバイス製造システムにより半導体デバイスを製造する手順を示すフローチャート (a)(b)本発明の一実施の形態における半導体デバイス製造システムが備える部品積層部の動作説明図 (a)(b)本発明の一実施の形態における半導体デバイス製造システムが備える部品積層部の動作説明図 本発明の一実施の形態における半導体デバイス製造システムが備える制御装置に記憶される(a)接合面高さと接合時間との対応関係のデータの一例を示すグラフ(b)接合面高さと押圧力との対応関係のデータの一例を示すグラフ(c)接合面高さと超音波ヘッドの超音波出力との対応関係のデータの一例を示すグラフ
以下、図面を参照して本発明の実施の形態について説明する。図1は本発明の一実施の形態における半導体デバイス製造システム1を示している。半導体デバイス製造システム1は、上流側ストッカ11、部品積層部12、下流側ストッカ13および加熱部(オーブン)14を備えている。
上流側ストッカ11は内部にマガジンMGを備えており、マガジンMG内には複数の基板2が収納されている。部品積層部12は、上流側ストッカ11のマガジンMGから送られてきた基板2の上に複数の部品3を積層して部品積層体4を生成する(詳細は後述)。下流側ストッカ13は内部にマガジンMGを備えており、部品積層部12で生成された部品積層体4をストックする。加熱部14には、作業者によって、下流側ストッカ13内のマガジンMGが搬入される。加熱部14は、下流側ストッカ13から搬入されたマガジンMGごと、複数の部品積層体4をまとめて加熱する。
ここで、部品積層部12の構成について説明する。図2において、部品積層部12は、部品供給部21、ステージ22、ヘッド移動機構23.超音波ヘッド24および制御装置25を備えている。
図2において、部品供給部21は部品3を上面に載置させた状態で供給する。部品3は下面に複数のバンプ3Bを有しており、部品3の下面には更に、被導電性の熱硬化性材料から成る接合フィルム3Fが貼り付けられている(図3も参照)。接合フィルム3Fは、常温では軟性のシート状部材であるが、所定の温度以上の温度に晒されると熱硬化して固くなり、接合材として機能する。部品3の上面には、その部品3の上に積層される部品3が有する複数のバンプ3Bが接合される複数の電極3Dが設けられている(図3)。
図2において、ステージ22は上面が平らに形成されたブロック状の部材から構成されている。ステージ22の上面には複数の吸着開口(図示せず)が形成されており、ステージ22の内部にはそれら吸着開口と繋がる吸着機構(図示せず)が設けられている。ステージ22の上面に基板2が載置された状態で吸着機構が吸着開口から真空吸引すると、ステージ22の上面に基板2が吸着保持される。ステージ22の下方にはステージ昇降部22Kが設けられており、ステージ22はステージ昇降部22Kによって昇降される。
図2において、ステージ22にはステージ用ヒータ22Hとステージ用熱電対22Nが設けられている。ステージ用ヒータ22Hはステージ22を加熱し、ステージ用熱電対22Nはステージ22の温度を計測する。ステージ用ヒータ22Hはステージ22を加熱することによって、ステージ22に保持された基板2を加熱する。
図2において、ヘッド移動機構23は、ステージ22の上方に設けられている。ヘッド移動機構23は、ヘッド昇降部23Aとヘッド水平移動部23Bを有している。ヘッド昇降部23Aはここではシリンダから構成されており、ピストンロッド23Rの先端を下方に向けている。超音波ヘッド24はピストンロッド23Rの先端(下端)に取り付けられており、ヘッド昇降部23Aはピストンロッド23Rを作動させることで、超音波ヘッド24を昇降させる。ヘッド水平移動部23Bはヘッド昇降部23Aを超音波ヘッド24とともに水平方向に移動させる。
超音波ヘッド24は、ヘッド移動機構23によって移動されることで、ステージ22に保持された基板2の上面に部品3を接合し、更に、基板2の上面に接合した部品3の上面に部品3を接合していくことによって、基板2の上面に複数の部品3を積層していく。図2および図3において、超音波ヘッド24は、支持部材31、ホーン32、超音波振動子33および接合ツール34を備えている。支持部材31はヘッド昇降部23Aのピストンロッド23Rの先端に結合されており、ホーン32を支持している。
ホーン32は水平方向に延びた棒状の金属部材から構成されている。超音波振動子33はホーン32の一端側に取り付けられており(図3)、超音波振動することによってホーン32を長手方向に振動(縦振動)させる。
図2および図3において、接合ツール34はホーン32の下面側に取り付けられており、ホーン32の下方に突出して延びている。ホーン32が超音波振動子33によって超音波振動されると、接合ツール34はホーン32と一体となってホーン32の長手方向に振動する。
ホーン32の内部には図示しない吸引機構が設けられている。図示しない真空源から供給される真空圧を吸引機構によって制御することで、接合ツール34の下端に吸引力を発生させることができる。このため接合ツール34の下端面を部品3の上面に当接させた状態で接合ツールの下端に吸引力を発生させると、接合ツール34の下端面に部品3が真空吸着される。
図2および図3において、ホーン32にはヘッド用ヒータ24Hとヘッド用熱電対24Nが設けられている。ヘッド用ヒータ24Hはホーン32を通じて接合ツール34を加熱し、接合ツール34に部品3が吸着される場合には、更に接合ツール34を通じて部品3も加熱する。ヘッド用熱電対24Nはホーン32を通じて接合ツール34の温度を計測する。
図2において、制御装置25は、移動制御部25a、吸着制御部25b、加熱制御部25c、接合制御部25dおよび記憶部25eを備えている。移動制御部25aは、ステージ昇降部22Kの制御を行ってステージ22を昇降させる。また移動制御部25aは、ヘッド昇降部23Aの制御を行って超音波ヘッド24を昇降させ、ヘッド水平移動部23Bの制御を行って超音波ヘッド24を水平方向に移動させる。吸着制御部25bは、ステージ22の内部に設けられた前述の吸着機構を作動させてステージ22の上面に基板2を吸着させる。また吸着制御部25bは、超音波ヘッド24のホーン32内に設けられた前述の吸引機構を作動させて、接合ツール34の下端に部品3を吸着させる。
図2において、ステージ用熱電対22Nが計測するステージ22の温度は制御装置25に入力される。制御装置25の加熱制御部25cは、ステージ用熱電対22Nによって計測されるステージ22の温度に基づいて、ステージ用ヒータ22Hの加熱制御を行う。また、図2において、ヘッド用熱電対24Nが計測する接合ツール34の温度は制御装置25に入力される。加熱制御部25cは、ヘッド用熱電対24Nによって計測される接合ツール34の温度に基づいて、ヘッド用ヒータ24Hの加熱制御を行う。
制御装置25の接合制御部25dは、超音波ヘッド24により部品3を部品接合面に接合するときの接合条件を設定する。ここで「部品接合面」とは、これから接合しようとする部品3が接合される面であり、基板2の上面あるいは基板2の上面に接合された部品3の上面がこれに相当する。
超音波ヘッド24により部品3を部品接合面に接合するときの接合条件としては、上側の部品3(これから接合しようとする部品3)を下側の部品3(部品3が接合される部品3)に押圧するときの押圧力と超音波荷重とを与える時間(接合時間)、上側の部品3を下側の部品3に押圧するときの押圧力、超音波ヘッド24の超音波出力、接合時の上側および下側の双方の部品3の温度等がある。制御装置25の記憶部25eには、部品3の接合作業時に接合制御部25dが用いるデータをはじめ、種々のデータが記憶されている。
図2において、ヘッド昇降部23Aには押圧センサ23Sが設けられている。押圧センサ23Sは例えば圧電素子から成り、接合ツール34の下端面に作用する上向き荷重を検出して制御装置25に送信する。制御装置25は、押圧センサ23Sからの検出情報に基づいて、部品3の接合作業時に超音波ヘッド24が部品3を下方に押圧している押圧力を検知する。
次に、図4に示すフローチャートを用いて、半導体デバイス製造システム1により半導体デバイス5(図1)を製造する手順(半導体デバイス製造方法)を説明する。ここでは基板2の上面に2つ以上の部品3を接合して半導体デバイス5を製造するものとする。
半導体デバイス製造システム1は、半導体デバイス5の製造を行うときには先ず、部品積層部12のステージ用ヒータ22Hとヘッド用ヒータ24Hによって、ステージ22と接合ツール34がそれぞれ所定の温度になるように調整される。部品積層部12のステージ用ヒータ22Hとヘッド用ヒータ24Hの温度が調整されたら、これから部品3が接合される基板2が上流側ストッカ11内のマガジンMGから取り出されて部品積層部12に投入される(ステップST1)。
部品積層部12は、基板2が投入されたら、図示しない基板移載部によって、基板2をステージ22の上面に移載する。部品積層部12は、基板2がステージ22の上面に移載されたら、ステージ22に内蔵された前述の図示しない吸着機構を作動させてステージ22に基板2を保持させる(ステップST2)。これにより基板2はステージ22を通じてステージ用ヒータ22Hによって加熱される。
ステージ22が基板2を保持したら、ステージ昇降部22Kはステージ22を上下方向に移動させて、部品接合面である基板2の上面を、部品積層部12に固定して定められた基準面MLからの所定の高さである基準高さBH(図2及び図3)に一致させる(図5(a)。ステップST3)。部品接合面である基板2の上面が基準高さBHに一致したら、超音波ヘッド24は部品供給部21が供給する部品3をピックアップする(ステップST4)。具体的には、超音波ヘッド24は先ず、ヘッド水平移動部23Bの作動によって部品供給部21の上方に移動し、ヘッド昇降部23Aの作動によって下降する。そして、接合ツール34の下端面を部品供給部21が供給する部品3の上面に接触させて真空吸引し、接合ツール34によって部品3を吸着する。超音波ヘッド24は接合ツール34によって部品3を吸着したら、ヘッド昇降部23Aの作動によって上昇する。これにより超音波ヘッド24による部品3のピックアップが完了する。
超音波ヘッド24は、部品3をピックアップしたら、ヘッド水平移動部23Bの作動によってステージ22の上方、すなわち基板2の上方に移動する。そして、ヘッド昇降部23Aの作動によって下降し、部品3を基板2の上面に押圧して接合する(ステップST5の部品接合工程。図5(a)→図5(b))。超音波ヘッド24が部品3を基板2の上面に押圧することで、部品3の下面に設けられたバンプ3Bはその部品3の下面に貼り付けられた接合フィルム3Fを下方に突き破り、基板2の上面側に設けられた電極(基板電極2T)に当接する。
ステップST5の部品接合工程において、超音波ヘッド24は、接合制御部25dで設定された所定の押圧力で部品3を押圧するとともに、接合制御部25dで設定された所定の接合時間だけ超音波振動を与えて部品3を接合する。部品3に超音波振動が与えられることによってバンプ3Bと基板電極2Tとの間に熱ストレスが発生し、バンプ3Bが基板電極2Tに接合される。なお、この間、超音波ヘッド24が部品3を押圧することによって、バンプ3Bは若干上下方向に潰れるように変形する(接合フィルム3Fに変化は生じない)。
部品3が部品接合面(基板2の上面)に接合されている間、制御装置25は、超音波ヘッド24の高さを検出することによってバンプ3Bの高さをモニタリングし、そのモニタリングしたバンプ3Bの高さに基づいてバンプ3Bの形状の変化をリアルタイムで把握する。そして、その把握したバンプ3Bの高さが所望の高さになるように所定のプロファイルで超音波ヘッド24によって部品3を押圧する。
超音波ヘッド24は、所定の接合時間が経過したら超音波振動を停止させ、接合ツール34による部品3の吸着を解除したうえで、ヘッド昇降部23Aの作動によって上昇する。これにより基板2への部品3の接合作業が終了する。
ステップST5の部品接合工程が終了したら、基板2に接合すべき全ての部品3を接合して部品3の積層が完了したかどうかを判定する(ステップST6)。そして、部品3の積層が完了していなかった場合にはステップST3に戻り、部品3の積層が完了していた場合には、部品3の接合作業を終了する。ここでは部品3はまだ1つしか積層されていないので、ステップST3に戻る。
戻ったステップST3では、ステージ22を下降させることによって、次の部品接合面(直前に接合した一層目の部品3の上面)を基準高さBHに一致させる(図6(a))。そして、前述の基板2への部品3の接合作業と同様の要領により、部品3をピックアップしたうえで(ステップST4)、その部品3(上側の部品3)を直前に接合した部品3(下側の部品3)の上面に接合する(ステップST5の部品接合工程。図6(a)→図6(b))。下側の部品3の上面に上側の部品3を接合する場合には、上側の部品3のバンプ3Bは下側の部品3の上面に設けられた電極3Dに接合される。
ステップST5の部品接合工程が終了したら、基板2に接合すべき全ての部品3を接合して部品3の積層が完了したかどうかを判定する(ステップST6)。そして、部品3の積層が完了していなかった場合にはステップST3に戻り、ステップST3〜ステップST5の工程を繰り返す。ステップST6で、部品3の積層が完了していた場合には、部品3の積層作業を終了する。部品3の積層作業が終了することによって部品積層体4が生成される。部品積層体4が生成されたら、部品積層部12は、前述の図示しない基板移載部によって、その部品積層体4を下流側ストッカ13内のマガジンMGに搬出する(ステップST7)。
部品積層体4が部品積層部12から下流側ストッカ13内のマガジンMGに搬出されることによって、下流側ストッカ13内のマガジンMGに部品積層体4が一定量ストックされたら、作業者は、下流側ストッカ13からマガジンMGを取り出して加熱部14に入れる(ステップST8)。
作業者は、加熱部14にマガジンMGを入れたら、加熱部14によってマガジンMGの全体を加熱する(ステップST9の加熱工程)。これによりマガジンMG内の各部品積層体4が加熱される。なお、加熱部14によるマガジンMGの加熱は、複数のマガジンMGについてまとめて行ってもよい。
加熱工程における加熱部14内の温度は、部品3に貼り付けられている接合フィルム3Fが熱硬化を始める温度以上の所定の温度に設定される。このため各部品積層体4では、各部品3の下面に貼り付けられている接合フィルム3Fが軟化した後、熱硬化する。これにより上下に隣接する部品3同士は熱硬化した接合フィルム3Fによって相互に固く結合され、半導体デバイス5が製造される(図1)。加熱工程が終了したら、作業者は、加熱部14からマガジンMGを取り出す(ステップST10)。
このように、本実施の形態における半導体デバイス製造システム1(半導体デバイス製造方法)では、超音波ヘッド24により基板2の上に複数の部品3を超音波接合により接合して積層した後(ステップST3〜ステップST5の部品積層工程)、積層した複数の部品3をまとめて加熱することにより複数の部品3それぞれが備える接合フィルム3Fを一括して熱硬化させるようになっている(ステップST9の加熱工程)。部品積層工程では、極めて短時間で行うことができる超音波接合によって部品3の接合を行うので(また、接合フィルム3Fの加熱は関係しないので)、部品3の積層に要する時間は非常に短いものとなる。そして、加熱部14は積層された複数の部品3(すなわち部品積層体4)の全体を加熱し、各部品3の接合フィルム3Fを一括して熱硬化するので、部品3の層数には無関係に、全ての部品3の接合フィルム3Fを短時間で熱硬化することができる。
このため本実施の形態における半導体デバイス製造システム1(半導体デバイス製造方法)によれば、複数の部品3を積層されて成る半導体デバイス5を製造するにおいて、部品3のひとつひとつの積層に要する時間を短縮することができ、結果として半導体デバイス5の生産性を大幅に向上させることができる。
ところで、部品3の上面に部品3を接合して積層を進めていくと、次の部品3が接合される部品接合面のステージ22からの高さは次第に高くなっていき、上層側になるほど(接合面高さSHが大きくなるほど)、接合時における部品3の温度がそれよりも下層側の部品3を接合したときの温度よりも低くなる。従って、本実施の形態では、前述のステップST5の部品接合工程において、超音波ヘッド24により部品3を接合するときの接合条件を、これから部品3を接合しようとする部品接合面のステージ22からの高さ(「接合面高さSH」と称する。図3)に応じて設定するようになっている。具体的には、超音波ヘッド24により部品3に押圧力と超音波荷重とを与える時間である接合時間、超音波ヘッド24により上側の部品3を下側の部品3に押圧する力である押圧力或いは超音波ヘッド24の超音波出力を、接合面高さSHによらず一定とするのではなく、接合面高さSHに応じて可変に設定するようになっている。
本実施の形態では、具体的には、接合面高さSHに応じて接合時間を変化させ、或いは接合面高さSHに応じて押圧力を変化させ、また或いは、接合面高さSHに応じて超音波ヘッド24の超音波出力を変化させる。接合面高さSHに応じて接合時間を変化させる場合には、例えば、記憶部25eに記憶された図7(a)のグラフによって示される接合面高さSHと接合時間Tvの対応関係のデータに基づいて、接合面高さSHに対する接合時間Tvの値を読み出して設定するようにする。また、接合面高さSHに応じて押圧力を変化させる場合には、例えば、記憶部25eに記憶された図7(b)のグラフによって示される接合面高さSHと押圧力Pとの対応関係のデータに基づいて、接合面高さSHに対する押圧力Pの値を読み出して設定するようにする。また、接合面高さSHに応じて超音波ヘッド24の超音波出力を変化させる場合には、例えば、記憶部25eに記憶された図7(c)のグラフによって示される接合面高さSHと超音波ヘッド24の超音波出力Vの対応関係のデータに基づいて、接合面高さSHに対する超音波出力Vの値を読み出して設定するようにする。
このように本実施の形態では、超音波ヘッド24により部品3を接合するときの接合条件を、部品3が接合される部品接合面(直前に接合した部品3の上面)のステージ22からの高さである接合面高さSHに応じて設定するようになっているので、次の部品3が接合される部品接合面のステージ22からの高さが次第に高くなっていき、上層側になるほど(接合面高さSHが大きくなるほど)、接合時における部品3の温度が低くなる場合であっても、これを是正して良好な接合をすることができる。
以上説明したように、本実施の形態における半導体デバイス製造システム1および半導体製造方法によれば、複数の部品3が積層されて成る半導体デバイス5を製造するにおいて、部品3のひとつひとつの積層に要する時間を短縮して生産性を向上させることができる。
複数の部品が積層されて成る半導体デバイスを製造するにおいて、部品のひとつひとつの積層に要する時間を短縮して生産性を向上させることができる半導体デバイス製造システムおよび半導体デバイス製造方法を提供する。
1 半導体デバイス製造システム
2 基板
3 部品
3B バンプ
3F 接合フィルム
4 部品積層体
5 半導体デバイス
12 部品積層部
14 加熱部
22 ステージ
24 超音波ヘッド
SH 接合面高さ
Tv 接合時間
P 押圧力

Claims (12)

  1. バンプが形成された下面に熱硬化性材料から成る接合フィルムが貼り付けられた構成を有する複数の部品をステージに保持された基板の上に積層して半導体デバイスを製造する半導体デバイス製造システムであって、
    超音波ヘッドにより前記基板の上に複数の部品を超音波接合により接合して積層する部品積層部と、
    前記部品積層部により積層された複数の部品をまとめて加熱することにより前記複数の部品それぞれが備える前記接合フィルムを一括して熱硬化させる加熱部とを備えた半導体デバイス製造システム。
  2. 前記部品積層部は、下側の部品の上面に上側の部品を接合するとき、加熱した前記ステージの上面側で前記上側の部品の前記バンプを前記下側の部品の上面に当接させ、所定の押圧力で前記上側の部品を前記下側の部品に押圧しながら前記上側の部品に超音波振動を与えることによって前記上側の前記バンプを前記下側の部品に超音波接合するようになっている請求項1に記載の半導体デバイス製造システム。
  3. 部品が接合される部品接合面の前記ステージからの高さである接合面高さに応じて前記超音波ヘッドにより部品を接合するときの接合条件を設定する請求項2に記載の半導体デバイス製造システム。
  4. 前記部品積層部は、前記接合面高さに応じて前記超音波ヘッドにより部品に押圧力と超音波荷重とを与える時間を変化させる請求項2に記載の半導体デバイス製造システム。
  5. 前記部品積層部は、前記接合面高さに応じて前記超音波ヘッドにより前記上側の部品の前記下側の部品へ与える押圧力の大きさを変化させる請求項2に記載の半導体デバイス製造システム。
  6. 前記部品積層部は、前記接合面高さに応じて前記超音波ヘッドの超音波出力の大きさを変化させる請求項2に記載の半導体デバイス製造システム。
  7. バンプが形成された下面に熱硬化性材料から成る接合フィルムが貼り付けられた構成を有する複数の部品をステージに保持された基板の上に積層して半導体デバイスを製造する半導体デバイス製造方法であって、
    超音波ヘッドにより前記基板の上に複数の部品を超音波接合により接合して積層する部品積層工程と、
    前記部品積層工程で積層した複数の部品をまとめて加熱することにより前記複数の部品それぞれが備える前記接合フィルムを一括して熱硬化させる加熱工程とを含む半導体デバイス製造方法。
  8. 前記部品積層工程において、下側の部品の上面に上側の部品を接合するとき、加熱した前記ステージの上面側で前記上側の部品の前記バンプを前記下側の部品の上面に当接させ、所定の押圧力で前記上側の部品を前記下側の部品に押圧しながら前記上側の部品に超音波振動を与えることによって前記上側の前記バンプを前記下側の部品に超音波接合するようになっている請求項7に記載の半導体デバイス製造方法。
  9. 部品が接合される部品接合面の前記ステージからの高さである接合面高さに応じて前記超音波ヘッドにより部品を接合するときの接合条件を設定する請求項8に記載の半導体デバイス製造方法。
  10. 前記部品積層工程において、前記接合面高さに応じて前記超音波ヘッドにより部品に押圧力と超音波荷重とを与える時間を変化させる請求項8に記載の半導体デバイス製造方法。
  11. 前記部品積層工程において、前記接合面高さに応じて前記超音波ヘッドにより前記上側の部品の前記下側の部品へ与える押圧力の大きさを変化させる請求項8に記載の半導体デバイス製造方法。
  12. 前記部品積層工程において、前記接合面高さに応じて前記超音波ヘッドの超音波出力の大きさを変化させる請求項8に記載の半導体デバイス製造方法。
JP2019062141A 2019-03-28 2019-03-28 半導体デバイス製造システムおよび半導体デバイス製造方法 Active JP7398612B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019062141A JP7398612B2 (ja) 2019-03-28 2019-03-28 半導体デバイス製造システムおよび半導体デバイス製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019062141A JP7398612B2 (ja) 2019-03-28 2019-03-28 半導体デバイス製造システムおよび半導体デバイス製造方法

Publications (2)

Publication Number Publication Date
JP2020161751A true JP2020161751A (ja) 2020-10-01
JP7398612B2 JP7398612B2 (ja) 2023-12-15

Family

ID=72640064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019062141A Active JP7398612B2 (ja) 2019-03-28 2019-03-28 半導体デバイス製造システムおよび半導体デバイス製造方法

Country Status (1)

Country Link
JP (1) JP7398612B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005307169A (ja) * 2004-03-22 2005-11-04 Hitachi Chem Co Ltd フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2009110995A (ja) * 2007-10-26 2009-05-21 Toray Eng Co Ltd 3次元実装方法及び装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005307169A (ja) * 2004-03-22 2005-11-04 Hitachi Chem Co Ltd フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2009110995A (ja) * 2007-10-26 2009-05-21 Toray Eng Co Ltd 3次元実装方法及び装置

Also Published As

Publication number Publication date
JP7398612B2 (ja) 2023-12-15

Similar Documents

Publication Publication Date Title
US7726546B2 (en) Bonding apparatus and bonding method
US10199349B2 (en) Mounting device and mounting method
JP2008218474A5 (ja)
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
KR20180128411A (ko) 반도체 장치의 제조 방법 및 제조 장치
WO2010016570A1 (ja) ボンディング装置、ボンディング装置の補正量算出方法及びボンディング方法
JP4666546B2 (ja) 加圧装置とこれを用いたバンプボンディング装置、貼り付け装置、及び圧着装置
JP2017123423A (ja) 半導体実装装置および半導体実装方法
JP6602022B2 (ja) 実装装置および実装方法
JP7268929B2 (ja) 実装装置及び実装方法
JP7398612B2 (ja) 半導体デバイス製造システムおよび半導体デバイス製造方法
JP5191753B2 (ja) ダイボンダおよびダイボンディング方法
KR102372519B1 (ko) 실장 장치
JP4369528B2 (ja) ボンディング装置及び方法
KR20140071932A (ko) 실장 장치 및 실장 방법
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP2003179101A (ja) 接合装置、半導体装置の製造方法および接合方法
JP2009004462A (ja) 半導体装置の実装方法
JP3365275B2 (ja) ワークの熱圧着方法
JPWO2016125763A1 (ja) 実装装置および実装方法
JP2007234844A (ja) 超音波接合方法
TWI755536B (zh) 接合裝置與接合方法
JP2020074384A (ja) 実装装置および実装方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220111

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20221020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R151 Written notification of patent or utility model registration

Ref document number: 7398612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151