KR20210074292A - 측정 장치 - Google Patents

측정 장치 Download PDF

Info

Publication number
KR20210074292A
KR20210074292A KR1020217010339A KR20217010339A KR20210074292A KR 20210074292 A KR20210074292 A KR 20210074292A KR 1020217010339 A KR1020217010339 A KR 1020217010339A KR 20217010339 A KR20217010339 A KR 20217010339A KR 20210074292 A KR20210074292 A KR 20210074292A
Authority
KR
South Korea
Prior art keywords
insulator
oxide
conductor
transistor
signal
Prior art date
Application number
KR1020217010339A
Other languages
English (en)
Inventor
히데아키 시시도
다카유키 이케다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210074292A publication Critical patent/KR20210074292A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/34—Generating the ultrasonic, sonic or infrasonic waves, e.g. electronic circuits specially adapted therefor
    • G01N29/341—Generating the ultrasonic, sonic or infrasonic waves, e.g. electronic circuits specially adapted therefor with time characteristics
    • G01N29/343—Generating the ultrasonic, sonic or infrasonic waves, e.g. electronic circuits specially adapted therefor with time characteristics pulse waves, e.g. particular sequence of pulses, bursts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/44—Processing the detected response signal, e.g. electronic circuits specially adapted therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/44—Processing the detected response signal, e.g. electronic circuits specially adapted therefor
    • G01N29/4472—Mathematical theories or simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/043—Analysing solids in the interior, e.g. by shear waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/06—Visualisation of the interior, e.g. acoustic microscopy
    • G01N29/0654—Imaging
    • G01N29/069—Defect imaging, localisation and sizing using, e.g. time of flight diffraction [TOFD], synthetic aperture focusing technique [SAFT], Amplituden-Laufzeit-Ortskurven [ALOK] technique
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/07—Analysing solids by measuring propagation velocity or propagation time of acoustic waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22—Details, e.g. general constructional or apparatus details
    • G01N29/24—Probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/34—Generating the ultrasonic, sonic or infrasonic waves, e.g. electronic circuits specially adapted therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/36—Detecting the response signal, e.g. electronic circuits specially adapted therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/44—Processing the detected response signal, e.g. electronic circuits specially adapted therefor
    • G01N29/4409—Processing the detected response signal, e.g. electronic circuits specially adapted therefor by comparison
    • G01N29/4427—Processing the detected response signal, e.g. electronic circuits specially adapted therefor by comparison with stored values, e.g. threshold values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/02—Indexing codes associated with the analysed material
    • G01N2291/023—Solids
    • G01N2291/0231—Composite or layered materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/04—Wave modes and trajectories
    • G01N2291/044—Internal reflections (echoes), e.g. on walls or defects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Abstract

측정 장치의 비용을 저감한다. 측정 장치의 구성을 간략화한다. 더 높은 정도(精度)로 측정할 수 있는 측정 장치를 제공한다. 측정 장치는 송신부와, 수신부와, 제어부와, 표시부를 가지는 구성으로 한다. 제어부는 기억부와 연산부를 가진다. 송신부는 탐촉자에 초음파를 발생시키기 위한 펄스 신호를 출력하는 기능을 가진다. 수신부는 탐촉자로부터 입력되는 입력 신호에 기초하여 제 1 아날로그 데이터를 포함하는 제 1 신호를 생성하고, 제어부에 출력하는 기능을 가진다. 기억부는 제 1 아날로그 데이터를 저장하는 기능을 가진다. 연산부는 기억부에 유지된 제 1 아날로그 데이터에 기초하여 표시부에 출력하는 화상 신호를 생성하는 기능을 가진다. 표시부는 화상 신호에 기초한 화상을 표시하는 기능을 가진다.

Description

측정 장치
본 발명의 일 형태는 측정 장치에 관한 것이다. 본 발명의 일 형태는 검사 장치에 관한 것이다. 본 발명의 일 형태는 초음파를 사용한 검사 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로 들 수 있다. 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
자동차, 전차, 비행기 등의 탈것이나, 빌딩, 철교, 터널 등의 건조물의 내부에 흠이 있는지 여부를 조사하기 위한 수단으로서, 초음파를 사용한 비파괴 검사인 초음파 탐상(探傷) 검사가 있다. 초음파 탐상 검사는 탐촉자라고 불리는 측정 단자로부터 측정 대상물에 초음파를 전반(傳搬)시켰을 때, 흠이 있는 부분과 흠이 없는 부분으로 반사파의 도달 시간이 다른 것을 이용하여, 흠의 유무나 흠의 위치를 조사하는 검사 방법이다.
예를 들어 특허문헌 1에는 펄스 반복 주파수를 변화시킴으로써 더 확실한 검사를 가능하게 하는 초음파 검사 방법이 개시되어 있다.
일본 공개특허공보 특표2000-523000호
본 발명의 일 형태는 측정 장치의 비용을 저감하는 것을 과제 중 하나로 한다. 또는 측정 장치의 구성을 간략화하는 것을 과제 중 하나로 한다. 또는 더 높은 정도(精度)로 측정할 수 있는 측정 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 구성을 가지는 측정 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.
본 발명의 일 형태는 송신부와, 수신부와, 제어부와, 표시부를 가지는 측정 장치이다. 제어부는 기억부와 연산부를 가진다. 송신부는 탐촉자에 초음파를 발생시키기 위한 펄스 신호를 출력하는 기능을 가진다. 수신부는 탐촉자로부터 입력되는 입력 신호에 기초하여 제 1 아날로그 데이터를 포함하는 제 1 신호를 생성하고, 제어부에 출력하는 기능을 가진다. 기억부는 제 1 아날로그 데이터를 저장하는 기능을 가진다. 연산부는 기억부에 유지된 제 1 아날로그 데이터에 기초하여 표시부에 출력하는 화상 신호를 생성하는 기능을 가진다. 표시부는 화상 신호에 기초한 화상을 표시하는 기능을 가진다.
또한 상기에 있어서, 수신부는 증폭부를 가지는 것이 바람직하다. 이때 증폭부는 입력 신호의 전위를 증폭시켜 제 1 아날로그 데이터의 전위를 생성하는 기능을 가지는 것이 바람직하다.
또한 상기에 있어서, 타이밍 회로를 가지는 것이 바람직하다. 이때 타이밍 회로는 제어부로부터의 명령에 따라 제 1 타이밍 신호와, 제 2 타이밍 신호를 생성하는 기능을 가지는 것이 바람직하다. 또한 송신부는 제 1 타이밍 신호에 따라 펄스 신호를 출력하는 기능을 가지고, 수신부는 제 2 타이밍 신호에 따라 탐촉자로부터 입력되는 신호를 샘플링하고, 제 1 아날로그 데이터를 포함하는 제 1 신호를 생성하는 것이 바람직하다.
또한 상기에 있어서, 제 1 신호 선택부와, 송신부를 복수로 가지는 것이 바람직하다. 이때 제 1 신호 선택부는 복수의 송신부로부터 입력되는 복수의 펄스 신호 중, 탐촉자에 출력하는 펄스 신호를 선택하는 기능을 가지는 것이 바람직하다.
또한 상기에 있어서, 제 2 신호 선택부를 가지는 것이 바람직하다. 이때 제 2 신호 선택부는 탐촉자로부터 입력되는 복수의 입력 신호 중, 수신부에 입력하는 입력 신호를 선택하는 기능을 가지는 것이 바람직하다.
또한 상기에 있어서, 표시부는 복수의 화소를 가지는 것이 바람직하다. 이때 제어부가 출력하는 화상 신호는 화소의 좌표에 관련된 제 2 아날로그 데이터를 포함하는 것이 바람직하다. 또한 상기 제 2 아날로그 데이터의 전위는 제 1 아날로그 데이터의 전위와 동등한 것이 바람직하다.
또한 상기에 있어서, 표시부는 레벨시프트 회로를 가지는 것이 바람직하다. 이때 레벨시프트 회로는 제 2 아날로그 데이터의 전위를 레벨시프트시켜, 화소에 입력하는 전위를 생성하는 기능을 가지는 것이 바람직하다.
또한 상기에 있어서, 표시부는 제 2 아날로그 데이터에 기초하여 2차원의 매핑 화상을 표시하는 기능을 가지는 것이 바람직하다.
또한 상기에 있어서, 기억부는 메모리 셀을 가지는 구성으로 할 수 있다. 이때 상기 메모리 셀은 산화물 반도체를 가지는 제 1 트랜지스터를 가지는 것이 바람직하다.
또한 상기에 있어서, 연산부는 아날로그 연산을 실행할 수 있는 연산 회로를 가지는 구성으로 하는 것이 바람직하다. 이때 연산 회로는 산화물 반도체를 가지는 제 2 트랜지스터를 가지는 것이 바람직하다.
본 발명의 일 형태에 따르면, 측정 장치의 비용을 저감할 수 있다. 또는 측정 장치의 구성을 간략화할 수 있다. 또는 더 높은 정도로 측정할 수 있는 측정 장치를 제공할 수 있다. 본 발명의 일 형태는 신규 구성을 가지는 측정 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.
도 1은 측정 장치의 구성예를 설명하는 도면이다.
도 2는 측정 장치의 구성예를 설명하는 도면이다.
도 3의 (A) 및 (B)는 측정 장치의 구성예를 설명하는 도면이다.
도 4의 (A) 및 (B)는 측정 장치의 구성예를 설명하는 도면이다.
도 5의 (A) 및 (B)는 측정 장치의 구성예를 설명하는 도면이다.
도 6의 (A) 내지 (C)는 탐촉자의 구성예를 설명하는 도면이다.
도 7은 측정 장치의 구성예를 설명하는 도면이다.
도 8의 (A) 및 (B)는 기억 장치의 구성예를 설명하는 도면이다.
도 9의 (A) 내지 (H)는 기억 장치의 구성예를 설명하는 도면이다.
도 10의 (A) 및 (B)는 기억 장치의 구성예를 설명하는 도면이다.
도 11은 반도체 장치의 구성예를 설명하는 도면이다.
도 12는 반도체 장치의 구성예를 설명하는 도면이다.
도 13의 (A) 내지 (C)는 반도체 장치의 구성예를 설명하는 도면이다.
이하에서 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태에서 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 본 명세서에서 설명하는 각 도면에 있어서 각 구성요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되지는 않는다.
또한 본 명세서 등에서의 '제 1', '제 2' 등의 서수사는 구성요소의 혼동을 피하기 위하여 붙이는 것이며, 수적으로 한정하는 것이 아니다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 측정 장치의 구성예에 대하여 설명한다.
본 발명의 일 형태는 초음파 탐상 검사 장치 등, 초음파를 사용한 비파괴 검사 장치로서 사용할 수 있는 측정 장치이다. 또한 본 발명의 일 형태에 따르면, 초음파를 사용한 두께 측정 장치, 경도(硬度) 측정 장치, 또는 음속 측정 장치 등도 실현할 수 있다.
[측정 장치의 구성예]
도 1은 본 발명의 일 형태의 측정 장치(10)의 구성을 나타내는 블록도이다. 또한 도 1에서는 측정 장치(10)에 접속되는 탐촉자(40)와, 측정 대상물인 검체(80)를 나타내었다.
측정 장치(10)는 제어부(11), 타이밍 회로부(12), 송신부(13), 수신부(14), 및 표시부(15)를 가진다.
또한 여기서는 측정 장치(10)가 출력 수단으로서 표시부(15)를 가지는 구성으로 하였지만, 표시부(15)를 반드시 가질 필요는 없다. 예를 들어 측정 장치(10)는 표시부(15) 대신에, 측정 데이터나 후술하는 화상 신호 등을 외부 기기에 출력하기 위한 외부 출력 단자 또는 무선 통신부 등의 출력 수단을 가져도 좋다. 또한 측정 장치(10)는 표시부(15)와 상기 출력 수단의 양쪽을 가져도 좋다.
측정 장치(10)에 접속 가능한 탐촉자(40)는 압전 소자(41)를 가진다. 탐촉자(40)는 측정 장치(10)로부터 입력되는 펄스 신호에 따라 압전 소자(41)에 의하여 초음파(51)를 발생시킬 수 있다. 또한 압전 소자(41)는 검체(80)로부터의 반사파(52)를 수신하고, 이것을 전기 신호로 변환할 수 있다. 탐촉자(40)는 상기 전기 신호를 측정 장치(10)의 입력 신호로서 측정 장치(10)에 출력할 수 있다.
도 1에서는, 검체(80)에 탐촉자(40)를 접촉시킨 상태로 초음파를 발생시켜, 검체(80)의 내부에 초음파(51)가 전파하는 상태와, 검체(80)로부터 반사파(52)가 탐촉자(40)에 입력되는 상태를 모식적으로 나타내었다. 검체(80)의 내부에 흠(81)이 없는 데에서는 검체(80)에서의 탐촉자(40)의 접촉면과는 반대 측 면에서 초음파(51)가 반사한다. 한편 흠(81)이 있는 데에서는 흠(81)에서 초음파(51)가 반사한다. 초음파(51)를 발생시킨 시각부터 반사파(52)가 압전 소자(41)에 도달할 때까지 기간이 흠(81)의 유무로 다른 것을 이용하여, 흠(81)의 유무뿐만 아니라, 흠(81)의 위치나 깊이를 조사할 수 있다. 또한 탐촉자(40)를 검체(80)의 표면을 따라 이동시켰을 때의 반사파(52)의 진폭의 차이를 해석함으로써, 흠(81)의 형상이나 크기를 추정할 수 있다.
제어부(11)는 측정 장치(10)가 가지는 각 컴포넌트를 통괄적으로 제어하는 기능을 가진다. 제어부(11)는 적어도 기억부(21)와 연산부(22)를 가진다.
타이밍 회로부(12)는 제어부(11)로부터의 명령에 따라, 송신부(13) 및 수신부(14)에 각각 타이밍 신호(ST1), 타이밍 신호(ST2)를 출력하는 기능을 가진다.
송신부(13)는 탐촉자(40)에 출력하는 펄스 신호를 생성하고 출력하는 기능을 가진다.
도 1에서는, 송신부(13)가 펄스 신호 생성부(31)와 증폭부(32)를 가지는 구성을 나타내었다. 펄스 신호 생성부(31)는 타이밍 신호(ST1)에 따라 펄스 신호를 생성하고, 증폭부(32)에 출력한다. 증폭부(32)는 펄스 신호 생성부(31)에서 생성한 펄스 신호의 진폭을 증폭하고, 탐촉자(40)에 출력하는 기능을 가진다.
수신부(14)는 탐촉자(40)로부터 입력된 아날로그 신호를 샘플링하여 아날로그 데이터를 생성하는 기능과, 샘플링한 아날로그 데이터의 전위를, 제어부(11)의 기억부(21)에 입력하는 데에 적합한 전위로 조정(증폭이라고도 함)하여 아날로그 데이터(D1)를 생성하는 기능과, 생성한 아날로그 데이터(D1)를 제어부(11)에 출력하는 기능을 가진다.
도 1에서는, 수신부(14)가 증폭부(35)를 가지는 구성을 나타내었다. 증폭부(35)는 타이밍 신호(ST2)에 따라, 탐촉자(40)로부터 입력된 아날로그 신호를 샘플링하고, 샘플링하여 얻어진 아날로그 데이터의 전위를 증폭시켜 아날로그 데이터(D1)를 생성하고, 제어부(11)에 출력한다.
여기서 송신부(13)가 출력하는 펄스 신호의 진폭, 주파수, 듀티비, 및 펄스 형상 등을 사용자가 설정할 수 있는 것이 바람직하다. 예를 들어 제어부(11)가 사용자에 의하여 미리 설정된 정보에 따라 타이밍 회로부(12)를 제어함으로써, 원하는 펄스 신호를 출력할 수 있다. 또한 수신부(14)의 샘플링의 타이밍도 마찬가지로, 사용자가 설정할 수 있는 것이 바람직하다. 예를 들어 제어부(11)가 사용자에 의하여 미리 설정된 정보에 따라 타이밍 회로부(12)를 제어함으로써, 입력되는 아날로그 신호를 원하는 타이밍으로 샘플링할 수 있다.
제어부(11)가 가지는 기억부(21)는 아날로그 데이터를 아날로그값으로서 기억하는 기능을 가진다. 제어부(11)는 수신부(14)로부터 입력된 아날로그 데이터(D1)를 디지털 데이터로 변환하지 않고 기억부(21)에 그대로 저장할 수 있다.
여기서 본 명세서 등에 있어서, 아날로그 데이터는 연속한 양(예를 들어 데이터 전위)으로 정보를 나타낸 데이터를 말한다. 한편 디지털 데이터는 이산적인 양으로 정보를 나타낸 데이터를 말한다. 그러므로 2치로 표현한 데이터뿐만 아니라, 3치 이상의 멀티레벨 데이터도 디지털 데이터에 포함된다.
기억부(21)는 하나의 메모리 셀에 아날로그값을 저장할 수 있는 구성으로 하는 것이 바람직하다. 이에 의하여 예를 들어 0 또는 1의 2치의 디지털 데이터를 저장하는 메모리 셀이 적용된 기억부와 비교하여, 메모리 셀 1개당 정보량을 현격히 크게 할 수 있다. 그러므로 기억부(21)에 적용하는 메모리 셀 어레이의 점유 면적을 매우 작게 할 수 있다. 또한 같은 정보량에 대한, 기억부(21)의 데이터의 기록 속도 및 판독 속도를 현격히 빠르게 할 수 있어, 소비전력도 저감할 수 있다.
일례로서, 도 7에는 도 1에서의 기억부(21) 대신에, 디지털 데이터를 저장하는 기억부(21D)를 가지는 구성을 나타내었다.
이때 수신부(14)에는 증폭부(35)에서 생성한 아날로그 데이터(D1)를 디지털 데이터(D1D)로 변환하기 위한 아날로그 디지털 변환부(36)를 제공할 필요가 있다. 그러므로 수신부(14)의 회로 규모가 확대할 뿐만 아니라, 수신부(14)의 소비전력도 커진다.
또한 도 7에 나타낸 구성에서는, 아날로그 데이터(D1)를 이산적인 데이터인 디지털 데이터(D1D)로 변환할 필요가 있기 때문에, 정보의 일부가 결여될 우려가 있다. 디지털 데이터(D1D)의 비트 수가 클수록 정보의 확실도를 높일 수 있지만, 그 만큼 데이터양이 증대될 뿐만 아니라, 아날로그 디지털 변환부(36)의 회로 규모를 크게 할 필요가 있고, 또한 소비전력도 증대된다. 또한 디지털 데이터(D1D)의 비트 수가 클수록 기억부(21D)의 규모도 크게 할 필요가 있고, 또한 제어부(11)의 소비전력도 증대된다.
한편 도 1에 나타낸 측정 장치(10)에서는 도 7에 나타낸 구성과 비교하여, 수신부(14)의 회로 규모를 축소시킬 수 있을 뿐만 아니라, 소비전력도 저감할 수 있다. 또한 제어부(11)의 회로 규모나 소비전력도 저감할 수 있는 경우가 있다. 이러한 구성으로 함으로써, 측정 장치(10)의 부품수를 삭감할 수 있어, 저렴하게 제조할 수 있다. 또한 측정 장치(10)의 소형화, 경량화가 가능하고, 휴대하기 쉬워진다. 특히 탐상 검사의 용도에 있어서는 검사 대상이 건축물이나 터널 등 대규모인 경우도 있기 때문에, 기기의 소형화, 경량화가 매우 중요하다.
특히 기억부(21)에는, 산화물 반도체가 사용된 트랜지스터가 적용된 기억 회로(아날로그 메모리라고도 부름)를 사용하는 것이 바람직하다. 산화물 반도체가 사용된 트랜지스터에 의하여, 오프 상태에서의 누설 전류(오프 전류)를, 실리콘이 사용된 트랜지스터 등에 비하여 매우 낮게 할 수 있기 때문에, 대기 시의 소비전력을 억제할 수 있다. 또한 산화물 반도체가 사용된 트랜지스터로 메모리 셀을 구성함으로써, 상기 메모리 셀에 입력된 아날로그 전위를 장기간에 걸쳐 유지할 수 있기 때문에, 데이터 변동이 발생하기 어려운 아날로그 메모리를 구성할 수 있다.
제어부(11)가 가지는 연산부(22)는 기억부(21)에 저장된 아날로그 데이터(D1)에 기초하여 화상 신호(S0)를 생성하는 기능을 가진다. 제어부(11)는 연산부(22)에서 생성된 화상 신호(S0)를 표시부(15)에 출력할 수 있다. 연산부(22)는 디지털 연산 처리가 가능한 구성으로 하여도 좋지만, 특히 아날로그 연산 처리가 가능한 구성으로 하는 것이 바람직하다. 이에 의하여 기억부(21)에 저장된 아날로그 데이터(D1)를 디지털 데이터로 변환하여 처리할 필요가 없어지기 때문에, 제어부(11)의 회로 규모를 축소할 수 있다.
표시부(15)에 표시할 수 있는 화상으로서는 수신한 초음파의 파형이나, 상기 파형을 해석함으로써 얻어지는 2차원 매핑 화상 등을 포함하는 화상을 들 수 있다. 또한 표시부(15)에 표시하는 정보를 사용자가 선택할 수 있는 것이 바람직하다.
도 2는 표시부(15)의 구성의 일례를 나타낸 블록도이다.
표시부(15)는 화소부(61), 소스 드라이버 회로(62), 게이트 드라이버 회로(63), 및 타이밍 회로(64) 등을 가진다. 화소부(61)는 매트릭스상으로 배치된 복수의 화소(75)를 가진다. 화소부(61)에는, 소스 드라이버 회로(62)로부터 화상 신호(비디오 신호라고도 함)로서 신호(S2)가 입력되는 복수의 소스선(SL)과, 게이트 드라이버 회로(63)로부터 선택 신호로서 신호(G)가 입력되는 복수의 게이트선(GL)이 제공되어 있다.
타이밍 회로(64)는 제어부(11)로부터 입력되는 화상 신호(S0)에 포함되는 동기 신호를 바탕으로, 소스 드라이버 회로(62) 또는 게이트 드라이버 회로(63)에 출력하는 신호(클록 신호(CLKS), 클록 신호(CLKG), 및 스타트 펄스 신호 등)를 생성하는 기능을 가진다. 또한 타이밍 회로(64)는 화상 신호(S0)에서 소스 드라이버 회로(62)에 출력하는 신호(S1)를 생성하는 기능을 가진다.
소스 드라이버 회로(62)는 신호(S1)에서 각 소스선(SL)에 출력하는 신호(S2)를 생성하고, 타이밍 신호(CLKS)에 따라 각 소스선(SL)에 신호(S2)를 순차적으로 출력하는 기능을 가진다. 또한 게이트 드라이버 회로(63)는 타이밍 신호(CLKG)에 따라 각 게이트선(GL)을 순차적으로 선택하고, 선택한 게이트선(GL)에 신호(G)를 출력하는 기능을 가진다.
도 2에는 소스 드라이버 회로(62)가 순차 회로(71)와, 레벨시프트 회로(72)를 가지는 예를 나타내었다. 또한 소스 드라이버 회로(62)는 버퍼 회로 등을 가져도 좋다. 또한 타이밍 회로(64)로부터 입력되는 신호(S1)가 디지털 데이터인 경우에는 D-A 변환 회로를 가지는 구성으로 하여도 좋다.
순차 회로(71)는 예를 들어 시프트 레지스터 회로 및 래치 회로 등을 가진다. 순차 회로(71)에 입력된 신호(S1)는 시프트 레지스터 회로에서 생성된 타이밍 신호에 따라 샘플링되고, 레벨시프트 회로(72)에 출력된다.
레벨시프트 회로(72)는 순차 회로(71)로부터 입력된 신호의 전위를 소스선(SL)에 출력하는 전위로 변환하는 기능을 가진다. 예를 들어 레벨시프트 회로(72)는 입력된 신호의 전압의 진폭을 크게 하여 출력할 수 있다. 레벨시프트 회로(72)를 가짐으로써, 그것보다 상류에 위치하는 회로(예를 들어 순차 회로(71), 타이밍 회로(64) 등)를 저전압으로 구동할 수 있기 때문에, 고속 동작이 용이하게 된다.
여기서 제어부(11)로부터 입력되는 화상 신호(S0)는 아날로그 신호를 포함하는 것이 바람직하다. 즉 화상 신호(S0)는 화소부(61)의 각 화소의 좌표에 관련된 아날로그 데이터(D2)를 포함하는 신호인 것이 바람직하다. 이에 의하여 소스 드라이버 회로(62)에 D-A 변환 회로를 제공할 필요가 없어지기 때문에, 회로 구성을 간략화할 수 있다.
또한 화상 신호(S0)에 포함되는 아날로그 데이터(D2)의 전위는 기억부(21)에 저장된 아날로그 데이터(D1)의 전위와 동등한 것이 바람직하다. 이에 의하여 타이밍 회로(64)나, 소스 드라이버 회로(62)의 순차 회로(71)의 구동 전압(또는 전원 전압)을 기억부(21)의 구동 전압과 공통으로 할 수 있다.
특히 표시부(15)에 표시하는 화상에 2차원 매핑 화상이 포함되는 경우, 2차원 맵의 정보를 각 화소(75)의 휘도로 표현할 수 있다. 이때 화상 신호(S0)에 포함되는 아날로그 데이터(D2)의 전위에 기초하여 화소(75)의 계조(즉 휘도)가 결정되도록 함으로써, 제어부(11)가 가지는 연산부(22)에서의 화상 신호 생성 시의 연산 처리의 부하를 경감할 수 있다. 그리고 소스 드라이버 회로(62)는, 레벨시프트 회로(72)에 의하여 상기 순차 회로(71)로부터 입력되는 아날로그 데이터(D2)의 전위를 변환하고 소스선(SL)에 출력하는 구성으로 하는 것이 바람직하다.
[측정 장치의 변형예]
상기에서는 탐촉자(40)로서 하나의 압전 소자(41)를 가지는 예를 나타내었지만, 이하에서는 2개 이상의 압전 소자(41)를 가지는 탐촉자(40)를 접속할 수 있는 측정 장치의 구성예에 대하여 설명한다. 또한 이하에서는 상기와 중복되고 이를 원용할 수 있는 부분에 대해서는 설명을 생략하는 경우가 있다.
[변형예 1]
도 3의 (A)에 2개의 압전 소자(압전 소자(41a), 압전 소자(41b))를 가지는 탐촉자(40)가 접속된 측정 장치(10a)의 블록도를 나타내었다.
측정 장치(10a)는 상기 측정 장치(10)와 비교하여, 송신부를 2개(송신부(13a), 송신부(13b)), 수신부를 2개(수신부(14a), 수신부(14b)) 가지는 점에서 주로 상이하다. 또한 여기서는 설명을 용이하게 하기 위하여 송신부와 수신부를 각각 2개 가지는 구성으로 하였지만, 탐촉자(40)의 구성에 따라 각각 3개 이상 가져도 좋다.
송신부(13a)는 펄스 신호 생성부(31a)와 증폭부(32a)를 가진다. 송신부(13b)는 펄스 신호 생성부(31b)와 증폭부(32b)를 가진다. 송신부(13a)는 탐촉자(40)의 압전 소자(41a)에 출력하는 펄스 신호를 생성하고 출력하는 기능을 가진다. 송신부(13b)는 압전 소자(41b)에 출력하는 펄스 신호를 생성하고 출력하는 기능을 가진다.
펄스 신호 생성부(31a), 펄스 신호 생성부(31b)는 각각, 타이밍 회로부(12)로부터 각각 개별적으로 입력되는 타이밍 신호(미도시)에 따라 펄스 신호를 생성할 수 있다. 따라서 압전 소자(41a)와 압전 소자(41b)의 각각에 출력하는 펄스 신호의 진폭, 주파수, 듀티비, 및 펄스 형상을 개별적으로 설정할 수 있을 뿐만 아니라, 이 2개의 압전 소자에 펄스 신호를 출력하는 타이밍을 개별적으로 설정할 수 있다. 이에 의하여 다양한 측정 방법을 선택할 수 있어, 범용성이 더 높은 측정 장치(10a)로 할 수 있다.
수신부(14a)는 증폭부(35a)를 가진다. 수신부(14b)는 증폭부(35b)를 가진다. 수신부(14a)는 압전 소자(41a)로 수신한 신호가 입력되고, 이것을 증폭시켜 아날로그 신호로서 제어부(11)에 출력한다. 수신부(14b)는 압전 소자(41b)로 수신한 신호가 입력되고, 이것을 증폭시켜 아날로그 신호로서 제어부(11)에 출력한다.
수신부(14a)와 수신부(14b)는 각각 개별적으로 신호를 수신하고, 제어부(11)에 출력할 수 있다. 그러므로 위치가 다른 2개의 압전 소자(41a)와 압전 소자(41b)로 각각 수신한 반사파(52)의 데이터를 동시에 취득할 수 있다. 이에 의하여 더 다양한 측정 방법을 실현할 수 있고, 또한 정도가 높은 측정 장치(10a)로 할 수 있다.
[변형예 2]
도 3의 (B)에 나타낸 측정 장치(10b)는 2개의 선택 회로(선택 회로(15a), 선택 회로(15b))를 가지는 점에서 상기 측정 장치(10)와 주로 상이하다. 선택 회로(15a), 선택 회로(15b)는 각각, 신호를 선택하여 출력하는 기능을 가지므로, 신호 선택부라고도 부를 수 있다.
선택 회로(15a)는 송신부(13)로부터 입력된 펄스 신호를, 압전 소자(41a) 및 압전 소자(41b) 중 어느 쪽에 출력하는지를 선택하는 기능을 가진다. 선택 회로(15a)에 의하여, 하나의 송신부(13)가 복수의 압전 소자에 펄스 신호를 출력할 수 있기 때문에, 측정 장치의 구성을 간략화할 수 있다.
선택 회로(15b)는 압전 소자(41a) 및 압전 소자(41b)의 각각으로부터 입력되는 신호 중 어느 것을 수신부(14)에 출력하는지를 선택하는 기능을 가진다. 선택 회로(15b)에 의하여, 수신부(14)를 복수 제공할 필요가 없어지기 때문에, 측정 장치의 구성을 간략화할 수 있다.
도 3의 (B)에 나타낸 측정 장치(10b)에서는 예를 들어, 탐촉자(40)가 가지는 복수의 압전 소자를 순차적으로 동작시켜 데이터를 취득하는 측정 방법을 적합하게 사용할 수 있다.
[변형예 3]
도 4의 (A)에 나타낸 측정 장치(10c)는 2개의 송신부(송신부(13a), 송신부(13b))와, 선택 회로(15b)를 가지는 점에서 상기 측정 장치(10)와 주로 상이하다.
측정 장치(10c)는, 압전 소자(41a)와 압전 소자(41b)에 각각 다른 송신부로부터 펄스 신호가 공급되고, 어느 한쪽의 압전 소자로부터의 신호를 아날로그 신호로서 제어부(11)에 출력하는 구성이다.
[변형예 4]
도 4의 (B)에 나타낸 측정 장치(10d)는 선택 회로(15a)와, 2개의 수신부(수신부(14a), 수신부(14b))를 가지는 점에서 상기 측정 장치(10)와 주로 상이하다.
측정 장치(10d)에서는 예를 들어, 압전 소자(41a) 및 압전 소자(41b)로부터 순차적으로 초음파를 발생시켜, 2개의 압전 소자의 정보를 동시에 취득하는 측정 방법 등을 적합하게 사용할 수 있다.
또한 여기서 나타낸 각 변형예에 있어서, 하나의 압전 소자를 송신과 수신의 양쪽으로 사용하는 경우에 대하여 설명하였지만, 2개의 압전 소자 중 한쪽을 송신용으로, 다른 쪽을 수신용으로 사용하여도 좋다. 또한 송신용 압전 소자와 수신용 압전 소자를 복수 나란히 배치한 구성으로 하여도 좋다. 이때 송신용 압전 소자의 개수와 수신용 압전 소자의 개수는 상이하여도 좋고, 어느 한쪽을 1개만으로 하여도 좋다. 예를 들어 송신용 압전 소자를 1개, 수신용 압전 소자를 복수 배치하는 구성으로 하여도 좋다.
[구체적인 예]
이하에서는 측정 장치 및 탐촉자의 더 구체적인 구성예에 대하여 설명한다.
[측정 장치]
도 5의 (A)에 측정 장치(100a)의 외관도를 나타내었다. 측정 장치(100a)는 예를 들어 내장되는 배터리(리튬 이온 전지 등의 이차 전지가 적합함)로 구동할 수 있으며, 휴대할 수 있다. 측정 장치(100a)는 소형, 경량이기 때문에, 대형의 장치를 휴대하기 곤란한 장소에서도 용이하게 초음파 탐상 검사를 수행할 수 있다.
측정 장치(100a)는 하우징(100), 표시부(100), 조작 버튼(100) 등을 가진다. 또한 측정 장치(100a)에는 탐촉자와 접속하기 위한 커넥터 케이블(100)이 접속되어 있다.
또한 측정 장치(100a)의 하우징(100)을 보호하기 위한 보호 부재(100)가 장착되어 있다. 보호 부재(100)로서, 고무 등의 내충격성, 내후성, 내약품성이 높은 재료를 사용함으로써, 다양한 환경하에서의 사용에도 견딜 수 있는 구성으로 할 수 있다.
또한 측정 장치(100a)는 지지 부재(100)를 가진다. 지지 부재(100)는 축 부분을 중심으로 회전될 수 있어, 하우징(100)을 원하는 각도로 기울인 상태로 유지할 수 있다. 또한 지지 부재(100)를 하우징(100)의 상방으로 회전시킴으로써 손잡이로서도 사용할 수 있기 때문에, 휴대가 용이하게 된다.
도 5의 (A)에서는 표시부(100)에 표시하는 화상의 일례로서, 탐촉자로 검출한 초음파의 파형의 화상을 나타내었다. 여기서는 3개의 파형이 관측되어 있으며, 왼쪽부터, 탐촉자로 출력한 초음파의 파형, 검체 내부의 흠으로부터의 반사파(에코라고도 함)의 파형, 및 검체의 이면으로부터의 반사파의 파형을 각각 나타내고 있고, 이 화상에서 검체 내부에 흠이 있는 것을 알 수 있다.
도 5의 (B)에 나타낸 측정 장치(100b)는 핸디형의 측정 장치의 예이다.
측정 장치(100b)는 한 손으로 파지 및 조작할 수 있고, 설치하기 위한 공간이 필요 없기 때문에, 검사 가능한 대상의 폭을 넓힐 수 있다. 또한 측정 장치(100b)는 매우 경량, 소형화될 수 있기 때문에, 장시간의 검사이어도 사용자에게 가해지는 부담을 경감할 수 있다.
또한 측정 장치(100b)의 하우징(100)은, 표시부(100)가 제공되는 부분이, 조작 버튼(100) 등이 제공되며 사용자가 파지하는 부분보다 가로로 긴 형상을 가진다. 이로써 표시부(100)의 면적이 커지므로, 사용자에 제공할 수 있는 정보량을 늘리거나, 더 큰 문자나 화상을 표시할 수 있기 때문에 바람직하다. 또한 표시부(100)는 터치 패널로서의 기능을 가져도 좋다.
도 5의 (B)에서는 표시부(100)에 표시하는 화상의 일례로서, 사각 탐촉자를 사용한 측정 결과의 예를 나타내었다. 표시부(100)의 왼쪽에는 깊이 방향에서의 에코 파형의 강도의 분포가 나타내어져 있다. 또한 오른쪽 아래에는 측정 범위와 관측된 에코 파형의 위치와 강도를 가시화한 화상이 나타내어져 있다. 또한 오른쪽 위에는 관측된 에코 파형의 위치와 강도가, 검체의 표면에 대하여 평행한 2차원 매핑 화상으로서 나타내어져 있다.
[탐촉자]
본 발명의 일 형태의 측정 장치에 사용할 수 있는 탐촉자에 대하여 설명한다.
탐촉자(프로브, 트랜스듀서라고도 함)는 적어도 하나의 진동자(압전 소자)를 가진다. 진동자는 한 쌍의 전극 사이에 압전성을 가지는 유전체가 끼워진 구성을 가진다.
탐촉자로서는 수직 탐촉자 및 사각 탐촉자 등이 있다. 또는 수침 탐촉자를 사용할 수도 있다. 수직 탐촉자는 접촉면에 대하여 수직인 방향으로 초음파를 발하는 소자이고, 이러한 탐촉자를 사용한 탐상 방법을 수직 탐상이라고도 부른다. 한편 사각 탐촉자는 접촉면에 대하여 비스듬한 방향으로 초음파를 발하는 소자이고, 이러한 탐촉자를 사용한 탐상 방법을 사각 탐상이라고도 부른다. 또한 수침 탐촉자는 물 등의 액체에 담근 검체를, 액체를 통하여 측정하기 위한 소자이고, 이러한 탐촉자를 사용한 탐상 방법을 수침 탐상이라고도 부른다.
하나의 진동자를 가지는 1진동자 탐촉자는 이 진동자가 송신용과 수신용의 양쪽을 겸한다. 한편 2개의 진동자를 가지는 2진동자 탐촉자는 한쪽을 송신용으로, 다른 쪽을 수신용으로 나눌 수 있고, 1진동자 탐촉자보다 비교적 얇은 검체에 대하여 적합하게 사용할 수 있다. 또한 복수의 진동자를 1차원 또는 2차원의 어레이상으로 배열한 탐촉자를 사용하여도 좋다.
도 6의 (A)에 수직 탐촉자로서 사용할 수 있는 탐촉자(110a)의 구성예를 나타내었다. 탐촉자(110a)는 진동자(111), 케이스(112), 접촉부(113), 단자부(114), 한 쌍의 배선(115), 댐퍼(116) 등을 가진다.
케이스(112)의 내부에는 진동자(111), 댐퍼(116) 등이 제공되어 있다. 또한 케이스(112)의 일부에 커넥터 케이블(100)을 접속하기 위한 단자부(114)가 제공되어 있다. 도 6의 (A)에 있어서, 단자부(114)에 접속된 상태의 커넥터 케이블(100)을 파선으로 나타내었다.
한 쌍의 배선(115)은 진동자(111)의 한 쌍의 전극(미도시)에 각각 접속되어 있다. 또한 한 쌍의 배선(115)은 단자부(114)에 접속되어 있다.
접촉부(113)는 검체와 접하는 부분이고, 진동자(111)가 발하는 초음파를 검체에 전달할 수 있다.
도 6의 (B)에 사각 탐촉자로서 기능하는 탐촉자(110b)의 구성예를 나타내었다. 탐촉자(110b)는 전달 부재(117)와, 흡음 부재(118)를 가진다.
전달 부재(117)는 진동자(111) 및 접촉부(113)와 접하여 제공되어 있다. 전달 부재(117)의 진동자(111)와 접하는 면은 접촉부(113)의 표면에 대하여 비스듬하게 잘라진 형상을 가진다. 이에 의하여 검체와의 접촉면에 대하여 비스듬한 방향으로 초음파를 발할 수 있다.
또한 전달 부재(117)의 진동자(111) 및 접촉부(113)와 접하지 않는 면에 흡음 부재(118)가 제공되어 있다. 흡음 부재(118)에 의하여, 전달 부재(117)의 표면으로 초음파가 산란하고 노이즈로서 검출되는 것을 억제할 수 있어, 더 높은 정도로 측정을 수행할 수 있다.
도 6의 (C)에는, 2진동자 탐촉자로서 기능하는 탐촉자(110c)의 구성예를 나타내었다. 탐촉자(110c)는 송신 측의 진동자(111a), 수신 측의 진동자(111b), 음향 격리 부재(119), 및 한 쌍의 음향 지연 부재(121) 등을 가진다.
한 쌍의 음향 지연 부재(121)는 각각 진동자와 접하는 면이 접촉부(113)의 표면에 대하여 비스듬하게 잘라진 형상을 가진다. 진동자(111a)와 진동자(111b)는 각각 음향 지연 부재(121)와 접하는 면이 대향하도록 기운 상태로 배치되어 있다.
음향 지연 부재(121)를 제공함으로써 진동자(111a)가 초음파를 발하는 시각과, 진동자(111b)가 초음파를 수신하는 시각 사이에 소정의 시간 차를 둘 수 있다. 이에 의하여 더 높은 정도로 측정을 수행할 수 있다.
또한 한 쌍의 음향 지연 부재(121) 사이에 음향 격리 부재(119)가 제공되어 있다. 음향 격리 부재(119)에 의하여, 송신 측의 진동자(111a)가 발한 초음파가 수신 측의 진동자(111b)에 직접 전달하는 것을 방지할 수 있다.
이상이 탐촉자에 대한 설명이다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 측정 장치가 가지는 제어부, 특히 제어부가 가지는 기억부에 적합하게 사용할 수 있는 기억 장치의 구성예에 대하여 설명한다.
본 실시형태에서는 도 8 및 도 9를 사용하여 본 발명의 일 형태에 따른 산화물을 반도체에 사용한 트랜지스터(이하 OS 트랜지스터라고 부르는 경우가 있음) 및 용량 소자가 적용된 기억 장치(이하 OS 메모리 장치라고 부르는 경우가 있음)에 대하여 설명한다. OS 메모리 장치는 적어도 용량 소자와, 용량 소자의 충방전을 제어하는 OS 트랜지스터를 가지는 기억 장치이다. OS 트랜지스터의 오프 전류는 매우 작기 때문에, OS 메모리 장치는 유지 특성이 우수하고, 비휘발성 메모리로서 기능할 수 있다.
<기억 장치의 구성예>
도 8의 (A)에 OS 메모리 장치의 구성의 일례를 나타내었다. 기억 장치(1400)는 주변 회로(1411) 및 메모리 셀 어레이(1470)를 가진다. 주변 회로(1411)는 행 회로(1420), 열 회로(1430), 출력 회로(1440), 및 컨트롤 로직 회로(1460)를 가진다.
열 회로(1430)는 예를 들어 열 디코더, 프리차지 회로, 감지 증폭기, 기록 회로 등을 가진다. 프리차지 회로는 배선을 프리차지하는 기능을 가진다. 감지 증폭기는 메모리 셀로부터 판독된 데이터 신호를 증폭하는 기능을 가진다. 또한 상기 배선은 메모리 셀 어레이(1470)가 가지는 메모리 셀에 접속되는 배선이고, 자세한 내용은 후술한다. 증폭된 데이터 신호는 출력 회로(1440)를 통하여 데이터 신호(RDATA)로서 기억 장치(1400)의 외부에 출력된다. 또한 행 회로(1420)는, 예를 들어 행 디코더, 워드선 드라이버 회로 등을 가지고, 액세스하는 행을 선택할 수 있다.
기억 장치(1400)에는 외부로부터 전원 전압으로서 저전원 전압(VSS), 주변 회로(1411)용 고전원 전압(VDD), 메모리 셀 어레이(1470)용 고전원 전압(VIL)이 공급된다. 또한 기억 장치(1400)에는 제어 신호(CE, WE, RE), 어드레스 신호(ADDR), 데이터 신호(WDATA)가 외부로부터 입력된다. 어드레스 신호(ADDR)는 행 디코더 및 열 디코더에 입력되고, WDATA는 기록 회로에 입력된다.
컨트롤 로직 회로(1460)는 외부로부터의 입력 신호(CE, WE, RE)를 처리하고, 행 디코더, 열 디코더의 제어 신호를 생성한다. CE는 칩 인에이블 신호이고, WE는 기록 인에이블 신호이고, RE는 판독 인에이블 신호이다. 컨트롤 로직 회로(1460)가 처리하는 신호는 이들에 한정되지 않고, 필요에 따라 다른 제어 신호를 입력하면 좋다.
메모리 셀 어레이(1470)는 매트릭스상으로 배치된 복수의 메모리 셀(MC)과 복수의 배선을 가진다. 또한 메모리 셀 어레이(1470)와 행 회로(1420)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1열에 포함되는 메모리 셀(MC)의 개수 등에 따라 결정된다. 또한 메모리 셀 어레이(1470)와 열 회로(1430)를 접속하는 배선의 수는 메모리 셀(MC)의 구성, 1행에 포함되는 메모리 셀(MC)의 개수 등에 따라 결정된다.
또한 도 8의 (A)에서는 주변 회로(1411)와 메모리 셀 어레이(1470)를 동일한 평면에 형성하는 예를 나타내었지만, 본 실시형태는 이에 한정되는 것이 아니다. 예를 들어 도 8의 (B)에 나타내어진 바와 같이, 주변 회로(1411)의 일부 위에 중첩되도록 메모리 셀 어레이(1470)를 제공하여도 좋다. 예를 들어 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하여도 좋다.
도 9는 상술한 메모리 셀(MC)에 적용할 수 있는 메모리 셀의 구성예를 설명하기 위한 것이다.
[DOSRAM]
도 9의 (A) 내지 (C)에 DRAM의 메모리 셀의 회로 구성예를 나타내었다. 본 명세서 등에서는, 1OS 트랜지스터 1용량 소자형 메모리 셀을 사용한 DRAM을 DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)이라고 부르는 경우가 있다. 도 9의 (A)에 나타내어진 메모리 셀(1471)은 트랜지스터(M1)와 용량 소자(CA)를 가진다. 또한 트랜지스터(M1)는 게이트(톱 게이트라고 부르는 경우가 있음) 및 백 게이트를 가진다.
트랜지스터(M1)의 제 1 단자는 용량 소자(CA)의 제 1 단자에 접속되고, 트랜지스터(M1)의 제 2 단자는 배선(BIL)에 접속되고, 트랜지스터(M1)의 게이트는 배선(WOL)에 접속되고, 트랜지스터(M1)의 백 게이트는 배선(BGL)에 접속되어 있다. 용량 소자(CA)의 제 2 단자는 배선(CAL)에 접속되어 있다.
배선(BIL)은 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(CAL)은 용량 소자(CA)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시 및 판독 시, 배선(CAL)에는 저레벨 전위를 인가하는 것이 바람직하다. 배선(BGL)은 트랜지스터(M1)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써, 트랜지스터(M1)의 문턱 전압을 제어할 수 있다.
또한 메모리 셀(MC)은 메모리 셀(1471)에 한정되지 않고, 회로 구성을 변경할 수 있다. 예를 들어 메모리 셀(MC)은 도 9의 (B)에 나타내어진 메모리 셀(1472)과 같이, 트랜지스터(M1)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)에 접속되는 구성으로 하여도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 9의 (C)에 나타내어진 메모리 셀(1473)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 가지지 않는 트랜지스터(M1)로 구성된 메모리 셀이어도 좋다.
트랜지스터(M1)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M1)의 누설 전류를 매우 낮게 할 수 있다. 즉 기록한 데이터가 트랜지스터(M1)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시의 빈도를 줄일 수 있다. 또한 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 누설 전류가 매우 낮기 때문에, 메모리 셀(1471), 메모리 셀(1472), 메모리 셀(1473)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다.
또한 DOSRAM에서, 메모리 셀 어레이(1470) 아래에 중첩되도록 감지 증폭기를 제공하는 구성으로 하면, 비트선을 짧게 할 수 있다. 이로써 비트선 용량이 작아지고 메모리 셀의 유지 용량을 저감할 수 있다.
[NOSRAM]
도 9의 (D) 내지 (G)에 2트랜지스터 1용량 소자의 게인 셀형 메모리 셀의 회로 구성예를 나타내었다. 도 9의 (D)에 나타내어진 메모리 셀(1474)은 트랜지스터(M2)와 트랜지스터(M3)와 용량 소자(CB)를 가진다. 또한 트랜지스터(M2)는 톱 게이트(단순히 게이트라고 부르는 경우가 있음) 및 백 게이트를 가진다. 본 명세서 등에서는, 트랜지스터(M2)에 OS 트랜지스터를 사용한 게인 셀형 메모리 셀을 가지는 기억 장치를 NOSRAM(Nonvolatile Oxide Semiconductor RAM)이라고 부르는 경우가 있다.
트랜지스터(M2)의 제 1 단자는 용량 소자(CB)의 제 1 단자에 접속되고, 트랜지스터(M2)의 제 2 단자는 배선(WBL)에 접속되고, 트랜지스터(M2)의 게이트는 배선(WOL)에 접속되고, 트랜지스터(M2)의 백 게이트는 배선(BGL)에 접속되어 있다. 용량 소자(CB)의 제 2 단자는 배선(CAL)에 접속되어 있다. 트랜지스터(M3)의 제 1 단자는 배선(RBL)에 접속되고, 트랜지스터(M3)의 제 2 단자는 배선(SL)에 접속되고, 트랜지스터(M3)의 게이트는 용량 소자(CB)의 제 1 단자에 접속되어 있다.
배선(WBL)은 기록 비트선으로서 기능하고, 배선(RBL)은 판독 비트선으로서 기능하고, 배선(WOL)은 워드선으로서 기능한다. 배선(CAL)은 용량 소자(CB)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 데이터의 기록 시, 데이터 유지 중, 데이터의 판독 시, 배선(CAL)에는 저레벨 전위를 인가하는 것이 바람직하다. 배선(BGL)은 트랜지스터(M2)의 백 게이트에 전위를 인가하기 위한 배선으로서 기능한다. 배선(BGL)에 임의의 전위를 인가함으로써, 트랜지스터(M2)의 문턱 전압을 증감시킬 수 있다.
또한 메모리 셀(MC)은 메모리 셀(1474)에 한정되지 않고, 회로 구성을 적절히 변경할 수 있다. 예를 들어 메모리 셀(MC)은 도 9의 (E)에 나타내어진 메모리 셀(1475)과 같이, 트랜지스터(M2)의 백 게이트가 배선(BGL)이 아니라 배선(WOL)에 접속되는 구성으로 하여도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 9의 (F)에 나타내어진 메모리 셀(1476)과 같이, 싱글 게이트 구조의 트랜지스터, 즉 백 게이트를 가지지 않는 트랜지스터(M2)로 구성된 메모리 셀이어도 좋다. 또한 예를 들어 메모리 셀(MC)은 도 9의 (G)에 나타내어진 메모리 셀(1477)과 같이, 배선(WBL)과 배선(RBL)을 하나의 배선(BIL)으로 합친 구성이어도 좋다.
트랜지스터(M2)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M2)의 누설 전류를 매우 낮게 할 수 있다. 이에 의하여, 기록한 데이터가 트랜지스터(M2)에 의하여 장시간 유지될 수 있기 때문에, 메모리 셀의 리프레시의 빈도를 줄일 수 있다. 또한 메모리 셀의 리프레시 동작을 불필요하게 할 수 있다. 또한 누설 전류가 매우 낮기 때문에, 메모리 셀(1474)에서 멀티레벨 데이터 또는 아날로그 데이터를 유지할 수 있다. 메모리 셀(1475) 내지 메모리 셀(1477)도 마찬가지이다.
또한 트랜지스터(M3)는 채널 형성 영역에 실리콘을 포함하는 트랜지스터(이하 Si 트랜지스터라고 부르는 경우가 있음)이어도 좋다. Si 트랜지스터의 도전형은 n채널형이어도 좋고, p채널형이어도 좋다. Si 트랜지스터는 OS 트랜지스터보다 전계 효과 이동도가 높은 경우가 있다. 따라서 판독 트랜지스터로서 기능하는 트랜지스터(M3)로서 Si 트랜지스터를 사용하여도 좋다. 또한 트랜지스터(M3)에 Si 트랜지스터를 사용함으로써, 트랜지스터(M3) 위에 적층하여 트랜지스터(M2)를 제공할 수 있기 때문에, 메모리 셀의 점유 면적을 축소하여, 기억 장치의 고집적화를 도모할 수 있다.
또한 트랜지스터(M3)는 OS 트랜지스터이어도 좋다. 트랜지스터(M2) 및 트랜지스터(M3)로서 OS 트랜지스터를 사용한 경우, 메모리 셀 어레이(1470)의 회로를 n형 트랜지스터만을 사용하여 구성할 수 있다.
또한 도 9의 (H)에 3트랜지스터 1용량 소자의 게인 셀형 메모리 셀의 일례를 나타내었다. 도 9의 (H)에 나타내어진 메모리 셀(1478)은 트랜지스터(M4) 내지 트랜지스터(M6) 및 용량 소자(CC)를 가진다. 용량 소자(CC)는 적절히 제공된다. 메모리 셀(1478)은 배선(BIL), 배선(RWL), 배선(WWL), 배선(BGL), 및 배선(GNDL)에 전기적으로 접속되어 있다. 배선(GNDL)은 저레벨 전위를 인가하는 배선이다. 또한 메모리 셀(1478)을 배선(BIL) 대신에 배선(RBL), 배선(WBL)에 전기적으로 접속하여도 좋다.
트랜지스터(M4)는 백 게이트를 가지는 OS 트랜지스터이고, 백 게이트는 배선(BGL)에 전기적으로 접속되어 있다. 또한 트랜지스터(M4)의 백 게이트와 게이트를 서로 전기적으로 접속하여도 좋다. 또는 트랜지스터(M4)는 백 게이트를 가지지 않아도 된다.
또한 트랜지스터(M5), 트랜지스터(M6)는 각각, n채널형 Si 트랜지스터 또는 p채널형 Si 트랜지스터이어도 좋다. 또는 트랜지스터(M4) 내지 트랜지스터(M6)가 OS 트랜지스터이어도 좋고, 이 경우, 메모리 셀 어레이(1470)의 회로를 n형 트랜지스터만을 사용하여 구성할 수 있다.
트랜지스터(M4)로서 OS 트랜지스터를 사용함으로써, 트랜지스터(M4)의 누설 전류를 매우 낮게 할 수 있다.
또한 본 실시형태에서 설명한 주변 회로(1411), 메모리 셀 어레이(1470) 등의 구성은 상기에 한정되지 않는다. 이들 회로 및 상기 회로에 접속되는 배선, 회로 소자 등의 배치 또는 기능은 필요에 따라 변경, 삭제, 또는 추가되어도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태의 측정 장치가 가지는 제어부 등에 사용할 수 있는 칩에 대하여 설명한다.
본 실시형태에서는 도 10을 사용하여 칩(1200)의 일례를 설명한다. 칩(1200)에는 복수의 회로(시스템)가 실장되어 있다. 이와 같이, 복수의 회로(시스템)를 하나의 칩에 집적하는 기술을 시스템 온 칩(System on Chip: SoC)이라고 부르는 경우가 있다.
도 10의 (A)에 나타내어진 바와 같이, 칩(1200)은 CPU(1211), GPU(1212), 하나 또는 복수의 아날로그 연산부(1213), 하나 또는 복수의 메모리 컨트롤러(1214), 하나 또는 복수의 인터페이스(1215), 하나 또는 복수의 네트워크 회로(1216) 등을 가진다.
칩(1200)에는 범프(미도시)가 제공되고, 도 10의 (B)에 나타내어진 바와 같이, 인쇄 회로 기판(Printed Circuit Board: PCB)(1200)의 제 1 면에 접속된다. 또한 PCB(1200)의 제 1 면의 뒷면에는 복수의 범프(1200)가 제공되고, 마더보드(1200)에 접속된다.
마더보드(1200)에는 DRAM(1221), 플래시 메모리(1222) 등의 기억 장치가 제공되어도 좋다. 예를 들어 DRAM(1221)에 앞의 실시형태에서 설명한 DOSRAM을 사용할 수 있다. 또한 예를 들어 플래시 메모리(1222)에 앞의 실시형태에서 설명한 NOSRAM을 사용할 수 있다.
CPU(1211)는 복수의 CPU 코어를 가지는 것이 바람직하다. 또한 GPU(1212)는 복수의 GPU 코어를 가지는 것이 바람직하다. 또한 CPU(1211) 및 GPU(1212)는 각각 일시적으로 데이터를 저장하는 메모리를 가져도 좋다. 또는 CPU(1211) 및 GPU(1212)에 공통된 메모리가 칩(1200)에 제공되어도 좋다. 상기 메모리에는 상술한 NOSRAM이나 DOSRAM을 사용할 수 있다. 또한 GPU(1212)는 다수의 데이터의 병렬 계산에 적합하고, 화상 처리나 적화 연산(product-sum operation)에 사용할 수 있다. GPU(1212)에 본 발명의 산화물 반도체를 사용한 화상 처리 회로나 적화 연산 회로를 제공함으로써, 화상 처리 및 적화 연산을 저소비전력으로 실행할 수 있다. 또한 CPU(1211) 및 GPU(1212)가 아날로그 연산을 적합하게 실행할 수도 있다.
또한 CPU(1211) 및 GPU(1212)가 동일한 칩에 제공되면, CPU(1211) 및 GPU(1212) 간의 배선을 짧게 할 수 있기 때문에, CPU(1211)로부터 GPU(1212)로의 데이터 전송(轉送), CPU(1211) 및 GPU(1212)가 가지는 메모리 간의 데이터 전송, 그리고 GPU(1212)에서의 연산 후의, GPU(1212)로부터 CPU(1211)로의 연산 결과의 전송을 고속으로 수행할 수 있다.
아날로그 연산부(1213)는 A/D(아날로그/디지털) 변환 회로 및 D/A(디지털/아날로그) 변환 회로 중 한쪽 또는 양쪽을 가진다. 또한 아날로그 연산부(1213)에 상기 적화 연산 회로를 제공하여도 좋다.
메모리 컨트롤러(1214)는 DRAM(1221)의 컨트롤러로서 기능하는 회로 및 플래시 메모리(1222)의 인터페이스로서 기능하는 회로를 가진다.
또한 CPU(1211)나 GPU(1212)로 아날로그 연산을 수행하는 경우에는 메모리 컨트롤러(1214)가, DRAM(1221) 또는 플래시 메모리(1222)와 아날로그 데이터를 통신하는 기능을 가지는 것이 바람직하다.
인터페이스(1215)는 표시 장치, 스피커, 마이크로폰, 카메라, 컨트롤러 등의 외부 접속 기기와의 인터페이스 회로를 가진다. 컨트롤러에는 마우스, 키보드, 게임용 컨트롤러 등이 포함된다. 이와 같은 인터페이스로서, USB(Universal Serial Bus), HDMI(등록 상표)(High-Definition Multimedia Interface) 등을 사용할 수 있다.
네트워크 회로(1216)는 LAN(Local Area Network) 등의 네트워크 회로를 가진다. 또한 네트워크 보안용 회로를 가져도 좋다.
칩(1200)에는 상기 회로(시스템)를 동일한 제조 프로세스로 형성할 수 있다. 그러므로 칩(1200)에 필요한 회로의 개수가 증가하여도 제조 프로세스를 증가시킬 필요가 없어, 칩(1200)을 낮은 비용으로 제작할 수 있다.
GPU(1212)를 가지는 칩(1200)이 제공된 PCB(1200), DRAM(1221), 및 플래시 메모리(1222)가 제공된 마더보드(1200)를 GPU 모듈(1200)이라고 부를 수 있다.
GPU 모듈(1200)은 SoC 기술을 사용한 칩(1200)을 가지기 때문에, 그 크기를 작게 할 수 있다. 또한 화상 처리가 우수하기 때문에, 스마트폰, 태블릿 단말기, 랩톱 PC, 휴대용(들고 다닐 수 있는) 게임기 등의 휴대용 전자 기기에 사용하는 것이 적합하다. 또한 GPU(1212)를 사용한 적화 연산 회로에 의하여, 심층 신경망(DNN), 합성곱 신경망(CNN), 순환 신경망(RNN), 자기 부호화기, 심층 볼츠만 머신(DBM), 심층 신뢰 신경망(DBN) 등의 방법을 실행할 수 있기 때문에, 칩(1200)을 AI 칩으로서, 또는 GPU 모듈(1200)을 AI 시스템 모듈로서 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 측정 장치에 적용할 수 있는 반도체 장치의 구성예에 대하여 설명한다. 이하에서 예시하는 반도체 장치는 특히 제어부가 가지는 기억부에 적용할 수 있다. 또한 이에 한정되지 않고, 연산부 또는 타이밍 회로부 등에도 적용할 수 있다.
도 11에 나타낸 반도체 장치는, 트랜지스터(300)와, 트랜지스터(500)와, 용량 소자(800)를 가진다. 도 13의 (A)는 트랜지스터(500)의 채널 길이 방향의 단면도이고, 도 13의 (B)는 트랜지스터(500)의 채널 폭 방향의 단면도이고, 도 13의 (C)는 트랜지스터(300)의 채널 폭 방향의 단면도이다.
트랜지스터(500)는 채널 형성 영역에 금속 산화물을 가지는 트랜지스터(OS 트랜지스터)이다. 트랜지스터(500)는 오프 전류가 작기 때문에, 이를 반도체 장치가 가지는 OS 트랜지스터에 사용함으로써, 기록된 데이터를 장기간에 걸쳐 유지할 수 있다.
본 실시형태에서 설명하는 반도체 장치는 도 11에 나타낸 바와 같이 트랜지스터(300), 트랜지스터(500), 용량 소자(800)를 가진다. 트랜지스터(500)는 트랜지스터(300) 위쪽에 제공되고, 용량 소자(800)는 트랜지스터(300) 및 트랜지스터(500) 위쪽에 제공되어 있다.
트랜지스터(300)는 기판(311) 위에 제공되고, 도전체(316), 절연체(315), 기판(311)의 일부로 이루어지는 반도체 영역(313), 및 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 가진다. 또한 트랜지스터(300)는 예를 들어 상기 실시형태에서의 메모리가 가지는 트랜지스터 등에 적용할 수 있다.
트랜지스터(300)는, 도 13의 (C)에 나타낸 바와 같이 반도체 영역(313)의 상면 및 채널 폭 방향의 측면이 절연체(315)를 개재(介在)하여 도전체(316)로 덮여 있다. 이와 같이, 트랜지스터(300)를 Fin형으로 함으로써, 실효적인 채널 폭이 증대되어, 트랜지스터(300)의 온 특성을 향상시킬 수 있다. 또한 게이트 전극의 전계의 기여를 높일 수 있기 때문에, 트랜지스터(300)의 오프 특성을 향상시킬 수 있다.
또한 트랜지스터(300)는 p채널형 및 n채널형 중 어느 것이어도 좋다.
반도체 영역(313)의 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(314a) 및 저저항 영역(314b) 등에서 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 Ge(저마늄), SiGe(실리콘 저마늄), GaAs(갈륨 비소), GaAlAs(갈륨 알루미늄 비소) 등을 가지는 재료로 형성하여도 좋다. 결정 격자에 응력을 가하여, 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 GaAs와 GaAlAs 등을 사용함으로써, 트랜지스터(300)를 HEMT(High Electron Mobility Transistor)로 하여도 좋다.
저저항 영역(314a) 및 저저항 영역(314b)은 반도체 영역(313)에 적용되는 반도체 재료에 더하여 비소, 인 등의 n형 도전성을 부여하는 원소 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(316)는 비소, 인 등의 n형 도전성을 부여하는 원소, 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함하는 실리콘 등의 반도체 재료, 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전 재료를 사용할 수 있다.
또한 도전체의 재료에 따라 일함수가 결정되기 때문에, 상기 도전체의 재료를 선택함으로써 트랜지스터의 문턱 전압을 조정할 수 있다. 구체적으로는 도전체에 질화 타이타늄이나 질화 탄탈럼 등의 재료를 사용하는 것이 바람직하다. 또한 도전성과 매립성을 양립하기 위하여 도전체에 텅스텐이나 알루미늄 등의 금속 재료를 적층으로 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 관점에서 바람직하다.
또한 도 11에 나타낸 트랜지스터(300)는 일례이며, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다. 예를 들어 반도체 장치를 OS 트랜지스터만으로 구성하는 경우, 도 12에 나타낸 바와 같이, 트랜지스터(300)의 구성을 산화물 반도체를 사용한 트랜지스터(500)와 같은 구성으로 하면 좋다. 또한 트랜지스터(500)의 자세한 사항에 대해서는 후술한다.
트랜지스터(300)를 덮어 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)가 순차적으로 적층되어 제공되어 있다.
절연체(320), 절연체(322), 절연체(324), 및 절연체(326)로서, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하면 좋다.
또한 본 명세서에서 산화질화 실리콘이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 또한 본 명세서에서 산화질화 알루미늄이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 알루미늄이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
절연체(322)는 그 아래쪽에 제공되는 트랜지스터(300) 등으로 인하여 생기는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP)법 등을 사용한 평탄화 처리에 의하여 평탄화되어 있어도 좋다.
또한 절연체(324)에는 기판(311) 또는 트랜지스터(300) 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소나 불순물이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다.
수소에 대한 배리어성을 가지는 막의 일례로서, 예를 들어 CVD법으로 형성한 질화 실리콘을 사용할 수 있다. 여기서 트랜지스터(500) 등의 산화물 반도체를 가지는 반도체 소자로 수소가 확산됨으로써 상기 반도체 소자의 특성이 저하하는 경우가 있다. 따라서 트랜지스터(500)와 트랜지스터(300) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
수소의 이탈량은 예를 들어 승온 이탈 가스 분석법(TDS) 등을 사용하여 분석할 수 있다. 예를 들어 절연체(324)의 수소의 이탈량은 TDS 분석에서 막의 표면 온도가 50℃ 내지 500℃의 범위에서 수소 원자로 환산한 이탈량이 절연체(324)의 면적당으로 환산하여, 10Х1000atoms/cm2 이하, 바람직하게는 5Х1000atoms/cm2 이하이면 좋다.
또한 절연체(326)는 절연체(324)보다 유전율이 낮은 것이 바람직하다. 예를 들어 절연체(326)의 비유전율은 4 미만이 바람직하고, 3 미만이 더 바람직하다. 또한 예를 들어 절연체(326)의 비유전율은 절연체(324)의 비유전율의 0.7배 이하가 바람직하고, 0.6배 이하가 더 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다.
또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 용량 소자(800) 또는 트랜지스터(500)와 접속되는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서의 기능을 가진다. 또한 플러그 또는 배선으로서의 기능을 가지는 도전체에는 복수의 구조를 통틀어 동일한 부호가 부여되는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선과 접속되는 플러그가 일체물이어도 좋다. 즉 도전체의 일부가 배선으로서 기능하는 경우 및 도전체의 일부가 플러그로서 기능하는 경우도 있다.
각 플러그 및 배선(도전체(328), 도전체(330) 등)의 재료로서는 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전 재료를 단층으로 또는 적층하여 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄이나 구리 등의 저저항 도전 재료로 형성하는 것이 바람직하다. 저저항 도전 재료를 사용함으로써 배선 저항을 낮출 수 있다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어 도 11에서, 절연체(350), 절연체(352), 및 절연체(354)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 트랜지스터(300)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(356)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(350)에는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(356)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히 수소에 대한 배리어성을 가지는 절연체(350)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여, 트랜지스터(300)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
또한 수소에 대한 배리어성을 가지는 도전체로서는 예를 들어 질화 탄탈럼 등을 사용하는 것이 좋다. 또한 질화 탄탈럼과 도전성이 높은 텅스텐을 적층함으로써, 배선으로서의 도전성을 유지한 채, 트랜지스터(300)로부터의 수소의 확산을 억제할 수 있다. 이 경우 수소에 대한 배리어성을 가지는 질화 탄탈럼층이, 수소에 대한 배리어성을 가지는 절연체(350)와 접촉하는 구조인 것이 바람직하다.
절연체(354) 및 도전체(356) 위에 배선층을 제공하여도 좋다. 예를 들어 도 11에서, 절연체(360), 절연체(362), 및 절연체(364)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(360), 절연체(362), 및 절연체(364)에는 도전체(366)가 형성되어 있다. 도전체(366)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(366)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(360)에는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(366)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히 수소에 대한 배리어성을 가지는 절연체(360)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여, 트랜지스터(300)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
절연체(364) 및 도전체(366) 위에 배선층을 제공하여도 좋다. 예를 들어 도 11에서, 절연체(370), 절연체(372), 및 절연체(374)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(370), 절연체(372), 및 절연체(374)에는 도전체(376)가 형성되어 있다. 도전체(376)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(376)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(370)에는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(376)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히 수소에 대한 배리어성을 가지는 절연체(370)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여, 트랜지스터(300)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
절연체(374) 및 도전체(376) 위에 배선층을 제공하여도 좋다. 예를 들어 도 11에서, 절연체(380), 절연체(382), 및 절연체(384)가 순차적으로 적층되어 제공되어 있다. 또한 절연체(380), 절연체(382), 및 절연체(384)에는 도전체(386)가 형성되어 있다. 도전체(386)는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(386)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(380)에는, 절연체(324)와 마찬가지로 수소에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 도전체(386)는 수소에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히 수소에 대한 배리어성을 가지는 절연체(380)가 가지는 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성에 의하여, 트랜지스터(300)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
상기에서, 도전체(356)를 포함하는 배선층, 도전체(366)를 포함하는 배선층, 도전체(376)를 포함하는 배선층, 및 도전체(386)를 포함하는 배선층에 대하여 설명하였지만, 본 실시형태에 따른 반도체 장치는 이에 한정되는 것이 아니다. 도전체(356)를 포함하는 배선층과 같은 배선층을 3층 이하로 하여도 좋고, 도전체(356)를 포함하는 배선층과 같은 배선층을 5층 이상으로 하여도 좋다.
절연체(384) 위에는 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)가 순차적으로 적층되어 제공되어 있다. 절연체(510), 절연체(512), 절연체(514), 및 절연체(516) 중 어느 것은 산소나 수소에 대하여 배리어성이 있는 물질을 사용하는 것이 바람직하다.
예를 들어 절연체(510) 및 절연체(514)에는, 예를 들어 기판(311) 또는 트랜지스터(300)를 제공하는 영역 등으로부터 트랜지스터(500)를 제공하는 영역으로 수소나 불순물이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다. 따라서 절연체(324)와 같은 재료를 사용할 수 있다.
수소에 대한 배리어성을 가지는 막의 일례로서, CVD법으로 형성한 질화 실리콘을 사용할 수 있다. 여기서 트랜지스터(500) 등의 산화물 반도체를 가지는 반도체 소자로 수소가 확산됨으로써 상기 반도체 소자의 특성이 저하하는 경우가 있다. 따라서 트랜지스터(500)와 트랜지스터(300) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
또한 수소에 대한 배리어성을 가지는 막으로서, 예를 들어 절연체(510) 및 절연체(514)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히 산화 알루미늄은 산소와, 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 높다. 따라서 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에서 수소, 수분 등의 불순물의 트랜지스터(500)로의 혼입을 방지할 수 있다. 또한 트랜지스터(500)를 구성하는 산화물로부터의 산소의 방출을 억제할 수 있다. 그러므로 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한 예를 들어 절연체(512) 및 절연체(516)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(512) 및 절연체(516)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)에는 도전체(518), 및 트랜지스터(500)를 구성하는 도전체(예를 들어 도전체(500)) 등이 매립되어 있다. 또한 도전체(518)는 용량 소자(800) 또는 트랜지스터(300)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(518)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
특히 절연체(510) 및 절연체(514)와 접촉하는 영역의 도전체(518)는 산소, 수소, 및 물에 대한 배리어성을 가지는 도전체인 것이 바람직하다. 상기 구성에 의하여, 트랜지스터(300)와 트랜지스터(500)를 산소, 수소, 및 물에 대한 배리어성을 가지는 층에 의하여 분리할 수 있어, 트랜지스터(300)로부터 트랜지스터(500)로의 수소의 확산을 억제할 수 있다.
절연체(516) 위쪽에는 트랜지스터(500)가 제공되어 있다.
도 13의 (A), (B)에 나타낸 바와 같이, 트랜지스터(500)는 절연체(514) 및 절연체(516)에 매립되도록 배치된 도전체(500)와, 절연체(516) 및 도전체(500) 위에 배치된 절연체(520)와, 절연체(520) 위에 배치된 절연체(522)와, 절연체(522) 위에 배치된 절연체(524)와, 절연체(524) 위에 배치된 산화물(530a)과, 산화물(530a) 위에 배치된 산화물(530b)과, 산화물(530b) 위에 서로 떨어져 배치된 도전체(542a) 및 도전체(542b)와, 도전체(542a) 및 도전체(542b) 위에 배치되고 도전체(542a)와 도전체(542b) 사이에 중첩하여 개구가 형성된 절연체(580)와, 개구 바닥면 및 측면에 배치된 산화물(530c)과, 산화물(530c) 형성면에 배치된 절연체(550)와, 절연체(550) 형성면에 배치된 도전체(560)를 가진다.
또한 도 13의 (A), (B)에 나타낸 바와 같이, 산화물(530a), 산화물(530b), 도전체(542a), 및 도전체(542b)와 절연체(580) 사이에 절연체(544)가 배치되는 것이 바람직하다. 또한 도 13의 (A), (B)에 나타낸 바와 같이, 도전체(560)는 절연체(550)의 내측에 제공된 도전체(560a)와 도전체(560a)의 내측에 매립되도록 제공된 도전체(560b)를 가지는 것이 바람직하다. 또한 도 13의 (A), (B)에 나타낸 바와 같이, 절연체(580), 도전체(560), 및 절연체(550) 위에 절연체(574)가 배치되는 것이 바람직하다.
또한 이하에서, 산화물(530a), 산화물(530b), 및 산화물(530c)을 통틀어 산화물(530)이라고 하는 경우가 있다.
또한 트랜지스터(500)에서 채널이 형성되는 영역과 그 근방에서, 산화물(530a), 산화물(530b), 및 산화물(530c)의 3층을 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 산화물(530b)의 단층, 산화물(530b)과 산화물(530a)의 2층 구조, 산화물(530b)과 산화물(530c)의 2층 구조, 또는 4층 이상의 적층 구조를 제공하는 구성으로 하여도 좋다. 또한 트랜지스터(500)에서는, 도전체(560)를 2층의 적층 구조로서 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(560)가 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다. 또한 도 11, 도 13의 (A)에 나타낸 트랜지스터(500)는 일례이고, 그 구조에 한정되지 않고, 회로 구성이나 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다.
여기서 도전체(560)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(542a) 및 도전체(542b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(560)는 절연체(580)의 개구, 및 도전체(542a)와 도전체(542b) 사이의 영역에 매립되도록 형성된다. 도전체(560), 도전체(542a), 및 도전체(542b)의 배치는, 절연체(580)의 개구에 대하여 자기 정합(self-aligned)적으로 선택된다. 즉 트랜지스터(500)에서, 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치시킬 수 있다. 따라서 도전체(560)를 위치를 맞추기 위한 마진의 제공없이 형성할 수 있기 때문에, 트랜지스터(500)의 점유 면적의 축소를 도모할 수 있다. 이로써 반도체 장치의 미세화, 고집적화를 도모할 수 있다.
또한 도전체(560)가 도전체(542a)와 도전체(542b) 사이의 영역에 자기 정합적으로 형성되기 때문에, 도전체(560)는 도전체(542a) 또는 도전체(542b)와 중첩되는 영역을 가지지 않는다. 이로써 도전체(560)와 도전체(542a) 및 도전체(542b) 사이에 형성되는 기생 용량을 저감할 수 있다. 따라서 트랜지스터(500)의 스위칭 속도를 향상시키고, 높은 주파수 특성을 가지게 할 수 있다.
도전체(560)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(500)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우 도전체(500)에 인가하는 전위를 도전체(560)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(500)의 문턱 전압을 제어할 수 있다. 특히 도전체(500)에 음의 전위를 인가함으로써, 트랜지스터(500)의 문턱 전압을 0V보다 크게 하고, 오프 전류를 저감할 수 있다. 따라서 도전체(500)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전체(560)에 인가하는 전위가 0V일 때의 드레인 전류를 작게 할 수 있다.
도전체(500)는 산화물(530) 및 도전체(560)와 중첩되도록 배치된다. 이에 의하여, 도전체(560) 및 도전체(500)에 전위를 인가한 경우, 도전체(560)로부터 발생하는 전계와 도전체(500)로부터 발생하는 전계가 연결되고, 산화물(530)에 형성되는 채널 형성 영역을 덮을 수 있다. 본 명세서 등에서 제 1 게이트 전극 및 제 2 게이트 전극의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한 도전체(500)는 도전체(518)와 같은 구성이고, 절연체(514) 및 절연체(516)의 개구의 내벽에 접촉하여 도전체(500a)가 형성되고, 그 내측에 도전체(500b)가 형성된다. 또한 트랜지스터(500)에서는 도전체(500a) 및 도전체(500b)를 적층하는 구성에 대하여 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(500)는 단층 또는 3층 이상의 적층 구조로 제공하는 구성을 가져도 좋다.
여기서 도전체(500a)에는 수소 원자, 수소 분자, 물 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 도전 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 도전 재료를 사용하는 것이 바람직하다. 또한 본 명세서에서, 불순물 또는 산소의 확산을 억제하는 기능이란 상기 불순물 및 상기 산소 중 어느 하나 또는 모두의 확산을 억제하는 기능으로 한다.
예를 들어 도전체(500a)가 산소의 확산을 억제하는 기능을 가짐으로써, 도전체(500b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다.
또한 도전체(500)가 배선의 기능을 겸하는 경우, 도전체(500b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는, 도전성이 높은 도전 재료를 사용하는 것이 바람직하다. 그 경우, 도전체(500)는 반드시 제공하지 않아도 된다. 또한 도전체(500b)를 단층으로 도시하였지만, 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전 재료의 적층으로 하여도 좋다.
절연체(520), 절연체(522), 절연체(524), 및 절연체(550)는 제 2 게이트 절연막으로서의 기능을 가진다.
여기서 산화물(530)과 접촉하는 절연체(524)에는 화학량론적 조성을 만족하는 산소보다 많은 산소를 포함하는 절연체를 사용하는 것이 바람직하다. 즉 절연체(524)에는 과잉 산소 영역이 형성되어 있는 것이 바람직하다. 이와 같은 과잉 산소를 포함하는 절연체를 산화물(530)에 접촉하여 제공함으로써, 산화물(530) 내의 산소 결손을 저감하여, 트랜지스터(500)의 신뢰성을 향상시킬 수 있다.
과잉 산소 영역을 가지는 절연체로서, 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0Х1000atoms/cm3 이상, 바람직하게는 1.0Х1000atoms/cm3 이상, 더 바람직하게는 2.0Х1000atoms/cm3 이상, 또는 3.0Х1000atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시에서의 막의 표면 온도로서는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
또한 절연체(524)가 과잉 산소 영역을 가지는 경우, 절연체(522)는 산소(예를 들어 산소 원자, 산소 분자 등)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다.
절연체(522)가 산소나 불순물의 확산을 억제하는 기능을 가짐으로써, 산화물(530)이 가지는 산소는 절연체(520) 측으로 확산되지 않아 바람직하다. 또한 절연체(524)나 산화물(530)이 가지는 산소와 도전체(500)가 반응하는 것을 억제할 수 있다.
절연체(522)에는, 예를 들어 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트), 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 소위 high-k 재료를 포함한 절연체를 단층 또는 적층으로 사용하는 것이 바람직하다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연막으로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서, 트랜지스터 동작 시의 게이트 전위의 저감이 가능해진다.
특히 불순물 및 산소 등의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(522)를 형성한 경우, 절연체(522)는 산화물(530)로부터의 산소의 방출이나, 트랜지스터(500)의 주변부로부터 산화물(530)로의 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층하여 사용하여도 좋다.
또한 절연체(520)는 열적으로 안정적인 것이 바람직하다. 예를 들어 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 적합하다. 또한 high-k 재료의 절연체를 산화 실리콘 또는 산화질화 실리콘과 조합함으로써, 열적으로 안정적이며 비유전율이 높은 적층 구조의 절연체(520)나 절연체(526)를 얻을 수 있다.
또한 도 13의 (A), (B)의 트랜지스터(500)에서는, 3층의 적층 구조로 이루어진 제 2 게이트 절연막으로서 절연체(520), 절연체(522), 및 절연체(524)가 도시되어 있지만, 제 2 게이트 절연막은 단층, 2층, 또는 4층 이상의 적층 구조를 가져도 좋다. 그 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다.
트랜지스터(500)는, 채널 형성 영역을 포함하는 산화물(530)에, 산화물 반도체로서 기능하는 금속 산화물을 사용하는 것이 바람직하다. 예를 들어 산화물(530)로서 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 특히 산화물(530)로서 적용할 수 있는 In-M-Zn 산화물은 후술하는 CAAC-OS, CAC-OS인 것이 바람직하다. 또한 산화물(530)로서 In-Ga 산화물, In-Zn 산화물을 사용하여도 좋다.
산화물(530)에서, 채널 형성 영역으로서 기능하는 금속 산화물로서는 밴드갭이 2eV 이상, 바람직하게는 2.5eV 이상의 것을 사용하는 것이 바람직하다. 이와 같이, 밴드갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
산화물(530)은 산화물(530b) 아래에 산화물(530a)을 가짐으로써, 산화물(530a)보다 아래쪽에 형성된 구조물로부터 산화물(530b)로의 불순물의 확산을 억제할 수 있다. 또한 산화물(530b) 위에 산화물(530c)을 가짐으로써, 산화물(530c)보다 위쪽에 형성된 구조물로부터 산화물(530b)로의 불순물의 확산을 억제할 수 있다.
또한 산화물(530)은 각 금속 원자의 원자수비가 상이한 산화물로 이루어지는 적층 구조를 가지는 것이 바람직하다. 구체적으로는 산화물(530a)에 사용하는 금속 산화물에서, 구성 원소 중의 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 구성 원소 중의 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(530a)에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(530b)에 사용하는 금속 산화물에서 원소 M에 대한 In의 원자수비가 산화물(530a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다. 또한 산화물(530c)은 산화물(530a) 또는 산화물(530b)에 사용할 수 있는 금속 산화물을 사용할 수 있다.
또한 산화물(530a) 및 산화물(530c)의 전도대 하단의 에너지가 산화물(530b)의 전도대 하단의 에너지보다 높은 것이 바람직하다. 또한 바꿔 말하면 산화물(530a) 및 산화물(530c)의 전자 친화력이 산화물(530b)의 전자 친화력보다 작은 것이 바람직하다.
여기서 산화물(530a), 산화물(530b), 및 산화물(530c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화한다. 바꿔 말하면 산화물(530a), 산화물(530b), 및 산화물(530c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고 할 수도 있다. 이와 같이 하기 위해서는, 산화물(530a)과 산화물(530b)의 계면 및 산화물(530b)과 산화물(530c)의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는 산화물(530a)과 산화물(530b), 산화물(530b)과 산화물(530c)이, 산소 이외에 공통의 원소를 가짐으로써(주성분으로 함으로써), 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(530b)이 In-Ga-Zn 산화물인 경우, 산화물(530a) 및 산화물(530c)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하는 것이 좋다.
이때 캐리어의 주된 경로는 산화물(530b)이다. 산화물(530a), 산화물(530c)을 상술한 구성으로 함으로써, 산화물(530a)과 산화물(530b)의 계면, 및 산화물(530b)과 산화물(530c)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아져, 트랜지스터(500)는 높은 온 전류를 얻을 수 있다.
산화물(530b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(542a) 및 도전체(542b)가 제공된다. 도전체(542a) 및 도전체(542b)로서는 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 질화 탄탈럼 등의 금속 질화물막은 수소 또는 산소에 대한 배리어성을 가지기 때문에 바람직하다.
또한 도 13에서는 도전체(542a) 및 도전체(542b)를 단층 구조로서 나타내었지만, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어 질화 탄탈럼막과 텅스텐막을 적층하는 것이 좋다. 또한 타이타늄막과 알루미늄막을 적층하여도 좋다. 또한 텅스텐막 위에 알루미늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 위에 구리막을 적층하는 2층 구조, 텅스텐막 위에 구리막을 적층하는 2층 구조로 하여도 좋다.
또한 타이타늄막 또는 질화 타이타늄막과, 그 타이타늄막 또는 질화 타이타늄막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막과, 그 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩시켜 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성하는 3층 구조 등이 있다. 또한 산화 인듐, 산화 주석, 또는 산화 아연을 포함하는 투명 도전 재료를 사용하여도 좋다.
또한 도 13의 (A)에 나타낸 바와 같이, 산화물(530)과 도전체(542a)(도전체(542b)) 사이의 계면과 그 근방에는, 저저항 영역으로서 영역(543a) 및 영역(543b)이 형성되는 경우가 있다. 이때 영역(543a)은 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 영역(543b)은 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능한다. 또한 영역(543a)과 영역(543b) 사이의 영역에 채널 형성 영역이 형성된다.
상기 도전체(542a)(도전체(542b))를 산화물(530)과 접촉하도록 제공함으로써, 영역(543a)(영역(543b))의 산소 농도가 저감되는 경우가 있다. 또한 영역(543a)(영역(543b))에, 도전체(542a)(도전체(542b))에 포함되는 금속과, 산화물(530)의 성분을 포함하는 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 영역(543a)(영역(543b))의 캐리어 농도가 증가하여 영역(543a)(영역(543b))은 저저항 영역이 된다.
절연체(544)는 도전체(542a) 및 도전체(542b)를 덮도록 제공되어, 도전체(542a) 및 도전체(542b)의 산화를 억제한다. 이때 절연체(544)는 산화물(530)의 측면을 덮어 절연체(524)와 접촉하도록 제공되어도 좋다.
절연체(544)로서 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 네오디뮴, 란타넘, 또는 마그네슘 등에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 또한 절연체(544)로서 질화산화 실리콘 또는 질화 실리콘 등도 사용할 수 있다.
특히 절연체(544)로서 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체인, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 특히 하프늄 알루미네이트는 산화 하프늄막보다 내열성이 높다. 그러므로 나중의 공정에서의 열처리에서, 결정화하기 어렵기 때문에 바람직하다. 또한 도전체(542a) 및 도전체(542b)가 내산화성을 가지는 재료인 경우, 또는 산소를 흡수하여도 도전성이 현저히 저하하지 않는 경우에는 절연체(544)는 필수 구성이 아니다. 요구되는 트랜지스터 특성에 따라 적절히 설계하면 좋다.
절연체(544)를 가짐으로써, 절연체(580)에 포함되는 물 및 수소 등의 불순물이 산화물(530c), 절연체(550)를 통하여 산화물(530b)로 확산되는 것을 억제할 수 있다. 또한 절연체(580)가 가지는 과잉 산소에 의하여 도전체(560)가 산화되는 것을 억제할 수 있다.
절연체(550)는 제 1 게이트 절연막으로서 기능한다. 절연체(550)는 산화물(530c)의 내측(상면 및 측면)에 접촉하여 배치되는 것이 바람직하다. 절연체(550)는, 상술한 절연체(524)와 마찬가지로, 산소를 과잉으로 포함하고 또한 가열에 의하여 산소가 방출되는 절연체를 사용하여 형성되는 것이 바람직하다.
구체적으로는 과잉 산소를 포함하는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 포함하는 산화 실리콘을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이기 때문에 바람직하다.
가열에 의하여 산소가 방출되는 절연체를 절연체(550)로서 산화물(530c)의 상면에 접촉하여 제공함으로써, 절연체(550)로부터 산화물(530c)을 통하여 산화물(530b)의 채널 형성 영역에 효과적으로 산소를 공급할 수 있다. 또한 절연체(524)와 마찬가지로, 절연체(550) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(550)의 막 두께는, 1nm 이상 20nm 이하로 하는 것이 바람직하다.
또한 절연체(550)가 가지는 과잉 산소를 효율적으로 산화물(530)에 공급하기 위하여 절연체(550)와 도전체(560) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(550)로부터 도전체(560)로의 산소 확산을 억제하는 것이 바람직하다. 산소의 확산을 억제하는 금속 산화물을 제공함으로써, 절연체(550)로부터 도전체(560)로의 과잉 산소의 확산이 억제된다. 즉 산화물(530)에 공급하는 과잉 산소량의 감소를 억제할 수 있다. 또한 과잉 산소로 인한 도전체(560)의 산화를 억제할 수 있다. 상기 금속 산화물로서는 절연체(544)에 사용할 수 있는 재료를 사용하면 좋다.
또한 절연체(550)는 제 2 게이트 절연막과 마찬가지로 적층 구조를 가져도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연막의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있으므로, 게이트 절연막으로서 기능하는 절연체를 high-k 재료와 열적으로 안정적인 재료의 적층 구조로 함으로써, 물리적 막 두께를 유지하면서, 트랜지스터 동작 시의 게이트 전위의 저감이 가능해진다. 또한 열적으로 안정적이며 비유전율이 높은 적층 구조로 할 수 있다.
제 1 게이트 전극으로서 기능하는 도전체(560)는, 도 13의 (A), (B)에서는 2층 구조로서 나타내었지만, 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전 재료를 사용하는 것이 바람직하다. 도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(550)에 포함되는 산소로 인하여 도전체(560b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전 재료로서는 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 도전체(560a)로서, 산화물(530)에 적용할 수 있는 산화물 반도체를 사용할 수 있다. 그 경우, 도전체(560b)를 스퍼터링법으로 성막함으로써, 도전체(560a)의 전기 저항값을 저하시켜 도전체로 할 수 있다. 이를 OC(Oxide Conductor) 전극이라고 부를 수 있다.
또한 도전체(560b)는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전 재료를 사용하는 것이 바람직하다. 또한 도전체(560b)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전 재료를 사용할 수 있다. 또한 도전체(560b)는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전 재료의 적층 구조로 하여도 좋다.
절연체(580)는 절연체(544)를 개재하여 도전체(542a) 및 도전체(542b) 위에 제공된다. 절연체(580)는 과잉 산소 영역을 가지는 것이 바람직하다. 예를 들어 절연체(580)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등을 가지는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히 산화 실리콘 및 공공을 가지는 산화 실리콘은 나중의 공정에서 용이하게 과잉 산소 영역을 형성할 수 있으므로 바람직하다.
절연체(580)는 과잉 산소 영역을 가지는 것이 바람직하다. 가열에 의하여 산소가 방출되는 절연체(580)를 산화물(530c)과 접촉하여 제공함으로써, 절연체(580) 내의 산소를 산화물(530c)을 통하여 산화물(530)에 효율적으로 공급할 수 있다. 또한 절연체(580) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(580)의 개구는 도전체(542a)와 도전체(542b) 사이의 영역과 중첩하여 형성된다. 이에 의하여, 도전체(560)는 절연체(580)의 개구, 및 도전체(542a)와 도전체(542b) 사이의 영역에 매립되도록 형성된다.
반도체 장치를 미세화하기 위하여 게이트 길이를 짧게 하는 것이 요구되지만, 도전체(560)의 도전성이 낮아지지 않도록 할 필요가 있다. 이를 위하여 도전체(560)의 막 두께를 두껍게 하면, 도전체(560)는 종횡비가 높은 형상이 될 수 있다. 본 실시형태에서는 도전체(560)를 절연체(580)의 개구에 매립되도록 제공하기 때문에, 도전체(560)를 종횡비가 높은 형상으로 하여도 공정 중에 도전체(560)가 무너지는 일 없이 형성할 수 있다.
절연체(574)는 절연체(580)의 상면, 도전체(560)의 상면, 및 절연체(550)의 상면에 접촉하여 제공되는 것이 바람직하다. 절연체(574)를 스퍼터링법으로 성막함으로써, 절연체(550) 및 절연체(580)에 과잉 산소 영역을 제공할 수 있다. 이로써 이 과잉 산소 영역으로부터 산화물(530) 내에 산소를 공급할 수 있다.
예를 들어 절연체(574)로서 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 또는 마그네슘 등에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다.
특히 산화 알루미늄은 배리어성이 높아 0.5nm 이상 3.0nm 이하의 박막이어도 수소 및 질소의 확산을 억제할 수 있다. 따라서 스퍼터링법으로 성막한 산화 알루미늄은 산소 공급원이면서 수소 등의 불순물의 배리어막으로서의 기능도 가질 수 있다.
또한 절연체(574) 위에 층간막으로서 기능하는 절연체(581)를 제공하는 것이 바람직하다. 절연체(581)는 절연체(524) 등과 마찬가지로 막 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
또한 절연체(581), 절연체(574), 절연체(580), 및 절연체(544)에 형성된 개구에 도전체(540a) 및 도전체(540b)를 배치한다. 도전체(540a) 및 도전체(540b)는 도전체(560)를 끼워 대향하여 제공된다. 도전체(540a) 및 도전체(540b)는 후술하는 도전체(546) 및 도전체(548)와 같은 구성이다.
절연체(581) 위에는 절연체(582)가 제공되어 있다. 절연체(582)는 산소나 수소에 대하여 배리어성이 있는 물질을 사용하는 것이 바람직하다. 따라서 절연체(582)에는 절연체(514)와 같은 재료를 사용할 수 있다. 예를 들어 절연체(582)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히 산화 알루미늄은 산소와, 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 높다. 따라서 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에서 수소, 수분 등의 불순물의 트랜지스터(500)로의 혼입을 방지할 수 있다. 또한 트랜지스터(500)를 구성하는 산화물로부터의 산소의 방출을 억제할 수 있다. 그러므로 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한 절연체(582) 위에는 절연체(586)가 제공되어 있다. 절연체(586)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(586)로서 산화 실리콘막이나 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(520), 절연체(522), 절연체(524), 절연체(544), 절연체(580), 절연체(574), 절연체(581), 절연체(582), 및 절연체(586)에는 도전체(546) 및 도전체(548) 등이 매립되어 있다.
도전체(546) 및 도전체(548)는 용량 소자(800), 트랜지스터(500), 또는 트랜지스터(300)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(546) 및 도전체(548)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
이어서, 트랜지스터(500) 위쪽에는 용량 소자(800)가 제공되어 있다. 용량 소자(800)는 도전체(810)와, 도전체(820)와, 절연체(830)를 가진다.
또한 도전체(546) 및 도전체(548) 위에 도전체(812)를 제공하여도 좋다. 도전체(812)는 트랜지스터(500)와 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(810)는 용량 소자(800)의 전극으로서의 기능을 가진다. 또한 도전체(812) 및 도전체(810)는 동시에 형성할 수 있다.
도전체(812) 및 도전체(810)에는 몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 스칸듐에서 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 탄탈럼막, 질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 또는 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 도전 재료를 적용할 수도 있다.
도 11에서는, 도전체(812) 및 도전체(810)를 단층 구조로서 나타내었지만, 상기 구성에 한정되지 않고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어 배리어성을 가지는 도전체와 도전성이 높은 도전체 사이에, 배리어성을 가지는 도전체 및 도전성이 높은 도전체에 대하여 밀착성이 높은 도전체를 형성하여도 좋다.
절연체(830)를 개재하여 도전체(810)와 중첩되도록 도전체(820)를 제공한다. 또한 도전체(820)는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전 재료를 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐이나 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 또한 도전체 등의 다른 구조와 동시에 형성하는 경우에는 저저항 금속 재료인 Cu(구리)나 Al(알루미늄) 등을 사용하면 좋다.
도전체(820) 및 절연체(830) 위에는 절연체(840)가 제공되어 있다. 절연체(840)는 절연체(320)와 같은 재료를 사용하여 제공할 수 있다. 또한 절연체(840)는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다.
본 구조를 사용함으로써, 산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치에서, 전기 특성의 변동을 억제하면서 신뢰성을 향상시킬 수 있다. 또는 산화물 반도체를 가지는 트랜지스터를 사용한 기억 장치, 연산 장치 등에서 미세화 또는 고집적화를 도모할 수 있다.
[금속 산화물]
이하에서는 트랜지스터의 채널이 형성되는 반도체층(산화물(530))에 적용할 수 있는 금속 산화물에 대하여 설명한다.
또한 본 명세서 등에서는 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 가지는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다. 예를 들어 아연 산질화물(ZnON) 등의 질소를 가지는 금속 산화물을 반도체층에 사용하여도 좋다.
또한 본 명세서 등에서 CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
예를 들어 반도체층에는 CAC(Cloud-Aligned Composite)-OS를 사용할 수 있다.
CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 반도체층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 정공)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드갭을 가지는 성분으로 구성된다. 예를 들어 CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과, 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용하고, 내로 갭을 가지는 성분과 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 그러므로 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉 CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
산화물 반도체(금속 산화물)는 단결정 산화물 반도체와, 이 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는 예를 들어 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
CAAC-OS는 c축 배향성을 가지고, 또한 a-b면 방향에서 복수의 나노 결정이 연결되고, 변형을 가지는 결정 구조이다. 또한 변형이란, 복수의 나노 결정이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다.
나노 결정은 기본적으로 육각형이지만, 정육각형에 한정되지 않고 비정육각형인 경우가 있다. 또한 변형에서 오각형 및 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS의 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인하는 것은 어렵다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는 CAAC-OS가, a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원소가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이다.
또한 CAAC-OS는 인듐 및 산소를 가지는 층(이하 In층이라고 함)과, 원소 M, 아연, 및 산소를 가지는 층(이하 (M, Zn)층이라고 함)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있고, (M, Zn)층의 원소 M이 인듐과 치환된 경우, (In, M, Zn)층이라고 나타낼 수도 있다. 또한 In층의 인듐이 원소 M과 치환된 경우, (In, M)층이라고 나타낼 수도 있다.
CAAC-OS는 결정성이 높은 금속 산화물이다. 한편 CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 금속 산화물의 결정성은 불순물의 혼입이나 결함의 생성 등으로 인하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손(VO: oxygen vacancy라고도 함) 등)이 적은 금속 산화물이라고 할 수도 있다. 따라서 CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서 막 전체에서 배향성이 보이지 않는다. 그러므로 nc-OS는 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별할 수 없는 경우가 있다.
또한 인듐과 갈륨과 아연을 포함한 금속 산화물의 일종인 인듐-갈륨-아연 산화물(이하 IGZO)은 상술한 나노 결정으로 함으로써 안정적인 구조를 가지는 경우가 있다. 특히 IGZO는 대기 중에서 결정 성장하기 어려운 경향이 있기 때문에, 큰 결정(여기서는 수mm의 결정 또는 수cm의 결정)보다 작은 결정(예를 들어 상술한 나노 결정)으로 하였을 때 구조적으로 더 안정되는 경우가 있다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 금속 산화물이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉 a-like OS는 nc-OS 및 CAAC-OS와 비교하여 결정성이 낮다.
산화물 반도체(금속 산화물)는 다양한 구조를 취하고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
반도체층으로서 기능하는 금속 산화물막은 불활성 가스 및 산소 가스 중 어느 한쪽 또는 양쪽을 사용하여 성막할 수 있다. 또한 금속 산화물막의 성막 시의 산소의 유량비(산소 분압)에 특별한 한정은 없다. 다만 전계 효과 이동도가 높은 트랜지스터를 얻는 경우에는 금속 산화물막의 성막 시의 산소의 유량비(산소 분압)는 0% 이상 30% 이하가 바람직하고, 5% 이상 30% 이하가 더 바람직하고, 7% 이상 15% 이하가 더욱 바람직하다. 한편 결정성이 높은 금속 산화물막을 얻는 경우에는 산소의 유량비(산소 분압)가 높은 것이 바람직하고, 예를 들어 산소의 유량비(산소 분압)는 30% 이상 100% 이하가 바람직하고, 50% 이상 100% 이하가 더 바람직하고, 60% 이상 100% 이하가 더욱 바람직하다.
금속 산화물은 에너지 갭이 2eV 이상인 것이 바람직하고, 2.5eV 이상인 것이 더 바람직하고, 3eV 이상인 것이 더욱 바람직하다. 이와 같이, 에너지 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
금속 산화물막의 성막 시의 기판 온도는 350℃ 이하가 바람직하고, 실온 이상 200℃ 이하가 더 바람직하고, 실온 이상 130℃ 이하가 더욱 바람직하다. 금속 산화물막의 성막 시의 기판 온도가 실온이면 생산성을 높일 수 있어 바람직하다. 한편 성막 시의 온도가 높을수록 결정성을 높일 수 있다.
금속 산화물막은 스퍼터링법으로 형성할 수 있다. 그 외에, 예를 들어 PLD법, PECVD법, 열 CVD법, ALD법, 진공 증착법 등을 사용하여도 좋다.
또한 캐리어 농도가 낮은 금속 산화물을 사용하는 것이 바람직하다. 금속 산화물의 캐리어 농도를 낮추는 경우에는 금속 산화물 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 금속 산화물 내의 불순물로서는 예를 들어 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
특히 금속 산화물에 포함되는 수소는 금속 원자와 결합되는 산소와 반응하여 물이 되기 때문에, 금속 산화물 내에 산소 결손을 형성하는 경우가 있다. 금속 산화물 내의 채널 형성 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성이 되는 경우가 있다. 또한 산소 결손에 수소가 들어간 결함은 도너로서 기능하고, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 많이 포함되는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다.
산소 결손에 수소가 들어간 결함은 금속 산화물의 도너로서 기능할 수 있다. 그러나 상기 결함을 정량적으로 평가하는 것은 어렵다. 그러므로 금속 산화물에서는 도너 농도가 아니라 캐리어 농도로 평가되는 경우가 있다. 따라서 본 명세서 등에서는 금속 산화물의 파라미터로서 도너 농도가 아니라 전계가 인가되지 않는 상태를 상정한 캐리어 농도를 사용하는 경우가 있다. 즉 본 명세서 등에 기재된 "캐리어 농도"는 "도너 농도"로 바꿔 말할 수 있는 경우가 있다.
따라서 금속 산화물 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는 금속 산화물에서 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)으로 얻어지는 수소 농도를 1Х1000atoms/cm3 미만, 바람직하게는 1Х1000atoms/cm3 미만, 더 바람직하게는 5Х1000atoms/cm3 미만, 더 바람직하게는 1Х1000atoms/cm3 미만으로 한다. 수소 등의 불순물이 충분히 저감된 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 안정적인 전기 특성을 부여할 수 있다.
또한 금속 산화물의 채널 형성 영역에서의 캐리어 농도는 1Х1000cm-3 이하인 것이 바람직하고, 1Х1000cm-3 미만인 것이 더 바람직하고, 1Х1000cm-3 미만인 것이 더욱 바람직하고, 1Х1000cm-3 미만인 것이 더더욱 바람직하고, 1Х1000cm-3 미만인 것이 나아가 더더욱 바람직하다. 또한 금속 산화물의 채널 형성 영역에서의 캐리어 농도의 하한값은 특별히 한정되지 않지만, 예를 들어 1Х10-9cm-3으로 할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
10, 10a 내지 d: 측정 장치, 11: 제어부, 12: 타이밍 회로부, 13, 13a, 13b: 송신부, 14, 14a, 14b: 수신부, 15: 표시부, 15a, 15b: 선택 회로, 21: 기억부, 21D: 기억부, 22: 연산부, 31, 31a, 31b: 펄스 신호 생성부, 32, 32a, 32b, 35, 35a, 35b: 증폭부, 36: 아날로그 디지털 변환부, 40: 탐촉자, 41, 41a, 41b: 압전 소자, 51: 초음파, 52: 반사파, 61: 화소부, 62: 소스 드라이버 회로, 63: 게이트 드라이버 회로, 64: 타이밍 회로, 71: 순차 회로, 72: 레벨시프트 회로, 75: 화소, 80: 검체, 81: 흠, 100a, 100b: 측정 장치, 100: 하우징, 100: 표시부, 100: 조작 버튼, 100: 보호 부재, 100: 지지 부재, 100: 커넥터 케이블, 110a, 110b, 110c: 탐촉자, 111, 111a, 111b: 진동자, 112: 케이스, 113: 접촉부, 114: 단자부, 115: 배선, 116: 댐퍼, 117: 전달 부재, 118: 흡음 부재, 119: 음향 격리 부재, 121: 음향 지연 부재

Claims (10)

  1. 측정 장치로서,
    송신부와, 수신부와, 제어부와, 표시부를 가지고,
    상기 제어부는 기억부와 연산부를 가지고,
    상기 송신부는 탐촉자에 초음파를 발생시키기 위한 펄스 신호를 출력하는 기능을 가지고,
    상기 수신부는 상기 탐촉자로부터 입력되는 입력 신호에 기초하여 제 1 아날로그 데이터를 포함하는 제 1 신호를 생성하고, 상기 제어부에 출력하는 기능을 가지고,
    상기 기억부는 상기 제 1 아날로그 데이터를 저장하는 기능을 가지고,
    상기 연산부는 상기 기억부에 유지된 상기 제 1 아날로그 데이터에 기초하여 상기 표시부에 출력하는 화상 신호를 생성하는 기능을 가지고,
    상기 표시부는 상기 화상 신호에 기초한 화상을 표시하는 기능을 가지는, 측정 장치.
  2. 제 1 항에 있어서,
    상기 수신부는 증폭부를 가지고,
    상기 증폭부는 상기 입력 신호의 전위를 증폭시켜 상기 제 1 아날로그 데이터의 전위를 생성하는 기능을 가지는, 측정 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    타이밍 회로를 가지고,
    상기 타이밍 회로는 상기 제어부로부터의 명령에 따라 제 1 타이밍 신호와, 제 2 타이밍 신호를 생성하고,
    상기 송신부는 상기 제 1 타이밍 신호에 따라 상기 펄스 신호를 출력하는 기능을 가지고,
    상기 수신부는 상기 제 2 타이밍 신호에 따라 상기 탐촉자로부터 입력되는 신호를 샘플링하고, 상기 제 1 아날로그 데이터를 포함하는 상기 제 1 신호를 생성하는, 측정 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    제 1 신호 선택부를 가지고,
    상기 송신부를 복수로 가지고,
    상기 제 1 신호 선택부는 복수의 상기 송신부로부터 입력되는 복수의 상기 펄스 신호 중, 상기 탐촉자에 출력하는 상기 펄스 신호를 선택하는 기능을 가지는, 측정 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    제 2 신호 선택부를 가지고,
    상기 제 2 신호 선택부는 상기 탐촉자로부터 입력되는 복수의 상기 입력 신호 중, 상기 수신부에 입력하는 상기 입력 신호를 선택하는 기능을 가지는, 측정 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 표시부는 복수의 화소를 가지고,
    상기 제어부가 출력하는 상기 화상 신호는 상기 화소의 좌표에 관련된 제 2 아날로그 데이터를 포함하고,
    상기 제 2 아날로그 데이터의 전위는 상기 제 1 아날로그 데이터의 전위와 동등한, 측정 장치.
  7. 제 6 항에 있어서,
    상기 표시부는 레벨시프트 회로를 가지고,
    상기 레벨시프트 회로는 상기 제 2 아날로그 데이터의 전위를 레벨시프트시켜, 상기 화소에 입력하는 전위를 생성하는 기능을 가지는, 측정 장치.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 표시부는 상기 제 2 아날로그 데이터에 기초하여 2차원의 매핑 화상을 표시하는 기능을 가지는, 측정 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 기억부는 메모리 셀을 가지고,
    상기 메모리 셀은 산화물 반도체를 가지는 제 1 트랜지스터를 가지는, 측정 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 연산부는 아날로그 연산을 실행할 수 있는 연산 회로를 가지고,
    상기 연산 회로는 산화물 반도체를 가지는 제 2 트랜지스터를 가지는, 측정 장치.
KR1020217010339A 2018-10-11 2019-10-01 측정 장치 KR20210074292A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-192526 2018-10-11
JP2018192526 2018-10-11
PCT/IB2019/058320 WO2020075001A1 (ja) 2018-10-11 2019-10-01 測定装置

Publications (1)

Publication Number Publication Date
KR20210074292A true KR20210074292A (ko) 2021-06-21

Family

ID=70163831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217010339A KR20210074292A (ko) 2018-10-11 2019-10-01 측정 장치

Country Status (5)

Country Link
US (1) US12066409B2 (ko)
JP (1) JP7314163B2 (ko)
KR (1) KR20210074292A (ko)
CN (1) CN112840208B (ko)
WO (1) WO2020075001A1 (ko)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53120874A (en) * 1977-03-28 1978-10-21 Tokyo Shibaura Electric Co Ultrasonic diagnosing device
JPH04301559A (ja) * 1991-03-29 1992-10-26 Fujitsu Ltd 超音波影像装置
US6128092A (en) * 1999-07-13 2000-10-03 National Research Council Of Canada Method and system for high resolution ultrasonic imaging of small defects or anomalies.
US20060059531A1 (en) 2002-03-22 2006-03-16 Yasuko Fukuda Information recording medium, information recording device and method, information reproduction device and method, information recording reproduction device and method, recording or reproduction control computer program, and data structure containing control signal
US20090255995A1 (en) 2005-06-24 2009-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
DE102008042278A1 (de) 2008-06-13 2009-12-24 Ge Inspection Technologies Gmbh Verfahren zur zerstörungsfreien Ultraschalluntersuchung sowie Vorrichtung zur Durchführung des Verfahrens
WO2011122280A1 (en) 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US9638671B2 (en) * 2012-05-25 2017-05-02 Fbs, Inc. Systems and methods for damage detection in structures using guided wave phased arrays
JP6000197B2 (ja) 2012-09-27 2016-09-28 富士フイルム株式会社 超音波診断装置、超音波画像生成方法およびプログラム
US10613206B2 (en) 2014-02-26 2020-04-07 Hitachi, Ltd. Ultrasound probe and ultrasound imaging apparatus using the same
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9689844B2 (en) * 2015-07-27 2017-06-27 The Boeing Company Ultrasonic inspection using flexible two-dimensional array applied on surface of article
CN107273973B (zh) 2015-10-23 2022-07-05 株式会社半导体能源研究所 半导体装置及电子设备
JP6894726B2 (ja) * 2017-03-10 2021-06-30 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7143278B2 (ja) * 2017-03-24 2022-09-28 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20220034851A1 (en) 2022-02-03
JP7314163B2 (ja) 2023-07-25
CN112840208A (zh) 2021-05-25
US12066409B2 (en) 2024-08-20
CN112840208B (zh) 2024-04-09
WO2020075001A1 (ja) 2020-04-16
JPWO2020075001A1 (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
WO2019220259A1 (ja) 記憶装置、半導体装置、および電子機器
WO2020152522A1 (ja) 半導体装置および当該半導体装置を有する電気機器
JP7459079B2 (ja) 半導体装置
WO2020157558A1 (ja) 記憶装置、半導体装置、および、電子機器
KR20210142695A (ko) 반도체 장치
US12063770B2 (en) Memory device and semiconductor device including the memory device
JP2020017327A (ja) 記憶装置、半導体装置、および電子機器
KR20210020934A (ko) 반도체 장치
WO2020170067A1 (ja) 半導体装置および当該半導体装置を有する電気機器
WO2020084415A1 (ja) 半導体装置、および半導体装置の作製方法
KR20230047117A (ko) 반도체 장치
CN114258586A (zh) 存储单元及存储装置
KR20220079567A (ko) 기억 장치
JP7297683B2 (ja) 半導体装置
CN112840208B (zh) 测定装置
JPWO2020115595A1 (ja) 半導体装置、および半導体装置の作製方法
KR20230058645A (ko) 반도체 장치 및 전자 기기
CN114503129A (zh) 半导体装置
WO2024089571A1 (ja) 半導体装置、半導体装置の作製方法、及び電子機器
WO2023156875A1 (ja) 記憶装置
WO2024100467A1 (ja) 半導体装置
JP7344904B2 (ja) 半導体装置
WO2023144653A1 (ja) 記憶装置
WO2023144652A1 (ja) 記憶装置
WO2020075022A1 (ja) トランジスタ、半導体装置、および電子機器