CN114258586A - 存储单元及存储装置 - Google Patents

存储单元及存储装置 Download PDF

Info

Publication number
CN114258586A
CN114258586A CN202080058886.9A CN202080058886A CN114258586A CN 114258586 A CN114258586 A CN 114258586A CN 202080058886 A CN202080058886 A CN 202080058886A CN 114258586 A CN114258586 A CN 114258586A
Authority
CN
China
Prior art keywords
oxide
insulator
transistor
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080058886.9A
Other languages
English (en)
Inventor
长塚修平
大贯达也
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114258586A publication Critical patent/CN114258586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种占有面积较小的存储装置。在包括读出用晶体管、写入用晶体管及电容器的存储单元中，在读出用晶体管的上方设置写入用晶体管。另外，也可以在写入用晶体管的上方设置读出用晶体管。另外，作为写入用晶体管的形成沟道的半导体层使用氧化物半导体。作为读出用晶体管的形成沟道的半导体层使用氧化物半导体。将多个存储单元配置为矩阵状。

Description

存储单元及存储装置
技术领域
本发明的一个方式涉及一种半导体装置。
注意，本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。因此，晶体管或二极管等半导体元件和包括半导体元件的电路是半导体装置。另外，显示装置、发光装置、照明装置、电光装置、存储装置、摄像装置、通信装置及电子设备等有时包括半导体元件或半导体电路。另外，显示装置、发光装置、照明装置、电光装置、存储装置、摄像装置、通信装置以及电子设备等也有时被称为半导体装置。
背景技术
近年来，作为沟道形成区域使用氧化物半导体或金属氧化物的晶体管(氧化物半导体(Oxide Semiconductor)晶体管，以下将其称为OS晶体管)受到关注(专利文献1)。
OS晶体管的关态电流(off-state current)非常小。利用上述特征，在专利文献2及3中，公开了使用OS晶体管的非易失性存储器。使用OS晶体管的非易失性存储器对能够改写数据的次数没有限制且改写数据时的功耗也较低。另外，专利文献3公开了只使用OS晶体管构成非易失性存储器的存储单元的例子。
另外，在本说明书中，有时将使用OS晶体管的非易失性存储器称为NOSRAM(注册商标)。NOSRAM是“Nonvolatile Oxide Semiconductor RAM”的简称，指具有增益单元型(2T型、3T型)存储单元的RAM。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2011-151383号公报
[专利文献3]日本专利申请公开第2016-115387号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种占有面积较小的存储装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的存储装置。另外，本发明的一个方式的目的之一是提供一种存储容量较大的存储装置。另外，本发明的一个方式的目的之一是提供一种制造成本较低的存储装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。另外，本发明的一个方式的目的之一是提供一种制造成本较低的半导体装置。另外，本发明的一个方式的目的之一是提供一种新颖的半导体装置。
注意，这些目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。另外，上述以外的目的可明显从说明书、附图及权利要求书等的记载看出，且可以从说明书、附图及权利要求书等的记载中抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种存储单元，包括读出用晶体管、写入用晶体管及电容器，其中，在读出用晶体管的上方设置写入用晶体管。另外，也可以在写入用晶体管的上方设置读出用晶体管。另外，作为写入用晶体管的形成沟道的半导体层使用氧化物半导体。作为读出用晶体管的形成沟道的半导体层优选使用氧化物半导体。另外，优选将多个存储单元配置为矩阵状。
本发明的另一个方式是一种存储单元，包括第一晶体、第二晶体管及电容器，其中，第一晶体管的源极和漏极中的一方与第一布线电连接，第一晶体管的源极和漏极中的另一方与第二布线电连接，第二晶体管的源极和漏极中的一方与第三布线电连接，第二晶体管的源极和漏极中的另一方与第一晶体管的栅极电连接，第二晶体管的栅极与第四布线电连接，在第一晶体管的栅极与第五布线间设置有电容器，第二晶体管设置在第一晶体管的上方，第一晶体管包括第一氧化物半导体，并且，第二晶体管包括第二氧化物半导体。
另外，第一晶体管的沟道长度优选比第二晶体管的沟道长度长。
另外，本发明的另一个方式是一种存储装置，包括多个上述存储单元、m个第一布线以及n个第四布线，其中，多个存储单元配置为m行n列(m及n为2以上的整数。)的矩阵状，第i个(i为1以上且m以下的整数。)第一布线与配置在第i行的存储单元电连接，并且，第j个(j为1以上且n以下的整数。)第四布线与配置在第j列的存储单元电连接。
第一氧化物半导体优选包含铟和锌中的至少一方。第二氧化物半导体优选包含铟和锌中的至少一方。第一晶体管优选包括背栅极。第二晶体管优选包括背栅极。
发明效果
根据本发明的一个方式，可以提供一种占有面积较小的存储装置。另外，根据本发明的一个方式，可以提供一种可靠性高的存储装置。另外，根据本发明的一个方式，可以提供一种存储容量较大的存储装置。另外，根据本发明的一个方式，可以提供一种制造成本较低的存储装置。另外，根据本发明的一个方式，可以提供一种可靠性高的半导体装置。另外，根据本发明的一个方式，可以提供一种制造成本较低的半导体装置。另外，根据本发明的一个方式，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，上述以外的效果可明显从说明书、附图及权利要求书等的记载看出，且可以从说明书、附图及权利要求书等的记载中抽出上述以外的效果。
附图说明
图1A是存储单元的平面图。图1B是存储单元的截面图。
图2是存储单元的截面图。
图3A及图3B是晶体管的截面图。
图4A及图4B是存储单元的截面图。
图5A至图5C是存储单元的电路图。
图6A是说明氧化物半导体的结晶结构的分类的图。图6B是说明CAAC-IGZO膜的XRD光谱的图。图6C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图7A是说明半导体装置的结构例子的方框图。图7B是说明半导体装置的结构例子的立体图。
图8A是说明单元阵列的结构例子的方框图。图8B是存储单元的电路图。
图9A是说明单元阵列的结构例子的方框图。图9B是存储单元的电路图。
图10是存储单元的截面图。
图11是以层级示出各种存储装置的图。
图12A至图12E是说明存储装置的应用例子的图。
图13A至图13H是示出电子设备的图。
具体实施方式
参照附图对实施方式进行详细说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在下面说明的发明结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。
另外，为了便于理解，有时在附图等中示出的各构成要素的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明不一定局限于附图等所公开的位置、尺寸、范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略图示。
另外，在附图等中，为了容易理解说明，有时省略一部分的构成要素的记载。
此外，在本说明书等中，“电极”或“布线”不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。
此外，在本说明书等中，电子电路中的“端子”是指进行电流的输入或输出、电压的输入或输出或者信号的接收或发送的部分。因此，布线或电极的一部分有时被用作端子。
另外，在本说明书等中，“上”或“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
另外，由于“源极”及“漏极”的功能例如在采用不同极性的晶体管时或在电路工作中电流的方向变化时等，根据工作条件等而相互调换，因此很难限定哪个是“源极”哪个是“漏极”。因此，在本说明书中，可以将“源极”和“漏极”互相调换地使用。
在本说明书等中，“电连接”包括直接连接的情况及通过“具有某种电作用的元件”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。因此，即便记载为“电连接”，在实际电路中有时存在没有物理连接的部分而只是布线延伸的情况。
此外，在本说明书等中，“平行”例如是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括角度为-5°以上且5°以下的情况。此外，“垂直”或“正交”例如是指在80°以上且100°以下的角度的范围中配置两条直线的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下，因此也包括角度为85°以上且95°以下的情况。
另外，在本说明书等中，关于计数值或计量值、换算成计数值或计量值的对象、方法以及现象等，当提到“同一”、“相同”、“相等”或“均匀”等时，除非特别叙述，包括±20％的误差。
在本说明书等中，“相邻”或“接近”等词语不限定构成要素直接接触的状态。例如，如果是“与绝缘层A相邻的电极B”的表述，则不一定必须是绝缘层A与电极B直接接触的情况，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
另外，电压多指某个电位与基准电位(例如，接地电位或源电位)之间的电位差。因此，有时也可以互换“电压”与“电位”的称谓。在本说明书等中，除非特别叙述，电压和电位是可以互换的。
注意，例如当导电性充分低时，即使显示为“半导体”也具有“绝缘体”的特性。因此，也可以使用“绝缘体”代替“半导体”。此时，“半导体”和“绝缘体”的境界模糊，因此难以精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“绝缘体”。
另外，例如当导电性充分低时，即使显示为“半导体”也具有“导电体”的特性。因此，也可以使用“半导体”代替“导电体”。此时，“半导体”和“导电体”的境界模糊，因此难以精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。
注意，本说明书等中的“第一”、“第二”等序数词是为了避免构成要素的混淆而附加的，其并不表示工序顺序或者层叠顺序等某种顺序或次序。注意，关于本说明书等中不附加有序数词的术语，为了避免构成要素的混淆，在权利要求书中有时对该术语附加序数词。注意，关于本说明书等中附加有序数词的术语，在权利要求书中有时对该术语附加不同的序数词。注意，关于本说明书等中附加有序数词的术语，在权利要求书中有时省略其序数词。
注意，在本说明书等中，晶体管的“开启状态”是指晶体管的源极和漏极电短路的状态(还称为“导通状态”)。另外，晶体管的“关闭状态”是指晶体管的源极和漏极电断开的状态(还称为“非导通状态”)。
此外，在本说明书等中，“通态电流”有时是指在晶体管处于开启状态时流过源极和漏极之间的电流。此外，“关态电流”有时是指在晶体管处于关闭状态时流过源极和漏极之间的电流。
注意，在本说明书等中，高电源电位VDD(以下，简称为“VDD”、“H电位”或“H”)是指比低电源电位VSS(以下，简称为“VSS”、“L电位”或“L”)高的电位的电源电位。此外，VSS是指比VDD低的电位的电源电位。此外，也可以将接地电位(以下，简称为“GND”或“GND电位”)用作VDD或VSS。例如，在VDD是接地电位时，VSS是低于接地电位的电位，在VSS是接地电位时，VDD是高于接地电位的电位。
另外，除非特别叙述，本说明书等所示的晶体管为增强型(常关闭型)的n沟道型场效应晶体管。由此，其阈值电压(也称为“Vth”)大于0V。另外，除非是有注明的情况，否则“对晶体管的栅极供应H电位”有时与“使晶体管处于开启状态”表示相同的意思。另外，除非是有注明的情况，否则“对晶体管的栅极供应L电位”有时与“使晶体管处于关闭状态”表示相同的意思。
另外，在本说明书等中，栅极是指栅电极及栅极布线的一部分或全部。栅极布线是指用来电连接至少一个晶体管的栅电极与其他电极或其他布线的布线。
另外，在本说明书等中，源极是指源区域、源电极及源极布线的一部分或全部。源区域是指半导体层中的电阻率为一定值以下的区域。源电极是指导电层中的连接到源区域的部分。源极布线是指用来电连接至少一个晶体管的源电极与其他电极或其他布线的布线。
另外，在本说明书等中，漏极是指漏区域、漏电极及漏极布线的一部分或全部。漏区域是指半导体层中的电阻率为一定值以下的区域。漏电极是指导电层中的连接到漏区域的部分。漏极布线是指用来电连接至少一个晶体管的漏电极与其他电极或其他布线的布线。
在附图等中，为了容易理解布线及电极等的电位，有时在与布线及电极等相邻的位置附上表示H电位的“H”或者表示L电位的“L”。此外，有时对发生电位变化的布线及电极等以带框的形式附上“H”或“L”。此外，在晶体管处于关闭状态下，有时在该晶体管上重叠地附上符号“×”。
另外，一般而言，“电容器”具有两个电极隔着绝缘体(电介质)彼此相对的结构。本说明书等包括“电容元件”为上述“电容器”的情况。换言之，本说明书等包括“电容元件”具有两个电极隔着绝缘体彼此相对的结构的情况、“电容元件”具有两个布线隔着绝缘体彼此相对的结构的情况或者“电容元件”具有两个布线隔着绝缘体配置的结构的情况。
另外，在本说明书等中，在使用同一符号表示多个构成要素时，尤其在需要区分它们时，有时对符号附加“_1”、“_2”、“[n]”、“[m，n]”等用于识别的符号。例如，有时将第二布线GL记载为布线GL[2]。
(实施方式1)
使用附图说明根据本发明的一个方式的存储装置的存储单元10的结构例子等。
图1A是存储单元10的平面图。图1B及图2是图1A中以点划线表示的部分A1-A2的截面图。图3A是图1B及图2所示的晶体管120的放大图。图3B是图1B及图2所示的晶体管110的放大图。
图4A是图1A中以点划线表示的部分B1-B2的截面图。图4B是图1A中以点划线表示的部分C1-C2的截面图。图5A至图5C是示出存储单元10的电路结构例子的电路图。
图1B、图2、图3A及图3B示出晶体管的沟道长度方向的截面。图4A及图4B示出晶体管的沟道宽度方向的截面。注意，为了便于说明，在图1等中省略构成要素的一部分记载。
另外，有时在附图等中附上表示X方向、Y方向及Z方向的箭头。X方向、Y方向及Z方向是彼此正交的方向。在本说明书等中，有时将X方向、Y方向和Z方向中的一个称为“第一方向”。另外，有时将其他两个方向中的一个称为“第二方向”。另外，有时将剩下的一个称为“第三方向”。
＜存储单元10的结构例子＞
首先，说明存储单元10的电路结构例子。如图5A所示，存储单元10包括晶体管110及晶体管120。晶体管110的源极和漏极中的一方与布线RBL电连接，另一方与布线SL电连接。晶体管110的背栅极与布线BGL1电连接。晶体管120的源极和漏极中的一方与布线WBL电连接，另一方与晶体管110的栅极电连接。晶体管120的栅极与布线WL电连接，背栅极与布线BGL2电连接。
另外，存储单元10在晶体管110的栅极与布线CL间包括电容器130。另外，在晶体管120的源极和漏极中的另一方与布线CL间包括电容器130。在本说明书等中，将晶体管110的栅极与晶体管120的源极和漏极的另一方电连接的节点称为节点FN。因此，存储单元10在节点FN与布线CL间包括电容器130。
存储单元10具有保持写入到节点FN中的电位(电荷)的功能。具体而言，对晶体管120的栅极供应使晶体管120处于开启状态的电压，使布线WBL及节点FN处于导通状态。由此，用来使节点FN成为规定电压的电荷通过布线WBL被供应到节点FN。然后，对晶体管120的栅极供应用来使晶体管120处于关闭状态的电压。通过使晶体管120处于关闭状态，写入到节点FN中的电荷被保持。
作为晶体管120以及晶体管110的半导体层，可以使用单晶半导体、多晶半导体、微晶半导体及非晶半导体等中的单体或组合。作为半导体材料，例如可以使用硅或锗等。此外，也可以使用硅锗、碳化硅、砷化镓、氧化物半导体、氮化物半导体等化合物半导体。
此外，也可以层叠用于晶体管的半导体层。当半导体层采用叠层结构时，可以使用具有不同结晶状态的半导体，也可以使用不同半导体材料。
尤其是，晶体管120优选为OS晶体管。氧化物半导体的带隙为2eV以上，由此关态电流极少。通过使用OS晶体管作为晶体管120，可以长期储存写入在节点FN中的电荷。此外，通过将OS晶体管用于晶体管120，可以缩小电容器130。或者，也可以去除电容器130。因此，可以减小存储单元10的占有面积。尤其是在将OS晶体管用作晶体管120的情况下，可以将存储单元10称为“OS存储器”。
OS存储器即使停止电力供给也可以在1年以上，甚至为10年以上的期间储存被写入的信息。由此，可以将OS存储器看作非易失性存储器。
此外，因为写入到OS存储器的电荷量长期不变，所以OS存储器不局限于2值(1位)而可以储存多值(多位)的数据。
此外，OS存储器采用将电荷通过OS晶体管写入到节点的方式，由此不需要现有的快闪存储器所需的高电压，可以实现高速写入工作。此外，OS存储器还不需要快闪存储器所需的数据改写之前的删除工作。此外，也不进行对浮动栅极或电荷俘获层的电荷注入以及从浮动栅极或电荷俘获层的电荷抽出，因此OS存储器在实质上可以无限地进行数据的写入及读出。与现有的快闪存储器相比，OS存储器的劣化更少且可以得到更高的可靠性。
此外，OS存储器不像磁电阻随机存储器(MRAM)或可变电阻式存储器(ReRAM)那样发生原子级的结构变化。因此，OS存储器具有比磁电阻随机存储器及可变电阻式存储器高的改写耐性。
另外，即使在高温环境下，OS晶体管的关态电流也几乎不增加。具体而言，即使在室温以上且200℃以下的环境温度下，关态电流也几乎不增加。此外，即使在高温环境下，OS晶体管的通态电流也不容易下降。包括OS存储器的存储装置即使在高温环境下也稳定地工作并具有高可靠性。另外，在OS晶体管中，源极和漏极之间的绝缘耐压高。通过将OS晶体管用作构成半导体装置的晶体管，可以实现即使在高温环境下也稳定地工作并具有高可靠性的半导体装置。
另外，如图5B所示，可以将晶体管120的背栅极和晶体管110的背栅极都连接到一个相同的布线。图5B示出连接到布线BGL2的例子。
另外，如图5C所示，也可以根据需要不设置晶体管120的背栅极、晶体管110的背栅极。另外，也可以不设置晶体管120的背栅极和晶体管110的背栅极中的任一方。
接着，说明存储单元10的叠层结构例子。根据本发明的一个方式的存储单元10包括写入层11W及读出层11R(参照图1A、图1B及图2。)。
写入层11W包括晶体管120及电容器130，读出层11R包括晶体管110。因此，在本实施方式等中，晶体管110的上方设置有晶体管120。通过沿着Z方向设置晶体管120及晶体管110，可以减小存储单元10的占有面积。另外，可以提高每单位面积的记录密度。
在本实施方式等中在读出层11R上设置写入层11W，但是本发明的一个方式不局限于此。另外，也可以在写入层11W上设置读出层11R。就是说，在本实施方式等中在晶体管110的上方设置晶体管120，但是也可以在晶体管120的上方设置晶体管110。注意，在晶体管110被称为“读出用晶体管”时，晶体管120有时被称为“写入用晶体管”。
在图1A、图1B及图2所示的存储单元10中，在绝缘体301上设置导电体338且在导电体338上设置绝缘体302。导电体338被用作布线RBL。另外，存储单元10包括绝缘体302上的绝缘体312、绝缘体312上的绝缘体314以及绝缘体314上的绝缘体316。另外，存储单元10包括以埋入于绝缘体302、绝缘体312及绝缘体314中的方式配置的导电体303。另外，还包括以埋入于绝缘体316中的方式配置的导电体304及导电体305(导电体305a、导电体305b及导电体305c)。另外，存储单元10包括：绝缘体316、导电体304及导电体305上的绝缘体322；绝缘体322上的绝缘体324；绝缘体324上的氧化物330a_1；以及氧化物330a_1上的氧化物330b_1。
另外，存储单元10包括：氧化物330b_1上的氧化物343a及氧化物343b；氧化物343a上的导电体342a；以及氧化物343b上的导电体342b。在本说明书等中，有时将氧化物343a及氧化物343b统称为氧化物343。另外，有时将导电体342a及导电体342b统称为导电体342。
另外，导电体342a和导电体342b中的一方被用作晶体管110的源电极，另一方被用作漏电极。
另外，存储单元10包括以覆盖导电体342的方式配置的绝缘体375以及绝缘体375上的绝缘体380。绝缘体380及绝缘体375中设置有到达氧化物330b_1的开口。该开口内配置有氧化物330c_1、绝缘体350及导电体360(导电体360a及导电体360b)。
注意，在本说明书等中，有时将氧化物330a_1、氧化物330b_1及氧化物330c_1统称为氧化物330_1。
氧化物330c_1以与重叠于该开口的氧化物330b_1的顶面、氧化物343的侧面、导电体342的侧面、绝缘体375的侧面、绝缘体380的侧面接触的方式设置。另外，绝缘体350以隔着氧化物330c_1与重叠于该开口的氧化物330b_1的顶面、氧化物343的侧面、导电体342的侧面、绝缘体375的侧面、绝缘体380的侧面相邻的方式设置。另外，导电体360优选以与绝缘体350接触的方式设置。如图2及图3B所示，导电体360的顶面、绝缘体350的顶面及氧化物330c_1的顶面以与绝缘体380的顶面大致一致的方式配置。
另外，该开口设置在导电体342a与导电体342b间以及氧化物343a与氧化物343b间。因此，导电体360设置在导电体342a与导电体342b间以及氧化物343a与氧化物343b间。
另外，存储单元10在绝缘体380及导电体360上包括绝缘体335。另外，绝缘体335、绝缘体380、绝缘体375、导电体342a、氧化物343a、氧化物330b_1、氧化物330a_1、绝缘体324及绝缘体322中埋入有接触插头359。另外，也可以在接触插头359的侧面设置绝缘体323。导电体342a通过接触插头359、导电体304及导电体303与导电体338电连接。
另外，绝缘体335、绝缘体380及绝缘体375中埋入有接触插头352。接触插头352与导电体342b电连接。
另外，存储单元10在绝缘体335上包括绝缘体326且在绝缘体326中埋入有导电体353及导电体332。导电体332通过接触插头352与导电体342b电连接。导电体332被用作布线SL。
另外，绝缘体326及绝缘体335中埋入有导电体354。导电体354与导电体360电连接。另外，优选在接触插头359上设置导电体348。导电体348与导电体353同样地埋入于绝缘体326及绝缘体335中。通过在接触插头359上设置导电体348，可以抑制杂质从上方向接触插头359扩散。导电体353、导电体354、导电体332及导电体348等优选具有与后述的导电体305同样的结构。
另外，绝缘体326、导电体353、导电体354及导电体332上设置有绝缘体327，绝缘体327上设置有绝缘体328。另外，绝缘体328上设置有氧化物330a_2，氧化物330a_2上设置有氧化物330b_2。另外，氧化物330b_2上设置有氧化物345a及氧化物345b。另外，氧化物345a上设置有导电体344a，氧化物345b上设置有导电体344b。在本说明书等中，有时将氧化物345a及氧化物345b统称为氧化物345。另外，有时将导电体344a、导电体344b统称为导电体344。
另外，导电体344a和导电体344b中的一方被用作晶体管120的源电极，另一方被用作漏电极。
另外，存储单元10包括以覆盖导电体344的方式配置的绝缘体329以及绝缘体329上的绝缘体384。在绝缘体329及绝缘体384中设置到达氧化物330b_2的开口。该开口内配置有氧化物330c_2、绝缘体351及导电体361(导电体361a及导电体361b)。
另外，在本说明书等中，有时将氧化物330a_2、氧化物330b_2及氧化物330c_2统称为氧化物330_2。另外，有时将氧化物330_1、氧化物330_2统称为氧化物330。
另外，有时将氧化物330a_1、氧化物330a_2统称为氧化物330a。另外，有时将氧化物330b_1、氧化物330b_2统称为氧化物330b。另外，有时将氧化物330c_1、氧化物330c_2统称为氧化物330c。
氧化物330c_2以与该开口重叠的氧化物330b_2的顶面、氧化物345的侧面、导电体344的侧面、绝缘体329的侧面、绝缘体384的侧面接触的方式设置。另外，绝缘体351以隔着氧化物330c_2相邻于与该开口重叠的氧化物330b_2的顶面、氧化物345的侧面、导电体344的侧面、绝缘体329的侧面、绝缘体384的侧面的方式设置。另外，导电体361优选以与绝缘体351接触的方式设置。如图2及图3A所示，导电体361的顶面、绝缘体351的顶面及氧化物330c_2的顶面以绝缘体384的顶面大致一致的方式配置。
另外，该开口设置在导电体344a与导电体344b间以及氧化物345a与氧化物345b间。因此，导电体361设置在导电体344a与导电体344b间以及氧化物345a与氧化物345b间。
绝缘体384及绝缘体329设置有到达导电体344b的开口。该开口内配置有绝缘体331及导电体341。导电体341被用作布线CL。另外，导电体341、导电体344b具有隔着绝缘体331彼此重叠的区域。该区域被用作电容器130。
另外，存储单元10在绝缘体384及导电体361上包括绝缘体334。另外，绝缘体334、绝缘体384、绝缘体329、导电体344a、氧化物345a、氧化物330b_2、氧化物330a_2、绝缘体328及绝缘体327中埋入有接触插头356。导电体344b通过接触插头356及导电体354与导电体360电连接。
另外，绝缘体334、绝缘体384及绝缘体329中埋入有接触插头355。接触插头355与导电体344a电连接。
另外，存储单元10在绝缘体334上包括绝缘体336且在绝缘体336上设置有绝缘体337。绝缘体336及绝缘体337中埋入有导电体357。导电体357设置在接触插头355上。另外，也可以在接触插头356上设置导电体349。导电体349埋入于绝缘体336及绝缘体337中。导电体349及导电体357也可以采用与后述的导电体305同样的结构。
另外，存储单元10在绝缘体337及导电体357上包括绝缘体378且在绝缘体378中埋入有导电体358。另外，在导电体358及绝缘体378上包括导电体339。导电体339通过导电体358、导电体357及接触插头355与导电体344a电连接。导电体339被用作布线WBL。
另外，也可以在接触插头352、接触插头355、接触插头356的侧面设置与绝缘体323同样的绝缘体。
导电体361被用作晶体管120的栅电极，也被用作布线WL。导电体360被用作晶体管110的栅电极，也被用作节点FN。
另外，绝缘体350及绝缘体351被用作栅极绝缘体(也被称为“第一栅极绝缘体”。)。绝缘体324及绝缘体322、以及绝缘体328及绝缘体327被用作背栅极绝缘体(也称为“第二栅极绝缘体”。)。
另外，导电体353被用作晶体管120的背栅电极，也被用作布线BGL2。另外，导电体305被用作晶体管110的背栅电极，也被用作布线BGL1。
另外，在图1B及图2中，被用作晶体管120的背栅电极的导电体353设置在读出层11R一侧。因此，也可以说设置在写入层11W中的晶体管120的一部分设置在读出层11R一侧。
另外，氧化物330_1的与导电体360重叠的区域的至少一部分被用作沟道形成区域。同样地，与氧化物330_2的导电体361重叠的区域的至少一部分被用作沟道形成区域。
例如，氧化物330_1及氧化物330_2都包括被用作晶体管的沟道形成区域的区域333c、被用作源区域或漏区域的区域333sd(参照图3A及图3B)。在晶体管110中，区域333c的至少一部分与导电体360重叠。换言之，区域333c设置在导电体342a与导电体342b间的区域。区域333sd与导电体342重叠。另外，晶体管120所包括的氧化物330_2也与晶体管110所包括的氧化物330_1同样。
注意，氧化物330_1、氧化物330_2的组成可以相同也可以不同。
与区域333sd相比，被用作沟道形成区域的区域333c的氧空位更少或者其杂质浓度更低，所以区域333c是载流子浓度较低的高电阻区域。另外，被用作源区域或漏区域的区域333sd是氧空位较多或者氢、氮、金属元素等的杂质浓度较高而载流子浓度增加的低电阻化区域。就是说，与区域333c相比，区域333sd是载流子浓度更高且更低电阻的区域。
在此，被用作沟道形成区域的区域333c的载流子浓度优选为1×1018cm-3以下，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，更进一步优选低于1×1013cm-3，还进一步优选低于1×1012cm-3。注意，被用作沟道形成区域的区域333c的载流子浓度的下限值没有特别的限制，例如可以设定为1×10-9cm-3。
另外，也可以在区域333c与区域333sd间形成载流子浓度与区域333sd的载流子浓度相等或更低、与区域333c的载流子浓度相等或更高的区域。换言之，该区域被用作区域333c与区域333sd的接合区域。有时该接合区域是氢浓度与区域333sd的氢浓度相等或更低、与区域333c的氢浓度相等或更高。另外，该接合区域是其氧空位有时与区域333sd的氧空位相等或更少、与区域333c的氧空位相等或更多。
在氧化物330中，有时难以明确地观察各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度不需要必须按每区域分阶段地变化，也可以在各区域中逐渐地变化。就是说，越接近沟道形成区域，金属元素和氢及氮等杂质元素的浓度越小即可。
优选将被用作半导体的金属氧化物(以下，有时称为氧化物半导体)用于包含沟道形成区域的氧化物330。被用作半导体的金属氧化物优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
通过减少晶体管110的关态电流，可以使布线RBL与布线SL间的泄漏电流非常少。由此，可以显著地降低存储单元10的功耗。另外，通过减少晶体管120的关态电流，可以显著地延长保持存储单元10的信息的时间。
作为氧化物330，例如优选使用包含铟、元素M及锌的In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等的金属氧化物。例如，作为氧化物330，可以使用In-Ga-Zn氧化物，也可以使用在In-Ga-Zn氧化物中添加有锡的氧化物(In-Ga-Zn-Sn氧化物)。另外，作为氧化物330也可以使用In-Ga氧化物、In-Zn氧化物、铟氧化物。
可以利用溅射法等在衬底上沉积上述金属氧化物。因此，可以以重叠于形成在硅衬底上的驱动电路等外围电路的方式设置存储单元阵列。由此，可以减少设置在一个芯片中的外围电路的占有面积，且可以增加存储单元阵列的占有面积，因此可以增加半导体装置的存储容量。此外，通过沉积多个层叠的上述金属氧化物膜，可以层叠存储单元阵列。由此，可以集成地配置单元而无需增大存储单元阵列的占有面积。也就是说，可以构成3D单元阵列。因此，可以实现存储单元的高集成化且可以提供一种存储容量大的半导体装置。
在使用氧化物半导体的晶体管中，如果在氧化物半导体的形成沟道的区域中存在杂质或氧空位，电特性则容易变动，有时降低可靠性。此外，氧空位附近的氢形成氢进入氧空位中的缺陷(下面有时称为VOH)，在不对晶体管的栅电极施加电压的情况下也可能会生成成为载流子的电子。因此，当在氧化物半导体中的形成沟道的区域中包含氧空位时，晶体管会成为常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此，在氧化物半导体的形成沟道的区域中，优选尽量减少杂质、氧空位及VOH。换言之，优选的是，在晶体管的栅电极不被施加电压的状态下，氧化物半导体中的形成沟道的区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
相对于此，通过在氧化物半导体附近设置包含通过加热脱离的氧(以下，有时称为过剩氧)的绝缘体而进行热处理，可以从该绝缘体向氧化物半导体供应氧而减少氧空位及VOH。注意，在对源区域或漏区域供应过多的氧时，有可能引起晶体管的通态电流下降或者场效应迁移率的下降。并且，在供应到源区域或漏区域的氧在衬底面内有不均匀时，包括晶体管的半导体装置特性中发生不均匀。
因此，优选的是，在氧化物半导体中，被用作沟道形成区域的区域333c的载流子浓度得到降低且被i型化或实质上被i型化，被用作源区域或漏区域的区域333sd的载流子浓度高且被n型化。换言之，优选的是，减少氧化物半导体的区域333c中的氧空位及VOH而防止过多的氧被供应到区域333sd。
例如，在制造晶体管110时，在绝缘体380及绝缘体375的一部分中形成重叠于氧化物330b_1的开口且在该开口内形成有氧化物330c_1及绝缘体350的状态下，在含氧气氛中进行微波处理，来减少区域333c的氧空位及VOH。在此情况下，氧化物330c_1的氧空位及VOH也被减少。在此，微波处理例如是指使用包括利用微波生成高密度等离子体的电源的装置的处理。另外，微波处理也可以在形成绝缘体350之前进行。
通过在含氧气氛下进行微波处理，可以使用微波或RF等高频使氧气体等离子体化而使该氧等离子体作用。此时，也可以将微波或RF等高频照射到区域333c。通过等离子体、微波等的作用，可以使区域333c的VOH分开，将氢H从区域333c去除而由氧填补氧空位VO。换言之，在区域333c中发生“VOH→H+VO”的反应而降低区域333c的氢浓度。由此，可以减少区域333c中的氧空位及VOH而降低载流子浓度。
另外，当在含氧气氛下进行微波处理时，微波或RF等的高频、氧等离子体等作用被导电体342a、导电体342b遮蔽并不涉及于区域333sd。另外，氧等离子体的作用可以被绝缘体375及绝缘体380降低。由此，在进行微波处理时，在区域333sd中不发生VOH的减少及过多的氧的提供，由此可以防止区域333sd中的载流子浓度的下降。
如上所述，可以由氧化物半导体的区域333c选择性地去除氧空位及VOH而使区域333c成为i型化或实质上i型化。并且，可以抑制被用作源区域或漏区域的区域333sd供应过多的氧而保持n型化。由此，可以抑制晶体管110的电特性变动而抑制在衬底面内晶体管110的电特性不均匀。
在形成晶体管120时也可以与晶体管110同样地进行微波处理。
通过作为晶体管120及晶体管110采用上述结构，可以提供一种晶体管特性的不均匀较少的半导体装置。另外，可以提供一种具有良好电特性的半导体装置。另外，可以提供一种可靠性良好的半导体装置。
另外，将区域333c的X方向的长度记为沟道长度L(参照图3A及图3B)。例如，晶体管110的沟道长度L是从Z方向看时的与氧化物330_1重叠的区域中的导电体342a端部至导电体342b端部的最短距离。另外，晶体管120的沟道长度L是从Z方向看时的与氧化物330_2重叠的区域中的导电体344a端部至导电体344b端部的最短距离。
另外，将区域333c的Y方向的长度记为沟道宽度W(参照图4A及图4B)。例如，晶体管110的沟道宽度W是从Z方向看时的区域333c中的氧化物330b_1的Y方向的一端至另一端的最短距离。另外，例如，晶体管120的沟道宽度W是从Z方向看时的区域333c中的氧化物330b_2的Y方向的一端至另一端的最短距离。
如上所述，根据本发明的一个方式的存储单元10不需要现有的快闪存储器所需的高电压。因此，可以减小晶体管的沟道长度L。由此，可以提高存储单元10的工作速度。另外，可以减小存储单元10的占有面积。
晶体管110的沟道长度L和晶体管120的沟道长度L既可以相同也可以不同。通过减小晶体管110的沟道长度L，可以提高存储单元10的读出速度。通过减小晶体管120的沟道长度L，可以提高存储单元10的写入速度。
晶体管110的沟道宽度W和晶体管120的沟道宽度W既可以相同也可以不同。通过减小晶体管110的沟道宽度W，可以提高存储单元10的读出速度。通过减小晶体管120的沟道宽度W，可以提高存储单元10的写入速度。
另外，通过延长沟道长度L，可以减少晶体管的Vth不均匀。因此，被用作读出用晶体管的晶体管110的沟道长度L越长越好。尤其是，在使存储单元10储存多值信息的情况下，优选延长晶体管110的沟道长度L。
通过减小被用作写入用晶体管的晶体管120的沟道长度L且延长被用作读出用晶体管的晶体管110的沟道长度L，可以实现写入速度高且读出精度高的存储单元。
另外，埋入有导电体360等的开口的侧面及/或埋入有导电体361等的开口的侧面也可以大致垂直于包括氧化物330b的槽部的氧化物330b的被形成面。注意，本实施方式不局限于此。例如，该开口的底部也可以为具有平缓曲面的U字型形状。另外，例如，该开口的侧面也可以倾斜于氧化物330b的被形成面。
另外，如图4A所示，在从晶体管110的沟道宽度的截面看时，也可以在氧化物330b_1的侧面与氧化物330b_1的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部也可以弯曲(以下，也称为圆形)。同样地，如图4B所示，在从晶体管120的沟道宽度的截面看时，也可以在氧化物330b_2的侧面与氧化物330b_2的顶面之间具有弯曲面。
上述弯曲面的曲率半径优选大于0nm且小于与导电体342(或导电体344)重叠的区域的氧化物330b_1(或氧化物330b_2)的厚度或者小于不具有上述弯曲面的区域的一半长度。具体而言，上述弯曲面的曲率半径大于0nm且为20nm以下，优选为1nm以上且15nm以下，更优选为2nm以上且10nm以下。通过采用上述形状，可以提高绝缘体350(或绝缘体351)及导电体360(或导电体361)的对氧化物330b_1(或氧化物330b_2)的覆盖性。
氧化物330优选具有化学组成不同的多个氧化物层的叠层结构。具体而言，优选的是被用于氧化物330a及氧化物330c的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比大于被用于氧化物330b的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比。另外，优选的是，被用于氧化物330a及氧化物330c的金属氧化物中的相对于In的元素M的原子个数比大于被用于氧化物330b的金属氧化物中的相对于In的元素M的原子个数比。另外，优选的是，被用于氧化物330b的金属氧化物中的相对于元素M的In的原子个数比大于被用于氧化物330a及氧化物330c的金属氧化物中的相对于元素M的In的原子个数比。
另外，氧化物330c也可以使用与氧化物330b同样的组成。作为氧化物330c，也可以采用具有与氧化物330b同样的组成的氧化物上层叠具有与氧化物330a同様的组成的氧化物的叠层结构。
在上述条件下，通过在氧化物330b的下方配置氧化物330a，可以抑制杂质及氧从形成在氧化物330a的下方的结构物向氧化物330b扩散。同样地，通过在氧化物330b的上方配置氧化物330c，可以抑制杂质及氧从形成在氧化物330c的上方的结构物向氧化物330b扩散。
另外，氧化物330b优选为CAAC-OS等具有结晶性的氧化物。CAAC-OS等具有结晶性的氧化物是杂质或缺陷(也被称为氧空位(VO：oxygen vacancy)等)少且结晶性高的致密的结构。因此，可以抑制源电极或漏电极从氧化物330b抽出氧。因此，即使进行热处理也可以抑制氧从氧化物330b抽出，所以OS晶体管对制造工序中的高温度(所谓热积存：thermalbudget)也很稳定。
尤其是，通过以金属氧化物不被多晶化的温度(例如，400℃以上且600℃以下)进行加热处理，可以使CAAC-OS具有结晶性更高的致密结构。如此，通过进一步提高CAAC-OS的密度，可以进一步降低该CAAC-OS中的杂质或氧的扩散。
另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，具有CAAC-OS的金属氧化物具有耐热性及高可靠性。
在此，在氧化物330a与氧化物330b的接合部以及氧化物330c与氧化物330b的接合部中导带底平缓地变化。换言之，也可以说氧化物330a与氧化物330b的接合部中的导带底以及氧化物330c与氧化物330b的接合部中的导带底连续地变化或连续地接合。为此，优选使形成在氧化物330a与氧化物330b的界面以及氧化物330c与氧化物330b的界面的混合层的缺陷态密度低。
具体而言，通过使氧化物330a、氧化物330b及氧化物330c除了氧之外还包含共同元素作为主要成分，可以形成缺陷态密度低的混合层。例如，在氧化物330b为In-M-Zn氧化物的情况下，作为氧化物330a、氧化物330c也可以使用In-M-Zn氧化物、M-Zn氧化物、元素M的氧化物、In-Zn氧化物、铟氧化物等。
例如，作为氧化物330a及氧化物330c使用In：M：Zn＝1：3：4[原子个数比]或其附近的组成或者In：M：Zn＝1：1：0.5[原子个数比]或其附近的组成的金属氧化物，即可。另外，作为氧化物330b，使用In：M：Zn＝1：1：1[原子个数比]或其附近的组成、或者In：M：Zn＝4：2：3[原子个数比]或其附近的组成的金属氧化物，即可。注意，附近的组成包括所希望的原子个数比的±30％的范围。另外，作为元素M优选使用镓。
此外，在通过溅射法沉积金属氧化物时，上述原子个数比不局限于所沉积的金属氧化物的原子个数比，而也可以是用于金属氧化物的沉积的溅射靶材的原子个数比。
通过作为氧化物330a、氧化物330b及氧化物330c采用上述结构，可以降低氧化物330a与氧化物330b的界面的缺陷态密度。另外，可以降低氧化物330c与氧化物330b的界面的缺陷态密度。因此，界面散射导致的向载流子传导的影响变小，由此OS晶体管可以得到大场效应迁移率、大通态电流及高频率特性。通过将上述晶体管用于晶体管120，可以提高写入速度。另外，通过将上述晶体管用于晶体管110，可以提高读出速度。
绝缘体312、绝缘体314、绝缘体334及绝缘体336的至少一个优选被用作抑制水、氢等杂质从衬底侧或晶体管120的上方扩散到晶体管120及晶体管110等的阻挡绝缘层。另外，绝缘体323优选被用作抑制氢等杂质从接触插头359的侧面一侧扩散到接触插头359的阻挡绝缘层。
因此，绝缘体312、绝缘体314、绝缘体334、绝缘体336和绝缘体323中的至少一个优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。另外，作为绝缘体375及/或绝缘体329也可以使用具有抑制杂质扩散的功能的绝缘材料。另外，作为绝缘体375及/或绝缘体329也可以使用具有抑制氧扩散的功能的绝缘材料。
另外，在本说明书中，阻挡绝缘膜是指具有阻挡性的绝缘膜。注意，在本说明书中，阻挡性是指具有抑制对应的物质的扩散的功能(也可以说是透过性低)。或者，是指俘获并固定所对应的物质(也称为吸杂)的功能。
作为绝缘体312、绝缘体314、绝缘体334、绝缘体336、绝缘体375及绝缘体329，例如可以使用氧化铝、氧化铪、氧化镓、铟镓锌氧化物、氮化硅或氮氧化硅等。例如，作为绝缘体312及绝缘体336，优选使用氢阻挡性更高的氮化硅等。另外，例如，作为绝缘体314、绝缘体375、绝缘体329及绝缘体334，优选使用俘获并固定氢的性能高的氧化铝等。由此，可以抑制水、氢等杂质从绝缘体301侧通过绝缘体312及绝缘体314扩散到晶体管120及晶体管110一侧。另外，可以抑制水、氢等杂质从配置在绝缘体378的外侧的绝缘体等扩散到晶体管120及晶体管110一侧。另外，可以抑制绝缘体316等中的氧通过绝缘体312及绝缘体314扩散至衬底一侧。另外，可以抑制绝缘体380及绝缘体384等中的氧通过绝缘体378等扩散至晶体管120的上方。如此，优选采用由具有抑制水、氢等杂质及氧的扩散的功能的绝缘体312、绝缘体314、绝缘体334及绝缘体336围绕晶体管120及晶体管110等的结构。
绝缘体312、绝缘体314、绝缘体334、绝缘体336、绝缘体375及绝缘体329的成膜例如可以利用溅射法。溅射法不需要作为成膜气体使用氢，所以可以降低绝缘体312、绝缘体314、绝缘体334、绝缘体336、绝缘体375及绝缘体329的氢浓度。作为成膜方法，除了溅射法以外还可以适当地使用化学气相沉积(CVD：Chemical Vapor Deposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：Pulsed Laser Deposition)法、原子层沉积法(ALD：Atomic Layer Deposition)法等。
另外，有时优选降低绝缘体312及绝缘体336的电阻率。例如，通过使绝缘体312及绝缘体336的电阻率约为1×1013Ωcm，在半导体装置制造工序的利用等离子体等的处理中，有时绝缘体312及绝缘体336可以缓和导电体305、导电体342、导电体360、导电体344、导电体361的电荷积聚。绝缘体312及绝缘体336的电阻率为1×1010Ωcm以上且1×1015Ωcm以下。
此外，绝缘体316、绝缘体380、绝缘体326及绝缘体384的介电常数优选比绝缘体314低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体316、绝缘体380、绝缘体326及绝缘体384，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
此外，在本说明书等中，“氧氮化物”是指含氧量多于含氮量的材料。例如，“氧氮化硅”是指含氧量多于含氮量的硅材料。此外，在本说明书等中，“氮氧化物”是指含氮量多于含氧量的材料。例如，“氮氧化铝”是指含氮量多于含氧量的铝材料。
导电体305包括导电体305a、导电体305b及导电体305c。导电体305a与该开口的底面及侧壁接触。导电体305b以埋入于形成在导电体305a的凹部的方式设置。在此，导电体305b的顶面低于导电体305a的顶面及绝缘体316的顶面。导电体305c与导电体305b的顶面及导电体305a的侧面接触。在此，导电体305c的顶面的高度与导电体305a的顶面的高度及绝缘体316的顶面的高度大致一致。换言之，导电体305b由导电体305a及导电体305c包围。
在此，作为导电体305a及导电体305c优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
通过作为导电体305a及导电体305c使用具有抑制氢的扩散的功能的导电材料，可以防止含在导电体305b的氢等杂质通过绝缘体324等扩散到氧化物330。此外，通过作为导电体305a及导电体305c使用具有抑制氧的扩散的功能的导电材料，可以抑制导电体305b被氧化而导电率下降。作为具有抑制氧扩散的功能的导电材料，例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。因此，导电体305a可以为上述导电材料的单层或叠层。例如，作为导电体305a使用氮化钛即可。
另外，导电体305b优选使用以钨、铜或铝为主要成分的导电材料。例如，导电体305b可以使用钨。
有时导电体305被用作背栅电极。在此情况下，可以通过单独地改变施加到导电体305的电位而不使其与施加到导电体360的电位联动来控制晶体管110的Vth。另外，通过对导电体305施加负电位，可以使晶体管110的Vth更大，由此可以降低关态电流。因此，与不对导电体305施加负电位的情况相比，对导电体305施加负电位可以减少导电体360被施加电位0V时的漏电流。
此外，导电体305的电阻率根据上述施加到导电体305的电位设计，导电体305的厚度根据该电阻率设定。此外，绝缘体316的厚度与导电体305大致相同。在此，优选在导电体305的设计允许的范围内减少导电体305及绝缘体316的厚度。通过减少绝缘体316的厚度，可以降低含在绝缘体316中的氢等杂质的绝对量，所以可以抑制该杂质扩散到氧化物330。
另外，优选导电体305在晶体管110的沟道长度方向上大于氧化物330的不与导电体342a及导电体342b重叠的区域的大小(参照图3B)。另外，如图4A所示，导电体305优选延伸到氧化物330a_1及氧化物330b_1的与沟道宽度方向交叉的端部的外侧的区域。就是说，优选在氧化物330a_1及氧化物330b_1的沟道宽度方向的侧面的外侧，导电体305和导电体360隔着绝缘体重叠。通过具有该结构，可以由被用作栅电极(也被称为“第一栅电极”。)的导电体360的电场和被用作背栅电极(也被称为“第二栅电极”。)的导电体305的电场电围绕氧化物330的沟道形成区域。在本说明书中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
另外，在本说明书等中，S-channel结构的晶体管是指由一对栅电极中的一方及另一方的电场电围绕沟道形成区域的晶体管的结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以实现对短沟道效应的耐性得到提高的晶体管，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，将导电体305在沟道宽度方向上延伸来被用作布线。但是，不局限于此，也可以在导电体305下设置被用作布线的导电体。
注意，示出在晶体管110中导电体305由导电体305a、导电体305b及导电体305c的叠层构成的情况，但是本发明不局限于此。例如，导电体305可以具有单层结构，也可以具有两层或四层以上的叠层结构。
另外，也可以将上述关于导电体305、绝缘体316、导电体342、导电体360及晶体管110等的说明用于导电体353、绝缘体326、导电体344、导电体361及晶体管120等。
绝缘体322及绝缘体327优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。另外，绝缘体322及绝缘体327优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，与绝缘体324及绝缘体328相比，绝缘体322及绝缘体327优选具有进一步抑制氢和氧中的一方或双方的扩散的功能。
绝缘体322优选使用包含作为绝缘材料的铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体322时，绝缘体322被用作抑制氧从氧化物330释放到衬底一侧或氢等杂质从晶体管110的周围部扩散到氧化物330的层。因此，通过设置绝缘体322，可以抑制氢等杂质向晶体管110的内侧的扩散来抑制氧空位生成在氧化物330中。此外，可以抑制导电体305与绝缘体324或氧化物330所包含的氧起反应。
另外，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。或者，也可以对上述绝缘体进行氮化处理。另外，作为绝缘体322可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅而使用。
此外，作为绝缘体322，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
在此，在与氧化物330_1接触的绝缘体324中，优选包含过剩氧(通过加热使氧脱离)。例如，作为绝缘体324适当地使用氧化硅或氧氮化硅等，即可。通过以与氧化物330_1接触的方式设置上述包含氧的绝缘体，可以减少氧化物330_1中的氧空位，从而可以提高晶体管的可靠性。
具体而言，作为绝缘体324优选使用通过加热使一部分氧脱离的氧化物材料，即具有过剩氧区域的绝缘体材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中的氧分子的脱离量为1.0×1018molecules/cm3以上，优选为1.0×1019molecules/cm3以上，进一步优选为2.0×1019molecules/cm3以上，或者3.0×1020molecules/cm3以上的氧化膜。进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
另外，在晶体管的制造工程中，加热处理优选在氧化物330的表面露出的状态下进行。加热处理例如优选以100℃以上且600℃以下，更优选以350℃以上且550℃以下进行。另外，在氮气体或惰性气体的气氛或包含10ppm以上，1％以上或10％以上的氧化性气体的气氛下进行加热处理。例如，优选在氧气氛下进行加热处理。由此，对氧化物330供应氧，从而可以减少氧空位(VO)加热处理也可以在减压状态下进行。此外，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。此外，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后连续地在氮气体或惰性气体的气氛下进行加热处理。
另外，通过对氧化物330进行加氧化处理，可以促进将氧化物330中的氧空位由所供应的氧填补的反应，换言之，“VO+O→null”的反应。再者，通过使残留在氧化物330中的氢与被供应的氧起反应，可以去除该氢作为H2O(脱水化)。由此，可以抑制残留在氧化物330中的氢与氧空位键合而形成VOH。
此外，绝缘体322及绝缘体324也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。此外，绝缘体324也可以形成为岛状且与氧化物330a重叠。在此情况下，绝缘体375与绝缘体324的侧面及绝缘体322的顶面接触。
另外，可以将上述关于绝缘体322、绝缘体324、导电体305及晶体管110的说明用于绝缘体327、绝缘体328、导电体353及晶体管120。
氧化物343设置在氧化物330b_1上。氧化物343优选以与导电体342重叠的方式设置。同样地，氧化物345设置在氧化物330b_2上。氧化物345优选以与导电体344重叠的方式设置。
氧化物343及氧化物345优选具有抑制氧透过的功能。通过在导电体342与氧化物330b_1之间配置具有抑制氧的透过的功能的氧化物343，导电体342与氧化物330b_1之间的电阻被降低，所以是优选的。同样地，通过在导电体344与氧化物330b_2之间配置具有抑制氧的透过的功能的氧化物345，导电体344与氧化物330b_2之间的电阻被降低，所以是优选的。
通过采用这种结构，可以提高晶体管120及晶体管110的电特性及可靠性。另外，在能够充分降低导电体342与氧化物330b_1间的电阻的情况下，也可以不设置氧化物343。另外，在能够充分降低导电体344与氧化物330b_2间的电阻的情况下，也可以不设置氧化物345。
作为氧化物343及氧化物345也可以使用包含元素M的金属氧化物。特别是，作为元素M例如可以使用铝、镓、钇或锡。氧化物343及氧化物345的元素M的浓度优选比氧化物330b高。此外，作为氧化物343及氧化物345也可以使用氧化镓。另外，作为氧化物343及氧化物345也可以使用In-M-Zn氧化物等金属氧化物。具体而言，用于氧化物343及氧化物345的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物330b的金属氧化物中的相对于In的元素M的原子个数比。此外，氧化物343及氧化物345的厚度优选为0.5nm以上且5nm以下，更优选为1nm以上且3nm以下，进一步优选为1nm以上且2nm以下。另外，氧化物343及氧化物345优选具有结晶性。当氧化物343及氧化物345具有结晶性时，能够更好地抑制氧化物330释放氧。例如，在氧化物343及氧化物345具有六方晶等结晶结构的情况下，有时可以抑制氧化物330中的氧的释放。
作为导电体342及导电体344例如优选使用包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钽及铝的氮化物、包含钛及铝的氮化物等。在本发明的一个方式中，尤其优选采用包含钽的氮化物。此外，例如也可以使用氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易被氧化的导电材料或者即使吸收氧也维持导电性的材料，所以是优选的。
注意，包含于氧化物330b等中的氢有时扩散到导电体342或导电体344。尤其是，通过作为导电体342及导电体344使用包含钽的氮化物，有时包含在氧化物330b等中的氢容易扩散到导电体342或导电体344，该扩散的氢与导电体342或导电体344所包含的氮键合。也就是说，有时包含在氧化物330b等中的氢被导电体342或导电体344吸收。
另外，优选在导电体342的侧面与顶面之间以及导电体344的侧面与顶面之间不形成弯曲面。通过使导电体不具有该弯曲面，可以增大沟道宽度方向的截面上的导电体344的截面积。由此，导电体344的电阻值变小，从而可以增大晶体管120的通态电流。同样地，可以增大沟道宽度方向的截面上的导电体342的截面积。由此，导电体342的电阻值变小，从而可以提高晶体管110的通态电流。
绝缘体375以覆盖绝缘体324、氧化物330a_1、氧化物330b_1、氧化物343及导电体342的方式设置，并且在设置有绝缘体350及导电体360等的区域中设置开口。绝缘体375优选以与绝缘体324的顶面、氧化物330a_1的侧面、氧化物330b_1的侧面、氧化物343的侧面、导电体342的侧面及导电体342的顶面接触的方式设置。另外，绝缘体375优选被用作抑制氧的透过的阻挡绝缘膜。另外，绝缘体375优选被用作抑制水、氢等杂质从上方扩散到氧化物330a_1、氧化物330b_1或绝缘体324的阻挡绝缘膜，并且优选具有俘获氢等杂质的功能。
绝缘体329以覆盖绝缘体328、氧化物330a_2、氧化物330b_2、氧化物345及导电体344的方式设置，并且在设置有绝缘体351及导电体361等的区域中设置开口。绝缘体329优选以与绝缘体328的顶面、氧化物330a_2的侧面、氧化物330b_2的侧面、氧化物345的侧面、导电体344的侧面及导电体344的顶面接触的方式设置。另外，绝缘体329优选被用作抑制氧的透过的阻挡绝缘膜。另外，绝缘体329优选被用作抑制水、氢等杂质从上方扩散到氧化物330a_1、氧化物330b_1或绝缘体328的阻挡绝缘膜，并且优选具有俘获氢等杂质的功能。
作为绝缘体375及绝缘体329，例如可以使用氧化铝或氮氧化硅等绝缘体。
通过设置上述绝缘体375及绝缘体329，可以由具有对氧具有阻挡性的绝缘体包围导电体342及导电体344。换言之，可以防止包含在绝缘体380中的氧扩散到导电体342及导电体344。由此，可以抑制因包含在绝缘体380中的氧等而导致导电体342直接被氧化使得电阻率增大而场效应迁移率及通态电流减少。另外，可以抑制因包含在绝缘体384中的氧等而导致导电体344直接被氧化使得电阻率增大而场效应迁移率及通态电流减少。像这样，通过提高晶体管120的场效应迁移率及通态电流，可以提高存储单元10的写入速度。另外，通过提高晶体管110的场效应迁移率及通态电流，可以提高存储单元10的读出速度。
通过在夹在绝缘体312与绝缘体336的区域内设置与绝缘体380接触且具有俘获氢等杂质的功能的绝缘体375，可以俘获包含在绝缘体380等的氢等杂质而将该区域内的氢量为一定的值。另外，通过以与绝缘体384接触的方式设置具有俘获氢等杂质的功能的绝缘体329，可以俘获绝缘体384等中的氢等杂质而使该区域内的氢量为一定值。此时，作为绝缘体375及绝缘体329优选使用氧化铝等。
被用作栅极绝缘体的绝缘体350及绝缘体351优选以与氧化物330b的顶面接触的方式配置。绝缘体350及绝缘体351可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，如氧化硅及氧氮化硅等包含硅的氧化物具有热稳定性，所以是优选的。
与绝缘体324同样，优选降低绝缘体350及绝缘体351中的水或氢等杂质的浓度。另外，绝缘体350及绝缘体351的厚度优选为1nm以上且20nm以下。
此外，也可以在绝缘体350与导电体360之间设置金属氧化物。该金属氧化物优选抑制从绝缘体350扩散到导电体360的氧。通过设置抑制氧的扩散的金属氧化物，从绝缘体350到导电体360的氧的扩散被抑制。换言之，可以抑制供应到氧化物330的氧量的减少。另外，可以抑制因绝缘体350中的氧所导致的导电体360的氧化。同样地，也可以在绝缘体351与导电体361之间设置金属氧化物。例如，作为该金属氧化物，可以使用氧化铪等。
此外，上述金属氧化物也可以被用作第一栅电极的一部分。例如，可以将可用于氧化物330的金属氧化物作为上述金属氧化物使用。在此情况下，通过利用溅射法沉积导电体360a及/或导电体361a，可以降低上述金属氧化物的电阻值使其变为导电体。上述导电体可以称为OC(Oxide Conductor)电极。
通过设置上述金属氧化物，可以提高晶体管110的通态电流，而无需减少来自导电体360的电场的影响。另外，通过利用绝缘体350及上述金属氧化物的物理厚度保持导电体360与氧化物330之间的距离，可以抑制导电体360与氧化物330之间的泄漏电流。另外，通过设置绝缘体350及上述金属氧化物的叠层结构，可以容易适当地调节导电体360与氧化物330之间的物理距离及从导电体360施加到氧化物330的电场强度。另外，绝缘体351及导电体361也是同样的。
导电体360优选包括导电体360a以及配置在导电体360a上的导电体360b。导电体361优选包括导电体361a以及配置在导电体361a上的导电体361b。例如，优选以与导电体360b的底面及侧面重叠的方式配置导电体360a。导电体361a优选以与导电体361b的底面及侧面重叠的方式配置。
注意，在本实施方式等中，作为导电体360示出导电体360a与导电体360b的两层结构且作为导电体361示出导电体361a与导电体361b的两层结构，但是导电体360及导电体361也可以具有单层结构或者三层以上的叠层结构。
作为导电体360a及导电体361a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧的扩散的功能的导电材料。
另外，当导电体360a具有抑制氧的扩散的功能时，可以抑制绝缘体350所包含的氧使导电体360b氧化而导致导电率的下降。此外，当导电体361a具有抑制氧的扩散的功能时，可以抑制绝缘体351所包含的氧使导电体361b氧化而导致导电率的下降。作为用于导电体360a及/或导电体361a的导电材料，使用与导电体305a及/或导电体305c同样的导电材料即可。
另外，由于导电体360及导电体361还被用作布线，所以优选使用导电性高的导电体。例如，导电体360b及导电体361b可以使用以钨、铜或铝为主要成分的导电材料。另外，导电体360b及导电体361b可以具有叠层结构，例如可以具有钛或氮化钛与上述导电材料的叠层结构。
另外，在晶体管110中，以填埋形成于绝缘体380等的开口的方式自对准地形成导电体360。此外，在晶体管120中，以填埋形成于绝缘体384等的开口的方式自对准地形成导电体361。通过如此形成导电体360，可以在导电体342a和导电体342b之间的区域中无需位置对准而配置导电体360。另外，导电体361也是同样的。
另外，在晶体管110的沟道宽度方向上，以绝缘体322的底面为基准，导电体360的不与氧化物330b重叠的区域的从基准面到导电体360的底面的高度优选比从基准面到氧化物330b的底面的高度低。通过采用被用作栅电极的导电体360隔着绝缘体350等覆盖氧化物330b_1的沟道形成区域的侧面及顶面的结构，容易使导电体360的电场作用于氧化物330b_1的沟道形成区域整体。由此，可以提高晶体管110的通态电流及频率特性。以绝缘体322的底面为基准面时的氧化物330_1不与导电体360重叠的区域中的从基准面到导电体360的底面的高度和从基准面到氧化物330b_1的底面的高度之差为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
绝缘体380设置在绝缘体375上，在将设置绝缘体350及导电体360的区域中形成开口。绝缘体384设置在绝缘体329上，在将设置绝缘体351及导电体361的区域中形成开口。此外，绝缘体380及绝缘体384的顶面也可以被平坦化。
被用作层间膜的绝缘体380及绝缘体384的介电常数优选低。绝缘体380例如优选使用与绝缘体316同样的材料设置。尤其是，由于氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
与绝缘体324同样，绝缘体380及绝缘体384优选包含过剩氧区域或过剩氧。另外，绝缘体380及绝缘体384中的水、氢等杂质浓度优选得到减少。例如，作为绝缘体380及绝缘体384适当地使用氧化硅、氧氮化硅等包含硅的氧化物，即可。通过在氧化物330附近设置包含过剩氧的绝缘体，可以减少氧化物330中的氧空位，从而可以提高晶体管的可靠性。
绝缘体334以与导电体361、绝缘体351及绝缘体384的各顶面接触的方式配置。绝缘体334优选具有抑制水、氢等杂质从上方扩散到绝缘体384的阻挡绝缘膜的功能，并且优选具有俘获氢等杂质的功能。另外，绝缘体334优选被用作抑制氧的透过的阻挡绝缘膜。作为绝缘体334，例如使用氧化铝等的绝缘体即可。在夹在绝缘体312与绝缘体378的区域内以与绝缘体384接触的方式设置具有俘获氢等杂质的功能的绝缘体334，俘获绝缘体384等中的氢等杂质而可以使该区域内的氢量为一定值。
绝缘体335优选以与导电体360、绝缘体350及绝缘体380的各顶面接触的方式配置。绝缘体335具有与绝缘体334同样的功能。
绝缘体336被用作抑制水、氢等杂质从上方扩散到绝缘体384的阻挡绝缘膜。绝缘体336配置在绝缘体384上。作为绝缘体336，优选使用氮化硅或氮氧化硅等包含硅的氮化物。例如，作为绝缘体336使用通过溅射法沉积的氮化硅。通过使用溅射法沉积绝缘体336，可以形成密度高且不容易形成空洞等的氮化硅膜。此外，作为绝缘体336，也可以在通过溅射法沉积的氮化硅上还层叠通过CVD法沉积的氮化硅。
〔半导体装置的构成材料〕
以下，说明可用于根据本发明的一个方式的存储装置的存储单元10及包括存储单元10的半导体装置等的构成材料。
[衬底]
根据本发明的一个方式的存储装置的存储单元10及包括存储单元10的半导体装置等可以设置在衬底上。作为衬底例如可以使用绝缘体衬底、半导体衬底、导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出以硅或锗等为材料的半导体衬底、或者碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容元件、电阻元件、开关元件、发光元件、存储元件等。
[绝缘体]
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用金属氧化物的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化铝、氮氧化硅、氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物330的结构，可以填补氧化物330所包含的氧空位。
[导电体]
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用含有包含在形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。另外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。另外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成有沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
[金属氧化物]
作为氧化物330，优选使用用作半导体的金属氧化物(氧化物半导体)。以下，对可用于根据本发明的氧化物330的金属氧化物进行说明。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁和钴等中的一种或多种。
在此考虑金属氧化物为包含铟、元素M及锌的In-M-Zn氧化物的情况。
另外，在本说明书等中，有时将包含氮的金属氧化物称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
<结晶结构的分类>
首先，参照图6A对氧化物半导体中的结晶结构的分类进行说明。图6A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图6A所示那样，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(excluding single crystal and poly crystal)。此外，在“Crystalline”的分类中不包含single crystal、poly crystal及completelyamorphous。此外，在“Crystal”中包含single crystal及poly crystal。
此外，图6A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图6B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图6B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图6B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图6B所示的CAAC-IGZO膜的厚度为500nm。
如图6B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图6B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图6C示出CAAC-IGZO膜的衍射图案。图6C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图6C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图6C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
[氧化物半导体的结构]
此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图6A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是因为CAAC-OS由于a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化而容许畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及良好可靠性。此外，CAAC-OS对制造工序中的高温度(所谓热积存：thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子射线)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
[氧化物半导体的结构]
接着，说明上述的CAC-OS的详细内容。此外，说明CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。也就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制开启/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。用于根据本发明的一个方式的半导体装置的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
[包括氧化物半导体的晶体管]
在此，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子浓度低的氧化物半导体用于晶体管的沟道形成区域。例如，氧化物半导体的沟道形成区域中的载流子浓度优选为1×1018cm-3以下，更优选低于1×1017cm-3，进一步优选低于1×1016cm-3，更进一步优选低于1×1013cm-3，还进一步优选低于1×1012cm-3。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为“高纯度本征”或“实质上高纯度本征”的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[杂质]
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体的沟道形成区域中的硅或碳的浓度、氧化物半导体的与沟道形成区域的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体的沟道形成区域中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体的沟道形成区域中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体的沟道形成区域中的氢。具体而言，在氧化物半导体的沟道形成区域中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于5×1019atoms/cm3，更优选低于1×1019atoms/cm3，进一步优选低于5×1018atoms/cm3，还进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
[其他半导体材料]
可以用于氧化物330的半导体材料不局限于上述金属氧化物。作为氧化物330，也可以使用具有带隙的半导体材料(不是零带隙半导体的半导体材料)。例如，优选将硅等单个元素的半导体、砷化镓等化合物半导体、被用作半导体的层状物质(也称为原子层物质、二维材料等)等用于半导体材料。特别是，优选将被用作半导体的层状物质用于半导体材料。
在此，在本说明书等中，层状物质是具有层状结晶结构的材料群的总称。层状结晶结构是由共价键或离子键形成的层通过如范德华力那样的比共价键或离子键弱的键合层叠的结构。层状物质在每单位层中具有高导电性，即，具有高二维导电性。通过将被用作半导体并具有高二维导电性的材料用于沟道形成区域，可以提供通态电流大的晶体管。
作为层状物质，有石墨烯、硅烯、硫族化物等。硫族化物是包含氧族元素的化合物。此外，氧族元素是属于第16族的元素的总称，其中包括氧、硫、硒、碲、钋、鉝。此外，作为硫族化物，可以举出过渡金属硫族化物、第13族硫族化物等。
作为氧化物330，例如优选使用被用作半导体的过渡金属硫族化物。作为能够被用作氧化物330的过渡金属硫族化物，具体地可以举出硫化钼(典型的是MoS2)、硒化钼(典型的是MoSe2)、碲化钼(典型的是MoTe2)、硫化钨(典型的是WS2)、硒化钨(典型的是WSe2)、碲化钨(典型的是WTe2)、硫化铪(典型的是HfS2)、硒化铪(典型的是HfSe2)、硫化锆(典型的是ZrS2)、硒化锆(典型的是ZrSe2)等。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式2)
在本实施方式中，说明包括存储单元10(也被称为“存储元件”。)的半导体装置200的结构例子。
图7A是示出本发明的一个方式的半导体装置200的结构例子的方框图。图7A所示的半导体装置200包括驱动电路210及存储器阵列220。存储器阵列220包括多个存储单元10。图7A示出存储器阵列220包括配置为m行n列(m及n为2以上的整数。)的矩阵状的多个存储单元10的例子。
另外，行、列延伸在彼此正交的方向上。在本实施方式中，将X方向设定为“行”且将Y方向设定为“列”，但是也可以将X方向设定为“列”且将Y方向设定为“行”。
在图7A中，将第一行第一列的存储单元10记为存储单元10[1，1]且将第m行第n列的存储单元10记为存储单元10[m，n]。另外，将第i行第j列(i为1以上且m以下的整数。j为1以上且n以下的整数。)的存储单元10记为存储单元10[i，j]。
驱动电路210包括PSW241(功率开关)、PSW242及外围电路215。外围电路215包括外围电路211、控制电路212(control Circuit)及电压生成电路228。
在半导体装置200中，根据需要可以适当地取舍上述各电路、各信号及各电压。或者，也可以增加其它电路或其它信号。信号BW、CE、GW、CLK、WAKE、ADDR、WDA、PON1、PON2为从外部输入的信号，信号RDA为输出到外部的信号。信号CLK为时钟信号。
此外，信号BW、CE及信号GW是控制信号。信号CE为芯片使能信号，信号GW为全局写入使能信号，信号BW为字节写入使能信号。信号ADDR为地址信号。信号WDA为写入数据，信号RDA为读出数据。信号PON1、PON2为电源门控控制用信号。此外，信号PON1、信号PON2也可以在控制电路212中生成。
控制电路212为具有控制半导体装置200的整体工作的功能的逻辑电路。例如，控制电路212对信号CE、信号GW及信号BW进行逻辑运算来决定半导体装置200的工作模式(例如，写入工作、读出工作)。或者，控制电路212生成外围电路211的控制信号，以执行上述工作模式。
电压生成电路228具有生成负电压的功能。信号WAKE具有控制对电压生成电路228输入信号CLK的功能。例如，当对信号WAKE施加H电平的信号时，信号CLK被输入到电压生成电路228，电压生成电路228生成负电压。
外围电路211是用来对存储单元10进行数据的写入及读出的电路。外围电路211包括行译码器221(Row Decoder)、列译码器222(Column Decoder)、行驱动器223(RowDriver)、列驱动器224(Column Driver)、输入电路225(Input Cir.)、输出电路226(OutputCir.)及读出放大器227(Sense Amplifier)。
行译码器221及列译码器222具有对信号ADDR进行译码的功能。行译码器221是用来指定要访问行的电路，列译码器222是用来指定要访问列的电路。行驱动器223具有选择连接到由行译码器221指定的布线WL的功能。列驱动器224具有如下功能：将数据写入到存储单元10的功能；从存储单元10读出数据的功能；保持所读出的数据的功能等。
输入电路225具有保持信号WDA的功能。输入电路225中保持的数据输出到列驱动器224。输入电路225的输出数据是写入存储单元10的数据(Din)。列驱动器224从存储单元10读出的数据(Dout)输出到输出电路226。输出电路226具有保持Dout的功能。此外，输出电路226具有将Dout输出到半导体装置200的外部的功能。从输出电路226输出的数据为信号RDA。
PSW241具有控制向外围电路215供给VDD的功能。PSW242具有控制向行驱动器223供给VHM的功能。在此，半导体装置200的高电源电压为VDD，低电源电压为GND(接地电位)。另外，VHM是用来使字线成为高电平的高电源电压，其高于VDD。利用信号PON1控制PSW241的开启/关闭，利用信号PON2控制PSW242的开启/关闭。在图7A中，外围电路215中被供应VDD的电源域的个数为1，但是也可以为多个。此时，对各电源域设置功率开关。
驱动电路210及存储器阵列220也可以设置在同一平面上。此外，如图7B所示，驱动电路210与存储阵列220也可以重叠。通过使驱动电路210与存储阵列220重叠，可以缩短信号传输距离。另外，可以实现半导体装置200的小型化。
图8A是说明存储器阵列220中的存储单元10的配置例子的方框图。存储器阵列220包括延伸在行方向上的m个布线WBL及m个布线RBL、延伸在列方向上的n个布线WL、n个布线CL、n个布线SL、n个布线BGL2及n个布线BGL1(未图示)。
图8B是存储单元10[i，j]的电路图。存储单元10[i，j]包括晶体管120[i，j]、晶体管110[i，j]及电容器130[i，j]。晶体管120[i，j]的栅极与第j列的布线WL的布线WL[j]电连接，背栅极与第j列的布线BGL2的布线BGL2[j]电连接。另外，晶体管120[i，j]的源极和漏极中的一方与第i行的布线WBL的布线WBL[i]电连接，另一方与晶体管110[i，j]的栅极电连接。
晶体管110[i，j]的背栅极与第j列的布线BGL1的布线BGL1[j]电连接。另外，晶体管110[i，j]的源极和漏极中的一方与第i行的布线RBL的布线RBL[i]电连接，另一方与第j列的布线SL的布线SL[j]电连接。
另外，存储单元10[i，j]在晶体管110[i，j]的栅极与第j列的布线CL的布线CL[j]间包括电容器130[i，j]。在本说明书等中，晶体管120[i，j]的源极和漏极中的另一方与晶体管110[i，j]的栅极电连接的节点被称为节点FN[i，j]。因此，存储单元10[i，j]在节点FN[i，j]与布线CL[j]间包括电容器130[i，j]。
通过对布线WBL[i]及布线WL[j]供应信号，可以对存储单元10[i，j]写入信息。另外，通过对布线RBL[i]及布线SL[j]供应信号，可以读出存储单元10[i，j]所保持的信息。通过控制供应到各布线的信号，可以从任意存储单元10读出信息且对任意存储单元10写入信息。因此，半导体装置200可以被用作NOR型存储装置。
图9A是说明存储器阵列220中的存储单元10的与图8A不同的配置例子的方框图。
在图9A所示的存储器阵列220中，将奇数列的存储单元10和偶数列的存储单元10左右对称地配置。图9B是j为奇数时的存储单元10[i，j]及存储单元10[i，j+1]的电路图。另外，图10示出存储单元10[i，j]及存储单元10[i，j+1]的截面结构例子。图10是相当于图1B及图2的截面图。
晶体管120[i，j]的源极和漏极中的一方以及晶体管120[i，j+1]的源极和漏极中的一方都与布线WBL[i]电连接。通过将奇数列的存储单元10及偶数列的存储单元10左右对称地配置，可以使晶体管120[i，j]和晶体管120[i，j+1]的双方通过共通的连接路径365与布线WBL[i]电连接(参照图10。)。
同样地，可以使晶体管110[i，j]和晶体管110[i，j+1]的双方通过共通的连接路径366与布线RBL[i]电连接。因此，可以进一步减小存储器阵列220的占有面积。另外，可以进一步提高每单位面积的记录密度。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式3)
在本实施方式中，说明使用根据本发明的一个方式的存储装置的应用例子。
一般而言，在计算机等半导体装置中，根据其用途可以使用各种存储装置。图11示出各种存储装置的阶层。越是上层的存储装置越被要求更快的访问速度，越是下层的存储装置越被要求更大的存储容量和更高的记录密度。在图11中，从最上层依次示出CPU等运算处理装置中作为寄存器一起安装的存储器、SRAM(Static Random Access Memory)、DRAM(Dynamic Random Access Memory)以及3D NAND存储器。
因为CPU等运算处理装置中作为寄存器一起安装的存储器用于运算结果的暂时储存等，所以来自运算处理装置访问的频率高。因此，与存储容量相比更需求快的工作速度。此外，寄存器具有保持运算处理装置的设定信息等的功能。
SRAM例如用于高速缓存。高速缓存具有将保持在主存储器中的信息的一部分复制并保持的功能。通过将使用频率高的数据复制到高速缓存中，可以提高对数据访问的速度。
DRAM例如用于主存储器。主存储器具有保持从存储(storage)读出的程序或数据的功能。DRAM的记录密度大约为0.1至0.3Gbit/mm2。
3D NAND存储器例如用于存储。存储具有保持需要长期保存的数据和运算处理装置所使用的各种程序等的功能。因此，与更快的工作速度相比，存储被要求更大的存储容量和更高的记录密度。用于存储的存储装置的记录密度大约为0.6至6.0Gbit/mm2。
根据本发明的一个方式的存储装置的工作速度快且能够长期间保持数据。根据本发明的一个方式的存储装置可以用作位于包括高速缓存的阶层和主存储器的阶层的双方的边界区域901的存储装置。此外，根据本发明的一个方式的存储装置可以用作位于包括主存储器的阶层和存储的阶层的双方的边界区域902的存储装置。
根据本发明的一个方式的存储装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器终端、数码相机、视频摄像机、录像再现装置、导航系统、游戏机等)的存储装置。另外，可以用于图像传感器、IoT(Internet of Things：物联网)以及医疗等。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。
或者，根据本发明的一个方式的存储装置应用于存储器卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图12A至图12E示意性地示出可移动存储装置的几个结构例子。例如，根据本发明的一个方式的存储装置加工为被封装的存储器芯片并用于各种存储装置或可移动存储器。
图12A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及基板1104。基板1104被容纳在外壳1101中。例如，基板1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于基板1104上的存储器芯片1105等。
图12B是SD卡的外观示意图，图12C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及基板1113。基板1113被容纳在外壳1111中。例如，基板1113上安装有存储器芯片1114及控制器芯片1115。通过在基板1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于基板1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于基板1113上的存储器芯片1114等。
图12D是SSD的外观示意图，图12E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及基板1153。基板1153被容纳在外壳1151中。例如，基板1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在基板1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将上述实施方式所示的半导体装置组装于基板1153上的存储器芯片1154等。
本实施方式可以与其他的实施方式等所记载的结构适当地组合而实施。
(实施方式4)
图13示出具有根据本发明的一个方式的半导体装置的电子设备的具体例子。
<电子设备及系统>
根据本发明的一个方式的半导体装置可以安装在各种各样的电子设备。作为电子设备的例子，除了电视装置、用于台式或笔记本式信息终端等的显示器、数字标牌(DigitalSignage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、电子书阅读器、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，可以将根据本发明的一个方式的半导体装置用作人工智能的构成要素。另外，可以使用根据本发明的一个方式的半导体装置使电子设备具备人工智能。
根据本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
根据本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
根据本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。
[信息终端]
图13A示出信息终端之一的移动电话机(智能手机)。信息终端5100包括外壳5101及显示部5102，作为输入接口在显示部5102中具备触控面板，并且在外壳5101上设置有按钮。
信息终端5100可以使用根据本发明的一个方式的半导体装置执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5102上的应用程序、识别由使用者输入到显示部5102所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5102上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
图13B示出笔记本式信息终端5200。笔记本式信息终端5200包括信息终端主体5201、显示部5202及键盘5203。
与上述信息终端5100同样，笔记本式信息终端5200可以通过使用根据本发明的一个方式的半导体装置执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用笔记本式信息终端5200，可以研发新颖的人工智能。
注意，在上述例子中，图13A及图13B分别示出智能手机及笔记本式信息终端作为电子设备的例子，但是也可以应用智能手机及笔记本式信息终端以外的信息终端。作为智能手机及笔记本式信息终端以外的信息终端，例如可以举出PDA(Personal DigitalAssistant：个人数码助理)、台式信息终端、工作站等。
[游戏机]
图13C示出作为游戏机的一个例子的便携式游戏机5300。便携式游戏机5300包括外壳5301、外壳5302、外壳5303、显示部5304、连接部5305及操作键5306等。可以将外壳5302及外壳5303从外壳5301拆卸。通过将设在外壳5301中的连接部5305安装到其他外壳(未图示)，可以将输出到显示部5304的影像输出到其他视频显示设备(未图示)。此时，外壳5302及外壳5303分别可以被用作控制器。由此，多个游戏玩者可以同时玩游戏。可以将根据本发明的一个方式的半导体装置嵌入到设置在外壳5301、外壳5302及外壳5303的衬底的芯片等。
另外，图13D示出游戏机之一的固定式游戏机5400。固定式游戏机5400以无线或有线连接有控制器5402。
通过将根据本发明的一个方式的半导体装置的GPU或芯片应用于便携式游戏机5300及固定式游戏机5400等游戏机，可以实现功耗得到降低的游戏机。此外，由于功耗降低，所以来自电路的发热降低，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
再者，通过将根据本发明的一个方式的半导体装置应用于便携式游戏机5300，可以实现具备人工智能的便携式游戏机5300。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5300，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
此外，当使用便携式游戏机5300玩需要多个游戏玩者的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图13C及图13D示出便携式游戏机及固定式游戏机作为游戏机的一个例子，但是能够应用根据本发明的一个方式的半导体装置的游戏机不局限于此。作为能够使用根据本发明的一个方式的半导体装置的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[大型计算机]
本发明的一个方式的半导体装置可以应用于大型计算机。
图13E示出作为大型计算机的一个例子的超级计算机5500。图13F示出超级计算机5500所包括的机架(rack mount)式计算机5502。
超级计算机5500包括机架5501及多个机架式计算机5502。注意，多个计算机5502容纳在机架5501中。另外，计算机5502设有多个基板5504，在该基板上可以安装根据本发明的一个方式的半导体装置。
超级计算机5500主要是适合于科学计算的大型计算机。科学计算需要以高速进行庞大的运算，因此功耗大且芯片的发热高。通过将根据本发明的一个方式的半导体装置应用于超级计算机5500，可以实现功耗得到降低的超级计算机。此外，由于超级计算机的功耗得到降低，所以可以降低来自构成超级计算机的电路的发热，由此可以减少因发热而给电路本身、外围电路及模块带来的负面影响。
在图13E及图13F中，作为大型计算机的一个例子示出超级计算机，然而应用根据本发明的一个方式的半导体装置的大型计算机不局限于此。作为应用根据本发明的一个方式的半导体装置的大型计算机，例如可以举出提供服务的计算机(服务器)、大型通用计算机(主机)等。
[移动体]
根据本发明的一个方式的半导体装置可以应用于作为移动体的汽车及汽车的驾驶席周边。
图13G是示出移动体的一个例子的汽车5600室内的前挡风玻璃周边的图。图13G示出安装在仪表盘的显示面板5601、显示面板5602、显示面板5603以及安装在支柱的显示面板5604。
通过显示速度表、转速计、行驶距离、燃料表、排档状态、空调的设定，显示面板5601至显示面板5603可以提供各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5601至显示面板5603还可以用作照明装置。
通过将由设置在汽车的摄像装置(未图示)拍摄的影像显示在显示面板5604上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5604还可以用作照明装置。
因为可以将根据本发明的一个方式的半导体装置用作人工智能的构成要素，例如可以将该芯片用于汽车的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5601至显示面板5604上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[电器产品]
图13H示出电器产品的一个例子的电冷藏冷冻箱5700。电冷藏冷冻箱5700包括外壳5701、冷藏室门5702及冷冻室门5703等。
通过将根据本发明的一个方式的半导体装置应用于电冷藏冷冻箱5700，可以实现具备人工智能的电冷藏冷冻箱5700。通过利用人工智能，可以使电冷藏冷冻箱5700具有基于储存在电冷藏冷冻箱5700中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5700的温度的功能。
作为电器产品的一个例子说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合。
本实施方式可以与其他的实施方式等所记载的结构适当地组合而实施。
[符号说明]
10：存储单元、110：晶体管、120：晶体管、130：电容器、200：半导体装置、210：驱动电路、211：外围电路、212：控制电路、215：外围电路、220：存储器阵列、221：行译码器、222：列译码器、223：行驱动器、224：列驱动器、225：输入电路、226：输出电路、227：读出放大器、228：电压生成电路、241：PSW、242：PSW

Claims (7)

1.一种存储单元，包括：
第一晶体管；
第二晶体管；以及
电容器，
其中，所述第一晶体管的源极和漏极中的一方与第一布线电连接，
所述第一晶体管的源极和漏极中的另一方与第二布线电连接，
所述第二晶体管的源极和漏极中的一方与第三布线电连接，
所述第二晶体管的源极和漏极中的另一方与所述第一晶体管的栅极电连接，
所述第二晶体管的栅极与第四布线电连接，
在所述第一晶体管的栅极与第五布线间设置有所述电容器，
所述第二晶体管设置在所述第一晶体管的上方，
所述第一晶体管包括第一氧化物半导体，
并且，所述第二晶体管包括第二氧化物半导体。
2.根据权利要求1所述的存储单元，
其中所述第一氧化物半导体包含铟和锌中的至少一方。
3.根据权利要求1或2所述的存储单元，
其中所述第二氧化物半导体包含铟和锌中的至少一方。
4.根据权利要求1至3中任一项所述的存储单元，
其中所述第一晶体管包括背栅极。
5.根据权利要求1至4中任一项所述的存储单元，
其中所述第二晶体管包括背栅极。
6.根据权利要求1至5中任一项所述的存储单元，
其中所述第一晶体管的沟道长度比所述第二晶体管的沟道长度长。
7.一种存储装置，包括：
多个权利要求1至6中任一项所述的存储单元；
m个所述第一布线；以及
n个所述第四布线，
其中，多个所述存储单元配置为m行n列(m及n为2以上的整数。)的矩阵状，
第i个(i为1以上且m以下的整数。)所述第一布线与配置在第i行的所述存储单元电连接，
并且，第j个(j为1以上且n以下的整数。)所述第四布线与配置在第j列的所述存储单元电连接。
CN202080058886.9A 2019-08-22 2020-08-11 存储单元及存储装置 Pending CN114258586A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019151814 2019-08-22
JP2019-151814 2019-08-22
PCT/IB2020/057527 WO2021033075A1 (ja) 2019-08-22 2020-08-11 メモリセルおよび記憶装置

Publications (1)

Publication Number Publication Date
CN114258586A true CN114258586A (zh) 2022-03-29

Family

ID=74660681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080058886.9A Pending CN114258586A (zh) 2019-08-22 2020-08-11 存储单元及存储装置

Country Status (5)

Country Link
US (1) US20220310616A1 (zh)
JP (1) JPWO2021033075A1 (zh)
KR (1) KR20220050134A (zh)
CN (1) CN114258586A (zh)
WO (1) WO2021033075A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023187544A1 (ja) * 2022-03-31 2023-10-05 株式会社半導体エネルギー研究所 半導体装置、記憶装置、及び電子機器
WO2023223127A1 (ja) * 2022-05-16 2023-11-23 株式会社半導体エネルギー研究所 半導体装置、記憶装置及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
WO2011077967A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653611B2 (en) * 2014-03-07 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2016092416A1 (en) 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
JP6773453B2 (ja) * 2015-05-26 2020-10-21 株式会社半導体エネルギー研究所 記憶装置及び電子機器
JP6448743B2 (ja) * 2017-10-30 2019-01-09 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20220050134A (ko) 2022-04-22
US20220310616A1 (en) 2022-09-29
JPWO2021033075A1 (zh) 2021-02-25
WO2021033075A1 (ja) 2021-02-25

Similar Documents

Publication Publication Date Title
CN112368846A (zh) 半导体装置及半导体装置的制造方法
JP7221215B2 (ja) 記憶装置
CN111052236B (zh) 半导体装置
JP2020017327A (ja) 記憶装置、半導体装置、および電子機器
CN114424339A (zh) 半导体装置及半导体装置的制造方法
WO2020136467A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021033075A1 (ja) メモリセルおよび記憶装置
JPWO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021069998A1 (ja) 記憶装置
JPWO2020115595A1 (ja) 半導体装置、および半導体装置の作製方法
CN112673479A (zh) 半导体装置及半导体装置的制造方法
JPWO2020084415A1 (ja) 半導体装置、および半導体装置の作製方法
US11711922B2 (en) Memory device with memory cells comprising multiple transistors
JP7297683B2 (ja) 半導体装置
WO2020225641A1 (ja) 半導体装置
US20220293603A1 (en) Semiconductor Device
JPWO2020049396A1 (ja) 半導体装置、および半導体装置の作製方法
US20230389332A1 (en) Ferroelectric Device and Semiconductor Device
KR102669811B1 (ko) 반도체 장치, 및 반도체 장치의 제작 방법
TWI835759B (zh) 記憶體裝置及電子裝置
KR20210052462A (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR20220044546A (ko) 기억 장치
CN113491006A (zh) 半导体装置及半导体装置的制造方法
CN111448669A (zh) 半导体装置及半导体装置的制造方法
CN115777239A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination