KR20230058645A - 반도체 장치 및 전자 기기 - Google Patents
반도체 장치 및 전자 기기 Download PDFInfo
- Publication number
- KR20230058645A KR20230058645A KR1020237008306A KR20237008306A KR20230058645A KR 20230058645 A KR20230058645 A KR 20230058645A KR 1020237008306 A KR1020237008306 A KR 1020237008306A KR 20237008306 A KR20237008306 A KR 20237008306A KR 20230058645 A KR20230058645 A KR 20230058645A
- Authority
- KR
- South Korea
- Prior art keywords
- insulator
- transistor
- oxide
- conductor
- potential
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 245
- 230000015654 memory Effects 0.000 claims abstract description 72
- 239000003990 capacitor Substances 0.000 claims abstract description 64
- 229910052735 hafnium Inorganic materials 0.000 claims description 32
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 27
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 239000012212 insulator Substances 0.000 description 858
- 239000004020 conductor Substances 0.000 description 445
- 239000010408 film Substances 0.000 description 142
- 229910052760 oxygen Inorganic materials 0.000 description 138
- 239000001301 oxygen Substances 0.000 description 136
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 134
- 239000000463 material Substances 0.000 description 122
- 230000006870 function Effects 0.000 description 117
- 229910052739 hydrogen Inorganic materials 0.000 description 114
- 239000001257 hydrogen Substances 0.000 description 114
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 104
- 239000012535 impurity Substances 0.000 description 76
- 239000010410 layer Substances 0.000 description 75
- 239000000758 substrate Substances 0.000 description 70
- 229910044991 metal oxide Inorganic materials 0.000 description 65
- 150000004706 metal oxides Chemical class 0.000 description 65
- 230000005621 ferroelectricity Effects 0.000 description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 55
- 229910052710 silicon Inorganic materials 0.000 description 55
- 239000010703 silicon Substances 0.000 description 55
- 238000000034 method Methods 0.000 description 52
- 239000013078 crystal Substances 0.000 description 50
- 238000009792 diffusion process Methods 0.000 description 49
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 47
- 230000004888 barrier function Effects 0.000 description 47
- 230000015572 biosynthetic process Effects 0.000 description 46
- 238000010586 diagram Methods 0.000 description 40
- 239000011701 zinc Substances 0.000 description 34
- 229910052782 aluminium Inorganic materials 0.000 description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 33
- 238000003860 storage Methods 0.000 description 33
- 229910052581 Si3N4 Inorganic materials 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 29
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 29
- 229910001868 water Inorganic materials 0.000 description 29
- 229910052814 silicon oxide Inorganic materials 0.000 description 28
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 26
- 229910052757 nitrogen Inorganic materials 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 22
- 125000004429 atom Chemical group 0.000 description 21
- 230000008859 change Effects 0.000 description 21
- 229910000449 hafnium oxide Inorganic materials 0.000 description 21
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 21
- 239000000203 mixture Substances 0.000 description 21
- 229910052721 tungsten Inorganic materials 0.000 description 20
- 239000010937 tungsten Substances 0.000 description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 19
- 230000007547 defect Effects 0.000 description 18
- 230000007423 decrease Effects 0.000 description 17
- -1 polyethylene terephthalate Polymers 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 150000004767 nitrides Chemical class 0.000 description 15
- 239000002356 single layer Substances 0.000 description 15
- 238000000231 atomic layer deposition Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- 229910052738 indium Inorganic materials 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 230000005684 electric field Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 12
- 230000010287 polarization Effects 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 229910001928 zirconium oxide Inorganic materials 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 11
- 238000002441 X-ray diffraction Methods 0.000 description 11
- 229910052799 carbon Inorganic materials 0.000 description 11
- 239000000969 carrier Substances 0.000 description 11
- 150000002431 hydrogen Chemical class 0.000 description 11
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 11
- 229910052715 tantalum Inorganic materials 0.000 description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 229910052733 gallium Inorganic materials 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000005669 field effect Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 229910052727 yttrium Inorganic materials 0.000 description 9
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000007667 floating Methods 0.000 description 8
- 229910052746 lanthanum Inorganic materials 0.000 description 8
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 8
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 8
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 125000004430 oxygen atom Chemical group O* 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000001228 spectrum Methods 0.000 description 7
- 229910052725 zinc Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 230000009471 action Effects 0.000 description 6
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000002003 electron diffraction Methods 0.000 description 6
- 229910003437 indium oxide Inorganic materials 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 229910052712 strontium Inorganic materials 0.000 description 6
- 101150075681 SCL1 gene Proteins 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 5
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 5
- 239000000395 magnesium oxide Substances 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910052688 Gadolinium Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 101100102598 Mus musculus Vgll2 gene Proteins 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052783 alkali metal Inorganic materials 0.000 description 4
- 150000001340 alkali metals Chemical class 0.000 description 4
- 150000001342 alkaline earth metals Chemical class 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 4
- 229910001195 gallium oxide Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000001341 grazing-angle X-ray diffraction Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000002159 nanocrystal Substances 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 101100102456 Arabidopsis thaliana VCL1 gene Proteins 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 101100102583 Schizosaccharomyces pombe (strain 972 / ATCC 24843) vgl1 gene Proteins 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 238000002524 electron diffraction data Methods 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 3
- 230000001151 other effect Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 229910052795 boron group element Inorganic materials 0.000 description 2
- 229910052800 carbon group element Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910052696 pnictogen Inorganic materials 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 210000005245 right atrium Anatomy 0.000 description 2
- 210000005241 right ventricle Anatomy 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 238000012916 structural analysis Methods 0.000 description 2
- 210000001321 subclavian vein Anatomy 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 2
- 210000002620 vena cava superior Anatomy 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 229910019311 (Ba,Sr)TiO Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 235000015842 Hesperis Nutrition 0.000 description 1
- 235000012633 Iberis amara Nutrition 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000036760 body temperature Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000000747 cardiac effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- IVUXZQJWTQMSQN-UHFFFAOYSA-N distrontium;oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[O-2].[Sr+2].[Sr+2].[Ta+5].[Ta+5] IVUXZQJWTQMSQN-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000002657 fibrous material Substances 0.000 description 1
- 235000012041 food component Nutrition 0.000 description 1
- 239000005417 food ingredient Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000029058 respiratory gaseous exchange Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- DFRJXBODDKCODB-UHFFFAOYSA-N strontium tantalum Chemical compound [Sr][Ta] DFRJXBODDKCODB-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 208000003663 ventricular fibrillation Diseases 0.000 description 1
- 206010047302 ventricular tachycardia Diseases 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
- G11C14/0027—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a ferroelectric element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Databases & Information Systems (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
데이터의 유지 시간이 긴 반도체 장치를 제공한다. 제 1 트랜지스터와, 제 2 트랜지스터와, 강유전 커패시터와, 제 1 용량 소자와, 메모리 셀을 가지는, 반도체 장치이다. 또한 메모리 셀은 제 3 트랜지스터를 가진다. 제 1 트랜지스터의 제 1 게이트는 강유전 커패시터의 제 1 단자에 전기적으로 접속되고, 제 1 트랜지스터의 제 1 단자는 제 1 트랜지스터의 제 2 게이트와 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되어 있다. 또한 제 2 트랜지스터의 제 2 단자는 강유전 커패시터의 제 2 단자와 제 1 용량 소자의 제 1 단자에 전기적으로 접속되어 있다. 제 3 트랜지스터의 백 게이트는 제 1 트랜지스터의 제 1 단자에 전기적으로 접속된다. 상기 구성에서 제 1 트랜지스터의 제 1 단자에 음의 전위를 공급함으로써 제 3 트랜지스터의 문턱 전압을 높게 할 수 있다.
Description
본 발명의 일 형태는 반도체 장치 및 전자 기기에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 기술분야는 물건, 구동 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로 더 구체적으로 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 축전 장치, 촬상 장치, 기억 장치, 신호 처리 장치, 프로세서, 전자 기기, 시스템, 이들의 구동 방법, 이들의 제조 방법, 또는 이들의 검사 방법을 일례로서 들 수 있다.
트랜지스터에 적용할 수 있는 반도체로서, 금속 산화물이 주목을 받고 있다. 특히 In-Ga-Zn 산화물은 다원계 금속 산화물의 대표적인 것이다. In-Ga-Zn 산화물에 관한 연구에서 단결정도 아니고 비정질도 아닌, CAAC(c-axis aligned crystalline) 구조 및 nc(nanocrystalline) 구조가 발견되었다(예를 들어, 비특허문헌 1).
채널 형성 영역에 금속 산화물 반도체를 가지는 트랜지스터(이하, "산화물 반도체 트랜지스터" 또는 "OS 트랜지스터"라고 부르는 경우가 있음)는 오프 전류가 매우 작다는 것이 보고되어 있다(예를 들어 비특허문헌 1, 비특허문헌 2). OS 트랜지스터가 사용된 다양한 반도체 장치가 제작되어 있다(예를 들어, 비특허문헌 3, 비특허문헌 4).
OS 트랜지스터의 제조 프로세스는 종래의 Si 트랜지스터의 CMOS 프로세스에 포함시킬 수 있고, OS 트랜지스터는 Si 트랜지스터에 적층할 수 있다. 예를 들어 특허문헌 1에서는 OS 트랜지스터를 가진 메모리 셀 어레이의 층을 Si 트랜지스터가 제공된 기판 위에 복수로 적층한 구성에 대하여 개시되어 있다.
S. Yamazaki et al., "Properties of crystalline In-Ga-Zn-oxide semiconductor and its transistor characteristics," Jpn. J. Appl. Phys., vol. 53, 04ED18(2014).
K. Kato et al., "Evaluation of Off-State Current Characteristics of Transistor Using Oxide Semiconductor Material, Indium-Gallium-Zinc Oxide," Jpn. J. Appl. Phys., vol. 51, 021201(2012).
S. Amano et al., "Low Power LC Display Using In-Ga-Zn-Oxide TFTs Based on Variable Frame Frequency," SID Symp. Dig. Papers, vol.41, pp.626-629(2010).
T. Ishizu et al., "Embedded Oxide Semiconductor Memories: A Key Enabler for Low-Power ULSI," ECS Tran., vol. 79, pp. 149-156(2017).
상술한 바와 같이, OS 트랜지스터를 흐르는 오프 전류는 매우 작으므로, 예를 들어, 기억 장치의 메모리 셀에 포함된 기록 트랜지스터 등에 OS 트랜지스터를 적용함으로써 오프 전류로 인한 누설이 작은 메모리 셀을 구성할 수 있다.
그런데 근년 전자 기기 등에서 취급되는 데이터양은 증대되는 경향이 있고, 기억 용량을 늘리기 위하여 기억 장치, 특히 메모리 셀의 미세화가 시도되고 있다. 메모리 셀의 미세화로서 기록 트랜지스터의 크기(예를 들어, 채널 길이, 채널 폭 등)를 작게 하는 경우, 복수의 메모리 셀 각각에 포함되는 기록 트랜지스터의 전기 특성에 편차가 발생하기 쉬워진다. 특히, 각각의 기록 트랜지스터의 문턱 전압에 편차가 발생한 경우, 기록 트랜지스터에 따라서는 오프 전류가 커지고, 상기 기록 트랜지스터가 포함되는 메모리 셀의 데이터의 유지 시간이 짧아질 수 있다. 그러므로 기록 트랜지스터로서는 문턱 전압을 높이기 위하여 문턱 전압을 제어할 수 있는 트랜지스터의 구성으로 하는 것이 바람직하다. 또한 기억 장치에는 상기 트랜지스터의 문턱 전압을 제어하기 위한 외부 회로가 제공되는 것이 바람직하다.
본 발명의 일 형태는 트랜지스터의 문턱 전압을 제어하는 회로를 가지는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 데이터의 유지 시간이 긴 메모리 셀을 가지는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 메모리 셀에 유지되어 있는 데이터의 리프레시 횟수를 저감할 수 있는 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 상기 반도체 장치를 가지는 전자 기기를 제공하는 것을 과제 중 하나로 한다.
또한 본 발명의 일 형태의 과제는 위에서 열거한 과제에 한정되지 않는다. 위에서 열거한 과제는 다른 과제의 존재를 방해하는 것이 아니다. 또한 다른 과제는 이하에 기재되고 본 항목에서는 언급되지 않은 과제이다. 본 항목에서 언급되지 않은 과제는 통상의 기술자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있는 것이고, 이들 기재에서 적절히 추출할 수 있다. 또한 본 발명의 일 형태는 위에서 열거한 과제 및 다른 과제 중 적어도 하나의 과제를 해결하는 것이다. 또한 본 발명의 일 형태는 위에서 열거한 과제 및 다른 과제 모두를 해결할 필요는 없다.
(1)
본 발명의 일 형태는 제 1 트랜지스터와, 제 2 트랜지스터와, 강유전 커패시터와, 제 1 용량 소자를 가지는, 반도체 장치이다. 제 1 트랜지스터의 제 1 게이트는 강유전 커패시터의 제 1 단자에 전기적으로 접속되고, 제 1 트랜지스터의 제 1 단자는 제 1 트랜지스터의 제 2 게이트와 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되어 있다. 또한 제 2 트랜지스터의 제 2 단자는 강유전 커패시터의 제 2 단자와 제 1 용량 소자의 제 1 단자에 전기적으로 접속되어 있다.
(2)
또는 본 발명의 일 형태는, 상기 (1)에 있어서 강유전 커패시터가 유전체를 가지고, 유전체가 하프늄 및 지르코늄 중 한쪽 또는 양쪽을 포함하는 산화물을 가지는 구성으로 하여도 좋다.
(3)
또는 본 발명의 일 형태는 제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 강유전 커패시터와, 제 2 강유전 커패시터를 가지는, 반도체 장치이다. 제 1 트랜지스터의 제 1 게이트는 제 1 강유전 커패시터의 제 1 단자에 전기적으로 접속되고, 제 1 트랜지스터의 제 1 단자는 제 1 트랜지스터의 제 2 게이트와 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되어 있다. 또한 제 2 트랜지스터의 제 2 단자는 제 1 강유전 커패시터의 제 2 단자와 제 2 강유전 커패시터의 제 1 단자에 전기적으로 접속되어 있다.
(4)
또는 본 발명의 일 형태는, 상기 (3)에 있어서 제 1 강유전 커패시터 및 제 2 강유전 커패시터 각각이 유전체를 가지고, 유전체가 하프늄 및 지르코늄 중 한쪽 또는 양쪽을 포함하는 산화물을 가지는 구성으로 하여도 좋다.
(5)
또는 본 발명의 일 형태는, 상기 (1) 내지 (4) 중 어느 하나에 있어서 제 2 용량 소자를 가지는 구성으로 하여도 좋다. 특히, 제 2 용량 소자의 제 1 단자는 제 1 트랜지스터의 제 1 단자와 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되어 있는 것이 바람직하다.
(6)
또는 본 발명의 일 형태는 상기 (1) 내지 (5) 중 어느 하나에 있어서 제 2 트랜지스터의 제 2 게이트가 제 2 트랜지스터의 제 1 게이트에 전기적으로 접속되어 있는 구성으로 하여도 좋다.
(7)
또는 본 발명의 일 형태는, 상기 (1) 내지 (6) 중 어느 하나에 있어서 제 3 트랜지스터를 포함하는 메모리 셀을 가지는 구성으로 하여도 좋다. 특히, 제 3 트랜지스터의 제 1 게이트 및 제 2 게이트 중 한쪽은 제 1 트랜지스터의 제 1 단자에 전기적으로 접속되어 있는 것이 바람직하다.
(8)
또는 본 발명의 일 형태는 상기 (1) 내지 (7) 중 어느 하나의 반도체 장치와, 하우징을 가지는, 전자 기기이다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치이고 반도체 소자(트랜지스터, 다이오드, 포토다이오드 등)를 포함하는 회로, 이 회로를 가지는 장치 등을 말한다. 또한 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어 집적 회로, 집적 회로를 가진 칩, 패키지에 칩을 수납한 전자 부품 등은 반도체 장치의 일례이다. 또한 기억 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 그 자체가 반도체 장치인 경우가 있고, 반도체 장치를 가지는 경우가 있다.
또한 본 명세서 등에 X와 Y가 접속된다고 기재되는 경우에는 X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 기재되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 기재되어 있는 것으로 한다. X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 전기적으로 접속되는 경우의 일례로서는 X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 디바이스, 발광 디바이스, 부하 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 스위치는 온, 오프가 제어되는 기능을 가진다. 즉 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 가진다.
X와 Y가 기능적으로 접속되는 경우의 일례로서는 X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(디지털 아날로그 변환 회로, 아날로그 디지털 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 변경하는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 일례로서 X와 Y 사이에 다른 회로를 끼워도 X로부터 출력된 신호가 Y로 전달되는 경우에는 X와 Y는 기능적으로 접속되는 것으로 한다.
또한 X와 Y가 전기적으로 접속된다고 명시적으로 기재하는 경우에는 X와 Y가 전기적으로 접속되는 경우(즉 X와 Y 사이에 다른 소자 또는 다른 회로를 끼워 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉 X와 Y 사이에 다른 소자 또는 다른 회로를 끼우지 않고 접속되는 경우)를 포함하는 것으로 한다.
또한 예를 들어 "X와, Y와, 트랜지스터의 소스(또는 제 1 단자 등)와, 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "트랜지스터의 소스(또는 제 1 단자 등)는 X에 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서로 제공된다"라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여 회로 구성에서의 접속 순서에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다. 또한 이들 표현 방법은 일례이고, 이들 표현 방법에 한정되지 않는다. 여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 회로도상 독립된 구성 요소들이 전기적으로 접속되는 것처럼 도시되어 있는 경우에도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 예를 들어 배선의 일부가 전극으로서도 기능하는 경우에는 하나의 도전막이 배선의 기능 및 전극의 기능의 양쪽 모두의 구성 요소의 기능을 겸비한다. 따라서 본 명세서에서의 전기적인 접속이란, 이와 같이 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한 본 명세서 등에서 '저항 소자'란, 예를 들어 0Ω보다 저항값이 높은 회로 소자, 배선 등으로 할 수 있다. 따라서 본 명세서 등에서 '저항 소자'는 저항값을 가지는 배선, 소스와 드레인 사이를 전류가 흐르는 트랜지스터, 다이오드, 코일 등을 포함하는 것으로 한다. 그러므로 '저항 소자'라는 용어는 '저항', '부하', '저항값을 가지는 영역' 등이라는 용어로 바꿔 말할 수 있는 경우가 있다. 반대로 '저항', '부하', '저항값을 가지는 영역'이라는 용어는 '저항 소자' 등이라는 용어로 바꿔 말할 수 있다. 저항값은 예를 들어 바람직하게는 1mΩ 이상 10Ω 이하, 더 바람직하게는 5mΩ 이상 5Ω 이하, 더욱 바람직하게는 10mΩ 이상 1Ω 이하로 할 수 있다. 또한 예를 들어 1Ω 이상 1×109Ω 이하로 하여도 좋다.
또한 본 명세서 등에서 '용량 소자'란, 예를 들어 0F보다 높은 정전 용량의 값을 가지는 회로 소자, 0F보다 높은 정전 용량의 값을 가지는 배선의 영역, 기생 용량, 트랜지스터의 게이트 용량 등으로 할 수 있다. 그러므로 본 명세서 등에서 '용량 소자'에는 한 쌍의 전극과, 상기 전극 사이에 포함된 유전체를 포함하는 회로 소자 등이 포함되는 것으로 한다. 또한 '용량 소자', '기생 용량', '게이트 용량' 등이라는 용어는 '용량' 등이라는 용어로 바꿔 말할 수 있는 경우가 있다. 반대로 '용량'이라는 용어는 '용량 소자', '기생 용량', '게이트 용량' 등이라는 용어로 바꿔 말할 수 있는 경우가 있다. 또한 '용량'의 '한 쌍의 전극'이라는 용어는 '한 쌍의 도전체', '한 쌍의 도전 영역', '한 쌍의 영역' 등으로 바꿔 말할 수 있다. 또한 정전 용량의 값은 예를 들어 0.05fF 이상 10pF 이하로 할 수 있다. 또한 예를 들어 1pF 이상 10μF 이하로 하여도 좋다.
또한 본 명세서 등에서 트랜지스터는 게이트, 소스, 및 드레인이라고 불리는 3개의 단자를 가진다. 게이트는 트랜지스터의 도통 상태를 제어하는 제어 단자이다. 소스 또는 드레인으로서 기능하는 2개의 단자는 트랜지스터의 입출력 단자이다. 2개의 입출력 단자는 트랜지스터의 도전형(n채널형, p채널형) 및 트랜지스터의 3개의 단자에 공급되는 전위의 높낮이에 따라, 한쪽이 소스가 되고 다른 쪽이 드레인이 된다. 그러므로 본 명세서 등에서는 소스 및 드레인이라는 용어는 서로 바꿔 말할 수 있는 경우가 있다. 또한 본 명세서 등에서는 트랜지스터의 접속 관계를 설명하는 경우, '소스 및 드레인 중 한쪽'(또는 제 1 전극 또는 제 1 단자), '소스 및 드레인 중 다른 쪽'(또는 제 2 전극 또는 제 2 단자)이라는 표기를 사용한다. 또한 트랜지스터의 구조에 따라서는 상술한 3개의 단자에 더하여 백 게이트를 가지는 경우가 있다. 이 경우, 본 명세서 등에서 트랜지스터의 게이트 및 백 게이트 중 한쪽을 제 1 게이트라고 부르고, 트랜지스터의 게이트 및 백 게이트 중 다른 쪽을 제 2 게이트라고 부르는 경우가 있다. 또한 같은 트랜지스터에서 '게이트'와 '백 게이트'라는 용어는 서로 바꿀 수 있는 경우가 있다. 또한 트랜지스터가 3개 이상의 게이트를 가지는 경우, 본 명세서 등에서는 각 게이트를 제 1 게이트, 제 2 게이트, 제 3 게이트 등이라고 부를 수 있다.
예를 들어 본 명세서 등에서 트랜지스터의 일례로서는 게이트 전극을 2개 이상 가지는 멀티 게이트 구조의 트랜지스터를 사용할 수 있다. 멀티 게이트 구조로 하면 채널 형성 영역이 직렬로 접속되기 때문에 복수의 트랜지스터가 직렬로 접속된 구조가 된다. 따라서 멀티 게이트 구조에 의하여 오프 전류의 저감, 트랜지스터의 내압 향상(신뢰성 향상)을 도모할 수 있다. 또는 멀티 게이트 구조로 함으로써, 포화 영역에서 동작할 때 드레인과 소스 사이의 전압이 변화되어도, 드레인과 소스 사이의 전류가 그다지 변화되지 않아 기울기가 평탄한 전압 전류 특성을 얻을 수 있다. 기울기가 평탄한 전압 전류 특성을 이용하면, 이상적인 전류원 회로 또는 매우 높은 저항값을 가지는 능동 부하를 실현할 수 있다. 그 결과, 특성이 양호한 차동 회로 또는 커런트 미러 회로 등을 실현할 수 있다.
또한 회로도 상에서는 단일의 회로 소자가 도시되어 있는 경우에도, 상기 회로 소자가 복수의 회로 소자를 가지는 경우가 있다. 예를 들어 회로도 상에서 1개의 저항 소자가 기재된 경우에는, 2개 이상의 저항 소자가 직렬로 전기적으로 접속되는 경우를 포함하는 것으로 한다. 또한 예를 들어 회로도 상에서 1개의 용량 소자가 기재된 경우에는, 2개 이상의 용량 소자가 병렬로 전기적으로 접속되는 경우를 포함하는 것으로 한다. 또한 예를 들어 회로도 상에서 1개의 트랜지스터가 기재된 경우에는, 2개 이상의 트랜지스터가 직렬로 전기적으로 접속되고, 각각의 트랜지스터의 게이트들이 전기적으로 접속되는 경우를 포함하는 것으로 한다. 또한 마찬가지로, 예를 들어 회로도 상에서 하나의 스위치가 도시되어 있는 경우에는 상기 스위치가 2개 이상의 트랜지스터를 가지고, 2개 이상의 트랜지스터가 직렬 또는 병렬로 전기적으로 접속되고, 각 트랜지스터의 게이트가 서로 전기적으로 접속되는 경우를 포함하는 것으로 한다.
또한 본 명세서 등에서 노드는 회로 구성, 디바이스 구조 등에 따라 단자, 배선, 전극, 도전층, 도전체, 불순물 영역 등으로 바꿔 말할 수 있다. 또한 단자, 배선 등을 노드로 바꿔 말할 수 있다.
또한 본 명세서 등에서 '전압'과 '전위'는 적절히 바꿔 말할 수 있다. 전압'은 기준이 되는 전위와의 전위차를 말하고, 예를 들어 기준이 되는 전위를 그라운드 전위(접지 전위)로 하면, '전압'을 '전위'로 바꿔 말할 수 있다. 또한 그라운드 전위는 반드시 0V를 뜻하는 것은 아니다. 또한 전위는 상대적인 것이고, 기준이 되는 전위가 변화됨으로써, 배선에 공급되는 전위, 회로 등에 인가되는 전위, 회로 등으로부터 출력되는 전위 등도 변화된다.
또한 본 명세서 등에서 '고레벨 전위', '저레벨 전위'라는 용어는 특정의 전위를 뜻하는 것이 아니다. 예를 들어 2개의 배선에 있어서, 양쪽이 "고레벨 전위를 공급하는 배선으로서 기능한다"라고 기재되어 있는 경우, 양쪽 배선이 공급하는 각 고레벨 전위는 서로 동일하지 않아도 된다. 또한 마찬가지로, 2개의 배선에 있어서, 양쪽이 "저레벨 전위를 공급하는 배선으로서 기능한다"라고 기재되어 있는 경우, 양쪽 배선이 공급하는 각 저레벨 전위는 서로 동일하지 않아도 된다.
전류'란 전하의 이동 현상(전기 전도)을 말하고, 예를 들어 "양의 하전체(荷電體)의 전기 전도가 발생하고 있다"라는 기재는 "그 반대 방향으로 음의 하전체의 전기 전도가 발생하고 있다"로 바꿔 말할 수 있다. 그러므로 본 명세서 등에서 '전류'란 특별히 언급하지 않는 한, 캐리어의 이동에 따른 전하의 이동 현상(전기 전도)을 말하는 것으로 한다. 여기서 캐리어란 전자, 정공, 음이온, 양이온, 착이온 등이 있고, 전류가 흐르는 시스템(예를 들어 반도체, 금속, 전해액, 진공 중 등)에 따라 캐리어가 상이하다. 또한 배선 등에서의 '전류의 방향'은 양의 전하가 되는 캐리어가 이동하는 방향으로 하고, 양의 전류량이라고 기재한다. 바꿔 말하면, 음의 전하가 되는 캐리어가 이동하는 방향은 전류의 방향과 반대 방향이고, 음의 전류량으로 표현된다. 따라서 본 명세서 등에서 전류의 양과 음(또는 전류의 방향)에 대하여 언급하지 않는 경우, "소자(A)로부터 소자(B)로 전류가 흐른다" 등의 기재는 "소자(B)로부터 소자(A)로 전류가 흐른다" 등으로 바꿔 말할 수 있는 것으로 한다. 또한 "소자(A)에 전류가 입력된다" 등의 기재는 "소자(A)로부터 전류가 출력된다" 등으로 바꿔 말할 수 있는 것으로 한다.
또한 본 명세서 등에서 '제 1', '제 2', '제 3'이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이다. 따라서 구성 요소의 수를 한정하는 것이 아니다. 또한 구성 요소의 순서를 한정하는 것이 아니다. 예를 들어 본 명세서 등의 실시형태 중 하나에서 '제 1'로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서 '제 2'로 언급된 구성 요소가 될 수도 있다. 또한 예를 들어 본 명세서 등의 실시형태 중 하나에서 '제 1'로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서는 생략될 수도 있다.
또한 본 명세서 등에서 '위에', '아래에' 등의 배치를 나타내는 용어는 구성들의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있는 경우가 있다. 또한 구성들의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 따라서 명세서 등에서 설명한 용어에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다. 예를 들어 '도전체의 상면에 위치하는 절연체'라는 표현은, 나타낸 도면의 방향을 180° 회전시킴으로써, '도전체의 하면에 위치하는 절연체'로 바꿔 말할 수 있다.
또한 '위' 또는 '아래'라는 용어는 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며 직접 접하는 것에 한정되지 않는다. 예를 들어 '절연층(A) 위의 전극(B)'이라는 표현이면, 절연층(A) 위에 전극(B)이 직접 접촉되어 형성될 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한 본 명세서 등에서 '막', '층' 등이라는 용어는 상황에 따라 서로 바꿀 수 있다. 예를 들어 '도전층'이라는 용어를 '도전막'이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 '절연막'이라는 용어를 '절연층'이라는 용어로 변경할 수 있는 경우가 있다. 또는 경우 또는 상황에 따라 '막', '층' 등의 용어를 사용하지 않고, 다른 용어로 바꿀 수 있다. 예를 들어 '도전층' 또는 '도전막'이라는 용어를 '도전체'라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 '절연층', '절연막'이라는 용어를 '절연체'라는 용어로 변경할 수 있는 경우가 있다.
또한 본 명세서 등에서 '전극', '배선', '단자' 등이라는 용어는 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 '전극'은 '배선'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 '전극' 또는 '배선'이라는 용어는 복수의 '전극' 또는/및 '배선'이 일체가 되어 형성되어 있는 경우 등도 포함한다. 또한 예를 들어 '단자'는 '배선' 또는 '전극'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 '단자'라는 용어는 복수의 '전극', '배선', '단자' 등이 일체가 되어 형성되어 있는 경우 등도 포함한다. 그러므로 예를 들어 '전극'은 '배선' 또는 '단자'의 일부가 될 수 있고, 예를 들어 '단자'는 '배선' 또는 '전극'의 일부가 될 수 있다. 또한 '전극', '배선', '단자' 등이라는 용어는 경우에 따라 '영역' 등의 용어로 바꿔 말하는 경우가 있다.
또한 본 명세서 등에서 '배선', '신호선', '전원선' 등이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 '배선'이라는 용어를 '신호선'이라는 용어로 변경할 수 있는 경우가 있다. 또한 예를 들어 '배선'이라는 용어를 '전원선' 등이라는 용어로 변경할 수 있는 경우가 있다. 또한 이의 반대도 마찬가지로, '신호선', '전원선' 등의 용어를 '배선'이라는 용어로 변경할 수 있는 경우가 있다. 전원선' 등이라는 용어는 '신호선' 등이라는 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로, '신호선' 등이라는 용어는 '전원선' 등이라는 용어로 변경할 수 있는 경우가 있다. 또한 배선에 인가되는 '전위'라는 용어를 경우 또는 상황에 따라 '신호' 등이라는 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로, '신호' 등이라는 용어는 '전위'라는 용어로 변경할 수 있는 경우가 있다.
본 명세서 등에서 반도체의 불순물이란, 예를 들어 반도체층을 구성하는 주성분 외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이다. 불순물이 포함됨으로써, 예를 들어 반도체의 결함 준위 밀도가 높아지거나, 캐리어 이동도가 저하하거나, 결정성이 저하하는 것 등이 일어나는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 주성분 외의 전이 금속 등이 있고, 특히 예를 들어 수소(물에도 포함됨), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 구체적으로는 반도체가 실리콘층인 경우, 반도체의 특성을 변화시키는 불순물로서는 예를 들어 1족 원소, 2족 원소, 13족 원소, 15족 원소 등(다만, 산소, 수소는 포함되지 않음)이 있다.
본 명세서 등에서 스위치란, 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가지는 것을 말한다. 또는 스위치란, 전류를 흘리는 경로를 선택하고 전환하는 기능을 가지는 것을 말한다. 그러므로 스위치는 제어 단자와 별도로, 전류를 흘리는 단자를 2개 또는 3개 이상 가지는 경우가 있다. 일례로서는 전기적 스위치, 기계적 스위치 등을 사용할 수 있다. 즉 스위치는 전류를 제어할 수 있는 것이면 좋고, 특정의 것에 한정되지 않는다.
전기적 스위치의 일례로서는 트랜지스터(예를 들어 바이폴라 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들어 PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등), 또는 이들을 조합한 논리 회로 등이 있다. 또한 스위치로서 트랜지스터를 사용하는 경우, 트랜지스터의 '도통 상태'란 예를 들어 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 단락되어 있다고 간주할 수 있는 상태, 소스 전극과 드레인 전극 사이에 전류를 흘릴 수 있는 상태 등을 말한다. 또한 트랜지스터의 '비도통 상태'란 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 차단되어 있다고 간주할 수 있는 상태를 말한다. 또한 트랜지스터를 단순히 스위치로서 동작시키는 경우에는 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다.
기계적 스위치의 일례로서는 MEMS(micro electro mechanical systems) 기술을 사용한 스위치가 있다. 그 스위치는 기계적으로 동작시킬 수 있는 전극을 가지고, 그 전극의 움직임에 따라 도통과 비도통을 제어하여 동작한다.
본 명세서에서 '평행'이란 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 '실질적으로 평행' 또는 '대략 평행'이란 2개의 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한 '수직'이란 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 '실질적으로 수직' 또는 '대략 수직'이란 2개의 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.
본 발명의 일 형태에 의하여 트랜지스터의 문턱 전압을 제어하는 회로를 가지는 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 데이터의 유지 시간이 긴 메모리 셀을 가지는 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 메모리 셀에 유지되어 있는 데이터의 리프레시 횟수를 저감할 수 있는 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신규 반도체 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 상기 반도체 장치를 가지는 전자 기기를 제공할 수 있다.
또한 본 발명의 일 형태의 효과는 위에서 열거한 효과에 한정되지 않는다. 위에서 열거한 효과는 다른 효과의 존재를 방해하는 것이 아니다. 또한 다른 효과는 이하에 기재되고 본 항목에서는 언급되지 않은 효과이다. 본 항목에서 언급되지 않은 효과는 통상의 기술자라면 명세서 또는 도면 등의 기재로부터 도출할 수 있는 것이고, 이들 기재에서 적절히 추출할 수 있다. 또한 본 발명의 일 형태는 위에서 열거한 효과 및 다른 효과 중 적어도 하나의 효과를 가지는 것이다. 따라서 본 발명의 일 형태는 경우에 따라서는 위에서 열거한 효과를 가지지 않는 경우도 있다.
도 1의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 2의 (A) 및 (B)는 반도체 장치의 동작예를 나타낸 타이밍 차트이다.
도 3의 (A) 및 (B)는 반도체 장치의 동작예를 나타낸 타이밍 차트이다.
도 4의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 5의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 6은 반도체 장치의 구성예를 나타낸 회로도이다.
도 7은 반도체 장치의 구성예를 나타낸 회로도이다.
도 8의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 9는 반도체 장치의 구성예를 나타낸 회로도이다.
도 10의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 11의 (A) 및 (B)는 반도체 장치에 포함되는 회로의 구성예를 나타낸 회로도이다.
도 12는 반도체 장치를 포함하는 기억 장치의 구성예를 나타낸 블록도이다.
도 13은 반도체 장치의 구성예를 나타낸 단면 모식도이다.
도 14의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 15의 (A)는 반도체 장치의 구성예를 나타낸 단면 모식도이다.
도 16의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 17은 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 18의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 19는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 20의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 21의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 22는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 23은 반도체 장치의 구성예를 나타낸 단면 모식도이다.
도 24는 반도체 장치의 구성예를 나타낸 단면 모식도이다.
도 25의 (A)는 결정 구조의 분류를 설명하는 도면이고, 도 25의 (B)는 결정성 IGZO의 XRD 스펙트럼을 설명하는 도면이고, 도 25의 (C)는 결정성 IGZO의 극미 전자선 회절 패턴을 설명하는 도면이다.
도 26의 (A)는 반도체 웨이퍼의 일례를 나타낸 사시도이고, 도 26의 (B)는 칩의 일례를 나타낸 사시도이고, 도 26의 (C) 및 (D)는 전자 부품의 일례를 나타낸 사시도이다.
도 27은 CPU를 설명하는 블록도이다.
도 28의 (A) 내지 (J)는 제품의 일례를 설명하는 사시도 또는 모식도이다.
도 29의 (A) 내지 (E)는 제품의 일례를 설명하는 사시도 또는 모식도이다.
도 2의 (A) 및 (B)는 반도체 장치의 동작예를 나타낸 타이밍 차트이다.
도 3의 (A) 및 (B)는 반도체 장치의 동작예를 나타낸 타이밍 차트이다.
도 4의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 5의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 6은 반도체 장치의 구성예를 나타낸 회로도이다.
도 7은 반도체 장치의 구성예를 나타낸 회로도이다.
도 8의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 9는 반도체 장치의 구성예를 나타낸 회로도이다.
도 10의 (A) 및 (B)는 반도체 장치의 구성예를 나타낸 회로도이다.
도 11의 (A) 및 (B)는 반도체 장치에 포함되는 회로의 구성예를 나타낸 회로도이다.
도 12는 반도체 장치를 포함하는 기억 장치의 구성예를 나타낸 블록도이다.
도 13은 반도체 장치의 구성예를 나타낸 단면 모식도이다.
도 14의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 15의 (A)는 반도체 장치의 구성예를 나타낸 단면 모식도이다.
도 16의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 17은 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 18의 (A) 내지 (C)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 19는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 20의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 21의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 22는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 23은 반도체 장치의 구성예를 나타낸 단면 모식도이다.
도 24는 반도체 장치의 구성예를 나타낸 단면 모식도이다.
도 25의 (A)는 결정 구조의 분류를 설명하는 도면이고, 도 25의 (B)는 결정성 IGZO의 XRD 스펙트럼을 설명하는 도면이고, 도 25의 (C)는 결정성 IGZO의 극미 전자선 회절 패턴을 설명하는 도면이다.
도 26의 (A)는 반도체 웨이퍼의 일례를 나타낸 사시도이고, 도 26의 (B)는 칩의 일례를 나타낸 사시도이고, 도 26의 (C) 및 (D)는 전자 부품의 일례를 나타낸 사시도이다.
도 27은 CPU를 설명하는 블록도이다.
도 28의 (A) 내지 (J)는 제품의 일례를 설명하는 사시도 또는 모식도이다.
도 29의 (A) 내지 (E)는 제품의 일례를 설명하는 사시도 또는 모식도이다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 채널 형성 영역에 금속 산화물이 포함되는 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 트랜지스터의 채널 형성 영역을 구성할 수 있는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor)라고 부를 수 있다. 또한 OS 트랜지스터라고 기재하는 경우에는 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터로 바꿔 말할 수 있다.
또한 본 명세서 등에서 질소를 포함하는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
또한 본 명세서 등에서 각 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는 구성예를 서로 적절히 조합할 수 있다.
또한 어떤 하나의 실시형태에서 설명하는 내용(일부 내용이어도 좋음)은, 그 실시형태에서 설명하는 다른 내용(일부 내용이어도 좋음)과, 하나 또는 복수의 다른 실시형태에서 설명하는 내용(일부 내용이어도 좋음) 중 적어도 하나의 내용에 대하여 적용, 조합, 또는 치환 등을 할 수 있다.
또한 실시형태에서 설명하는 내용이란, 각 실시형태에서 다양한 도면을 사용하여 설명하는 내용 또는 명세서에 기재되는 문장을 사용하여 설명하는 내용을 말한다.
또한 어떤 하나의 실시형태에서 제시하는 도면(일부이어도 좋음)은 그 도면의 다른 부분, 그 실시형태에서 제시하는 다른 도면(일부이어도 좋음), 하나 또는 복수의 다른 실시형태에서 제시하는 도면(일부이어도 좋음) 중 적어도 하나의 도면과 조합함으로써 더 많은 도면을 구성할 수 있다.
본 명세서에 기재되는 실시형태에 대해서는 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 실시형태의 발명의 구성에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략하는 경우가 있다. 또한 사시도 등에서 도면의 명확성을 위하여 일부 구성 요소의 기재를 생략하는 경우가 있다.
본 명세서 등에서, 복수의 요소에 같은 부호를 사용하는 경우, 특히 이들을 구별할 필요가 있는 경우에는 부호에 "_1", "[n]", "[m,n]" 등의 식별용 부호를 부기하여 기재하는 경우가 있다. 또한 도면 등에서 부호에 "_1", "[n]", "[m,n]" 등의 식별용 부호를 부기하는 경우에도, 본 명세서 등에서 이들을 구별할 필요가 없으면 식별용 부호를 기재하지 않는 경우가 있다.
또한 본 명세서의 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈에 기인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치인 회로 구성에 대하여 설명한다.
<구성예 1>
도 1의 (A)는, 일례로서 트랜지스터(ME)의 백 게이트의 전위를 유지하기 위한 유지 회로를 나타낸 것이다. 유지 회로인 회로(HC)는 트랜지스터(M1)와, 트랜지스터(M2)와, 용량 소자(C1)와, 용량 소자(FEC1)를 가진다.
트랜지스터(M1) 및 트랜지스터(M2) 각각은 OS 트랜지스터인 것이 바람직하다. 또한 트랜지스터(M1) 및 트랜지스터(M2) 각각의 채널 형성 영역에는 인듐, 갈륨, 아연 중 적어도 하나를 포함하는 산화물이 포함되는 것이 더 바람직하다. 또는 트랜지스터(M1) 및 트랜지스터(M2)의 채널 형성 영역은 인듐, 원소 M(원소 M으로서는, 예를 들어 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류 등이 있음), 아연 중 적어도 하나를 포함하는 산화물이어도 좋다. 또한 트랜지스터(M1) 및 트랜지스터(M2)는 실시형태 3에 기재되는 트랜지스터의 구조인 것이 더 바람직하다.
또한 트랜지스터(M1) 및 트랜지스터(M2)로서는 특별히 언급이 없는 한 스위칭 소자로서 기능하는 경우를 포함하는 것으로 한다. 즉, 트랜지스터(M1) 및 트랜지스터(M2)의 게이트, 소스, 및 드레인에는 트랜지스터(M1) 및 트랜지스터(M2) 각각이 스위칭 소자로서 동작하는 범위에서의 전압이 적절히 입력되어 있는 경우를 포함하는 것으로 한다.
용량 소자(FEC1)는 유전체로서 강유전성을 가질 수 있는 재료를 가지는 용량 소자이다. 본 명세서 등에서는 강유전성을 가질 수 있는 재료를 유전체로서 사용한 용량 소자를 강유전 커패시터라고 부른다.
강유전성을 가질 수 있는 재료로서는 산화 하프늄, 산화 지르코늄, HfZrOX(X는 0보다 큰 실수로 함), 산화 하프늄에 원소 J1(여기서의 원소 J1은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 가돌리늄(Gd), 이트륨(Y), 란타넘(La), 스트론튬(Sr) 등)을 첨가한 재료, 산화 지르코늄에 원소 J2(여기서의 원소 J2는 하프늄(Hf), 실리콘(Si), 알루미늄(Al), 가돌리늄(Gd), 이트륨(Y), 란타넘(La), 스트론튬(Sr) 등)를 첨가한 재료 등을 들 수 있다. 또한 강유전성을 가질 수 있는 재료로서 PbTiOX, 타이타늄산 바륨 스트론튬(BST), 타이타늄산 스트론튬, 타이타늄산 지르콘산 연(PZT), 탄탈럼산 비스무트산 스트론튬(SBT), 비스무트 페라이트(BFO), 타이타늄산 바륨 등의 페로브스카이트 구조를 가지는 압전성 세라믹을 사용하여도 좋다. 또한 강유전성을 가질 수 있는 재료로서는 예를 들어 위에서 열거한 재료 중에서 선택된 혼합물 또는 화합물로 할 수 있다. 또는 강유전성을 가질 수 있는 재료로서는 위에서 열거한 재료 중에서 선택된 복수의 재료로 이루어지는 적층 구조로 할 수 있다. 그런데 산화 하프늄, 산화 지르코늄, HfZrOX, 및 산화 하프늄에 원소 J1을 첨가한 재료 등은 성막 조건뿐만 아니라 각종 프로세스 등에 따라서도 결정 구조(특성)이 변화될 가능성이 있어 본 명세서 등에서는 강유전성을 발현하는 재료를 강유전체라고 부를 뿐만 아니라, 강유전성을 가질 수 있는 재료 또는 강유전성을 가지게 하는 재료라고도 부른다.
강유전성을 가질 수 있는 재료는 절연체이고, 외부로부터 전기장을 인가함으로써 내부에서 분극이 발생하고, 상기 전기장을 0으로 하여도 분극이 남는 성질을 가지기 때문에, 비휘발성 기억 소자로서 응용할 수 있다. 그러므로 상기 재료를 용량 소자의 한 쌍의 전극에 끼워지는 유전체로서 사용함으로써, 상기 용량 소자를 '강유전성을 가질 수 있는 커패시터' '강유전 커패시터'로 할 수 있다. 또한 본 명세서 등에서 강유전성을 가질 수 있는 재료는 상기 커패시터의 제 1 단자와 제 2 단자 사이에 가진다고 하는 경우가 있다. 또한 강유전성을 가질 수 있는 커패시터를 사용한 기억 회로는 FeRAM(Ferroelectric Random Access Memory), 강유전체 메모리 등이라고 불리는 경우가 있다.
또한 본 명세서 등에서 강유전 커패시터(예를 들어, 용량 소자(FEC1))의 회로 기호는 도 1의 (A)에 나타낸 바와 같이 용량 소자의 회로 기호에 사선을 그은 것으로 하였다. 또한 다른 회로 기호로서는, 도 1의 (B)에 나타낸 바와 같이 용량 소자의 회로 기호에서 서로 평행한 2개의 선 사이에 복수의 사선을 그은 것으로 하여도 좋다.
도 1에 나타낸 트랜지스터(M1), 트랜지스터(M2), 및 트랜지스터(ME)는 일례로서 채널 상하에 게이트를 가지는 구조의 n채널형 트랜지스터이고, 트랜지스터(M1), 트랜지스터(M2), 및 트랜지스터(ME) 각각은 제 1 게이트와 제 2 게이트를 가진다. 편의상 일례로서 제 1 게이트를 게이트(프런트 게이트라고 기재되는 경우가 있음), 제 2 게이트를 백 게이트라고 기재하여 구별하였지만, 제 1 게이트와 제 2 게이트는 서로 바꿀 수 있다. 그러므로 본 명세서 등에서 '게이트'라는 용어는 '백 게이트'라는 용어와 바꿔 기재할 수 있다. 마찬가지로, '백 게이트'라는 용어는 '게이트'라는 용어와 바꿔 기재할 수 있다. 구체적인 예로서, '게이트는 제 1 배선에 전기적으로 접속되고, 백 게이트는 제 2 배선에 전기적으로 접속된다'라고 하는 접속 구성은 '백 게이트는 제 1 배선에 전기적으로 접속되고, 게이트는 제 2 배선에 전기적으로 접속된다'라고 하는 접속 구성으로 바꿀 수 있다.
트랜지스터(M1)의 제 1 단자는 배선(VIL)에 전기적으로 접속되고, 트랜지스터(M1)의 제 2 단자는 트랜지스터(M1)의 백 게이트와 트랜지스터(M2)의 제 1 단자에 전기적으로 접속되고, 트랜지스터(M1)의 게이트는 용량 소자(FEC1)의 제 1 단자에 전기적으로 접속되어 있다. 또한 트랜지스터(M2)의 제 2 단자는 용량 소자(FEC1)의 제 2 단자와 용량 소자(C1)의 제 1 단자에 전기적으로 접속되고, 트랜지스터(M2)의 게이트는 배선(VGL)에 전기적으로 접속되어 있다. 또한 용량 소자(C1)의 제 2 단자는 배선(VCL)에 전기적으로 접속되어 있다.
특히, 트랜지스터(M1)의 제 2 단자와, 트랜지스터(M1)의 백 게이트와, 트랜지스터(M2)의 제 1 단자 각각은 트랜지스터(ME)의 백 게이트에 전기적으로 접속되어 있는 것으로 한다. 또한 회로 구성에 따라서는 트랜지스터(M1)의 제 2 단자와, 트랜지스터(M1)의 백 게이트와, 트랜지스터(M2)의 제 1 단자 각각은 트랜지스터(ME)의 백 게이트가 아니라 게이트에 전기적으로 접속되어 있어도 좋다.
또한 본 명세서 등에서는 트랜지스터(M1)의 게이트와 용량 소자(FEC1)의 제 1 단자의 전기적인 접속점을 노드(N1)라고 부른다. 또한 용량 소자(FEC1)의 제 2 단자와, 용량 소자(C1)의 제 1 단자와, 트랜지스터(M2)의 제 2 단자의 전기적인 접속점을 노드(N2)라고 부른다. 또한 트랜지스터(M1)의 제 2 단자와, 트랜지스터(M1)의 백 게이트와, 트랜지스터(M2)의 제 1 단자의 전기적인 접속점을 노드(NBG)라고 부른다. 즉, 트랜지스터(ME)의 백 게이트에 공급되는 전위로서는 노드(NBG)의 전위로 할 수 있다.
또한 노드(N1)는 트랜지스터(M1)의 게이트와 용량 소자(FEC1)의 제 1 단자 이외의 회로 소자, 단자, 배선 등에 전기적으로 접속되지 않기 때문에 전압이 전압원 등으로부터 노드(N1)에 직접 입력되지 않는다. 그러므로 도 1에 나타낸 회로 구성에서 노드(N1)는 플로팅 상태이다. 그러므로 노드(N1)의 초기 전위는 반도체 장치의 제작 시(구체적으로는 예를 들어 회로(HC)의 형성 시 등)에 결정될 수 있다.
배선(VIL)은 정전압을 공급하는 배선으로서 기능한다. 상기 정전압으로서는 예를 들어 트랜지스터(ME)의 문턱 전압을 플러스 측으로 시프트시키는 경우에는 저레벨 전위, 접지 전위, 음의 전위 등으로 할 수 있다. 또한 예를 들어 트랜지스터(ME)의 문턱 전압을 마이너스 측으로 시프트시키는 경우에는 고레벨 전위, 양의 전위 등으로 할 수 있다.
배선(VCL)은 용량 소자(FEC1)에 포함된 강유전성을 가질 수 있는 재료를 분극시키기 위한 전압을 공급하는 배선으로서 기능한다. 예를 들어 상기 전압을 양의 전위로 하고 상기 재료가 분극한 경우, 상기 재료 내에 발생하는 전기장의 방향은 용량 소자(FEC1)의 제 1 단자로부터 제 2 단자로의 방향이 된다. 또한 예를 들어 상기 전압을 음의 전위로 하고 상기 재료가 분극한 경우, 상기 재료 내에 발생하는 전기장의 방향은 용량 소자(FEC1)의 제 2 단자로부터 제 1 단자로의 방향이 된다. 또한 배선(VCL)에는 용량 소자(FEC1)에 포함된 강유전성을 가질 수 있는 재료를 분극시키지 않을 정도의 전압을 공급하여도 좋다.
배선(VGL)은 트랜지스터(M2)의 온 상태와 오프 상태의 전환을 제어하기 위한 신호(전압)를 공급하는 배선으로서 기능한다. 예를 들어, 배선(VGL)이 공급하는 전압을 고레벨 전위로 하면 트랜지스터(M2)를 온 상태로 할 수 있고, 배선(VGL)이 공급하는 전압을 저레벨 전위로 하면 트랜지스터(M2)를 오프 상태로 할 수 있다.
<동작예>
다음으로 도 1의 (A)에 나타낸 회로(HC)의 동작예에 대하여 설명한다.
<<용량 소자(FEC1)에 전위를 기록하는 동작예>>
도 2의 (A)는 회로(HC)의 동작예를 나타낸 타이밍 차트이다. 도 2의 (A)에 나타낸 타이밍 차트는 시각 T11 내지 시각 T16 사이, 및 그 근방의 시각에서의 배선(VCL), 배선(VGL), 배선(VIL), 노드(N1), 노드(N2), 및 노드(NBG) 각각의 전위의 변화를 나타낸 것이다. 특히, 도 2의 (A)에서는 용량 소자(FEC1)에 전위를 기록하는 동작예를 나타내었다. 또한 도 2의 (A)에서는 고레벨 전위를 "high"로 표기하고, 저레벨 전위를 "low"로 표기하였다.
시각 T11 내지 시각 T12 사이에서는, 회로(HC)에 전기적으로 접속되어 있는 배선(VCL), 배선(VGL), 및 배선(VIL) 각각에 초기 상태로서의 전위가 공급된다. 구체적으로는 예를 들어 배선(VCL)에는 전위(VFC1)가 공급되고, 배선(VGL)에는 고레벨 전위가 공급되고, 배선(VIL)에는 전위(VIN1)가 공급된다. 또한 VFC1은 일례로서 양의 전위, 고레벨 전위, 접지 전위 등으로 할 수 있고, VIN1은 일례로서 양의 전위, 고레벨 전위, 접지 전위 등으로 할 수 있다.
또한 노드(N1)의 전위를 V11로 하고, 노드(N2)의 전위를 V12로 한다. 또한 노드(N1)의 전위(V11)는 노드(N2)의 전위(V21)보다 낮은 전위로 한다. 또한 용량 소자(FEC1)의 제 1 단자와 제 2 단자 사이의 전압은 |V11-V21|이지만, 상기 전압에서는 용량 소자(FEC1)에 포함된 강유전성을 가질 수 있는 유전체에서 분극은 발생하지 않는 것으로 한다. 또한 시각 T11 내지 시각 T12 사이에서, 용량 소자(FEC1)에 포함된 강유전성을 가질 수 있는 유전체에서 분극이 발생하지 않는 범위이면, 노드(N1)의 전위(V11)는 노드(N2)의 전위(V21)보다 낮은 전위가 아니라 전위(V21)와 동등한 전위 또는 전위(V21)보다 높은 전위로 하여도 좋다.
트랜지스터(M2)의 게이트에는 배선(VGL)으로부터 고레벨 전위가 공급되기 때문에 트랜지스터(M2)는 온 상태가 된다. 그러므로 노드(N2)와 노드(NBG) 사이는 도통 상태가 되고, 노드(NBG)의 전위(VBG1)는 노드(N2)의 전위(V21)와 거의 동등하게 된다.
시각 T12 내지 시각 T13 사이에서는 배선(VGL)에 저레벨 전위가 공급된다. 이에 의하여 트랜지스터(M2)의 게이트에는 배선(VGL)으로부터 저레벨 전위가 공급되기 때문에 트랜지스터(M2)는 오프 상태가 된다.
또한 트랜지스터(M2)가 오프 상태가 되면 노드(N2)는 플로팅 상태가 된다.
시각 T13 내지 시각 T14 사이에서는 배선(VCL)이 공급하는 전위(VFC1)가 전위(VFC2)로 변화한다. 전위(VFC2)는 VFC1보다 낮은 전위이고, 용량 소자(FEC1)에 포함되는 강유전성을 가질 수 있는 유전체에서 분극이 발생할 정도의 전위로 한다.
노드(N2)는 플로팅 상태이므로 배선(VCL)이 공급하는 전위(VFC1)가 전위(VFC2)로 변화함으로써 용량 소자(C1)에서의 용량 결합에 의하여 그 전압 변화에 따라 노드(N2)의 전위도 변화한다. 본 동작예에서는 시각 T13 내지 시각 T14 사이에서 노드(N2)의 전위는 V21에서 V22로 변화하는 것으로 한다. 또한 전위(VFC2)는 VFC1보다 낮은 전위이므로 전위(V22)는 V21보다 낮은 전위가 된다.
또한 노드(N1)도 플로팅 상태이므로 노드(N2)의 전위가 V21에서 V22로 변화함으로써 용량 소자(FEC1)에서의 용량 결합에 의하여 그 전압 변화에 따라 노드(N1)의 전위도 변화한다. 다만, 노드(N1)와 배선(VIL) 사이에는 트랜지스터(M1)의 게이트-제 1 단자 사이에서의 게이트 용량이 존재하고, 또한 노드(N1)와 노드(NBG) 사이에는 트랜지스터(M1)의 게이트-제 2 단자 사이에서의 게이트 용량이 존재하기 때문에 노드(N1)에서의 전압 변화는 노드(N2)의 전압 변화(V21-V22)보다 작아지는 경우가 있다. 이때, 노드(N1)의 전위는 V11에서 V12로 변화하는 것으로 한다.
이때, 용량 소자(FEC1)의 제 1 단자와 제 2 단자 사이의 전압은 |V12-V22|이고, 용량 소자(FEC1)에서는 용량 소자(FEC1)에 포함되는 강유전성을 가질 수 있는 유전체에서 분극이 발생하는 것으로 한다. 즉, 이 타이밍에서 용량 소자(FEC1)에 대한 기록 동작이 수행되는 것으로 한다.
또한 배선(VIL)이 공급하는 전위(VIN1)를 양의 전위, 고레벨 전위 등으로 하고, 배선(VIL)로부터 트랜지스터(M1)에 전위(VIN1)를 공급함으로써 트랜지스터(M1)의 게이트-제 1 단자 사이를 통하여 노드(N1)의 전위를 승압시킬 수 있는 경우가 있다. 이에 의하여 용량 소자(FEC1)의 제 1 단자와 제 2 단자 사이의 전압|V12-V22|을 높게 할 수 있고, 용량 소자(FEC1)에 포함되는 강유전성을 가질 수 있는 유전체에서 분극을 용이하게 발생시킬 수 있는 경우가 있다.
시각 T14 내지 시각 T15 사이에서는 배선(VCL)이 공급하는 전위(VFC2)가 전위(VFC1)로 변화한다. 즉, 시각 T14 내지 시각 T15 사이에서 배선(VCL)이 공급하는 전위는 시각 T13보다 전의 시각에서 배선(VCL)이 공급하는 전위와 동등한 것으로 한다.
시각 T12 이후, 노드(N2)는 플로팅 상태이므로 배선(VCL)이 공급하는 전위(VFC2)가 전위(VFC1)로 변화함으로써 노드(N2)의 전위는 V22로부터 V21로 되돌아간다.
노드(N2)의 전위가 V22에서 V21로 변화함으로써 용량 소자(FEC1)의 용량 결합에 의하여 노드(N1)의 전위(V12)도 변화한다. 또한 시각 T13 내지 시각 T14 사이의 동작에 의하여 용량 소자(FEC1)에 포함된 강유전성을 가질 수 있는 유전체에서는 분극이 발생하기 때문에 노드(N1)의 전위는 원래의 전위(V11)로 되돌아가지 않고, 전위(V12)보다 높고, 또한 전위(V11)보다 낮은 전위가 된다. 구체적으로 본 동작예에서는 시각 T14 내지 시각 T15 사이에서 노드(N1)의 전위는 전위(V12)에서 전위(V13)로 변화하는 것으로 한다.
또한 전위(V13)는 전위(V21) 및 전위(VIN1)보다 낮은 전위로 한다. 여기서 트랜지스터(M1)의 게이트-소스 간 전압(V13-VIN1)은 트랜지스터(M1)의 문턱 전압보다 낮게 되는 것으로 하고, 트랜지스터(M1)는 오프 상태가 되는 것으로 한다.
시각 T15 내지 시각 T16 사이에서는 배선(VGL)에 고레벨 전위가 공급된다. 이에 의하여 트랜지스터(M2)의 게이트에는 배선(VGL)으로부터 고레벨 전위가 공급되기 때문에 트랜지스터(M2)는 온 상태가 된다.
상술한 동작에 의하여 용량 소자(FEC1)에 전위를 기록할 수 있다.
<<트랜지스터(ME)의 백 게이트에 전위를 기록하는 동작예>>
도 2의 (B)는 회로(HC)의 동작예를 나타낸 타이밍 차트이다. 도 2의 (B)에 나타낸 타이밍 차트에서는 시각 T21 내지 시각 T24 사이 및 그 근방의 시각에서의 배선(VCL), 배선(VGL), 배선(VIL), 노드(N1), 노드(N2), 및 노드(NBG) 각각의 전위의 변화를 나타내었다. 특히, 도 2의 (B)에서는 트랜지스터(ME)의 백 게이트에 전위를 기록하는 동작예를 나타내었다. 또한 도 2의 (B)에서는 고레벨 전위를 "high"로 표기하고, 저레벨 전위를 "low"로 표기하였다.
시각 T21은, 도 2의 (A)에 나타낸 타이밍 차트의 시각 T16 이후의 시각으로 한다. 그러므로 시각 T21 내지 시각 T22 사이에서는, 배선(VCL)에는 전위(VFC1)가 공급되고 배선(VGL)에는 고레벨 전위가 공급되고, 배선(VIL)에는 전위(VIN1)가 공급된다. 또한 노드(N1)의 전위는 V13이 되고, 노드(N2)의 전위는 V21이 되고, 노드(NBG)는 VBG1(=V21)가 된다.
시각 T22 내지 시각 T23 사이에서는 배선(VIL)이 공급하는 전위(VIN1)가 전위(VIN2)로 변화한다. 또한 전위(VIN2)는 VIN1보다 낮은 전위이다. 또한 전위(VIN2)는 예를 들어 음의 전위 등으로 할 수 있다.
트랜지스터(M1)의 제 1 단자에는 배선(VIL)로부터 전위(VIN2)가 공급되기 때문에 트랜지스터(M1)의 게이트-소스 간 전압은 V13-VIN2가 된다. 여기서, V13-VIN2의 전압을 트랜지스터(M1)의 문턱 전압보다 높게 한다.
V13-VIN2를 트랜지스터(M1)의 문턱 전압보다 높은 전압으로 하면 트랜지스터(M1)는 온 상태가 된다. 또한 배선(VGL)에는 고레벨 전위가 공급되고, 트랜지스터(M2)도 온 상태가 되기 때문에 트랜지스터(M1), 노드(NBG), 및 트랜지스터(M2)를 통하여 배선(VIL)으로부터 노드(N2)에 전위가 공급된다.
구체적으로 노드(N2) 및 노드(NBG) 각각의 전위는 V21로부터 저하된다. 본 동작예에서는 시각 T22 내지 시각 T23 사이에서 노드(N2) 및 노드(NBG) 각각의 전위는 V21로부터 전압 ΔVBG만큼 저하되는 것으로 한다. 또한 노드(N2) 및 노드(NBG) 각각의 전위는 ΔVBG만큼 저하되어 VBG2가 되는 것으로 한다.
또한 노드(N2)의 전위가 V21로부터 VBG2로 저하되면 용량 소자(FEC1)의 용량 결합에 의하여 노드(N1)의 전위(V13)도 저하된다. 또한 본 동작예에서는, 시각 T22 내지 시각 T23 사이에서 노드(N1)의 전위는 V13-αΔVBG가 되는 것으로 한다. 또한 α는 용량 소자(FEC1)에서의 용량 결합 계수로 한다.
시각 T23 내지 시각 T24 사이에서 배선(VIL)이 공급하는 전위(VIN2)가 전위(VIN1)로 변화한다. 즉, 시각 T23 내지 시각 T24 사이에서 배선(VIL)이 공급하는 전위는 시각 T22보다 전의 시각에서 배선(VIL)이 공급하는 전위와 동등한 것으로 한다.
이때, 트랜지스터(M1)의 제 1 단자에는 배선(VIL)으로부터의 전위(VIN1)가 공급되기 때문에 트랜지스터(M1)의 게이트-소스 간 전압은 V13-αΔVBG-VIN1이 된다. 또한 V13-αΔVBG는 V13보다 낮은 전위이고, V13은 VIN1보다 낮은 전위이다. 또한 V13-VIN1은 트랜지스터(M1)의 문턱 전압보다 낮게 되기 때문에 V13-αΔVBG-VIN1도 트랜지스터(M1)의 문턱 전압보다 낮게 된다. 이에 의하여 시각 T23 내지 시각 T24 사이에서 트랜지스터(M1)는 오프 상태가 된다.
상술한 동작에 의하여 회로(HC)의 노드(NBG)에 전압(VBG2)을 기록할 수 있다. 특히, VIN2를 음의 전위로 함으로써, VBG2를 음의 전위로 할 수 있고, 음의 전위로서 VBG2를, 회로(HC)의 노드(NBG)에 기록할 수 있다. 또한 트랜지스터(M1)의 게이트-소스 간 전압을 문턱 전압보다 낮게 함으로써 트랜지스터(M1)를 오프 상태로 할 수 있기 때문에 노드(NBG)의 음의 전위(VBG2)를 오랫동안 유지할 수 있다. 이에 의하여, 트랜지스터(ME)의 백 게이트에 오랫동안 음의 전위(VBG2)를 공급할 수 있다. 또한 상황에 따라 같은 동작을 수행하여 노드(NBG)에 유지되어 있는 음의 전위를 리프레시하여도 좋다.
<<노드(NBG)에 공급되어 있는 전위를 재기록하는 동작>>
다음으로 도 2의 (B)의 동작예의 시각 T24 이후에, 노드(NBG)의 전위를 재기록하는 경우의 동작예에 대하여 설명한다.
[노드(NBG)의 전위를 저하시키는 경우]
노드(NBG)의 전위를 저하시키고자 하는 경우, 예를 들어 도 3의 (A)에 나타낸 타이밍 차트와 같이 회로(HC)를 동작시키면 좋다. 도 3의 (A)에 나타낸 타이밍 차트는 시각 T31 내지 시각 T34 사이 및 그 근방의 시각에서의 배선(VCL), 배선(VGL), 배선(VIL), 노드(N1), 노드(N2), 및 노드(NBG) 각각의 전위의 변화를 나타낸 것이다. 또한 도 3의 (A)에서 고레벨 전위는 "high"로 표기하고, 저레벨 전위는 "low"로 표기한다.
시각 T31은 도 2의 (B)에 나타낸 타이밍 차트의 시각 T24 이후의 시각으로 한다. 그러므로 시각 T31 내지 시각 T32 사이에서 배선(VCL)에는 전위(VFC1)가 공급되고, 배선(VGL)에는 고레벨 전위가 공급되고, 배선(VIL)에는 전위(VIN1)가 공급된다. 또한 노드(N1)의 전위는 V13-αΔVBG가 되고, 노드(N2)의 전위는 VBG2가 되고, 노드(NBG)는 VBG2가 된다.
시각 T32 내지 시각 T33 사이에서는, 배선(VIL)이 공급하는 전위(VIN1)가 전위(VIN3)로 변화한다. 또한 전위(VIN3)는 VIN2보다 낮은 전위로 한다. 또한 전위(VIN3)는 예를 들어 VIN2보다 낮은 음의 전위 등으로 할 수 있다.
트랜지스터(M1)의 제 1 단자에는 배선(VIL)으로부터 전위(VIN3)가 공급되기 때문에 트랜지스터(M1)의 게이트-소스 간 전압은 V13-αΔVBG-VIN3이 된다. 여기서 V13-αΔVBG-VIN3은 트랜지스터(M1)의 문턱 전압보다 높은 전압으로 한다.
V13-αΔVBG-VIN3이 트랜지스터(M1)의 문턱 전압보다 높은 전압이기 때문에 트랜지스터(M1)는 온 상태가 된다. 또한 배선(VGL)에는 고레벨 전위가 공급되고, 트랜지스터(M2)도 온 상태이므로 트랜지스터(M1), 노드(NBG), 및 트랜지스터(M2)를 통하여 배선(VIL)으로부터 노드(N2)에 전위가 공급된다.
구체적으로 노드(N2) 및 노드(NBG) 각각의 전위는 VBG2로부터 저하된다. 본 동작예에서는 시각 T32 내지 시각 T33 사이에서 노드(N2) 및 노드(NBG) 각각의 전위는 VBG2로부터 전압 ΔVBGN만큼 저하되는 것으로 한다. 또한 노드(N2) 및 노드(NBG) 각각의 전위는 ΔVBGN만큼 저하되어 전위(VBG3)가 되는 것으로 한다.
또한 노드(N2)의 전위가 VBG2로부터 VBG3로 저하되면 용량 소자(FEC1)의 용량 결합에 의하여 노드(N1)의 전위도 V13-αΔVBG로부터 저하된다. 또한 본 동작예에서는 시각 T32 내지 시각 T33 사이에서 노드(N1)의 전위는 V13-α(ΔVBG+ΔVBGN)가 되는 것으로 한다.
시각 T33 내지 시각 T34 사이에서 배선(VIL)이 공급하는 전위(VIN3)가 전위(VIN1)로 변화한다. 즉, 시각 T33 내지 시각 T34 사이에서 배선(VCL)이 공급하는 전위는 시각 T32보다 전의 시각에서 배선(VIL)이 공급하는 전위와 동등한 것으로 한다.
이때, 트랜지스터(M1)의 제 1 단자에는 배선(VIL)으로부터의 전위(VIN1)가 공급되기 때문에 트랜지스터(M1)의 게이트-소스 간 전압은 V13-α(ΔVBG+ΔVBGN)-VIN1이 된다. 또한 V13-α(ΔVBG+ΔVBGN)는 V13보다 낮은 전위이고, V13은 VIN1보다 낮은 전위이다. 또한 V13-VIN1은 트랜지스터(M1)의 문턱 전압보다 낮게 되기 때문에 V13-α(ΔVBG+ΔVBGN)-VIN1도 트랜지스터(M1)의 문턱 전압보다 낮게 된다. 이에 의하여 시각 T33 내지 시각 T34 사이에서 트랜지스터(M1)는 오프 상태가 된다.
회로(HC)에서 도 3의 (B)에 나타낸 동작예를 수행함으로써 도 2의 (B)에 나타낸 동작예에서 노드(NBG)에 기록된 전압을, 더 작은 전압으로 재기록할 수 있다.
[노드(NBG)의 전위를 상승시키는 경우]
노드(NBG)의 전위를 상승시키고자 하는 경우, 예를 들어 도 3의 (B)에 나타낸 타이밍 차트와 같이 회로(HC)를 동작시키면 좋다. 도 3의 (B)에 나타낸 타이밍 차트는 시각 T41 내지 시각 T44 사이 및 그 근방의 시각에서의 배선(VCL), 배선(VGL), 배선(VIL), 노드(N1), 노드(N2), 및 노드(NBG) 각각의 전위의 변화를 나타낸 것이다. 또한 도 3의 (B)에서 고레벨 전위는 "high"로 표기하고, 저레벨 전위는 "low"로 표기한다.
시각 T41은 도 2의 (B)에 나타낸 타이밍 차트의 시각 T24 이후의 시각으로 한다. 그러므로 시각 T41 내지 시각 T42 사이에서 배선(VCL)에는 전위(VFC1)가 공급되고, 배선(VGL)에는 고레벨 전위가 공급되고, 배선(VIL)에는 전위(VIN1)가 공급된다. 또한 노드(N1)의 전위는 V13-αΔVBG가 되고, 노드(N2)의 전위는 VBG2가 되고, 노드(NBG)는 VBG2가 된다.
시각 T42 내지 시각 T43 사이에서는, 배선(VCL)이 공급하는 전위(VFC1)가 전위(VFC3)로 변화한다. 또한 전위(VFC3)는 VFC1보다 높은 전위이다.
노드(N2) 및 노드(NBG)가 플로팅 상태이면 배선(VCL)이 공급하는 전위가 VFC1에서 VFC3으로 변화함으로써, 용량 소자(C1)에서의 용량 결합에 의하여 그 전압 변화에 따라 노드(N2) 및 노드(NBG)의 전위도 변화한다. 본 동작예에서는 시각 T42 내지 시각 T43 사이에서 노드(N2) 및 노드(NBG) 각각의 전위는 VBG2로부터 전압 ΔVBGP만큼 상승하는 것으로 한다. 또한 노드(N2) 및 노드(NBG) 각각의 전위는 ΔVBGP만큼 상승되어, 전위(VBG4)가 되는 것으로 한다.
또한 노드(N1)도 플로팅 상태이므로 노드(N2)의 전위가 VBG2에서 VBG4로 변화함으로써 용량 소자(FEC1)에서의 용량 결합에 의하여 그 전압 변화에 따라 노드(N1)의 전위도 변화한다. 본 동작예에서 노드(N1)의 전위는 V13-αΔVBG에서 V13-α(ΔVBG-ΔVBGP)로 변화하는 것으로 한다.
또한 시각 T42 내지 시각 T43 사이에서, 노드(N1)와 노드(N2) 사이의 전압에서는 용량 소자(FEC1)에 포함되는 강유전성을 가질 수 있는 유전체에서 분극의 반전은 발생하지 않는 것으로 한다. 바꿔 말하면 배선(VCL)으로부터 공급되는 전위(VFC1)에서 전위(VFC3)로 변화한 전압은 상기 유전체에서 분극의 반전이 발생하지 않을 정도의 전압으로 한다.
트랜지스터(M1)의 제 1 단자에는, 배선(VIL)으로부터 전위(VIN1)가 공급되기 때문에 트랜지스터(M1)의 게이트-소스 간 전압은 V13-α(ΔVBG-ΔVBGP)-VIN1이 된다. 시각 T41 내지 시각 T42 사이에서의, 트랜지스터(M1)의 게이트-소스 간 전압은 V13-αΔVBG-VIN1이기 때문에 시각 T42 내지 시각 T43까지의 동작(배선(VCL)이 공급하는 전위가 VFC1에서 VFC3으로 변화함)에 의하여 트랜지스터(M1)의 게이트-소스 간 전압은 ΔVBGP만큼 상승한 것으로 된다.
여기서 V13-α(ΔVBG-ΔVBGP)-VIN1은 트랜지스터(M1)의 문턱 전압보다 작은 것이고, 트랜지스터(M1)는 오프 상태로 한다.
시각 T43 내지 시각 T44 사이에서 배선(VIL)이 공급하는 전위(VIN1)가 전위(VIN4)로 변화한다. 또한 전위(VIN4)는 VIN1보다 낮은 전위이고, 또한 전위(VIN2)보다 높은 전위이다. 또한 전위(VIN4)는 예를 들어 VIN1보다 낮고, 또한 VIN2보다 높은 음의 전위 등으로 할 수 있다.
트랜지스터(M1)의 제 1 단자에는 배선(VIL)으로부터 전위(VIN4)가 공급되기 때문에 트랜지스터(M1)의 게이트-소스 간 전압은 V13-α(ΔVBG-ΔVBGP)-VIN4가 된다. 여기서, V13-α(ΔVBG-ΔVBGP)-VIN4의 전압을 트랜지스터(M1)의 문턱 전압보다 높게 한다.
V13-α(ΔVBG-ΔVBGP)-VIN4를 트랜지스터(M1)의 문턱 전압보다 높은 전압으로 함으로써 트랜지스터(M1)는 온 상태가 된다. 또한 배선(VGL)에는 고레벨 전위가 공급되어 트랜지스터(M2)도 온 상태가 되기 때문에 트랜지스터(M1), 노드(NBG), 및 트랜지스터(M2)를 통하여 배선(VIL)으로부터 노드(N2)에 전위가 공급된다.
구체적으로 노드(N2) 및 노드(NBG) 각각의 전위는 VBG4로부터 저하된다. 본 동작예에서는 시각 T43 내지 시각 T44 사이에서 노드(N2) 및 노드(NBG) 각각의 전위는 VBG4로부터 전압 ΔVBGQ만큼 저하되는 것으로 한다. 또한 노드(N2) 및 노드(NBG) 각각의 전위는 ΔVBGQ만큼 저하되어 전위(VBG5)가 되는 것으로 한다.
또한 노드(N2)의 전위가 VBG4로부터 VBG5로 저하되면 용량 소자(FEC1)의 용량 결합에 의하여 노드(N1)의 전위(V13-α(ΔVBGN-ΔVBGP))도 저하된다. 또한 본 동작예에서는 시각 T43 내지 시각 T44 사이에서 노드(N1)의 전위는 V13-α(ΔVBGN-ΔVBGP+ΔVBGQ)가 되는 것으로 한다.
시각 T44 내지 시각 T45 사이에서 배선(VIL)이 공급하는 전위(VIN4)가 전위(VIN1)로 변화한다. 즉, 시각 T44 내지 시각 T45 사이에서 배선(VIL)이 공급하는 전위는 시각 T43보다 전의 시각에서 배선(VIL)이 공급하는 전위와 동등한 것으로 한다.
이때, 트랜지스터(M1)의 제 1 단자에는 배선(VIL)으로부터의 전위(VIN1)가 공급되기 때문에 트랜지스터(M1)의 게이트-소스 간 전압은 V13-α(ΔVBGN-ΔVBGP+ΔVBGQ)-VIN1이 된다. 또한 V13-α(ΔVBGN-ΔVBGP+ΔVBGQ)는 V13보다 낮은 전위이고, V13은 VIN1보다 낮은 전위이다. 또한 V13-VIN1은 트랜지스터(M1)의 문턱 전압보다 낮게 되기 때문에 V13-α(ΔVBGN-ΔVBGP+ΔVBGQ)-VIN1도 트랜지스터(M1)의 문턱 전압보다 낮게 된다. 이에 의하여 시각 T44 내지 시각 T45 사이에서 트랜지스터(M1)는 오프 상태가 된다.
상술한 동작에 의하여 회로(HC)의 노드(NBG)에 전압(VBG2)보다 높은 전압(VBG5)을 기록할 수 있다. 또한 트랜지스터(M1)가 오프 상태이기 때문에 노드(NBG)의 음의 전위(VBG5)를 오랫동안 유지할 수 있고, 이에 의하여 트랜지스터(ME)의 백 게이트에 오랫동안 음의 전위(VBG5)를 공급할 수 있다.
도 3의 (A) 및 (B)의 타이밍 차트의 동작에 의하여 회로(HC)의 노드(NBG)에 기록되어 있는 전압(VBG2)을 다른 전위로 재기록할 수 있다.
<구성예 2>
다음으로 본 발명의 일 형태의 반도체 장치에 따른, 도 1에 나타낸 회로(HC)의 변경예에 대하여 설명한다.
도 1에서 트랜지스터(M2)의 백 게이트의 접속 구성에 대해서는 나타내지 않았지만, 트랜지스터(M2)의 백 게이트가 접속되는 부분은 설계의 단계에서 결정할 수 있다.
예를 들어 트랜지스터(M2)에서 온 전류를 높이고자 하는 경우, 트랜지스터(M2)의 게이트와 백 게이트를 전기적으로 접속하면 좋다. 구체적으로는 도 4의 (A)에 나타낸 회로(HC)와 같이 트랜지스터(M2)의 백 게이트는 트랜지스터(M2)의 게이트에 전기적으로 접속되어 있어도 좋다.
또한 예를 들어 트랜지스터(M2)에서 그 트랜지스터의 문턱 전압을 변동시키기 위하여 또는 그 트랜지스터(M2)의 오프 전류를 낮추기 위하여, 외부 회로 등에 전기적으로 접속되는 배선을 제공하고, 상기 외부 회로 등에 의하여 트랜지스터의 백 게이트에 고정 전위 또는 가변 전위를 공급하여도 좋다. 구체적으로는 예를 들어 도 4의 (B)에 나타낸 회로(HC)와 같이 트랜지스터(M2)의 백 게이트를 배선(VBL)에 전기적으로 접속한 구성으로 하여도 좋다. 도 4의 (B)에 나타낸 구성에서 배선(VBL)에 저레벨 전위, 접지 전위, 음의 전위 등을 공급함으로써 트랜지스터(M2)의 문턱 전압을 높게 할 수 있기 때문에 트랜지스터(M2)의 오프 전류를 낮출 수 있다. 한편, 트랜지스터(M2)의 온 전류를 높이고자 하는 경우에는 배선(VBL)에 고레벨 전위, 양의 전위 등을 공급하여 트랜지스터(M2)의 문턱 전압을 낮게 하면 좋다.
또한 상술한 예에서는 트랜지스터(M2)의 백 게이트가 접속되는 부분에 대하여 설명하였지만, 트랜지스터(M2)는 백 게이트를 제공하지 않는 구성으로 하여도 좋다.
또한 도 4의 (A) 및 (B)에서는 도 1에 나타낸 트랜지스터(M2)의 백 게이트가 접속되는 부분의 변경예에 대하여 설명하였지만, 본 명세서 등의 다른 개소에 기재된 트랜지스터, 다른 도면에 나타내어진 트랜지스터 등 각각의 백 게이트가 접속되는 부분에 대해서도 마찬가지로 설계의 단계에서 결정할 수 있다. 또한 본 명세서 등의 다른 개소에 기재된 트랜지스터, 다른 도면에 나타내어진 트랜지스터의 백 게이트의 유무에 대해서도 마찬가지로 설계의 단계에서 결정할 수 있다.
예를 들어, 도 1에 나타낸 회로(HC)의 트랜지스터(M1)의 백 게이트가 접속되는 부분의 변경예에 대하여 설명한다. 일례로서 본 발명의 일 형태의 반도체 장치로서는 도 5의 (A)에 나타낸 바와 같이 도 1에 나타낸 회로(HC)에서 트랜지스터(M1)의 백 게이트를, 트랜지스터(M1)의 제 2 단자와, 트랜지스터(M2)의 제 1 단자와, 트랜지스터(ME)의 백 게이트에 전기적으로 접속하지 않고, 트랜지스터(M1)의 게이트에 접속한 구성으로 하여도 좋다.
도 5의 (A)에 나타낸 바와 같이 트랜지스터(M1)의 게이트와 백 게이트를 전기적으로 접속함으로써, 트랜지스터(M1)의 온 전류를 높일 수 있다.
또한 일례로서 본 발명의 일 형태의 반도체 장치로서는 도 5의 (B)에 나타낸 바와 같이, 도 1의 회로(HC)에서 트랜지스터(M1)의 게이트와 백 게이트를 바꾼 구성으로 하여도 좋다.
<구성예 3>
다음으로 도 1, 도 4의 (A), (B), 도 5의 (A), 및 (B)에 나타낸 회로(HC)와 회로 구성이 서로 다른, 본 발명의 일 형태의 반도체 장치에 대하여 설명한다.
도 6에 나타낸 회로(HC)는 도 1에 나타낸 회로(HC)의 변경예이고, 용량 소자(C2)를 가지는 점에서 도 1에 나타낸 회로(HC)와 다르다. 도 6에 나타낸 회로(HC)에서 용량 소자(C2)의 제 1 단자는 트랜지스터(M1)의 제 2 단자와, 트랜지스터(M1)의 백 게이트와, 트랜지스터(M2)의 제 1 단자와, 트랜지스터(ME)의 백 게이트에 전기적으로 접속되어 있다. 또한 용량 소자(C2)의 제 2 단자는 용량 소자(FEC1)의 제 2 단자와 트랜지스터(M1)의 게이트에 전기적으로 접속되어 있다. 즉, 도 6에 나타낸 회로(HC)는 노드(N1)와 노드(NBG) 사이에 용량 소자(C2)를 제공한 구성을 가진다.
노드(N1)와 노드(NBG) 사이에 용량 소자(C2)를 제공함으로써 트랜지스터(M1)의 게이트와 제 2 단자 사이의 전압을 유지할 수 있다. 이에 의하여 예를 들어 도 2의 (A)에 나타낸 타이밍 차트의 시각 T13 내지 시각 T14 사이에서 노드(N2)의 전위가 V21에서 V22로 변화하였을 때 노드(N1)에서의 전압 변화를 노드(N2)의 전압 변화(V21-V22)보다 작게 할 수 있다. 따라서 노드(N1)와 노드(NBG) 사이에 용량 소자(C2)를 제공함으로써 예를 들어 도 2의 (A)에 나타낸 타이밍 차트의 시각 T13 내지 시각 T14 사이의 동작은, 용량 소자(FEC1)에 포함된 강유전성을 가질 수 있는 유전체에 분극을 용이하게 발생시킬 수 있는 경우가 있다.
<구성예 4>
다음으로 도 1, 도 4의 (A) 내지 도 6에 나타낸 회로(HC)와 회로 구성이 서로 다른, 본 발명의 일 형태의 반도체 장치에 대하여 설명한다.
도 7에 나타낸 회로(HC)는 도 1에 나타낸 회로(HC)의 변경예이고, 트랜지스터(M2B)와, 용량 소자(C1B)와, 용량 소자(FEC1B)를 가지는 점과, 트랜지스터(M1)의 백 게이트가 트랜지스터(M1)의 제 2 단자, 트랜지스터(M2)의 제 1 단자, 트랜지스터(ME)의 백 게이트가 아니라, 용량 소자(FEC1B)의 제 1 단자에 전기적으로 접속되어 있는 점에서 도 1에 나타낸 회로(HC)와 다르다.
트랜지스터(M2B)로서는 예를 들어 트랜지스터(M2)에 적용할 수 있는 트랜지스터를 사용할 수 있다. 또한 용량 소자(FEC1B)로서는 예를 들어 용량 소자(FEC1)에 적용할 수 있는 강유전 커패시터를 사용할 수 있다. 또한 용량 소자(C1B)로서는 예를 들어 용량 소자(C1)에 적용할 수 있는 용량 소자를 사용할 수 있다.
트랜지스터(M2B)의 제 1 단자는 트랜지스터(M1)의 제 2 단자와, 트랜지스터(M2)의 제 1 단자와, 트랜지스터(ME)의 백 게이트에 전기적으로 접속되어 있다. 또한 트랜지스터(M2B)의 제 2 단자는 용량 소자(C1B)의 제 1 단자와 용량 소자(FEC1B)의 제 2 단자에 전기적으로 접속되어 있다. 또한 트랜지스터(M2B)의 게이트는 배선(VGLB)에 전기적으로 접속되어 있다. 또한 용량 소자(C1B)의 제 2 단자는 배선(VCLB)에 전기적으로 접속되어 있다.
또한 도 7에서 트랜지스터(M1)의 백 게이트와 용량 소자(FEC1B)의 제 1 단자의 전기적인 접속점을 노드(N1B)라고 부른다. 또한 용량 소자(FEC1B)의 제 2 단자와, 용량 소자(C1B)의 제 1 단자와, 트랜지스터(M2B)의 제 2 단자의 전기적인 접속점을 노드(N2B)라고 부른다. 또한 트랜지스터(M1)의 제 2 단자와, 트랜지스터(M2)의 제 1 단자와, 트랜지스터(M2B)의 제 1 단자의 전기적인 접속점을 노드(NBG)라고 부른다. 즉, 트랜지스터(ME)의 백 게이트에 공급되는 전위로서는 노드(NBG)의 전위로 할 수 있다.
배선(VCLB)은 용량 소자(FEC1B)에 포함된 강유전성을 가질 수 있는 재료를 분극시키는 전압을 공급하기 위한 배선으로서 기능한다. 예를 들어, 상기 재료가 분극함으로써 상기 재료 내에 발생하는 전기장의 방향을 용량 소자(FEC1B)의 제 1 단자로부터 제 2 단자로의 방향으로 하는 경우, 상기 전압으로서는 양의 전위 등으로 하면 좋다. 또한 예를 들어, 상기 재료가 분극함으로써, 상기 재료 내에 발생하는 전기장의 방향을 용량 소자(FEC1B)의 제 2 단자로부터 제 1 단자로의 방향으로 하는 경우, 상기 전압으로서는 음의 전위 등으로 하면 좋다. 또한 배선(VCLB)은 용량 소자(FEC1B)에 포함된 강유전성을 가질 수 있는 재료를 분극시키지 않을 정도의 전압을 공급하여도 좋다.
배선(VGLB)은 트랜지스터(M2B)의 온 상태와 오프 상태의 전환을 제어하기 위한 신호(전압)를 공급하는 배선으로서 기능한다. 예를 들어 배선(VGLB)이 공급하는 전압을 고레벨 전위로 함으로써 트랜지스터(M2B)를 온 상태로 할 수 있고, 배선(VGLB)이 공급하는 전압을 저레벨 전위로 함으로써 트랜지스터(M2)를 오프 상태로 할 수 있다.
도 1에 나타낸 회로(HC)는 트랜지스터(M1)의 게이트의 전위를 용량 소자(FEC1)에서 유지하는 구성이지만, 도 7에 나타낸 회로(HC)는 트랜지스터(M1)의 게이트의 전위를 용량 소자(FEC1)에서 유지하고, 또한 트랜지스터(M1)의 백 게이트의 전위를 용량 소자(FEC1B)에서 유지하는 구성을 가진다. 도 7에 나타낸 회로(HC)는 트랜지스터(M1)의 백 게이트에도 전위를 공급할 수 있는 구성을 가지기 때문에 도 7에 나타낸 회로(HC)의 트랜지스터(M1)의 오프 전류는 도 1에 나타낸 회로(HC)의 트랜지스터(M1)의 오프 전류보다 낮게 할 수 있는 경우가 있다.
또한 트랜지스터(M1)의 백 게이트에 전위를 기록(용량 소자(FEC1B)에 전위를 기록)하는 방법으로서는 도 2의 (A), (B), 도 3의 (A), 및 (B)에 나타낸 타이밍 차트에서 배선(VCL)을 배선(VCLB)으로 치환하고, 배선(VGL)을 배선(VGLB)으로 치환하고, 노드(N1)를 노드(N1B)로 치환하고, 노드(N2)를 노드(N2B)로 치환함으로써 트랜지스터(M1)의 게이트에 전위를 기록(용량 소자(FEC1)에 전위를 기록)하는 방법과 마찬가지로 수행할 수 있다.
또한 배선(VCL)과 배선(VCLB)을 하나의 배선(VCL)으로 하고, 배선(VGL)과 배선(VGLB)을 하나의 배선(VGLB)으로 하여도 좋다(도시 생략). 이와 같은 구성으로 함으로써 도 2의 (A), (B), 도 3의 (A), 및 (B)에 나타낸 타이밍 차트의 동작예를 수행함으로써 용량 소자(FEC1)와 용량 소자(FEC1B) 각각에 포함된 유전체에서 분극을 동시에 발생시킬 수 있다. 또한 트랜지스터(M1)의 게이트의 전위 및 백 게이트의 전위를 동시에 유지할 수 있다.
<구성예 5>
다음으로 도 1, 도 4의 (A) 내지 도 7에 나타낸 회로(HC)와 회로 구성이 서로 다른, 본 발명의 일 형태의 반도체 장치에 대하여 설명한다.
도 8의 (A)에 나타낸 회로(HC)는 도 1에 나타낸 회로(HC)의 변경예이고, 도 1의 회로(HC)에 포함되는 용량 소자(C1)를 강유전성을 가질 수 있는 유전체가 포함되는 용량 소자(FEC2)로 치환한 구성을 가진다.
도 1의 회로(HC)에서 용량 소자(C1)를 강유전 커패시터인 용량 소자(FEC2)로 치환하여도, 도 2의 (A), (B), 도 3의 (A), 및 (B)에 나타낸 타이밍 차트의 동작예를 수행할 수 있는 경우가 있다.
또한 용량 소자(FEC1)와 용량 소자(FEC2) 각각을 구성하는 재료를 동등하게 함으로써 회로(HC)의 제작 공정에서 용량 소자(FEC1)와 용량 소자(FEC2)를 동시에 형성시킬 수 있어, 회로(HC)의 제작에 걸리는 시간을 단축할 수 있는 경우가 있다.
또한 도 8의 (B)에 나타낸 회로(HC)는 도 1에 나타낸 회로(HC)의 변경예이고, 도 1의 회로(HC)에 포함되는 트랜지스터(M1) 및 용량 소자(FEC1)를 FeFET(Ferroelectric FET)로 치환한 구성을 가진다.
도 8의 (B)의 회로(HC)는 상기 FeFET로서 트랜지스터(FEM)를 가지고, 트랜지스터(FEM)의 게이트는 용량 소자(C1)의 제 1 단자와 트랜지스터(M2)의 제 2 단자에 전기적으로 접속되어 있다. 또한 트랜지스터(FEM)의 제 1 단자, 제 2 단자, 및 백 게이트 각각이 전기적으로 접속되는 부분은 도 1의 회로(HC)에 포함되어 있는 트랜지스터(M1)의 제 1 단자, 제 2 단자, 및 백 게이트 각각이 접속되는 부분에 상당한다.
도 1의 회로(HC)에서 트랜지스터(M1)와 용량 소자(FEC1)를 FeFET인 트랜지스터(FEM)로 치환하여도 도 2의 (A), (B), 도 3의 (A), 및 (B)에 나타낸 타이밍 차트의 동작예를 수행할 수 있다.
상술한 바와 같이 본 발명의 일 형태의 반도체 장치로서 도 1 내지 도 8의 (B)를 사용함으로써 트랜지스터(ME)에 입력되는 전위를 오랫동안 유지할 수 있다. 또한 상기 전위를 음의 전위로 하였을 때 트랜지스터(ME)의 문턱 전압을 높게 할 수 있다. 특히, 트랜지스터(ME)로서는 예를 들어 메모리 셀에 포함되는 기록 트랜지스터 등으로 함으로써, 상기 기록 트랜지스터의 오프 전류를 낮게 할 수 있고, 상기 메모리 셀이 데이터를 오랫동안 유지할 수 있다.
<구성예 6>
다음으로 도 1, 도 4의 (A) 내지 도 8에 나타낸 회로(HC)와 회로 구성이 서로 다른, 본 발명의 일 형태의 반도체 장치에 대하여 설명한다.
도 9에 나타낸 회로(HC)는 도 1에 나타낸 회로(HC)와 같은 회로 구성인 회로(HC1) 및 회로(HC2)를 가지는 구성을 가진다. 또한 회로(HC1)에서 트랜지스터(M1)의 제 1 단자는 배선(VIL)에 전기적으로 접속되고, 용량 소자(C1)의 제 2 단자는 배선(VCL1)에 전기적으로 접속되고, 트랜지스터(M2)의 게이트는 배선(VGL1)에 전기적으로 접속되어 있다. 또한 회로(HC2)에서 용량 소자(C1)의 제 2 단자는 배선(VCL2)에 전기적으로 접속되고, 트랜지스터(M2)의 게이트는 배선(VGL2)에 전기적으로 접속되고, 트랜지스터(M1)의 제 2 단자와, 트랜지스터(M1)의 백 게이트와, 트랜지스터(M2)의 제 1 단자는 트랜지스터(ME)의 백 게이트에 전기적으로 접속되어 있다.
또한 회로(HC1)와 회로(HC2)는 직렬로 전기적으로 접속되어 있다. 구체적으로 회로(HC1)의 노드(NBG)는 회로(HC2)의 트랜지스터(M1)의 제 1 단자에 전기적으로 접속되어 있다.
또한 도 9에서 배선(VCL1) 및 배선(VCL2)은 도 1에서의 배선(VCL)에 상당하고, 배선(VGL1) 및 배선(VGL2)은 도 1에서의 배선(VGL)에 상당한다.
도 9에 나타낸 바와 같이, 도 1에 나타낸 회로(HC)와 같은 회로 구성인 회로(HC1) 및 회로(HC2)를 직렬로 전기적으로 접속함으로써, 회로(HC1)의 트랜지스터(M1) 및 회로(HC2)의 트랜지스터(M1) 각각 1개당 소스-드레인 간 전압을 도 1에 나타낸 회로(HC)의 트랜지스터(M1)의 소스-드레인 간 전압보다 낮게 할 수 있다. 이로써 도 9에 나타낸 회로(HC)에서는 회로(HC1)의 트랜지스터(M1) 및 회로(HC2)의 트랜지스터(M1) 각각을 흐르는 드레인 전류를 저감할 수 있다. 즉, 도 9에 나타낸 회로(HC)의 구성으로 함으로써, 배선(VIL)과 트랜지스터(ME) 사이의 내전압성을 도 1에 나타낸 회로(HC)보다 높일 수 있다.
또한 도 9에서는 도 1에 나타낸 회로(HC)와 같은 회로 구성을 직렬로 2개 접속한 구성을 나타내었지만, 본 발명의 일 형태의 반도체 장치는 회로(HC)와 같은 회로 구성을 직렬로 3개 이상 접속한 구성으로 하여도 좋다.
상술한 구성예 1 내지 구성예 6에서 설명한 회로(HC)를 사용함으로써 트랜지스터(ME)의 백 게이트에 공급하는 음의 전위를 오랫동안 유지할 수 있다.
또한 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 실시형태 1에서 설명한 회로(HC)를 적용한 기억 장치에 대하여 설명한다.
도 10의 (A)는 일례로서 도 1에 나타낸 회로(HC)를 기억 장치에 적용한 회로 구성을 나타낸 것이다. 도 10의 (A)에서 상기 기억 장치는 메모리 셀 어레이(MCA)를 가지고, 메모리 셀 어레이(MCA)는 복수의 메모리 셀(MC)을 가진다. 또한 복수의 메모리 셀(MC) 각각은 트랜지스터(ME)를 가진다. 또한 트랜지스터(ME)로서는 예를 들어 메모리 셀(MC)에서의 기록 트랜지스터(메모리 셀(MC)의 구성에 따라서는 기록 판독 트랜지스터)로 할 수 있다.
또한 도 10의 (A)에서 복수의 메모리 셀(MC)에 포함되는 트랜지스터(ME) 각각의 백 게이트는 배선(BGL)에 전기적으로 접속되어 있다. 또한 배선(BGL)은 트랜지스터(M1)의 제 2 단자와, 트랜지스터(M1)의 백 게이트와, 트랜지스터(M2)의 제 1 단자에 전기적으로 접속되어 있다.
또한 도 10의 (A)에서 배선(VCL)은 회로(CP)에 전기적으로 접속되어 있다. 또한 배선(VIL)은 음전압 생성 회로(NGE)에 전기적으로 접속되어 있다.
회로(CP)는 전압 생성 회로로서의 기능을 가진다. 예를 들어 회로(CP)가 생성하는 전압으로서는 고레벨 전위, 저레벨 전위, 양의 전위, 음의 전위 등으로 할 수 있다. 회로(CP)에서 생성된 전압은 배선(VCL)을 통하여 회로(HC)의 용량 소자(C1)의 제 2 단자에 입력된다.
음전압 생성 회로(NGE)는 음의 전압을 생성하는 기능을 가진다. 또한 음전압 생성 회로(NGE)는 음의 전위를 생성하고, 배선(VIL)을 통하여 상기 음의 전위를 회로(HC)의 트랜지스터(M1)의 제 1 단자에 공급한다.
회로(CP) 및 음전압 생성 회로(NGE) 중 한쪽 또는 양쪽은 일례로서 음의 전위를 생성할 수 있는 차지 펌프 회로를 가져도 좋다.
또한 도 10의 (A)에서는 배선(BGL)에 전기적으로 접속되어 있는 메모리 셀(MC)을 메모리 셀 어레이(MCA)의 어느 1행에 위치하는 메모리 셀(MC)로 하였지만, 본 발명의 일 형태의 반도체 장치의 구성은 이에 한정되지 않는다. 예를 들어, 도 10의 (B)에 나타낸 바와 같이 배선(BGL)을 메모리 셀 어레이(MCA)의 복수의 행으로 나누도록 연장하여 제공하고, 매트릭스로 배치되어 있는 복수의 메모리 셀(MC) 각각의 트랜지스터(ME)의 백 게이트에 배선(BGL)이 전기적으로 접속되어 있는 구성으로 하여도 좋다. 도 10의 (B)에 나타낸 구성으로 함으로써 행마다 회로(HC)를 제공할 필요가 없어지므로 반도체 장치의 회로 면적을 저감할 수 있다.
다음으로 메모리 셀(MC)에 적용할 수 있는 메모리 셀의 구성예에 대하여 설명한다.
도 11의 (A)는 도 10의 (A) 및 (B)에 나타낸 메모리 셀(MC)에 적용할 수 있는 메모리 셀(MC)의 구성예를 나타낸 것이다. 도 11의 (A)에 나타낸 메모리 셀(MC)은 DRAM(Dynamic Random Access Memory)이라고 불리는 메모리 셀의 일례이고, 트랜지스터(ME)와 용량 소자(CA)를 가진다. 특히, 본 명세서 등에서는, 1OS 트랜지스터 1용량 소자형 메모리 셀을 사용한 DRAM을 DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)(등록 상표)이라고 부르는 경우가 있다.
트랜지스터(ME)의 제 1 단자는 용량 소자(CA)의 제 1 단자에 전기적으로 접속되고, 트랜지스터(ME)의 제 2 단자는 배선(BL)에 전기적으로 접속되고, 트랜지스터(M1)의 게이트는 배선(WL)에 전기적으로 접속되고, 트랜지스터(ME)의 백 게이트는 배선(BGL)에 전기적으로 접속되어 있다. 용량 소자(CA)의 제 2 단자는 배선(CL)에 전기적으로 접속되어 있다.
배선(BL)은 비트선으로서 기능하고, 배선(WL)은 워드선으로서 기능한다. 선(CL)은 용량 소자(CA)의 제 2 단자에 정전위를 인가하기 위한 배선으로서 기능한다. 상기 전위로서는 예를 들어 고레벨 전위, 저레벨 전위, 접지 전위 등으로 할 수 있다. 배선(BGL)은 트랜지스터(ME)의 백 게이트에 정전위를 인가하기 위한 배선으로서 기능한다. 특히, 도 10의 (A) 및 (B)에 나타낸 회로(HC)를 사용함으로써 트랜지스터(ME)의 백 게이트에 음의 전위를 인가할 수 있고, 트랜지스터(ME)의 문턱 전압을 높게 할 수 있고, 트랜지스터(ME)를 노멀리 오프로 동작시킬 수 있다.
또한 본 명세서 등에서 노멀리 온이란 게이트에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르는 상태를 가리킨다. 또한 노멀리 오프란 게이트에 전위를 인가하지 않거나, 게이트에 접지 전위를 공급하였을 때 트랜지스터를 흐르는 채널 폭 1μm당 전류가 실온에서 1×10-20A 이하, 85℃에서 1×10-18A 이하, 또는 125℃에서 1×10-16A 이하인 것을 가리킨다.
또한 배선(CL)이 공급하는 전위가, 배선(BGL)이 공급하는 전위와 동등한 경우, 배선(CL)은 배선(BGL)에 전기적으로 접속된 배선으로 하여도 좋다.
또한 배선(BL) 및 배선(WL) 각각의 배선이 연장되어 제공되는 방향은 도 11의 (A)에 나타낸 회로도에 한정되지 않고, 예를 들어, 배선(BL)은 도면상에서 좌우 방향으로 연장되어 제공되어도 좋고, 배선(WL)은 도면상에서 상하 방향으로 연장되어 제공되어도 좋다.
또한 도 11의 (A)와 다른, 도 10의 (A) 및 (B)에 나타낸 메모리 셀(MC)에 적용할 수 있는, 메모리 셀(MC)의 구성예를 도 11의 (B)에 나타내었다. 도 11의 (B)에 나타낸 메모리 셀(MC)은 트랜지스터(M3)에 OS 트랜지스터를 사용한 게인 셀형 메모리 셀이고, 도 11의 (B)에 나타낸 메모리 셀(MC)은 트랜지스터(ME)와, 트랜지스터(M3)와, 용량 소자(CB)를 가진다. 또한 본 명세서 등에서는 상기 메모리 셀을 가지는 기억 장치를 NOSRAM(Nonvolatile Oxide Semiconductor Random Access Memory)(등록 상표)이라고 부르는 경우가 있다.
또한 트랜지스터(M3)로서는 OS 트랜지스터가 아니라 실리콘을 채널 형성 영역에 포함하는 트랜지스터(이후, Si 트랜지스터라고 함)를 사용할 수 있다. 실리콘으로서는, 예를 들어 비정질 실리콘(수소화 비정질 실리콘이라고 부르는 경우가 있음), 미결정 실리콘, 다결정 실리콘, 단결정 실리콘 등으로 할 수 있다. 또한 트랜지스터(M3)로서 OS 트랜지스터 및 Si 트랜지스터 이외에서는 Ge 등이 채널 형성 영역에 포함되는 트랜지스터, ZnSe, CdS, GaAs, InP, GaN, SiGe 등의 화합물 반도체가 채널 형성 영역에 포함되는 트랜지스터, 카본 나노튜브가 채널 형성 영역에 포함되는 트랜지스터, 유기 반도체가 채널 형성 영역에 포함되는 트랜지스터 등을 사용할 수 있다.
트랜지스터(ME)의 제 1 단자는 용량 소자(CB)의 제 1 단자와 트랜지스터(M3)의 게이트에 전기적으로 접속되고, 트랜지스터(ME)의 제 2 단자는 배선(WBL)에 전기적으로 접속되고, 트랜지스터(ME)의 게이트는 배선(WWL)에 전기적으로 접속되고, 트랜지스터(ME)의 백 게이트는 배선(BGL)에 전기적으로 접속되어 있다. 용량 소자(CB)의 제 2 단자는 배선(RWL)에 전기적으로 접속되어 있다. 트랜지스터(M3)의 제 1 단자는 배선(RBL)에 전기적으로 접속되고, 트랜지스터(M3)의 제 2 단자는 배선(SL)에 전기적으로 접속되어 있다.
배선(WBL)은 기록 비트선으로서 기능하고, 배선(RBL)은 판독 비트선으로서 기능하고, 배선(WWL)은 기록 워드선으로서 기능하고, 배선(RWL)은 판독 워드선으로서 기능한다. 또한 배선(SL)은 트랜지스터(M3)의 제 2 단자에 소정의 전위를 인가하기 위한 배선으로서 기능한다. 상기 전위로서는 예를 들어 저레벨 전위, 접지 전위 등으로 할 수 있다. 또한 경우에 따라서는 상기 전위로서는 고레벨 전위로 하여도 좋다. 기록 동작을 수행하는 경우, 일례로서 배선(RWL)을 고레벨 전위로 하고, 배선(WWL)을 고레벨 전위로 한 후, 배선(WBL)으로부터 기록용 데이터를 송신함으로써 용량 소자(CB)의 제 1 단자에 상기 데이터를 기록할 수 있다. 또한 그 후, 배선(WWL)을 저레벨 전위로 함으로써 용량 소자(CB)의 제 1 단자에 상기 데이터를 유지할 수 있다. 또한 배선(WWL)을 저레벨 전위로 한 후에 배선(RWL)을 저레벨 전위로 하는 것이 바람직하다. 또한 판독 동작을 수행하는 경우, 일례로서 배선(RBL)에 고레벨 전위를 프리차지하고, 그 후에 배선(RWL)을 고레벨 전위로 함으로써 용량 소자(CB)의 제 1 단자에 유지된 상기 데이터를 판독할 수 있다. 이때, 배선(RBL)의 전위는 상기 데이터에 따라 결정된다.
상술한 각 배선에 대한 설명은 일례이고, 각각의 배선의 기능은 적절히 변경할 수 있다. 예를 들어, 배선(RWL)을 정전위가 공급되는 배선으로 하고, 배선(SL)을 판독 워드선으로서 기능하는 배선으로 하여도 좋다. 이때, 기록 동작을 수행하는 경우, 일례로서 배선(WBL)으로부터 기록용 데이터를 송신함으로써 용량 소자(CB)의 제 1 단자에 상기 데이터를 기록할 수 있다. 또한 그 후 배선(WWL)을 저레벨 전위로 함으로써 용량 소자(CB)의 제 1 단자에 상기 데이터를 유지할 수 있다. 또한 판독 동작을 수행하는 경우, 일례로서 배선(RBL) 및 배선(SL) 각각을 고레벨 전위로 하고, 배선(RBL)을 전기적으로 플로팅 상태로 한다. 그 후 배선(SL)을 저레벨 전위로 함으로써 용량 소자(CB)의 제 1 단자에 유지된 상기 데이터를 판독할 수 있다. 이때, 배선(RBL)의 전위는 상기 데이터에 따라 결정된다.
또한 예를 들어 기록 비트선으로서 기능하는 배선(WBL)과 판독 비트 배선으로서 기능하는 배선(RBL)을 하나의 배선으로 하여도 좋다.
또한 배선(WBL), 배선(RBL), 배선(WWL), 배선(RWL), 및 배선(SL) 각각의 배선이 연장되어 제공되는 방향은 도 11의 (B)에 나타낸 회로도에 한정되지 않고, 예를 들어 배선(WBL), 배선(RBL), 및 배선(SL) 중 적어도 하나는 도면상에서 좌우 방향으로 연장되어 제공되어도 좋고, 배선(WWL) 및/또는 배선(RWL)은 도면상에서 상하 방향으로 연장되어 제공되어도 좋다.
<기억 장치>
다음으로 도 11의 (A) 및 (B)에 나타낸 각각의 메모리 셀을 가질 수 있는 기억 장치에 대하여 설명한다.
도 12는 기억 장치로서 기능하는 반도체 장치의 구성예를 나타낸 블록도이다. 반도체 장치(200)는 주변 회로(280) 및 메모리 셀 어레이(MCA)를 가진다. 주변 회로(280)는 컨트롤 로직 회로(261), 행 구동 회로(262), 열 구동 회로(263), 출력 회로(264)를 가진다.
메모리 셀 어레이(MCA)에는 복수의 메모리 셀(MC)이 매트릭스로 배치되어 있다. 행 구동 회로(262)는 행 디코더(row decoder)(271) 및 워드선 드라이버 회로(272)를 가진다. 열 구동 회로(263)는 열 디코더(column decoder)(281), 프리차지 회로(282), 증폭 회로(283), 및 기록 회로(284)를 가진다.
또한 메모리 셀 어레이(MCA)에는 배선(251)이 행 방향으로 연장되어 제공되고, 또한 배선(252)이 열 방향으로 연장되어 제공되어 있다. 또한 도 12에서 배선(251) 및 배선(252)을 각각 하나만 나타내었지만, 배선(251)은 복수의 배선으로서 메모리 셀 어레이(MCA)의 행 방향으로 연장되어 제공되어도 좋고, 또한 배선(252)은 복수의 배선으로서 메모리 셀 어레이(MCA)의 열 방향으로 연장되어 제공되어도 좋다.
또한 도 12의 메모리 셀(MC)이 도 11의 (A)에 나타낸 메모리 셀(MC)인 경우, 배선(251)으로서는 예를 들어 배선(WL)으로 할 수 있고, 또한 배선(252)으로서는 예를 들어 배선(BL)으로 할 수 있다.
또한 도 12에 나타낸 메모리 셀(MC)이 도 11의 (B)에 나타낸 메모리 셀(MC)인 경우, 배선(251)으로서는 예를 들어 배선(WWL)과 배선(RWL)을 포함하는 배선의 그룹으로 할 수 있고, 또한 배선(252)으로서는 예를 들어, 배선(WBL)과 배선(RBL)을 포함하는 배선의 그룹으로 할 수 있다.
또한 도 11의 (A) 및 (B)에서 배선(BGL)은 행 방향으로 연장되어 제공된 것으로 나타내었지만, 배선(BGL)은 배선(251)에 포함되어도 좋고, 또는 배선(252)에 포함되어도 좋다. 즉, 도 10의 (A) 및 (B) 등에 나타낸, 배선(BGL)에 전기적으로 접속되어 있는 회로(HC), 회로(CP), 음전압 생성 회로(NGE) 등은 도 12에 나타낸 행 구동 회로(262) 및 열 구동 회로(263) 중 어느 회로에도 제공할 수 있다.
프리차지 회로(282)는 예를 들어 상술한 배선(BL), 배선(RBL) 등을 프리차지하는 기능을 가진다. 또한 프리차지 회로(282)는 도 10의 (A) 및 (B)에 나타낸 회로(HC), 회로(CP), 및 음전압 생성 회로(NGE)를 가져도 좋다. 증폭 회로(283)는 예를 들어 배선(BL), 배선(RBL) 등으로부터 판독된 데이터 신호를 증폭하는 기능을 가진다. 증폭된 데이터 신호는 출력 회로(264)를 통하여 디지털의 데이터 신호(RDATA)로서 반도체 장치(200)의 외부에 출력된다.
반도체 장치(200)에는 외부로부터 전원 전압으로서 저전원 전압(VSS), 주변 회로(280)용 고전원 전압(VDD), 메모리 셀 어레이(MCA)용 고전원 전압(VIL)이 공급된다.
또한 반도체 장치(200)에는 제어 신호(CE, WE, RE), 어드레스 신호(ADDR), 데이터 신호(WDATA)가 외부로부터 입력된다. 어드레스 신호(ADDR)는 행 디코더(271) 및 열 디코더(281)에 입력되고, 신호(WDATA)는 기록 회로(284)에 입력된다.
컨트롤 로직 회로(261)는 외부로부터의 입력 신호(CE, WE, RE)를 처리하고, 행 디코더(271), 열 디코더(281)의 제어 신호를 생성한다. CE는 칩 인에이블 신호이고, WE는 기록 인에이블 신호이고, RE는 판독 인에이블 신호이다. 컨트롤 로직 회로(261)가 처리하는 신호는 이에 한정되는 것이 아니라, 필요에 따라 다른 제어 신호를 입력하면 좋다. 예를 들어, 불량 비트를 판정하기 위한 제어 신호를 입력하고, 특정된 메모리 셀의 어드레스로부터 판독되는 데이터 신호를 불량 비트로서 특정하여도 좋다.
또한 상술한 각 회로 또는 각 신호는 필요에 따라 적절히 취사할 수 있다.
상술한 기억 장치에서 실시형태 1에서 설명한 구성예 1 내지 구성예 6의 회로(HC)를 사용함으로써 메모리 셀(MC)에 포함되는 트랜지스터(ME)의 백 게이트에 공급하는 음의 전위를 오랫동안 유지할 수 있다. 또한, 이 때문에 트랜지스터(ME)의 문턱 전압을 높게 할 수 있기 때문에 트랜지스터(ME)의 오프 전류를 낮게 할 수 있다. 또한 트랜지스터(ME)의 오프 전류가 낮게 되기 때문에 메모리 셀(MC)에 유지되어 있는 데이터의 리프레시 횟수를 적게 할 수 있다.
또한 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 앞의 실시형태에서 설명한 반도체 장치의 구성예 및 앞의 실시형태에서 설명한 반도체 장치에 적용할 수 있는 트랜지스터의 구성예에 대하여 설명한다.
<반도체 장치의 구성예 1>
도 13은 일례로서 앞의 실시형태에서 설명한 반도체 장치를 나타낸 것이고, 상기 반도체 장치는 트랜지스터(300)와, 트랜지스터(500)와, 용량 소자(600)를 가진다. 또한 도 14의 (A)에는 트랜지스터(500)의 채널 길이 방향의 단면도를 나타내고, 도 14의 (B)에는 트랜지스터(500)의 채널 폭 방향의 단면도를 나타내고, 도 14의 (C)에는 트랜지스터(300)의 채널 폭 방향의 단면도를 나타내었다.
트랜지스터(500)는 채널 형성 영역에 금속 산화물을 가지는 트랜지스터(OS 트랜지스터)이다. 트랜지스터(500)는 오프 전류가 작고, 또한 고온에서도 전계 효과 이동도가 변화되기 어려운 특성을 가진다. 트랜지스터(500)를 반도체 장치, 예를 들어 앞의 실시형태에서 설명한, 회로(HC)에 포함된 트랜지스터(M1), 트랜지스터(M2), 도 11의 (A) 및 (B)에 나타낸 메모리 셀(MC)에 포함된 트랜지스터(ME), 도 11의 (B)에 나타낸 메모리 셀(MC)에 포함된 트랜지스터(M3) 등에 적용함으로써, 고온에서도 동작 능력이 저하되기 어려운 반도체 장치를 실현할 수 있다. 특히, 오프 전류가 작은 특성을 이용하여 트랜지스터(500)를 예를 들어 트랜지스터(ME)에 적용함으로써, 메모리 셀(MC)의 용량 소자(도 11의 (A)에서는 용량 소자(CA), 도 11의 (B)에서는 용량 소자(CB))에 기록한 전위를 오랫동안 유지할 수 있다.
트랜지스터(500)는 예를 들어 트랜지스터(300) 위쪽에 제공되고, 용량 소자(600)는 예를 들어 트랜지스터(300) 및 트랜지스터(500) 위쪽에 제공된다. 또한 용량 소자(600)는 앞의 실시형태에서 설명한 용량 소자(C1), 용량 소자(C2), 용량 소자(CA), 용량 소자(CB) 등으로 할 수 있다. 또한 회로 구성에 따라서는 반드시 도 13에 나타낸 용량 소자(600)를 제공할 필요는 없다.
트랜지스터(300)는 기판(310) 위에 제공되고, 소자 분리층(312), 도전체(316), 절연체(315), 기판(310)의 일부로 이루어지는 반도체 영역(313), 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 가진다. 또한 트랜지스터(300)는 예를 들어 앞의 실시형태에서 설명한 트랜지스터(M3) 등에 적용할 수 있다. 또한 도 13에서는 트랜지스터(300)의 게이트가 트랜지스터(500)의 소스 및 드레인 중 한쪽에 전기적으로 접속되는 구성을 나타내었지만, 본 발명의 일 형태의 반도체 장치의 구성에 따라서는 트랜지스터(300)의 소스 및 드레인 중 한쪽이 트랜지스터(500)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있는 구성으로 할 수 있고, 또한 트랜지스터(300)의 소스 및 드레인 중 한쪽이 트랜지스터(500)의 게이트에 전기적으로 접속되어 있는 구성으로 할 수 있고, 또한 트랜지스터(300)의 각 단자가 트랜지스터(500)의 각 단자 및 용량 소자(600)의 각 단자에 전기적으로 접속되지 않는 구성으로 할 수 있다.
또한 기판(310)으로서는 반도체 기판(예를 들어 단결정 기판 또는 실리콘 기판)을 사용하는 것이 바람직하다.
트랜지스터(300)는 도 14의 (C)에 나타낸 바와 같이, 반도체 영역(313)의 상면 및 채널 폭 방향의 측면이 절연체(315)를 개재(介在)하여 도전체(316)로 덮여 있다. 이와 같이, 트랜지스터(300)를 Fin형으로 함으로써, 실효적인 채널 폭이 증대하여 트랜지스터(300)의 온 특성을 향상시킬 수 있다. 또한 게이트 전극의 전계의 기여를 높일 수 있기 때문에, 트랜지스터(300)의 오프 특성을 향상시킬 수 있다.
또한 트랜지스터(300)는 p채널형 및 n채널형 중 어느 쪽이어도 좋다.
반도체 영역(313)에서 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(314a) 및 저저항 영역(314b) 등에서 실리콘계 반도체 등의 반도체를 포함하는 것이 바람직하고, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 Ge(저마늄), SiGe(실리콘 저마늄), GaAs(갈륨 비소), GaAlAs(갈륨 알루미늄 비소), GaN(질화 갈륨) 등을 포함하는 재료로 형성하여도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 GaAs와 GaAlAs 등을 사용함으로써, 트랜지스터(300)를 HEMT(High Electron Mobility Transistor)로 하여도 좋다.
저저항 영역(314a) 및 저저항 영역(314b)은 반도체 영역(313)에 적용되는 반도체 재료에 더하여 비소, 인 등의 n형 도전성을 부여하는 원소 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함한다.
게이트 전극으로서 기능하는 도전체(316)에는 비소, 인 등의 n형 도전성을 부여하는 원소, 또는 붕소 등의 p형 도전성을 부여하는 원소를 포함한 실리콘 등의 반도체 재료, 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다.
또한 도전체의 재료에 따라 일함수가 결정되기 때문에, 상기 도전체의 재료를 선택함으로써 트랜지스터의 문턱 전압을 조정할 수 있다. 구체적으로는, 도전체에 질화 타이타늄, 질화 탄탈럼 등의 재료를 사용하는 것이 바람직하다. 또한 도전성과 매립성을 양립하기 위하여 도전체에 텅스텐, 알루미늄 등의 금속 재료를 적층하여 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 관점에서 바람직하다.
소자 분리층(312)은 기판(310) 위에 형성된 복수의 트랜지스터들을 분리하기 위하여 제공되어 있다. 소자 분리층은 예를 들어 LOCOS(Local Oxidation of Silicon)법, STI(Shallow Trench Isolation)법, 메사 분리법 등을 사용하여 형성할 수 있다.
또한 도 13에 나타낸 트랜지스터(300)는 일례이고, 이 구조에 한정되지 않고 회로 구성, 구동 방법 등에 따라 적절한 트랜지스터를 사용하면 좋다. 예를 들어, 트랜지스터(300)는 도 14의 (C)에 나타낸 FIN형이 아니라 플레이너형 구조로 하여도 좋다. 또한 예를 들어 반도체 장치를 OS 트랜지스터만의 단극성 회로로 하는 경우, 도 15에 나타낸 바와 같이 트랜지스터(300)의 구성을 산화물 반도체를 사용하는 트랜지스터(500)와 같은 구성으로 하면 좋다. 또한 트랜지스터(500)의 자세한 사항에 대해서는 후술한다. 또한 본 명세서 등에서 단극성 회로란, n채널형 트랜지스터 및 p채널형 트랜지스터 중 한쪽만의 극성의 트랜지스터를 포함하는 회로를 말한다.
또한 도 15에서 트랜지스터(300)는 기판(310A) 위에 제공되어 있지만, 이 경우 기판(310A)으로서는 도 13에 나타낸 반도체 장치의 기판(310)과 마찬가지로 반도체 기판을 사용하여도 좋다. 또한 기판(310A)으로서는 예를 들어 SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 사파이어 유리 기판, 금속 기판, 스테인리스강 기판, 스테인리스강 포일을 가지는 기판, 텅스텐 기판, 텅스텐 포일을 가지는 기판, 가요성 기판, 접합 필름, 섬유상 재료를 포함하는 종이, 또는 기재 필름 등을 사용할 수 있다. 유리 기판의 일례로서는 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리, 또는 소다 석회 유리 등이 있다. 가요성 기판, 접합 필름, 기재 필름 등의 일례로서는 이하의 것을 들 수 있다. 예를 들어 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에터 설폰(PES), 폴리테트라플루오로에틸렌(PTFE)으로 대표되는 플라스틱이 있다. 또는 일례로서는 아크릴 등의 합성 수지 등이 있다. 또는 일례로서는 폴리프로필렌, 폴리에스터, 폴리플루오린화 바이닐, 또는 폴리염화 바이닐 등이 있다. 또는 일례로서는 폴리아마이드, 폴리이미드, 아라미드, 에폭시 수지, 무기 증착 필름, 또는 종이류 등이 있다.
도 13에 나타낸 트랜지스터(300)에는 절연체(320), 절연체(322), 절연체(324), 절연체(326)가 기판(310) 측으로부터 순차적으로 적층되어 제공되어 있다.
절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄 등을 사용하면 좋다.
또한 본 명세서에서 산화질화 실리콘이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 또한 본 명세서에서 산화질화 알루미늄이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 알루미늄이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
절연체(322)는 절연체(320) 및 절연체(322)로 덮여 있는 트랜지스터(300) 등으로 인하여 생기는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP: Chemical Mechanical Polishing)법 등을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
또한 절연체(324)에는 기판(310) 또는 트랜지스터(300) 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소, 불순물 등이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다.
수소에 대한 배리어성을 가지는 막에는, 예를 들어 CVD법으로 형성한 질화 실리콘을 사용할 수 있다. 여기서 트랜지스터(500) 등 산화물 반도체를 포함한 반도체 소자로 수소가 확산되면, 상기 반도체 소자의 특성이 저하되는 경우가 있다. 따라서 트랜지스터(500)와 트랜지스터(300) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
수소의 이탈량은 예를 들어 승온 이탈 가스 분석법(TDS) 등을 사용하여 분석할 수 있다. 예를 들어 절연체(324)의 수소의 이탈량은 TDS 분석에서 막의 표면 온도가 50℃ 내지 500℃의 범위에서 수소 원자로 환산한 이탈량이 절연체(324)의 면적당으로 환산하여 10×1015atoms/cm2 이하, 바람직하게는 5×1015atoms/cm2 이하이면 좋다.
또한 절연체(326)는 절연체(324)보다 유전율이 낮은 것이 바람직하다. 예를 들어 절연체(326)의 비유전율은 4 미만이 바람직하고, 3 미만이 더 바람직하다. 또한 예를 들어 절연체(326)의 비유전율은 절연체(324)의 비유전율의 0.7배 이하가 바람직하고, 0.6배 이하가 더 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다.
또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 용량 소자(600) 또는 트랜지스터(500)에 접속되는 도전체(328) 및 도전체(330) 등이 매립되어 있다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서의 기능을 가진다. 또한 플러그 또는 배선으로서의 기능을 가지는 도전체에는 복수의 구조를 하나로 묶어 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 접속되는 플러그가 일체물이어도 좋다. 즉 도전체의 일부가 배선으로서 기능하는 경우 및 도전체의 일부가 플러그로서 기능하는 경우도 있다.
각 플러그 및 배선(도전체(328), 도전체(330) 등)의 재료로서는 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료 등의 도전성 재료를 단층으로 또는 적층하여 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐, 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄, 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써, 배선 저항을 저감할 수 있다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어, 도 13에서 절연체(350), 절연체(352), 및 절연체(354)가 절연체(326) 및 도전체(330)의 위쪽에 순차적으로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 트랜지스터(300)에 접속되는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(356)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(350)에는 절연체(324)와 마찬가지로 수소, 물 등의 불순물에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 또한 절연체(352) 및 절연체(354)로서는 절연체(326)와 마찬가지로 배선 사이에 발생하는 기생 용량을 저감하기 위하여 비유전율이 비교적 낮은 절연체를 사용하는 것이 바람직하다. 또한 도전체(356)는 수소, 물 등의 불순물에 대한 배리어성을 가지는 도전체를 포함하는 것이 바람직하다. 특히 수소에 대한 배리어성을 가지는 절연체(350)의 개구부에 수소에 대한 배리어성을 가지는 도전체가 형성된다. 상기 구성으로 함으로써, 트랜지스터(300)와 트랜지스터(500)를 배리어층에 의하여 분리할 수 있기 때문에, 트랜지스터(300)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
또한 수소에 대한 배리어성을 가지는 도전체에는, 예를 들어 질화 탄탈럼 등을 사용하는 것이 좋다. 또한 질화 탄탈럼과 도전성이 높은 텅스텐을 적층함으로써, 배선으로서의 도전성을 유지한 채, 트랜지스터(300)로부터의 수소의 확산을 억제할 수 있다. 이 경우, 수소에 대한 배리어성을 가지는 질화 탄탈럼층이, 수소에 대한 배리어성을 가지는 절연체(350)와 접하는 구조가 바람직하다.
또한 절연체(354) 및 도전체(356) 위에는 절연체(360)와, 절연체(362)와, 절연체(364)가 순차적으로 적층되어 있다.
절연체(360)로서는 절연체(324) 등과 마찬가지로 물, 수소 등의 불순물에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 그러므로 절연체(360)에는, 예를 들어 절연체(324) 등에 적용할 수 있는 재료를 사용할 수 있다.
절연체(362) 및 절연체(364)는 층간 절연막 및 평탄화막으로서의 기능을 가진다. 또한 절연체(362) 및 절연체(364)로서는 절연체(324)와 마찬가지로 물, 수소 등의 불순물에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 그러므로 절연체(362) 및/또는 절연체(364)에는, 절연체(324)에 적용할 수 있는 재료를 사용할 수 있다.
또한 절연체(360), 절연체(362), 및 절연체(364) 각각에서, 일부의 도전체(356)와 중첩되는 영역에 개구부가 형성되고, 상기 개구부를 매립하도록 도전체(366)가 제공된다. 또한 도전체(366)는 절연체(362) 위에도 형성된다. 도전체(366)는 일례로서 트랜지스터(300)에 접속되는 플러그 또는 배선으로서의 기능을 가진다. 또한 도전체(366)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
절연체(364) 및 도전체(366) 위에는 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)가 이 순서대로 적층되어 제공된다. 절연체(510), 절연체(512), 절연체(514), 및 절연체(516) 중 어느 것에는 산소, 수소에 대하여 배리어성을 가지는 물질을 사용하는 것이 바람직하다.
예를 들어 절연체(510) 및 절연체(514)에는, 예를 들어 기판(310) 또는 트랜지스터(300)가 제공되는 영역 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소, 불순물이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다. 따라서, 절연체(324)와 같은 재료를 사용할 수 있다.
수소에 대한 배리어성을 가지는 막에는, 예를 들어 CVD법에 의하여 형성한 질화 실리콘을 사용할 수 있다. 여기서 트랜지스터(500) 등 산화물 반도체를 포함한 반도체 소자로 수소가 확산되면, 상기 반도체 소자의 특성이 저하되는 경우가 있다. 따라서 트랜지스터(500)와 트랜지스터(300) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
또한 수소에 대한 배리어성을 가지는 막으로서, 예를 들어 절연체(510) 및 절연체(514)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
특히 산화 알루미늄은 산소, 및 트랜지스터의 전기 특성의 변동 요인이 되는 수소, 수분 등의 불순물의 양쪽에 대하여 막을 투과시키지 않도록 하는 차단 효과가 크다. 따라서 산화 알루미늄은 트랜지스터의 제작 공정 중 및 제작 후에 수소, 수분 등의 불순물이 트랜지스터(500)에 혼입되는 것을 방지할 수 있다. 또한 트랜지스터(500)를 구성하는 산화물로부터 산소가 방출되는 것을 억제할 수 있다. 그러므로 트랜지스터(500)에 대한 보호막으로서 사용하는 것에 적합하다.
또한 예를 들어 절연체(512) 및 절연체(516)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(512) 및 절연체(516)로서 산화 실리콘막, 산화질화 실리콘막 등을 사용할 수 있다.
또한 절연체(510), 절연체(512), 절연체(514), 및 절연체(516)에는 도전체(518) 및 트랜지스터(500)를 구성하는 도전체(예를 들어, 도 14의 (A) 및 (B)에 나타낸 도전체(503)) 등이 매립되어 있다. 또한 도전체(518)는 용량 소자(600) 또는 트랜지스터(300)에 접속되는 플러그 또는 배선으로서의 기능을 가진다. 도전체(518)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
특히 절연체(510) 및 절연체(514)와 접한 영역의 도전체(518)는 산소, 수소, 및 물에 대한 배리어성을 가지는 도전체인 것이 바람직하다. 상기 구성으로 함으로써, 트랜지스터(300)와 트랜지스터(500)를 산소, 수소, 및 물에 대한 배리어성을 가지는 층에 의하여 분리할 수 있기 때문에, 트랜지스터(300)로부터 트랜지스터(500)로 수소가 확산되는 것을 억제할 수 있다.
절연체(516) 위쪽에는 트랜지스터(500)가 제공된다.
도 14의 (A) 및 (B)에 나타낸 바와 같이, 트랜지스터(500)는 절연체(514) 위의 절연체(516)와, 절연체(514) 또는 절연체(516)에 매립되도록 배치된 도전체(503)(도전체(503a) 및 도전체(503b))와, 절연체(516) 위 및 도전체(503) 위의 절연체(522)와, 절연체(522) 위의 절연체(524)와, 절연체(524) 위의 산화물(530a)과, 산화물(530a) 위의 산화물(530b)과, 산화물(530b) 위의 도전체(542a)와, 도전체(542a) 위의 절연체(571a)와, 산화물(530b) 위의 도전체(542b)와, 도전체(542b) 위의 절연체(571b)와, 산화물(530b) 위의 절연체(552)와, 절연체(552) 위의 절연체(550)와, 절연체(550) 위의 절연체(554)와, 절연체(554) 위에 위치하고 산화물(530b)의 일부와 중첩되는 도전체(560)(도전체(560a) 및 도전체(560b))와, 절연체(522), 절연체(524), 산화물(530a), 산화물(530b), 도전체(542a), 도전체(542b), 절연체(571a), 및 절연체(571b) 위에 배치되는 절연체(544)를 포함한다. 또한 절연체(544) 위에는 절연체(580)가 위치한다. 여기서, 도 14의 (A) 및 (B)에 나타낸 바와 같이, 절연체(552)는 절연체(522)의 상면, 절연체(524)의 측면, 산화물(530a)의 측면, 산화물(530b)의 측면 및 상면, 도전체(542)의 측면, 절연체(571)의 측면, 절연체(544)의 측면, 절연체(580)의 측면, 및 절연체(550)의 하면에 접한다. 또한 도전체(560)의 상면은 절연체(554)의 상부, 절연체(550)의 상부, 절연체(552)의 상부, 및 절연체(580)의 상면과 높이가 대략 일치하도록 배치된다. 또한 절연체(574)는 도전체(560)의 상면, 절연체(552)의 상부, 절연체(550)의 상부, 절연체(554)의 상부, 및 절연체(580)의 상면 중 적어도 어느 것의 일부에 접한다. 또한 절연체(574)의 상부, 절연체(574)의 측면, 절연체(580)의 측면, 절연체(544)의 측면, 절연체(522)의 측면, 절연체(516)의 측면, 절연체(514)의 측면, 절연체(514)의 상면 중 적어도 하나에는 절연체(576)가 위치한다. 또한 절연체(576)의 상면에는, 절연체(581)가 위치한다.
절연체(580) 및 절연체(544)에는 산화물(530b)에 도달하는 개구가 제공된다. 상기 개구 내에 절연체(552), 절연체(550), 절연체(554), 및 도전체(560)가 배치되어 있다. 또한 트랜지스터(500)의 채널 길이 방향에서, 절연체(571a) 및 도전체(542a)와, 절연체(571b) 및 도전체(542b) 사이에 도전체(560), 절연체(552), 절연체(550), 및 절연체(554)가 제공된다. 절연체(554)는 도전체(560)의 측면과 접하는 영역 및 도전체(560)의 바닥면과 접하는 영역을 가진다.
산화물(530)은 절연체(524) 위에 배치된 산화물(530a)과 산화물(530a) 위에 배치된 산화물(530b)을 가지는 것이 바람직하다. 산화물(530b) 아래에 산화물(530a)을 가짐으로써, 산화물(530a)보다 아래쪽에 형성된 구조물로부터 산화물(530b)로 불순물이 확산되는 것을 억제할 수 있다.
또한 트랜지스터(500)에서는 산화물(530)을 산화물(530a)과 산화물(530b)의 2층이 적층된 구성으로 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 트랜지스터(500)는 산화물(530b)의 단층 또는 3층 이상의 적층 구조를 가지는 구성으로 할 수 있다. 또는 산화물(530a) 및 산화물(530b)이 각각 적층 구조를 가지는 구성으로 할 수 있다.
도전체(560)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하고, 도전체(503)는 제 2 게이트(백 게이트라고도 함) 전극으로서 기능한다. 또한 절연체(552), 절연체(550), 및 절연체(554)는 제 1 게이트 절연체로서 기능하고, 절연체(522) 및 절연체(524)는 제 2 게이트 절연체로서 기능한다. 또한 게이트 절연체를 게이트 절연층 또는 게이트 절연막이라고 부르는 경우도 있다. 또한 도전체(542a)는 소스 및 드레인 중 한쪽으로서 기능하고, 도전체(542b)는 소스 및 드레인 중 다른 쪽으로서 기능한다. 또한 산화물(530)에서 도전체(560)와 중첩되는 영역의 적어도 일부는 채널 형성 영역으로서 기능한다.
여기서 도 14의 (A)에서의 채널 형성 영역 근방의 확대도를 도 16의 (A)에 나타내었다. 산화물(530b)에 산소가 공급됨으로써, 도전체(542a)와 도전체(542b) 사이의 영역에 채널 형성 영역이 형성된다. 따라서 도 16의 (A)에 나타낸 바와 같이, 산화물(530b)은 트랜지스터(500)의 채널 형성 영역으로서 기능하는 영역(530bc)과 영역(530bc)을 사이에 두고 제공되며 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)을 가진다. 영역(530bc)은 적어도 일부가 도전체(560)와 중첩된다. 바꿔 말하면, 영역(530bc)은 도전체(542a)와 도전체(542b) 사이의 영역에 제공되어 있다. 영역(530ba)은 도전체(542a)와 중첩하여 제공되어 있고, 영역(530bb)은 도전체(542b)와 중첩하여 제공되어 있다.
채널 형성 영역으로서 기능하는 영역(530bc)은 영역(530ba) 및 영역(530bb)보다 산소 결손(본 명세서 등에서 금속 산화물 내의 산소 결손을 VO(oxygen vacancy)라고 부르는 경우가 있음)이 적거나, 또는 불순물 농도가 낮기 때문에 캐리어 농도가 낮은 고저항 영역이다. 따라서 영역(530bc)은 i형(진성) 또는 실질적으로 i형이라고 할 수 있다.
금속 산화물을 사용한 트랜지스터는 금속 산화물 내의 채널이 형성되는 영역에 불순물 또는 산소 결손(VO)이 존재하면 전기 특성이 변동되기 쉬워 신뢰성이 떨어지는 경우가 있다. 또한 산소 결손(VO) 근방의 수소가 산소 결손(VO)에 들어가 결함(이하 VOH라고 부르는 경우가 있음)을 형성하여, 캐리어가 되는 전자를 생성하는 경우가 있다. 그러므로 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르는 특성)을 가지기 쉽다. 따라서 산화물 반도체 내의 채널이 형성되는 영역에서는 불순물, 산소 결손, 및 VOH는 가능한 한 저감되어 있는 것이 바람직하다.
또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)은 산소 결손(VO)이 많거나 또는 수소, 질소, 금속 원소 등의 불순물의 농도가 높기 때문에, 캐리어 농도가 증가하여 저저항화된 영역이다. 즉, 영역(530ba) 및 영역(530bb)은 영역(530bc)과 비교하여 캐리어 농도가 높고 저항이 낮은 n형 영역이다.
여기서 채널 형성 영역으로서 기능하는 영역(530bc)의 캐리어 농도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더욱 바람직하고, 1×1013cm-3 미만인 것이 더욱더 바람직하고, 1×1012cm-3 미만인 것이 나아가 더욱더 바람직하다. 또한 채널 형성 영역으로서 기능하는 영역(530bc)의 캐리어 농도의 하한값은 특별히 한정되지 않지만, 예를 들어 1×10-9cm-3로 할 수 있다.
또한 캐리어 농도가 영역(530ba) 및 영역(530bb)의 캐리어 농도와 동등하거나 또는 이보다 낮으며, 영역(530bc)의 캐리어 농도와 동등하거나 또는 이보다 높은 영역이 영역(530bc)과 영역(530ba) 또는 영역(530bb) 사이에 형성되어도 좋다. 즉 상기 영역은 영역(530bc)과 영역(530ba) 또는 영역(530bb)의 접합 영역으로서 기능한다. 상기 접합 영역은 수소 농도가 영역(530ba) 및 영역(530bb)의 수소 농도와 동등하거나 또는 이보다 낮으며, 영역(530bc)의 수소 농도와 동등하거나 또는 이보다 높은 경우가 있다. 또한 상기 접합 영역은 산소 결손이 영역(530ba) 및 영역(530bb)의 산소 결손과 동등하거나 또는 이보다 적으며, 영역(530bc)의 산소 결손과 동등하거나 또는 이보다 많은 경우가 있다.
또한 도 16의 (A)에서 영역(530ba), 영역(530bb), 및 영역(530bc)이 산화물(530b)에 형성되는 예에 대하여 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 상기 각 영역이 산화물(530b)뿐만 아니라 산화물(530a)에도 형성되어도 좋다.
또한 산화물(530)에서 각 영역의 경계를 명확히 검출하기가 어려운 경우가 있다. 각 영역 내에서 검출되는 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도는 영역마다 단계적으로 변화되는 것에 한정되지 않고, 각 영역 내에서도 연속적으로 변화되어도 좋다. 즉, 채널 형성 영역에 가까운 영역일수록 금속 원소, 그리고 수소 및 질소 등의 불순물 원소의 농도가 감소되어 있으면 좋다.
트랜지스터(500)에서는 채널 형성 영역을 포함하는 산화물(530)(산화물(530a) 및 산화물(530b))로서, 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다.
또한 반도체로서 기능하는 금속 산화물로서는 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것을 사용하는 것이 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
산화물(530)로서 예를 들어 인듐, 원소 M, 및 아연을 포함하는 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용하는 것이 좋다. 또한 산화물(530)로서 In-Ga 산화물, In-Zn 산화물, 인듐 산화물을 사용하여도 좋다.
여기서 산화물(530b)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비가 산화물(530a)에 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 큰 것이 바람직하다.
이와 같이, 산화물(530b) 아래에 산화물(530a)을 배치함으로써, 산화물(530a)보다 아래쪽에 형성된 구조물로부터 산화물(530b)로의 불순물 및 산소의 확산을 억제할 수 있다.
또한 산화물(530a) 및 산화물(530b)이 산소 외에 공통된 원소를 가짐으로써(주성분으로 함으로써), 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있기 때문에 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아 큰 온 전류를 얻을 수 있다.
산화물(530b)은 결정성을 가지는 것이 바람직하다. 특히 산화물(530b)로서 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 사용하는 것이 바람직하다.
CAAC-OS는 결정성이 높고 치밀한 구조를 가지고, 불순물 및 결함(예를 들어 산소 결손(VO) 등)이 적은 금속 산화물이다. 특히 금속 산화물의 형성 후에, 금속 산화물이 다결정화되지 않을 정도의 온도(예를 들어 400℃ 이상 600℃ 이하)에서 가열 처리함으로써, CAAC-OS를 결정성이 더 높고 치밀한 구조로 할 수 있다. 이와 같이, CAAC-OS의 밀도를 더 높임으로써 상기 CAAC-OS 내의 불순물 또는 산소의 확산을 더 저감할 수 있다.
한편, CAAC-OS에서는 명확한 결정립계를 확인하기 어렵기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 따라서 CAAC-OS를 가지는 금속 산화물은 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 금속 산화물은 열에 강하고 신뢰성이 높다.
산화물 반도체를 사용한 트랜지스터는 산화물 반도체 내의 채널이 형성되는 영역에 불순물 및 산소 결손이 존재하면 전기 특성이 변동되기 쉬워 신뢰성이 저하하는 경우가 있다. 또한 산소 결손 근방의 수소가, 산소 결손에 수소가 들어간 결함(이하, VOH라고 부르는 경우가 있음)을 형성하여 캐리어가 되는 전자를 생성하는 경우가 있다. 그러므로 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르는 특성)을 가지기 쉽다. 따라서 산화물 반도체 내의 채널이 형성되는 영역에서는 불순물, 산소 결손, 및 VOH는 가능한 한 저감되어 있는 것이 바람직하다. 바꿔 말하면 산화물 반도체 내의 채널이 형성되는 영역은 캐리어 농도가 감소되고, i형(진성화) 또는 실질적으로 i형인 것이 바람직하다.
한편, 가열에 의하여 이탈되는 산소(이하, 과잉 산소라고 부르는 경우가 있음)를 포함하는 절연체를 산화물 반도체의 근방에 제공하고 열처리를 수행함으로써, 상기 절연체로부터 산화물 반도체에 산소를 공급하여 산소 결손 및 VOH를 저감할 수 있다. 다만, 소스 영역 또는 드레인 영역에 과잉량의 산소가 공급되면, 트랜지스터(500)의 온 전류의 저하 또는 전계 효과 이동도의 저하가 일어날 우려가 있다. 또한 소스 영역 또는 드레인 영역에 공급되는 산소가 기판 면 내에서 편재함으로써, 트랜지스터를 가지는 반도체 장치의 특성에 편차가 생긴다.
따라서, 산화물 반도체 내에서 채널 형성 영역으로서 기능하는 영역(530bc)은 캐리어 농도가 저감되고, i형 또는 실질적으로 i형인 것이 바람직하지만, 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)은 캐리어 농도가 높고, n형인 것이 바람직하다. 즉, 산화물 반도체의 영역(530bc)의 산소 결손 및 VOH를 저감하고, 영역(530ba) 및 영역(530bb)에 과잉량의 산소가 공급되지 않도록 하는 것이 바람직하다.
그러므로 본 실시형태에서는 산화물(530b) 위에 도전체(542a) 및 도전체(542b)를 제공한 상태로, 산소를 포함하는 분위기에서 마이크로파 처리를 수행하여 영역(530bc)의 산소 결손 및 VOH를 저감한다. 여기서 마이크로파 처리란, 예를 들어 마이크로파를 사용하여 고밀도 플라스마를 발생시키는 전원을 가지는 장치를 사용한 처리를 말한다.
산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 마이크로파 또는 RF 등의 고주파를 사용하여 산소 가스를 플라스마화하고, 상기 산소 플라스마를 작용시킬 수 있다. 이때, 마이크로파 또는 RF 등의 고주파를 영역(530bc)에 조사할 수도 있다. 플라스마, 마이크로파 등의 작용에 의하여, 영역(530bc)의 VOH를 분단하고, 수소 H를 영역(530bc)에서 제거하고, 산소 결손 VO를 산소로 보전할 수 있다. 즉, 영역(530bc)에서 'VOH→H+VO'라는 반응이 일어나 영역(530bc)의 수소 농도를 저감할 수 있다. 따라서 영역(530bc) 내의 산소 결손 및 VOH를 저감하여 캐리어 농도를 저하시킬 수 있다.
또한 산소를 포함하는 분위기에서 마이크로파 처리를 수행할 때, 마이크로파 또는 RF 등의 고주파, 산소 플라스마 등의 작용은 도전체(542a) 및 도전체(542b)에 의하여 차폐되므로, 영역(530ba) 및 영역(530bb)에는 미치지 않는다. 또한 산소 플라스마의 작용은 산화물(530b) 및 도전체(542)를 덮어 제공된 절연체(571) 및 절연체(580)에 의하여 저감할 수 있다. 이에 의하여, 마이크로파 처리를 할 때, 영역(530ba) 및 영역(530bb)에서 VOH의 저감 및 과잉량의 산소의 공급이 발생하지 않기 때문에 캐리어 농도의 저하를 방지할 수 있다.
또한 절연체(552)가 되는 절연막의 성막 후, 또는 절연체(550)가 되는 절연막의 성막 후에, 산소를 포함하는 분위기에서 마이크로파 처리를 수행하는 것이 바람직하다. 이와 같이 절연체(552) 또는 절연체(550)를 통하여 산소를 포함하는 분위기에서 마이크로파 처리를 수행함으로써, 영역(530bc) 내에 산소를 효율적으로 주입할 수 있다. 또한 절연체(552)를 도전체(542)의 측면 및 영역(530bc)의 표면과 접하도록 배치함으로써, 영역(530bc)에 필요 이상의 양의 산소가 주입되는 것을 억제하여, 도전체(542)의 측면이 산화되는 것을 억제할 수 있다. 또한 절연체(550)가 되는 절연막의 성막 시에 도전체(542)의 측면이 산화되는 것을 억제할 수 있다.
또한 영역(530bc) 내에 주입되는 산소로서는 산소 원자, 산소 분자, 산소 라디칼(O 라디칼이라고도 함, 홀전자(unpaired electron)를 가지는 원자 또는 분자, 혹은 이온) 등 다양한 형태가 있다. 또한 영역(530bc) 내에 주입되는 산소는 상술한 형태 중 어느 하나 또는 복수인 것이 바람직하고, 특히 산소 라디칼인 것이 적합하다. 또한 절연체(552) 및 절연체(550)의 막질을 향상시킬 수 있기 때문에 트랜지스터(500)의 신뢰성이 향상된다.
이와 같이 하여, 산화물 반도체의 영역(530bc)에서 선택적으로 산소 결손 및 VOH를 제거하여 영역(530bc)을 i형 또는 실질적으로 i형으로 할 수 있다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)에 과잉량의 산소가 공급되는 것을 억제하고 n형을 유지할 수 있다. 이로써, 트랜지스터(500)의 전기 특성의 변동을 억제하여 기판 면 내에서의 트랜지스터(500)의 전기 특성의 편차를 줄일 수 있다.
상술한 바와 같은 구성으로 함으로써, 트랜지스터 특성의 편차가 적은 반도체 장치를 제공할 수 있다. 또한 신뢰성이 양호한 반도체 장치를 제공할 수 있다. 또한 양호한 전기 특성을 가지는 반도체 장치를 제공할 수 있다.
또한 도 14의 (B)에 나타낸 바와 같이, 트랜지스터(500)의 채널 폭 방향의 단면에서 보았을 때, 산화물(530b)의 측면과 산화물(530b)의 상면 사이에 만곡면을 가져도 좋다. 즉, 상기 측면의 단부와 상기 상면의 단부는 만곡되어도 좋다(이하, 라운드 형상이라고도 함).
상기 만곡면에서의 곡률 반경은 0nm보다 크고, 도전체(542)와 중첩되는 영역의 산화물(530b)의 막 두께보다 작거나, 또는 상기 만곡면을 가지지 않는 영역의 길이의 절반보다 작은 것이 바람직하다. 상기 만곡면에서의 곡률 반경은 구체적으로는 0nm보다 크고 20nm 이하, 바람직하게는 1nm 이상 15nm 이하, 더 바람직하게는 2nm 이상 10nm 이하로 한다. 이와 같은 형상으로 함으로써, 산화물(530b)에 대한 절연체(552), 절연체(550), 절연체(554), 및 도전체(560)의 피복성을 높일 수 있다.
산화물(530)은 화학 조성이 상이한 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 구체적으로는 산화물(530a)에 사용하는 금속 산화물에서 주성분인 금속 원소에 대한 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(530a)로서 사용하는 금속 산화물에서, In에 대한 원소 M의 원자수비가 산화물(530b)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(530b)로서 사용하는 금속 산화물에서, 원소 M에 대한 In의 원자수비가 산화물(530a)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
또한 산화물(530b)은 CAAC-OS 등 결정성을 가지는 산화물인 것이 바람직하다. CAAC-OS 등 결정성을 가지는 산화물은 불순물 및 결함(산소 결손 등)이 적고 결정성이 높으며 치밀한 구조를 가진다. 따라서 소스 전극 또는 드레인 전극에 의한 산화물(530b)로부터의 산소 추출을 억제할 수 있다. 이에 의하여, 열처리를 수행한 경우에도 산화물(530b)로부터 산소가 추출되는 것을 저감할 수 있기 때문에, 트랜지스터(500)는 제조 공정에서의 높은 온도(소위 thermal budget)에 대하여 안정적이다.
여기서, 산화물(530a)과 산화물(530b)의 접합부에서 전도대 하단은 완만하게 변화된다. 바꿔 말하면, 산화물(530a)과 산화물(530b)의 접합부에서의 전도대 하단은 연속적으로 변화한다 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(530a)과 산화물(530b)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(530a)과 산화물(530b)이 산소 외에 공통된 원소를 주성분으로서 가짐으로써, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(530b)이 In-M-Zn 산화물인 경우, 산화물(530a)로서 In-M-Zn 산화물, M-Zn 산화물, 원소 M의 산화물, In-Zn 산화물, 인듐 산화물 등을 사용하여도 좋다.
구체적으로는 산화물(530a)로서, In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=1:1:0.5[원자수비] 또는 그 근방의 조성을 가지는 금속 산화물을 사용하면 좋다. 또한 산화물(530b)로서, In:M:Zn=1:1:1[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=4:2:3[원자수비] 또는 그 근방의 조성을 가지는 금속 산화물을 사용하면 좋다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함한 것이다. 또한 원소 M으로서 갈륨을 사용하는 것이 바람직하다.
또한 금속 산화물을 스퍼터링법에 의하여 성막하는 경우, 상기 원자수비는 성막된 금속 산화물의 원자수비에 한정되지 않고, 금속 산화물의 성막에 사용하는 스퍼터링 타깃의 원자수비이어도 좋다.
또한 도 14의 (A) 등에 나타낸 바와 같이, 산화물(530)의 상면 및 측면에 접하여, 산화 알루미늄 등으로 형성되는 절연체(552)를 제공함으로써, 산화물(530)과 절연체(552)의 계면 및 그 근방에 산화물(530)에 포함되는 인듐이 편재되는 경우가 있다. 이에 의하여, 산화물(530)의 표면 근방이 인듐 산화물에 가까운 원자수비 또는 In-Zn 산화물에 가까운 원자수비가 된다. 이와 같이 산화물(530), 특히 산화물(530b)의 표면 근방의 인듐의 원자수비가 커짐으로써 트랜지스터(500)의 전계 효과 이동도를 향상시킬 수 있다.
산화물(530a) 및 산화물(530b)을 상술한 구성으로 함으로써 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(500)는 큰 온 전류 및 높은 주파수 특성을 얻을 수 있다.
절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581) 중 적어도 하나는 물, 수소 등의 불순물이 기판 측으로부터, 또는 트랜지스터(500)의 위쪽으로부터 트랜지스터(500)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581) 중 적어도 하나에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
또한 본 명세서에서 배리어 절연막이란, 배리어성을 가지는 절연막을 가리킨다. 본 명세서에서 배리어성이란, 대응하는 물질의 확산을 억제하는 기능(투과성이 낮다고도 함)을 말한다. 또는 대응하는 물질을 포획 및 고착하는(게터링이라고도 함) 기능을 말한다.
절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)에는 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체를 사용하는 것이 바람직하고, 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 질화 실리콘, 또는 질화산화 실리콘 등을 사용할 수 있다. 예를 들어 절연체(512), 절연체(544), 및 절연체(576)에 보다 수소 배리어성이 높은 질화 실리콘 등을 사용하는 것이 바람직하다. 또한 예를 들어 절연체(514), 절연체(571), 절연체(574), 및 절연체(581)에, 수소를 포획 및 고착하는 기능이 높은 산화 알루미늄 또는 산화 마그네슘 등을 사용하는 것이 바람직하다. 이에 의하여, 물, 수소 등의 불순물이 절연체(512) 및 절연체(514)를 통하여 기판 측으로부터 트랜지스터(500) 측으로 확산되는 것을 억제할 수 있다. 또는 물, 수소 등의 불순물이 절연체(581)보다 외측에 배치되는 층간 절연막 등으로부터 트랜지스터(500) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(524) 등에 포함되는 산소가 절연체(512) 및 절연체(514)를 통하여 기판 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(580) 등에 포함되는 산소가 절연체(574) 등을 통하여 트랜지스터(500)보다 위쪽으로 확산되는 것을 억제할 수 있다. 이와 같이, 트랜지스터(500)를 물, 수소 등의 불순물 및 산소의 확산을 억제하는 기능을 가지는 절연체(512), 절연체(514), 절연체(571), 절연체(544), 절연체(574), 절연체(576), 및 절연체(581)로 둘러싸는 구조로 하는 것이 바람직하다.
여기서 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)에 비정질 구조를 가지는 산화물을 사용하는 것이 바람직하다. 예를 들어 AlOx(x는 0보다 큰 임의의 수) 또는 MgOy(y는 0보다 큰 임의의 수) 등의 금속 산화물을 사용하는 것이 바람직하다. 이와 같은 비정질 구조를 가지는 금속 산화물에서는, 산소 원자가 댕글링 본드(dangling bond)를 가지고, 상기 댕글링 본드로 수소를 포획 또는 고착하는 성질을 가지는 경우가 있다. 이와 같은 비정질 구조를 가지는 금속 산화물을 트랜지스터(500)의 구성 요소로서 사용하거나 트랜지스터(500)의 주위에 제공함으로써, 트랜지스터(500)에 포함되는 수소, 또는 트랜지스터(500)의 주위에 존재하는 수소를 포획 또는 고착할 수 있다. 특히 트랜지스터(500)의 채널 형성 영역에 포함되는 수소를 포획 또는 고착하는 것이 바람직하다. 비정질 구조를 가지는 금속 산화물을 트랜지스터(500)의 구성 요소로서 사용하거나 트랜지스터(500)의 주위에 제공함으로써, 양호한 특성을 가지고 신뢰성이 높은 트랜지스터(500) 및 반도체 장치를 제작할 수 있다.
또한 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)는 비정질 구조인 것이 바람직하지만, 일부에 다결정 구조의 영역이 형성되어 있어도 좋다. 또한 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)는 비정질 구조의 층과 다결정 구조의 층이 적층된 다층 구조이어도 좋다. 예를 들어 비정질 구조의 층 위에 다결정 구조의 층이 형성된 적층 구조이어도 좋다.
절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)의 성막은 예를 들어 스퍼터링법을 사용하여 수행하면 좋다. 스퍼터링법은 성막 가스에 수소를 포함하는 분자를 사용하지 않아도 되기 때문에 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)의 수소 농도를 저감할 수 있다. 또한 성막 방법은 스퍼터링법에 한정되지 않고, 화학 기상 성장(CVD: Chemical Vapor Deposition)법, 분자선 에피택시(MBE: Molecular Beam Epitaxy)법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 적절히 사용하여도 좋다.
또한 절연체(512), 절연체(544), 및 절연체(576)의 저항률을 낮추는 것이 바람직한 경우가 있다. 예를 들어 절연체(512), 절연체(544), 및 절연체(576)의 저항률을 실질적으로 1×1013Ωcm로 함으로써, 반도체 장치 제작 공정의 플라스마 등을 사용하는 처리에서 절연체(512), 절연체(544), 및 절연체(576)가 도전체(503), 도전체(542), 도전체(560) 등의 차지 업을 완화할 수 있는 경우가 있다. 절연체(512), 절연체(544), 및 절연체(576)의 저항률은 바람직하게는 1×1010Ωcm 이상 1×1015Ωcm 이하로 한다.
또한 절연체(516), 절연체(574), 절연체(580), 및 절연체(581)는 절연체(514)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(516), 절연체(580), 및 절연체(581)로서 산화 실리콘, 산화질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공(空孔)을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
또한 절연체(581)는 일례로서 층간막, 평탄화막 등으로서 기능하는 절연체로 하는 것이 바람직하다.
도전체(503)는 산화물(530) 및 도전체(560)와 중첩되도록 배치된다. 여기서 도전체(503)는 절연체(516)에 형성된 개구에 매립되어 제공되는 것이 바람직하다. 또한 도전체(503)의 일부가 절연체(514)에 매립되는 경우가 있다.
도전체(503)는 도전체(503a) 및 도전체(503b)를 가진다. 도전체(503a)는 상기 개구의 바닥면 및 측벽과 접하여 제공된다. 도전체(503b)는 도전체(503a)에 형성된 오목부에 매립되도록 제공된다. 여기서 도전체(503b)의 상부의 높이는 도전체(503a)의 상부의 높이 및 절연체(516)의 상부의 높이와 대략 일치한다.
여기서 도전체(503a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(503a)에 수소의 확산을 저감하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(503b)에 포함되는 수소 등의 불순물이 절연체(524) 등을 통하여 산화물(530)로 확산되는 것을 방지할 수 있다. 또한 도전체(503a)에 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(503b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(503a)는 상기 도전성 재료의 단층 또는 적층으로 하면 좋다. 예를 들어 도전체(503a)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(503b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(503b)에는 텅스텐을 사용하면 좋다.
도전체(503)는 제 2 게이트 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(503)에 인가하는 전위를 도전체(560)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써 트랜지스터(500)의 문턱 전압(Vth)을 제어할 수 있다. 특히 도전체(503)에 음의 전위를 인가함으로써, 트랜지스터(500)의 Vth를 더 크게 하여 오프 전류를 저감할 수 있다. 따라서 도전체(503)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전체(560)에 인가하는 전위가 0V일 때의 드레인 전류를 저감할 수 있다.
또한 도전체(503)의 전기 저항률은 상기 도전체(503)에 인가하는 전위를 고려하여 설계되고, 도전체(503)의 막 두께는 상기 전기 저항률에 맞추어 설정된다. 또한 절연체(516)의 막 두께는 도전체(503)와 거의 같다. 여기서 도전체(503)의 설계상 허용되는 범위에서 도전체(503) 및 절연체(516)의 막 두께를 얇게 하는 것이 바람직하다. 절연체(516)의 막 두께를 얇게 함으로써, 절연체(516) 내에 포함되는 수소 등의 불순물의 절대량을 저감할 수 있기 때문에 상기 불순물이 산화물(530)로 확산되는 것을 저감할 수 있다.
또한 도전체(503)는 상면에서 보았을 때, 산화물(530)에서 도전체(542a) 및 도전체(542b)와 중첩되지 않는 영역의 크기보다 크게 제공되는 것이 좋다. 특히, 도 14의 (B)에 나타낸 바와 같이, 도전체(503)는 산화물(530a) 및 산화물(530b)의 채널 폭 방향의 단부보다 외측의 영역에서도 연장되어 있는 것이 바람직하다. 즉, 산화물(530)의 채널 폭 방향에서의 측면의 외측에서 도전체(503)와 도전체(560)는 절연체를 개재하여 중첩되어 있는 것이 바람직하다. 상기 구성을 가짐으로써, 제 1 게이트 전극으로서 기능하는 도전체(560)의 전계와 제 2 게이트 전극으로서 기능하는 도전체(503)의 전계에 의하여 산화물(530)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 본 명세서에서 제 1 게이트 및 제 2 게이트의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한 본 명세서 등에서 S-channel 구조의 트랜지스터란, 한 쌍의 게이트 전극 중 한쪽 및 다른 쪽의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 말한다. 또한 본 명세서 등에서 개시하는 S-channel 구조는 Fin형 구조 및 플레이너형 구조와는 상이하다. S-channel 구조를 채용함으로써, 단채널 효과에 대한 내성을 높일 수 있고, 바꿔 말하면 단채널 효과가 발생하기 어려운 트랜지스터로 할 수 있다.
또한 도 14의 (B)에 나타낸 바와 같이, 도전체(503)는 연장되어 배선으로서도 기능한다. 다만 이에 한정되지 않고, 도전체(503) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다. 또한 도전체(503)는 반드시 각 트랜지스터에 하나씩 제공될 필요는 없다. 예를 들어 도전체(503)를 복수의 트랜지스터로 공유하는 구성으로 하여도 좋다.
또한 트랜지스터(500)에서는 도전체(503)를 도전체(503a) 및 도전체(503b)가 적층된 구성으로 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(503)를 단층 또는 3층 이상의 적층 구조로서 제공하는 구성으로 하여도 좋다.
절연체(522) 및 절연체(524)는 게이트 절연체로서 기능한다.
절연체(522)는 수소(예를 들어 수소 원자, 수소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또한 절연체(522)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(522)는 절연체(524)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다.
절연체(522)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 상기 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(522)를 형성한 경우, 절연체(522)는 산화물(530)로부터 기판 측으로의 산소의 방출과, 트랜지스터(500)의 주변부로부터 산화물(530)로의 수소 등의 불순물의 확산을 억제하는 층으로서 기능한다. 따라서 절연체(522)를 제공함으로써, 수소 등의 불순물이 트랜지스터(500)의 내측으로 확산되는 것을 억제하고, 산화물(530) 내에 산소 결손이 생성되는 것을 억제할 수 있다. 또한 도전체(503)가 절연체(524) 또는 산화물(530)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
또는 상기 절연체에 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 또한 절연체(522)로서는 이들 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시킨 것을 사용하여도 좋다.
또한 절연체(522)에는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄 등의 소위 high-k 재료를 포함한 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있게 된다. 또한 절연체(522)로서 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3, Ba,Sr)TiO3(BST) 등 유전율이 높은 물질을 사용할 수 있는 경우도 있다.
산화물(530)과 접하는 절연체(524)에는 예를 들어 산화 실리콘, 산화질화 실리콘 등을 적절히 사용하면 좋다.
또한 트랜지스터(500)의 제작 공정에서는, 산화물(530)의 표면이 노출된 상태로 가열 처리를 수행하는 것이 적합하다. 상기 가열 처리는 예를 들어 100℃ 이상 600℃ 이하, 바람직하게는 350℃ 이상 550℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스의 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이 경우, 산화물(530)에 산소를 공급함으로써, 산소 결손(VO)을 저감할 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 질소 가스 또는 불활성 가스의 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보전하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행하여도 좋다. 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함하는 분위기에서 가열 처리를 수행한 후에, 연속하여 질소 가스 또는 불활성 가스의 분위기에서 가열 처리를 수행하여도 좋다.
또한 산화물(530)에 가산소화 처리를 수행함으로써, 공급된 산소에 의하여 산화물(530) 내의 산소 결손을 수복(修復)하는, 바꿔 말하면 "VO+O→null"이라는 반응을 촉진시킬 수 있다. 또한 공급된 산소와 산화물(530) 내에 잔존한 수소가 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이에 의하여, 산화물(530) 내에 잔존한 수소가 산소 결손과 재결합하여 VOH가 형성되는 것을 억제할 수 있다.
또한 절연체(522) 및 절연체(524)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 다른 재료로 이루어지는 적층 구조이어도 좋다. 또한 절연체(524)는 산화물(530a)과 중첩하여 섬 형상으로 형성되어도 좋다. 이 경우, 절연체(544)가 절연체(524)의 측면 및 절연체(522)의 상면과 접하는 구성을 가진다.
도전체(542a) 및 도전체(542b)는 산화물(530b)의 상면에 접하여 제공된다. 도전체(542a) 및 도전체(542b)는 각각 트랜지스터(500)의 소스 전극 또는 드레인 전극으로서 기능한다.
도전체(542)(도전체(542a) 및 도전체(542b))에는, 예를 들어 탄탈럼을 포함한 질화물, 타이타늄을 포함한 질화물, 몰리브데넘을 포함한 질화물, 텅스텐을 포함한 질화물, 탄탈럼 및 알루미늄을 포함한 질화물, 타이타늄 및 알루미늄을 포함한 질화물 등을 사용하는 것이 바람직하다. 본 발명의 일 형태에서는 탄탈럼을 포함한 질화물이 특히 바람직하다. 또한 예를 들어 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물 등을 사용하여도 좋다. 이들 재료는 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
또한 산화물(530b) 등에 포함되는 수소가 도전체(542a) 또는 도전체(542b)로 확산되는 경우가 있다. 특히 도전체(542a) 및 도전체(542b)에 탄탈럼을 포함하는 질화물을 사용함으로써, 산화물(530b) 등에 포함되는 수소는 도전체(542a) 또는 도전체(542b)로 확산되기 쉽고, 확산된 수소는 도전체(542a) 또는 도전체(542b)가 가지는 질소와 결합되는 경우가 있다. 즉, 산화물(530b) 등에 포함되는 수소는 도전체(542a) 또는 도전체(542b)에 흡수되는 경우가 있다.
또한 도전체(542)의 측면과 도전체(542)의 상면 사이에 만곡면이 형성되지 않는 것이 바람직하다. 상기 만곡면이 형성되지 않는 도전체(542)로 함으로써, 채널 폭 방향의 단면에서의 도전체(542)의 단면적을 크게 할 수 있다. 이로써, 도전체(542)의 도전율을 크게 하여 트랜지스터(500)의 온 전류를 크게 할 수 있다.
절연체(571a)는 도전체(542a)의 상면에 접하여 제공되고, 절연체(571b)는 도전체(542b)의 상면에 접하여 제공된다. 절연체(571)는 적어도 산소에 대한 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서, 절연체(571)는 산소의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(571)는 절연체(580)보다 산소의 확산을 억제하는 기능을 가지는 것이 바람직하다. 절연체(571)에는 예를 들어 질화 실리콘 등의 실리콘을 포함하는 질화물을 사용하면 좋다. 또한 절연체(571)는 수소 등의 불순물을 포획하는 기능을 가지는 것이 바람직하다. 그 경우, 절연체(571)로서는 비정질 구조를 가지는 금속 산화물, 예를 들어 산화 알루미늄 또는 산화 마그네슘 등의 절연체를 사용하면 좋다. 특히 절연체(571)에 비정질 구조를 가지는 산화 알루미늄 또는 비정질 구조의 산화 알루미늄을 사용함으로써, 더 효과적으로 수소를 포획 또는 고착할 수 있는 경우가 있기 때문에 바람직하다. 이에 의하여, 양호한 특성을 가지고 신뢰성이 높은 트랜지스터(500) 및 반도체 장치를 제작할 수 있다.
절연체(544)는 절연체(524), 산화물(530a), 산화물(530b), 도전체(542), 및 절연체(571)를 덮도록 제공된다. 절연체(544)로서 수소를 포획 및 고착하는 기능을 가지는 것이 바람직하다. 그 경우, 절연체(544)로서는 질화 실리콘 또는 비정질 구조를 가지는 금속 산화물, 예를 들어 산화 알루미늄 또는 산화 마그네슘 등의 절연체를 포함하는 것이 바람직하다. 또한 예를 들어 절연체(544)로서 산화 알루미늄과, 상기 산화 알루미늄 위의 질화 실리콘의 적층막을 사용하여도 좋다.
상술한 바와 같은 절연체(571) 및 절연체(544)를 제공함으로써, 산소에 대한 배리어성을 가지는 절연체로 도전체(542)를 감쌀 수 있다. 즉, 절연체(524) 및 절연체(580)에 포함되는 산소가 도전체(542)로 확산되는 것을 방지할 수 있다. 이로써, 절연체(524) 및 절연체(580)에 포함되는 산소에 의하여 도전체(542)가 직접 산화되어 저항률이 증대되고 온 전류가 저감되는 것을 억제할 수 있다.
절연체(552)는 게이트 절연체의 일부로서 기능한다. 절연체(552)로서는 산소에 대한 배리어 절연막을 사용하는 것이 바람직하다. 절연체(552)에는 상술한 절연체(574)에 사용할 수 있는 절연체를 사용하면 좋다. 예를 들어, 절연체(552)에는 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 상기 절연체로서는, 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트), 하프늄 및 실리콘을 포함하는 산화물(하프늄 실리케이트) 등을 사용할 수 있다. 본 실시형태에서 절연체(552)에는 산화 알루미늄이 사용되는 것으로 한다. 이 경우, 절연체(552)는 적어도 산소와 알루미늄을 가지는 절연체이다.
도 14의 (B)에 나타낸 바와 같이, 절연체(552)는 산화물(530b)의 상면 및 측면, 산화물(530a)의 측면, 절연체(524)의 측면, 및 절연체(522)의 상면에 접하여 제공된다. 즉, 산화물(530a), 산화물(530b), 및 절연체(524)에서 도전체(560)와 중첩되는 영역은 채널 폭 방향의 단면에서 절연체(552)로 덮인다. 이에 의하여, 열처리 등을 수행한 경우에 산화물(530a) 및 산화물(530b)에서 산소가 이탈되는 것을 산소에 대한 배리어성을 가지는 절연체(552)로 차단할 수 있다. 따라서 산화물(530a) 및 산화물(530b)에서의 산소 결손(VO)의 형성을 저감할 수 있다. 이에 의하여, 영역(530bc)에 형성되는 산소 결손(VO) 및 VOH를 저감할 수 있다. 따라서 트랜지스터(500)의 전기 특성을 양호하게 하고 신뢰성을 향상시킬 수 있다.
또한 반대로, 절연체(580) 및 절연체(550) 등에 과잉량의 산소가 포함되어도 상기 산소가 산화물(530a) 및 산화물(530b)에 과잉으로 공급되는 것을 억제할 수 있다. 따라서 영역(530bc)을 통하여 영역(530ba) 및 영역(530bb)이 과잉으로 산화되어 트랜지스터(500)의 온 전류의 저하 또는 전계 효과 이동도의 저하를 일으키는 것을 억제할 수 있다.
또한 도 14의 (A)에 나타낸 바와 같이, 절연체(552)는 도전체(542), 절연체(544), 절연체(571), 및 절연체(580) 각각의 측면에 접하여 제공된다. 따라서 도전체(542)의 측면이 산화되어 상기 측면에 산화막이 형성되는 것을 저감할 수 있다. 이에 의하여 트랜지스터(500)의 온 전류의 저하 또는 전계 효과 이동도의 저하를 일으키는 것을 억제할 수 있다.
또한 절연체(552)는 절연체(554), 절연체(550), 및 도전체(560)와 함께, 절연체(580) 등에 형성된 개구에 제공될 필요가 있다. 트랜지스터(500)의 미세화를 도모할 때 절연체(552)의 막 두께는 얇은 것이 바람직하다. 절연체(552)의 막 두께는 0.1nm 이상, 0.5nm 이상, 또는 1.0nm 이상으로 하는 것이 바람직하며, 1.0nm 이하, 3.0nm 이하, 또는 5.0nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 각각 조합할 수 있는 것으로 한다. 이 경우, 절연체(552)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다. 또한 절연체(552)의 막 두께는 절연체(550)의 막 두께보다 얇은 것이 바람직하다. 이 경우, 절연체(552)는 적어도 일부에서 절연체(550)보다 막 두께가 얇은 영역을 가지면 좋다.
절연체(552)의 막 두께를 상기와 같이 얇게 성막하기 위해서는 ALD법을 사용하여 성막하는 것이 바람직하다. ALD법으로서는, 전구체 및 반응제의 반응을 열 에너지만으로 수행하는 열 ALD(Thermal ALD)법, 플라스마 여기된 반응제를 사용하는 PEALD(Plasma Enhanced ALD)법 등이 있다. PEALD법에서는 플라스마를 이용함으로써, 더 낮은 온도에서 성막할 수 있기 때문에 바람직한 경우가 있다.
ALD법에서는 원자의 성질인 자기 제어성을 이용하여 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇게 성막할 수 있고, 종횡비가 높은 구조에 대한 성막이 가능하고, 핀홀 등의 결함이 적은 성막이 가능하고, 피복성이 우수한 성막이 가능하고, 저온에서의 성막이 가능하다는 등의 효과가 있다. 따라서 절연체(552)를 절연체(580) 등에 형성된 개구의 측면 등에 높은 피복성으로, 상기와 같이 얇은 막 두께로 성막할 수 있다.
또한 ALD법에서 사용하는 전구체에는 탄소 등이 포함되는 경우가 있다. 그러므로 ALD법에 의하여 제공된 막은, 다른 성막법에 의하여 제공된 막과 비교하여 탄소 등의 불순물을 많이 포함하는 경우가 있다. 또한 불순물의 정량은 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry) 또는 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
절연체(550)는 게이트 절연체의 일부로서 기능한다. 절연체(550)는 절연체(552)의 상면과 접하여 배치되는 것이 바람직하다. 절연체(550)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘 등을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다. 이 경우, 절연체(550)는 적어도 산소와 실리콘을 가지는 절연체이다.
절연체(550)는 절연체(524)와 마찬가지로, 절연체(550) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(550)의 막 두께는 1nm 이상 또는 0.5nm 이상으로 하는 것이 바람직하고, 또한 15nm 이하 또는 20nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 각각 조합할 수 있는 것으로 한다. 이 경우, 절연체(550)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다.
도 14의 (A) 및 (B) 등에서는 절연체(550)를 단층으로 하는 구성에 대하여 나타내었지만 본 발명은 이에 한정되지 않고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어 도 16의 (B)에 나타낸 바와 같이 절연체(550)를 절연체(550a)와, 절연체(550a) 위의 절연체(550b)의 2층의 적층 구조로 하여도 좋다.
도 16의 (B)에 나타낸 바와 같이, 절연체(550)를 2층의 적층 구조로 하는 경우, 아래층인 절연체(550a)는 산소를 투과시키기 쉬운 절연체를 사용하여 형성되고, 위층인 절연체(550b)는 산소의 확산을 억제하는 기능을 가지는 절연체를 사용하여 형성되는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(550a)에 포함되는 산소가 도전체(560)로 확산되는 것을 억제할 수 있다. 즉, 산화물(530)에 공급하는 산소량의 감소를 억제할 수 있다. 또한 절연체(550a)에 포함되는 산소로 인한 도전체(560)의 산화를 억제할 수 있다. 예를 들어 절연체(550a)는 상술한 절연체(550)에 사용할 수 있는 재료를 사용하여 제공되고, 절연체(550b)에는 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 상기 절연체에는 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함한 산화물(하프늄 알루미네이트), 하프늄 및 실리콘을 포함한 산화물(하프늄 실리케이트) 등을 사용할 수 있다. 본 실시형태에서는 절연체(550b)로서 산화 하프늄을 사용한다. 이 경우, 절연체(550b)는 적어도 산소와 하프늄을 가지는 절연체이다. 또한 절연체(550b)의 막 두께는 0.5nm 이상 또는 1.0nm 이상으로 하는 것이 바람직하며, 3.0nm 이하 또는 5.0nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 각각 조합할 수 있는 것으로 한다. 이 경우, 절연체(550b)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다.
또한 절연체(550a)에 산화 실리콘, 산화질화 실리콘 등을 사용하는 경우, 절연체(550b)에는 비유전율이 높은 high-k 재료인 절연성 재료를 사용하여도 좋다. 게이트 절연체를 절연체(550a)와 절연체(550b)의 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서 게이트 절연체의 물리적 막 두께를 유지하면서 트랜지스터 동작 시에 인가되는 게이트 전위를 저감할 수 있다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)를 저감할 수 있다. 따라서 절연체(550)의 절연 내압을 높일 수 있다.
절연체(554)는 게이트 절연체의 일부로서 기능한다. 절연체(554)로서는 수소에 대한 배리어 절연막을 사용하는 것이 바람직하다. 이에 의하여, 도전체(560)에 포함되는 수소 등의 불순물이 절연체(550) 및 산화물(530b)로 확산되는 것을 방지할 수 있다. 절연체(554)로서는 상술한 절연체(576)로서 사용할 수 있는 절연체를 사용하면 좋다. 예를 들어 절연체(554)로서 PEALD법으로 성막한 질화 실리콘을 사용하면 좋다. 이 경우, 절연체(554)는 적어도 질소와 실리콘을 가지는 절연체이다.
또한 절연체(554)가 산소에 대한 배리어성을 더 가져도 좋다. 이에 의하여, 절연체(550)에 포함되는 산소가 도전체(560)로 확산되는 것을 억제할 수 있다.
또한 절연체(554)는 절연체(552), 절연체(550), 및 도전체(560)와 함께, 절연체(580) 등에 형성된 개구에 제공될 필요가 있다. 트랜지스터(500)의 미세화를 도모할 때 절연체(554)의 막 두께는 얇은 것이 바람직하다. 절연체(554)의 막 두께는 0.1nm 이상, 0.5nm 이상, 또는 1.0nm 이상으로 하는 것이 바람직하며, 3.0nm 이하 또는 5.0nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 각각 조합할 수 있는 것으로 한다. 이 경우, 절연체(554)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다. 또한 절연체(554)의 막 두께는 절연체(550)의 막 두께보다 얇은 것이 바람직하다. 이 경우, 절연체(554)는 적어도 일부에서 절연체(550)보다 막 두께가 얇은 영역을 가지면 좋다.
도전체(560)는 트랜지스터(500)의 제 1 게이트 전극으로서 기능한다. 도전체(560)는 도전체(560a)와, 도전체(560a) 위에 배치된 도전체(560b)를 가지는 것이 바람직하다. 예를 들어 도전체(560a)는 도전체(560b)의 바닥면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한 도 14의 (A) 및 (B)에 나타낸 바와 같이, 도전체(560)의 상부의 높이의 위치는 절연체(550)의 상부의 높이의 위치와 대략 일치한다. 또한 도 14의 (A) 및 (B)에서 도전체(560)는 도전체(560a)와 도전체(560b)의 2층 구조로 나타내었지만, 도전체(560)는 상기 2층 구조 외에는 단층 구조 또는 3층 이상의 적층 구조로 할 수 있다.
도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(550)에 포함되는 산소에 의하여 도전체(560b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다.
또한 도전체(560)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 도전체(560b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(560b)는 적층 구조로 할 수 있다. 구체적으로, 예를 들어 도전체(560b)는 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 할 수 있다.
또한 트랜지스터(500)에서는 도전체(560)가 절연체(580) 등에 형성된 개구를 매립하도록 자기 정합(self-aligned)적으로 형성된다. 도전체(560)를 이와 같이 형성함으로써, 도전체(542a)와 도전체(542b) 사이의 영역에 도전체(560)를 위치 맞춤 없이 확실하게 배치할 수 있다.
또한 도 14의 (B)에 나타낸 바와 같이, 트랜지스터(500)의 채널 폭 방향에서 절연체(522)의 바닥면을 기준으로 하였을 때, 도전체(560)에서 도전체(560)와 산화물(530b)이 중첩되지 않는 영역의 바닥면의 높이는 산화물(530b)의 바닥면의 높이보다 낮은 것이 바람직하다. 게이트 전극으로서 기능하는 도전체(560)가 절연체(550) 등을 개재하여 산화물(530b)의 채널 형성 영역의 측면 및 상면을 덮는 구성으로 함으로써, 도전체(560)의 전계를 산화물(530b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 따라서 트랜지스터(500)의 온 전류를 증대시키고 주파수 특성을 향상시킬 수 있다. 절연체(522)의 바닥면을 기준으로 하였을 때, 산화물(530a) 및 산화물(530b)과 도전체(560)가 중첩되지 않는 영역에서의 도전체(560)의 바닥면의 높이와 산화물(530b)의 바닥면의 높이의 차이는 0nm 이상, 3nm 이상, 또는 5nm 이상으로 하는 것이 바람직하며, 20nm 이하, 50nm 이하, 또는 100nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 각각 조합할 수 있는 것으로 한다.
절연체(580)는 절연체(544) 위에 제공되고, 절연체(550) 및 도전체(560)가 제공되는 영역에 개구가 형성되어 있다. 또한 절연체(580)의 상면은 평탄화되어도 좋다.
층간막으로서 기능하는 절연체(580)는 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 절연체(580)는 예를 들어 절연체(516)와 같은 재료를 사용하여 제공되는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 공공을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(580)는 절연체(580) 내의 물, 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 예를 들어 절연체(580)에는 산화 실리콘, 산화질화 실리콘 등의 실리콘을 포함하는 산화물을 적절히 사용하면 좋다.
절연체(574)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(580)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하고, 수소 등의 불순물을 포획하는 기능을 가지는 것이 바람직하다. 또한 절연체(574)는 산소의 투과를 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(574)로서는 비정질 구조를 가지는 금속 산화물, 예를 들어 산화 알루미늄 등의 절연체를 사용하면 좋다. 이 경우, 절연체(574)는 적어도 산소와 알루미늄을 가지는 절연체이다. 절연체(512)와 절연체(581)에 끼워진 영역 내에서, 절연체(580)와 접하여, 수소 등의 불순물을 포획하는 기능을 가지는 절연체(574)를 제공함으로써, 절연체(580) 등에 포함되는 수소 등의 불순물을 포획하고, 상기 영역 내에서의 수소의 양을 일정한 값으로 할 수 있다. 특히 절연체(574)에 비정질 구조를 가지는 산화 알루미늄을 사용함으로써, 더 효과적으로 수소를 포획 또는 고착할 수 있는 경우가 있기 때문에 바람직하다. 이에 의하여, 양호한 특성을 가지고 신뢰성이 높은 트랜지스터(500) 및 반도체 장치를 제작할 수 있다.
절연체(576)는 물, 수소 등의 불순물이 위쪽으로부터 절연체(580)로 확산되는 것을 억제하는 배리어 절연막으로서 기능한다. 절연체(576)는 절연체(574) 위에 배치된다. 절연체(576)에는 질화 실리콘 또는 질화산화 실리콘 등의 실리콘을 포함하는 질화물을 사용하는 것이 바람직하다. 예를 들어 절연체(576)로서 스퍼터링법으로 성막된 질화 실리콘을 사용하면 좋다. 절연체(576)를 스퍼터링법으로 성막함으로써, 밀도가 높은 질화 실리콘막을 형성할 수 있다. 또한 절연체(576)로서, 스퍼터링법으로 성막된 질화 실리콘 위에 PEALD법 또는 CVD법으로 성막된 질화 실리콘을 더 적층하여도 좋다.
또한 트랜지스터(500)의 제 1 단자 및 제 2 단자 중 한쪽은 플러그로서 기능하는 도전체(540a)에 전기적으로 접속되고, 트랜지스터(500)의 제 1 단자 및 제 2 단자 중 다른 쪽은 도전체(540b)에 전기적으로 접속된다. 또한 본 명세서 등에서는 도전체(540a) 및 도전체(540b)를 통틀어 도전체(540)라고 부르기로 한다.
도전체(540a)는 일례로서 도전체(542a)와 중첩되는 영역에 제공된다. 구체적으로 도전체(542a)와 중첩되는 영역에서, 도 14의 (A)에 나타낸 절연체(571), 절연체(544), 절연체(580), 절연체(574), 절연체(576), 및 절연체(581), 그리고 도 13에 나타낸 절연체(582) 및 절연체(586)에는 개구부가 형성되고, 도전체(540a)는 상기 개구부의 내측에 제공된다. 또한 도전체(540b)는 일례로서 도전체(542b)와 중첩되는 영역에 제공된다. 구체적으로, 도전체(542b)와 중첩되는 영역에서 도 14의 (A)에 나타낸 절연체(571), 절연체(544), 절연체(580), 절연체(574), 절연체(576), 및 절연체(581), 그리고 도 13에 나타낸 절연체(582) 및 절연체(586)에는 개구부가 형성되고, 도전체(540b)는 상기 개구부의 내측에 제공된다. 또한 절연체(582) 및 절연체(586)에 대해서는 후술한다.
또한 도 14의 (A)에 나타낸 바와 같이, 도전체(542a)와 중첩되는 영역의 개구부의 측면과 도전체(540a) 사이에는 불순물에 대하여 배리어성을 가지는 절연체로서 절연체(541a)를 제공하여도 좋다. 마찬가지로 도전체(542b)와 중첩되는 영역의 개구부의 측면과 도전체(540b) 사이에는 불순물에 대하여 배리어성을 가지는 절연체로서 절연체(541b)를 제공하여도 좋다. 또한 본 명세서 등에서는 절연체(541a) 및 절연체(541b)를 통틀어 절연체(541)라고 부르기로 한다.
도전체(540a) 및 도전체(540b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(540a) 및 도전체(540b)는 적층 구조로 하여도 좋다.
또한 도전체(540)를 적층 구조로 하는 경우, 절연체(574), 절연체(576), 절연체(581), 절연체(580), 절연체(544), 및 절연체(571) 근방에 배치되는 제 1 도전체에는 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물, 수소 등의 불순물의 투과를 억제하는 기능을 가지는 도전성 재료를 단층 또는 적층으로 사용하여도 좋다. 또한 절연체(576)보다 위층에 포함되는 물, 수소 등의 불순물이 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)에 혼입되는 것을 억제할 수 있다.
절연체(541a) 및 절연체(541b)로서는 절연체(544) 등에 사용할 수 있는 배리어 절연막을 사용하면 좋다. 예를 들어 절연체(541a) 및 절연체(541b)로서는 질화 실리콘, 산화 알루미늄, 질화산화 실리콘 등의 절연체를 사용하면 좋다. 절연체(541a) 및 절연체(541b)는 절연체(574), 절연체(576), 및 절연체(571)와 접하여 제공되기 때문에, 절연체(580) 등에 포함되는 물, 수소 등의 불순물이 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)에 혼입되는 것을 억제할 수 있다. 특히, 질화 실리콘은 수소에 대한 차단성이 높기 때문에 적합하다. 또한 절연체(580)에 포함되는 산소가 도전체(540a) 및 도전체(540b)에 흡수되는 것을 방지할 수 있다.
절연체(541a) 및 절연체(541b)를, 도 14의 (A)에 나타낸 바와 같이 적층 구조로 하는 경우, 절연체(580) 등의 개구의 내벽에 접하는 제 1 절연체와, 그 내측의 제 2 절연체로서는 산소에 대한 배리어 절연막과 수소에 대한 배리어 절연막을 조합한 것을 사용하는 것이 바람직하다.
예를 들어 제 1 절연체로서 ALD법으로 성막된 산화 알루미늄을 사용하고, 제 2 절연체로서 PEALD법으로 성막된 질화 실리콘을 사용하면 좋다. 이와 같은 구성으로 함으로써, 도전체(540)의 산화를 억제하고, 도전체(540)에 수소가 혼입되는 것을 저감할 수 있다.
또한 트랜지스터(500)에서는 절연체(541)의 제 1 절연체와 절연체(541)의 제 2 도전체가 적층된 구성을 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 절연체(541)를 단층 또는 3층 이상의 적층 구조로서 제공하는 구성으로 하여도 좋다. 또한 트랜지스터(500)에서는 도전체(540)의 제 1 도전체와 도전체(540)의 제 2 도전체가 적층된 구성을 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(540)를 단층 또는 3층 이상의 적층 구조로서 제공하는 구성으로 하여도 좋다.
또한 도 13에 나타낸 바와 같이 도전체(540a)의 상부 및 도전체(540b)의 상부와 접하여, 배선으로서 기능하는 도전체(610), 도전체(612) 등을 배치하여도 좋다. 도전체(610), 도전체(612)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조로 할 수도 있다. 구체적으로, 예를 들어 상기 도전체는 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 또한 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성하여도 좋다.
또한 본 발명의 일 형태의 반도체 장치에 포함되는 트랜지스터의 구조는, 도 13, 도 14의 (A), (B), 및 도 15에 나타낸 트랜지스터(500)에 한정되지 않는다. 본 발명의 일 형태의 반도체 장치에 포함되는 트랜지스터의 구조는 상황에 따라 변경하여도 좋다.
예를 들어, 도 13, 도 14의 (A), (B), 및 도 15에 나타낸 트랜지스터(500)는 도 17에 나타낸 구성으로 하여도 좋다. 도 17에 나타낸 트랜지스터는 산화물(543a) 및 산화물(543b)을 가지는 점에서 도 13, 도 14의 (A), (B), 및 도 15에 나타낸 트랜지스터(500)와 다르다. 또한 본 명세서 등에서는 산화물(543a) 및 산화물(543b)을 통틀어 산화물(543)이라고 부르기로 한다. 또한 도 17에 나타낸 트랜지스터의 채널 폭 방향의 단면의 구성에 대해서는, 도 14의 (B)에 나타낸 트랜지스터(500)의 단면과 같은 구성으로 할 수 있다.
산화물(543a)은 산화물(530b)과 도전체(542a) 사이에 제공되고, 산화물(543b)은 산화물(530b)과 도전체(542b) 사이에 제공된다. 여기서 산화물(543a)은 산화물(530b)의 상면 및 도전체(542a)의 하면에 접하는 것이 바람직하다. 또한 산화물(543b)은 산화물(530b)의 상면 및 도전체(542b)의 하면에 접하는 것이 바람직하다.
산화물(543)은 산소의 투과를 억제하는 기능을 가지는 것이 바람직하다. 소스 전극 또는 드레인 전극으로서 기능하는 도전체(542)와 산화물(530b) 사이에 산소의 투과를 억제하는 기능을 가지는 산화물(543)을 배치함으로써, 도전체(542)와 산화물(530b) 사이의 전기 저항이 저감되기 때문에 바람직하다. 이와 같은 구성으로 함으로써, 트랜지스터(500)의 전기 특성, 전계 효과 이동도, 및 신뢰성을 향상시킬 수 있는 경우가 있다.
또한 산화물(543)로서 원소 M을 가지는 금속 산화물을 사용하여도 좋다. 특히, 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석을 사용하면 좋다. 또한 산화물(543)은 산화물(530b)보다 원소 M의 농도가 높은 것이 바람직하다. 또한 산화물(543)로서 산화 갈륨을 사용하여도 좋다. 또한 산화물(543)로서 In-M-Zn 산화물 등의 금속 산화물을 사용하여도 좋다. 구체적으로는 산화물에 사용하는 금속 산화물에서 In에 대한 원소 M의 원자수비가 산화물(530b)에 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 큰 것이 바람직하다. 또한 산화물(543)의 막 두께는 0.5nm 이상 또는 1nm 이상인 것이 바람직하고, 2nm 이하, 3nm 이하, 또는 5nm 이하인 것이 바람직하다. 또한 상술한 하한값 및 상한값은 각각 조합할 수 있는 것으로 한다. 또한 산화물(543)은 결정성을 가지는 것이 바람직하다. 산화물(543)이 결정성을 가지는 경우, 산화물(530) 내의 산소의 방출을 적합하게 억제할 수 있다. 예를 들어 산화물(543)이 육방정 등의 결정 구조를 가지면, 산화물(530) 내의 산소가 방출되는 것을 억제할 수 있는 경우가 있다.
절연체(581) 위에는 절연체(582)가 제공되고, 절연체(582) 위에는 절연체(586)가 제공된다.
절연체(582)에는 산소 및 수소에 대하여 배리어성이 있는 물질을 사용하는 것이 바람직하다. 따라서 절연체(582)에는 절연체(514)와 같은 재료를 사용할 수 있다. 예를 들어 절연체(582)에는 산화 알루미늄, 산화 하프늄, 산화 탄탈럼 등의 금속 산화물을 사용하는 것이 바람직하다.
또한 절연체(586)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(586)로서 산화 실리콘막, 산화질화 실리콘막 등을 사용할 수 있다.
이어서 도 13 및 도 15에 나타낸 반도체 장치에 포함되는 용량 소자(600) 및 그 주변의 배선 또는 플러그에 대하여 설명한다. 또한 도 13 및 도 15에 나타낸 트랜지스터(500)의 위쪽에는 용량 소자(600)와 배선 및/또는 플러그가 제공된다.
용량 소자(600)는 일례로서 도전체(610)와, 도전체(620)와, 절연체(630)를 가진다.
도전체(540a) 및 도전체(540b) 중 한쪽, 도전체(546), 및 절연체(586) 위에는 도전체(610)가 제공된다. 도전체(610)는 용량 소자(600)의 한 쌍의 전극 중 한쪽으로서의 기능을 가진다.
또한 도전체(540a) 및 도전체(540b) 중 다른 쪽, 그리고 절연체(586) 위에는 도전체(612)가 제공된다. 도전체(612)는 트랜지스터(500)와 그 위쪽에 배치되는 회로 소자, 배선 등을 전기적으로 접속하는 플러그, 배선, 단자 등으로서의 기능을 가진다.
또한 도전체(612) 및 도전체(610)는 동시에 형성하여도 좋다.
도전체(612) 및 도전체(610)에는 몰리브데넘, 타이타늄, 탄탈럼, 텅스텐, 알루미늄, 구리, 크로뮴, 네오디뮴, 및 스칸듐 중에서 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 탄탈럼막, 질화 타이타늄막, 질화 몰리브데넘막, 질화 텅스텐막) 등을 사용할 수 있다. 또는 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등의 도전성 재료를 적용할 수도 있다.
도 13에서는, 도전체(612) 및 도전체(610)를 단층 구조로서 나타내었지만, 상기 구성에 한정되지 않고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어 배리어성을 가지는 도전체와 도전성이 높은 도전체 사이에, 배리어성을 가지는 도전체 및 도전성이 높은 도전체에 대하여 밀착성이 높은 도전체를 형성하여도 좋다.
절연체(586), 도전체(610) 위에는 절연체(630)가 제공된다. 절연체(630)는 용량 소자(600)에서 한 쌍의 전극 사이에 끼워지는 유전체로서 기능한다.
절연체(630)로서는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 질화 알루미늄, 산화 하프늄, 산화질화 하프늄, 질화산화 하프늄, 질화 하프늄, 산화 지르코늄 등을 사용할 수 있다. 또한 절연체(630)는 상술한 재료를 사용하여 적층 또는 단층으로 제공할 수 있다.
또한 예를 들어 절연체(630)에는 산화질화 실리콘 등의 절연 내력이 큰 재료와 고유전율(high-k) 재료의 적층 구조를 사용하여도 좋다. 상기 구성으로 하면, 용량 소자(600)는 고유전율(high-k)의 절연체를 가짐으로써 충분한 용량을 확보할 수 있으며, 절연 내력이 큰 절연체를 가짐으로써 절연 내력이 향상되어 용량 소자(600)의 정전 파괴를 억제할 수 있다.
또한 고유전율(high-k) 재료(비유전율이 높은 재료)의 절연체로서는 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 가지는 산화물, 알루미늄 및 하프늄을 가지는 산화질화물, 실리콘 및 하프늄을 가지는 산화물, 실리콘 및 하프늄을 가지는 산화질화물, 또는 실리콘 및 하프늄을 가지는 질화물 등이 있다.
또는 절연체(630)에는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등의 high-k 재료를 포함한 절연체를 단층으로 또는 적층하여 사용하여도 좋다. 또한 절연체(630)에는 하프늄과 지르코늄이 포함되는 화합물 등을 사용하여도 좋다. 반도체 장치의 미세화 및 고집적화가 진행되면, 게이트 절연체 및 용량 소자에 사용하는 유전체의 박막화로 인하여 트랜지스터, 용량 소자 등의 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체 및 용량 소자에 사용하는 유전체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위의 저감, 및 용량 소자의 용량의 확보가 가능해진다.
절연체(630)를 개재하여 도전체(610)와 중첩되도록 도전체(620)를 제공한다. 도전체(610)는 용량 소자(600)의 한 쌍의 전극 중 한쪽으로서의 기능을 가진다.
또한 도전체(620)에는 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐, 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 바람직하다. 또한 도전체 등의 다른 구조와 동시에 형성하는 경우에는 저저항 금속 재료인 Cu(구리), Al(알루미늄) 등을 사용하면 좋다. 또한 예를 들어 도전체(620)에는 도전체(610)에 적용할 수 있는 재료를 사용할 수 있다. 또한 도전체(620)는 단층 구조가 아니라 2층 이상의 적층 구조로 하여도 좋다.
도전체(620) 및 절연체(630) 위에는 절연체(640)가 제공되어 있다. 절연체(640)로서는, 예를 들어 트랜지스터(500)가 제공되는 영역에 수소, 불순물 등이 확산되지 않도록 하는 배리어성을 가지는 막을 사용하는 것이 바람직하다. 따라서, 절연체(324)와 같은 재료를 사용할 수 있다.
절연체(640) 위에는 절연체(650)가 제공된다. 절연체(650)는 절연체(320)와 같은 재료를 사용하여 제공할 수 있다. 또한 절연체(650)는 그 아래쪽의 요철 형상을 피복하는 평탄화막으로서 기능하여도 좋다. 그러므로 절연체(650)에는 예를 들어 절연체(324)에 적용할 수 있는 재료를 사용할 수 있다.
그런데 도 13 및 도 15에 나타낸 용량 소자(600)는 플레이너형으로 하였지만, 용량 소자의 형상은 이에 한정되지 않는다. 용량 소자(600)는 플레이너형이 아니라, 예를 들어 실린더형으로 하여도 좋다.
또한 용량 소자(600)의 위쪽에는 배선층을 제공하여도 좋다. 예를 들어, 도 13에서 절연체(411), 절연체(412), 절연체(413), 및 절연체(414)가 절연체(650)의 위쪽에 이 순서대로 제공되어 있다. 또한 절연체(411), 절연체(412), 및 절연체(413)에 플러그 또는 배선으로서 기능하는 도전체(416)가 제공되는 구성을 나타내었다. 또한 도전체(416)는 일례로서 후술하는 도전체(660)와 중첩되는 영역에 제공될 수 있다.
또한 절연체(630), 절연체(640), 및 절연체(650)에는 도전체(612)와 중첩되는 영역에 개구부가 제공되고, 상기 개구부를 매립하도록 도전체(660)가 제공된다. 도전체(660)는 상술한 배선층에 포함되는 도전체(416)에 전기적으로 접속되는 플러그, 배선으로서 기능한다.
절연체(411) 및 절연체(414)로서는, 예를 들어 절연체(324) 등과 마찬가지로 물, 수소 등의 불순물에 대한 배리어성을 가지는 절연체를 사용하는 것이 바람직하다. 그러므로 절연체(411) 및 절연체(414)에는 예를 들어 절연체(324) 등에 적용할 수 있는 재료를 사용할 수 있다.
절연체(412) 및 절연체(413)로서, 예를 들어 절연체(326)와 마찬가지로 배선 사이에 생기는 기생 용량을 저감하기 위하여, 비유전율이 비교적 낮은 절연체를 사용하는 것이 바람직하다.
또한 도전체(612) 및 도전체(416)는 예를 들어 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
<트랜지스터와 강유전 커패시터의 구성예>
다음으로 금속 산화물이 채널 형성 영역에 포함되는 트랜지스터(500) 내에, 또한 그 주변에 강유전성을 가질 수 있는 유전체가 제공되는 구성에 대하여 설명한다.
도 13, 도 14의 (A) 등에 나타낸 트랜지스터(500)의 구성에 강유전성을 가질 수 있는 유전체가 제공된 트랜지스터의 구성의 일례를 도 18의 (A)에 나타내었다.
도 18의 (A)에 나타낸 트랜지스터는 제 2 게이트 절연체로서 기능하는 절연체(522)를 절연체(520)로 치환한 구성을 가진다. 절연체(520)에는 일례로서, 강유전성을 가질 수 있는 유전체를 사용할 수 있다.
그러므로 도 18의 (A)에 나타낸 트랜지스터는 제 2 게이트 전극으로서 기능하는 도전체(503)와 산화물(530) 사이에 강유전 커패시터를 제공할 수 있다. 바꿔 말하면 도 18의 (A)에 나타낸 트랜지스터는 제 2 게이트 절연체의 일부에 강유전성을 가질 수 있는 유전체가 제공된 FeFET(Ferroelectric FET)로 할 수 있다.
또한 강유전성을 가질 수 있는 재료로서는 산화 하프늄, 산화 지르코늄, HfZrOX(X는 0보다 큰 실수로 함), 산화 하프늄에 원소 J1(여기서의 원소 J1은 지르코늄(Zr), 실리콘(Si), 알루미늄(Al), 가돌리늄(Gd), 이트륨(Y), 란타넘(La), 또는 스트론튬(Sr) 등)을 첨가한 재료, 산화 지르코늄에 원소 J2(여기서의 원소 J2는 하프늄(Hf), 실리콘(Si), 알루미늄(Al), 가돌리늄(Gd), 이트륨(Y), 란타넘(La), 또는 스트론튬(Sr) 등)를 첨가한 재료 등을 들 수 있다. 또한 강유전성을 가질 수 있는 재료로서 PbTiOX, 타이타늄산 납(PT), 타이타늄산 바륨 스트론튬(BST), 타이타늄산 스트론튬, 타이타늄산 지르콘산 연(PZT), 탄탈럼산 비스무트산 스트론튬(SBT), 비스무트 페라이트(BFO), 타이타늄산 바륨 등의 페로브스카이트 구조를 가지는 압전성 세라믹을 사용하여도 좋다. 또한 강유전성을 가질 수 있는 재료로서는 예를 들어, 위에서 열거한 재료에서 선택된 복수의 재료를 포함하는 혼합물 또는 화합물로 할 수 있다. 또는 강유전성을 가질 수 있는 재료로서는 위에서 열거한 재료에서 선택된 복수의 재료로 이루어지는 적층 구조로 할 수 있다. 그런데 산화 하프늄, 산화 지르코늄, HfZrOX, 및 산화 하프늄에 원소 J1을 첨가한 재료 등은 성막 조건뿐만 아니라, 각종 프로세스 등에 따라서도 결정 구조(특성)가 변화될 가능성이 있어, 본 명세서 등에서는 강유전성을 발현하는 재료를 강유전체라고 부를 뿐만 아니라, 강유전성을 가질 수 있는 재료 또는 강유전성을 가지게 하는 재료라고도 부른다.
강유전성을 가질 수 있는 재료로서, 그 중에서도 산화 하프늄, 또는 산화 하프늄 및 산화 지르코늄을 가지는 재료는 수nm 등의 박막으로 가공하여도 강유전성을 가질 수 있기 때문에 바람직하다. 여기서, 절연체(520)의 막 두께는 100nm 이하, 바람직하게는 50nm 이하, 더 바람직하게는 20nm 이하, 더욱 바람직하게는 10nm 이하로 할 수 있다. 박막화된 강유전체층을 사용함으로써 미세화된 트랜지스터(500)에 강유전체 커패시터를 조합하여 반도체 장치를 형성할 수 있다.
또한 도 18의 (A)에서 절연체(520)는 1층으로서 도시하였지만, 절연체(520)는 강유전성을 가질 수 있는 유전체를 포함하는 2층 이상의 절연막으로 하여도 좋다. 그 구체적인 일례의 트랜지스터를 도 18의 (B)에 나타내었다. 도 18의 (B)에서 예를 들어 절연체(520)는 절연체(520a)와 절연체(520b)를 가진다. 절연체(520a)는 절연체(516)와 도전체(503) 각각의 상면에 제공되고, 절연체(520b)는 절연체(520a)의 상면에 제공되어 있다.
절연체(520a)로서는 예를 들어 강유전성을 가질 수 있는 유전체를 사용할 수 있다. 또한 절연체(520b)로서는 예를 들어 산화 실리콘 등을 사용할 수 있다. 또한 예를 들어 반대로 절연체(520a)에 산화 실리콘을 사용하고, 절연체(520b)에 강유전성을 가질 수 있는 유전체를 사용하여도 좋다.
도 18의 (B)에 나타낸 바와 같이, 절연체(520)를 2층으로 하고, 한쪽 층에 강유전성을 가질 수 있는 유전체를 제공하고, 다른 쪽 층에 산화 실리콘을 제공함으로써 게이트 전극으로서 기능하는 도전체(503)와 산화물(530) 사이를 흐르는 전류의 누설을 억제할 수 있다.
또한 도 18의 (C)에는 절연체(520)를 3층으로 하는 트랜지스터의 구성예를 나타내었다. 도 18의 (C)에서 절연체(520)는 예를 들어 절연체(520a)와, 절연체(520b)와, 절연체(520c)를 가진다. 절연체(520c)는 절연체(516)와 도전체(503) 각각의 상면에 제공되고, 절연체(520a)는 절연체(520c)의 상면에 제공되고, 절연체(520b)는 절연체(520a)의 상면에 제공되어 있다.
절연체(520a)로서는 예를 들어 강유전성을 가질 수 있는 유전체를 사용할 수 있다. 또한 절연체(520b) 및 절연체(520c)로서는 예를 들어 산화 실리콘 등을 사용할 수 있다.
도 18의 (A) 내지 (C)에 나타낸 트랜지스터와 강유전 커패시터 각각의 구성은 예를 들어 실시형태 1에서 설명한, 도 1의 (A), (B) 등에 나타낸 트랜지스터(M1)와 용량 소자(FEC1) 등에 적용할 수 있다. 또한 도 18의 (A) 내지 (C) 중 어느 트랜지스터를 FeFET로 하고 도 8의 (B)의 트랜지스터(FEM)에 적용하여도 좋다.
도 18의 (A) 내지 (C) 각각의 트랜지스터와 서로 다른, 도 13, 도 14의 (A) 등에 나타낸 트랜지스터(500)의 구성에 강유전성을 가질 수 있는 유전체가 제공된 트랜지스터의 구성의 일례를 도 19에 나타내었다.
도 19에는 제 1 게이트 절연체로서 기능하는 절연체(552), 절연체(550), 및 절연체(554)와, 제 1 게이트 전극으로서 기능하는 도전체(560)와, 절연체(580)의 일부 영역의 위쪽에, 강유전성을 가질 수 있는 유전체가 제공된 트랜지스터의 구성의 일례를 나타내었다.
구체적으로는 절연체(552)와, 절연체(550)와, 절연체(554)와, 도전체(560)와, 절연체(580)의 일부 영역과 접하도록 절연체(561)가 제공되어 있다. 절연체(561)에는 일례로서 도 18의 (A)에 나타낸 절연체(520)에 적용할 수 있는, 강유전성을 가질 수 있는 유전체를 사용할 수 있다.
또한 절연체(561)의 상부에는 도전체(562)가 접하도록 제공되어 있다. 도전체(562)로서는 예를 들어 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
이로써 도 19에 나타낸 트랜지스터의 구성에 의하여 제 1 게이트 전극으로서 기능하는 도전체(503)와 도전체(562) 사이에 강유전 커패시터를 제공할 수 있다.
또한 절연체(561)는 도 18의 (B) 및 (C)에 나타낸 절연체(520)와 마찬가지로 2층 이상의 적층 구조로 하여도 좋다.
또한 도 19에 나타낸 트랜지스터와 강유전 커패시터 각각의 구성은 예를 들어 실시형태 1에서 설명한 도 1의 (A), (B) 등에 나타낸 트랜지스터(M1)와 용량 소자(FEC1)에 적용할 수 있다.
도 18의 (A) 내지 (C), 및 도 19에 나타낸 각각의 트랜지스터와 서로 다른, 도 13, 도 14의 (A) 등에 나타낸 트랜지스터(500)의 구성에 강유전성을 가질 수 있는 유전체가 제공된 트랜지스터의 구성의 일례를 도 20의 (A)에 나타내었다.
도 20의 (A)에 나타낸 트랜지스터에는 도전체(542b)에 중첩되는 영역에서의 절연체(544), 절연체(571b), 절연체(580), 절연체(574), 절연체(576), 절연체(581)에 제공되어 있는 개구부 내에 절연체(602)가 제공되어 있다. 구체적으로는 상기 개구부 내에서 상기 개구부의 측면에 절연체(541b)가 제공되고, 절연체(541b) 위와 상기 개구부의 바닥부인 도전체(542b) 위에 도전체(540b)가 제공되고, 절연체(581)의 일부 영역과 도전체(540b) 위에 절연체(602)가 제공되고, 나머지 개구부가 매립되도록 절연체(602) 위에 도전체(613)가 제공되어 있다.
또한 다른 구체적인 구성예로서는 상기 개구부 내에서 상기 개구부의 측면에 절연체(541b)가 제공되고, 절연체(541b) 위에 도전체(540b)가 제공되고, 절연체(581)의 일부 영역과, 도전체(540b) 위와, 상기 개구부의 바닥부인 도전체(542b) 위에 절연체(602)가 제공되고, 나머지 개구부가 매립되도록 절연체(602) 위에 도전체(613)가 제공되어 있어도 좋다.
절연체(602)에는 일례로서 도 18의 (A)의 절연체(520)에 적용할 수 있는, 강유전성을 가질 수 있는 유전체를 사용할 수 있다.
도전체(613)에는 예를 들어 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
이로써 도 20의 (A)에 나타낸 트랜지스터의 구성에 의하여 도전체(542b)에 중첩되는 영역에 포함되는 개구부 내, 도전체(540b)와 도전체(613) 사이에 강유전 커패시터를 제공할 수 있다.
또한 절연체(602)는 도 18의 (B) 및 (C)에 나타낸 절연체(520)와 마찬가지로 2층 이상의 적층 구조로 하여도 좋다.
또한 도 20의 (A)에 나타낸 트랜지스터와 강유전 커패시터 각각의 구성은 예를 들어 실시형태 1에서 설명한 도 1의 (A), (B) 등에 나타낸 트랜지스터(M1)와 용량 소자(FEC1)에 적용할 수 있다.
도 18의 (A) 내지 (C), 도 19, 및 도 20의 (A) 각각의 트랜지스터와 서로 다른, 도 13, 도 14의 (A) 등에 나타낸 트랜지스터(500)의 구성에 강유전성을 가질 수 있는 유전체가 제공된 트랜지스터의 구성의 일례를 도 20의 (B)에 나타내었다.
도 20의 (B)에 나타낸 트랜지스터는 제 1 게이트 절연체로서 기능하는 절연체(552), 절연체(550), 및 절연체(554)를 절연체(553)로 치환한 구성을 가진다. 절연체(553)에는 일례로서 도 18의 (A)에 나타낸 절연체(520)에 적용할 수 있는, 강유전성을 가질 수 있는 유전체를 사용할 수 있다.
이로써 도 20의 (B)의 트랜지스터는 제 1 게이트 전극으로서 기능하는 도전체(560)와 산화물(530) 사이에 강유전 커패시터를 제공할 수 있다. 바꿔 말하면 도 20의 (B)에 나타낸 트랜지스터는 제 1 게이트 절연체의 일부에 강유전성을 가질 수 있는 유전체가 제공된 FeFET로 할 수 있다.
또한 절연체(553)는 도 18의 (B) 및 (C)에 나타낸 절연체(520)와 마찬가지로 2층 이상의 적층 구조로 하여도 좋다.
또한 도 20의 (B)에서는 절연체(552), 절연체(550), 및 절연체(554)를 절연체(553)로 치환한 구성으로 하였지만, 다른 구성예로서는 절연체(552), 절연체(550), 및 절연체(554) 중 적어도 하나를 절연체(553)로 치환하고, 나머지 절연체와 절연체(553)의 적층 구조로 한 구성으로 하여도 좋다.
또한 도 20의 (B)에 나타낸 트랜지스터와 강유전 커패시터 각각의 구성은 예를 들어 실시형태 1에서 설명한 도 1의 (A), (B) 등에 나타낸 트랜지스터(M1)와 용량 소자(FEC1) 등에 적용할 수 있다. 또한 도 20의 (B)에 나타낸 트랜지스터를 FeFET로 하고 도 8의 (B)에 나타낸 트랜지스터(FEM)에 적용하여도 좋다.
트랜지스터(500)의 주변에 강유전성을 가질 수 있는 유전체를 포함하는 용량 소자가 제공된 트랜지스터(500)와, 상기 용량 소자의 구성의 일례를 도 21의 (A)에 나타내었다.
도 21의 (A)에 나타낸 트랜지스터는 일례로서 도전체(542b)와 중첩되는 영역에서 절연체(544), 절연체(571b), 절연체(580), 절연체(574), 절연체(576), 절연체(581)에 복수의 개구부가 형성되어 있다. 또한 하나의 개구부의 내측에는 플러그로서 기능하는 도전체(540c)가 제공되고, 또한 상기 개구부의 측면과 도전체(540c) 사이에는 불순물에 대하여 배리어성을 가지는 절연체로서 절연체(541c)가 제공되어 있다. 또한 다른 하나의 개구부의 내측에는 플러그로서 기능하는 도전체(540d)가 제공되고, 또한 상기 개구부의 측면과 도전체(540d) 사이에는 불순물에 대하여 배리어성을 가지는 절연체로서 절연체(541d)가 제공되어 있다. 또한 도전체(540c) 및 도전체(540d)로서는 예를 들어 도전체(540a) 및 도전체(540b)에 적용할 수 있는 재료를 사용할 수 있고, 또한 절연체(541c) 및 절연체(541d)로서는 예를 들어 절연체(541a) 및 절연체(541b)에 적용할 수 있는 재료를 사용할 수 있다.
도전체(540c) 및 도전체(540d)의 상부에는 절연체(601)가 접하도록 제공되어 있다. 절연체(601)에는 일례로서 도 18의 (A)에 나타낸 절연체(520)에 적용할 수 있는, 강유전성을 가질 수 있는 유전체를 사용할 수 있다.
또한 절연체(601)의 상부에는 도전체(611)가 접하도록 제공되어 있다. 도전체(611)로서는 예를 들어 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
이로써 도 21의 (A)에 나타낸 구성에 의하여 플러그로서 기능하는 도전체(540c) 및 도전체(540d)와 도전체(611) 사이에 강유전 커패시터를 제공할 수 있다.
또한 절연체(601)는 도 18의 (B) 및 (C)에 나타낸 절연체(520)와 마찬가지로 2층 이상의 적층 구조로 하여도 좋다.
또한 도 21의 (A)에서는, 절연체(601)에 접하는 플러그의 개수는 2개(도전체(540c) 및 도전체(540d))이지만, 상기 플러그의 개수는 하나로 하여도 좋고, 3개 이상으로 하여도 좋다. 바꿔 말하면 절연체(601)에 중첩하는 영역에서 플러그로서 도전체를 가지는 2개의 개구부가 제공된 예를 도 21의 (A)에 나타내었지만, 절연체(601)에 중첩되는 영역에 제공되는 개구부는 하나로 하여도 좋고, 3개 이상으로 하여도 좋다.
또한 도 21의 (A)에 나타낸 트랜지스터와 강유전 커패시터 각각의 구성은 예를 들어 실시형태 1에서 설명한, 도 1의 (A), (B) 등에 나타낸 트랜지스터(M2)와 용량 소자(FEC1)에 적용할 수 있다.
도 21의 (A)와 서로 다른, 트랜지스터(500)의 주변에 강유전성을 가질 수 있는 유전체를 포함하는 용량 소자가 제공된 트랜지스터(500)와 상기 용량 소자의 구성의 일례를 도 21의 (B)에 나타내었다.
도 21의 (B)에 나타낸 트랜지스터에서 플러그로서 기능하는 도전체(540b) 위에 위치하는 도전체(610) 및 절연체(581)의 일부 영역의 상면에는 절연체(631)가 제공되어 있다. 절연체(631)에는 일례로서 도 18의 (A)에 나타낸 절연체(520)에 적용할 수 있는, 강유전성을 가질 수 있는 유전체를 사용할 수 있다.
또한 절연체(631)의 상면에는 도전체(620)가 제공되고, 또한 절연체(581)와, 도전체(612)와, 도전체(620)와, 절연체(631)의 일부 영역의 상면에는 절연체(640) 및 절연체(650)가 순차적으로 제공되어 있다.
그러므로 도 21의 (B)에 나타낸 구성에 의하여 도전체(610)와 도전체(620) 사이에 강유전 커패시터를 제공할 수 있다.
또한 절연체(631)는 도 18의 (B) 및 (C)에 나타낸 절연체(520)와 마찬가지로 2층 이상의 적층 구조로 하여도 좋다.
도 21의 (B)에 나타낸 트랜지스터와 강유전 커패시터 각각의 구성은 예를 들어 실시형태 1에서 설명한 도 1의 (A), (B) 등에 나타낸 트랜지스터(M2)와 용량 소자(FEC1)에 적용할 수 있다.
도 21의 (A) 및 도 25의 (B)와 서로 다른, 트랜지스터(500)의 주변에 강유전성을 가질 수 있는 유전체를 포함하는 용량 소자가 제공된, 트랜지스터(500)와 상기 용량 소자의 구성의 일례를 도 22에 나타내었다.
도 22에서 절연체(516)에는 복수의 개구가 형성되어 있고, 하나의 개구에는 도전체(503)가 매립되어 있고, 다른 개구에는 도전체(503A)가 매립되어 있다.
도전체(503A)로서는 예를 들어 도전체(503)에 적용할 수 있는 재료를 사용할 수 있다.
또한 도전체(503A)의 상부에는 절연체(517)와 도전체(519)가 순차적으로 제공되어 있다. 또한 절연체(517) 및 도전체(519) 위에는 도 14의 (A)에 나타낸 트랜지스터(500)에서 설명한 절연체(522)가 덮여 있다. 또한 절연체(522) 위에는 도 14의 (A)에 나타낸 트랜지스터(500)에서 설명한 절연체(544)가 덮여 있다.
절연체(517)로서는 일례로서 도 18의 (A)에 나타낸 절연체(520)에 적용할 수 있는, 강유전성을 가질 수 있는 유전체를 사용할 수 있다.
도전체(519)로서는 예를 들어 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
그러므로 도 22에 나타낸 구성에 의하여 도전체(503A)와 도전체(519) 사이에 강유전 커패시터를 제공할 수 있다.
또한 절연체(517)는, 도 18의 (B) 및 (C)에 나타낸 절연체(520)와 마찬가지로 2층 이상의 적층 구조로 하여도 좋다.
또한 절연체(581)까지 제공한 후에, 도전체(503)에 중첩되는 영역에서 절연체(522), 절연체(544), 절연체(580), 절연체(574), 절연체(576), 및 절연체(581)에 개구부가 형성된다. 또한 상기 개구부의 내측에는 플러그로서 기능하는 도전체(540e)가 제공되고, 또한 상기 개구부의 측면과 도전체(540e) 사이에는 불순물에 대하여 배리어성을 가지는 절연체로서 절연체(541e)가 제공되어 있다. 또한 도전체(540e)로서는 예를 들어 도전체(540a) 및 도전체(540b)에 적용할 수 있는 재료를 사용할 수 있고, 또한 절연체(541e)로서는 예를 들어 절연체(541a) 및 절연체(541b)에 적용할 수 있는 재료를 사용할 수 있다.
또한 플러그로서 기능하는 도전체(540a) 및 도전체(540e)와, 절연체(581)의 일부 영역의 상면에는 도전체(611)가 제공되어 있다. 도전체(611)로서는 예를 들어 도전체(328), 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 도전체(611)와 절연체(581)의 일부 영역의 상면에는 절연체(640) 및 절연체(650)가 순차적으로 제공되어 있다.
도 22에 나타낸 트랜지스터와 강유전 커패시터 각각의 구성은 예를 들어 실시형태 1에서 설명한, 도 1의 (A), (B) 등에 나타낸 트랜지스터(M2)와 용량 소자(FEC1)에 적용할 수 있다.
<반도체 장치의 구성예 2>
다음으로 상술한 반도체 장치에 강유전 커패시터가 포함된 경우의 구성예에 대하여 설명한다.
도 13에 나타낸 반도체 장치에서 절연체(582) 및 도전체(546)의 상면에 위치하는 용량 소자(600)의 구성을 변경한 예를 도 23에 나타내었다.
구체적으로 용량 소자(600)는 일례로서 도전체(610)와, 도전체(620)와, 절연체(630)와, 절연체(631)를 가진다. 특히, 절연체(631)로서는 도 21의 (B)에서 설명한 바와 같이 강유전성을 가질 수 있는 유전체를 사용할 수 있다.
도 23에서 도전체(610) 및 도전체(612)는 도 13에 나타낸 도전체(610) 및 도전체(612)와 같은 재료로 형성할 수 있다. 또한 도 23에서 도전체(610) 및 도전체(612)는 도 13에 나타낸 도전체(610) 및 도전체(612)와 같은 방법으로 형성할 수 있다.
또한 도 23에서 절연체(630)는 도전체(610)와, 절연체(586)의 일부 영역의 상면에 제공되어 있다. 또한 절연체(631)는 절연체(630)의 상면에 제공되고, 도전체(620)는 절연체(631)의 상면에 제공되어 있다.
절연체(630)로서는 예를 들어 도 13의 절연체(630)에 적용할 수 있는 재료를 사용할 수 있다.
또한 도 23에서 절연체(640)는 절연체(630)의 단부를 포함하는 영역과, 절연체(631)의 단부를 포함하는 영역과, 도전체(620)와, 절연체(586)의 일부 영역의 상면에 제공되어 있다.
절연체(640)로서는 예를 들어 도 13에 나타낸 절연체(640)에 적용할 수 있는 재료를 사용할 수 있다.
도 23에 나타낸 바와 같이 용량 소자(600)의 구성을 적용함으로써, 도 13에 나타낸 반도체 장치에 강유전 커패시터를 제공할 수 있다.
다음으로 도 23과 서로 다른, 강유전 커패시터가 포함된 경우의 반도체 장치의 구성예에 대하여 설명한다.
도 24에 나타낸 반도체 장치는 도 23에 나타낸 반도체 장치의 변형예이고, 절연체(514), 절연체(544), 절연체(574), 절연체(576), 절연체(581), 절연체(641), 절연체(642) 등에 의하여 트랜지스터(500)와 용량 소자(600)를 둘러싸는 구조를 가진다.
또한 도 13 및 도 23 각각에 나타낸 반도체 장치에서는 기판(310)에서 절연체(574)까지가 순차적으로 제공된 후에, 절연체(514)까지 도달하는 개구부가 제공되었지만, 도 24에 나타낸 반도체 장치에서는 기판(310)에서 절연체(640)까지가 순차적으로 제공된 후에, 절연체(514)까지 도달하는 개구부가 제공되어 있다.
또한 도 24에 나타낸 반도체 장치에서 상기 개구부의 바닥부와 절연체(640)의 상면에는 절연체(641), 절연체(642), 및 절연체(650)가 순차적으로 제공되어 있다.
절연체(641), 절연체(642)로서는 예를 들어 물, 수소 등의 불순물이 트랜지스터(500) 및 용량 소자(600)의 위쪽으로부터 트랜지스터(500) 및 용량 소자(600)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다.
절연체(641)의 성막 방법으로서는 예를 들어 스퍼터링법을 사용할 수 있다. 예를 들어 절연체(641)로서 스퍼터링법으로 성막한 질화 실리콘을 사용할 수 있다. 스퍼터링법은 성막 가스에 수소를 포함하는 분자를 사용하지 않아도 되므로 절연체(641)의 수소 농도를 저감할 수 있다. 이와 같이 도전체(610), 도전체(612), 및 절연체(586)에 접하는 절연체(641)의 수소 농도가 저감되어 있는 것으로 절연체(641)로부터 도전체(610), 도전체(612), 및 절연체(586)로 수소가 확산되는 것을 억제할 수 있다.
절연체(642)는 예를 들어 ALD법, 특히 PEALD법을 사용하여 성막하는 것이 바람직하다. 예를 들어, 절연체(642)로서는 PEALD법을 사용하여 성막한 질화 실리콘을 사용할 수 있다. 이에 의하여, 절연체(642)를 높은 피복성으로 성막할 수 있기 때문에 하지의 요철로 인하여 절연체(641)에 핀홀 또는 단절 등이 형성되었다고 하여도, 이들을 절연체(642)로 덮음으로써 수소가 도전체(610), 도전체(612), 및 절연체(586)로 확산되는 것을 저감할 수 있다.
도 24에 나타낸 구성을 적용함으로써 물, 수소 등의 불순물이 절연체(512), 절연체(514), 절연체(641), 절연체(642) 등을 통하여 트랜지스터(500) 및 용량 소자(600) 측으로 확산되는 것을 방지할 수 있다. 또한 절연체(580) 등에 포함된 산소가 절연체(574), 절연체(641), 절연체(642) 등을 통하여 외부로 확산되는 것을 방지할 수 있다.
산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치로서, 본 실시형태에서 설명한 본 구조를 적용함으로써, 상기 트랜지스터의 전기 특성의 변동을 억제하면서 신뢰성을 향상시킬 수 있다.
또한 산화물 반도체를 가지는 트랜지스터를 사용한 반도체 장치에서 적층 구조, 미세화, 고집적화 등을 도모함으로써 반도체 장치를 구성하는 회로의 면적을 저감할 수 있다. 특히, 반도체 장치에 포함된 용량 소자로서 강유전 커패시터를 사용함으로써 상기 용량 소자의 정전 용량의 값을 크게 할 수 있기 때문에 용량 소자를 미세화할 수 있다. 그러므로 상기 용량 소자를 포함하는 회로의 면적을 저감할 수 있다. 또한 본 실시형태에서 설명한 바와 같이 트랜지스터 및 용량 소자를 적층함으로써 반도체 장치의 회로 면적의 증가를 억제하면서, 회로 규모를 크게 할 수 있다.
또한 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 앞의 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물(이하 산화물 반도체라고도 함)에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
<결정 구조의 분류>
우선, 산화물 반도체에서의 결정 구조의 분류에 대하여 도 25의 (A)를 사용하여 설명한다. 도 25의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga와, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 25의 (A)에 나타낸 바와 같이, 산화물 반도체는 'Amorphous(무정형)'와, 'Crystalline(결정성)'과, 'Crystal(결정)'로 크게 분류된다. 또한 "Amorphous"에는 completely amorphous가 포함된다. 또한 "Crystalline"에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(Cloud-Aligned Composite)가 포함된다(excluding single crystal and poly crystal). 또한 "Crystalline"의 분류에서 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 "Crystal"에는 single crystal 및 poly crystal이 포함된다.
또한 도 25의 (A)에 나타낸 굵은 테두리 내의 구조는 'Amorphous(무정형)'와 'Crystal(결정)'의 중간 상태이고, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 에너지적으로 불안정한 "Amorphous(무정형)", 및 "Crystal(결정)"과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서, 'Crystalline'으로 분류되는 CAAC-IGZO막을 GIXD(Grazing-Incidence XRD) 측정하여 얻어지는 XRD 스펙트럼을 도 25의 (B)에 나타내었다(가로축은 2θ[deg.]를 나타내고, 세로축은 강도(Intensity)를 임의 단위(a.u.)로 표시함). 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이후, 도 25의 (B)에 나타낸 GIXD 측정에 의하여 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 나타내는 경우가 있다. 또한 도 25의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 25의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 25의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 25의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는 피크 강도가 검출된 각도를 축으로 좌우 비대칭이다.
또한 막 또는 기판의 결정 구조는 극미 전자선 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(극미 전자선 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 25의 (C)에 나타내었다. 도 25의 (C)는 전자선을 기판에 대하여 평행하게 입사시키는 NBED에 의하여 관찰되는 회절 패턴이다. 또한 도 25의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 극미 전자선 회절법에서는 프로브 직경을 1nm로 하여 전자선 회절이 수행된다.
도 25의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는 c축 배향을 나타내는 복수의 스폿이 관찰된다.
<<산화물 반도체의 구조>>
또한 산화물 반도체는 결정 구조에 착안한 경우, 도 25의 (A)와는 다른 식으로 분류되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역은 각각 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함한 층(이하 In층)과, 원소 M, 아연(Zn), 및 산소를 포함한 층(이하 (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자 회절 패턴에서 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 오각형, 칠각형 등의 격자 배열이 상기 변형에 포함되는 경우가 있다. 또한 CAAC-OS에서는, 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는 CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성의 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 것이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 더 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입 및 결함의 생성 등으로 인하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물, 결함(산소 결손 등) 등이 적은 산화물 반도체라고도 할 수 있다. 따라서 CAAC-OS를 포함한 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 포함한 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 높일 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면 nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS 및 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자 회절(제한 시야 전자 회절이라고도 함)을 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자 회절(나노빔 전자 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉 a-like OS는 nc-OS 및 CAAC-OS보다 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS보다 막 내의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리되어 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]이라고 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]이 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크고, [Ga]이 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]이 제 1 영역에서의 [Ga]보다 크고, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉 상기 제 1 영역을 In을 주성분으로 하는 영역으로 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga을 주성분으로 하는 영역으로 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과 Ga을 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 다른 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 가지고, 각각이 다른 특성을 가진다. 본 발명의 일 형태의 산화물 반도체에는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상이 포함되어도 좋다.
<산화물 반도체를 포함하는 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부르는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘, 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘, 탄소의 농도와 산화물 반도체와의 계면 근방의 실리콘, 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위가 형성되고 캐리어가 생성되는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체로서 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합되는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합되는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
또한 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 앞의 실시형태에서 설명한 기억 장치 등이 형성된 반도체 웨이퍼, 및 상기 기억 장치를 포함한 전자 부품의 일례에 대하여 설명한다.
<반도체 웨이퍼>
우선 기억 장치 등이 형성된 반도체 웨이퍼의 예에 대하여 도 26의 (A)를 사용하여 설명한다.
도 26의 (A)에 나타낸 반도체 웨이퍼(4800)는 웨이퍼(4801)와, 웨이퍼(4801)의 상면에 제공된 복수의 회로부(4802)를 가진다. 또한 웨이퍼(4801)의 상면에서 회로부(4802)가 없는 부분은 공간(spacing)(4803)이고 다이싱용 영역이다.
반도체 웨이퍼(4800)는, 전공정에 의하여 웨이퍼(4801)의 표면에 복수의 회로부(4802)를 형성함으로써 제작할 수 있다. 또한 그 후에, 웨이퍼(4801)에서 복수의 회로부(4802)가 형성된 면과 반대쪽 면을 연삭하여 웨이퍼(4801)를 박막화하여도 좋다. 이 공정을 통하여, 웨이퍼(4801)의 휨 등을 저감하고 부품의 크기를 작게 할 수 있다.
다음으로, 다이싱 공정이 수행된다. 다이싱은 일점쇄선으로 나타낸 스크라이브 라인(SCL1) 및 스크라이브 라인(SCL2)(다이싱라인 또는 절단 라인이라고 하는 경우가 있음)을 따라 수행된다. 또한 다이싱 공정을 용이하게 수행하기 위하여, 복수의 스크라이브 라인(SCL1)이 평행하게 되고, 복수의 스크라이브 라인(SCL2)이 평행하게 되고, 스크라이브 라인(SCL1)과 스크라이브 라인(SCL2)이 수직이 되도록 공간(4803)을 제공하는 것이 바람직하다.
다이싱 공정을 수행함으로써, 도 26의 (B)에 나타낸 칩(4800a)을 반도체 웨이퍼(4800)로부터 잘라낼 수 있다. 칩(4800a)은 웨이퍼(4801a)와, 회로부(4802)와, 공간(4803a)을 포함한다. 또한 공간(4803a)은 가능한 한 작게 하는 것이 바람직하다. 이 경우, 인접한 회로부(4802)들 사이의 공간(4803)의 폭이, 스크라이브 라인(SCL1)의 커프 폭 또는 스크라이브 라인(SCL2)의 커프 폭과 거의 같은 길이면 좋다.
또한 본 발명의 일 형태의 소자 기판의 형상은 도 26의 (A)에 도시된 반도체 웨이퍼(4800)의 형상에 한정되지 않는다. 예를 들어 직사각형의 반도체 웨이퍼이어도 좋다. 소자 기판의 형상은, 소자의 제작 공정 및 소자를 제작하기 위한 장치에 따라 적절히 변경할 수 있다.
<전자 부품>
도 26의 (C)에 전자 부품(4700) 및 전자 부품(4700)이 실장된 기판(실장 기판(4704))의 사시도를 나타내었다. 도 26의 (C)에 나타낸 전자 부품(4700)은 몰드(4711) 내에 칩(4800a)을 가진다. 또한 도 26의 (C)에서 칩(4800a)에는 회로부(4802)가 적층된 구성을 나타내었다. 즉 회로부(4802)로서, 앞의 실시형태에서 설명한 기억 장치를 적용할 수 있다. 도 26의 (C)에서는 전자 부품(4700)의 내부를 나타내기 위하여 일부를 생략하였다. 전자 부품(4700)은 몰드(4711)의 외측에 랜드(4712)를 가진다. 랜드(4712)는 전극 패드(4713)에 전기적으로 접속되고, 전극 패드(4713)는 와이어(4714)를 통하여 칩(4800a)에 전기적으로 접속되어 있다. 전자 부품(4700)은 예를 들어 인쇄 회로 기판(4702)에 실장된다. 이와 같은 전자 부품이 복수로 조합되고, 각각이 인쇄 회로 기판(4702) 위에서 전기적으로 접속됨으로써, 실장 기판(4704)이 완성된다.
도 26의 (D)에 전자 부품(4730)의 사시도를 나타내었다. 전자 부품(4730)은 SiP(System in package) 또는 MCM(Multi Chip Module)의 일례이다. 전자 부품(4730)에서는 패키지 기판(4732)(인쇄 기판) 위에 인터포저(4731)가 제공되고, 인터포저(4731) 위에 반도체 장치(4735) 및 복수의 반도체 장치(4710)가 제공된다.
전자 부품(4730)은 반도체 장치(4710)를 가진다. 반도체 장치(4710)의 예로서는 앞의 실시형태에서 설명한 기억 장치, 광대역 메모리(HBM: High Bandwidth Memory) 등으로 할 수 있다. 또한 반도체 장치(4735)로서는 CPU, GPU, FPGA, 기억 장치 등의 집적 회로(반도체 장치)를 사용할 수 있다.
패키지 기판(4732)으로서는 세라믹 기판, 플라스틱 기판, 또는 유리 에폭시 기판 등을 사용할 수 있다. 인터포저(4731)로서는 실리콘 인터포저, 수지 인터포저 등을 사용할 수 있다.
인터포저(4731)는 복수의 배선을 가지고, 단자 피치가 다른 복수의 집적 회로를 전기적으로 접속하는 기능을 가진다. 복수의 배선은 단층 또는 다층으로 제공된다. 또한 인터포저(4731)는 인터포저(4731) 위에 제공된 집적 회로를 패키지 기판(4732)에 제공된 전극과 전기적으로 접속하는 기능을 가진다. 그러므로 인터포저를 '재배선 기판' 또는 '중간 기판'이라고 하는 경우가 있다. 또한 인터포저(4731)에 관통 전극을 제공하고, 상기 관통 전극을 사용하여 집적 회로와 패키지 기판(4732)을 전기적으로 접속되는 경우도 있다. 또한 실리콘 인터포저에서는 관통 전극으로서 TSV(Through Silicon Via)를 사용할 수도 있다.
인터포저(4731)로서 실리콘 인터포저를 사용하는 것이 바람직하다. 실리콘 인터포저는 능동 소자가 제공될 필요가 없기 때문에, 집적 회로보다 적은 비용으로 제작할 수 있다. 또한 실리콘 인터포저의 배선 형성은 반도체 공정에서 수행할 수 있기 때문에, 수지 인터포저에서는 어려운 미세 배선의 형성이 용이하다.
HBM에서는 넓은 메모리 밴드 폭을 실현하기 위하여 많은 배선을 접속할 필요가 있다. 그러므로 HBM을 실장하는 인터포저에는 미세하고 밀도가 높은 배선의 형성이 요구된다. 따라서 HBM을 실장하는 인터포저로서는 실리콘 인터포저를 사용하는 것이 바람직하다.
또한 실리콘 인터포저를 사용한 SiP, MCM 등에서는, 집적 회로와 인터포저 간의 팽창 계수의 차이로 인한 신뢰성의 저하가 생기기 어렵다. 또한 실리콘 인터포저는 표면의 평탄성이 높기 때문에, 실리콘 인터포저 위에 제공하는 집적 회로와 실리콘 인터포저 사이의 접속 불량이 발생하기 어렵다. 특히 복수의 집적 회로를 인터포저 위에 옆으로 나란히 배치하는 2.5D 패키지(2.5차원 실장)에서는 실리콘 인터포저를 사용하는 것이 바람직하다.
또한 전자 부품(4730)과 중첩시켜 히트 싱크(방열판)를 제공하여도 좋다. 히트 싱크를 제공하는 경우에는 인터포저(4731) 위에 제공하는 집적 회로의 높이를 일치시키는 것이 바람직하다. 예를 들어 본 실시형태에 나타내는 전자 부품(4730)에서는 반도체 장치(4710)와 반도체 장치(4735)의 높이를 일치시키는 것이 바람직하다.
전자 부품(4730)을 다른 기판에 실장하기 위하여, 패키지 기판(4732)의 바닥 부분에 전극(4733)을 제공하여도 좋다. 도 26의 (D)에서는 전극(4733)을 땜납 볼로 형성하는 예를 나타내었다. 패키지 기판(4732)의 바닥 부분에 땜납 볼을 매트릭스로 제공함으로써, BGA(Ball Grid Array) 실장을 실현할 수 있다. 또한 전극(4733)을 도전성의 핀으로 형성하여도 좋다. 패키지 기판(4732)의 바닥 부분에 도전성의 핀을 매트릭스로 제공함으로써, PGA(Pin Grid Array) 실장을 실현할 수 있다.
전자 부품(4730)은 BGA 및 PGA에 한정되지 않고, 다양한 실장 방법을 사용하여 다른 기판에 실장할 수 있다. 예를 들어 SPGA(Staggered Pin Grid Array), LGA(Land Grid Array), QFP(Quad Flat Package), QFJ(Quad Flat J-leaded package), 또는 QFN(Quad Flat Non-leaded package) 등의 실장 방법을 사용할 수 있다.
또한 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는 앞의 실시형태의 기억 장치를 구비할 수 있는 CPU에 대하여 설명한다.
도 27은, 앞의 실시형태에서 설명한 기억 장치를 일부에 사용한 CPU의 일례의 구성을 나타낸 블록도이다.
도 27에 나타낸 CPU는 기판(1190) 위에 ALU(1191)(ALU: Arithmetic logic unit, 연산 회로), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 타이밍 컨트롤러(1195), 레지스터(1196), 레지스터 컨트롤러(1197), 버스 인터페이스(1198)(Bus I/F), 재기록이 가능한 ROM(1199), 및 ROM 인터페이스(1189)(ROM I/F)를 가진다. 기판(1190)은 반도체 기판, SOI 기판, 유리 기판 등을 사용한다. ROM(1199) 및 ROM 인터페이스(1189)를 다른 칩에 제공하여도 좋다. 물론, 도 27에 나타낸 CPU는 그 구성을 간략화하여 나타낸 일례에 불과하고 실제의 CPU는 그 용도에 따라 다종다양한 구성을 가진다. 예를 들어, 도 27에 나타낸 CPU 또는 연산 회로를 포함하는 구성을 한 코어로 하고 상기 코어를 복수로 포함하고 각각의 코어가 병렬로 동작하는 구성, 즉 GPU와 같은 구성으로 하여도 좋다. 또한 CPU가 내부 연산 회로, 데이터버스 등에서 취급하는 비트 수를, 예를 들어, 8비트, 16비트, 32비트, 64비트 등으로 할 수 있다.
버스 인터페이스(1198)를 통하여 CPU에 입력된 명령은 인스트럭션 디코더(1193)에 입력되어 디코딩된 후, ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 타이밍 컨트롤러(1195)에 입력된다.
ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 타이밍 컨트롤러(1195)는 디코딩된 명령에 기초하여 각종 제어를 수행한다. 구체적으로, ALU 컨트롤러(1192)는 ALU(1191)의 동작을 제어하기 위한 신호를 생성한다. 또한 CPU의 프로그램 실행 중에, 인터럽트 컨트롤러(1194)는 외부의 입출력 장치, 주변 회로 등으로부터의 인터럽트 요구를 그 우선도, 마스크 상태 등으로부터 판단하여 처리한다. 레지스터 컨트롤러(1197)는 레지스터(1196)의 어드레스를 생성하고, CPU의 상태에 따라 레지스터(1196)의 판독 또는 기록을 수행한다.
또한 타이밍 컨트롤러(1195)는 ALU(1191), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 및 레지스터 컨트롤러(1197)의 동작의 타이밍을 제어하는 신호를 생성한다. 예를 들어, 타이밍 컨트롤러(1195)는 기준 클록 신호를 바탕으로 내부 클록 신호를 생성하는 내부 클록 생성부를 구비하고, 내부 클록 신호를 상기 각종 회로에 공급한다.
도 27에 나타낸 CPU에서는, 레지스터(1196)에 메모리 셀이 제공되어 있다. 레지스터(1196)는 예를 들어, 앞의 실시형태에서 설명한 기억 장치 등을 가져도 좋다.
도 27에 나타낸 CPU에서, 레지스터 컨트롤러(1197)는 ALU(1191)로부터의 지시에 따라, 레지스터(1196)에서의 유지 동작을 선택한다. 즉 레지스터(1196)가 가지는 메모리 셀에서 플립플롭에 의한 데이터의 유지를 수행할지 또는 용량 소자에 의한 데이터의 유지를 수행할지를 선택한다. 플립플롭에 의한 데이터의 유지가 선택되어 있는 경우, 레지스터(1196) 내의 메모리 셀에 대한 전원 전압의 공급이 수행된다. 용량 소자에서의 데이터의 유지가 선택되어 있는 경우, 용량 소자에 대한 데이터의 재기록이 수행되어, 레지스터(1196) 내의 메모리 셀에 대한 전원 전압의 공급을 정지할 수 있다.
또한 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는 앞의 실시형태에서 설명한 기억 장치를 가지는 전자 기기의 일례에 대하여 설명한다. 또한 도 28의 (A) 내지 (J), 도 29의 (A) 내지 (E)는 상기 기억 장치를 가지는 전자 부품(4700)이 각 전자 기기에 포함되어 있는 상태를 나타낸 것이다.
[휴대 전화]
도 28의 (A)에 나타낸 정보 단말기(5500)는 정보 단말기의 1종류인 휴대 전화(스마트폰)이다. 정보 단말기(5500)는 하우징(5510)과 표시부(5511)를 가지고, 입력용 인터페이스로서 터치 패널이 표시부(5511)에 제공되고, 버튼이 하우징(5510)에 제공되어 있다.
앞의 실시형태에서 설명한 기억 장치를 적용함으로써, 정보 단말기(5500)는 애플리케이션 실행 시에 생성되는 일시적인 파일(예를 들어 웹 브라우저 사용 시의 캐시 등)을 유지할 수 있다.
[웨어러블 단말기]
또한 도 28의 (B)는 웨어러블 단말기의 일례인 정보 단말기(5900)를 나타낸 것이다. 정보 단말기(5900)는 하우징(5901), 표시부(5902), 조작 버튼(5903), 용두(5904), 밴드(5905) 등을 가진다.
상술한 정보 단말기(5500)와 같이, 앞의 실시형태에서 설명한 기억 장치를 적용함으로써, 웨어러블 단말기는 애플리케이션 실행 시에 생성되는 일시적인 파일을 유지할 수 있다.
[정보 단말기]
또한 도 28의 (C)는 데스크톱형 정보 단말기(5300)를 나타낸 것이다. 데스크톱형 정보 단말기(5300)는 정보 단말기의 본체(5301)와, 디스플레이(5302)와, 키보드(5303)를 가진다.
상술한 정보 단말기(5500)와 같이, 앞의 실시형태에서 설명한 기억 장치를 적용함으로써, 데스크톱형 정보 단말기(5300)는 애플리케이션 실행 시에 생성되는 일시적인 파일을 유지할 수 있다.
또한 전자 기기로서 스마트폰, 웨어러블 단말기, 데스크톱용 정보 단말기를 예로 들어 각각 도 28의 (A) 내지 (C)에 나타내었지만, 스마트폰, 웨어러블 단말기, 데스크톱용 정보 단말기 외의 정보 단말기를 적용할 수도 있다. 스마트폰, 웨어러블 단말기, 데스크톱용 정보 단말기 외의 정보 단말기로서는 예를 들어 PDA(Personal Digital Assistant), 노트북형 정보 단말기, 워크스테이션 등이 있다.
[전자 제품]
또한 도 28의 (D)는 전자 제품의 일례로서 전기 냉동 냉장고(5800)를 나타낸 것이다. 전기 냉동 냉장고(5800)는 하우징(5801), 냉장실용 도어(5802), 냉동실용 도어(5803) 등을 가진다.
전기 냉동 냉장고(5800)에 앞의 실시형태에서 설명한 기억 장치를 적용함으로써 전기 냉동 냉장고(5800)를 예를 들어 IoT(Internet of Things)로서 이용할 수 있다. IoT를 이용함으로써, 전기 냉동 냉장고(5800)는 전기 냉동 냉장고(5800)에 저장되어 있는 식재료, 그 식재료의 소비 기한 등의 정보를 인터넷 등을 통하여 상술한 바와 같은 정보 단말기 등에 대하여 송수신할 수 있다. 또한 전기 냉동 냉장고(5800)에서는 상기 정보를 송신하는 경우에, 상기 정보를 일시 파일로서 상기 기억 장치에 유지할 수 있다.
본 일례에서는, 전자 제품으로서 전기 냉동 냉장고에 대하여 설명하였지만, 그 외의 전자 제품으로서는 예를 들어 청소기, 전자 레인지, 전기 오븐, 밥솥, 온수기, IH 조리기, 생수기, 에어컨디셔너를 포함한 냉난방 기구, 세탁기, 건조기, 오디오 비주얼 기기(audio visual appliance) 등이 있다.
[게임기]
또한 도 28의 (E)는 게임기의 일례인 휴대용 게임기(5200)를 나타낸 것이다. 휴대 게임기(5200)는 하우징(5201), 표시부(5202), 버튼(5203) 등을 가진다.
또한 도 28의 (F)는 게임기의 일례인 거치형 게임기(7500)를 나타낸 것이다. 거치형 게임기(7500)는 본체(7520)와 컨트롤러(7522)를 가진다. 또한 본체(7520)에는 무선 또는 유선으로 컨트롤러(7522)를 접속할 수 있다. 또한 도 28의 (F)에는 나타내지 않았지만, 컨트롤러(7522)는 게임의 화상을 표시하는 표시부, 버튼 외의 입력 인터페이스로서 기능하는 터치 패널이나 스틱, 회전식 손잡이, 슬라이드식 손잡이 등을 포함할 수 있다. 또한 컨트롤러(7522)의 형상은 도 28의 (F)에 나타낸 것에 한정되지 않고, 게임의 장르에 따라 다양하게 변경하여도 좋다. 예를 들어 FPS(First Person Shooter) 등의 슈팅 게임에서는, 트리거 버튼을 가지는 총 모양의 컨트롤러를 사용할 수 있다. 또한 예를 들어 음악 게임 등에서는 악기, 음악 기기 등의 형상을 가지는 컨트롤러를 사용할 수 있다. 또한 거치형 게임기는 컨트롤러를 사용하는 대신에 카메라, 심도 센서, 마이크로폰 등을 포함하고, 게임 플레이어의 제스처 및/또는 음성으로 조작되어도 좋다.
또한 상술한 게임기의 영상은 텔레비전 장치, 퍼스널 컴퓨터용 디스플레이, 게임용 디스플레이, 헤드마운트 디스플레이 등의 표시 장치에 의하여 출력할 수 있다.
앞의 실시형태에서 설명한 기억 장치를 휴대 게임기(5200) 및 거치형 게임기(7500)에 적용함으로써, 저소비 전력의 휴대 게임기(5200)를 실현할 수 있다. 또한 소비 전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
또한 앞의 실시형태에서 설명한 기억 장치를 휴대 게임기(5200) 및 거치형 게임기(7500)에 적용함으로써, 게임 중에 발생하는 연산에 필요한 일시 파일 등을 유지할 수 있다.
도 28의 (E) 및 (F)에서는, 게임기의 일례로서 휴대 게임기 및 거치형 게임기를 도시하였지만 본 발명의 일 형태의 전자 기기는 이에 한정되지 않는다. 본 발명의 일 형태의 전자 기기로서는 예를 들어 오락 시설(오락실, 놀이공원 등)에 설치되는 아케이드 게임기, 스포츠 시설에 설치되는 배팅 연습용 투구 머신 등이 있다.
[이동체]
앞의 실시형태에서 설명한 기억 장치는 이동체인 자동차, 및 자동차의 운전석 주변에 적용할 수 있다.
도 28의 (G)는 이동체의 일례인 자동차(5700)를 나타낸 것이다.
자동차(5700)의 운전석 주변에는, 속도계, 회전 속도계, 주행 거리, 연료계, 기어 상태, 에어컨디셔너의 설정 등을 표시함으로써 다양한 정보를 제공하는 계기판이 제공되어 있다. 또한 운전석 주변에는, 이들 정보를 표시하는 표시 장치가 제공되어도 좋다.
특히 상기 표시 장치는, 자동차(5700)에 제공된 촬상 장치(도시 생략)가 찍은 영상을 표시함으로써, 필러 등에 가려진 시계, 운전석의 사각 등을 보완할 수 있어 안전성을 높일 수 있다.
앞의 실시형태에서 설명한 기억 장치는 정보를 일시적으로 유지할 수 있기 때문에, 예를 들어 자동차(5700)의 자율 주행 시스템, 도로 안내, 위험 예측 등을 실행하는 시스템 등에서 필요한 일시적인 정보 유지에 상기 기억 장치를 사용할 수 있다. 또한 상기 표시 장치에 도로 안내, 위험 예측 등의 일시적인 정보를 표시하는 구성으로 하여도 좋다. 또한 자동차(5700)에 제공된 블랙박스가 찍은 영상을 유지하는 구성으로 하여도 좋다.
또한 앞에서는 이동체의 일례로서 자동차에 대하여 설명하였지만, 이동체는 자동차에 한정되지 않는다. 예를 들어 이동체로서는 전철, 모노레일, 선박, 비행체(헬리콥터, 무인 항공기(드론), 비행기, 로켓) 등도 있다.
[카메라]
앞의 실시형태에서 설명한 기억 장치는 카메라에 적용할 수 있다.
도 28의 (H)는 촬상 장치의 일례로서 디지털 카메라(6240)를 나타낸 것이다. 디지털 카메라(6240)는 하우징(6241), 표시부(6242), 조작 버튼(6243), 셔터 버튼(6244) 등을 가지고, 탈착 가능한 렌즈(6246)가 장착되어 있다. 또한 여기서 디지털 카메라(6240)는 하우징(6241)에서 렌즈(6246)를 떼어 교환할 수 있는 구성을 가지지만, 렌즈(6246)와 하우징(6241)은 일체가 되어도 좋다. 또한 디지털 카메라(6240)는 스트로보 장치, 뷰파인더 등을 별도로 장착할 수 있는 구성을 가져도 좋다.
앞의 실시형태에서 설명한 기억 장치를 디지털 카메라(6240)에 적용함으로써, 저소비 전력의 디지털 카메라(6240)를 실현할 수 있다. 또한 소비 전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
[비디오 카메라]
앞의 실시형태에서 설명한 기억 장치는 비디오 카메라에 적용할 수 있다.
도 28의 (I)는 촬상 장치의 일례로서 비디오 카메라(6300)를 나타낸 것이다. 비디오 카메라(6300)는 제 1 하우징(6301), 제 2 하우징(6302), 표시부(6303), 조작 키(6304), 렌즈(6305), 접속부(6306) 등을 가진다. 조작 키(6304) 및 렌즈(6305)는 제 1 하우징(6301)에 제공되어 있고, 표시부(6303)는 제 2 하우징(6302)에 제공되어 있다. 그리고 제 1 하우징(6301)과 제 2 하우징(6302)은 접속부(6306)에 의하여 접속되어 있고, 제 1 하우징(6301)과 제 2 하우징(6302) 사이의 각도는 접속부(6306)에 의하여 변경할 수 있다. 표시부(6303)에서의 영상을 접속부(6306)에서의 제 1 하우징(6301)과 제 2 하우징(6302) 사이의 각도에 따라 전환하는 구성으로 하여도 좋다.
비디오 카메라(6300)로 촬영한 영상을 기록하는 경우, 데이터의 기록 형식에 따른 인코드를 수행할 필요가 있다. 상술한 기억 장치를 이용함으로써, 비디오 카메라(6300)는 인코드를 할 때 발생하는 일시적인 파일을 유지할 수 있다.
[ICD]
앞의 실시형태에서 설명한 기억 장치는 ICD(implantable cardioverter-defibrillator)에 적용할 수 있다.
도 28의 (J)는 ICD의 일례를 나타낸 단면 모식도이다. ICD 본체(5400)는 배터리(5401)와, 전자 부품(4700)과, 레귤레이터와, 제어 회로와, 안테나(5404)와, 우심방에 연결되는 와이어(5402)와, 우심실에 연결되는 와이어(5403)를 적어도 가진다.
ICD 본체(5400)는 수술에 의하여 몸 안에 설치되고, 2개의 와이어는 인체의 쇄골하 정맥(5405) 및 상대정맥(5406)을 통과하여 한쪽 와이어 끝이 우심실에 설치되고, 다른 쪽 와이어 끝이 우심방에 설치되도록 한다.
ICD 본체(5400)는 페이스메이커로서의 기능을 가지고, 심박수가 규정의 범위에서 벗어난 경우에 심장 박동 조율을 수행한다. 또한 심장 박동 조율을 수행하여도 심박수가 개선되지 않는 경우(심실 빈맥이나 심실세동 등이 일어나는 경우)에는, 전기 충격에 의한 치료가 수행된다.
심장 박동 조율 및 전기 충격을 적절히 수행하기 위하여, ICD 본체(5400)는 심박수를 항상 감시할 필요가 있다. 그러므로 ICD 본체(5400)는 심박수를 검지하기 위한 센서를 가진다. 또한 ICD 본체(5400)에서는, 상기 센서 등에 의하여 취득한 심박수의 데이터, 심장 박동 조율에 의한 치료를 수행한 횟수, 시간 등을 전자 부품(4700)에 기억할 수 있다.
또한 안테나(5404)는 전력을 수신할 수 있고, 그 전력은 배터리(5401)에 충전된다. 또한 ICD 본체(5400)가 복수의 배터리를 가짐으로써, 안전성을 높일 수 있다. 구체적으로는, ICD 본체(5400)의 일부의 배터리를 사용할 수 없어도, 나머지 배터리가 기능할 수 있기 때문에, 보조 전원으로서도 기능한다.
또한 전력을 수신할 수 있는 안테나(5404)에 더하여, 생체 신호를 송신할 수 있는 안테나를 가져도 좋고, 예를 들어 맥박, 호흡수, 심박수, 체온 등의 생체 신호를 외부의 모니터 장치로 확인할 수 있는, 심장 활동을 감시하는 시스템을 구성하여도 좋다.
[PC용 확장 디바이스]
앞의 실시형태에서 설명한 기억 장치는 PC(Personal Computer) 등의 계산기, 정보 단말기용 확장 디바이스에 적용할 수 있다.
도 29의 (A)는 상기 확장 디바이스의 일례로서 정보의 저장이 가능한 칩을 포함하고, PC 외부에 장착되는, 휴대할 수 있는 확장 디바이스(6100)를 나타낸 것이다. 확장 디바이스(6100)는 예를 들어 USB(Universal Serial Bus) 등으로 PC에 접속되면, 상기 칩에 정보를 저장할 수 있다. 또한 도 29의 (A)에는 휴대할 수 있는 확장 디바이스(6100)를 나타내었지만, 본 발명의 일 형태에 따른 확장 디바이스는 이에 한정되지 않고, 예를 들어 냉각용 팬 등이 탑재된 비교적 큰 확장 디바이스이어도 좋다.
확장 디바이스(6100)는 하우징(6101), 캡(6102), USB 커넥터(6103), 및 기판(6104)을 가진다. 기판(6104)은 하우징(6101)에 수납된다. 기판(6104)에는, 앞의 실시형태에서 설명한 기억 장치 등을 구동하는 회로가 제공되어 있다. 예를 들어 기판(6104)에는 전자 부품(4700), 컨트롤러 칩(6106)이 장착되어 있다. USB 커넥터(6103)는 외부 장치와 접속하기 위한 인터페이스로서 기능한다.
[SD 카드]
앞의 실시형태에서 설명한 기억 장치는 정보 단말기, 디지털 카메라 등의 전자 기기에 장착할 수 있는 SD 카드에 적용할 수 있다.
도 29의 (B)는 SD 카드의 외관의 모식도이고, 도 29의 (C)는 SD 카드의 내부 구조의 모식도이다. SD 카드(5110)는 하우징(5111), 커넥터(5112), 및 기판(5113)을 가진다. 커넥터(5112)는 외부 장치와 접속하기 위한 인터페이스로서 기능한다. 기판(5113)은 하우징(5111)에 수납된다. 기판(5113)에는 기억 장치 및 기억 장치를 구동하는 회로가 제공되어 있다. 예를 들어 기판(5113)에는 전자 부품(4700), 컨트롤러 칩(5115)이 장착되어 있다. 또한 전자 부품(4700)과 컨트롤러 칩(5115) 각각의 회로 구성은 앞의 기재에 한정되지 않고, 상황에 따라 적절히 변경하여도 좋다. 예를 들어 전자 부품에 제공되는 기록 회로, 행 드라이버, 판독 회로 등은 전자 부품(4700)이 아니라 컨트롤러 칩(5115)에 제공되어도 좋다.
기판(5113)의 뒷면 측에도 전자 부품(4700)을 제공함으로써, SD 카드(5110)의 용량을 늘릴 수 있다. 또한 무선 통신 기능을 가지는 무선 칩을 기판(5113)에 제공하여도 좋다. 이에 의하여, 외부 장치와 SD 카드(5110) 사이에서 무선 통신을 수행할 수 있기 때문에, 데이터를 전자 부품(4700)으로부터 판독하거나 전자 부품(4700)에 기록할 수 있다.
[SSD]
앞의 실시형태에서 설명한 기억 장치는, 정보 단말기 등의 전자 기기에 장착할 수 있는 SSD(Solid State Drive)에 적용할 수 있다.
도 29의 (D)는 SSD의 외관의 모식도이고, 도 29의 (E)는 SSD의 내부 구조의 모식도이다. SSD(5150)는 하우징(5151), 커넥터(5152), 및 기판(5153)을 가진다. 커넥터(5152)는 외부 장치와 접속하기 위한 인터페이스로서 기능한다. 기판(5153)은 하우징(5151)에 수납된다. 기판(5153)에는 기억 장치 및 기억 장치를 구동하는 회로가 제공되어 있다. 예를 들어 기판(5153)에는 전자 부품(4700), 메모리 칩(5155), 컨트롤러 칩(5156)이 장착되어 있다. 기판(5153)의 뒷면 측에도 전자 부품(4700)을 제공함으로써, SSD(5150)의 용량을 늘릴 수 있다. 메모리 칩(5155)에는 작업 메모리가 포함되어 있다. 예를 들어 메모리 칩(5155)으로서는 DRAM 칩을 사용하면 좋다. 컨트롤러 칩(5156)에는 프로세서, ECC 회로 등이 포함되어 있다. 또한 전자 부품(4700)과, 메모리 칩(5155)과, 컨트롤러 칩(5156) 각각의 회로 구성은 앞의 기재에 한정되지 않고, 상황에 따라 적절히 변경하여도 좋다. 예를 들어 컨트롤러 칩(5156)에도 작업 메모리로서 기능하는 메모리를 제공하여도 좋다.
실시형태 1 또는 실시형태 2에서 설명한 반도체 장치 또는 기억 장치를, 상술한 전자 기기에 포함되는 기억 장치에 적용함으로써, 신규 전자 기기를 제공할 수 있다.
또한 본 실시형태는 본 명세서에서 나타내는 다른 실시형태와 적절히 조합할 수 있다.
HC: 회로, HC1: 회로, HC2: 회로, CP: 회로, NGE: 음전압 생성 회로, MCA: 메모리 셀 어레이, MC: 메모리 셀, M1: 트랜지스터, M2: 트랜지스터, M2B: 트랜지스터, M3: 트랜지스터, ME: 트랜지스터, FEM: 트랜지스터, C1: 용량, C1B: 용량, C2: 용량, CA: 용량, CB: 용량, FEC1: 용량, FEC1B: 용량, FEC2: 용량, VIL: 배선, VCL: 배선, VCL1: 배선, VCL2: 배선, VCLB: 배선, VGL: 배선, VGL1: 배선, VGL2: 배선, VGLB: 배선, VBL: 배선, BGL: 배선, BL: 배선, WL: 배선, WWL: 배선, RWL: 배선, WBL: 배선, RBL: 배선, SL: 배선, CL: 배선, N1: 노드, N1B: 노드, N2: 노드, N2B: 노드, NBG: 노드, SCL1: 스크라이브 라인, SCL2: 스크라이브 라인, 200: 반도체 장치, 251: 배선, 252: 배선, 261: 컨트롤 로직 회로, 262: 행 구동 회로, 263: 열 구동 회로, 264: 출력 회로, 271: 행 디코더, 272: 워드선 드라이버 회로, 280: 주변 회로, 281: 열 디코더, 282: 프리차지 회로, 283: 증폭 회로, 284: 회로, 300: 트랜지스터, 310: 기판, 310A: 기판, 312: 소자 분리층, 313: 반도체 영역, 314a: 저저항 영역, 314b: 저저항 영역, 315: 절연체, 316: 도전체, 320: 절연체, 322: 절연체, 324: 절연체, 326: 절연체, 328: 도전체, 330: 도전체, 350: 절연체, 352: 절연체, 354: 절연체, 356: 도전체, 360: 절연체, 362: 절연체, 364: 절연체, 366: 도전체, 411: 절연체, 412: 절연체, 413: 절연체, 414: 절연체, 416: 도전체, 500: 트랜지스터, 503: 도전체, 503a: 도전체, 503b: 도전체, 503A: 도전체, 510: 절연체, 512: 절연체, 514: 절연체, 516: 절연체, 518: 도전체, 519: 도전체, 520: 절연체, 520a: 절연체, 520b: 절연체, 520c: 절연체, 522: 절연체, 524: 절연체, 530: 산화물, 530a: 산화물, 530b: 산화물, 530ba: 영역, 530bb: 영역, 530bc: 영역, 540a: 도전체, 540b: 도전체, 540c: 도전체, 540d: 도전체, 540e: 도전체, 541a: 절연체, 541b: 절연체, 541c: 절연체, 541d: 절연체, 541e: 절연체, 542a: 도전체, 542b: 도전체, 543a: 산화물, 543b: 산화물, 544: 절연체, 546: 도전체, 550: 절연체, 550a: 절연체, 550b: 절연체, 552: 절연체, 553: 절연체, 554: 절연체, 560: 도전체, 560a: 도전체, 560b: 도전체, 561: 절연체, 562: 도전체, 571a: 절연체, 571b: 절연체, 574: 절연체, 576: 절연체, 580: 절연체, 581: 절연체, 582: 절연체, 586: 절연체, 600: 용량 소자, 601: 절연체, 602: 절연체, 610: 도전체, 611: 도전체, 612: 도전체, 613: 도전체, 620: 도전체, 630: 절연체, 631: 절연체, 640: 절연체, 641: 절연체, 642: 절연체, 650: 절연체, 660: 도전체, 1189: ROM 인터페이스, 1190: 기판, 1191: ALU, 1192: ALU 컨트롤러, 1193: 인스트럭션 디코더, 1194: 인터럽트 컨트롤러, 1195: 타이밍 컨트롤러, 1196: 레지스터, 1197: 레지스터 컨트롤러, 1198: 버스 인터페이스, 4700: 전자 부품, 4702: 프린트 기판, 4704: 실장 기판, 4710: 반도체 장치, 4714: 와이어, 4730: 전자 부품, 4731: 인터포저, 4732: 패키지 기판, 4733: 전극, 4735: 반도체 장치, 4800: 반도체 웨이퍼, 4800a: 칩, 4801: 웨이퍼, 4801a: 웨이퍼, 4802: 회로부, 4803: 공간, 4803a: 공간, 5110: SD 카드, 5111: 하우징, 5112: 커넥터, 5113: 기판, 5115: 컨트롤러 칩, 5150: SSD, 5151: 하우징, 5152: 커넥터, 5153: 기판, 5155: 메모리 칩, 5156: 컨트롤러 칩, 5200: 휴대 게임기, 5201: 하우징, 5202: 표시부, 5203: 버튼, 5300: 데스크톱형 정보 단말, 5301: 본체, 5302: 디스플레이, 5303: 키보드, 5400: ICD 본체, 5401: 배터리, 5402: 와이어, 5403: 와이어, 5404: 안테나, 5405: 쇄골하 정맥, 5406: 상대정맥, 5500: 정보 단말, 5510: 하우징, 5511: 표시부, 5700: 자동차, 5800: 전기 냉동 냉장고, 5801: 하우징, 5802: 냉장실용 문, 5803: 냉동실용 문, 5900: 정보 단말, 5901: 하우징, 5902: 표시부, 5903: 조작 버튼, 5904: 용두, 5905: 밴드, 6100: 확장 디바이스, 6101: 하우징, 6102: 캡, 6103: USB 커넥터, 6104: 기판, 6106: 컨트롤러 칩, 6240: 디지털 카메라, 6241: 하우징, 6242: 표시부, 6243: 조작 버튼, 6244: 셔터 버튼, 6246: 렌즈, 6300: 비디오 카메라, 6301: 제 1 하우징, 6302: 제 2 하우징, 6303: 표시부, 6304: 조작 키, 6305: 렌즈, 6306: 접속부, 7500: 거치형 게임기, 7520: 본체, 7522: 컨트롤러
Claims (8)
- 반도체 장치로서,
제 1 트랜지스터와, 제 2 트랜지스터와, 강유전 커패시터와, 제 1 용량 소자를 가지고,
상기 제 1 트랜지스터의 제 1 게이트는 상기 강유전 커패시터의 제 1 단자에 전기적으로 접속되고,
상기 제 1 트랜지스터의 제 1 단자는 상기 제 1 트랜지스터의 제 2 게이트와 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,
상기 제 2 트랜지스터의 제 2 단자는 상기 강유전 커패시터의 제 2 단자와 상기 제 1 용량 소자의 제 1 단자에 전기적으로 접속되어 있는, 반도체 장치. - 제 1 항에 있어서,
상기 강유전 커패시터는 유전체를 가지고,
상기 유전체는 하프늄 및 지르코늄 중 한쪽 또는 양쪽을 포함하는 산화물을 가지는, 반도체 장치. - 반도체 장치로서,
제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 강유전 커패시터와, 제 2 강유전 커패시터를 가지고,
상기 제 1 트랜지스터의 제 1 게이트는 상기 제 1 강유전 커패시터의 제 1 단자에 전기적으로 접속되고,
상기 제 1 트랜지스터의 제 1 단자는 상기 제 1 트랜지스터의 제 2 게이트와 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되고,
상기 제 2 트랜지스터의 제 2 단자는 상기 제 1 강유전 커패시터의 제 2 단자와 상기 제 2 강유전 커패시터의 제 1 단자에 전기적으로 접속되어 있는, 반도체 장치. - 제 3 항에 있어서,
상기 제 1 강유전 커패시터 및 상기 제 2 강유전 커패시터 각각은 유전체를 가지고,
상기 유전체는 하프늄 및 지르코늄 중 한쪽 또는 양쪽을 포함하는 산화물을 가지는, 반도체 장치. - 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
제 2 용량 소자를 가지고,
상기 제 2 용량 소자의 제 1 단자는 상기 제 1 트랜지스터의 제 1 단자와 상기 제 2 트랜지스터의 제 1 단자에 전기적으로 접속되어 있는, 반도체 장치. - 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 2 트랜지스터의 제 2 게이트는 상기 제 2 트랜지스터의 제 1 게이트에 전기적으로 접속되어 있는, 반도체 장치. - 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
제 3 트랜지스터를 포함하는 메모리 셀을 가지고,
상기 제 3 트랜지스터의 제 1 게이트 및 제 2 게이트 중 한쪽은 상기 제 1 트랜지스터의 제 1 단자에 전기적으로 접속되어 있는, 반도체 장치. - 전자 기기로서,
제 1 항 내지 제 7 항 중 어느 한 항에 따른 반도체 장치와,
하우징을 가지는, 전자 기기.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2020-149505 | 2020-09-06 | ||
| JP2020149505 | 2020-09-06 | ||
| PCT/IB2021/057699 WO2022049448A1 (ja) | 2020-09-06 | 2021-08-23 | 半導体装置、及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230058645A true KR20230058645A (ko) | 2023-05-03 |
Family
ID=80490684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237008306A KR20230058645A (ko) | 2020-09-06 | 2021-08-23 | 반도체 장치 및 전자 기기 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230317125A1 (ko) |
| JP (1) | JPWO2022049448A1 (ko) |
| KR (1) | KR20230058645A (ko) |
| CN (1) | CN116018644A (ko) |
| WO (1) | WO2022049448A1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120063208A1 (en) | 2010-09-13 | 2012-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092533A (ja) * | 2001-09-18 | 2003-03-28 | Matsushita Electric Ind Co Ltd | 半導体回路及びその駆動方法 |
| KR102613318B1 (ko) * | 2015-12-28 | 2023-12-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
-
2021
- 2021-08-23 KR KR1020237008306A patent/KR20230058645A/ko unknown
- 2021-08-23 CN CN202180054265.8A patent/CN116018644A/zh active Pending
- 2021-08-23 JP JP2022546727A patent/JPWO2022049448A1/ja active Pending
- 2021-08-23 US US18/043,103 patent/US20230317125A1/en active Pending
- 2021-08-23 WO PCT/IB2021/057699 patent/WO2022049448A1/ja active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120063208A1 (en) | 2010-09-13 | 2012-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
Non-Patent Citations (4)
| Title |
|---|
| K. Kato et al., "Evaluation of Off-State Current Characteristics of Transistor Using Oxide Semiconductor Material, Indium-Gallium-Zinc Oxide," Jpn. J. Appl. Phys., vol. 51, 021201(2012). |
| S. Amano et al., "Low Power LC Display Using In-Ga-Zn-Oxide TFTs Based on Variable Frame Frequency," SID Symp. Dig. Papers, vol.41, pp.626-629(2010). |
| S. Yamazaki et al., "Properties of crystalline In-Ga-Zn-oxide semiconductor and its transistor characteristics," Jpn. J. Appl. Phys., vol. 53, 04ED18(2014). |
| T. Ishizu et al., "Embedded Oxide Semiconductor Memories: A Key Enabler for Low-Power ULSI," ECS Tran., vol. 79, pp. 149-156(2017). |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022049448A1 (ja) | 2022-03-10 |
| JPWO2022049448A1 (ko) | 2022-03-10 |
| CN116018644A (zh) | 2023-04-25 |
| US20230317125A1 (en) | 2023-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20220158241A (ko) | 기억 장치 및 전자 기기 | |
| KR20220128347A (ko) | 반도체 장치, 반도체 장치의 구동 방법, 및 전자 기기 | |
| KR20220050134A (ko) | 메모리 셀 및 기억 장치 | |
| KR20230058645A (ko) | 반도체 장치 및 전자 기기 | |
| WO2023144652A1 (ja) | 記憶装置 | |
| US20240029774A1 (en) | Driving Method of Semiconductor Device | |
| WO2023144653A1 (ja) | 記憶装置 | |
| US20230337439A1 (en) | Semiconductor device and electronic device | |
| US20240029773A1 (en) | Driving method of semiconductor device | |
| US20230326503A1 (en) | Semiconductor device and electronic device | |
| US20230377625A1 (en) | Semiconductor device and method for driving semiconductor device | |
| US20230380175A1 (en) | Semiconductor device and electronic device | |
| WO2022064304A1 (ja) | 半導体装置の駆動方法 | |
| US20230298650A1 (en) | Driving method of semiconductor device | |
| WO2023047229A1 (ja) | 半導体装置、記憶装置、及び電子機器 | |
| US20230335173A1 (en) | Semiconductor device and electronic device | |
| WO2022106956A1 (ja) | 半導体装置 | |
| US20230397427A1 (en) | Semiconductor device and electronic device | |
| KR20240066264A (ko) | 반도체 장치 | |
| JP2023010639A (ja) | 半導体装置 | |
| CN115443505A (zh) | 半导体装置 | |
| KR20230041967A (ko) | 반도체 장치 | |
| KR20220057593A (ko) | 반도체 장치 |