KR20210072007A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210072007A
KR20210072007A KR1020217011684A KR20217011684A KR20210072007A KR 20210072007 A KR20210072007 A KR 20210072007A KR 1020217011684 A KR1020217011684 A KR 1020217011684A KR 20217011684 A KR20217011684 A KR 20217011684A KR 20210072007 A KR20210072007 A KR 20210072007A
Authority
KR
South Korea
Prior art keywords
light emitting
light
substrate
type semiconductor
layer
Prior art date
Application number
KR1020217011684A
Other languages
English (en)
Inventor
이정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20210072007A publication Critical patent/KR20210072007A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치를 제공한다. 표시 장치는, 유연성 기판, 기판 상에서 서로 이격된 복수의 발광 소자들, 및 발광 소자들 사이를 채우며, 발광 소자들 각각의 일부를 덮어 광 추출면들을 각각 정의하는 광 차단막을 포함하되, 광 추출면들 사이 거리가 서로 동일하다.

Description

표시 장치
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 유연성 표시 장치에 관한 것이다.
통상적으로, 표시 장치는 광을 이용한 화상을 표시하는 디스플레이 패널 및 디스플레이 패널에 광을 제공하는 백라이트 유닛을 포함한다. 디스플레이 패널은 스위칭 소자, 화소 전극, 공통 전극 및 컬러층을 포함하는 다수의 화소 셀들을 포함한다. 디스플레이 패널로는 액정 디스플레이 패널이 일반적으로 이용되고 있다. 백라이트 유닛이 제공하는 광이 액정 및 컬러층을 통과하고 광의 가변 혼색에 의해서 표시 장치가 컬러 이미지를 표시할 수 있다. 이때 컬러 이미지를 표시하기 위한 컬러층은 예를 들어, 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터를 포함한다. 그리고 컬러 필터를 통과한 광의 혼합에 의해 다양한 컬러를 표현한다. 즉, 이미지 표현을 위한 다양한 컬러 광을 구현하기 위해서는 컬러 필터가 필요하다.
또한, 액정을 이용하기 때문에 편광이 필요하고, 이에 따라 편광 필터가 사용되며 다양한 광학 필름이 요구된다. 이러한 다양한 부품들에 의해 표시 장치가 두꺼워지며 중량화된다.
본원 발명이 해결하고자 하는 과제는 액정, 백라이트 유닛, 편광 필터 및 컬러 필터 등의 부품 생략이 가능한 복수의 발광 다이오드들을 포함하는 표시 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 유연성 기판, 상기 기판 상에서 서로 이격된 복수의 발광 소자들, 및 상기 발광 소자들 사이를 채우며, 상기 발광 소자들 각각의 일부를 덮어 광 추출면들을 각각 정의하는 광 차단막을 포함하되, 상기 광 추출면들 사이 거리가 서로 동일한다.
실시예들에 따르면, 상기 발광 소자들은 제1 방향으로 제1 거리 서로 이격되고, 상기 제1 방향과 수직인 제2 방향으로 제2 거리 서로 이격되되, 상기 제1 거리는 상기 제2 거리와 동일하거나 클 수 있다.
실시예들에 따르면, 상기 기판은 상기 제1 방향으로 롤링될 수 있다.
실시예들에 따르면, 상기 제1 거리가 상기 제2 거리보다 클 경우, 상기 광 차단막이 상기 제1 방향으로 상기 발광 소자를 덮는 영역보다 상기 제2 방향으로 상기 발광 소자를 덮는 영역이 더 클 수 있다.
실시예들에 따르면, 상기 표시 장치는, 상기 발광 소자들과 공통으로 전기적으로 연결되는 공통 회로를 더 포함하되, 상기 공통 회로는 상기 기판에서 메쉬(mesh structure) 구조를 가질 수 있다.
실시예들에 따르면, 상기 표시 장치는, 상기 기판 상에서 상기 발광 소자들을 덮으며 가시광을 투과시키는 물질을 포함하는 보호층을 더 포함할 수 있다.
실시예들에 따르면, 상기 기판의 경도는 상기 발광 소자들 각각의 경도보다 작을 수 있다.
실시예들에 따르면, 상기 발광 소자들 각각은, 상기 기판 상에 수평하게 서로 이격된 제1 발광부, 제2 발광부, 및 제3 발광부를 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자들 각각은, 상기 기판 상에 수직 적층된 제1 발광부, 제2 발광부, 및 제3 발광부를 포함할 수 있다.
실시예들에 따르면, 상기 제3 발광부가 상기 제2 발광부보다 작은 폭을 가지며, 상기 제2 발광부가 상기 제1 발광부보다 작은 폭을 가질 수 있다.
실시예들에 따르면, 상기 발광 소자들 각각은, 상기 기판의 일 면에서 위로 갈수록 좁아지는 폭을 가질 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 표시 장치에 따르면, 유연한 기판 상에 복수의 발광부들을 포함하는 복수의 발광 소자들을 배치함으로써, 적은 전력으로 고효율의 광을 추출할 수 있어, 다양한 전자 장치에 적용될 수 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 평면도들이다.
도 2a는 본 발명의 일 실시예에 따르면 발광 소자를 설명하기 위한 평면도이다.
도 2b는 도 2a의 발광 소자를 A-A'으로 절단한 단면도이다.
도 2c는 도 2a의 발광 소자를 B-B'으로 절단한 단면도이다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도들이다.
도 4a 및 도 4b는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도들이다.
도 5a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 5b는 도 5a의 발광 소자를 A-A'으로 절단한 단면도이다.
도 6a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 6b는 도 6a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도이다.
도 7a 내지 도 12a는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 평면도이다.
도 7b 내지 도 12b는 도 7a 내지 도 12a의 발광 소자를 A-A'으로 절단한 단면도들이다.
도 7c 내지 도 12c는 도 7a 내지 도 12a의 발광 소자를 B-B'으로 절단한 단면도들이다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따라 제조된 발광 소자들을 실장 기판에 실장하는 방법을 설명하기 위한 단면도들이다.
도 14 및 도 15는 본 발명의 실시예들에 따른 표시 장치가 적용된 전자 장치들을 도시한다.
발명의 실시를 위한 최선의 형태
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다.
또한, 본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 표시 장치에 대해 상세히 설명한다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 평면도들이다. 도 2a는 본 발명의 일 실시예에 따르면 발광 소자를 설명하기 위한 평면도이고, 도 2b는 도 2a의 발광 소자를 A-A'으로 절단한 단면도이고, 도 2c는 도 2a의 발광 소자를 B-B'으로 절단한 단면도이다. 도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도들이다. 도 4a 및 도 4b는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 단면도들이다.
도 1a, 도 1b, 도 1c, 도 2a, 도 2b, 도 2c, 도 3a, 도 3b, 도 4a, 및 도 4b를 참조하면, 표시 장치는, 기판(SUB) 및 기판(SUB) 상에 배치된 복수의 발광 소자들(LED)을 포함할 수 있다. 도 1a 및 도 1b는 표시 장치에서, 복수의 발광 소자들(LED) 각각의 제1 면을 바라본 평면도이고, 도 1c는 표시 장치에서, 발광 소자들(LED) 각각의 제2 면에 대향하는 타 면에서 바라본 평면도이다. 발광 소자들(LED) 각각의 제2 면은 기판(SUB)과 마주하는 면일 수 있다.
기판(SUB)은 연성(flexibility) 및 가시광 투과 특성을 갖는 플라스틱 기판(SUB)을 포함할 수 있다. 플라스틱 기판(SUB)은 polyethylene terephthalate (PET) 또는 polyethylene naphthalate (PEN)과 같은 폴리에스터 수지(polyester resin), 폴리아크릴로니트릴 수지(polyacrylonitrile resin), 폴리이미드 수지(polyimide resin), 폴리메틸 메타아크릴레이트 수지(polymethyl methacrylate resin), 폴리카르보네이트(polycarbonate, PC) 수지, 폴리에테르설폰(polyethersulfone, PES) 수지, 폴리마이드 수지(polyamide resin), 시클로올레핀 수지(cycloolefin resin), 폴리스틸렌 수지(polystyrene resin), 폴리아미드 이미드 수지(polyamide imide resin), 폴리에테르이미드 수지(polyether imide resin), 폴리디메틸실록산(polymethyl siloxane, PDMS) 수지, 폴리에테르에테르케톤(polyetheretherketone, PEEK) 수지, 및 폴리비닐클로라이드 수지(polyvinylchloride resin) 중 적어도 하나를 포함할 수 있다. 그러나, 플라스틱 기판(SUB)을 상기의 물질로 한정하지는 않는다.
일 실시예에 따르면, 기판(SUB)은 제1 방향(DR1)으로 롤링(rolling)될 수 있다.
기판(SUB)의 제1 면 상에 복수의 발광 소자들(LED) 각각은 제1 방향(DR1)으로 제1 거리(DT1) 이격되어 배치되고 제1 방향(DR1)과 수직인 방향으로 제2 방향(DR2)으로 제2 거리(DT2) 이격되어 배치될 수 있다. 일 실시예에 따르면, 제1 거리(DT1)가 제2 거리(DT2)보다 클 수 있다. 이 경우, 발광 소자들(LED)이 제1 방향(DR1)으로 더 크게 이격됨으로써, 기판(SUB)이 제1 방향(DR1)으로 롤링되기 용이할 수 있다. 다른 실시예에 따르면, 제1 거리(DT1)는 제2 거리(DT2)와 실질적으로 동일할 수 있다.
발광 소자들(LED) 사이 제1 거리(DT1) 및 제2 거리(DT2)는 발광 소자(LED) 각각의 선폭(critical dimension: CD)의 8배 내지 15배일 수 있다. 발광 소자(LED)의 선폭은 50 내지 80um일 수 있다.
일 실시예에 따르면, 기판(SUB)은 제1 경도를 가지며, 발광 소자들(LED) 각각은 제2 경도를 가질 수 있다. 제1 경도는 제2 경도보다 작을 수 있다. 50 내지 80um의 매우 작은 선폭을 갖는 발광 소자들(LED) 사이 제1 거리(DT1) 및 제2 거리(DT2)가 충분히 이격되기 때문에 발광 소자들(LED)이 기판(SUB)보다 단단한 재질로 이루어진다고 해도, 기판(SUB)이 롤링되고 휘어져도 발광 소자들(LED)이 깨지는 등 손상되는 것을 방지할 수 있다.
도 1a에 도시된 일 실시예에 따르면, 표시 장치는, 기판(SUB) 상에서 발광 소자들(LED) 사이를 채우며 발광 소자들(LED)을 덮는 보호층(PRT)을 더 포함할 수 있다. 보호층(PRT)은 가시광을 투과하며 유연한 물질을 포함할 수 있다. 보호층(PRT)은 실리콘계 수지를 포함할 수 있으며, 구체적으로, 실록산계 수지와 같은 실리콘계 수지 또는 에폭시 수지를 포함할 수 있다. 예컨대, 보호층(PRT)은 PDMS을 포함할 수 있다. 이 경우, 발광 소자들(LED) 각각의 발광 영역(LEA)은 광 추출 영역(LEX)과 동일할 수 있다. 발광 영역(LEA)은 발광 소자(LED)가 광을 발생하는 영역이며, 광 추출 영역(LEX)은 발광 영역(LEA)에서 발생한 광이 외부로 추출되는 영역을 의미한다. 발광 영역(LEA) 및 광 추출 영역(LEX)은 기판의 일 면을 기준으로 한다. 일 예로, 발광 소자들(LED) 사이 제1 거리(DT1) 및 제2 거리(DT2)가 동일할 경우, 광 추출 영역들(LEX) 사이의 거리는 동일할 수 있다. 다른 예로, 발광 소자들(LED) 사이 제1 거리(DT1)가 제2 거리(DT2)보다 클 경우, 광 추출 영역들(LEX) 사이 거리는 발광 소자들(LED) 사이 거리에 따라 서로 상이할 수 있다.
도 1b에 도시된 다른 실시예에 따르면, 표시 장치는, 기판(SUB) 상에서 발광 소자들(LED) 사이를 채우며 발광 소자들(LED) 각각의 일부를 덮는 광 차단막(LS)를 더 포함할 수 있다. 광 차단막(LS)은 절연 특성을 가지며 광을 흡수 또는 차단하는 물질을 포함할 수 있다. 예컨대, 광 차단막(LS)은 포토레지스트 또는 블랙 매트릭스(black matrix)를 포함할 수 있다. 광 차단막(LS)이 형성되지 않은 부분은 보호층(PRT)에 의해 보호될 수 있다. 이 경우, 광 차단막(LS)에 의해 각 발광 소자의 광 추출 영역은 발광 영역보다 작을 수 있다. 따라서, 발광 소자들(LED) 각각으로부터 발생되는 광의 명암비(contrast)를 증가시킬 수 있다.
도 1b를 계속 참조하면, 발광 소자들(LED)에서, 제1 거리(DT1)가 제2 거리(DT2)보다 클 경우, 광 차단막(LS)은 제1 방향(DR1)으로 발광 소자(LED)를 덮는 영역보다 제2 방향(DR2)으로 발광 소자(LED)를 덮는 영역이 클 수 있다. 일 예로, 광 차단막(LS)은 제1 방향(DR1)으로 발광 소자(LED)를 노출시키나, 제2 방향(DR2)으로 발광 소자(LED)의 일부(즉, 제1 거리(DT1) 및 제2 거리(DT2)의 차이만큼)를 덮어, 광 추출 영역들(LEX)이 제1 거리(DT1) 등간격으로 이격될 수 있다. 이와 같이, 광 추출 영역들(LEX) 사이는 등간격 이격되면, 발광 소자들(LED)을 포함하는 표시 장치는 전반적으로 균일한 광을 발생시킬 수 있다.
도 2a, 도 2b, 도 2c, 도 3a 및 도 3b에 도시된 일 실시예에 따르면, 발광 소자들(LED) 각각은 수직 적층된 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 포함할 수 있다. 일 실시예에 따르면, 제1 발광부(LE1)는 파장이 가장 짧은 광을 발광시키고, 제2 발광부(LE2)는 제1 발광부(LE1)로부터 발생되는 광의 파장보다 길고 제3 발광부(LE3)로부터 발생되는 광의 파장보다 짧은 파장의 광을 발생시키고, 제3 발광부(LE3)는 파장이 가장 긴 광을 발생시킬 수 있다. 일 예로, 제1 발광부(LE1)는 청색광을 발광하고, 제2 발광부(LE2)는 녹색광을 발광하며, 제3 발광부(LE3)는 적색광을 발광할 수 있다. 그러나, 제1 내지 제3 발광부(LE1, LE2, LE3) 각각이 출사하는 광의 컬러는 이에 한정되는 것은 아니며, 다양하게 변경될 수 있다. 예를 들어, 제1 내지 제3 발광부(LE1, LE2, LE3)는 순차적으로 적색광, 청색광, 및 녹색광을 출사할 수 있다. 또는 제1 내지 제3 발광부(LE1, LE2, LE3) 각각이 서로 다른 광을 출사할 수 있으나, 일부는 동일한 광을 출사할 수도 있다.
제1 발광부(LE1)는 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)을 포함할 수 있다. 제2 발광부(LE2)는 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 오믹층(208)을 포함할 수 있다. 제3 발광부(LE3)는 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 오믹층(308)을 포함할 수 있다.
제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302) 각각은 Si이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 p형 반도체층(106), 제2 p형 반도체층(206), 및 제3 p형 반도체층(306) 각각은 Mg가 도핑된 질화갈륨계 반도체층일 수 있다. 제1 활성층(104), 제2 활성층(204), 및 제3 활성층(304) 각각은 다중양자우물구조(Multi Quantum Well: MQW)을 포함할 수 있고, 원하는 피크 파장의 광을 방출하도록 그 조성비가 결정될 수 있다. 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308) 각각은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc Tin Oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나 투명 산화물층(Transparent Conductive Oxide: TCO)이 사용될 수 있다. 제1 발광부(LE1)는 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)이 순차적으로 적층되고, 제2 발광부(LE2)는 제2 오믹층(208), 제2 p형 반도체층(206), 제2 활성층(204), 및 제2 n형 반도체층(202)이 순차적으로 적층되며, 제3 발광부(LE3)는 제3 오믹층(308), 제3 p형 반도체층(306), 제3 활성층(304), 및 제3 n형 반도체층(302)이 순차적으로 적층될 수 있다. 일 실시예에 따르면, 제2 발광부(LE2)는 제1 발광부(LE1)보다 작은 평면적을 가지며, 제3 발광부(LE3)는 제2 발광부(LE2)보다 작은 평면적을 가질 수 있다. 일 예로, 제1 발광부(LE1)는 제1 n형 반도체층(102)의 일부를 노출시키도록 제1 활성층(104), 제1 p형 반도체층(106) 및 제1 오믹층(108)이 식각된 구조를 가질 수 있다. 제2 발광부(LE2)는 제1 발광부(LE1)의 제1 오믹층(108)을 노출시키도록 제1 발광부(LE1)보다 작은 평면적을 가지며, 또한, 제2 오믹층(208)의 일부를 노출시키도록 제2 p형 반도체층(206), 제2 활성층(204), 및 제2 n형 반도체층(202)이 식각된 구조를 가질 수 있다. 제3 발광부(LE3)는 제2 n형 반도체층(202)을 노출시키도록 제2 발광부(LE2)보다 작은 평면적을 가지며, 또한, 제3 오믹층(308)의 일부를 노출시키도록 제3 p형 반도체층(306), 제3 활성층(304), 및 제3 n형 반도체층(302)이 식각된 구조를 가질 수 있다.
발광 소자(LED)는, 제1 n형 반도체층(102)과 전기적으로 연결되는 제1 패드(PD1), 제2 n형 반도체층(202)과 전기적으로 연결되는 제2 패드(PD2), 제3 n형 반도체층(302)과 전기적으로 연결되는 제3 패드(PD3), 및 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)과 전기적으로 공통으로 연결되는 공통 패드(CPD)를 더 포함할 수 있다. 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각은 Au, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Hf, Cr, Ti, 및 Cu으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 상기 금속의 합금을 포함할 수 있다.
본 실시예에서는 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)이 공통 패드(CPD)에 전기적으로 연결되는 것을 예시적으로 설명하였으나, 제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302)이 공통 패드(CPD)에 전기적으로 연결될 수도 있다.
발광 소자(LED)는 제1 발광부(LE1) 및 제2 발광부(LE2) 사이에서 제1 발광부(LE1) 및 제2 발광부(LE2)를 접착시키는 제1 접착부(AD1)와, 제2 발광부(LE2) 및 제3 발광부(LE3) 사이에서 제2 발광부(LE2) 및 제3 발광부(LE3)를 접착시키는 제2 접착부(AD2)를 더 포함할 수 있다. 제1 접착부(AD1) 및 제2 접착부(AD2) 각각은 절연성을 가지며 가시광을 투과시키고 접착 특성을 갖는 물질을 포함할 수 있다. 제1 접착부(AD1) 및 제2 접착부(AD2) 각각은 글래스(glass), 폴리머(polymer), 레지스트(resist) 또는 폴리이미드(polyimide)등을 포함할 수 있다. 예컨대, 제1 접착부(AD1) 및 제2 접착부(AD2) 각각은 SOG(Spin On Glass), BCB(benzocyclobutene), HSQ(hydrogen silsesquioxane), 또는 SU-8 포토레지스트를 포함할 수 있다.
선택적으로, 발광 소자(LED)는, 제1 발광부(LE1) 및 제2 발광부(LE2) 사이에 배치되는 제1 컬러 필터(CF1)와, 제2 발광부(LE2) 및 제3 발광부(LE3) 사이에 배치되는 제2 컬러 필터(CF2)를 더 포함할 수 있다. 제1 컬러 필터(CF1)는 제1 발광부(LE1)로부터 발생된 광이 제2 발광부(LE2) 및 제3 발광부(LE3) 각각으로 영향을 미치지 않도록 제1 발광부(LE1)로부터 발생된 광은 반사시키고, 제2 발광부(LE2) 및 제3 발광부(LE3) 각각으로부터 발생된 광은 통과시킬 수 있다. 제2 컬러 필터(CF2)는 제1 발광부(LE1) 및 제2 발광부(LE2)로 각각으로부터 발생된 광이 제3 발광부(LE3)로 영향을 미치지 않도록 제1 발광부(LE1) 및 제2 발광부(LE2) 각각으로 발생된 광은 반사시키고, 제3 발광부(LE3)로부터 발생된 광을 통과시킬 수 있다. 제1 컬러 필터(CF1) 및 제2 컬러 필터(CF2) 각각은 TiO2 및 SiO2가 교번 적층된 구조를 갖는 분산 드래그 반사경(Distributed Bragg Reflector, DBR)을 포함할 수 있다. 예컨대, 제2 컬러 필터(CF2)의 TiO2 및 SiO2가 교번되는 순서 또는 횟수는 제1 컬러 필터(CF1)의 TiO2 및 SiO2가 교번되는 순서 및 횟수와 상이할 수 있다.
발광 소자(LED)는, 제1 n형 반도체층(102)과 전기적으로 접촉하는 제1 콘택 패턴(CT1), 제1 콘택 패턴(CT1)과 전기적으로 접촉하며 제1 n형 반도체층(102)의 평평한 상부로 연장하는 제1 연장 패턴(EL1), 및 제1 연장 패턴(EL1)과 제1 패드(PD1) 사이를 전기적으로 연결하는 제1 관통 패턴(VA1)을 더 포함할 수 있다. 제2 n형 반도체층(202)과 전기적으로 접촉하는 제2 콘택 패턴(CT2), 제2 콘택 패턴(CT2)과 전기적으로 접촉하며 제1 n형 반도체층(102)의 평평한 상부로 연장하는 제2 연장 패턴(EL2), 및 제2 연장 패턴(EL2)과 제2 패드(PD2) 사이를 전기적으로 연결하는 제2 관통 패턴(VA2)을 더 포함할 수 있다. 제3 n형 반도체층(302)과 전기적으로 접촉하는 제3 콘택 패턴(CT3), 제3 콘택 패턴(CT3)과 전기적으로 접촉하며 제1 n형 반도체층(102)의 평평한 상부로 연장하는 제3 연장 패턴(EL3), 및 제3 연장 패턴(EL3)과 제3 패드(PD3) 사이를 전기적으로 연결하는 제3 관통 패턴(VA3)을 더 포함할 수 있다. 제1 오믹층(108) 및 제2 오믹층(208)과 전기적으로 접촉하는 제1 공통 콘택 패턴(CCT1), 제3 오믹층(308)과 전기적으로 연결하는 제2 공통 콘택 패턴(CCT2), 제1 공통 콘택 패턴(CCT1) 및 제2 공통 콘택 패턴(CCT2)과 전기적으로 접촉하며 제1 n형 반도체층(102)의 평평한 상부로 연장하는 공통 연장 패턴(CEL), 및 공통 연장 패턴(CEL)과 공통 패드(CPD) 사이를 전기적으로 연결하는 공통 관통 패턴(CVA)을 더 포함할 수 있다. 이 경우, 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각은 제3 발광부(LE3)와 기판(SUB) 사이에 배치될 수 있다.
도 2a, 도 2b, 도 2c, 도 3a 및 도 3b를 참조하면, 제1 관통 패턴(VA1), 제2 관통 패턴(VA2), 제3 관통 패턴(VA3), 및 공통 관통 패턴(CVA)은 평평한 제1 n형 반도체층(102)으로 연장된 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL) 상에 배치됨으로써, 서로 동일한 높이(height)를 가질 수 있다. 따라서, 제1 관통 패턴(VA1), 제2 관통 패턴(VA2), 제3 관통 패턴(VA3), 및 공통 관통 패턴(CVA) 각각을 통해 제1 n형 반도체층(102), 제2 n형 반도체층(202), 제3 n형 반도체층(302) 각각과, 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)으로 보다 안정적으로 필요한 전류가 제공될 수 있다. 일 실시예에 따르면, 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각은 발광 소자(LED)를 덮는 패시베이션막(PVT)으로 연장될 수 있다. 따라서, 발광 소자(LED)의 크기가 작아서, 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3) 및 공통 패드(CPD)의 위치 또는 크기가 실장하기 위한 기판(SUB)에 적합하지 않을 경우, 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD)를 패시베이션막(PVT) 상에서 연장시켜 목적하는 기판(SUB)에 용이하게 실장할 수 있다.
도 1a, 도 1b, 도 2a, 도 2b, 도 2c, 도 3a 및 도 3b를 참조하면, 제3 발광부들(LE3) 각각이 기판(SUB)과 마주하도록 배치되고, 제1 발광부들(LE1) 각각의 일 면이 발광 영역(LEA)을 포함할 수 있다. 도 2a, 도 2b, 및 도 2c에 도시된 일 실시예에 따르면, 발광 소자들(LED) 각각은 보호층(PRT)에 의해 서로 절연될 수 있다. 도 3a 및 도 3b에 도시된 다른 실시예에 따르면, 표시 장치는 발광 소자들(LED) 사이를 채우고 발광 소자들(LED) 각각의 제1 발광부(LE1)의 일 면의 일부를 덮는 광 차단막(LS)을 더 포함할 수 있다. 제1 발광부(LE1)의 제1 n형 반도체층(102)의 폭이 발광 영역(LEA)일 수 있다. 광 차단막(LS)는 발광 영역(LEA)의 일부를 덮으며, 광 추출 영역(LEX)을 정의할 수 있다. 이 경우, 광 추출 영역(LEX)은 발광 영역(LEA)보다 작을 수 있다. 광 차단막(LS)이 발광 소자들(LED) 각각의 제1 면의 일부를 덮어 광이 추출되는 면의 면적을 감소시켜, 발광 소자들(LED) 각각으로부터 발생되는 광의 명암비(contrast)를 증가시킬 수 있다.
도 4a 및 도 4b에 도시된 다른 실시예에 따르면, 발광 소자(LED)는, 제1 n형 반도체층(102)과 전기적으로 접촉하는 제1 콘택 패턴(CT1) 및 제1 콘택 패턴(CT1)과 전기적으로 접촉하며 발광 소자(LED)의 제3 발광부(LE3)로부터 제1 발광부(LE1)까지 연장하는 제1 연장 패턴(EL1)을 더 포함할 수 있다. 제2 n형 반도체층(202)과 전기적으로 접촉하는 제2 콘택 패턴(CT2) 및 제2 콘택 패턴(CT2)과 전기적으로 접촉하며 제3 발광부(LE3)로부터 제1 발광부(LE1)까지 연장하는 제2 연장 패턴(EL2)을 더 포함할 수 있다. 제3 n형 반도체층(302)과 전기적으로 접촉하는 제3 콘택 패턴(CT3) 및 제3 콘택 패턴(CT3)과 전기적으로 접촉하며 발광 소자(LED)의 제3 발광부(LE3)로부터 제1 발광부(LE1)까지 연장하는 제3 연장 패턴(EL3)을 더 포함할 수 있다. 제1 오믹층(108) 및 제2 오믹층(208)과 전기적으로 접촉하는 제1 공통 콘택 패턴(CCT1), 제3 오믹층(308)과 전기적으로 접촉하는 제2 공통 콘택 패턴(CCT2), 및 제1 공통 콘택 패턴(CCT1) 및 제2 공통 콘택 패턴(CCT2)과 전기적으로 접촉하며 발광 소자(LED)의 제3 발광부(LE3)로부터 제1 발광부(LE1)까지 연장하는 공통 연장 패턴(CEL)을 더 포함할 수 있다. 이 경우, 제1 발광부들(LE1)이 기판(SUB)과 마주하며, 제1 발광부들(LE1)과 마주하는 기판(SUB)의 일 면에 대향하는 타 면이 광 추출면을 포함할 수 있다.
도 4a 및 도 4b에 도시된 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL) 각각은 Au, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Hf, Cr, Ti, 및 Cu으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 상기 금속의 합금을 포함할 수 있다. 상기의 금속을 포함하는 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL)이 발광 소자(LED)의 제3 발광부(LE3)로부터 제1 발광부(LE1)까지 연장하여 발광 소자(LED)의 측면에 배치됨으로써, 광 차단막으로 기능할 수 있다. 또한, 제1 발광부(LE1)로부터 제3 발광부(LE3)로 갈수록 작아지는 폭을 가질 수 있다. 따라서, 복수의 발광 소자들(LED)이 배치된 기판(SUB)을 용이하게 롤링할 수 있다.
표시 장치는, 제1 패드들(PD1), 제2 패드들(PD2), 제3 패드들(PD3), 및 공통 패드들(CPD) 각각과 전기적으로 연결되는 제1 기판 패드들(SPD1), 제2 기판 패드들(SPD2), 제3 기판 패드들(SPD3), 및 공통 기판 패드들(SCPD)을 더 포함할 수 있다. 제1 기판 패드들(SPD1), 제2 기판 패드들(SPD2), 제3 기판 패드들(SPD3), 및 공통 기판 패드들(SCPD) 각각은 제1 패드들(PD1), 제2 패드들(PD2), 제3 패드들(PD3), 및 공통 패드들(CPD)에 대응되는 위치에 배치되며, 솔더 볼(solder ball, SD)과 같은 도전성 물질에 의해 전기적으로 각각 접착될 수 있다.
표시 장치는, 발광 소자들(LED)과 마주하는 기판(SUB)의 일 면에서, 공통 기판 패드들(SCPD)과 전기적으로 연결되는 공통 회로(CC; 도 1c 참조)를 더 포함할 수 있다. 공통 회로(CC)는 복수의 공통 기판 패드들(SCPD)을 전기적으로 연결하는 메쉬(mesh) 구조를 가질 수 있다. 공통 기판 패드들(SCPD)은 공통 회로(CC)에 의해 전기적으로 서로 연결될 수 있다. 공통 회로(CC)는 각 공통 기판 패드(SCPD)와 전기적으로 연결되는 제1 연장부들(ET1) 및 제2 연장부들(ET2)을 포함할 수 있다. 이처럼, 공통 기판 패드들(SCPD)로 소정의 전압을 인가하는 공통 회로(CC)가 메쉬 구조로 복수의 발광 소자들(LED)의 공통 패드들(CPD)을 전기적으로 연결함으로써, 기판(SUB)이 롤링되는 동안 일부가 공통 회로(CC) 또는 공통 기판 패드들(SCPD) 중 일부가 손상되어도, 공통 패드들(CPD)로 소정의 전압이 인가될 수 있다.
발명의 실시를 위한 형태
표시 장치의 발광 소자는 다양하게 변경될 수 있다. 이하, 다양한 실시예들에 따른 발광 소자에 대하여 상세하게 설명하기로 한다.
도 5a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 5b는 도 5a의 발광 소자를 A-A'으로 절단된 단면도이다.
도 5a 및 도 5b를 참조하면, 발광 소자는, 서로 동일 평면 상에 수평 이격된 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 포함할 수 있다.
제1 발광부(LE1)는 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)을 포함하고, 제1 n형 반도체층(102)의 일부가 노출되도록 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)은 메사 구조를 가질 수 있다. 제2 발광부(LE2)는 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 오믹층(208)을 포함하고, 제2 n형 반도체층(202)의 일부가 노출되도록 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 오믹층(208)은 메사 구조를 가질 수 있다. 제3 발광부(LE3)는 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 오믹층(308)을 포함하고, 제3 n형 반도체층(302)의 일부를 노출되도록 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 오믹층(308)은 메사 구조를 가질 수 있다.
제1 패드(PD1)는 제1 오믹층(108)과 제1 콘택 패턴(CT1)을 통해 전기적으로 연결되며, 제2 패드(PD2)는 제2 오믹층(208)과 제2 콘택 패턴(CT2)을 통해 전기적으로 연결되며, 제3 패드(PD3)는 제3 오믹층(308)과 제3 콘택 패턴(CT3)을 통해 전기적으로 연결될 수 있다. 제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302) 각각은 제1 공통 콘택 패턴(CCT1), 제2 공통 콘택 패턴(CCT2), 및 제3 공통 콘택 패턴(CCT3)을 연결하는 공통 패드(CPD)에 의해 전기적으로 연결될 수 있다.
본 실시예에서는 제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302)이 공통 패드(CPD)에 전기적으로 연결되는 것을 예시적으로 설명하나, 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)이 공통 패드(CPD)에 전기적으로 연결될 수도 있다.
도 5a 및 도 5b에 도시된 발광 소자에서 생략된 상세한 설명은 도 1a, 도 1b, 도 2a, 도 2b, 도 2c, 도 3a, 도 3b, 도 4a, 및 도 4b에 도시된 발광 소자와 동일하여 생략하기로 한다.
도 6a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 6b는 도 6a의 발광 소자를 A-A' 및 B-B'으로 절단한 단면도이다.
도 6a 및 도 6b를 참조하면, 발광 소자는 수직 적층된 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 포함할 수 있다.
제1 발광부(LE1)는 수직 적층된 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)을 포함할 수 있다. 제2 발광부(LE2)는 수직 적층된 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 오믹층(208)을 포함할 수 있다. 제3 발광부(LE3)는 수직 적층된 제3 오믹층(308), 제3 p형 반도체층(306), 제3 활성층(304), 및 제3 n형 반도체층(302)을 포함할 수 있다.
제1 패드(PD1)는 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 관통하는 제1 관통 패턴(VA1)을 통해 제1 n형 반도체층(102)과 전기적으로 연결될 수 있다. 제2 패드(PD2)는 제2 발광부(LE2) 및 제3 발광부(LE3)를 관통하는 제2 관통 패턴(VA2)을 통해 제2 n형 반도체층(202)과 전기적으로 연결될 수 있다. 제3 패드(PD3)는 제3 관통 패턴(VA3)을 통해 제3 n형 반도체층(302)과 전기적으로 연결될 수 있다. 공통 패드(CPD)는 제2 발광부(LE2) 및 제3 발광부(LE3)를 관통하여 제1 오믹층(108)과 전기적으로 연결되는 제4 관통 패턴(VA4), 제3 발광부(LE3)를 관통하여 제2 오믹층(208)과 전기적으로 연결되는 제5 관통 패턴(VA5), 및 제3 오믹층(308)과 전기적으로 연결되는 제6 관통 패턴(VA6)을 통해, 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)과 전기적으로 연결될 수 있다.
발광 소자는, 제1 접착부(AD1), 제2 접착부(AD2), 제1 컬러 필터(CF1), 및 제2 컬러 필터(CF2)를 더 포함할 수 있다.
도 6a 및 도 6b에 도시된 발광 소자에서 생략된 상세한 설명은 도 1a, 도 1b, 도 2a, 도 2b, 도 2c, 도 3a, 도 3b, 도 4a, 및 도 4b에 도시된 발광 소자와 동일하여 생략하기로 한다.
이하에서는, 도 1a, 도 2a, 도 2b, 및 도 2c에 도시된 발광 소자의 제조 방법을 예시적으로 설명하기로 한다.
도 7a 내지 도 12a는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 평면도이고, 도 7b 내지 도 12b는 도 7a 내지 도 12a의 발광 소자를 A-A'으로 절단한 단면도들이고, 도 7c 내지 도 12c는 도 7a 내지 도 12a의 발광 소자를 B-B'으로 절단한 단면도들이다.
도 7a, 도 7b 및 도 7c를 참조하면, 제1 기판(100) 상에 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)을 순차적으로 형성하여 제1 발광부(LE1)를 형성할 수 있다. 제1 오믹층(108) 상에 제1 컬러 필터(CF1)를 더 형성할 수 있다. 그러나, 제1 컬러 필터(CF1)는 생략될 수 있다. 제2 기판(도시되지 않음) 상에 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 오믹층(208)을 순차적으로 형성하여 제2 발광부(LE2)를 형성할 수 있다. 제3 기판(도시되지 않음) 상에 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 오믹층(308)을 순차적으로 형성하여 제3 발광부(LE3)를 형성할 수 있다. 제3 오믹층(308) 상에 제2 컬러 필터(CF2)를 더 형성할 수 있다. 그러나 제2 컬러 필터(CF2)는 생략될 수 있다. 제1 오믹층(108) 상에 제1 접착부(AD1)를 형성하고, 제2 오믹층(208)이 제1 접착부(AD1)에 접착되도록 제2 발광부(LE2)를 접착시키고 제2 기판을 레이저 리프트 오프(Laser Lift Off: LLO) 또는 화학적 리프트 오프(Chemical Lift Off: CLO)을 이용하여 제거할 수 있다. 제2 n형 반도체층(202) 상에 제2 접착부(AD2)를 형성하고, 제3 오믹층(308)이 제2 접착부(AD2)에 접착되도록 제3 발광부(LE3)를 접착시키고 제3 기판을 LLO 또는 CLO를 이용하여 제거할 수 있다.
도 8a, 도 8b 및 도 8c를 참조하면, 제1 마스크(도시되지 않음)를 이용하여 제3 n형 반도체층(302), 제3 활성층(304), 및 제3 p형 반도체층(306)을 식각하여 제3 오믹층(308)을 노출시키고, 제2 마스크(도시되지 않음)를 이용하여 제3 오믹층(308) 및 제1 접착부(AD1)를 식각하여 제2 n형 반도체층(202)을 노출시키고, 제3 마스크(도시되지 않음)를 이용하여 제2 n형 반도체층(202), 제2 활성층(204), 및 제2 p형 반도체층(206)을 식각하여 제2 오믹층(208)일 노출시키고, 제4 마스크(도시되지 않음)를 이용하여 제2 오믹층(208), 제1 접착부(AD1)를 식각하여 제1 오믹층(108)을 노출시키고, 제5 마스크(도시되지 않음)를 이용하여 제1 오믹층(108), 제1 p형 반도체층(106), 및 제1 활성층(104)을 식각하여 제1 n형 반도체층(102)을 노출시킬 수 있다.
도 9a, 도 9b 및 도 9c를 참조하면, 식각된 발광 소자를 덮는 절연막(IDL)을 형성할 수 있다. 절연막(IDL)은 SiOx, SiNx, AlxOy 및 SiOxNy 중 하나를 포함할 수 있다. 절연막(IDL)을 식각하여, 제1 n형 반도체층(102), 제2 n형 반도체층(202), 제3 n형 반도체층(302), 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)을 노출시키는 개구들을 형성할 수 있다.
도 10a, 도 10b 및 도 10c를 참조하면, 절연막(IDL)의 개구들에 의해 노출된, 제1 n형 반도체층(102)과 전기적으로 접촉하는 제1 콘택 패턴(CT1), 제2 n형 반도체층(202)과 전기적으로 접촉하는 제2 콘택 패턴(CT2), 제3 n형 반도체층(302)과 전기적으로 접촉하는 제3 콘택 패턴(CT3), 제1 오믹층(108) 및 제2 오믹층(208)과 전기적으로 접촉하는 제1 공통 콘택 패턴(CCT1), 및 제3 오믹층(308)과 전기적으로 접촉하는 제2 공통 콘택 패턴(CCT2)을 형성할 수 있다.
도 11a, 도 11b 및 도 11c를 참조하면, 제1 콘택 패턴(CT1)과 전기적으로 접촉하여 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)의 측면을 따라 평평한 제1 n형 반도체층(102) 상에 형성된 절연막(IDL) 상으로 연장하는 제1 연장 패턴(EL1)과, 제2 콘택 패턴(CT2)과 전기적으로 접촉하여 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)의 측면을 따라 평평한 제1 n형 반도체층(102) 상에 형성된 절연막(IDL) 상으로 연장하는 제2 연장 패턴(EL2)과, 제3 콘택 패턴(CT3)과 전기적으로 접촉하여 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)의 측면을 따라 평평한 제1 n형 반도체층(102) 상에 형성된 절연막(IDL) 상으로 연장하는 제3 연장 패턴(EL3)과, 제1 공통 콘택 패턴(CCT1) 및 제2 공통 콘택 패턴(CCT2)과 전기적으로 접촉하여 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)의 측면을 따라 평평한 제1 n형 반도체층(102) 상에 형성된 절연막(IDL) 상으로 연장하는 공통 연장 패턴(CEL)을 형성할 수 있다.
도 12a, 도 12b 및 도 12c를 참조하면, 제1 발광부(LE1), 제2 발광부(LE2), 제3 발광부(LE3), 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL)을 덮는 패시베이션막(PVT)을 형성할 수 있다. 패시베이션막(PVT)은 적어도 하나의 무기물질 또는 적어도 하나의 유기물질을 포함할 수 있다. 유기물질으로는 아크릴(acryl), 글래스(glass), 폴리머(polymer), 레지스트(resist), 폴리이미드(polyimide), 폴리아미드(PA, polyamide) SOG(Spin On Glass), BCB(benzocyclobutene), HSQ(hydrogen silsesquioxane), 또는 SU-8 포토레지스트 등 중 하나를 포함 할 수 있으며 무기물질로는 SiOx, SiNx, AlxOy 및 SiOxNy 중 하나를 포함할 수 있다. 패시베이션막(PVT)은 컬러가 없이 투명하게 형성되거나 다양한 컬러를 가질 수도 있다. 예를 들어, 패시베이션막(PVT)는 투명하게 제공되거나, 흑색이나 백색 등으로 형성될 수도 있다.
패시베이션막(PVT)을 식각하여, 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL)을 노출시키는 관통 홀들(도시되지 않음)을 형성할 수 있다.
관통 홀들을 도전물질로 채워 제1 관통 패턴(VA1), 제2 관통 패턴(VA2), 제3 관통 패턴(VA3), 및 공통 관통 패턴(CVA)을 각각 형성할 수 있다. 이어서, 제1 관통 패턴(VA1)과 전기적으로 연결되는 제1 패드(PD1), 제2 관통 패턴(VA2)과 전기적으로 연결되는 제2 패드(PD2), 제3 관통 패턴(VA3)과 전기적으로 연결되는 제3 패드(PD3), 및 공통 관통 패턴(CVA)과 전기적으로 공통 패드(CPD)를 각각 형성할 수 있다. 이로써, 제1 기판(SUB) 상에 복수의 발광 소자들(LED)을 각각 형성할 수 있다.
도 13a 및 도 13b는 본 발명의 일 실시예에 따라 제조된 발광 소자들을 실장 기판에 실장하는 방법을 설명하기 위한 단면도들이다.
도 13a 및 도 13b를 참조하면, 발광 소자들(LED)이 형성된 제1 기판(100)을 뒤집어 목적하는 실장 기판(SUB)과 마주할 수 있다. 제1 기판(100)의 일 면에 마스크 패턴(MSK)을 형성한 후, 제1 기판(100)으로 선택적 LLO(selective LLO)를 수행하여, 이격거리를 고려하여 발광 소자들(LED)을 기판으로 선택적으로 분리할 수 있다.
분리된 발광 소자들(LED) 각각의 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD)에 대응하는 위치에 제1 기판 패드(SPD1), 제2 기판 패드(SPD2), 제3 기판 패드(SPD3), 및 공통 기판 패드(SCPD)가 각각 형성될 수 있다.
제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각은 제1 기판 패드(SPD1), 제2 기판 패드(SPD2), 제3 기판 패드(SPD3), 및 공통 기판 패드(SCPD)는 솔더 볼(SD) 등과 같이 접착성이 있으며 전도성을 갖는 물질로 접착되어 발광 소자들(LED)이 기판(SUB) 상에 실장될 수 있다.
도 14 및 도 15는 본 발명의 실시예들에 따른 표시 장치가 적용된 전자 장치들을 도시한다.
도 14를 참조하면, 전자 장치는 손목 시계일 수 있다. 전자 장치는 손목을 감싸는 하우징(HS)과 하우징(HS) 내부 및 외부로 출입 가능하도록 롤링 가능한 디스플레이부(DP)를 포함할 수 있다. 디스플레이부(DP)는 도 1a, 도 1b, 도 2a, 도 2b, 도 2c, 도 3a, 도 3b, 도 4a, 및 도 4b에서 설명된 표시 장치를 포함할 수 있다.
일 실시예에 따르면, 정전 방식 및 압전 방식을 이용하여 디스플레이부(DP)를 드래그(drag)하면, 디스플레이부의 면적을 조절할 수 있다. 이를 구현하기 위하여 디스플레이부(DP)의 복수의 발광 소자들은 개별 구동 회로와 전기적으로 연결될 수 있다.
도 15를 참조하면, 전자 장치는 말리는 스크린(rollable screen)일 수 있다. 전자 장치는 하우징(HS)과 하우징(HS) 내부 및 외부로 출입 가능하도록 롤링 가능한 디스플레이부(DP)를 포함할 수 있다. 디스플레이부(DP)는 도 1a, 도 1b, 도 2a, 도 2b, 도 2c, 도 3a, 도 3b, 도 4a, 및 도 4b에서 설명된 표시 장치를 포함할 수 있다.
본 실시예들에 따르면, 전자 장치로 손목 시계 및 말리는 스크린을 예시적으로 설명하였지만, 본 발명에 따른 표시 장치는 다양한 전자 장치에 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (11)

  1. 유연성 기판;
    상기 기판 상에서 서로 이격된 복수의 발광 소자들; 및
    상기 복수의 발광 소자들 사이를 채우며, 상기 복수의 발광 소자들 각각의 일부를 덮어 광 추출면들을 각각 정의하는 광 차단막을 포함하되,
    상기 광 추출면들 사이 거리가 서로 동일한 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 발광 소자들은 제1 방향으로 제1 거리 서로 이격되고, 상기 제1 방향과 수직인 제2 방향으로 제2 거리 서로 이격되되,
    상기 제1 거리는 상기 제2 거리와 동일하거나 큰 표시 장치.
  3. 제2항에 있어서,
    상기 기판은 상기 제1 방향으로 롤링되는 표시 장치.
  4. 제2항에 있어서,
    상기 제1 거리가 상기 제2 거리보다 클 경우,
    상기 광 차단막이 상기 제1 방향으로 상기 발광 소자를 덮는 영역보다 상기 제2 방향으로 상기 발광 소자를 덮는 영역이 더 큰 발광 소자.
  5. 제1항에 있어서,
    상기 복수의 발광 소자들과 공통으로 전기적으로 연결되는 공통 회로를 더 포함하되,
    상기 공통 회로는 상기 기판에서 메쉬(mesh structure) 구조를 가지는 표시 장치.
  6. 제1항에 있어서,
    상기 기판 상에서 상기 복수의 발광 소자들을 덮으며 가시광을 투과시키는 물질을 포함하는 보호층을 더 포함하는 표시 장치.
  7. 제1항에 있어서,
    상기 기판의 경도는 상기 복수의 발광 소자들 각각의 경도보다 작은 표시 장치.
  8. 제1항에 있어서,
    상기 복수의 발광 소자들 각각은,
    상기 기판 상에 수평하게 서로 이격된 제1 발광부, 제2 발광부, 및 제3 발광부를 포함하는 표시 장치.
  9. 제1항에 있어서,
    상기 복수의 발광 소자들 각각은,
    상기 기판 상에 수직 적층된 제1 발광부, 제2 발광부, 및 제3 발광부를 포함하는 표시 장치.
  10. 제9항에 있어서,
    상기 제3 발광부가 상기 제2 발광부보다 작은 폭을 가지며,
    상기 제2 발광부가 상기 제1 발광부보다 작은 폭을 갖는 표시 장치.
  11. 제1항에 있어서,
    상기 복수의 발광 소자들 각각은, 상기 기판의 일 면에서 위로 갈수록 좁아지는 폭을 갖는 표시 장치.
KR1020217011684A 2018-11-07 2019-11-07 표시 장치 KR20210072007A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862756894P 2018-11-07 2018-11-07
US62/756,894 2018-11-07
US16/674,016 US11476236B2 (en) 2018-11-07 2019-11-05 Display apparatus
US16/674,016 2019-11-05
PCT/KR2019/015087 WO2020096383A1 (ko) 2018-11-07 2019-11-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20210072007A true KR20210072007A (ko) 2021-06-16

Family

ID=70458965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217011684A KR20210072007A (ko) 2018-11-07 2019-11-07 표시 장치

Country Status (7)

Country Link
US (2) US11476236B2 (ko)
EP (1) EP3879574A4 (ko)
JP (2) JP7447105B2 (ko)
KR (1) KR20210072007A (ko)
CN (2) CN113016072A (ko)
BR (1) BR112021008897A2 (ko)
WO (1) WO2020096383A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476236B2 (en) * 2018-11-07 2022-10-18 Seoul Viosys Co., Ltd. Display apparatus
JP7348520B2 (ja) * 2018-12-25 2023-09-21 日亜化学工業株式会社 発光装置及び表示装置
US11658275B2 (en) * 2019-10-28 2023-05-23 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
US11489002B2 (en) * 2019-10-29 2022-11-01 Seoul Viosys Co., Ltd. LED display apparatus

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703436A (en) * 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
KR100298205B1 (ko) * 1998-05-21 2001-08-07 오길록 고집적삼색발광소자및그제조방법
US6198091B1 (en) * 1998-08-19 2001-03-06 The Trustees Of Princeton University Stacked organic photosensitive optoelectronic devices with a mixed electrical configuration
DE102004004765A1 (de) 2004-01-29 2005-09-01 Rwe Space Solar Power Gmbh Aktive Zonen aufweisende Halbleiterstruktur
JP5167571B2 (ja) * 2004-02-18 2013-03-21 ソニー株式会社 表示素子
US20070170444A1 (en) * 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
US20060082297A1 (en) 2004-10-19 2006-04-20 Eastman Kodak Company Method of preparing a lens-less LED
JP2007095844A (ja) * 2005-09-27 2007-04-12 Oki Data Corp 半導体発光複合装置
CN101263610B (zh) * 2005-09-30 2013-03-13 首尔Opto仪器股份有限公司 具有竖直堆叠发光二极管的发光器件
KR101393745B1 (ko) * 2007-06-21 2014-05-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100900061B1 (ko) 2007-12-10 2009-05-28 주식회사 대한전광 고해상도를 가지는 표시장치 및 그 구동방법
US7732803B2 (en) * 2008-05-01 2010-06-08 Bridgelux, Inc. Light emitting device having stacked multiple LEDS
US8981391B2 (en) 2012-06-22 2015-03-17 Industrial Technology Research Institute Display panel with high transparency
CN103855179A (zh) 2012-12-03 2014-06-11 孙润光 一种无机发光二极管显示器件结构
US20150021634A1 (en) 2013-07-22 2015-01-22 Rohm Co., Ltd. Display unit using led light sources
JP2015023221A (ja) 2013-07-22 2015-02-02 ローム株式会社 表示装置
JP2016015474A (ja) * 2014-05-07 2016-01-28 新世紀光電股▲ふん▼有限公司Ｇｅｎｅｓｉｓ Ｐｈｏｔｏｎｉｃｓ Ｉｎｃ． 発光デバイス
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
US9818725B2 (en) 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
KR102344331B1 (ko) 2015-01-15 2021-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI657597B (zh) * 2015-03-18 2019-04-21 新世紀光電股份有限公司 側照式發光二極體結構及其製造方法
JP2017003751A (ja) 2015-06-09 2017-01-05 大日本印刷株式会社 Ｌｅｄ実装モジュール及びそれを用いたｌｅｄ表示装置
JP6604786B2 (ja) * 2015-09-11 2019-11-13 三星電子株式会社 半導体発光装置およびその製造方法
KR102406606B1 (ko) * 2015-10-08 2022-06-09 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법
KR102481524B1 (ko) * 2016-01-11 2022-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
CN107437551B (zh) * 2016-05-25 2020-03-24 群创光电股份有限公司 显示装置及其制造方法
KR102650341B1 (ko) 2016-11-25 2024-03-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP3210219U (ja) 2017-02-17 2017-05-11 Ｉｔｓ合同会社 看板装置
JP7037278B2 (ja) 2017-03-01 2022-03-16 スタンレー電気株式会社 表示デバイス
JP6982287B2 (ja) 2017-03-13 2021-12-17 株式会社Ｋ工房 画像表示パネル
US11476236B2 (en) * 2018-11-07 2022-10-18 Seoul Viosys Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US20230013944A1 (en) 2023-01-19
JP2024063107A (ja) 2024-05-10
JP2022505505A (ja) 2022-01-14
WO2020096383A1 (ko) 2020-05-14
EP3879574A1 (en) 2021-09-15
US11476236B2 (en) 2022-10-18
CN210743949U (zh) 2020-06-12
JP7447105B2 (ja) 2024-03-11
US20200144233A1 (en) 2020-05-07
BR112021008897A2 (pt) 2021-08-10
CN113016072A (zh) 2021-06-22
EP3879574A4 (en) 2022-08-03

Similar Documents

Publication Publication Date Title
JP7447105B2 (ja) 表示装置
US20240079534A1 (en) Light emitting device and display apparatus including the same
EP3734658B1 (en) Displaying apparatus having light emitting device
KR102549171B1 (ko) 발광소자 패키지 및 이를 이용한 디스플레이 장치
EP3882990A1 (en) Light emitting element
KR20180130021A (ko) 발광 장치
KR20210033480A (ko) 발광 소자
JP2012227514A (ja) 画素チップ、表示パネル、照明パネル、表示装置および照明装置
KR20110035145A (ko) 횡전계 방식 액정표시장치
KR20210074272A (ko) 발광 소자 및 이를 제조하는 방법
KR20200145985A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20160054867A (ko) 플렉서블 유기 발광 표시 장치 및 이의 제조 방법
US20210249356A1 (en) Electronic device
KR20180001206A (ko) 발광 다이오드 칩 및 이를 포함하는 디스플레이 장치와 이의 제조 방법
KR102370064B1 (ko) 적층 구조물, 입출력 장치, 정보 처리 장치, 적층 구조물의 제작 방법
CN114068637A (zh) 显示设备及制造其的方法
CN113097246A (zh) 显示设备
KR102328078B1 (ko) 디스플레이 패널, 디스플레이 장치 및 그 제조방법
US20220165816A1 (en) Display device
KR20210012415A (ko) 발광 표시 장치
KR20240057495A (ko) 표시 장치 및 그 제조 방법
KR20230154849A (ko) 다중 솔더 레지스트를 갖는 회로 기판 및 그것을 갖는디스플레이 장치
CN114156301A (zh) 显示装置
CN109427999A (zh) 发光元件
KR20070096473A (ko) 유기전계발광소자, 그의 컨택부 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination