KR102370064B1 - 적층 구조물, 입출력 장치, 정보 처리 장치, 적층 구조물의 제작 방법 - Google Patents

적층 구조물, 입출력 장치, 정보 처리 장치, 적층 구조물의 제작 방법 Download PDF

Info

Publication number
KR102370064B1
KR102370064B1 KR1020150104057A KR20150104057A KR102370064B1 KR 102370064 B1 KR102370064 B1 KR 102370064B1 KR 1020150104057 A KR1020150104057 A KR 1020150104057A KR 20150104057 A KR20150104057 A KR 20150104057A KR 102370064 B1 KR102370064 B1 KR 102370064B1
Authority
KR
South Korea
Prior art keywords
region
substrate
layer
spacer
addition
Prior art date
Application number
KR1020150104057A
Other languages
English (en)
Other versions
KR20160012936A (ko
Inventor
도시유키 아이사
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20160012936A publication Critical patent/KR20160012936A/ko
Application granted granted Critical
Publication of KR102370064B1 publication Critical patent/KR102370064B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8428Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

본 발명은 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공한다. 또는 편리성 또는 신뢰성이 우수한 신규 적층 구조물의 제작 방법을 제공한다. 또는 신규 반도체 장치를 제공한다.
제 1 영역~제 5 영역을 이 순서대로 갖는다. 그리고, 제 1 영역~제 5 영역은 모두 제 1 기재와 제 2 기재를 구비하고, 제 1 영역, 제 3 영역, 및 제 5 영역은 제 1 기재와 제 2 기재 사이에 소정의 간격을 형성하는 스페이서를 갖는다.

Description

적층 구조물, 입출력 장치, 정보 처리 장치, 적층 구조물의 제작 방법{STACKED STRUCTURE, INPUT/OUTPUT DEVICE, INFORMATION PROCESSING DEVICE, AND MANUFACTURING METHOD OF STACKED STRUCTURE}
본 발명의 일 형태는 적층 구조물, 입출력 장치, 정보 처리 장치, 또는 적층 구조물의 제작 방법에 관한 것이다.
다만, 본 발명의 일 형태는 상술한 기술 분야에 한정하려는 것이 아니다. 본 명세서 등에 제시되는 발명의 일 형태에 따른 기술 분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 본 명세서에 제시된 본 발명의 일 형태에 따른 기술 분야로서 더 구체적으로 말하면 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법 또는 이들의 제작 방법을 예로서 들 수 있다.
대화면을 구비한 표시 장치는 많은 정보를 표시할 수 있다. 따라서, 일람성이 높고 정보 처리 장치로서 사용하기에 적합하다.
또한, 최근에 들어 정보 전달 수단에 관한 사회 기반(통신 인프라)은 충실하다. 이에 따라, 정보 처리 장치를 이용하여 다양하고 윤택한 정보를 직장이나 자택뿐만 아니라 외출한 곳에서도 취득, 가공 또는 발신할 수 있게 되었다. 이러한 배경에서, 휴대 가능한 정보 처리 장치가 활발히 개발되고 있다.
예를 들어, 휴대 가능한 정보 처리 장치는 옥외에서 사용되는 일이 많고, 낙하에 의하여 생각지 못한 힘이 정보 처리 장치 및 이에 이용되는 표시 장치에 가해지는 일이 있다. 파괴되기 어려운 표시 장치의 일례로서, 발광층이 분리되는 구조체와 제 2 전극층과의 밀착성을 높인 구성이 알려져 있다(특허문헌 1 참조).
일본국 특개 2012-190794호 공보
본 발명의 일 형태는 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공하는 것을 과제 중 하나로 한다. 또는 편리성 또는 신뢰성이 우수한 신규 적층 구조물의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 신규 적층 구조물, 신규 적층 구조물의 제작 방법, 신규 표시 장치, 또는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 상술한 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제가 추출될 수 있다.
본 발명의 일 형태는 제 1 영역과, 제 1 영역보다 외측에 배치된 제 2 영역과, 제 2 영역보다 외측에 배치된 제 3 영역과, 제 3 영역보다 외측에 배치된 제 4 영역과, 제 4 영역보다 외측에 배치된 제 5 영역을 갖는 적층 구조물이다.
그리고, 제 1 영역~제 5 영역은 제 1 기재(基材)와, 제 1 기재와 중첩되는 제 2 기재를 구비한다.
제 1 영역, 제 3 영역 및 제 5 영역은 제 1 기재와 제 2 기재 사이에 스페이서를 구비한다.
제 4 영역은 접합층을 구비하고, 접합층은 제 1 기재와 제 2 기재를 접합한다.
또한, 본 발명의 일 형태는 제 1 영역, 제 3 영역 및 제 5 영역에 있어서 스페이서가 제 1 기재와 제 2 기재 사이에 소정의 간격을 형성하는 크기를 구비한, 상기 적층 구조물이다.
본 발명의 일 형태에 따른 상기 적층 구조물은 제 1 영역~제 5 영역을 이 순서대로 제 1 영역으로부터 갖는다. 그리고, 제 1 영역~제 5 영역은 모두 제 1 기재와 제 2 기재를 구비하고, 제 1 영역, 제 3 영역, 및 제 5 영역은 제 1 기재와 제 2 기재 사이에 소정의 간격을 형성하는 스페이서를 포함한다. 이로써 제 2 영역 및 제 4 영역에 스페이서를 배치하지 않고 제 1 기재와 제 2 기재 사이에 소정의 간격을 형성할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다.
또한, 본 발명의 일 형태는 제 4 영역에 있어서 접합층이 제 1 영역을 둘러싸는 형상을 갖고, 또한 제 1 기재와 제 2 기재에 접하는, 상기 적층 구조물이다.
본 발명의 일 형태에 따른 상기 적층 구조물은 제 4 영역이 제 1 기재와 제 2 기재에 접하는 접합층을 구비한다. 이로써, 불순물이 제 4 영역을 투과하여 제 3 영역으로 확산되는 현상을, 접합층을 사용하여 억제할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다.
또한, 본 발명의 일 형태는 제 1 영역~제 5 영역이 제 1 기재와 제 2 기재 사이에 접합층을 구비한, 상기 적층 구조물이다.
또한, 본 발명의 일 형태는 제 1 영역~제 3 영역이 제 1 기재와 스페이서 사이에 절연층을 구비한다.
제 5 영역이 제 1 기재와 스페이서 사이에 절연층을 구비한다. 또한, 제 5 영역의 절연층이 스페이서와 중첩되지 않는 부분에 스페이서와 중첩되는 부분보다 두께가 얇은 영역을 구비한, 상기 적층 구조물이다.
본 발명의 일 형태에 따른 상기 적층 구조물에서는 제 5 영역이 스페이서와 중첩되는 부분보다 두께가 얇은 영역을 구비한 절연층을 구비한다. 이로써, 스페이서와 중첩되지 않는 부분에 있어서 간격을 넓힐 수 있다. 예를 들어, 절연층과 제 2 피박리층의 간격을 넓힐 수 있다. 간격이 넓혀진 부분에서는 재료가 용이하게 이동할 수 있기 때문에 접합층을 형성할 때 제 1 기재와 제 2 기재 사이에 소정의 간격을 용이하게 형성할 수 있고, 결과적으로, 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다.
또한, 본 발명의 일 형태는 제 4 영역과 제 5 영역 사이에 배치되는 제 6 영역을 갖는 상기 적층 구조물이다. 그리고, 제 1 영역이 발광 소자를 구비한다. 제 1 영역~제 4 영역, 및 제 6 영역이 발광 소자와 전기적으로 접속되는 배선을 구비한다. 제 1 영역~제 3 영역이 배선과 접하는 절연층을 구비한다. 제 6 영역이 배선과 전기적으로 접속되는 단자를 구비한다.
본 발명의 일 형태에 따른 상기 적층 구조물은 제 1 영역이 발광 소자를 구비하고, 제 1 영역~제 4 영역, 및 제 6 영역이 발광 소자와 전기적으로 접속되는 배선을 구비하고, 제 6 영역이 배선과 전기적으로 접속되는 단자를 구비한다. 이로써 제 1 영역의 발광 소자와 제 6 영역의 단자를 배선을 사용하여 전기적으로 접속할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다.
또한, 본 발명의 일 형태는 이하 4개의 단계를 갖는 적층 구조물의 제작 방법이다.
제 1 단계에 있어서, 스페이서가 형성된 제 1 기재와 제 2 기재를 준비하고, 제 1 기재 또는/및 제 2 기재에 유동성을 갖는 접합층을 형성한다.
제 2 단계에 있어서, 감압된 환경하에서 스페이서 및 접합층을 끼우도록 제 1 기재와 제 2 기재를 배치한다.
제 3 단계에 있어서, 접합층이 제 1 기재, 제 2 기재 및 스페이서 사이에 펴서 넓혀지도록 환경의 압력을 대기압에 가깝게 한다.
제 4 단계에 있어서, 접합층을 경화(硬化)시킨다.
본 발명의 일 형태에 따른 상기 적층 구조물의 제작 방법은 환경의 압력을 대기압에 가깝게 하고, 유동성을 갖는 접합층을 제 1 기재, 제 2 기재 및 스페이서 사이에 펴서 넓혀지는 단계를 포함하여 구성된다. 이로써, 접합층을 사용하여 제 1 기재와 제 2 기재를 그 사이에 소정의 간격이 형성된 상태로 접합할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 적층 구조물의 제작 방법을 제공할 수 있다.
또한, 본 명세서에 있어서 '막'이라는 말과 '층'이라는 말은 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어, '도전층'이라는 용어를 '도전막'이라는 용어로 바꿀 수 있는 경우가 있고, 또는 '절연막'이라는 용어를 '절연층'이라는 용어로 바꿀 수 있는 경우가 있다.
또한, FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 모듈, 상기 모듈의 TCP 끝에 프린트 배선판이 장착된 것, 또는 COG(Chip On Glass) 방식에 의하여 IC(집적 회로)가 실장되고, 또한 발광 소자가 형성된 기판도, 발광 장치에 포함된다.
또한, 본 명세서에 있어서, 트랜지스터의 제 1 전극 및 제 2 전극 중 하나가 소스 전극, 다른 하나가 드레인 전극을 가리킨다.
본 발명의 일 형태에 따르면, 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다. 또는 편리성 또는 신뢰성이 우수한 신규 적층 구조물의 제작 방법을 제공할 수 있다. 또는 신규 표시 장치 또는 신규 반도체 장치 등을 제공할 수 있다. 또는 편리성 또는 신뢰성이 우수한 신규 입출력 장치를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 반드시 상술한 모든 효과를 가질 필요는 없다. 또한, 상술한 것들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 및 청구항 등의 기재로부터 이들 외의 효과가 만들어질 수 있다.
도 1은 실시형태에 따른 적층 구조물의 구성을 설명하기 위한 도면.
도 2는 실시형태에 따른 적층 구조물의 제작 방법을 설명하기 위한 도면.
도 3은 실시형태에 따른 입출력 장치의 구성을 설명하기 위한 도면.
도 4는 실시형태에 따른 입출력 장치의 구성을 설명하기 위한 도면.
도 5는 실시형태에 따른 입출력 장치가 구비한 검지 유닛의 구성을 설명하기 위한 도면.
도 6은 실시형태에 따른 정보 처리 장치의 구성을 설명하기 위한 도면.
도 7은 실시형태에 따른 정보 처리 장치의 구성을 설명하기 위한 도면.
본 발명의 일 형태에 따른 적층 구조물은 제 1 영역~제 5 영역을 이 순서대로 제 1 영역으로부터 갖는다. 그리고, 제 1 영역~제 5 영역은 모두 제 1 기재와 제 2 기재를 구비하고, 제 1 영역, 제 3 영역, 및 제 5 영역은 제 1 기재와 제 2 기재 사이에 소정의 간격을 형성하는 스페이서를 포함한다.
이로써 제 2 영역 및 제 4 영역에 스페이서를 배치하지 않고 제 1 기재와 제 2 기재 사이에 소정의 간격을 형성할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면간에서 공통으로 사용하고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태에 따른 적층 구조물의 구성에 대하여 도 1을 참조하며 설명한다.
도 1은 본 발명의 일 형태에 따른 적층 구조물의 구성을 설명하기 위한 모식도이다. 도 1의 (A)는 본 발명의 일 형태에 따른 적층 구조물의 상면도이고, 도 1의 (B)는 도 1의 (A)의 절단선 Z1-Z2-Z3-Z4에서 자른 단면도이다. 또한, 도 1의 (C)는 도 1의 (B)를 부분적으로 확대하여 설명하기 위한 단면도이고, 도 1의 (D)는 도 1의 (B)를 부분적으로 확대하여 설명하기 위한 투영도이다.
<적층 구조물의 구성예>
본 실시형태에서 설명하는 적층 구조물(90)은 제 1 영역(101)과, 제 1 영역(101)보다 외측에 배치된 제 2 영역(101C)과, 제 2 영역(101C)보다 외측에 배치된 제 3 영역(101D)과, 제 3 영역(101D)보다 외측에 배치된 제 4 영역(101S)과, 제 4 영역(101S)보다 외측에 배치된 제 5 영역(101R)을 갖는다(도 1의 (A) 참조).
그리고, 제 1 영역(101)~제 5 영역(101R)은 제 1 기재(11)와, 제 1 기재(11)와 중첩되는 제 2 기재(21)를 구비한다(도 1의 (B) 참조).
제 1 영역(101), 제 3 영역(101D) 및 제 5 영역(101R)은 제 1 기재(11)와 제 2 기재(21) 사이에 스페이서(KB)를 구비한다.
제 4 영역(101S)은 접합층(160)을 구비하고, 접합층(160)은 제 1 기재(11)와 제 2 기재(21)를 접합한다.
또한, 본 발명의 일 형태에 따른 적층 구조물(90)의 스페이서(KB)는 제 1 영역(101), 제 3 영역(101D) 및 제 5 영역(101R)에 있어서 제 1 기재(11)와 제 2 기재(21) 사이에 소정의 간격(D)을 형성하는 크기를 구비한다.
본 실시형태에서 설명하는 적층 구조물(90)은 제 1 영역(101)~제 5 영역(101R)을 서수사가 증가하는 순서대로 제 1 영역(101)으로부터 갖는다. 그리고, 제 1 영역(101)~제 5 영역(101R)은 모두 제 1 기재(11)와 제 2 기재(21)를 구비하고, 제 1 영역(101), 제 3 영역(101D), 및 제 5 영역(101R)은 제 1 기재(11)와 제 2 기재(21) 사이에 소정의 간격(D)을 형성하는 스페이서(KB)를 포함한다. 이로써 제 2 영역 및 제 4 영역에 스페이서를 배치하지 않고 제 1 기재와 제 2 기재 사이에 소정의 간격을 형성할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다.
또한, 본 발명의 일 형태에 따른 적층 구조물(90)의 제 4 영역(101S)은 제 1 영역(101)을 둘러싸는 형상을 갖고, 또한 제 1 기재(11) 및 제 2 기재(21)에 접하는 접합층(160)을 구비한다(도 1의 (A) 및 (B) 참조).
본 발명의 일 형태에 따른 적층 구조물(90)은 제 4 영역(101S)이 제 1 기재(11)와 제 2 기재(21)에 접하는 접합층(160)을 구비한다. 이로써, 불순물이 제 4 영역을 투과하여 제 3 영역으로 확산되는 현상을 접합층을 사용하여 억제할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다.
또한, 본 발명의 일 형태에 따른 적층 구조물(90)의 제 1 영역(101)~제 5 영역(101R)이 제 1 기재(11)와 제 2 기재(21) 사이에 접합층(160)을 구비한다.
또한, 본 발명의 일 형태에 따른 적층 구조물(90)의 제 1 영역(101) 및 제 3 영역(101D)은 제 1 기재(11)와 스페이서(KB) 사이에 절연층(121)을 구비한다. 예를 들어, 절연층(121)은 제 1 절연층(121a)과 제 2 절연층(121b)을 구비한다.
제 5 영역(101R)은 제 1 기재(11)와 스페이서(KB) 사이에 절연층(121)을 구비한다. 제 5 영역(101R)의 절연층(121)은 스페이서(KB)와 중첩되지 않는 부분에 스페이서(KB)와 중첩되는 부분보다 두께가 얇은 영역을 구비한다.
예를 들어, 스페이서(KB)와 중첩되는 부분에 제 1 절연층(121a) 및 제 2 절연층(121b)을 구비하고, 스페이서(KB)와 중첩되지 않는 부분에 제 1 절연층(121a)을 구비한다.
본 발명의 일 형태에 따른 상기 적층 구조물(90)은 제 5 영역(101R)이 스페이서(KB)와 중첩되는 부분보다 두께가 얇은 영역을 구비한 절연층(121)을 구비한다. 이로써, 스페이서(KB)와 중첩되지 않는 부분에 있어서 간격을 넓힐 수 있다. 예를 들어, 절연층(121)과 제 2 피박리층(23)의 간격을 넓힐 수 있다. 간격이 넓혀진 부분에서는 재료가 용이하게 이동할 수 있기 때문에 접합층(160)을 형성할 때 제 1 기재(11)와 제 2 기재(21) 사이의 간격을 용이하게 소정의 길이로 할 수 있고, 결과적으로, 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다.
또한, 본 발명의 일 형태에 따른 적층 구조물(90)은 제 4 영역(101S)과 제 5 영역(101R) 사이에 배치되는 제 6 영역(101T)을 갖는다.
그리고, 제 1 영역(101)이 발광 소자(150)를 구비한다.
제 1 영역(101)~제 4 영역(101S), 및 제 6 영역(101T)이 발광 소자(150)와 전기적으로 접속되는 배선(111)을 구비한다.
제 1 영역(101)~제 3 영역(101D)이 배선(111)과 접하는 절연층(121)을 구비한다.
제 6 영역(101T)이 배선(111)과 전기적으로 접속되는 단자(119)를 구비한다.
본 실시형태에서 설명하는 적층 구조물(90)은 제 1 영역(101)이 발광 소자(150)를 구비하고, 제 1 영역(101)~제 4 영역(101S), 및 제 6 영역(101T)이 발광 소자(150)와 전기적으로 접속되는 배선(111)을 구비하고, 제 6 영역(101T)이 배선(111)과 전기적으로 접속되는 단자(119)를 구비한다. 이로써 제 1 영역의 발광 소자(150)와 제 6 영역의 단자(119)를 배선(111)을 사용하여 전기적으로 접속할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 적층 구조물을 제공할 수 있다.
또한, 적층 구조물(90)은 스페이서(KB)와 제 2 기재(21) 사이에 구조물을 구비한다.
예를 들어, 구조물에는 착색층(CF)이나 차광층(BM)을 사용할 수 있다(도 1의 (B) 및 (D) 참조).
또한, 적층 구조물(90)은 스페이서(KB)와 절연층(121) 사이에 다른 구조물을 구비한다. 예를 들어, 구조물에는 개구부를 구비한 격벽(128)을 사용할 수 있다.
또한, 적층 구조물(90)은 제 1 기재(11)와 제 2 기재(21) 사이에 소정의 간격(D)을 갖는다.
절연층(121), 격벽(128), 스페이서(KB), 착색층(CF) 및 차광층(BM)은 이 순서대로 적층되고, 소정의 간격(D)으로 배치된다.
또한, 적층 구조물(90)은 스페이서(KB)와 중첩되지 않는 위치에 기능 소자를 구비한다.
예를 들어, 기능 소자에는 발광 소자(150)를 사용할 수 있다. 또한, 발광 소자(150)에 중첩되도록 착색층(CF)을 배치하고, 발광 모듈(180)을 구성하여도 좋다.
또한, 적층 구조물(90)은 기능 소자와 전기적으로 접속되는 단자(119)를 구비한다.
이하에 적층 구조물을 구성하는 각 구성 요소에 대하여 설명한다. 또한, 이들 구성은 명확하게 분리할 수 없고, 하나의 구성이 다른 구성을 겸하는 경우나 다른 구성의 일부를 포함하는 경우가 있다.
예를 들어, 스페이서(KB)가 중첩된 격벽(128)은 스페이서임과 동시에 격벽이기도 하다.
≪ 전체의 구성 ≫
본 실시형태에서 적층 구조물(90)은 제 1 영역(101), 제 2 영역(101C), 제 3 영역(101D), 제 4 영역(101S), 또는 제 5 영역(101R)을 갖는다.
또한, 적층 구조물(90)은 제 1 기재(11), 제 2 기재(21) 또는 접합층(160)을 구비한다.
또한, 적층 구조물(90)은 절연층(121), 스페이서(KB) 또는 다양한 구조물을 구비한다.
또한, 적층 구조물(90)은 발광 소자(150) 또는 단자(119)를 구비한다.
≪ 제 1 영역(101) ≫
제 1 영역(101)은 제 1 기재(11), 제 2 기재(21) 또는 접합층(160)을 구비한다. 또한, 제 1 영역(101)은 제 1 기재(11)와 제 2 기재(21) 사이에 소정의 간격(D)을 갖는다.
또한, 제 1 영역(101)은 절연층(121), 스페이서(KB), 다양한 구조물, 또는 발광 소자(150)를 구비한다.
≪ 제 2 영역(101C) ≫
제 2 영역(101C)은 제 1 기재(11), 제 2 기재(21) 또는 접합층(160)을 구비한다.
또한, 제 2 영역(101C)은 절연층(121) 또는 접합층(160)을 구비한다.
≪ 제 3 영역(101D) ≫
제 3 영역(101D)은 제 1 기재(11), 제 2 기재(21) 또는 접합층(160)을 구비한다. 또한, 제 3 영역(101D)은 제 1 기재(11)와 제 2 기재(21) 사이에 소정의 간격(D)을 갖는다.
또한, 제 3 영역(101D)은 절연층(121) 또는 스페이서(KB)를 구비한다.
≪ 제 4 영역(101S) ≫
제 4 영역(101S)은 제 1 기재(11), 제 2 기재(21) 또는 접합층(160)을 구비한다. 또한, 제 4 영역(101S)에 있어서 접합층(160)이 제 1 기재(11) 및 제 2 기재(21)에 접한다.
또한, 제 4 영역(101S)은 제 1 영역(101)을 둘러싼다.
≪ 제 5 영역(101R) ≫
제 5 영역(101R)은 제 1 기재(11), 제 2 기재(21) 또는 접합층(160)을 구비한다. 또한, 제 5 영역(101R)은 제 1 기재(11)와 제 2 기재(21) 사이에 소정의 간격(D)을 갖는다.
또한, 제 5 영역(101R)은 절연층(121) 또는 스페이서(KB)를 구비한다.
또한, 제 5 영역(101R)에 있어서, 절연층(121)은 스페이서와 중첩되지 않는 부분에, 스페이서와 중첩되는 부분에 비하여 두께가 얇은 영역을 구비한다.
≪ 제 1 기재(11) ≫
제 1 기재(11)는 제작 공정에 견딜 수 있을 정도의 내열성 및 제작 장치에 적용 가능한 두께 및 크기를 구비한다.
예를 들어, 제 1 기재(11)에는 유기 재료, 무기 재료를 사용할 수 있다.
예를 들어, 제 1 기재(11)에는 수지, 수지 필름 또는 플라스틱 등의 유기 재료를 사용할 수 있다. 구체적으로는 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트 또는 아크릴 수지 등을 포함한 박막 또는 판(plate)을 사용할 수 있다.
예를 들어, 제 1 기재(11)에는 유리, 세라믹, 금속 등의 무기 재료를 사용할 수 있다. 구체적으로는 무알칼리 유리, 소다석회 유리, 칼륨 유리 또는 크리스털 유리 등을 포함한 판을 사용할 수 있다. 구체적으로는 SUS, 알루미늄 또는 마그네슘 등을 포함한 금속박 또는 금속판을 사용할 수 있다.
예를 들어, 제 1 기재(11)에는 무기 산화물, 무기 질화물, 또는 무기 산질화물 등을 사용할 수 있다. 구체적으로는 산화 실리콘, 질화 실리콘, 산질화 실리콘, 알루미나 등을 포함한 박막을 사용할 수 있다.
예를 들어, 제 1 기재(11)에는 하나의 재료 또는 복수의 재료로 이루어진 복합 재료를 사용할 수 있다. 구체적으로는 복수의 재료가 적층된 복합 재료, 또는 섬유상 또는 입자상의 재료가 다른 재료로 분산된 복합 재료를 사용할 수 있다.
예를 들어, 제 1 기재(11)에는 기재와 기재에 포함된 불순물의 확산을 방지하는 절연막이 적층된 재료를 사용할 수 있다. 구체적으로는 유리와 유리에 포함된 불순물의 확산을 방지하는 산화 실리콘, 질화 실리콘 또는 산질화 실리콘 등으로부터 선택된 하나 또는 복수의 재료가 적층된 재료를 사용할 수 있다. 또는 수지와 수지를 투과하는 불순물의 확산을 방지하는 산화 실리콘, 질화 실리콘 또는 산질화 실리콘 등으로부터 선택된 하나 또는 복수의 재료가 적층된 재료를 사용할 수 있다.
예를 들어, 제 1 기재(11)에는 금속판, 박판 형상의 유리 또는 무기 재료 등의 막과 수지 필름 등을 접합시킨 복합 재료를 사용할 수 있다.
예를 들어, 나중에 설명하는 제 1 피박리층(13)을 분리하기 쉽게 하기 위한 기능을 갖는 박리층(12)을 한쪽의 표면에 구비할 수 있다.
≪ 제 1 피박리층(13) ≫
또한, 제 1 기재(11)로부터 분리할 수 있는 제 1 피박리층(13)을 사용할 수 있다.
예를 들어, 한쪽의 표면에 박리층(12)을 구비한 제 1 기재(11)와, 박리층(12)에 접하여 제 1 피박리층(13)이 적층된 재료를 사용할 수 있다. 이로써, 나중의 공정에서 제 1 기재(11)로부터 제 1 피박리층(13)을 분리할 수 있다. 구체적으로 박리층(12)에는 텅스텐을 포함한 층을 사용하고, 제 1 피박리층(13)에는 상기 텅스텐을 포함한 층에 접하는 무기 산화물 또는 무기 산질화물을 포함한 층을 사용할 수 있다. 이로써 제 1 기재(11)로부터 제 1 피박리층(13)을 분리할 수 있다. 또한, 제 1 피박리층(13)에는 무기 산화물 또는 무기 산질화물을 포함한 층에 다른 재료를 더 적층시킨 복합 재료를 사용할 수 있다.
또한, 한쪽의 표면에 유리판을 포함한 제 1 기재(11)와, 제 1 피박리층(13)에 폴리이미드를 포함한 층을 사용할 수 있다. 구체적으로 박리층에는 유리판을 사용하고, 제 1 피박리층(13)에는 유리판 표면에 접하는 폴리이미드를 포함한 층을 사용할 수 있다. 이로써 나중의 공정에서 제 1 기재(11)로부터 제 1 피박리층(13)을 분리할 수 있다. 또한, 제 1 피박리층(13)에는 폴리이미드를 포함한 층에 다른 재료를 더 적층시킨 복합 재료를 사용할 수 있다.
≪ 제 2 기재(21) ≫
제 1 기재(11)에 사용할 수 있는 재료를 제 2 기재(21)에 사용할 수 있다.
또한, 나중에 설명하는 제 2 피박리층(23)을 분리하기 쉽게 하기 위한 기능을 갖는 박리층(22)을 한쪽의 표면에 구비할 수 있다.
≪ 제 2 피박리층(23) ≫
또한, 제 2 기재(21)로부터 분리할 수 있는 제 2 피박리층(23)을 사용할 수 있다. 제 1 피박리층(13)에 사용할 수 있는 재료를 제 2 피박리층(23)에 사용할 수 있다.
예를 들어, 한쪽의 표면에 박리층(22)을 구비한 제 2 기재(21)와, 박리층(22)에 접하는 제 2 피박리층(23)을 사용할 수 있다.
≪ 접합층(160) ≫
접합층(160)은 제 2 기재(21)와 제 1 기재(11)를 접합하는 기능을 갖는다.
접합층(160)에는 무기 재료, 유기 재료, 또는 무기 재료와 유기 재료의 복합 재료 등을 사용할 수 있다.
예를 들어, 접합층(160)에는 융점이 400℃ 이하, 바람직하게는 300℃ 이하인 유리층 또는 접착제 등을 사용할 수 있다.
예를 들어, 접합층(160)에는 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제 또는/및 혐기형 접착제 등의 유기 재료를 사용할 수 있다.
구체적으로 접합층(160)에는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐부티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 포함한 접착제를 사용할 수 있다.
≪ 구조물 ≫
예를 들어 구조물에는 절연층(121), 착색층(CF), 차광층(BM) 또는 격벽(128)을 사용할 수 있다. 또한, 차광층(BM)이 격벽(128)과 중첩되는 영역이 있다.
또한, 제 1 피박리층(13)은 구조물의 일부를 포함할 수 있다. 구체적으로 제 1 피박리층(13)은 절연층(121), 격벽(128), 스페이서(KB), 발광 소자(150), 배선(111) 및 단자(119)를 포함할 수 있다.
또한, 제 2 피박리층(23)은 구조물의 일부를 포함할 수 있다. 구체적으로 제 2 피박리층(23)은 착색층(CF) 및 차광층(BM)을 포함할 수 있다.
≪ 절연층(121) ≫
예를 들어, 절연층(121)에는 유기 재료, 무기 재료를 사용할 수 있다.
예를 들어, 절연층(121)에는 수지 등의 유기 재료를 사용할 수 있다. 구체적으로는 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 아크릴 수지, 또는 감광성 고분자로 형성된 재료 등을 포함한 박막을 사용할 수 있다.
예를 들어, 절연층(121)에는 무기 산화물, 무기 질화물, 또는 무기 산질화물 등을 사용할 수 있다. 구체적으로는 산화 실리콘, 질화 실리콘, 산질화 실리콘, 알루미나 등을 포함한 박막을 사용할 수 있다.
예를 들어, 절연층(121)에는 하나의 재료 또는 복수의 재료로 이루어진 복합 재료를 사용할 수 있다. 구체적으로는 복수의 재료가 적층된 복합 재료, 또는 섬유 형상 또는 입자상의 재료가 다른 재료로 분산된 복합 재료를 사용할 수 있다.
예를 들어, 절연층(121)에는 절연층(121a)과 절연층(121b)의 적층체를 사용할 수 있다. 구체적으로 절연층(121a)에는 두께 2㎛의 아크릴 수지를 사용하고, 절연층(121b)에는 두께 2㎛의 아크릴 수지를 사용할 수 있다.
또한, 절연층(121)의 일부에 두께가 상이한 부분을 제공할 수 있다. 예를 들어, 절연층(121)에서 스페이서(KB)와 중첩되지 않는 부분에 절연층(121)에서 스페이서(KB)와 중첩된 부분보다 얇은 영역을 제공할 수 있다. 구체적으로는 제 5 영역(101R)에 있는 절연층(121)의 두께는 스페이서(KB)와 중첩된 부분에서 T2이고, 스페이서(KB)와 중첩되지 않는 부분에서 T1이다. 이로써, 스페이서(KB)와 중첩되지 않는 부분에서 간격(D2)보다 긴 간격(D1)이 형성된다.
≪ 착색층(CF) ≫
착색층(CF)은 소정의 색깔의 광을 투과시키는 기능을 갖는다.
예를 들어, 착색층(CF)에는 적색의 광을 투과시키는 층, 녹색의 광을 투과시키는 층, 또는 청색의 광을 투과시키는 층을 사용할 수 있다. 또는 착색층(CF)에는 황색의 광을 투과시키는 층, 시안의 광을 투과시키는 층 또는 마젠타(magenta)의 광을 투과시키는 층을 사용할 수 있다.
예를 들어, 서로 상이한 색의 광을 투과시키는 복수의 착색층(CF)을 선택하여 배치하여도 좋다. 예를 들어, 착색층(CF)을 띠 형상으로 배치하여도 좋다. 또는 착색층(CF)을 체크 무늬가 되도록 배치하여도 좋다(도 1의 (D) 참조).
구체적으로는 적색의 광을 투과시키는 층과 녹색의 광을 투과시키는 층과 청색의 광을 투과시키는 층과 황색의 광을 투과시키는 층을 배치하여도 좋다.
예를 들어, 착색층(CF)에는 안료 또는 염료를 포함한 층을 사용할 수 있다. 구체적으로 착색층(CF)에는 안료 또는 염료를 포함한 고분자를 사용할 수 있다.
≪ 차광층(BM) ≫
차광층(BM)은 가시광의 투과를 차폐하는 기능을 갖는다.
차광층(BM)은 예를 들어 띠 형상 또는 격자 형상을 구비한다(도 1의 (D) 참조).
예를 들어, 차광층(BM)에는 차광성을 갖는 재료를 사용할 수 있다. 차광층(BM)에는 안료를 분산시킨 수지, 염료를 포함한 수지에 더하여 흑색 크로뮴막 등의 무기막을 사용할 수 있다. 구체적으로는 카본 블랙, 무기 산화물, 복수의 무기 산화물의 고용체를 포함한 복합 산화물 등을 사용할 수 있다.
≪ 격벽(128) ≫
격벽(128)은 개구부를 갖는다. 예를 들어, 격벽(128)에는 띠 형상의 개구부 또는 체크 무늬의 개구부를 구비한 구조를 사용할 수 있다(도 1의 (D) 참조). 구체적으로 격벽(128)에는 정사각형으로 구획된 개구부를 구비한 구조를 사용할 수 있다.
또한, 개구부에는 예를 들어 기능 소자를 배치할 수 있다.
예를 들어 격벽(128)에는 절연성의 유기 재료, 절연성의 무기 재료를 사용할 수 있다.
예를 들어, 격벽(128)에는 수지 등의 유기 재료를 사용할 수 있다. 구체적으로는 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 아크릴 수지, 또는 감광성 고분자로 형성된 재료 등을 포함한 박막을 사용할 수 있다.
예를 들어, 격벽(128)에는 무기 산화물, 무기 질화물, 또는 무기 산질화물 등을 사용할 수 있다. 구체적으로는 산화 실리콘, 질화 실리콘, 산질화 실리콘, 알루미나 등을 포함한 박막을 사용할 수 있다.
예를 들어, 격벽(128)에는 하나의 재료 또는 복수의 재료로 이루어진 복합 재료를 사용할 수 있다. 구체적으로는 복수의 재료가 적층된 복합 재료, 또는 섬유 형상 또는 입자상의 재료가 다른 재료로 분산된 복합 재료를 사용할 수 있다.
구체적으로 격벽(128)에는 두께 0.8㎛의 폴리이미드를 사용할 수 있다.
≪ 스페이서(KB) ≫
스페이서(KB)는 간격(D)을 소정의 길이로 하는 크기를 갖는다. 또한, 스페이서(KB)가 차광층(BM) 및 격벽(128)에 중첩되는 영역이 있다.
예를 들어, 스페이서(KB)에는 유기 재료, 무기 재료 또는 유기 재료와 무기 재료의 복합 재료를 사용할 수 있다.
구체적으로 스페이서(KB)에는 무기 산화물, 무기 질화물, 또는 무기 산질화물 등을 사용할 수 있다. 예를 들어, 스페이서(KB)에는 산화 실리콘, 질화 실리콘, 산질화 실리콘, 알루미나 등을 사용할 수 있다.
구체적으로 스페이서(KB)에는 수지, 플라스틱 등의 유기 재료를 사용할 수 있다. 구체적으로는 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트 또는 아크릴 수지, 감광성 고분자로 형성된 재료 등을 사용할 수 있다.
≪ 기능 소자 ≫
적층 구조물(90)은 하나 또는 복수의 기능 소자를 구비한다. 예를 들어, 매트릭스 형태로 배치된 복수의 기능 소자를 구비하여도 좋다.
예를 들어, 기능 소자에는 전기 소자 또는 바이오 칩 등을 사용할 수 있다. 구체적으로는 트랜지스터, 용량 소자, 저항 소자, 기억 소자, 발광 소자, 또는 표시 소자 등을 사용할 수 있다.
예를 들어, 기능 소자에는 표시 소자와 표시 소자를 구동하는 화소 회로를 사용할 수 있다.
예를 들어, 기능 소자에는 발광 소자(150)를 사용할 수 있다. 구체적으로 발광 소자(150)에는 유기 일렉트로루미네선스 소자를 사용할 수 있다.
≪ 배선(111) 및 단자(119) ≫
적층 구조물(90)은 배선(111) 및 단자(119)를 구비한다. 예를 들어, 단자(119)는 배선(111)을 통하여 발광 소자(150)와 전기적으로 접속된다.
배선(111) 및 단자(119)는 도전성을 갖는 재료를 포함한다.
예를 들어, 단자(119)에는 무기 도전성 재료, 유기 도전성 재료, 금속, 또는 도전성 세라믹 등을 사용할 수 있다.
구체적으로 배선 등에는 알루미늄, 금, 백금, 은, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 및 망가니즈 중에서 선택된 금속 원소, 상술한 금속 원소를 포함한 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다.
또는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등 도전성 산화물을 사용할 수 있다.
또는, 그래핀 또는 그래파이트를 사용할 수 있다. 그래핀을 포함한 막은, 예를 들어 막 형상으로 형성된 산화 그래핀을 포함한 막을 환원하여 형성할 수 있다. 환원 방법으로서는 열을 가하는 방법이나 환원제를 사용하는 방법 등을 들 수 있다.
또는, 도전성 고분자를 사용할 수 있다.
또한, 본 실시형태는 본 명세서에서 제시하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태에 따른 적층 구조물의 제작 방법에 대하여 도 2를 참조하며 설명한다.
도 2는 본 발명의 일 형태에 따른 적층 구조물의 제작 방법을 설명하기 위한 도면이다. 도 2의 (A)는 본 발명의 일 형태에 따른 적층 구조물(90)의 제작 방법의 제 1 단계를 설명하기 위한 단면도이고, 도 2의 (B)는 제 2 단계~제 4 단계를 설명하기 위한 단면도이다.
<적층 구조물의 제작 방법의 예>
본 실시형태에서 설명하는 적층 구조물의 제작 방법은 이하 4개의 단계를 구비한다.
≪ 제 1 단계 ≫
제 1 단계에 있어서 스페이서(KB)를 포함하는 제 1 피박리층(13)이 형성된 제 1 기재(11)와, 제 2 피박리층(23)이 형성된 제 2 기재(21)를 준비하고, 제 1 기재(11) 또는/및 제 2 기재(21)에 유동성을 갖는 접합층(160F)을 형성한다(도 2의 (A) 참조).
구체적으로는 두께 0.7mm의 유리판, 두께 200nm의 산질화 실리콘막 및 30nm의 텅스텐막, 및 피박리층(13 또는 23)이 이 순서로 적층된 재료를 제 1 기재(11) 및 제 2 기재(21)에 사용할 수 있다.
제 1 피박리층(13) 및 제 2 피박리층(23)에는 텅스텐막으로부터 순서대로 두께 600nm의 산질화 실리콘막 및 두께 200nm의 질화 실리콘막이 적층된 재료를 포함한 막을 사용할 수 있다. 또는 제 1 피박리층(13) 및 제 2 피박리층(23)에는 텅스텐막으로부터 순서대로 두께 600nm의 산질화 실리콘막, 두께 200nm의 질화 실리콘막, 두께 200nm의 산질화 실리콘막, 두께 140nm의 질화산화 실리콘막, 및 두께 100nm의 산질화 실리콘막이 적층된 재료를 포함한 막을 사용할 수 있다. 또한, 산질화 실리콘막은, 산소의 조성이 질소의 조성보다 많고, 질화산화 실리콘막은 질소의 조성이 산소의 조성보다 많다.
또는 제 1 기재(11) 및 제 2 기재(21)에는 두께 0.7mm의 유리판, 폴리이미드막, 및 산화 실리콘 또는 질화 실리콘 등을 포함한 막이 이 순서대로 적층된 재료를 포함한 막을 적용할 수 있다.
또한, 제 1 피박리층(13)은 두께 4㎛의 절연층(121)과, 두께 0.8㎛의 격벽(128)과 두께 0.8㎛의 스페이서(KB)를 포함할 수 있다. 또한, 제 5 영역에 있어서, 스페이서(KB)와 중첩되는 부분에 두께 4㎛의 절연층(121)을 사용하고, 스페이서(KB)와 중첩되지 않는 부분에 두께 2㎛의 제 1 절연층(121a)을 사용한다.
또한, 제 2 피박리층(23)에는 두께 1㎛의 차광층(BM)과, 두께 0.8㎛ 이상 두께 2㎛ 이하의 착색층(CF)을 사용할 수 있다.
예를 들어, 유동성을 갖는 접합층(160F)은 스크린 인쇄법, 잉크젯법, 코터를 이용한 도포법을 사용하여 형성할 수 있다.
구체적으로는, 제 2 기재(21)의 차광층(BM) 및 착색층(CF)이 제공된 측에, 유동성을 갖는 열 경화형의 에폭시 수지계 접착제를 포함한 두께 10μm의 접합층(160F)을 스크린 인쇄법을 사용하여 형성한다.
≪ 제 2 단계 ≫
제 2 단계에 있어서, 감압된 환경하에서 스페이서(KB) 및 접합층(160F)을 끼우도록 제 1 기재(11)와 제 2 기재(21)를 배치한다(도 2의 (B) 참조).
예를 들어, 압력이 1Pa가 되도록 감압된 환경에서 스페이서(KB) 및 접합층(160F)을 제 1 기재(11)와 제 2 기재(21) 사이에 끼운다. 또한, 환경의 압력은 1Pa 이하가 바람직하다. 이로써 나중의 단계에 있어서 환경의 압력을 대기압으로 되돌린 경우 제 1 기재(11)와 제 2 기재(21) 사이에 기포가 잔존하는 불량을 방지할 수 있다.
≪ 제 3 단계 ≫
제 3 단계에 있어서, 접합층(160F)이 제 1 기재(11), 제 2 기재(21) 및 스페이서(KB) 사이에 펴서 넓혀지도록 환경의 압력을 대기압에 가깝게 한다.
환경의 압력을 감압된 상태로부터 대기압에 가깝게 하면, 제 2 기재(21)를 제 1 기재(11)에 밀어붙일 수 있다. 이로써 제 1 기재(11)와 제 2 기재(21)에 끼워진 유동성을 갖는 접합층(160F)은 제 1 기재(11), 제 2 기재(21) 및 스페이서(KB) 사이에 펴서 넓혀진다.
또한, 스페이서(KB)는 제 1 기재(11)와 제 2 기재(21) 사이에 소정의 간격(D)을 형성하는 크기를 구비한다.
또한, 접합층(160F)은 구조물이 있는 데에서 이동하기가 어렵다.
그래서, 스페이서(KB)와 중첩되지 않는 부분의 절연층(121)에, 스페이서(KB)와 중첩되는 부분보다 얇은 부분을 제공한다. 이로써 스페이서(KB)와 중첩되지 않는 부분에 있어서 접합층(160F)이 이동하기 쉽게 할 수 있다.
구체적으로는 스페이서(KB)와 중첩된 부분에 제 1 절연층(121a)과 제 2 절연층(121b)이 적층된 절연층(121)을 사용하고, 스페이서(KB)와 중첩되지 않는 부분에 제 1 절연층(121a)만의 절연층(121)을 사용한다.
또한, 제 2 영역(101C), 제 4 영역(101S) 및 제 6 영역(101T)은 스페이서(KB)를 구비하지 않는다. 이로써 제 2 영역(101C)에 인접된 제 1 영역(101)의 주변부, 제 2 영역(101C)에 인접된 제 3 영역(101D)의 주변부, 제 4 영역(101S)에 인접된 제 3 영역(101D)의 주변부, 제 4 영역(101S)에 인접된 제 5 영역(101R)의 주변부, 및 제 6 영역(101T)에 인접된 제 5 영역(101R)의 주변부에 배치되는 스페이서(KB)에, 다른 부분에 배치되는 스페이서(KB)보다 큰 힘이 가해진다.
스페이서(KB)는 소정의 힘보다 큰 힘이 가해지면, 찌부러진 경우가 있다. 스페이서(KB)가 찌부러지면, 제 1 기재(11)와 제 2 기재(21) 사이의 간격이 소정의 길이보다 짧게 되는 경우가 있다. 또한, 스페이서(KB) 주변에 있는 다른 구조물이나 기능 소자가 파괴되는 경우가 있다. 구체적으로는 절연층(121), 착색층(CF), 차광층(BM), 또는 격벽(128)이나 발광 소자(150)가 파괴되는 경우가 있다.
따라서, 스페이서(KB)가 배치되지 않은 영역의 폭을 좁게 한다. 이로써, 스페이서(KB)가 배치되지 않은 영역에 인접된 스페이서(KB)에 가해지는 힘을 저감할 수 있다.
예를 들어, 제 2 영역(101C)의 폭을 좁게 하면, 제 1 영역(101)의 주변부에 배치되는 스페이서(KB)에 가해지는 힘을 저감할 수 있다. 구체적으로는 제 2 영역(101C)의 폭을 3mm 이하, 바람직하게는 1mm 이하로 하면, 제 1 영역(101)의 주변부에 배치되는 스페이서(KB)에 가해지는 힘을 저감할 수 있다.
≪ 제 4 단계 ≫
제 4 단계에서 접합층(160F)을 경화시킨다.
예를 들어, 접합층(160F)에 열 경화성 재료를 사용하는 경우에는 접합층(160F)을 가열함으로써 접합층(160)을 형성할 수 있다.
본 실시형태에서 설명하는 적층 구조물(90)의 제작 방법은 환경의 압력을 대기압에 가깝게 하고, 유동성을 갖는 접합층(160)이 제 1 기재(11), 제 2 기재(21) 및 스페이서(KB) 사이에 펴서 넓혀지도록 하는 단계를 포함하여 구성된다. 이로써, 접합층을 사용하여 제 1 기재와 제 2 기재를 그 사이에 소정의 간격이 형성된 상태로 접합할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 적층 구조물의 제작 방법을 제공할 수 있다.
<발광 장치의 제작 방법의 예>
다음에, 적층 구조물(90)로부터 발광 장치(100)를 제작하는 방법에 대하여 도 2의 (C) 및 (D)를 참조하며 설명한다.
도 2의 (C)는 본 발명의 일 형태에 따른 적층 구조물의 구성을 설명하기 위한 단면도이고, 도 2의 (D)는 본 발명의 일 형태에 따른 발광 장치의 구성을 설명하기 위한 단면도이다.
≪ 제 5 단계 ≫
제 5 단계에서 제 1 기재(11)로부터 제 1 피박리층(13)을 분리한다. 분리된 제 1 피박리층(13)과 제 1 기재(41)를 접착층(31)을 사용하여 접합한다.
또한, 제 2 기재(21)로부터 제 2 피박리층(23)을 분리한다. 분리된 제 2 피박리층(23)과 제 2 기재(42)를 접착층(32)을 사용하여 접합한다(도 2의 (C) 참조).
또한, 제 1 기재(41) 및 제 2 기재(42)에는 가요성을 갖는 재료를 사용할 수 있다. 이로써, 가요성 발광 장치(100)를 제공할 수 있다. 예를 들어, 제 1 기재(41) 및 제 2 기재(42)에는 수지, 수지 필름 또는 플라스틱 등의 유기 재료를 사용할 수 있다. 구체적으로는 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트 또는 아크릴 수지 등을 사용할 수 있다. 또한, 투광성을 필요로 하지 않는 경우에는 예를 들어 투광성을 갖지 않는 금속 등의 무기 재료를 사용할 수 있다. 구체적으로는 SUS 또는 알루미늄 등을 사용할 수 있다.
≪ 제 6 단계 ≫
제 6 단계에서 제 5 영역(101R)을 절제한다(도 2의 (D) 참조).
또한, 제 4 영역(101S)은 스페이서(KB)를 구비한 제 5 영역(101R)에 인접된다. 이로써 제 4 영역(101S)은 소정의 간격을 제 1 기재(41)와 제 2 기재(42) 사이에 구비하고, 결과적으로 제 1 영역(101)의 스페이서(KB) 및 제 3 영역(101D)의 스페이서(KB)가 찌부러지는 현상을 방지할 수 있다.
≪ 제 7 단계 ≫
제 7 단계에서 단자(119)와 중첩되는 제 2 기재(42) 및 접합층(160)을 제거함으로써 단자(119)를 노출시킨다.
이로써, 단자(119)는 전력을 공급받고, 전력을 공급할 수 있다. 또한, 발광 소자(150)는 전력을 공급받을 수 있다.
또한, 본 실시형태는 본 명세서에서 제시하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태에 따른 입출력 장치의 구성에 대하여 도 3~5를 참조하며 설명한다.
도 3~5는 본 발명의 일 형태에 따른 입출력 장치(500TP)의 구성을 설명하는 도면이다.
도 3의 (A)는 본 발명의 일 형태에 따른 입출력 장치(500TP)의 상면도이고, 도 3의 (B)는 도 3의 (A)에 도시된 절단선 Z1-Z2, 절단선 Z3-Z4-Z5-Z6에서 자른 단면도이다.
도 4는 본 발명의 일 형태에 따른 입출력 장치(500TP)의 투영도이다.
도 5는 본 발명의 일 형태에 따른 입출력 장치(500TP)가 구비한 검지 유닛(602)(i, j)의 투영도 및 회로도이다.
<입출력 장치의 구성예>
본 실시형태에서 설명하는 입출력 장치(500TP)는, 표시부(500)와, 표시부(500)에 중첩되는 입력부(600)와, 표시부(500)에 제공된 표시 영역(501)과, 입력부(600)의 표시 영역(501)과 중첩되는 위치에 제공된 입력 영역(601)과, 표시 영역(501) 및 입력 영역(601)을 둘러싸는 밀봉 영역(501S)을 갖는다(도 3의 (A) 및 (B) 참조).
그리고, 표시 영역(501), 입력 영역(601) 및 밀봉 영역(501S)은 제 1 기재(510)와 제 2 기재(610)를 구비한다(도 3의 (B) 참조).
표시 영역(501) 및 입력 영역(601)은 제 1 기재(510)와 제 2 기재(610) 사이에 스페이서(KB)를 구비한다.
밀봉 영역(501S)은 제 1 기재(510)와 제 2 기재(610)를 접합하는 접합층(560)을 구비한다.
표시 영역(501)은 복수의 화소(502)를 구비한다(도 4 참조).
화소(502)는 2행 2열로 배치된 4개의 부화소(부화소(502R), 부화소(502G), 부화소(502B), 및 부화소(502Y))를 구비한다.
부화소(502R)는 표시 소자 및 표시 소자와 전기적으로 접속되는 화소 회로를 구비한다. 예를 들어, 표시 소자에는 발광 소자(550R)를 사용할 수 있다.
입력 영역(601)은 복수의 검지 유닛(602(i, j))을 구비한다. 또한, 본 명세서에 있어서, m행 n열의 행렬의 i행 j열에 배치된 요소를 (i, j)라고 표기한다. 또한, i행 j열에 배치된 검지 유닛을 검지 유닛(602(i, j))이라고 표기한다. 또한, m 및 n 중 하나는 1 이상의 자연수이고, 다른 하나는 2 이상의 자연수이다. i는 m 이하의 자연수이고, j는 n 이하의 자연수이다.
검지 유닛(602(i, j))은 부화소(502R)에 중첩되는 개구부(667)를 구비한 차광층(BM), 차광층(BM)에 중첩되는 검지 회로, 및 검지 회로와 전기적으로 접속되는 검지 소자(650(i, j))를 구비한다(도 3~5 참조).
본 실시형태에서 설명하는 상기 입출력 장치(500TP)는, 표시부(500)와 표시부(500)에 중첩되는 입력부(600)와, 표시부(500)에 제공된 표시 영역(501)과, 입력부(600)의 표시 영역(501)과 중첩되는 위치에 제공된 입력 영역(601)과, 표시 영역(501) 및 입력 영역(601)을 둘러싸는 밀봉 영역(501S)을 갖는다. 그리고, 표시 영역(501), 입력 영역(601) 및 밀봉 영역(501S)은 제 1 기재(510)와 제 2 기재(610)를 구비하고, 표시 영역(501) 및 입력 영역(601)은 제 1 기재(510)와 제 2 기재(610) 사이에 스페이서(KB)를 구비한다. 이로써 밀봉 영역에 스페이서를 구비하지 않고, 제 1 기재와 제 2 기재 사이에 소정의 간격을 형성할 수 있고, 결과적으로 편리성 또는 신뢰성이 우수한 신규 입출력 장치를 제공할 수 있다.
또한, 입출력 장치(500TP)는 표시 영역(501)보다 외측에 영역(501C)과, 영역(501C)보다 외측에 영역(501D)과, 영역(501D)보다 외측에 영역(501T)을 갖는다(도 3의 (A) 참조).
입출력 장치(500TP)는 표시 영역(501) 및 입력 영역(601)에 중첩되는 영역을 갖는 보호층(670)을 구비한다.
이하에, 입출력 장치(500TP)를 구성하는 개개의 요소에 대하여 설명한다. 또한, 이들 구성은 명확하게 분리할 수 없고, 하나의 구성이 다른 구성을 겸하는 경우나 다른 구성의 일부를 포함하는 경우가 있다.
예를 들어, 복수의 개구부(667)에 중첩되는 위치에 착색층을 구비한 입력부(600)는, 입력부(600)이기도 하고, 컬러 필터이기도 하다.
또한, 예를 들어 입력부(600)가 표시부(500)에 중첩된 입출력 장치(500TP)는 입력부(600)이기도 하고, 표시부(500)이기도 하다. 또한, 표시부(500)에 입력부(600)가 중첩된 입출력 장치(500TP)를 터치 패널이라고도 한다.
≪ 전체의 구성 ≫
입출력 장치(500TP)는 표시부(500), 입력부(600), 표시 영역(501), 입력 영역(601), 밀봉 영역(501S), 제 1 기재(510) 또는 제 2 기재(610)를 갖는다.
또한, 영역(501C), 영역(501D), 영역(501T) 또는 보호층(670)을 가져도 좋다.
영역(501C) 및 영역(501D)은 제 1 기재(510) 및 제 2 기재(610)를 구비한다.
영역(501C)은 절연막(521)에 형성된 개구부를 구비한다.
영역(501D)은 구동 회로(503G), 구동 회로(603G), 및 구동 회로(603D)를 구비한다.
영역(501T)은 단자(519G), 단자(519SL), 및 단자(519SR)를 구비한다.
≪ 입력부 ≫
입력부(600)는 검지 유닛(602(i, j)) 또는 제 2 기재(610)를 구비한다.
또한, 배선(VPI(i)), 배선(CS), 주사선(G1(i)), 배선(RES(i)), 배선(VRES(i)), 또는 신호선(DL(j))을 구비한다(도 5 참조). 또한, 본 명세서에 있어서 i번째 행에 배치된 배선에는 부호 뒤에 (i)를 표기하고 나타내고, j번째 열에 배치된 배선에는 부호 뒤에 (j)를 표기하고 나타낸다.
또한, 제 2 기재(610)에 입력부(600)를 형성하기 위한 막을 형성하고, 상기 막을 가공하는 방법을 사용하여 입력부(600)를 형성하여도 좋다.
또는, 입력부(600)의 일부를 다른 기재에 형성하고, 상기 일부를 제 2 기재(610)로 전치하는 방법을 사용하여 입력부(600)를 형성하여도 좋다.
≪ 검지 유닛 ≫
검지 유닛(602(i, j))은 근접 또는 접촉하는 물체를 검지하여 검지 신호를 공급한다. 예를 들어, 정전 용량, 조도, 자력, 전파, 또는 압력 등을 검지하고, 검지된 물리량에 의거한 정보를 공급한다. 구체적으로 검지 소자에는, 용량 소자, 광전 변환 소자, 자기 검지 소자, 압전 소자, 또는 공진기 등을 사용할 수 있다.
검지 유닛(602(i, j))은 예를 들어, 근접 또는 접촉하는 물체와의 사이의 정전 용량의 변화를 검지한다. 구체적으로는, 도전막, 및 도전막과 전기적으로 접속된 검지 회로를 사용하여도 좋다.
또한, 대기 중에서 손가락 등 대기보다 큰 유전율을 갖는 물체가 도전막에 근접하면, 손가락과 도전막 사이의 정전 용량이 변화된다. 이 정전 용량의 변화를 검지하여 검지 정보를 공급할 수 있다. 구체적으로는, 도전막 및 상기 도전막에 한쪽 전극이 접속된 용량 소자를 포함한 검지 회로를 검지 유닛(602(i, j))에 사용할 수 있다.
예를 들어, 정전 용량의 변화에 따라 용량 소자와의 사이에서 전하가 분배되어 용량 소자의 한 쌍의 전극 사이의 전압이 변화된다. 이 전압의 변화를 검지 신호로서 사용할 수 있다.
구체적으로는, 용량 소자를 검지 소자(650(i, j))에 사용하고, 검지 소자(650(i, j))의 제 2 전극(652)의 전위의 변화와, 제 1 전극(651(i, j))에 전기적으로 접속된 도전막과 그에 근접되는 물체 사이의 거리 등에 의거하여 변화되는 제 1 전극(651(i, j))의 전위를 검지 신호에 사용할 수 있다.
또한, 검지 소자(650(i, j))는 제 1 전극(651(i, j)), 제 1 전극(651(i, j))에 중첩되는 제 2 전극(652) 및 제 1 전극(651(i, j))과 제 2 전극(652) 사이에 유전체층(653)을 구비한다.
≪ 검지 회로, 스위치, 트랜지스터 ≫
검지 회로에는 다양한 회로를 사용할 수 있다. 구체적으로는, 스위치 또는 트랜지스터를 구비한 검지 회로를 사용할 수 있다(도 5의 (B) 참조). 다만, 스위치 또는 트랜지스터를 구비하지 않고, 용량 소자로 검지 회로나 터치 센서를 구성하여도 좋다.
또한, 터치 센서를 구성하는 배선이나 전극에 사용할 수 있는 재료로서 예를 들어 저항값이 낮은 것이 바람직하다. 일례로서 은, 구리, 알루미늄, 카본 나노튜브, 그래핀, 할로젠화 금속(할로젠화 은 등) 등을 사용하여도 좋다. 또한, 매우 가늘게(예를 들어 직경이 수nm) 한 다수의 도전체를 사용하여 구성되는 금속 나노와이어를 사용하여도 좋다. 또는 도전체를 그물 형상으로 한 금속 메시를 사용하여도 좋다. 일례로서는, Ag 나노와이어, Cu 나노와이어, Al 나노와이어, Ag 메시, Cu 메시, Al 메시 등을 사용하여도 좋다. Ag 나노와이어를 사용하는 경우, 광 투과율 89% 이상, 시트 저항률 40Ω/□ 이상 100Ω/□ 이하를 실현할 수 있다. 또한, 금속 나노와이어, 금속 메시, 카본 나노튜브, 그래핀 등은 투과율이 높기 때문에, 표시 소자에 사용되는 전극(예를 들어 화소 전극이나 공통 전극)에 사용하여도 좋다.
검지 유닛(602(i, j))은 제어 신호에 의거하여 도통 상태 또는 비도통 상태로 할 수 있는 스위치를 구비한다.
예를 들어, 스위치에는 제 2 제어 신호에 의거하여 도통 상태 또는 비도통 상태로 할 수 있는 트랜지스터(M2(i, j)) 및 제 3 제어 신호에 의거하여 도통 상태 또는 비도통 상태로 할 수 있는 트랜지스터(M3)를 사용할 수 있다.
또한, 검지 유닛(602)에는 검지 신호를 증폭하는 트랜지스터(M1(i, j))를 사용할 수 있다.
검지 신호를 증폭하는 트랜지스터(M1(i, j)) 및 스위치에는 동일한 공정으로 제작할 수 있는 트랜지스터를 사용할 수 있다. 이로써, 제작 공정이 간략화된 입력부(600)를 제공할 수 있다.
트랜지스터는 반도체층을 구비한다. 예를 들어, 반도체층에는 14족 원소, 화합물 반도체, 또는 산화물 반도체를 사용할 수 있다. 구체적으로 반도체층에는 실리콘을 포함하는 반도체, 갈륨 비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 적용할 수 있다. 또한, 반도체층에는 유기 반도체 등을 사용할 수 있다. 유기 반도체에는 테트라센이나 펜타센 등의 아센류 등을 사용할 수 있다.
트랜지스터에는 다양한 결정성을 갖는 반도체층을 사용할 수 있다. 예를 들어, 비결정을 포함하는 반도체층, 미결정을 포함하는 반도체층, 다결정을 포함하는 반도체층, 또는 단결정을 포함하는 반도체층 등을 사용할 수 있다. 구체적으로는, 비정질 실리콘, 레이저 어닐링 등의 처리에 의하여 결정화된 폴리실리콘, 또는 SOI(Silicon On Insulator) 기술을 사용하여 형성된 반도체층 등을 사용할 수 있다.
예를 들어, 반도체층에는 적어도 인듐(In), 아연(Zn) 및 M(Al, Ga, Ge, Y, Zr, Sn, La, Ce 또는 Hf 등의 금속)을 포함하는 In-M-Zn 산화물로 표기되는 재료를 포함하는 산화물 반도체를 적합하게 사용할 수 있다. 또는 In과 Zn의 양쪽을 포함하는 것이 바람직하다.
산화물 반도체막을 구성하는 산화물 반도체로서, 예를 들어 In-Ga-Zn계 산화물, In-Al-Zn계 산화물, In-Sn-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물, In-Ga계 산화물을 사용할 수 있다.
또한 여기서 In-Ga-Zn계 산화물이란, In, Ga, 및 Zn을 주성분으로서 포함한 산화물을 가리키며, In, Ga, 및 Zn의 비율은 불문한다. 또한, In과 Ga와 Zn 이외의 금속 원소가 들어 있어도 좋다.
≪ 배선 ≫
입력부(600)는 배선을 구비한다. 배선은 배선(VPI(i)), 배선(CS), 주사선(G1(i)), 배선(RES(i)), 배선(VRES(i)), 또는 신호선(DL(j)) 등을 포함한다.
예를 들어, 신호선(DL(j))은 검지 신호를 공급하는 기능을 구비하고, 배선(VPI(i))은 접지 전위를 공급하는 기능을 구비하고, 배선(CS)은 제 1 제어 신호를 공급하는 기능을 구비하고, 주사선(G1(i))은 제 2 제어 신호를 공급하는 기능을 구비하고, 배선(RES(i))은 제 3 제어 신호를 공급하는 기능을 구비하고, 배선(VRES(i))은 접지 전위를 공급할 수 있는 기능을 구비한다.
배선 등에는 도전성을 갖는 재료를 사용할 수 있다.
예를 들어, 배선에는 무기 도전성 재료, 유기 도전성 재료, 금속 또는 도전성 세라믹 등을 사용할 수 있다.
구체적으로 배선 등에는 알루미늄, 금, 백금, 은, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 이트륨, 지르코늄, 팔라듐, 및 망가니즈 중에서 선택된 금속 원소, 상술한 금속 원소를 포함한 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다. 특히, 알루미늄, 크로뮴, 구리, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐 중에서 선택된 하나 이상의 원소를 포함하면 바람직하다. 특히, 구리와 망가니즈의 합금이 습식 에칭법을 사용한 미세 가공에 적합하다.
구체적으로는 알루미늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 타이타늄막 위에 알루미늄막을 적층하고, 또한 그 위에 타이타늄막을 형성하는 3층 구조 등을 사용할 수 있다.
구체적으로는, 알루미늄에 타이타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐 중에서 선택된 하나 또는 복수를 조합한 합금막, 또는 질화막을 사용할 수 있다.
또는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등 도전성 산화물을 사용할 수 있다.
또는, 그래핀 또는 그래파이트를 사용할 수 있다. 그래핀을 포함한 막은, 예를 들어 막 형상으로 형성된 산화 그래핀을 포함한 막을 환원하여 형성할 수 있다. 환원 방법으로서는 열을 가하는 방법이나 환원제를 사용하는 방법 등을 들 수 있다.
또는, 도전성 고분자를 사용할 수 있다.
≪ 구동 회로 ≫
구동 회로(603G)는 예를 들어 소정의 타이밍으로 제어 신호를 공급할 수 있다. 구체적으로는 제 2 제어 신호를 주사선(G1(i))에 소정의 순서로 공급하고, 제 3 제어 신호를 배선(RES(i))에 소정의 순서로 공급한다.
구동 회로(603G)에는 다양한 회로를 사용할 수 있다. 예를 들어, 시프트 레지스터, 플립플롭 회로, 또는 조합 회로 등을 사용할 수 있다. 예를 들어, 입력부(600)가 표시부(500)의 소정의 동작에 의거하여 동작하도록 구동 회로(603G)가 선택 신호를 공급하여도 좋다. 구체적으로는 표시부(500)의 귀선 기간 중에 입력부(600)가 동작하도록 선택 신호를 공급하여도 좋다. 이로써 입력부(600)가 표시부(500)의 동작에 따른 잡음을 검지하게 되는 불량을 경감할 수 있다.
구동 회로(603D)는, 검지 유닛(602(i, j))이 공급하는 검지 신호에 의거하여 검지 정보를 공급한다.
구동 회로(603D)에는 다양한 회로를 사용할 수 있다. 예를 들어, 구동 회로(603D)에는 검지 유닛(602(i, j))에 배치된 검지 회로와 전기적으로 접속됨으로써 소스 폴로어 회로나 커런트 미러 회로를 구성할 수 있는 회로를 사용할 수 있다. 또한, 검지 신호를 디지털 신호로 변환하는 아날로그 디지털 변환 회로를 구비하여도 좋다.
≪ 기재 ≫
기재(610)는 제작 공정에 견딜 수 있을 정도의 내열성 및 제작 장치에 적용 가능한 두께 및 크기를 구비한 것이라면, 특별히 한정되지 않는다. 특히, 기재(610)에 가요성을 갖는 재료를 사용하면, 입력부(600)를 접은 상태 또는 펼친 상태로 할 수 있다. 또한, 표시부(500)가 표시하는 측에 입력부(600)를 배치하는 경우, 기재(610)에는 투광성을 갖는 재료를 사용한다.
기재(610)에는 유기 재료, 무기 재료, 또는 유기 재료와 무기 재료 등의 복합 재료 등을 사용할 수 있다.
예를 들어, 기재(610)에는 유리, 세라믹, 또는 금속 등의 무기 재료를 사용할 수 있다.
구체적으로 기재(610)에는, 무알칼리 유리, 소다석회 유리, 칼륨 유리 또는 크리스털 유리 등을 사용할 수 있다.
구체적으로 기재(610)에는, 금속 산화물막, 금속 질화물막 또는 금속 산질화물막 등을 사용할 수 있다. 예를 들어, 산화 실리콘, 질화 실리콘, 산질화 실리콘, 알루미나 등을 포함한 박막을 사용할 수 있다.
예를 들어, 기재(610)에는 수지, 수지 필름 또는 플라스틱 등의 유기 재료를 사용할 수 있다.
구체적으로 기재(610)에는, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트 또는 아크릴 수지 등의 수지 필름 또는 수지판을 사용할 수 있다.
예를 들어, 기재(610)에는 박판 형상의 유리판 또는 무기 재료 등의 막을 수지 필름 등에 접합한 복합 재료를 사용할 수 있다.
예를 들어, 기재(610)에는 섬유 형상 또는 입자상의 금속, 유리 또는 무기 재료 등을 수지 필름으로 분산시킨 복합 재료를 사용할 수 있다.
예를 들어, 기재(610)에는 섬유 형상 또는 입자상의 수지, 또는 유기 재료 등을 무기 재료로 분산시킨 복합 재료를 사용할 수 있다.
또한, 기재(610)에는 단층의 재료 또는 복수의 층이 적층된 적층 재료를 사용할 수 있다. 예를 들어, 기재(610)에는 기재와 기재에 포함된 불순물의 확산을 방지하는 절연층 등이 적층된 적층 재료를 사용할 수 있다.
구체적으로 기재(610)에는, 유리와 유리에 포함된 불순물의 확산을 방지하는 산화 실리콘막, 질화 실리콘막 또는 산질화 실리콘막 등으로부터 선택된 하나 또는 복수의 막이 적층된 적층 재료를 적용할 수 있다.
또는, 기재(610)에는 수지와 수지를 투과하는 불순물의 확산을 방지하는 산화 실리콘막, 질화 실리콘막 또는 산질화 실리콘막 등이 적층된 적층 재료를 적용할 수 있다.
구체적으로는 가요성을 갖는 기재(610b), 불순물의 확산을 방지하는 배리어막(610a), 및 기재(610b)와 배리어막(610a)을 접합하는 수지층(610c)이 적층된 적층체를 사용할 수 있다(도 3의 (B) 참조).
≪ 플렉시블 프린트 기판 ≫
플렉시블 프린트 기판(FPC1)은 타이밍 신호나 전원 전위 등을 공급하고, 검지 신호를 공급받는다.
≪ 표시부 ≫
표시부(500)는 화소(502), 주사선, 신호선, 또는 기재(510)를 구비한다(도 4 참조).
또한, 기재(510)에 표시부(500)를 형성하기 위한 막을 형성하고, 상기 막을 가공함으로써 표시부(500)를 형성하여도 좋다.
또는, 표시부(500)의 일부를 다른 기재에 형성하고, 상기 일부를 기재(510)로 전치하여 표시부(500)를 형성하여도 좋다.
≪ 화소 ≫
화소(502)는 부화소(502B), 부화소(502G), 및 부화소(502R)를 포함하고, 각 부화소는 표시 소자와 표시 소자를 구동하는 화소 회로를 구비한다.
≪ 화소 회로 ≫
또한, 표시부에는, 화소에 능동 소자를 갖는 액티브 매트릭스 방식, 또는 화소에 능동 소자를 갖지 않는 패시브 매트릭스 방식을 사용할 수 있다.
액티브 매트릭스 방식에서는 능동 소자(액티브 소자, 비선형 소자)로서 트랜지스터뿐만 아니라 다양한 능동 소자(액티브 소자, 비선형 소자)를 사용할 수 있다. 예를 들어, MIM(Metal Insulator Metal), 또는 TFD(Thin Film Diode) 등을 사용할 수도 있다. 이들 소자는 제작 공정 수가 적기 때문에, 제작 비용 삭감 또는 수율 향상을 도모할 수 있다. 또는 이들 소자는 소자의 사이즈가 작기 때문에, 개구율을 향상시킬 수 있고, 저소비전력화나 고휘도화를 도모할 수 있다.
액티브 매트릭스 방식 이외에서는 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않은 패시브 매트릭스 방식을 사용할 수도 있다. 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않기 때문에, 제작 공정 수가 적어, 제작 비용 삭감 또는 수율 향상을 도모할 수 있다. 또는 능동 소자(액티브 소자, 비선형 소자)를 사용하지 않기 때문에, 개구율을 향상시킬 수 있고, 저소비전력화, 또는 고휘도화 등을 도모할 수 있다.
화소 회로는 예를 들어, 트랜지스터(502t)를 포함한다.
표시부(500)는 트랜지스터(502t)를 덮는 절연막(521)을 구비한다. 또한, 절연막(521)은 화소 회로에 기인한 요철을 평탄화하기 위한 층으로서 사용할 수 있다. 또한, 절연막(521)에는 불순물의 확산을 억제할 수 있는 층을 포함한 적층막을 적용할 수 있다. 이로써 불순물의 확산으로 인하여 트랜지스터(502t) 등의 신뢰성이 저하되는 불량의 발생을 억제할 수 있다.
≪ 표시 소자 ≫
표시부(500)에는 다양한 표시 소자를 사용할 수 있다. 예를 들어 전기 영동 방식이나 전자 분류체(電子粉流體, Electronic Liquid Powder(등록상표)) 방식이나 전기습윤 방식 등으로 표시가 수행되는 표시 소자(전자 잉크라고도 함), 셔터 방식의 MEMS 표시 소자, 광 간섭 방식의 MEMS 표시 소자, 액정 소자 등을 들 수 있다.
또한, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이 등에 사용할 수 있는 표시 소자를 사용할 수 있다. 또는 LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등), 트랜지스터(전류에 따라 발광하는 트랜지스터), 전자 방출 소자, 전자 잉크, 전기 영동 소자, 회절 광 밸브(GLV: grating light valve), 플라즈마 디스플레이(PDP), 디지털 마이크로미러 디바이스(DMD: digital micromirror device), DMS(digital micro shutter), MIRASOL(등록상표), IMOD(interferometric modulator display) 소자, 압전 세라믹 디스플레이, 카본 나노 튜브를 사용한 표시 소자 중 적어도 하나를 갖는다. 이들 외에도, 전기적 작용 또는 자기적 작용에 의하여 콘트라스트, 휘도, 반사율, 투과율 등이 변화하는 표시 매체를 가져도 좋다. EL 소자를 사용한 표시 장치의 일례로서는 EL 디스플레이 등이 있다. 전자 방출 소자를 사용한 표시 장치의 일례로서는, 필드 에미션 디스플레이(FED) 또는 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-emitter Display) 등이 있다. 전자 잉크, 전자 분류체 또는 전기 영동 소자를 사용한 표시 장치의 일례로서는 전자 종이 등이 있다. 또한, LED를 사용하는 경우, LED의 전극이나 질화물 반도체 아래에 그래핀이나 그래파이트를 배치하여도 좋다. 그래핀이나 그래파이트는 복수의 층을 적층시켜 다층막으로 하여도 좋다. 이와 같이, 그래핀이나 그래파이트를 제공함으로써 그 위에 질화물 반도체, 예를 들어 결정을 갖는 n형 GaN 반도체층 등을 용이하게 형성할 수 있다. 또한, 그 위에 결정을 갖는 p형 GaN 반도체층 등을 제공하여 LED를 구성할 수 있다. 또한, 그래핀이나 그래파이트와 결정을 갖는 n형 GaN 반도체층 사이에 AlN층을 제공하여도 좋다. 또한, LED가 갖는 GaN 반도체층은 MOCVD로 형성하여도 좋다. 다만, 그래핀을 제공함으로써 LED가 갖는 GaN 반도체층은 스퍼터링법으로 형성할 수도 있다.
예를 들어, 사출하는 광의 색이 상이한 유기 일렉트로루미네선스 소자를 부화소마다 적용하여도 좋다.
예를 들어, 백색 광을 사출하는 유기 일렉트로루미네선스 소자를 적용할 수 있다.
발광 소자(550R)는 하부 전극(551R), 상부 전극(552), 및 하부 전극(551R)과 상부 전극(552) 사이의 발광성 유기 화합물을 포함하는 층(553)을 갖는다.
부화소(502R)는 발광 모듈(580R)을 구비한다. 부화소(502R)는 발광 소자(550R)와, 발광 소자(550R)에 전력을 공급할 수 있는 트랜지스터(502t)를 포함하는 화소 회로를 갖는다. 또한, 발광 모듈(580R)은 발광 소자(550R) 및 광학 소자(예를 들어, 착색층(CFR))를 구비한다.
또한, 특정한 파장의 광을 효율적으로 추출할 수 있도록 발광 모듈(580R)에 미소 공진기 구조를 배치할 수 있다. 구체적으로는, 특정한 광을 효율적으로 추출할 수 있도록 배치된 가시광을 반사하는 막과 반반사·반투과하는 막 사이에 발광성 유기 화합물을 포함하는 층을 배치하여도 좋다.
발광 모듈(580R)은 광을 추출하는 방향으로 착색층(CFR)을 갖는다. 착색층은 특정한 파장의 광을 투과시키는 것이라면 좋고, 예를 들어 적색, 녹색, 또는 청색 등의 광을 선택적으로 투과시키는 것을 사용할 수 있다. 또한, 다른 부화소를 착색층이 제공되지 않은 창문부와 중첩되도록 배치하고, 착색층을 투과시키지 않고 발광 소자가 발하는 광을 사출하여도 좋다.
착색층(CFR)은 발광 소자(550R)와 중첩되는 위치에 있다. 따라서, 발광 소자(550R)가 발하는 광의 일부는 착색층(CFR)을 투과하여 도면의 화살표로 나타낸 바와 같이 발광 모듈(580R) 외부로 사출된다.
착색층(예를 들어, 착색층(CFR))을 둘러싸도록 차광층(BM)이 있다.
또한, 광을 추출하는 측에 접합층(560)이 제공된 경우, 접합층(560)은 발광 소자(550R)와 착색층(CFR)에 접하여도 좋다.
하부 전극(551R)은 절연막(521) 위에 배치된다. 하부 전극(551R)과 중첩되는 개구부가 형성된 격벽(528)을 구비한다. 또한, 격벽(528)의 일부는 하부 전극(551R)의 단부와 중첩된다.
하부 전극(551R)은 상부 전극(552)과의 사이에 발광성 유기 화합물을 포함하는 층(553)을 끼워 발광 소자(예를 들어, 발광 소자(550R))를 구성한다. 화소 회로는 발광 소자에 전력을 공급한다.
또한, 격벽(528) 위에 기재(610)와 기재(510) 사이의 간격을 제어하는 스페이서(KB)를 갖는다.
또한, 화소 전극의 일부 또는 전체에는 가시광을 반사하는 기능을 갖는 층을 사용하여도 좋다. 이로써, 반투과형 액정 디스플레이나 반사형 액정 디스플레이를 실현할 수 있다. 구체적으로는 알루미늄, 은 등을 화소 전극의 일부 또는 전체에 사용한다.
또한, 반사 전극 아래에 SRAM 등의 기억 회로를 제공할 수도 있다. 이로써 소비 전력을 더 저감시킬 수 있다. 또한, 적용하는 표시 소자에 적합한 구성을 다양한 화소 회로로부터 선택하여 사용할 수 있다.
≪ 기재 ≫
가요성을 갖는 재료를 기재(510)에 사용할 수 있다. 예를 들어, 기재(610)에 사용할 수 있는 재료와 같은 재료를 기재(510)에 적용할 수 있다.
또한, 기재(510)가 투광성을 가질 필요가 없는 경우에는, 예를 들어 투광성을 갖지 않는 재료를 사용할 수 있다. 구체적으로는, SUS 또는 알루미늄 등을 사용할 수 있다.
예를 들어 기재(510)에는, 가요성을 갖는 기재(510b), 불순물의 확산을 방지하는 배리어막(510a), 및 기재(510b)와 배리어막(510a)을 접합하는 수지층(510c)이 적층된 적층체를 적합하게 사용할 수 있다(도 3의 (B) 참조).
≪ 접합층 ≫
접합층(560)은 기재(610)와 기재(510)를 접합한다. 접합층(560)은 공기보다 큰 굴절률을 구비한다. 또한, 접합층(560) 측에 광을 추출하는 경우, 접합층(560)은 광학적으로 접합하는 기능을 갖는 층을 겸하면 좋다. 구체적으로 접합층(560)에는, 기재(510)의 굴절률과의 차이가 0.2 이하인 굴절률을 구비한 재료를 사용한다. 또는, 접합층(560)에는 기재(610)의 굴절률과의 차이가 0.2 이하인 굴절률을 구비한 재료를 사용한다.
≪구동 회로의 구성≫
구동 회로(503G)는 선택 신호를 공급한다. 예를 들어, 주사선에 선택 신호를 공급한다.
예를 들어, 구동 회로(503G) 등에는 시프트 레지스터, 플립플롭 회로, 또는 조합 회로 등을 사용할 수 있다.
또한, 구동 회로에는 화소 회로와 동일한 공정으로 동일한 기판 위에 형성할 수 있는 트랜지스터를 사용할 수 있다.
또한, 화상 신호를 공급하는 구동 회로를 구비하여도 좋다. 예를 들어 화상 신호를 공급하는 구동 회로에는 트랜지스터(503t) 또는 용량(503c)과 동일한 공정으로 형성할 수 있는 소자를 사용할 수 있다.
≪ 배선 ≫
표시부(500)는 주사선, 신호선, 및 전원선 등의 배선을 갖는다. 배선에는 다양한 도전막을 사용할 수 있다. 예를 들어, 입력부(600)에 사용할 수 있는 도전막과 같은 재료를 사용할 수 있다.
표시부(500)는 신호를 공급할 수 있는 배선(511)을 구비하고, 단자(519G)가 배선(511)에 제공되어 있다. 또한, 전원 전위 또는 동기 신호 등을 공급할 수 있는 플렉시블 프린트 기판(FPC2)이 단자(519G)에 전기적으로 접속된다.
또한, 플렉시블 프린트 기판(FPC2)에는 프린트 배선 기판(PWB)이 장착되어 있어도 좋다.
또한, 화상 신호 및 동기 신호 또는 전원 전위 등을 공급할 수 있는 단자(519SL) 및 단자(519SR)가 배치된다.
≪ 보호층 ≫
입출력 장치(500TP)는 표시 영역(501) 및 입력 영역(601)에 중첩되는 위치에 보호층(670)을 구비한다.
예를 들어 보호층(670)에는 반사 방지층을 사용할 수 있다. 구체적으로는 원 편광판을 사용할 수 있다.
예를 들어, 보호층(670)에는 세라믹 코팅층 또는 하드 코팅층을 사용할 수 있다. 구체적으로 보호층(670)에는 산화 알루미늄을 포함한 층이나, 자외선 경화 또는 전자선 경화된 수지를 사용할 수 있다. 이로써 입출력 장치(500TP)의 표시 영역(501) 및 입력 영역(601)이 손상되는 불량을 방지할 수 있다.
또한, 본 실시형태는 본 명세서에서 제시하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태에 따른 입출력 장치를 구비한 정보 처리 장치의 구성에 대하여 도 6을 참조하며 설명한다.
도 6은 본 발명의 일 형태에 따른 정보 처리 장치를 설명하는 도면이다. 도 6의 (A)는 본 발명의 일 형태에 따른 정보 처리 장치(K100)의 입출력 장치(K20)가 펼쳐진 상태를 설명하기 위한 투영도이고, 도 6의 (B)는 도 6의 (A)에 도시된 정보 처리 장치(K100)를 절단선 X1-X2에서 자른 단면도이다. 도 6의 (C)는 입출력 장치(K20)가 접힌 상태를 설명하기 위한 투영도이다.
<정보 처리 장치의 구성예>
본 실시형태에서 설명하는 정보 처리 장치(K100)는 입출력 장치(K20), 연산 장치(K10) 또는 하우징(K01(1))~(K01(3))을 갖는다(도 6 참조).
≪ 입출력 장치 ≫
입출력 장치(K20)는 표시부(K30) 및 입력 장치(K40)를 구비한다. 입출력 장치(K20)는 화상 정보(V)를 공급받고, 또한 검지 정보(S)를 공급한다(도 6의 (B) 참조).
표시부(K30)는 화상 정보(V)를 공급받고, 입력 장치(K40)는 검지 정보(S)를 공급한다.
입력 장치(K40)와 표시부(K30)가 일체로 중첩된 입출력 장치(K20)는 표시부(K30)임과 동시에 입력 장치(K40)이기도 하다.
또한, 입력 장치(K40)에 터치 센서를 사용하고, 표시부(K30)에 표시 패널을 사용한 입출력 장치(K20)는 터치 패널이다.
≪ 표시부 ≫
표시부(K30)는 제 1 영역(K31(11)), 제 1 굴곡 가능 영역(K31(21)), 제 2 영역(K31(12)), 제 2 굴곡 가능 영역(K31(22)), 및 제 3 영역(K31(13))이 이 순서로 스트라이프 형상으로 배치된 영역(K31)을 갖는다(도 6의 (A) 참조).
표시부(K30)는 제 1 굴곡 가능 영역(K31(21))에 형성되는 제 1 접음선 및 제 2 굴곡 가능 영역(K31(22))에 형성되는 제 2 접음선을 따라 접힌 상태 및 펼쳐진 상태로 할 수 있다(도 6의 (A) 및 (C) 참조).
≪ 연산 장치 ≫
연산 장치(K10)는 연산부 및 연산부에 실행시키는 프로그램을 기억하는 기억부를 구비한다. 또한, 화상 정보(V)를 공급하고, 또한 검지 정보(S)를 공급받는다.
≪ 하우징 ≫
하우징은 하우징(K01(1)), 힌지(K02(1)), 하우징(K01(2)), 힌지(K02(2)), 또는 하우징(K01(3))을 포함하고, 이 기재 순서로 배치된다.
하우징(K01(3))은 연산 장치(K10)를 수납한다. 또한, 하우징(K01(1))~(K01(3))은 입출력 장치(K20)를 유지하고, 입출력 장치(K20)를 하우징이 접힌 상태 또는 펼쳐진 상태로 할 수 있다(도 6의 (B) 참조).
본 실시형태에서는 3개의 하우징이 2개의 힌지로 연결되는 구성을 갖는 정보 처리 장치를 예시한다. 이 정보 처리 장치(K20)는 2개의 힌지가 있는 부분에서 접을 수 있다.
또한, n(n은 2 이상의 자연수)개의 하우징을 (n-1)개의 힌지로 연결하여도 좋다. 이 구성을 구비하면, 입출력 장치(K20)를 (n-1) 군데에서 접어 정보 처리 장치를 접을 수 있다.
하우징(K01(1))은 제 1 영역(K31(11))과 중첩되고 버튼(K45(1))을 구비한다.
하우징(K01(2))은 제 2 영역(K31(12))과 중첩된다.
하우징(K01(3))은 제 3 영역(K31(13))과 중첩되고, 연산 장치(K10), 안테나(K10A), 및 배터리(K10B)가 수납된다.
힌지(K02(1))는 제 1 굴곡 가능 영역(K31(21))과 중첩되고, 하우징(K01(1))과 하우징(K01(2))을 회동(回動)할 수 있게 연결한다.
힌지(K02(2))는 제 2 굴곡 가능 영역(K31(22))과 중첩되고, 하우징(K01(2))과 하우징(K01(3))을 좌우로 회동할 수 있게 연결한다.
안테나(K10A)는 연산 장치(K10)와 전기적으로 접속되고 신호를 공급하거나 공급받는다.
또한, 안테나(K10A)는 외부 장치로부터 무선으로 전력을 공급받고 배터리(K10B)에 공급한다.
배터리(K10B)는 연산 장치(K10)와 전기적으로 접속되고 전력을 공급하거나 또는 공급받는다.
≪ 폴딩 센서 ≫
폴딩 센서(K41)는 하우징이 접힌 상태인지 또는 펼쳐진 상태인지를 검지하고, 하우징의 상태를 나타낸 정보를 공급한다.
연산 장치(K10)는 하우징(K01)의 상태를 나타내는 정보를 공급받는다.
하우징(K01)의 상태를 나타낸 정보가, 접힌 상태임을 나타내는 정보인 경우에, 연산 장치(K10)는 제 1 영역(K31(11))에 제 1 화상을 포함하는 화상 정보(V)를 공급한다(도 6의 (C) 참조).
또한, 하우징(K01)의 상태를 나타낸 정보가, 펼쳐진 상태임을 나타내는 정보인 경우에, 연산 장치(K10)는 표시부(K30)의 영역(K31)에 화상 정보(V)를 공급한다(도 6의 (A) 참조).
또한, 본 실시형태는 본 명세서에서 제시하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태에 따른 입출력 장치를 입출력부에 사용한 정보 처리 장치의 구성에 대하여 도 7을 참조하며 설명한다.
도 7은 본 발명의 일 형태에 따른 정보 처리 장치를 설명하는 도면이다.
도 7의 (A-1)~(A-3)는 본 발명의 일 형태에 따른 정보 처리 장치를 도시한 것이다.
도 7의 (B-1) 및 (B-2)는 본 발명의 일 형태에 따른 정보 처리 장치를 도시한 것이다.
도 7의 (C-1) 및 (C-2)는 본 발명의 일 형태에 따른 정보 처리 장치의 상면도 및 저면도이다.
≪ 정보 처리 장치 A ≫
정보 처리 장치(3000A)는 입출력부(3120) 및 입출력부(3120)를 지지하는 하우징(3101)을 갖는다(도 7의 (A-1)~(A-3) 참조).
또한, 정보 처리 장치(3000A)는 연산부 및 연산부에 실행시키는 프로그램을 기억하는 기억부, 연산부를 구동하는 전력을 공급하는 배터리 등의 전원을 구비한다.
또한, 하우징(3101)은 연산부, 기억부, 또는 배터리 등을 수납한다.
정보 처리 장치(3000A)는 측면 또는/및 상면에 표시 정보를 표시할 수 있다.
정보 처리 장치(3000A)의 사용자는 측면 또는/및 상면에 접하는 손가락을 사용하여 조작 명령을 공급할 수 있다.
≪ 정보 처리 장치 B ≫
정보 처리 장치(3000B)는 입출력부(3120) 및 입출력부(3120b)를 갖는다(도 7의 (B-1) 및 (B-2) 참조).
정보 처리 장치(3000B)는 입출력부(3120)를 지지하는 하우징(3101) 및 가요성을 갖는 벨트 형상의 하우징(3101b)을 갖는다.
정보 처리 장치(3000B)는 입출력부(3120b)를 지지하는 하우징(3101)을 갖는다.
또한, 정보 처리 장치(3000B)는 연산부, 연산부에 실행시키는 프로그램을 기억하는 기억부, 및 연산부를 구동하는 전력을 공급하는 배터리 등의 전원을 구비한다.
또한, 하우징(3101)은 연산부, 기억부, 또는 배터리 등을 수납한다.
정보 처리 장치(3000B)는 가요성을 갖는 벨트 형상의 하우징(3101b)에 지지되는 입출력부(3120)에 표시 정보를 표시할 수 있다.
정보 처리 장치(3000B)의 사용자는 입출력부(3120)에 접하는 손가락을 사용하여 조작 명령을 공급할 수 있다.
≪ 정보 처리 장치 C ≫
정보 처리 장치(3000C)는 입출력부(3120) 및 입출력부(3120)를 지지하는 하우징(3101) 및 하우징(3101b)을 갖는다(도 7의 (C-1) 및 (C-2) 참조).
입출력부(3120) 및 하우징(3101b)은 가요성을 갖는다.
또한, 정보 처리 장치(3000C)는 연산부, 연산부에 실행시키는 프로그램을 기억하는 기억부, 및 연산부를 구동하는 전력을 공급하는 배터리 등의 전원을 구비한다.
또한, 하우징(3101)은 연산부, 기억부, 또는 배터리 등을 수납한다.
정보 처리 장치(3000C)는 하우징(3101b)의 부분에서 반으로 접을 수 있다.
또한, 본 실시형태는 본 명세서에서 제시하는 다른 실시형태와 적절히 조합할 수 있다.
본 명세서 등에 있어서, 예를 들어 'X와 Y가 접속된다'라고 명시적으로 기재된 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우를 뜻한다. 따라서, 소정의 접속 관계, 예를 들어 도면이나 문장에 나타낸 접속 관계에 한정되지 않고, 도면이나 문장에 나타낸 접속 관계 이외의 것도 도면이나 문장에 기재되는 것으로 한다.
여기서, X, Y는, 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 직접 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 접속되지 않는 경우를 들 수 있고, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)를 통하지 않고 X와 Y가 접속되는 경우를 가리킨다.
X와 Y가 전기적으로 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 하나 이상 접속되는 경우를 들 수 있다. 또한, 스위치는 온 상태와 오프 상태가 제어되는 기능을 갖는다. 즉, 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 갖는다. 또는, 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 갖는다. 또한, X와 Y가 전기적으로 접속되는 경우는 X와 Y가 직접 접속되는 경우를 포함하는 것으로 한다.
X와 Y가 기능적으로 접속되는 경우의 일례로서는, X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(DA 변환 회로, AD 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속되는 경우를 들 수 있다. 또한, 일례로서, X와 Y 사이에 다른 회로가 존재하더라도 X로부터 출력된 신호가 Y로 전달된다면 X와 Y는 기능적으로 접속되는 것으로 한다. 또한, X와 Y가 기능적으로 접속되는 경우는, X와 Y가 직접 접속되는 경우와 X와 Y가 전기적으로 접속되는 경우를 포함하는 것으로 한다.
또한, 'X와 Y가 전기적으로 접속된다'라고 명시적으로 기재되어 있는 경우는, X와 Y가 전기적으로 접속되는 경우(즉, X와 Y가, 사이에 다른 소자 또는 다른 회로를 개재(介在)하여 접속되는 경우)와, X와 Y가 기능적으로 접속되는 경우(즉, X와 Y가, 사이에 다른 회로를 개재하여 기능적으로 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉, X와 Y가, 사이에 다른 소자 또는 다른 회로를 개재하지 않고 접속되는 경우)가 본 명세서 등에 기재되는 것으로 한다. 즉, '전기적으로 접속된다'라고 명시적으로 기재되어 있는 경우에는, 단순히 '접속된다'고만 명시적으로 기재되는 경우와 같은 내용이 본 명세서 등에 기재되는 것으로 한다.
또한, 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 개재하여(또는 개재하지 않고) X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 개재하여(또는 개재하지 않고) Y와 전기적으로 접속되는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접 접속되고, Z1의 다른 일부가 X와, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접 접속되고, Z2의 다른 일부가 Y와 직접 접속되는 경우에는 이하와 같이 표현할 수 있다.
예를 들어, 'X와 Y와 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되며, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속되다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되며, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서로 전기적으로 접속되다'라고 표현할 수 있다. 또는, 'X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 개재하여 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서로 제공된다'라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여 회로 구성에서의 접속 순서를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
또는 다른 표현 방법으로서, 예를 들어 '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 X와 전기적으로 접속되고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 경유하는 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, 상기 제 1 접속 경로는 Z1을 경유하는 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Y와 전기적으로 접속되고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않고, 상기 제 3 접속 경로는 Z2를 경유하는 경로이다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로로 Z1을 통하여 X와 전기적으로 접속되고, 상기 제 1 접속 경로는 제 2 접속 경로를 가지지 않고, 상기 제 2 접속 경로는 트랜지스터를 경유하는 접속 경로를 가지고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로로 Z2를 통하여 Y와 전기적으로 접속되고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 가지지 않는다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 전기적 경로로 Z1을 통하여 X와 전기적으로 접속되고, 상기 제 1 전기적 경로는 제 2 전기적 경로를 가지지 않고, 상기 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)으로의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 전기적 경로로 Z2를 통하여 Y와 전기적으로 접속되고, 상기 제 3 전기적 경로는 제 4 전기적 경로를 가지지 않고, 상기 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)로의 전기적 경로이다'라고 표현할 수 있다. 상술한 예와 같은 표현 방법으로 회로 구성에서의 접속 경로를 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다.
또한, 이러한 표현 방법은 일례이며, 이들에 한정되지 않는다. 여기서, X, Y, Z1, Z2는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)을 가리킨다.
또한, 회로도상으로는 독립되어 있는 구성 요소끼리가 전기적으로 접속하고 있는 것처럼 도시되어 있는 경우에도, 하나의 구성 요소가, 복수의 구성 요소의 기능을 함께 갖고 있는 경우도 있다. 예를 들어, 배선의 일부가 전극으로서도 기능하는 경우에는 하나의 도전막이 배선 기능 및 전극 기능의 양쪽 구성 요소의 기능을 겸한다. 따라서, 본 명세서에서의 '전기적으로 접속'이란, 이러한 하나의 도전막이 복수의 구성 요소의 기능을 겸하는 경우도 그 범주에 포함된다.
VPI(i): 배선
CS: 배선
RES(i): 배선
VRES(i): 배선
DL(j): 신호선
D: 간격
D1: 간격
D2: 간격
G1(i): 주사선
K01: 하우징
K02: 힌지
K10: 연산 장치
K10A: 안테나
K10B: 배터리
K20: 입출력 장치
K30: 표시부
K31: 영역
K40: 입력 장치
K41: 센서
K45: 버튼
K100: 정보 처리 장치
M1: 트랜지스터
M2: 트랜지스터
M3: 트랜지스터
FPC1: 플렉시블 프린트 기판
FPC2: 플렉시블 프린트 기판
11: 기재
13: 피박리층
21: 기재
23: 피박리층
31: 접착층
32: 접착층
41: 기재
42: 기재
90: 적층 구조물
100: 발광 장치
101: 제 1 영역
101C: 제 2 영역
101D: 제 3 영역
101S: 제 4 영역
101R: 제 5 영역
101T: 제 6의 영역
111: 배선
119: 단자
121: 절연층
121a: 절연층
121b: 절연층
128: 격벽
150: 발광 소자
160: 접합층
160F: 접합층
180: 발광 모듈
500: 표시부
500TP: 입출력 장치
501: 표시 영역
501C: 영역
501D: 영역
501S: 밀봉 영역
501T: 영역
502: 화소
502B: 부화소
502G: 부화소
502R: 부화소
502t: 트랜지스터
502Y: 부화소
503c: 용량
503G: 구동 회로
503t: 트랜지스터
510: 기재
510a: 배리어막
510b: 기재
510c: 수지층
511: 배선
519G: 단자
519SL: 단자
519SR: 단자
521: 절연막
528: 격벽
550R: 발광 소자
551: 하부 전극
551R: 하부 전극
552: 상부 전극
553: 발광성 유기 화합물을 포함하는 층
560: 접합층
580R: 발광 모듈
600: 입력부
601: 입력 영역
602: 검지 유닛
603D: 구동 회로
603G: 구동 회로
605: 검지 유닛
610: 기재
610a: 배리어막
610b: 기재
610c: 수지층
632: 유전체층
650: 검지 소자
651: 전극
652: 전극
667: 개구부
670: 보호층
3000A: 정보 처리 장치
3000B: 정보 처리 장치
3000C: 정보 처리 장치
3101: 하우징
3101b: 하우징
3120: 입출력부
3120b: 입출력부

Claims (14)

  1. 적층 구조물에 있어서,
    제 1 영역, 제 2 영역, 제 3 영역, 제 4 영역, 제 5 영역, 및 제 6 영역을 포함하고,
    상기 제 1 영역은 제 1 기재, 제 2 기재, 및 스페이서를 구비하고,
    상기 제 2 기재는 상기 제 1 기재와 중첩되고,
    상기 제 1 영역에서 상기 스페이서는 상기 제 1 기재와 상기 제 2 기재 사이에 배치되고,
    상기 제 2 영역은 상기 제 1 영역보다 외측에 배치되고,
    상기 제 2 영역은 상기 제 1 기재 및 상기 제 2 기재를 구비하고,
    상기 제 3 영역은 상기 제 2 영역보다 외측에 배치되고,
    상기 제 3 영역은 상기 제 1 기재, 상기 제 2 기재, 및 스페이서를 구비하고,
    상기 제 3 영역에서 상기 스페이서는 상기 제 1 기재와 상기 제 2 기재 사이에 배치되고,
    상기 제 4 영역은 상기 제 3 영역보다 외측에 배치되고,
    상기 제 4 영역은 상기 제 1 기재, 상기 제 2 기재, 및 이들 사이에 접합층을 구비하고,
    상기 제 5 영역은 상기 제 4 영역보다 외측에 배치되고,
    상기 제 5 영역은 상기 제 1 기재, 상기 제 2 기재, 및 스페이서를 구비하고,
    상기 제 5 영역에서 상기 스페이서는 상기 제 1 기재와 상기 제 2 기재 사이에 배치되고,
    상기 제 6 영역은 상기 제 4 영역과 상기 제 5 영역 사이에 배치되고,
    상기 제 6 영역은 단자부를 구비하는, 적층 구조물.
  2. 제 1 항에 있어서,
    상기 제 1 영역, 상기 제 3 영역, 및 상기 제 5 영역 각각에서 상기 스페이서는 상기 제 1 기재와 상기 제 2 기재 사이에 간격을 형성할 수 있는, 적층 구조물.
  3. 제 1 항에 있어서,
    상기 접합층은 상기 제 1 영역을 둘러싸고, 상기 제 1 기재와 상기 제 2 기재에 접하는, 적층 구조물.
  4. 제 1 항에 있어서,
    상기 접합층은 상기 제 1 영역, 상기 제 2 영역, 상기 제 3 영역, 및 상기 제 5 영역에서 상기 제 1 기재와 상기 제 2 기재 사이에 더 포함되는, 적층 구조물.
  5. 제 1 항에 있어서,
    상기 제 1 영역, 상기 제 2 영역, 및 상기 제 3 영역은 절연층을 포함하고, 상기 절연층은 상기 제 1 기재와, 상기 제 1 영역의 상기 스페이서 및 상기 제 3 영역의 상기 스페이서 중 적어도 하나 사이에 배치되고,
    상기 제 5 영역은 상기 제 1 기재와 상기 스페이서 사이에 절연층을 포함하고,
    상기 제 5 영역에서의 상기 절연층은 상기 스페이서와 중첩되는 제 1 부분과 상기 스페이서와 중첩되지 않는 제 2 부분을 포함하고,
    상기 제 2 부분은 상기 제 1 부분보다 두께가 얇은, 적층 구조물.
  6. 제 1 항에 있어서,
    상기 제 1 영역은 발광 소자를 더 포함하고,
    상기 제 1 영역, 상기 제 2 영역, 상기 제 3 영역, 및 상기 제 4 영역은 상기 발광 소자와 전기적으로 접속된 배선을 포함하고,
    상기 단자부는 상기 발광 소자와 전기적으로 접속되고,
    상기 제 1 영역, 상기 제 2 영역, 및 상기 제 3 영역은 상기 배선과 접하는 절연층을 포함하는, 적층 구조물.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020150104057A 2014-07-25 2015-07-23 적층 구조물, 입출력 장치, 정보 처리 장치, 적층 구조물의 제작 방법 KR102370064B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-151604 2014-07-25
JP2014151604 2014-07-25

Publications (2)

Publication Number Publication Date
KR20160012936A KR20160012936A (ko) 2016-02-03
KR102370064B1 true KR102370064B1 (ko) 2022-03-04

Family

ID=55167387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150104057A KR102370064B1 (ko) 2014-07-25 2015-07-23 적층 구조물, 입출력 장치, 정보 처리 장치, 적층 구조물의 제작 방법

Country Status (4)

Country Link
US (1) US11437601B2 (ko)
JP (3) JP2016031927A (ko)
KR (1) KR102370064B1 (ko)
TW (1) TWI683169B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3323014B1 (en) * 2015-07-16 2021-01-20 Merck Patent GmbH Device for the regulation of light transmission
CN110828379A (zh) * 2019-10-15 2020-02-21 深圳大学 一种薄膜晶体管的制造方法、薄膜晶体管及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060135029A1 (en) * 2004-12-13 2006-06-22 Sanyo Electric Co., Ltd. Method for sealing organic electroluminescence elements and manufacturing method for light emitting panel and display panel
JP2009146733A (ja) * 2007-12-14 2009-07-02 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法、および有機エレクトロルミネッセンス装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH691710A5 (fr) * 1997-07-07 2001-09-14 Asulab Sa Procédé de fabrication d'un lot de cellules lamellaires et cellules lamellaires ainsi obtenues.
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
JP4101529B2 (ja) * 2001-02-22 2008-06-18 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US6992439B2 (en) 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
KR100477745B1 (ko) * 2002-05-23 2005-03-18 삼성에스디아이 주식회사 유기 전계발광 소자의 봉지방법 및 이를 이용하는 유기전계발광 패널
US7792489B2 (en) * 2003-12-26 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic appliance, and method for manufacturing light emitting device
CN100452420C (zh) * 2003-12-30 2009-01-14 乐金显示有限公司 双板型有机电致发光器件及其制造方法
KR100755398B1 (ko) * 2004-05-21 2007-09-04 엘지전자 주식회사 유기전계발광표시소자 및 그 제조방법
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
JP4879541B2 (ja) * 2004-09-29 2012-02-22 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4682651B2 (ja) * 2005-03-11 2011-05-11 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器
JP4742730B2 (ja) * 2005-08-04 2011-08-10 ソニー株式会社 表示装置および表示装置の製造方法
JP4701971B2 (ja) * 2005-09-30 2011-06-15 セイコーエプソン株式会社 表示装置および電子機器、表示装置の製造方法
JP5361394B2 (ja) * 2006-11-30 2013-12-04 エルジー ディスプレイ カンパニー リミテッド 有機el装置及びその製造方法
JP4961271B2 (ja) * 2007-06-12 2012-06-27 シャープ株式会社 液晶表示パネルの製造方法及び液晶表示パネル
US8294742B2 (en) * 2007-10-30 2012-10-23 Kyocera Corporation Optical printer head and image forming apparatus
JP2009134984A (ja) 2007-11-30 2009-06-18 Seiko Epson Corp 有機エレクトロルミネッセンス装置およびその製造方法
JP5408642B2 (ja) * 2008-02-14 2014-02-05 株式会社ジャパンディスプレイ 表示装置
WO2010137368A1 (ja) * 2009-05-29 2010-12-02 コニカミノルタオプト株式会社 ウエハレンズの製造方法及びウエハレンズ積層体の製造方法並びに製造装置
KR101107158B1 (ko) 2009-07-10 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI396003B (zh) * 2009-07-30 2013-05-11 Au Optronics Corp 顯示面板及其邊框窄化、邊緣強度提昇方法
JP5515522B2 (ja) * 2009-08-31 2014-06-11 大日本印刷株式会社 有機エレクトロルミネッセンス表示装置用カラーフィルタおよび有機エレクトロルミネッセンス表示装置
JP2011053582A (ja) * 2009-09-04 2011-03-17 Seiko Epson Corp 表示パネルの製造方法
JP2011242705A (ja) * 2010-05-21 2011-12-01 Sony Corp 表示装置、および表示装置の製造方法
KR101201720B1 (ko) * 2010-07-29 2012-11-15 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
CN102012581B (zh) * 2010-09-30 2012-08-22 深圳市华星光电技术有限公司 液晶盒成盒装置及其方法
KR20120044654A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 표시 장치, 표시 장치의 제조 방법, 및 유기 발광 표시 장치
US8842254B2 (en) * 2010-12-17 2014-09-23 Japan Display West Inc. Liquid crystal display panel and manufacturing method for the same
WO2012115016A1 (en) 2011-02-25 2012-08-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using light-emitting device
JP2012190607A (ja) * 2011-03-09 2012-10-04 Canon Inc 気密容器の製造方法
KR101830271B1 (ko) * 2011-03-15 2018-02-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102040242B1 (ko) 2011-05-12 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 이용한 전자 기기
JP2013122984A (ja) * 2011-12-12 2013-06-20 Canon Inc 半導体素子の製造方法
KR20130114352A (ko) * 2012-04-09 2013-10-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2013254056A (ja) 2012-06-06 2013-12-19 Sharp Corp 表示基板貼り合わせ装置、表示基板貼り合わせ方法および表示基板の製造方法
JP6281770B2 (ja) * 2012-08-07 2018-02-21 株式会社Joled 接合体の製造方法
WO2014024455A1 (ja) * 2012-08-10 2014-02-13 シャープ株式会社 表示パネル
US9224980B2 (en) * 2013-03-28 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6425877B2 (ja) * 2013-09-26 2018-11-21 株式会社ジャパンディスプレイ 表示素子およびその製造方法
KR20150129156A (ko) * 2014-05-08 2015-11-19 삼성디스플레이 주식회사 표시 패널 제조 방법
KR102271696B1 (ko) * 2014-10-29 2021-07-01 엘지디스플레이 주식회사 유기 발광 표시 장치용 봉지 필름, 이의 제조 방법 및 이를 이용한 유기 발광 표시 장치
KR20180094199A (ko) * 2017-02-14 2018-08-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060135029A1 (en) * 2004-12-13 2006-06-22 Sanyo Electric Co., Ltd. Method for sealing organic electroluminescence elements and manufacturing method for light emitting panel and display panel
JP2009146733A (ja) * 2007-12-14 2009-07-02 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法、および有機エレクトロルミネッセンス装置

Also Published As

Publication number Publication date
KR20160012936A (ko) 2016-02-03
JP2020074324A (ja) 2020-05-14
JP2022088473A (ja) 2022-06-14
US20160027967A1 (en) 2016-01-28
TWI683169B (zh) 2020-01-21
JP2016031927A (ja) 2016-03-07
TW201606408A (zh) 2016-02-16
JP7448579B2 (ja) 2024-03-12
US11437601B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
JP6974575B2 (ja) 表示装置
JP7200411B2 (ja) 機能パネル、装置、情報処理装置
JP6925388B2 (ja) 表示装置、表示モジュールおよび電子機器
JP6596224B2 (ja) 発光装置及び入出力装置
TWI754789B (zh) 發光裝置和電子裝置
JP2024028708A (ja) 電子機器
JP2022058677A (ja) 表示装置および表示装置の画像処理方法
JP2022001944A (ja) 電子機器
JP2022003399A (ja) 表示装置
JP7448708B2 (ja) 入出力装置
JP7448579B2 (ja) 発光装置及び発光装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant