KR20210074272A - 발광 소자 및 이를 제조하는 방법 - Google Patents

발광 소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20210074272A
KR20210074272A KR1020217002555A KR20217002555A KR20210074272A KR 20210074272 A KR20210074272 A KR 20210074272A KR 1020217002555 A KR1020217002555 A KR 1020217002555A KR 20217002555 A KR20217002555 A KR 20217002555A KR 20210074272 A KR20210074272 A KR 20210074272A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting cells
substrate
cells
pad
Prior art date
Application number
KR1020217002555A
Other languages
English (en)
Inventor
이정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20210074272A publication Critical patent/KR20210074272A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광 소자 및 이를 제조하는 방법을 제공한다. 발광 소자의 제조 방법은, 제1 기판의 일 면 상에 복수의 제1 발광 셀들 및 복수의 제2 발광 셀들을 형성하고, 제1 및 제2 발광 셀들을 제2 기판과 마주하고, 제1 발광 셀들을 선택적으로 제2 기판 상에 접착하고, 제1 발광 셀들 중 적어도 두 개를 포함하는 실장 단위로 제2 기판을 절단하는 것을 포함한다.

Description

발광 소자 및 이를 제조하는 방법
본 발명은 발광 소자에 관한 것으로, 보다 상세하게는 복수의 발광 셀들을 포함하는 발광 소자에 관한 것이다.
발광 다이오드는 무기 광원으로서, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비 전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
특히, 디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치의 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비하며, 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되어 왔다. 그러나 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 차세대 디스플레이로서 마이크로 LED(micro LED)가 개발되고 있다.
본원 발명이 해결하고자 하는 과제는 색재현성이 우수한 발광 소자를 제공하는데 있다.
또 다른 과제는 웨이퍼에서 버려지는 부분을 최소화하는 발광 소자의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 발광 소자의 제조 방법은, 제1 기판의 일 면 상에 복수의 제1 발광 셀들 및 복수의 제2 발광 셀들을 형성하는 단계, 상기 제1 및 제2 발광 셀들을 제2 기판과 마주하는 단계, 상기 제1 발광 셀들을 선택적으로 상기 제2 기판 상에 접착하는 단계, 및 상기 제1 발광 셀들 중 적어도 두 개를 포함하는 실장 단위로 상기 제2 기판을 절단하는 단계를 포함한다.
실시예들에 따르면, 상기 발광 소자의 제조 방법은, 상기 제1 발광 셀들 사이를 채우는 광 차단막을 형성하는 단계를 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자의 제조 방법은, 상기 제1 기판 상에 상기 제1 및 제2 발광 셀들 사이를 채우며, 상기 제1 발광 셀들 상부면을 노출시키는 개구들을 갖는 절연막을 형성하는 단계, 상기 개구들을 채우는 본딩부들을 형성하는 단계, 및 상기 본딩부들을 관통하여 상기 제1 발광 셀들 각각과 전기적으로 연결되는 패드들을 형성하는 단계를 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 발광 셀들을 선택적으로 상기 제2 기판 상에 접착하는 단계는, 상기 제1 발광 셀들 상에 본딩부들을 형성하는 단계, 상기 제2 기판과 마주하는 상기 제1 발광 셀들이 배치된 위치에 레이저 리프트 오프(laser lift off) 공정을 선택적으로 수행하여, 상기 제1 기판으로부터 상기 제1 발광 셀들을 분리하는 단계, 및 상기 제2 기판 상에 상기 본딩부들에 의해 상기 분리된 제1 발광 셀들이 접착되는 단계를 포함할 수 있다.
실시예들에 따르면, 이웃하는 제1 발광 셀들은 제1 방향으로 제1 거리 이격되고, 상기 제1 방향과 수직은 제2 방향으로 제2 거리 이격되도록 형성하고, 이웃하는 제2 발광 셀들은 상기 제1 방향으로 상기 제3 거리 이격되고, 상기 제2 방향으로 상기 제4 거리 이격되되도록 형성하고, 상기 이웃하는 두 개의 제1 발광 셀들 사이에 일 제2 발광 셀이 배치될 수 있다.
실시예들에 따르면, 상기 발광 소자의 제조 방법은, 상기 실장 단위로 절단된 제2 기판에 포함된 제1 발광 셀들을 실장기판에 한번에 실장하는 단계를 더 포함할 수 있다.
실시예들에 따르면, 상기 실장기판에는 다수의 금속 볼들이 그리드(grid) 형태로 형성할 수 있다.
실시예들에 따르면, 상기 발광 소자의 제조 방법은, 상기 제2 발광 셀들에 대하여 상기의 공정 단계들을 반복하는 단계를 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자의 제조 방법은, 상기 제1 기판 상에 제1 발광 셀들 상에 선택적으로 본딩부들을 각각 형성하는 단계, 상기 제1 기판을 뒤집어 상기 본딩부들이 형성된 제1 발광 셀들 및 상기 제2 발광 셀들을 제3 기판과 마주하는 단계, 상기 제1 발광 셀들을 상기 제1 기판으로부터 분리하는 단계, 상기 분리된 제1 발광 셀들을 상기 본딩부들에 통해 상기 제3 기판에 접착시키는 단계, 상기 제3 기판을 뒤집어 상기 제1 발광 셀들의 일 면들을 제4 기판에 접착하는 단계, 상기 제3 기판을 제거하여 상기 본딩부들을 노출시키는 단계, 및 상기 본딩부들 각각을 관통하여 상기 제1 발광 셀들 각각과 전기적으로 연결되는 패드들을 형성하는 단계를 더 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자의 제조 방법은, 상기 제3 기판 상에 상기 제1 발광 셀들 사이를 채우는 광 차단막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 발광 소자는, 기판, 상기 기판 상에 배치되는 적어도 두 개의 발광 셀들, 상기 적어도 두 개의 발광 셀들 사이를 채우며, 상기 발광 셀들 각각의 일 면을 노출시키는 개구들을 갖는 광 차단막, 및 상기 개구들을 채우며 상기 발광 셀들 각각과 상기 기판 사이에 배치되는 본딩부들을 포함할 수 있다.
실시예들에 따르면, 상기 기판과 마주하는 광 차단막의 일 면은 상기 본딩부들 각각의 일 면과 동일 평면일 수 있다.
실시예들에 따르면, 상기 광 차단막의 일 면은 상기 기판과 접하며, 상기 본딩부들 각각의 일 면 및 상기 기판 사이를 채울 수 있다.
실시예들에 따르면, 이웃하는 두 개의 발광 셀들 사이의 이격거리는 상기 발광 셀들 각각의 선폭에 8 내지 15배일 수 있다.
실시예들에 따르면, 상기 발광 셀들 각각은, 수직 적층된 제1 발광부, 제2 발광부, 및 제3 발광부와, 상기 제1 내지 제3 발광부들 각각과 전기적으로 연결되는 복수의 패드들을 포함할 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 본딩부들 각각을 관통하며 상기 패드들과 전기적으로 연결되는 관통 전극들을 더 포함할 수 있다.
실시예들에 따르면, 상기 관통 전극들 각각은 상기 본딩부들 각각 내부에 배치되는 제1 부분 및 상기 제1 부분으로부터 연장하여 상기 본딩부들 각각 상부로 연장하는 제2 부분을 포함할 수 있다.
실시예들에 따르면, 상기 제2 부분은 상기 광 차단막의 일 면 상으로 연장할 수 있다.
실시예들에 따르면, 상기 제2 부분은 상기 광 차단막 내부로 연장할 수 있다.
실시예들에 따르면, 상기 기판은 상기 제2 부분들에 대응되는 위치에 배치되는 복수의 기판 패드들을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 발광 소자에 따르면, 웨이퍼 상에 촘촘하게 형성된 발광 셀들을 소정 거리 이격되도록 선택적으로 여러 번 분리하여, 목적하는 거리로 이격된 발광 셀들을 배치시킬 수 있다. 따라서, 목적하는 거리로 이격된 발광 셀들을 직접 형성하는 것보다 웨이퍼에서 이격거리로 소모되는 부분을 감소시킬 수 있다.
또한, 작은 선폭을 갖는 발광 셀들을 하나씩 실장하지 않고, 적어도 두 개의 실장 단위로 실장함으로써, 실장하는 동안 발생되는 충격 및 손상을 방지하고 효율적으로 발광 셀들을 목적하는 장치에 실장할 수 있다.
발광 셀들 사이에 광 차단막이 배치되어, 발광 셀들 각각으로부터 발생된 광이 차단되어 색혼합을 방지하여, 발광 소자의 색재현성을 향상시킬 수 있다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 1b 및 도 1c는 도 1a의 발광 소자를 A-A'으로 절단한 단면도들이다.
도 2a는 본 발명의 일 실시예에 따른 발광 셀을 설명하기 위한 평면도이다.
도 2b는 도 2a의 발광 셀을 A-A' 및 B-B'으로 절단한 단면도이다.
도 3a는 본 발명의 일 실시예에 따른 발광 셀을 설명하기 위한 평면도이다.
도 3b는 도 3a의 발광 셀을 A-A' 및 B-B'으로 절단한 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 발광 셀을 설명하기 위한 평면도이다.
도 4b는 도 4a의 발광 셀을 A-A'으로 절단한 단면도이다.
도 4c는 도 4a의 발광 셀을 B-B'으로 절단한 단면도이다.
도 5a, 도 5b, 도 6a， 도7a， 도8a， 도9a， 도10a， 도11a， 도12a， 도13a， 도14a， 도15a， 도16a， 도17a， 도 18a는 본 발명의 일 실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 평면도들이다.
도 5c, 도6b， 도7b， 도8b， 도9b， 도10b， 도11b， 도12b， 도13b， 도14b， 도15b， 도16b， 도17b， 도 18b는 도 5b, 도6a, 도7a， 도8a， 도9a， 도10a， 도11a， 도12a， 도13a， 도14a， 도15a， 도16a， 도17a， 도 18a의 발광 소자를 A-A'으로 절단한 단면도들이다.
도 19 내지 도 26은 본 발명의 다른 실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다.
또한, 본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 발광 소자에 대해 상세히 설명한다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 1b 및 도 1c는 도 1a의 발광 소자를 A-A'으로 절단한 단면도들이다.
도 1a 내지 도 1c를 참조하면, 발광 소자는 실장기판(MSUB) 및 실장기판(MSUB)의 일 면 상에 배치되는 복수의 발광 셀들(LED)을 포함할 수 있다. 일 실시예에 따르면, 복수의 발광 셀들(LED)은 2X2로 4개의 발광 셀들(LED)을 예시적으로 설명하고 있으나, 복수의 발광 셀들(LED)은 적어도 두 개의 발광 셀들(LED)을 포함할 수 있다. 도 17a 및 도 17b에 도시된 바와 같이, 복수의 발광 셀들(LED)은 3X3로 9개의 발광 셀들(LED)을 포함할 수 있다. 4개 또는 9개의 복수의 발광 셀들(LED) 각각은 한번에 실장되는 실장 단위일 수 있다. 이에 대한 설명은 후속하여 상세하게 설명하기로 한다.
복수의 발광 셀들(LED)은 제1 방향(DR1) 및 제1 방향(DR1)과 수직인 제2 방향(DR2)으로 서로 이격되어 배치될 수 있다. 복수의 발광 셀들(LED)은 제1 방향(DR1)으로 제3 거리(DT3) 이격되어 배치되며, 제2 방향(DR2)으로 제4 거리(DT4) 이격되어 배치될 수 있다. 일 예로, 제3 거리(DT3) 및 제4 거리(DT4)는 서로 실질적으로 동일할 수 있다. 다른 예로, 제3 거리(DT3) 및 제4 거리(DT4)는 서로 상이할 수 있다.
일 실시예에 따르면, 제3 거리(DT3) 및 제4 거리(DT4) 각각은 발광 셀(LED) 하나의 선폭(critical dimension, CD)의 8 내지 15배일 수 있다. 예컨대, 발광 셀들(LED) 각각의 선폭(CD)은 50 내지 80um일 때, 이웃하는 두 개의 발광 셀들(LED) 사이 제3 거리(DT3) 및 제4 거리(DT4) 각각은 약 650 내지 700um일 수 있다.
복수의 발광 셀들(LED) 각각은 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 포함할 수 있다. 일 실시예에 따르면, 발광 셀(LED)은 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)가 수직으로 적층된 구조를 가질 수 있다. 이 경우, 제3 발광부(LE3)는 실장기판(MSUB)과 마주하며, 제1 발광부(LE1)의 일 면이 광 추출면일 수 있다. 이때, 제1 발광부(LE1)에서 발광되는 광의 파장이 가장 짧고, 제2 발광부(LE2)에서 발광되는 광의 파장은 제1 발광부(LE1)에서 발광되는 광의 파장보다 길고 제3 발광부(LE3)에서 발광되는 광의 파장보다 짧을 수 있다. 제3 발광부(LE3)에서 발광되는 광의 파장은 가장 길 수 있다. 예컨대, 제1 발광부(LE1)는 청색광을 발광시키며, 제2 발광부(LE2)는 녹색광을 발광시키며, 제3 발광부(LE3)는 적색광을 발광시킬 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 제2 발광부(LE2)가 제1 발광부(LE1)보다 단파장의 광을 방출할 수 있다. 도시되지 않았으나 다른 실시예에 따르면, 발광 셀(LED)은 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)가 수평으로 서로 이격되어 배치된 구조를 가질 수 있다.
발광 셀들(LED) 각각은 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각과 전기적으로 연결되는 복수의 패드들(PD)을 포함할 수 있다. 일 실시예에 따르면, 복수의 패드들(PD) 각각은 제3 발광부(LE3) 및 실장기판(MSUB) 사이에 배치될 수 있다.
발광 소자는, 발광 셀들(LED) 사이에서 배치되는 광 차단막(LS)을 더 포함할 수 있다. 광 차단막(LS)은 발광 셀들(LED)의 외측벽을 감싸며, 발광 셀들(LED) 사이를 채울 수 있다. 일 실시예에 따르면, 광 차단막(LS)은 발광 셀들(LED) 각각을 노출시키는 개구들(OP)을 포함할 수 있다. 광 차단막(LS)은 절연성을 가지며 광을 차단하는 특성을 갖는 물질을 포함할 수 있다. 일 예로, 광 차단막(LS)은, 포토레지스트(photoresist) 및 블랙매트릭스(black matrix)과 같은 물질을 포함할 수 있다.
광 차단막(LS)이 인접한 발광 셀들(LED) 사이에 배치됨으로써, 발광 셀들(LED) 각각으로부터 발광된 광이 서로에게 영향을 미치지 않아, 색 혼합을 방지하여 발광 소자의 색재현성을 향상시킬 수 있다. 한편, 선택적으로, 광 차단막(LS)은 생략될 수 있다.
발광 소자는, 제3 발광부(LE3)들 각각과 실장기판(MSUB) 사이에서 발광 셀들(LED)의 패드들을 덮으며, 광 차단막(LS)들의 개구들(OP)을 채우는 본딩부들(BD)을 더 포함할 수 있다. 본딩부들(BD) 각각의 일 면은 제3 발광부(LE3)들 각각과 접하며, 평면적 관점에서 발광 셀(LED)과 동일한 크기를 가질 수 있다.
본딩부들(BD) 각각은 고분자를 포함할 수 있다. 예컨대, 본딩부들(BD) 각각은, 포토레지스트, epoxy, BCB(benzocyclobutene), PAE(poly arylene ether) 계열인 FlareTM, MSSQ(methylsilsesquioxane), PMMA(polymethylmethacrylate), PDMS(polydimethylsiloxane), fluoropolymer, polyimide, PEEK(polyethereherketone), ATSP(Aromatic Thermosetting Polyester), PVDC(Polyvinylidene chloride), LCP(liquid-crystal polymer), 및 왁스(wax)로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 일 예로, 본딩부들(BD) 각각은 100 내지 300℃의 온도에서 경화되는 열 경화성 고분자를 포함할 수 있다.
발광 소자는, 발광 셀(LED) 각각의 복수의 패드들(PD)과 전기적으로 연결되며 본딩부(BD)를 관통하는 관통 패드들(VPD)을 포함할 수 있다. 관통 패드들(VPD) 각각은 본딩부(BD)를 관통하는 제1 부분(PT1)과, 제1 부분(PT1)으로부터 본딩부(BD)의 일 면으로 연장하는 제2 부분(PT2)을 포함할 수 있다.
도 1b에 도시된 일 실시예에 따르면, 광 차단막(LS)의 일 면은 본딩부(BD)의 일 면과 동일 평면일 수 있다. 광 차단막(LS)의 일 면에 대향하는 타 면은 제1 발광부(LE1)의 일 면과 동일 평면일 수 있다. 따라서, 발광 셀들(LED)의 관통 패드들(VPD)의 제2 부분들(PT2)과 실장 패드들(MPD) 각각은 광 차단막(LS) 및 본딩부들(BD)과 실장기판(MSUB) 사이에서 노출될 수 있다. 한편, 관통 패드들(VPD) 각각의 제2 부분(PT2)은 본딩부(BD)뿐만 아니라 광 차단막(LS)의 일 면으로 연장할 수 있다.
도 1c에 도시된 다른 실시예에 따르면, 광 차단막(LS)의 일 면은 실장 기판(MSUB)과 접하며 배치될 수 있다. 발광 셀들(LED)의 관통 패드들(VPD)의 제2 부분들(PT2) 및 실장 패드들(MPD) 각각은 광 차단막(LS)에 의해 덮일 수 있다. 한편, 관통 패드들(VPD) 각각의 제2 부분(PT2)은 광 차단막(LS)의 내부로 연장되는 구조를 가질 수 있다.
실장기판(MSUB)은 인쇄회로기판(Printed Circuit Board, PCB)과 같이 회로가 형성된 기판을 포함할 수 있다.
실장기판(MSUB)은, 관통 패드들(VPD)에 대응되는 위치에 실장 패드들(MPD)을 포함할 수 있다. 실장 패드들(MPD)은 관통 패드들(VPD)과 각각 솔더 볼(solder ball, 도시되지 않음)과 같은 물질에 의해 전기적으로 접착할 수 있다.
관통 패드들(VPD) 각각의 제2 부분(PT2)이 본딩부(BD) 및/또는 광 차단막(LS)의 일 면으로 연장됨으로써, 관통 패드들(VPD)의 배치 및 연장 길이에 따라 다양한 실장 패드들(MPD) 구조를 갖는 실장기판(MSUB)에 발광 셀들(LED)을 실장할 수 있다.
이하, 발광 셀을 보다 상세하게 설명하기로 한다.
도 2a는 본 발명의 일 실시예에 따른 발광 셀을 설명하기 위한 평면도이고, 도 2b는 도 2a의 발광 셀을 A-A' 및 B-B'으로 절단한 단면도이다. 도 3a는 본 발명의 일 실시예에 따른 발광 셀을 설명하기 위한 평면도이고, 도 3b는 도 3a의 발광 셀을 A-A' 및 B-B'으로 절단한 단면도이다. 도 4a는 본 발명의 일 실시예에 따른 발광 셀을 설명하기 위한 평면도이고, 도 4b는 도 4a의 발광 셀을 A-A'으로 절단한 단면도이고, 도 4c는 도 4a의 발광 셀을 B-B'으로 절단한 단면도이다.
도 2a, 도3a, 도 4a, 도 2b, 도3b, 도 4b, 및 도 4c를 참조하면, 발광 셀(LED)은 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 포함할 수 있다.
본 실시예에 따르면, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)가 수직 적층될 수 있다. 도시되지 않았으나, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)는 동일 평면 상에 수평적으로 배치될 수 있다.
제1 발광부(LE1)는 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)을 포함할 수 있다. 제2 발광부(LE2)는 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 오믹층(208)을 포함할 수 있다. 제3 발광부(LE3)는 제3 p형 반도체층(306), 제3 활성층(304), 제3 n형 반도체층(302), 및 제3 오믹층(308)을 포함할 수 있다.
제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302) 각각은 Si이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 p형 반도체층(106), 제2 p형 반도체층(206), 및 제3 p형 반도체층(306) 각각은 Mg가 도핑된 질화갈륨계 반도체층일 수 있다. 제1 활성층(104), 제2 활성층(204), 및 제3 활성층(304) 각각은 다중양자우물구조(Multi Quantum Well: MQW)을 포함할 수 있고, 원하는 피크 파장의 광을 방출하도록 그 조성비가 결정될 수 있다. 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308) 각각은 산화주석(SnO), 산화인디움(InO2), 산화아연(ZnO), 산화인디움주석(ITO), 및 산화인디움주석아연(ITZO)과 같은 투명 산화물층(Transparent Conductive Oxide: TCO)이 사용될 수 있다.
발광 셀(LED)은, 제1 n형 반도체층(102)과 전기적으로 연결되는 제1 패드(PD1), 제2 n형 반도체층(202)과 전기적으로 연결되는 제2 패드(PD2), 제3 n형 반도체층(302)과 전기적으로 연결되는 제3 패드(PD3), 및 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)과 전기적으로 공통으로 연결되는 공통 패드(CPD)를 더 포함할 수 있다.
도 2a, 도3a,도 4a, 도 2b, 도3b,도 4b, 및 도 4c에서는 공통 패드(CPD)가 제1 오믹층(108), 제2 오믹층(208), 및 제3 오믹층(308)을 공통적으로 전기적으로 연결하는 것으로 설명하고 있으나, 공통 패드(CPD)가 제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302)을 공통적으로 전기적으로 연결할 수도 있다. 일 실시예에 따르면, 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각은 Au, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Hf, Cr, Ti, 및 Cu으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 상기의 합금을 포함할 수 있다.
도 2a, 도 2b, 도 3a, 및 도 3b에 도시된 일 실시예에 따르면, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)는 서로 동일한 크기를 가짐으로써, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각은 동일 평면에 외측벽을 가질 수 있다. 제1 n형 반도체층(102)은 제1 패드(PD1)와 제1 비아 구조물(VA1)에 의해 전기적으로 연결되고, 제2 n형 반도체층(202)은 제2 패드(PD2)와 제2 비아 구조물(VA2)에 의해 전기적으로 연결되고, 제3 n형 반도체층(302)은 제3 패드(PD3)와 제3 비아 구조물(VA3)에 의해 전기적으로 연결되고, 제1 오믹층(108)은 공통 패드(CPD)와 제4 비아 구조물(VA4)에 의해 전기적으로 연결되고, 제2 오믹층(208)은 공통 패드(CPD)와 제5 비아 구조물(VA5)에 의해 전기적으로 연결되며, 제3 오믹층(308)은 공통 패드(CPD)와 제6 비아 구조물(VA6)에 의해 전기적으로 연결될 수 있다.
도 4a, 도 4b, 및 도 4c에 도시된 다른 실시예에 따르면, 제1 발광부(LE1)는 제2 발광부(LE2)보다 크고, 제2 발광부(LE2)는 제3 발광부(LE3)보다 클 수 있다. 일 예로, 제1 발광부(LE1)는 순차적으로 적층된 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 오믹층(108)을 포함하고, 제2 발광부(LE2)는 순차적으로 적층된 제2 오믹층(208), 제2 p형 반도체층(206), 제2 활성층(204), 및 제2 n형 반도체층(202)을 포함하고, 제3 발광부(LE3)는 순차적으로 적층된 제3 오믹층(308), 제3 p형 반도체층(306), 제3 활성층(304), 및 제3 n형 반도체층(302)을 포함하는 경우, 제1 발광부(LE1)의 제1 n형 반도체층(102) 및 제1 오믹층(108) 각각은 제2 발광부(LE2) 및 제3 발광부(LE3)에 의해 노출되고, 제2 n형 반도체층(202) 및 제2 오믹층(208) 각각은 제3 발광부(LE3)에 의해 노출되며, 제3 오믹층(308)은 제3 p형 반도체층(306), 제3 활성층(304), 및 제3 n형 반도체층(302)에 의해 노출되도록, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각은 식각된 구조를 가질 수 있다. 제1 n형 반도체층(102)은 제1 콘택 패턴(CT1)과 제1 연장 패턴(EL1)에 의해 제1 패드(PD1)와 전기적으로 연결되며, 제2 n형 반도체층(202)은 제2 콘택 패턴(CT2)과 제2 연장 패턴(EL2)에 의해 제2 패드(PD2)와 전기적으로 연결되며, 제3 n형 반도체층(302)은 제3 콘택 패턴(CT3)과 제3 연장 패턴(EL3)에 의해 제3 패드(PD3)와 전기적으로 연결될 수 있다. 또한, 제1 오믹층(108) 및 제2 오믹층(208)은 제4 콘택 패턴(CT4)과 공통 연장 패턴(CEL)에 의해 공통 패드(CPD)와 전기적으로 연결되고, 제3 오믹층(308)은 제5 콘택 패턴(CT5)과 공통 연장 패턴(CEL)에 의해 공통 패드(CPD)와 전기적으로 연결될 수 있다. 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL) 각각이 노출된 제1 n형 반도체층(102) 상부로 연장되어 평평한 상부면을 가질 수 있다. 제1 연장 패턴(EL1)은 제1 비아 구조물(VA1)에 의해 제1 패드(PD1)와 전기적으로 연결되고, 제2 연장 패턴(EL2)은 제2 비아 구조물(VA2)에 의해 제2 패드(PD2)와 전기적으로 연결되고, 제3 연장 패턴(EL3)은 제3 비아 구조물(VA3)에 의해 제3 패드(PD3)와 전기적으로 연결되고, 공통 연장 패턴(CEL)은 공통 비아 구조물(CVA)에 의해 공통 패드(CPD)와 전기적으로 연결될 수 있다. 제1 비아 구조물(VA1), 제2 비아 구조물(VA2), 제3 비아 구조물(VA3), 및 공통 비아 구조물(CVA) 각각이 평평한 부분으로부터 동일 높이로 형성되어, 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각과 안정적으로 전기적 연결될 수 있다. 선택적으로, 제1 연장 패턴(EL1), 제2 연장 패턴(EL2), 제3 연장 패턴(EL3), 및 공통 연장 패턴(CEL)은 생략될 수 있다.
도 2a, 도3a, 도 4a, 도 2b, 도3b,도 4b, 및 도 4c를 참조하면, 발광 셀(LED)은, 제1 발광부(LE1) 및 제2 발광부(LE2) 사이에서 제1 발광부(LE1) 및 제2 발광부(LE2)를 접착시키는 제1 접착부(AD1)와, 제2 발광부(LE2) 및 제3 발광부(LE3) 사이에서 제2 발광부(LE2) 및 제3 발광부(LE3)를 접착시키는 제2 접착부(AD2)를 더 포함할 수 있다. 제1 접착부(AD1) 및 제2 접착부(AD2) 각각은 절연성을 가지며 가시광을 투과시키고 접착 특성을 갖는 물질을 포함할 수 있다. 제1 접착부(AD1) 및 제2 접착부(AD2) 각각은 글래스, 폴리머, 레지스트 또는 폴리이미드를 포함할 수 있다. 예컨대, 제1 접착부(AD1) 및 제2 접착부(AD2) 각각은 SOG, BCB, HSQ, 또는 SU-8 포토레지스트를 포함할 수 있다.
선택적으로, 발광 셀(LED)은, 제1 발광부(LE1) 및 제2 발광부(LE2) 사이에 배치되는 제1 컬러 필터(CF1) 및 제2 발광부(LE2) 및 제3 발광부(LE3) 사이에 배치되는 제2 컬러 필터(CF2)를 더 포함할 수 있다. 제1 컬러 필터(CF1)는 제1 발광부(LE1)로부터 발생된 광이 제2 발광부(LE2) 및 제3 발광부(LE3) 각각으로 영향을 미치지 않도록, 제1 발광부(LE1)로부터 발생된 광은 반사시키고, 제2 발광부(LE2) 및 제3 발광부(LE3) 각각으로부터 발생된 광은 통과시킬 수 있다. 제2 컬러 필터(CF2)는 제1 발광부(LE1) 및 제2 발광부(LE2) 각각으로부터 발생된 광이 제3 발광부(LE3)로 영향을 미치지 않도록, 제1 발광부(LE1) 및 제2 발광부(LE2) 각각으로 발생된 광은 반사시키고, 제3 발광부(LE3)로부터 발생된 광을 통과시킬 수 있다. 제1 컬러 필터(CF1) 및 제2 컬러 필터(CF2) 각각은 TiO2 및 SiO2가 교번 적층된 구조를 갖는 분산 드래그 반사경(Distributed Bragg Reflector, DBR)을 포함할 수 있다. 예컨대, 제2 컬러 필터(CF2)의 TiO2 및 SiO2가 교번되는 순서 또는 횟수는 제1 컬러 필터(CF1)의 TiO2 및 SiO2가 교번되는 순서 및 횟수와 상이할 수 있다.
발광 셀(LED)은, 수직 적층된 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각의 외측벽을 감싸는 광 차단막(LS)을 더 포함할 수 있다. 광 차단막(LS)은 제1 발광부(LE1)의 일 면을 노출시키는 개구(OP)를 포함할 수 있다. 광 차단막(LS)은 도 1a, 도 1b, 및 도 1c에서 설명된 것과 같이, 절연성을 가지며 광을 차단하는 특성을 갖는 물질을 포함할 수 있다. 일 예로, 광 차단막(LS)은, 포토레지스트 및 블랙매트릭스와 같은 물질을 포함할 수 있다.
발광 셀(LED)은, 제3 발광부(LE3) 상에 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각을 덮으며, 광 차단막(LS)의 개구(OP)를 채우는 본딩부(BD)를 더 포함할 수 있다. 일 예에 따르면, 본딩부(BD)는 고분자를 포함할 수 있다. 예컨대, 본딩부(BD)는, 포토레지스트, epoxy, BCB, FlareTM, MSSQ, PMMA, PDMS, fluoropolymer, polyimide, PEEK, ATSP, PVDC, LCP, 및 왁스(wax)로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 일 예로, 본딩부들(BD) 각각은 100 내지 300℃ 온도에서 경화되는 열 경화성 고분자를 포함할 수 있다.
일 실시예에 따르면, 본딩부(BD)의 상부면은 광 차단막(LS)의 일 면과 실질적으로 동일 평면일 수 있다. 한편, 광 차단막(LS)의 일 면에 대향하는 타 면은 제1 발광부(LE1)의 일 면과 동일 평면일 수 있다.
발광 셀(LED)은, 본딩부(BD)를 관통하며 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각과 전기적으로 연결되는 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7)를 더 포함할 수 있다. 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각은 Au, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Hf, Cr, Ti, 및 Cu으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 또한, 상기의 합금을 포함할 수 있다.
제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각은 본딩부(BD) 내부에 배치되는 제1 부분(PT1)과, 제1 부분들(PT1)으로부터 본딩부(BD)의 일 면 상으로 연장하는 제2 부분(PT2)을 포함할 수 있다. 일 실시예에 따르면, 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각의 배치 또는 연장 길이는, 실장하고자 하는 장치에 따라 변경할 수 있다. 따라서, 다양한 전자 장치에 발광 셀들(LED)을 포함하는 발광 소자를 적용할 수 있다.
도 2a 및 도 2b에 도시된 일 실시예에 따르면, 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각의 제2 부분(PT2)은 본딩부(BD) 내에서 연장될 수 있다. 도 3a, 도 3b, 도 4a, 도 4b, 및 도 4c에 도시된 다른 실시예에 따르면, 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각의 제2 부분(PT2)은 본딩부(BD) 뿐만 아니라 광 차단막(LS)까지 연장될 수 있다. 이처럼, 실장하고자 하는 장치에 따라 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각의 배치 및 연장 길이가 변경될 수 있다.
이하, 도 1a 및 도 1b에 도시된 발광 소자를 제조하는 방법을 설명하고자 한다.
도 5a, 도 5b, 도 6a， 도7a， 도8a， 도9a， 도10a， 도11a， 도12a， 도13a， 도14a， 도15a， 도16a， 도17a， 도 18a는 본 발명의 일 실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 평면도들이고, 도 5c, 도6b ， 도7b， 도8b， 도9b， 도10b， 도11b， 도12b， 도13b， 도14b， 도15b， 도16b， 도17b， 도 18b는 도 5b, 도6a, 도7a， 도8a， 도9a， 도10a， 도11a， 도12a， 도13a， 도14a， 도15a， 도16a， 도17a， 도 18a의 발광 소자를 A-A'으로 절단한 단면도들이다. 도 5b는 도 5a의 B를 확대한 평면도이다.
도 5a, 도 5b, 도 5c를 참조하면, 제1 기판(100) 상에 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 포함하는 발광 셀(LED)을 복수 개 형성할 수 있다.
제1 기판(100)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판으로, 사파이어(Al2O3), 탄화실리콘(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 산화갈륨(Ga2O3), 갈륨비소(GaAs), 또는 실리콘(Si)를 포함할 수 있다. 또한, 제1 기판(100)은 유연성(flexible) 기판이거나, 회로가 형성된 기판일 수 있다.
도 5a에 도시된 일 실시예에 따르면, 제1 기판(100)은 플랫존(flat zone, FZ)을 갖는 원형 웨이퍼(WF)를 사용하나, 노치(notch)를 갖는 원형 웨이퍼 또는 사각형 웨이퍼를 사용할 수도 있다.
제1 기판(100) 상에 제1 n형 반도체층(102), 제1 활성층(104), 및 제1 p형 반도체층(106)을 MOCVD(Metal-Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), HVPE(Hydride Vapor Phase Epitaxy), MOC(Metal-Organic Chloride) 등의 성장법을 이용하여 순차적으로 형성하고, 제1 p형 반도체층(106) 상에 제1 오믹층(108)을 화학적 기상 증착(Chemical Vapor Deposition: CVD), 물리적 기상 증착(Physical Vapour Deposition) 공정을 통해 형성하여, 제1 발광부(LE1)를 형성할 수 있다. 제2 기판(도시되지 않음) 상에 제2 n 형 반도체층, 제2 활성층(204), 및 제2 p형 반도체층(206)을 MOCVD, MBE, HVPE, MOC 등의 성장법을 이용하여 순차적으로 형성하고, 제2 p형 반도체층(206) 상에 제2 오믹층(208)을 CVD 또는 PVD 공정을 통해 형성하여, 제2 발광부(LE2)를 형성할 수 있다. 제3 기판(도시되지 않음) 상에 제3 n형 반도체층(302), 제3 활성층(304), 및 제3 p형 반도체층(306)을 MOCVD, MBE, HVPE, MOC 등의 성장법을 이용하여 순차적으로 형성하고, 제3 p형 반도체층(306) 상에 제3 오믹층(308)을 CVD 또는 PVD 공정을 통해 형성하여, 제3 발광부(LE3)를 형성할 수 있다.
제1 발광부(LE1) 상에 제1 접착부(AD1)를 이용하여 제2 발광부(LE2)를 접착하고, 제2 기판을 레이저 리프트 오프(Laser Lift Off: LLO) 공정으로 제거할 수 있다. 제2 발광부(LE2) 상에 제2 접착부(AD2)를 이용하여 제3 발광부(LE3)를 접착하고, 제3 기판을 레이저 리프트 오프 또는 화학적 식각 공정으로 제거할 수 있다.
도 2a 및 도 2b에 도시된 발광 셀들(LED)을 예시적으로 설명하면, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각에 비아 홀들(도시되지 않음)을 형성하여, 제1 n형 반도체층(102)과 전기적으로 연결되는 제1 비아 구조물(VA1), 제2 n형 반도체층(202)과 전기적으로 연결되는 제2 비아 구조물(VA2), 제3 n형 반도체층(302)과 전기적으로 연결되는 제3 비아 구조물(VA3), 제1 오믹층(108)과 전기적으로 연결되는 제4 비아 구조물(VA4), 제2 오믹층(208)과 전기적으로 연결되는 제5 비아 구조물(VA5), 및 제3 오믹층(308)과 전기적으로 연결되는 제6 비아 구조물(VA6)을 형성할 수 있다. 이어서, 제1 비아 구조물(VA1)과 전기적으로 연결되는 제1 패드(PD1), 제2 비아 구조물(VA2)과 전기적으로 연결되는 제2 패드(PD2), 제3 비아 구조물(VA3)과 전기적으로 연결되는 제3 패드(PD3), 및 제4 비아 구조물(VA4), 제5 비아 구조물(VA5), 및 제6 비아 구조물(VA6) 각각과 전기적으로 공통으로 연결되는 공통 패드(CPD)를 각각 형성할 수 있다.
발광 셀들(LED) 각각은 제1 거리(DT1)로 제1 방향(DR1)으로 이격되고, 제2 거리(DT2)로 제2 방향(DR2)으로 이격될 수 있다. 일 예로, 제1 거리(DT1) 및 제2 거리(DT2)는 실질적으로 동일할 수 있다.
본 실시예에서는 설명을 간략화하기 위하여, 도 5a 및 도 5b에 도시된 바와 같이 9X9의 발광 셀들(LED)을 예시적으로 설명하기로 한다. 이하에서는, 9X9의 발광 셀들(LED)을 기준으로 설명하기로 한다.
도 6a 및 도 6b를 참조하면, 복수의 발광 셀들(LED)이 형성된 제1 기판(100) 상에 발광 셀들(LED)을 덮는 본딩막(BDL)을 형성할 수 있다. 본딩막(BDL)은 각 발광 셀(LED)의 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각을 덮으며 형성될 수 있다.
일 실시예에 따르면, 본딩막(BDL)은 제1 고분자를 포함할 수 있다. 예컨대, 본딩막(BDL)은, 포토레지스트, epoxy, BCB, FlareTM, MSSQ, PMMA, PDMS, fluoropolymer, polyimide, PEEK, ATSP, PVDC, LCP, 및 왁스(wax)로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 일 예로, 본딩막(BDL)각각은 100 내지 300℃ 온도에서 경화되는 열 경화성 고분자를 포함할 수 있다. 다른 예로, 본딩막(BDL)은 탈부착 가능한(attachable/detachable) 특성을 가질 수 있다.
도 7a 및 도 7b를 참조하면, 본딩막(BDL) 상에 목적하는 발광 셀들(LED)을 선택적으로 덮는 제1 마스크 패턴(MS1)을 형성할 수 있다.
제1 마스크 패턴(MS1)에 의해 마스킹된 발광 셀들(LED)은 최종적으로 실장되는 장치에 적합하도록 이격거리가 조정될 수 있다. 선택된 일 발광 셀(LED)과 제1 방향(DR1)으로 이웃하는 선택된 다른 발광 셀(LED)은 제1 거리(DT1)보다 큰 제3 거리(DT3)로 이격되고, 선택된 일 발광 셀과 제2 방향(DR2)으로 이웃하는 선택된 또 다른 발광 셀(LED)은 제2 거리(DT2)보다 큰 제4 거리(DT4)로 이격될 수 있다. 제3 거리(DT3) 및 제4 거리(DT4) 각각은 서로 동일할 수 있다. 일 실시예에 따르면, 제3 거리(DT3) 및 제4 거리(DT4) 각각은 마스킹된 발광 셀들(LED) 각각의 선폭(CD)보다 8 내지 15배일 수 있다.
본 실시예에서는 선택된 일 발광 셀(LED)에서 제1 방향(DR1) 및 제2 방향(DR2) 각각으로 이웃하는 두 개의 발광 셀들(LED)은 선택하지 않음으로써, 이격거리를 조정하는 것을 예시적으로 설명하나, 이로 한정하는 것은 아니다.
설명의 용이함을 위해, 제1 마스크 패턴(MS1)에 의해 마스킹된 발광 셀들(LED)을 제1 발광 셀들(LED1)이라 한다.
도 8a 및 도 8b를 참조하면, 제1 마스크 패턴(MS1)을 식각 마스크로 사용하여 본딩막(BDL)을 식각하여, 제1 발광 셀들(LED1) 상에 본딩부들(BD)이 형성될 수 있다. 도 9a 및 도 9b를 참조하면, 본딩부들(BD)을 형성한 후, 제1 마스크 패턴(MS1)은 제거될 수 있다.
도 10a 및 도 10b를 참조하면, 본딩부들(BD)이 형성된 제1 발광 셀들(LED1) 및 발광 셀들(LED)이 형성된 제1 기판(100)을 뒤집어 제1 지지기판(SPB1)과 마주하도록 할 수 있다.
제1 지지기판(SPB1)은 임시적으로 발광 셀들(LED)을 지지하는 기판일 수 있다. 따라서, 제1 지지기판(SPB1)의 종류 및 구조를 한정하지 않는다.
제1 지지기판(SPB1)과 제1 발광 셀들(LED1) 상에 형성된 본딩부들(BD)과 발광 셀들(LED)이 마주할 수 있다. 제1 기판(100) 상에 제2 마스크 패턴(MS2)을 배치할 수 있다. 제2 마스크 패턴(MS2)은 본딩부들(BD)이 형성된 제1 발광 셀들(LED1)에 대응되는 위치를 노출시키는 개구들을 포함할 수 있다. 제2 마스크 패턴(MS2)의 개구들을 통해 선택적 레이저 리프트 오프(selective LLO) 공정을 수행하고, 본딩부들(BD)이 형성된 제1 발광 셀들(LED1)을 제1 기판(100)으로부터 선택적으로 분리할 수 있다. 제1 기판(100)으로부터 분리된 본딩부들(BD)이 형성된 제1 발광 셀들(LED1) 각각은 제1 지지기판(SPB1) 상에 본딩부들(BD)에 의해 접착될 수 있다.
도 11a 및 도 11b를 참조하면, 제1 지지기판(SPB1) 상에는 제1 발광 셀들(LED1)이 제1 방향(DR1)으로 제3 거리(DT3)로 이격되고 제2 방향(DR2)으로 제4 거리(DT4)로 이격되어 배치될 수 있다.
도 12a 및 도 12b를 참조하면, 제1 발광 셀들(LED1)을 제외한 나머지발광 셀들(LED)은 제1 기판(100) 상에 잔류할 수 있다. 잔류한 발광 셀들(LED)은 제2 발광 셀들(LED2), 제3 발광 셀들(LED3), 제4 발광 셀들(LED4), 제5 발광 셀들(LED5), 제6 발광 셀들(LED6), 제7 발광 셀들(LED7), 제8 발광 셀들(LED8), 및 제9 발광 셀들(LED9)을 포함할 수 있다. 제2, 제3, 제4, 제5, 제6, 제7, 제8, 및 제9는 제1 기판(100)으로부터 분리되는 순서를 의미하는 것이지, 발광 셀들(LED) 구조 및 특성이 상이하지 않다.
도 13a 및 도 13b를 참조하면, 제1 지지기판(SPB1) 상에 제1 발광 셀들(LED1) 사이를 채우는 광 차단막(LS)을 형성할 수 있다. 광 차단막(LS)은 절연성을 가지며 가시광을 차단하는, 블랙매트릭스 또는 포토레지스트와 같은 물질을 포함할 수 있다.
도 14a 및 도 14b를 참조하면, 발광 셀들(LED)의 일 면에 접착부(AAD)를 이용하여 제2 지지기판(SPB2)을 부착시킬 수 있다. 제2 지지기판(SPB2)은 임시적으로 발광 셀들(LED)을 지지하는 기판일 수 있다. 따라서, 제2 지지기판(SPB2)의 종류 및 구조를 한정하지 않는다.
접착부(AAD)는 제2 고분자를 포함할 수 있다. 일 실시예에 따르면, 제2 고분자는 일 에천트에 의해 본딩부에 포함된 제1 고분자와 식각 선택비를 가질 수 있다. 예컨대, 일 에천트에 제2 고분자는 식각되고, 제1 고분자는 식각되지 않을 수 있다. 다른 실시예에 따르면, 제2 고분자는 제1 고분자와 녹는점이 상이할 수 있다. 예컨대, 300℃ 온도에서 제2 고분자는 녹지만 제1 고분자는 녹지 않을 수 있다.
접착부(AAD)는, 포토레지스트, epoxy, BCB, FlareTM, MSSQ, PMMA, PDMS, fluoropolymer, polyimide, PEEK, ATSP, PVDC, LCP, 및 왁스(wax)로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
이어서, 제1 지지기판(SPB1)을 제거할 수 있다. 일 예로, 본딩부들(BD) 각각은 탈부착 가능한 접착 물질을 포함하기 때문에, 제1 지지기판(SPB1)이 본딩부들(BD)로부터 제거될 수 있다. 제1 지지기판(SPB1)을 제거하여, 본딩부들(BD)을 노출시킬 수 있다.
도 15a 및 도 15b를 참조하면, 본딩부들(BD) 각각을 관통하여 발광 셀(LED)의 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD)와 각각 전기적으로 연결되는 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7)를 각각 형성할 수 있다. 일 예로, 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각은 본딩부(BD) 및 광 차단막(LS) 상으로 연장될 수 있다. 다른 예로, 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각은 본딩부(BD) 상부에서만 연장될 수 있다.
도 16a 및 도 17a를 참조하여 제2 지지기판(SPB2)을 웨이퍼(WF) 단위로 확장하여 살펴보면, 도시된 바와 같이 제1 발광 셀들(LED1)이 제2 지지기판(SPB2) 상에 배치될 수 있다.
제1 발광 셀들(LED1) 각각은 50 내지 80um의 선폭(CD)으로 하나씩 목적하는 실장기판(MSUB) 상에 실장하는 것이 용이하지 않기 때문에, 수 개의 제1 발광 셀들(LED1)을 한번에 실장하도록, 수 개의 제1 발광 셀들(LED1)을 포함하는 실장 단위(MU)를 형성하고, 실장 단위(MU)로 제2 지지기판(SPB2)을 절단시킬 수 있다. 실장 단위(MU)는 적어도 두 개의 제1 발광 셀들(LED1)을 포함할 수 있다. 또한, 실장 단위(MU)는 제1 발광 셀들(LED1) 각각의 외측벽을 감싸는 광 차단막(LS)을 포함할 수 있다.
도 16a 및 도 16b에 도시된 일 실시예에 따르면, 4개의 제1 발광 셀들(LED1)을 한번에 실장하도록 2X2의 제1 발광 셀들(LED1)을 포함하는 제2 지지기판(SPB2)을 절단하여 한번에 실장할 수 있는 실장 단위(MU)를 형성할 수 있다.
도 17a 및 도 17b에 도시된 다른 실시예에 따르면, 9개의 제1 발광 셀들(LED1)을 한번에 실장하도록 3X3의 제1 발광 셀들(LED1)을 포함하는 제2 지지기판(SPB2)을 절단하여 한번에 실장할 수 있는 실장 단위(MU)를 형성할 수 있다.
도 18a 및 도 18b를 참조하면, 실장 단위(MU)로 절단된 제2 지지기판(SPB2) 상에 형성된 제1 발광 셀들(LED1)을 목적하는 실장기판(MSUB)과 마주하도록 제2 지지기판(SPB2)을 뒤집을 수 있다. 실장기판(MSUB)은 제1 발광 셀들(LED1) 각각의 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각에 대응되는 위치에 실장 패드들(MPD)이 형성될 수 있다.
실장기판(MSUB)의 실장 패드들(MPD)과 제4 패드(PD4)들, 제5 패드(PD5)들, 제6 패드(PD6)들, 및 제7 패드(PD7)들 각각을 솔더 볼(도시되지 않음) 등을 이용하여 전기적으로 접착시킬 수 있다.
이어서, 제2 지지기판(SPB2)을 제거할 수 있다.
본 실시예에서는 실장기판(MSUB) 상에 실장 단위로 절단된 제1 발광 셀들을 실장하는 것으로 기술하나, 상세하게 도시되지 않았으나, BGA(ball grid array)가 형성된 기판을 사용할 수 있다. BGA는 Au, In, Sn, Pb, 및 Cu로 이루어진 군으로부터 선택된 적어도 하나를 포함하는 금속 볼들을 기판 상에 그리드(grid) 형태로 형성할 수 있다. 이때, 기판은 회로를 포함할 수 있다. 이때, 실장 단위는 그리드 형태의 금속 볼들의 위치에 각각 대응되도록 배치된 제1 발광 셀들을 포함할 수 있다.
이로써, 9X9의 발광 셀들(LED) 중에서, 제1 발광 셀들(LED1) 각각을 목적하는 실장기판(MSUB)에 실장할 수 있다. 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7) 각각의 구조 및 연장 길이가 실장기판(MSUB)에 따라 변경 가능하여, 발광 소자는 다양한 실장기판(MSUB)에 적용이 가능하다. 또한, 제1 발광 셀들(LED1) 사이 광 차단막(LS)이 형성됨으로써 이웃하는 제1 발광 셀들(LED1)로부터 발생된 광을 차단함으로써, 색혼합을 방지하여 색재현성을 향상시킬 수 있다. 그리고, 적어도 두 개의 제1 발광 셀들(LED1)을 포함하는 실장 단위(MU)를 형성하고, 실장 단위(MU)로 실장기판(MSUB) 상에 실장함으로써, 작은 선폭(CD)의 제1 발광 셀들(LED1)을 하나씩 실장하는 것보다 효율적이며 안정적으로 실장할 수 있다.
다시, 도 12a를 참조하면, 제1 기판(100) 상에 제2 발광 셀들(LED2), 제3 발광 셀들(LED3), 제4 발광 셀들(LED4), 제5 발광 셀들(LED5), 제6 발광 셀들(LED6), 제7 발광 셀들(LED7), 제8 발광 셀들(LED8), 및 제9 발광 셀들(LED9)이 잔류할 수 있다. 도 5a, 도 5b, 도 6a，도7a， 도8a， 도9a， 도10a， 도11a， 도12a， 도13a， 도14a， 도15a， 도16a， 도17a，도 18a 및 도 5c , 도 6b， 도7b， 도8b， 도9b， 도10b， 도11b， 도12b， 도13b， 도14b， 도15b， 도16b， 도17b，도 18b에 도시된 공정을 제2 발광 셀들(LED), 제3 발광 셀들(LED), 제4 발광 셀들(LED), 제5 발광 셀들(LED), 제6 발광 셀들(LED), 제7 발광 셀들(LED), 제8 발광 셀들(LED), 및 제9 발광 셀들(LED) 각각 순차적으로 적용하여, 웨이퍼(WF) 내 복수의 발광 셀들(LED)을 목적하는 실장기판(MSUB)에 실장시킬 수 있다.
이처럼, 제1 거리(DT1) 및 제2 거리(DT2)로 서로 촘촘하게 형성된 제1 발광 셀들(LED1), 제2 발광 셀들(LED2), 제3 발광 셀들(LED3), 제4 발광 셀들(LED4), 제5 발광 셀들(LED5), 제6 발광 셀들(LED6), 제7 발광 셀들(LED7), 제8 발광 셀들(LED8), 및 제9 발광 셀들(LED9)을 9번의 분리 공정들을 거쳐 제3 거리(DT3) 및 제4 거리(DT4)로 이격된 발광 셀들(LED)로 분리할 수 있다. 즉, 제3 거리(DT3) 및 제4 거리(DT4)로 이격된 발광 셀들(LED)을 웨이퍼(WF)에 직접 형성하게 되면, 증가된 거리만큼 웨이퍼(WF)를 이격거리로 소모하게 되는데, 본 발명의 실시예들에서 설명된 바와 같이 촘촘하게 발광 셀들(LED)을 형성한 후, 여러 번의 분리 공정을 통해 실장하기 때문에 소모되는 웨이퍼(WF) 부분을 감소시킬 수 있다.
도 19 내지 도 26은 본 발명의 다른 실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 단면도들이다.
도 19를 참조하면, 제1 기판(100) 상에 복수의 발광 셀들(LED)을 형성할 수 있다.
발광 셀들(LED) 각각은 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)가 수직 적층된 구조를 가지며, 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD)를 형성할 수 있다. 제1 기판(100) 상에 복수의 발광 셀들(LED)을 형성하는 공정은 도 5a 내지 도 5c에서 설명된 것과 실질적으로 동일하여 생략하기로 한다.
복수의 발광 셀들(LED)을 덮는 절연막(DL)을 형성할 수 있다. 절연막(DL)의 상부면은 발광 셀들(LED)의 상부면보다 높을 수 있다.
절연막(DL)은 후속하여 형성되는 본딩막(BDL)과 일 에천트(etchant)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들면, 절연막(DL)은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물 중 하나를 포함할 수 있다.
도 20을 참조하면, 절연막(DL)을 식각하여 목적하는 제1 발광 셀들(LED1)을 선택적으로 노출시키는 개구들(OP)을 형성할 수 있다.
도 21을 참조하면, 개구들(OP)을 채우며 절연막(DL) 상에 본딩막(BDL)을 형성할 수 있다. 본딩막(BDL)은 탈부착 가능한 폴리우레탄과 같은 폴리머를 포함할 수 있다. 또는, 본딩막(BDL)은 SOG, BCB, HSQ, 또는 SU-8 포토레지스트를 포함할 수 있다.
도 22를 참조하면, 절연막(DL)의 상부면이 노출되도록 본딩막(BDL)을 식각하여 개구들(OP)을 채우는 본딩부들(BD)을 각각 형성할 수 있다. 본딩부들(BD) 각각은 제1 발광 셀들(LED1) 상에만 선택적으로 형성될 수 있다.
전술한 바와 같이 본딩막(BDL)이 식각되는 동안, 절연막(DL)은 본딩막(BDL)을 식각하는 에천트에 대하여 식각 선택비를 가져 실질적으로 식각되지 않을 수 있다.
도 23을 참조하면, 본딩부들(BD)을 관통하며 제1 발광 셀들(LED1) 각각의 제1 패드(PD1), 제2 패드(PD2), 제3 패드(PD3), 및 공통 패드(CPD) 각각과 전기적으로 연결되는 제4 패드(PD4), 제5 패드(PD5), 제6 패드(PD6), 및 제7 패드(PD7)를 각각 형성할 수 있다.
도 24를 참조하면, 절연막(DL)을 제거할 수 있다. 선택적으로, 절연막(DL)을 제거하는 공정은 생략될 수 있다.
도 25 및 도 26을 참조하면, 제1 기판(100)을 뒤집어 제1 발광 셀들(LED1)이 목적하는 기판과 마주할 수 있다. 본 실시예에서는, 제1 기판(100)을 뒤집어 본딩부들(BD)이 형성된 제1 발광 셀들(LED1)이 실장기판(MSUB)과 마주할 수 있다.
제1 기판(100) 상에 마스크 패턴(MS)을 형성하고, 마스크 패턴(MS)은 제1 발광 셀들(LED1)에 대응하는 위치에 개구들(OP)을 포함할 수 있다. 개구들(OP)을 통해 선택적 레이저 리프트 오프 공정을 수행하여, 제1 발광 셀들(LED1)을 제1 기판(100)으로부터 분리시킬 수 있다. 분리된 제1 발광 셀들(LED1) 각각은 실장기판(MSUB) 상에 본딩부들(BD)에 의해 선택적으로 실장될 수 있다.
이어서, 도 1c에 도시된 바와 같이, 발광 셀들(LED) 사이를 채우는 광 차단막(LS)을 더 형성할 수 있다. 광 차단막(LS)은 제1 발광부(LE1)들 각각의 일 면과 동일한 상부면을 가질 수 있다. 또한, 광 차단막(LS)은 실장기판(MSUB) 및 발광 셀들(LED) 사이를 채울 수 있다.
또한, 도 25에서 제1 발광 셀들(LED1)을 제외한 나머지 발광 셀들(LED)은 도 12a 및 도 12b와 같이 제1 기판(100) 상에 잔류하며, 도 19 내지 도 26에 설명된 방법을 반복하여 목적하는 실장기판(MSUB)에 각각 실장할 수 있다.
도 5a, 도 5b, 도 6a，도7a， 도8a， 도9a， 도10a， 도11a， 도12a， 도13a， 도14a， 도15a， 도16a， 도17a， 도 18a, 및 도 5c 내지 , 도 6b， 도7b， 도8b， 도9b， 도10b， 도11b， 도12b， 도13b， 도14b， 도15b， 도16b， 도17b，도 18b에 도시된 발광 소자의 제조 방법은 본 발명의 예시적인 것으로, 상세하게 도시되지 않았으나 하기의 방법으로도 도 1a 및 도 1b에 도시된 발광 소자를 제조할 수 있다.
제1 기판 상에 발광 셀들을 형성할 수 있다. 발광 셀들 각각의 제1 면에는 제1 패드, 제2 패드, 제3 패드, 및 공통 패드가 노출되는 면일 수 있다. 제1 면에 대향하는 제2 면은 상기 제1 기판에 접하는 면일 수 있다.
제1 지지기판 상에 제1 접착부를 형성할 수 있다. 제1 접착부는 제1 고분자를 포함할 수 있다. 제1 기판을 뒤집어 발광 셀들 각각의 제1 면이 제1 접착부와 마주보도록 배치한 후, 레이저 리프트 공정을 수행하여 제1 기판으로부터 발광 셀들을 분리할 수 있다. 분리된 발광 셀들은 제1 지지기판으로 전사될 수 있다. 이때, 제1 지지기판으로 전사된 발광 셀들 각각의 제1 면은 제1 지지기판과 접하며, 발광 셀들 각각의 제2 면이 노출될 수 있다.
제2 기판 상에 제2 접착부를 형성할 수 있다. 제2 접착부는 제2 고분자를 포함할 수 있다. 일 예로, 제2 고분자는 제1 고분자와 일 에천트에 대하여 용해도가 상이할 수 있다. 다른 예로, 제2 고분자는 제1 고분자와 녹는점이 상이할 수 있다.
제1 지지기판을 뒤집어 발광 셀들 각각의 제2 면이 제2 접착부와 마주보도록 배치한 후, 제1 접착부를 제거하여 제1 지지기판으로부터 발광 셀들을 분리할 수 있다. 일 예로, 일 에천트는 제1 접착부를 용해시키나, 제2 접착부를 용해시키지 않을 수 있다. 다른 예로, 일 온도에서 제1 접착부는 녹나, 제2 접착부는 경화될 수 있다. 이때, 제2 지지기판으로 전사된 발광 셀들 각각의 제2 면이 제2 지지기판과 마주하며, 발광 셀들 각각의 제1 면이 노출될 수 있다. 즉, 발광 셀들 각각의 제1 패드, 제2 패드, 제3 패드, 및 공통 패드가 노출될 수 있다.
전술한 방법들을 통해 제1 발광 셀들에만 선택적으로 본딩부들을 형성할 수 있다. 본딩부들 각각은 제3 고분자를 포함할 수 있다. 일 예로, 제3 고분자는 제2 고분자와 일 에천트에 대하여 용해도가 상이할 수 있다. 다른 예로, 제3 고분자는 제2 고분자와 녹는점이 상이할 수 있다.
이어서, 본딩부들 각각을 관통하며 발광 셀들 각각의 제1 패드, 제2 패드, 제3 패드, 및 공통 패드 각각과 전기적으로 연결되는 제4 패드, 제5 패드, 제6 패드, 및 제7 패드를 형성할 수 있다. 이제, 제1 발광 셀들의 제1 면은 제4 패드들, 제5 패드들, 제6 패드들, 및 제7 패드들이 노출되는 면일 수 있다.
제3 지지기판을 마련하고, 제2 지지기판을 뒤집어 발광 셀들 각각의 제1 면이 제3 지지기판과 마주보도록 배치한 후, 제2 지지기판으로부터 제1 발광 셀들을 선택적으로 분리할 수 있다. 일 예로, 제1 발광 셀들을 선택적으로 분리하는 공정은 제1 발광 셀들을 제외한 나머지 발광 셀들을 마스킹 한 후, 일 에천트를 사용하여 제1 발광 셀들을 접착하고 있는 제2 접착부만을 선택적으로 용해시켜, 제2 지지기판으로부터 제1 발광 셀들을 분리할 수 있다. 일 에천트는 제2 접착부를 선택적으로 용해시킬 수 있다. 다른 예로, 제1 발광 셀들을 선택적으로 분리하는 공정은 제1 발광 셀들이 위치한 제3 지지기판의 부분들로 선택적으로 열처리하여 제1 발광 셀들을 접착하고 있는 제2 접착부만을 선택적으로 용해시켜, 제2 지지기판으로부터 제1 발광 셀들을 분리할 수 있다.
이와 같이 제3 지지기판으로 분리된 제1 발광 셀들은 도 12a ， 도13a， 도14a， 도15a， 도16a， 도17a，도 18a 및 도 12b， 도13b， 도14b， 도15b， 도16b， 도17b， 도 18b에서 설명된 공정으로 실장기판에 실장할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 제1 기판의 일 면 상에 복수의 제1 발광 셀들 및 복수의 제2 발광 셀들을 형성하는 단계;
    상기 제1 및 제2 발광 셀들을 제2 기판과 마주하는 단계;
    상기 제1 발광 셀들을 선택적으로 상기 제2 기판 상에 접착하는 단계; 및
    상기 제1 발광 셀들 중 적어도 두 개를 포함하는 실장 단위로 상기 제2 기판을 절단하는 단계를 포함하는 발광 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 발광 셀들 사이를 채우는 광 차단막을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 기판 상에 상기 제1 및 제2 발광 셀들 사이를 채우며, 상기 제1 발광 셀들 상부면을 노출시키는 개구들을 갖는 절연막을 형성하는 단계;
    상기 개구들을 채우는 본딩부들을 형성하는 단계; 및
    상기 본딩부들을 관통하여 상기 제1 발광 셀들 각각과 전기적으로 연결되는 패드들을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 발광 셀들을 선택적으로 상기 제2 기판 상에 접착하는 단계는,
    상기 제1 발광 셀들 상에 본딩부들을 형성하는 단계;
    상기 제2 기판과 마주하는 상기 제1 발광 셀들이 배치된 위치에 레이저 리프트 오프(laser lift off) 공정을 선택적으로 수행하여, 상기 제1 기판으로부터 상기 제1 발광 셀들을 분리하는 단계; 및
    상기 제2 기판 상에 상기 본딩부들에 의해 상기 분리된 제1 발광 셀들이 접착되는 단계를 포함하는 발광 소자의 제조 방법.
  5. 제1항에 있어서,
    이웃하는 제1 발광 셀들은 제1 방향으로 제1 거리 이격되고, 상기 제1 방향과 수직은 제2 방향으로 제2 거리 이격되도록 형성하고,
    이웃하는 제2 발광 셀들은 상기 제1 방향으로 상기 제3 거리 이격되고, 상기 제2 방향으로 상기 제4 거리 이격되도록 형성하고,
    상기 이웃하는 두 개의 제1 발광 셀들 사이에 일 제2 발광 셀이 배치되는 발광 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 실장 단위로 절단된 제2 기판에 포함된 제1 발광 셀들을 실장기판에 한번에 실장하는 단계를 더 포함하는 발광 소자의 제조 방법.
  7. 제6항에 있어서,
    상기 실장기판에는 다수의 금속 볼들이 그리드(grid) 형태로 형성되는 발광 소자의 제조 방법.
  8. 제1항에 있어서,
    상기 제2 발광 셀들에 대하여 상기의 공정 단계들을 반복하는 단계를 더 포함하는 발광 소자의 제조 방법.
  9. 제1항에 있어서,
    제1 기판 상에 제1 발광 셀들 상에 선택적으로 본딩부들을 각각 형성하는 단계;
    상기 제1 기판을 뒤집어 상기 본딩부들이 형성된 제1 발광 셀들 및 상기 제2 발광 셀들을 제3 기판과 마주하는 단계;
    상기 제1 발광 셀들을 상기 제1 기판으로부터 분리하는 단계;
    상기 분리된 제1 발광 셀들을 상기 본딩부들에 통해 상기 제3 기판에 접착시키는 단계;
    상기 제3 기판을 뒤집어 상기 제1 발광 셀들의 일 면들을 제4 기판에 접착하는 단계;
    상기 제3 기판을 제거하여 상기 본딩부들을 노출시키는 단계; 및
    상기 본딩부들 각각을 관통하여 상기 제1 발광 셀들 각각과 전기적으로 연결되는 패드들을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 제3 기판 상에 상기 제1 발광 셀들 사이를 채우는 광 차단막을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  11. 기판;
    상기 기판 상에 배치되는 적어도 두 개의 발광 셀들;
    상기 적어도 두 개의 발광 셀들 사이를 채우며, 상기 발광 셀들 각각의 일 면을 노출시키는 개구들을 갖는 광 차단막; 및
    상기 개구들을 채우며 상기 발광 셀들 각각과 상기 기판 사이에 배치되는 본딩부들을 포함하는 발광 소자.
  12. 제11항에 있어서,
    상기 기판과 마주하는 광 차단막의 일 면은 상기 본딩부들 각각의 일 면과 동일 평면인 발광 소자.
  13. 제11항에 있어서,
    상기 광 차단막의 일 면은 상기 기판과 접하며, 상기 본딩부들 각각의 일 면 및 상기 기판 사이를 채우는 발광 소자.
  14. 제11항에 있어서,
    이웃하는 두 개의 발광 셀들 사이의 이격거리는 상기 발광 셀들 각각의 선폭에 8 내지 15배인 발광 소자.
  15. 제11항에 있어서,
    상기 발광 셀들 각각은, 수직 적층된 제1 발광부, 제2 발광부, 및 제3 발광부와, 상기 제1 내지 제3 발광부들 각각과 전기적으로 연결되는 복수의 패드들을 포함하는 발광 소자.
  16. 제15항에 있어서,
    상기 본딩부들 각각을 관통하며 상기 패드들과 전기적으로 연결되는 관통 전극들을 더 포함하는 발광 소자.
  17. 제16항에 있어서,
    상기 관통 전극들 각각은 상기 본딩부들 각각 내부에 배치되는 제1 부분 및 상기 제1 부분으로부터 연장하여 상기 본딩부들 각각 상부로 연장하는 제2 부분을 포함하는 발광 소자.
  18. 제17항에 있어서,
    상기 제2 부분은 상기 광 차단막의 일 면 상으로 연장하는 발광 소자.
  19. 제17항에 있어서,
    상기 제2 부분은 상기 광 차단막 내부로 연장하는 발광 소자.
  20. 제17항에 있어서,
    상기 기판은 상기 제2 부분들에 대응되는 위치에 배치되는 복수의 기판 패드들을 포함하는 발광 소자.
KR1020217002555A 2018-10-17 2019-10-17 발광 소자 및 이를 제조하는 방법 KR20210074272A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862746873P 2018-10-17 2018-10-17
US62/746,873 2018-10-17
US16/598,545 2019-10-10
US16/598,545 US11664363B2 (en) 2018-10-17 2019-10-10 Light emitting device and method of manufacturing the same
PCT/KR2019/013626 WO2020080837A1 (ko) 2018-10-17 2019-10-17 발광 소자 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20210074272A true KR20210074272A (ko) 2021-06-21

Family

ID=70279929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002555A KR20210074272A (ko) 2018-10-17 2019-10-17 발광 소자 및 이를 제조하는 방법

Country Status (7)

Country Link
US (2) US11664363B2 (ko)
EP (1) EP3869557A4 (ko)
JP (1) JP7536755B2 (ko)
KR (1) KR20210074272A (ko)
CN (2) CN210516720U (ko)
BR (1) BR112021007349A2 (ko)
WO (1) WO2020080837A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664363B2 (en) * 2018-10-17 2023-05-30 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same
EP3671812B1 (en) * 2018-12-19 2022-02-09 IMEC vzw A method for bonding and interconnecting semiconductor chips
TWI848035B (zh) * 2019-12-25 2024-07-11 南韓商樂金顯示科技股份有限公司 電子裝置及其製造方法
JP7153183B2 (ja) * 2020-01-29 2022-10-14 日亜化学工業株式会社 発光装置の製造方法
US11949055B2 (en) * 2020-05-22 2024-04-02 Seoul Viosys Co., Ltd. Unit pixel having light emitting device and displaying apparatus
TW202231146A (zh) * 2021-01-25 2022-08-01 優顯科技股份有限公司 電子裝置及其製造方法
KR102599275B1 (ko) * 2022-01-25 2023-11-07 주식회사 썬다이오드코리아 수직 적층 구조를 가지는 마이크로 디스플레이의 화소

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
US20150295154A1 (en) * 2005-02-03 2015-10-15 Epistar Corporation Light emitting device and manufacturing method thereof
JP2008263127A (ja) 2007-04-13 2008-10-30 Toshiba Corp Ｌｅｄ装置
KR100934636B1 (ko) * 2009-02-27 2009-12-31 한빔 주식회사 발광다이오드 소자의 제조방법 및 그의 제조 중간체
JP5449039B2 (ja) * 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
JP5840377B2 (ja) * 2011-04-14 2016-01-06 日東電工株式会社 反射樹脂シートおよび発光ダイオード装置の製造方法
US9188288B2 (en) * 2012-09-28 2015-11-17 Tsmc Solid State Lighting Ltd. LED emitter with improved white color appearance
CN103811593B (zh) 2012-11-12 2018-06-19 晶元光电股份有限公司 半导体光电元件的制作方法
TWI594661B (zh) 2013-04-19 2017-08-01 隆達電子股份有限公司 發光二極體顯示器及其製造方法
JP6023660B2 (ja) * 2013-05-30 2016-11-09 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
JP6229412B2 (ja) 2013-09-30 2017-11-15 日亜化学工業株式会社 発光装置の製造方法
JP6405697B2 (ja) 2014-05-21 2018-10-17 日亜化学工業株式会社 発光装置
US10381332B2 (en) * 2014-10-31 2019-08-13 eLux Inc. Fabrication method for emissive display with light management system
CN113130725B (zh) 2015-03-31 2024-09-24 科锐Led公司 具有包封的发光二极管和方法
TWI557831B (zh) 2015-05-15 2016-11-11 友達光電股份有限公司 微組件的傳送方法
KR20160141301A (ko) * 2015-05-29 2016-12-08 삼성전자주식회사 반도체 발광 소자 패키지
CN111028715A (zh) * 2015-07-23 2020-04-17 首尔半导体株式会社 显示装置
US10177127B2 (en) 2015-09-04 2019-01-08 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
KR101876008B1 (ko) 2015-12-31 2018-07-09 한국광기술원 Ｌｅｄ 구조체 및 이의 전사방법
JP2017152516A (ja) 2016-02-24 2017-08-31 株式会社沖データ 光学素子チップ、光プリントヘッド、画像形成装置および光学素子チップの製造方法
US10720415B2 (en) 2016-11-01 2020-07-21 Innolux Corporation Display device and method for forming the same
KR102611980B1 (ko) * 2016-12-14 2023-12-08 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
US10446605B2 (en) 2017-01-12 2019-10-15 Enkris Semiconductor, Inc. Semiconductor device and method for fabricating the same
US10686158B2 (en) 2017-03-31 2020-06-16 Innolux Corporation Display device
US10096740B1 (en) 2017-05-23 2018-10-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing color micro light-emitting diode array substrate
US11664363B2 (en) * 2018-10-17 2023-05-30 Seoul Viosys Co., Ltd. Light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
US20200126963A1 (en) 2020-04-23
CN112868098A (zh) 2021-05-28
WO2020080837A1 (ko) 2020-04-23
US20230253394A1 (en) 2023-08-10
CN210516720U (zh) 2020-05-12
BR112021007349A2 (pt) 2021-09-21
US11664363B2 (en) 2023-05-30
JP2022505212A (ja) 2022-01-14
EP3869557A4 (en) 2022-07-20
EP3869557A1 (en) 2021-08-25
JP7536755B2 (ja) 2024-08-20

Similar Documents

Publication Publication Date Title
JP7536755B2 (ja) 発光装置
US11791436B2 (en) Semiconductor light emitting device and method of fabricating the same
CN100416877C (zh) 用于制造垂直结构的发光二极管的方法
CN210403762U (zh) 发光元件
CN103490000B (zh) 半导体发光元件和发光装置
KR100691363B1 (ko) 수직구조 발광 다이오드의 제조 방법
KR20210033480A (ko) 발광 소자
JP7550146B2 (ja) 発光素子
CN112970126A (zh) 发光元件
CN101894894A (zh) 发光器件和具有该发光器件的发光器件封装
JP2006313884A (ja) フリップチップ発光ダイオード及びその製造方法
KR20210073535A (ko) 발광 소자
KR20210073536A (ko) 발광 소자
KR20200042215A (ko) Led 소자 및 led 소자의 제조 방법
KR20220088675A (ko) Led 디스플레이 장치
KR102598043B1 (ko) 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
KR20210155394A (ko) Led 칩 및 그것을 제조하는 방법
KR20210072006A (ko) 발광 소자
KR20210155801A (ko) Led 패키지 및 그 제조방법
CN112689904B (zh) 发光元件
KR20210155802A (ko) Led 칩 패키지 및 그 제조방법
CN117766658A (zh) 一种对称的led芯片及其制备方法
KR20230024121A (ko) 반도체 발광소자
KR20220093085A (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
JP2012049385A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal