JP7447105B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7447105B2
JP7447105B2 JP2021521772A JP2021521772A JP7447105B2 JP 7447105 B2 JP7447105 B2 JP 7447105B2 JP 2021521772 A JP2021521772 A JP 2021521772A JP 2021521772 A JP2021521772 A JP 2021521772A JP 7447105 B2 JP7447105 B2 JP 7447105B2
Authority
JP
Japan
Prior art keywords
light emitting
type semiconductor
light
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021521772A
Other languages
English (en)
Other versions
JP2022505505A (ja
Inventor
フン イ，チョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022505505A publication Critical patent/JP2022505505A/ja
Priority to JP2024028911A priority Critical patent/JP2024063107A/ja
Application granted granted Critical
Publication of JP7447105B2 publication Critical patent/JP7447105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Description

本発明の例示的な実施形態は、一般的には表示装置に関するものであり、より詳細には、フレキシブル表示装置に関する。
一般的には、表示装置は、光を利用した画像を表示する表示パネルと、表示パネルに光を供給するバックライトユニットを含んでいる。表示パネルは、スイッチング素子、画素電極、共通電極、およびカラー層を含む多数の画素セルを含んでいる。表示パネルとして、液晶表示パネルが広く利用されている。バックライトユニットから供給された光は、液晶とカラー層とを通過することにより、表示装置は、色付きの光の混合によってカラー画像を表示することができる。カラー画像を表示するためのカラー層は、例えば、赤色カラーフィルタ、緑色カラーフィルタ、および青色カラーフィルタを含んでいる。そして、各色のフィルタを通過した光が混合することにより、様々な色を表示することができる。このように、画像を表示するための様々な色の光を実現するためには、カラーフィルタが必要である。
また、液晶には偏光が必要であり、そのため、一般的には偏光フィルタや各種光学フィルムが必要となる。そのため、表示装置が厚くなり重量化される。
本発明の例示的な実施形態にしたがって構成された複数の発光ダイオードを含む表示装置は、液晶、バックライトユニット、偏光フィルタ、およびカラーフィルタなどの従来の表示装置の少なくとも１つ以上の構成要素を不要にすることができる。
本発明の概念の追加の特徴は、以下の説明に記載され、部分的には、説明から明らかになるか、または本発明の概念の実践によって理解することができるだろう。
例示的な実施形態に係る表示装置は、フレキシブル基板と、基板上に互いに離間して配置された複数の発光素子と、発光素子の間を満たし、発光素子のそれぞれを部分的に覆って光抽出面をそれぞれ画定する遮光層と、を含み、隣接する光抽出領域間の距離は同じである。
発光素子は、第１方向における第１距離、第１方向と垂直な第２方向における第２距離に互いに離間され、第１距離は第２距離と等しいか、又はそれ以上であってもよい。
基板は、第１方向にロールされるように構成されていてもよい。
第１距離が第２距離よりも大きい場合、前記遮光層が、第１方向に前記発光素子を覆う領域よりも、前記第２方向に前記発光素子を覆う領域がより大きくてもよい。
表示装置は、発光素子と電気的に共通に接続された共通回路をさらに含み、共通回路は、基板上に配置され、メッシュ構造（ｍｅｓｈ ｓｔｒｕｃｔｕｒｅ）を有していてもよい。
表示装置は、基板上に、発光素子を覆う保護層をさらに有し、保護層は、可視光を透過させる材料を含んでいてもよい。
基板の硬度は、発光素子のそれぞれの硬度よりも小さくてもよい。
発光素子のそれぞれは、基板上に、互いに水平に離間して設けられた第１発光部、第２発光部、および第３発光部を含んでいてもよい。
発光素子のそれぞれは、基板上に、垂直に積層された第１発光部、第２発光部、および第３発光部を含んでいてもよい。
第３発光部は、第２発光部よりも小さい幅を有し、第２発光部は、第１発光部よりも小さい幅を有していてもよい。
発光素子のそれぞれは、基板の一面から上に行くほど小さくなる幅を有していてもよい。
その他の実施形態の詳細は、詳細な説明および図面に含まれている。
本開示の例示的な実施形態に係る表示装置によれば、フレキシブル基板上に複数の発光部を含む複数の発光素子を配置することで、低消費電力で高効率の光を取り出すことができ、これにより、当該表示装置は、様々な電子機器に適用することができる。
例示的な実施形態に係る表示装置を説明するための平面図である。 例示的な実施形態に係る表示装置を説明するための平面図である。 例示的な実施形態に係る表示装置を説明するための平面図である。 例示的な実施形態に係る発光素子を説明するための平面図である。 図２ａに示す発光素子をＡ－Ａ’線で切断した断面図である。 図２ａに示す発光素子をＢ－Ｂ’線で切断した断面図である。 他の例示的な実施形態に係る発光素子を説明するための断面図である。 他の例示的な実施形態に係る発光素子を説明するための断面図である。 他の例示的な実施形態に係る発光素子を説明するための断面図である。 他の例示的な実施形態に係る発光素子を説明するための断面図である。 他の例示的な実施形態に係る発光素子を説明するための平面図である。 図５ａに示す発光素子をＡ－Ａ’線で切断した断面図である。 本発明の他の実施形態に係る発光素子を説明するための平面図である。 図６ａに示す発光素子をＡ－Ａ’線およびＢ－Ｂ’線で切断した断面図である。 例示的な実施形態に係る発光素子の製造方法を説明するための平面図である。 図７ａの発光素子をＡ－Ａ’線で切断した断面図である。 図７ａの発光素子をＢ－Ｂ’線で切断した断面図である。 例示的な実施形態に係る発光素子の製造方法を説明するための平面図である。 図８ａの発光素子をＡ－Ａ’線で切断した断面図である。 図８ａの発光素子をＢ－Ｂ’線で切断した断面図である。 例示的な実施形態に係る発光素子の製造方法を説明するための平面図である。 図９ａの発光素子をＡ－Ａ’線で切断した断面図である。 図９ａの発光素子をＢ－Ｂ’線で切断した断面図である。 例示的な実施形態に係る発光素子の製造方法を説明するための平面図である。 図１０ａの発光素子をＡ－Ａ’線で切断した断面図である。 図１０ａの発光素子をＢ－Ｂ’線で切断した断面図である。 例示的な実施形態に係る発光素子の製造方法を説明するための平面図である。 図１１ａの発光素子をＡ－Ａ’線で切断した断面図である。 図１１ａの発光素子をＢ－Ｂ’線で切断した断面図である。 例示的な実施形態に係る発光素子の製造方法を説明するための平面図である。 図１２ａの発光素子をＡ－Ａ’線で切断した断面図である。 図１２ａの発光素子をＢ－Ｂ’線で切断した断面図である。 例示的な実施形態に係る発光素子を実装基板に実装する方法を説明するための断面図である。 例示的な実施形態に係る発光素子を実装基板に実装する方法を説明するための断面図である。 例示的な実施形態に係る表示装置が適用された電子機器を示す図である。 例示的な実施形態に係る表示装置が適用された電子機器を示す図である。
本開示の構成と効果を十分に理解するために、本開示の実施形態を添付した図面を参照して説明する。ただし、本開示は、本明細書に記載の実施形態に限定されるものではなく、様々な形で実施されてもよく、様々な変更が加えられてもよい。
以下、表示装置について、実施形態の様々な例を通じて、図面を参照しながら詳細に説明する。
本開示の実施形態で使用される技術用語は、別段の定めがない限り、当業者に従来から知られている意味で解釈され得る。
図１ａ～図１ｃは、例示的な実施形態に係る表示装置を説明するための平面図である。図２ａは、例示的な実施形態に係る発光素子を説明するための平面図であり、図２ｂは、図２ａの発光素子をＡ－Ａ’線で切断した断面図であり、図２ｃは、図２ａの発光素子をＢ－Ｂ’線で切断した断面図である。図３ａおよび図３ｂは、他の例示的な実施形態に係る発光素子を説明するための断面図である。図４ａおよび図４ｂは、他の例示的な実施形態に係る発光素子を説明するための断面図である。
図１ａ、図１ｂ、図１ｃ、図２ａ、図２ｂ、図２ｃ、図３ａ、図３ｂ、図４ａ、および図４ｂを参照すると、表示装置は、基板ＳＵＢと、基板ＳＵＢ上に配置された複数の発光素子ＬＥＤを含む。図１ａおよび図１ｂは、複数の発光素子ＬＥＤのそれぞれの第１面からの表示装置の平面図である。図１ｃは、発光素子ＬＥＤのそれぞれの第１面に対向する第２面からの表示装置の平面図である。
基板ＳＵＢは、可撓性及び可視光透過特性を有するプラスチック基板ＳＵＢを含む。プラスチック基板ＳＵＢは、ポリエチレンテレフタレート（ＰＥＴ）またはポリエチレンナフタレート（ＰＥＮ）のようなポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリジメチルシロキサン（ＰＤＭＳ）樹脂、ポリエーテルエーテルケトン（ＰＥＥＫ）樹脂、およびポリ塩化ビニル樹脂のうちの少なくとも一つを含んでいてもよい。ただし、本発明の概念は、これに限定されるものではない。
例示的な実施形態によれば、基板ＳＵＢは、第１方向ＤＲ１に巻き取る（ｒｏｌｌｉｎｇ）ことができる。
基板ＳＵＢの第１面上において、複数の発光素子ＬＥＤのそれぞれは、第１方向ＤＲ１における第１距離ＤＴ１、第１方向ＤＲ１と垂直な方向の第２方向ＤＲ２における第２距離ＤＴ２だけ互いに離間して配置される。例示的な実施形態によれば、第１距離ＤＴ１は第２距離ＤＴ２より大きくてもよい。この場合、発光素子ＬＥＤは、第２方向ＤＲ２よりも第１方向ＤＲ１に大きな距離だけ離れていることにより、基板ＳＵＢは第１方向ＤＲ１に容易に巻き取ることができる。他の例示的な実施形態によれば、第１距離ＤＴ１は、第２距離ＤＴ２と実質的に同じであってもよい。
発光素子ＬＥＤ間の第１距離ＤＴ１および第２距離ＤＴ２の各々は、各々の発光素子ＬＥＤの臨界寸法（ＣＤ：ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ）の８倍～１５倍であってもよい。例示的な実施形態によれば、各発光素子ＬＥＤの臨界寸法ＣＤは、５０μｍ～８０μｍであってもよい。
例示的な実施形態によれば、基板ＳＵＢは、第１硬度を有していてもよく、各々の発光素子ＬＥＤは、第２の硬さを有していてもよい。第１硬度は、第２硬度よりも小さくてもよい。約５０μｍ～約８０μｍの非常に小さな臨界寸法を有する発光素子ＬＥＤは、第１距離ＤＴ１および第２距離ＤＴ２によって互いに十分に離間されるので、発光素子ＬＥＤが、基板ＳＵＢの硬度よりも大きい硬度を有する場合であっても、基板ＳＵＢを巻き取ったり、曲げたりしても、発光素子ＬＥＤが割れるなどの損傷を防止することができる。
図１ａを参照すると、図示された例示的な実施形態に係る表示装置は、発光素子ＬＥＤ間を実質的に満たし、基板ＳＵＢ上の発光素子ＬＥＤを覆う保護層ＰＲＴをさらに含んでいてもよい。保護層ＰＲＴは、可視光を透過し、柔軟性を有する材料を含んでいてもよい。保護層ＰＲＴは、シリコン系樹脂を含んでいてもよい。特に、保護層ＰＲＴは、シロキサン系樹脂のようなシリコン系樹脂またはエポキシ樹脂を含んでいてもよい。例えば、保護層ＰＲＴは、ＰＤＭＳを含んでいてもよい。この場合、発光素子ＬＥＤの各々の発光領域ＬＥＡは、光抽出領域ＬＥＸと実質的に同じであってもよい。発光領域ＬＥＡは、各発光素子ＬＥＤが発光する領域であり、光抽出領域ＬＥＸは、発光領域ＬＥＡで発光した光が外部に取り出される領域を意味する。発光領域ＬＥＡと光抽出領域ＬＥＸは、基板ＳＵＢの一面を基準に画定されてもよい。一例として、発光素子ＬＥＤ間の第１距離ＤＴ１および第２距離ＤＴ２が同じである場合、光抽出領域ＬＥＸ間の距離は同じであってもよい。他の例として、発光素子ＬＥＤ間の第１距離ＤＴ１が第２距離ＤＴ２よりも大きい場合、発光素子ＬＥＤの間の距離に応じて、光抽出領域ＬＥＸの間距離が異なっていてもよい。
図１ｂを参照すると、別の例示的な実施形態に係る表示装置は、発光素子ＬＥＤ間を実質的に満たし、基板ＳＵＢ上の発光素子ＬＥＤを、部分的に覆う遮光層ＬＳをさらに含んでいてもよい。遮光層ＬＳは、絶縁特性を有し、光を吸収または遮断する物質を含んでいてもよい。例えば、遮光層ＬＳは、フォトレジストまたはブラックマトリックスを含んでいてもよい。遮光層ＬＳが形成されていない発光素子ＬＥＤの部分は、保護層ＰＲＴによって保護されていてもよい。この場合、遮光層ＬＳによって、各発光素子ＬＥＤの光抽出領域ＬＥＸは、発光領域ＬＥＡよりも小さくなっていてもよい。したがって、各発光素子ＬＥＤから発生される光のコントラスト比（ｃｏｎｔｒａｓｔ）を高めることができる。
図１ｂの発光素子ＬＥＤにおいて、第１距離ＤＴ１が第２距離ＤＴ２よりも大きく、遮光層ＬＳが第１方向ＤＲ１に沿って各発光素子ＬＥＤを部分的に覆っている場合、発光素子ＬＥＤの第２方向ＤＲ２に沿った長さは、遮光層ＬＳ（例えば、光抽出領域ＬＥＸ）によって露出している各発光素子ＬＥＤの第２方向に沿った長さよりも大きくなっていてもよい。より詳細には、遮光層ＬＳは、第２方向ＤＲ２に沿って各発光素子ＬＥＤを部分的に覆っていてもよく、露出した発光素子ＬＥＤの第２方向ＤＲ２に沿った長さは、第１距離ＤＴ１と第２距離ＤＴ２との差だけ小さくなっていてもよい。このように、光抽出領域ＬＥＸの間は、第１距離ＤＴ１と同じ距離だけ、互いに離れていてもよい。このように、光抽出領域ＬＥＸが互いに同じ距離だけ離れているので、発光素子ＬＥＤを含む表示装置は、全体的に均一な光を発生させることができる。
図２ａ、図２ｂ、図２ｃ、図３ａおよび図３ｂによれば、各々の発光素子ＬＥＤは、垂直方向に積層された第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を含む。例示的な実施形態によれば、第１発光部ＬＥ１は、最も短い波長の光を生成し、第２発光部ＬＥ２は、第１発光部ＬＥ１から発生した光の波長よりも長く、第３発光部ＬＥ３で発生された光の波長よりも短い波長の光を生成し、第３発光部ＬＥ３は、最も長い波長の光を生成してもよい。例えば、第１発光部ＬＥ１は、青色の光を発し、第２発光部ＬＥ２は、緑色の光を発し、第３発光部ＬＥ３は、赤色の光を発するようにしてもよい。ただし、第１～第３発光部ＬＥ１、ＬＥ２、ＬＥ３のそれぞれから発せられる光の色は、これに限定されるものではなく、様々に変化させてもよい。例えば、第１～第３発光部ＬＥ１、ＬＥ２、ＬＥ３は、それぞれ、赤色の光、青色の光、および緑色の光を発してもよい。または、第１～第３発光部ＬＥ１、ＬＥ２、ＬＥ３のそれぞれが、互いに異なる光を発光してもよいし、少なくとも一部の発光部が同じ色の光を発光してもよい。
第１発光部ＬＥ１は、第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８を含んでいてもよい。第２発光部ＬＥ２は、第２ｎ型半導体層２０２、第２活性層２０４、第２ｐ型半導体層２０６、および第２オーミック層２０８を含んでいてもよい。第３発光部ＬＥ３は、第３ｎ型半導体層３０２、第３活性層３０４、第３ｐ型半導体層３０６、および第３オーミック層３０８を含んでいてもよい。
第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、および第３ｎ型半導体層３０２のそれぞれは、Ｓｉがドープされた窒化ガリウム系半導体層であってもよい。第１ｐ型半導体層１０６、第２ｐ型半導体層２０６、および第３ｐ型半導体層３０６のそれぞれは、Ｍｇがドープされた窒化ガリウム系半導体層であってもよい。第１活性層１０４、第２活性層２０４、および第３活性層３０４のそれぞれは、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）を含んでいてもよく、その組成比は、所望のピーク波長の光を放出するように決定されていてもよい。第１オーミック層１０８、第２オーミック層２０８、および第３オーミック層３０８のそれぞれは、インジウムスズ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、亜鉛ドープインジウムスズ酸化物（ＺＩＴＯ：Ｚｉｎｃ－ｄｏｐｅｄ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、亜鉛インジウム酸化物（ＺＩＯ：Ｚｉｎｃ Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、ガリウムインジウム酸化物（ＧＩＯ：Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、酸化亜鉛スズ（ＺＴＯ：Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、フッ素ドープ酸化スズ（ＦＴＯ：Ｆｌｕｏｒｉｎｅ－ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）、アルミニウムドープ酸化亜鉛（ＡＺＯ：Ａｌｕｍｉｎｉｕｍ－ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ガリウムドープ酸化亜鉛（ＧＺＯ：Ｇａｌｌｉｕｍ－ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、インジウムスズ酸化物（Ｉｎ４Ｓｎ３Ｏ１２）、亜鉛マグネシウム酸化物（Ｚｎ（１－ｘ）ＭｇｘＯ（０≦ｘ≦１などの透明導電性酸化物（ＴＣＯ：Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）の少なくとも一つが用いられてもよい。第１発光部ＬＥ１において、第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８が順次積層されてもよいし、第２発光部ＬＥ２において、第２オーミック層２０８、第２ｐ型半導体層２０６、第２活性層２０４、および第２ｎ型半導体層２０２が順次積層されてもよいし、第３発光部ＬＥ３において、第３オーミック層３０８、第３ｐ型半導体層３０６、第３活性層３０４、および第３ｎ型半導体層３０２が順次積層されてもよい。例示的な実施形態によれば、第２発光部ＬＥ２は、第１発光部ＬＥ１よりも小さい平面面積を有し、第３発光部ＬＥ３は、第２発光部ＬＥ２よりも小さい平面面積を有していてもよい。例えば、第１発光部ＬＥ１は、第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８をエッチングして、第１ｎ型半導体層１０２の一部を露出させた構造を有していてもよい。第２発光部ＬＥ２は、第１オーミック層１０８を露出させるように、第１発光部ＬＥ１よりも小さい平面面積を有していてもよく、第２ｐ型半導体層２０６、第２活性層２０４、および第２ｎ型半導体層２０２がエッチングされて、第２オーミック層２０８の一部が露出した構造を有していてもよい。第３発光部ＬＥ３は、第２ｎ型半導体層２０２を露出させるように、第２発光部ＬＥ２よりも小さい平面面積を有していてもよく、第３ｐ型半導体層３０６、第３活性層３０４、および第３ｎ型半導体層３０２がエッチングされて、第３オーミック層３０８の一部が露出した構造を有していてもよい。
各々の発光素子ＬＥＤは、第１ｎ型半導体層１０２と電気的に接続された第１パッドＰＤ１、第２ｎ型半導体層２０２と電気的に接続された第２パッドＰＤ２、第３ｎ型半導体層３０２と電気的に接続された第３パッドＰＤ３、および第１オーミック層１０８、第２オーミック層２０８、および第３オーミック層３０８と共通に電気的に接続された共通パッドＣＰＤをさらに含んでいてもよい。第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤのそれぞれは、Ａｕ、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ｈｆ、Ｃｒ、Ｔｉ、およびＣｕのうちの少なくとも一つ、またはそれらの合金を含んでいてもよい。
第１オーミック層１０８、第２オーミック層２０８、および第３オーミック層３０８は、共通パッドＣＰＤに電気的に接続されているように図示されているが、本発明の概念はこれに限定されるものではない。例えば、いくつかの例示的な実施形態では、第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、および第３ｎ型半導体層３０２は、共通パッドＣＰＤに電気的に接続されていてもよい。
発光素子ＬＥＤは、第１発光部ＬＥ１と第２発光部ＬＥ２との間に配置され、第１発光部ＬＥ１と第２発光部ＬＥ２とを接着させる第１接着部ＡＤ１と、第２発光部ＬＥ２と第３発光部ＬＥ３との間に配置され、第２発光部ＬＥ２と第３発光部ＬＥ３とを接着させる第２接着部ＡＤ２と、をさらに含んでいてもよい。第１接着部ＡＤ１および第２接着部ＡＤ２のそれぞれは、絶縁性を有し、可視光を透過させ、かつ接着性を有する材料を含んでいてもよい。第１接着部ＡＤ１および第２接着部ＡＤ２のそれぞれは、ガラス（ｇｌａｓｓ）、ポリマー（ｐｏｌｙｍｅｒ）、レジスト（ｒｅｓｉｓｔ）、またはポリイミド（ｐｏｌｙｉｍｉｄｅ）などを含んでいてもよい。例えば、第１接着部ＡＤ１および第２接着部ＡＤ２のそれぞれは、スピンオングラス（ＳＯＧ:Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ベンゾシクロブテン（ＢＣＢ：ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ハイドロジェンシルセスキオキサン（ＨＳＱ：ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、およびＳＵ－８フォトレジストのうちの少なくとも１つを含んでいてもよい。
いくつかの例示的な実施形態では、発光素子ＬＥＤは、第１発光部ＬＥ１と第２発光部ＬＥ２との間に配置された第１カラーフィルタＣＦ１と、第２発光部ＬＥ２および第３発光部ＬＥ３との間に配置された第２カラーフィルタＣＦ２をさらに含んでいてもよい。第１カラーフィルタＣＦ１は、第１発光部ＬＥ１から発せられた光を反射し、第２発光部ＬＥ２および第３発光部ＬＥ３から発せられた光を通過させてもよく、第１発光部ＬＥ１から発せられた光が、第２発光部ＬＥ２および第３発光部ＬＥ３のそれぞれに影響を及ぼさないようにしてもよい。第２カラーフィルタＣＦ２は、第１発光部ＬＥ１および第２発光部ＬＥ２のそれぞれから発せられた光を反射し、第３発光部ＬＥ３から発せられた光を通過させてもよく、第１発光部ＬＥ１および第２発光部ＬＥ２から発せられた光が、第３発光部ＬＥ３に影響を及ぼさないようにしてもよい。第１カラーフィルタＣＦ１および第２カラーフィルタＣＦ２それぞれはＴｉＯ２とＳｉＯ２とが交互に積層された構造を有する分散型ブラッグリフレクタ（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）を含んでいてもよい。例えば、第２カラーフィルタＣＦ２におけるＴｉＯ２とＳｉＯ２との交互の順序または数は、第１カラーフィルタＣＦ１におけるＴｉＯ２とＳｉＯ２とが交互の順序または数と異なっていてもよい。
発光素子ＬＥＤは、第１ｎ型半導体層１０２と電気的に接続された第１コンタクトパターンＣＴ１、第１コンタクトパターンＣＴ１と電気的に接続され、第１ｎ型半導体層１０２の平坦な上面を覆って延びる第１延長パターンＥＬ１、および第１延長パターンＥＬ１と第１パッドＰＤ１とを電気的に接続する第１貫通パターンＶＡ１と、をさらに含んでいてもよい。発光素子ＬＥＤは、第２ｎ型半導体層２０２と電気的に接続された第２コンタクトパターンＣＴ２、第２コンタクトパターンＣＴ２と電気的に接続され、第１ｎ型半導体層１０２の平坦な上面上に延びる第２延長パターンＥＬ２、および第２延長パターンＥＬ２と第２パッドＰＤ２とを電気的に接続する第２貫通パターンＶＡ２と、をさらに含んでいてもよい。発光素子ＬＥＤは、第３ｎ型半導体層３０２と電気的に接続された第３コンタクトパターンＣＴ３と、第３コンタクトパターンＣＴ３と電気的に接続され、第１ｎ型半導体層１０２の平坦な上面上に延びる第３延長パターンＥＬ３、および第３延長パターンＥＬ３と第３パッドＰＤ３とを電気的に接続する第３貫通パターンＶＡ３をさらに含んでいてもよい。発光素子ＬＥＤは、第１オーミック層１０８および第２オーミック層２０８と電気的に接続される第１共通コンタクトパターンＣＣＴ１、第３オーミック層３０８と電気的に接続される第２共通コンタクトパターンＣＣＴ２、第１共通コンタクトパターンＣＣＴ１および第２共通コンタクトパターンＣＣＴ２と電気的に接触し、第１ｎ型半導体層１０２の平坦な上面上に延びる共通延長パターンＣＥＬ、および共通延長パターンＣＥＬと共通パッドＣＰＤとを電気的に接続する共通貫通パターンＣＶＡをさらに含んでいてもよい。この場合、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤのそれぞれは、第３発光部ＬＥ３と基板ＳＵＢとの間に配置されていてもよい。
図２ａ、図２ｂ、図２ｃ、図３ａ、および図３ｂを参照すると、第１貫通パターンＶＡ１、第２貫通パターンＶＡ２、第３貫通パターンＶＡ３、および共通貫通パターンＣＶＡは、それぞれが、第１ｎ型半導体層１０２の平坦な上面に延長された第１延長パターンＥＬ１、第２延長パターンＥＬ２、第３延長パターンＥＬ３、および共通延長パターンＣＥＬ上に配置されることで、お互いに同じ高さを有していてもよい。したがって、第１貫通パターンＶＡ１、第２貫通パターンＶＡ２、第３貫通パターンＶＡ３、および共通貫通パターンＣＶＡのそれぞれを介して第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、第３ｎ型半導体層３０２、並びに第１オーミック層１０８、第２オーミック層２０８、および第３オーミック層３０８に、より安定的に電流を供給することができる。例示的な実施形態によれば、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤのそれぞれは、発光素子ＬＥＤを覆うパッシベーション膜ＰＶＴに延びていてもよい。このようにすれば、発光素子ＬＥＤの大きさが小さく、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤの位置や大きさが、パッドを実装する基板ＳＵＢに適合していない場合であっても、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤのそれぞれが、パッシベーション膜ＰＶＴに延長しているため、目的とする基板ＳＵＢに容易に実装することができる。
図１ａ、図１ｂ、図２ａ、図２ｂ、図２ｃ、図３ａ、および図３ｂを参照すると、各々の第３発光部ＬＥ３は、基板ＳＵＢと対向するように配置されてもよく、各々の第１発光部ＬＥ１の一面は、発光領域ＬＥＡを含んでいてもよい。図２ａ、図２ｂ、および図２ｃに示された例示的な実施形態によれば、発光素子ＬＥＤは、保護層ＰＲＴによって互いに分離されてもよい。図３ａおよび図３ｂに示される例示的な実施形態によれば、表示装置は、発光素子ＬＥＤの間を実質的に満たし、発光素子ＬＥＤの第１発光部ＬＥ１の一面を部分的に覆う遮光層ＬＳをさらに含んでいてもよい。第１発光部ＬＥ１の第１ｎ型半導体層１０２の幅は、発光領域ＬＥＡで規定されていてもよい。遮光層ＬＳは、発光領域ＬＥＡを部分的に覆い、光抽出領域ＬＥＸを規定していてもよい。この場合、光抽出領域ＬＥＸは、発光領域ＬＥＡよりも小さくてもよい。遮光層ＬＳが各々の発光素子ＬＥＤの第１面を部分的に覆うことで、光が取り出される第１面の面積が小さくなるため、各々の発光素子ＬＥＤから発生する光のコントラストを高めることができる。
図４ａおよび図４ｂに示す例示的な実施形態によれば、発光素子ＬＥＤは、第１ｎ型半導体層１０２と電気的に接続された第１コンタクトパターンＣＴ１、および第１コンタクトパターンＣＴ１と電気的に接続され、発光素子ＬＥＤの第３発光部ＬＥ３から第１発光部ＬＥ１まで延長する第１延長パターンＥＬ１をさらに含んでいてもよい。また、発光素子ＬＥＤは、第２ｎ型半導体層２０２と電気的に接続された第２コンタクトパターンＣＴ２、および第２コンタクトパターンＣＴ２と電気的に接続され、発光素子ＬＥＤの第３発光部ＬＥ３から第１発光部ＬＥ１まで延在する第２延長パターンＥＬ２をさらに含んでいてもよい。また、発光素子ＬＥＤは、第３ｎ型半導体層３０２と電気的に接続される第３コンタクトパターンＣＴ３、および第３コンタクトパターンＣＴ３と電気的に接続され、発光素子ＬＥＤの第３発光部ＬＥ３から第１発光部ＬＥ１まで延在する第３延長パターンＥＬ３をさらに含んでいてもよい。また、発光素子ＬＥＤは、第１オーミック層１０８および第２オーミック層２０８と電気的に接続される第１共通コンタクトパターンＣＣＴ１、第３オーミック層３０８と電気的に接続される第２共通コンタクトパターンＣＣＴ２、および第１共通コンタクトパターンＣＣＴ１および第２共通コンタクトパターンＣＣＴ２と電気的に接続され、発光素子ＬＥＤの第３発光部ＬＥ３から第１発光部ＬＥ１まで延在する共通延長パターンＣＥＬをさらに含んでいてもよい。この場合、第１発光部ＬＥ１は、基板ＳＵＢと向かい合っていてもよく、第１発光部ＬＥ１から離れて向き合う基板ＳＵＢの一方の面は、光抽出面を含んでいてもよい。
図４ａおよび図４ｂに図示された第１延長パターンＥＬ１、第２延長パターンＥＬ２、第３延長パターンＥＬ３、および共通延長パターンＣＥＬのそれぞれは、Ａｕ、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ｈｆ、Ｃｒ、Ｔｉ、およびＣｕのうちの少なくとも一つ、またはそれらの合金を含んでいてもよい。上記の金属を含む第１延長パターンＥＬ１、第２延長パターンＥＬ２、第３延長パターンＥＬ３、および共通延長パターンＣＥＬは、発光素子ＬＥＤの第３発光部ＬＥ３から第１発光部ＬＥ１に向かって延在して発光素子ＬＥＤの側面に配置されることによって、遮光層としても機能し得る。また、第１発光部ＬＥ１から第３発光部ＬＥ３に向かって幅が徐々に小さくなっていてもよい。そのため、複数の発光素子ＬＥＤが配置された基板ＳＵＢを容易に巻き取ったり、曲げたりすることが可能となる。
表示装置は、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤのそれぞれと電気的に接続される第１基板パッドＳＰＤ１、第２基板パッドＳＰＤ２、第３基板パッドＳＰＤ３、および共通基板パッドＳＣＰＤをさらに含んでいてもよい。第１基板パッドＳＰＤ１、第２基板パッドＳＰＤ２、第３基板パッドＳＰＤ３、および共通基板パッドＳＣＰＤのそれぞれは、第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤに対応する位置に配置され、はんだボール（ＳＤ：ｓｏｌｄｅｒ ｂａｌｌ）のような導電性材料によって電気的に接続されていてもよい。
表示装置は、発光素子ＬＥＤに対向する基板ＳＵＢの一面に設けられた共通基板パッドＳＣＰＤと電気的に接続される共通回路ＣＣ（図１ｃ参照）をさらに含んでいてもよい。共通回路ＣＣは、メッシュ構造を有し、複数の共通基板パッドＳＣＰＤを電気的に接続していてもよい。発光素子ＬＥＤの共通基板パッドＳＣＰＤは、共通回路ＣＣによって互いに電気的に接続されていてもよい。共通回路ＣＣは、共通基板パッドＳＣＰＤと電気的に接続される第１延長部ＥＴ１および第２延長部ＥＴ２を含んでいてもよい。このように、共通基板パッドＳＣＰＤに所定の電圧を印加する共通回路ＣＣが、メッシュ構造によって複数の発光素子ＬＥＤの共通パッドＣＰＤを電気的に接続することにより、基板ＳＵＢの圧延中に共通回路ＣＣまたは共通基板パッドＳＣＰＤの一部が破損した場合であっても、共通パッドＣＰＤに所定の電圧を印加することができる。
表示装置の発光素子は、以下でより詳細に説明されるように、様々に変更されてもよい。
図５ａは、他の例示的な実施形態に係る発光素子の平面図であり、図５ｂは、図５ａのＡ－Ａ’線に沿って切断した断面図である。
図５ａおよび図５ｂを参照すると、図示された例示的な実施形態に係る発光素子は、同一平面上に互いに水平方向に離間している第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を含んでいてもよい。
第１発光部ＬＥ１は、第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８を含んでいてもよい。第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８は、第１ｎ型半導体層１０２の一部が露出するように、メサ構造を有していてもよい。第２発光部ＬＥ２は、第２ｎ型半導体層２０２、第２活性層２０４、第２ｐ型半導体層２０６、および第２オーミック層２０８を含んでいてもよい。第２活性層２０４、第２ｐ型半導体層２０６、および第２オーミック層２０８は、第２ｎ型半導体層２０２の一部が露出するように、メサ構造を有していてもよい。第３発光部ＬＥ３は、第３ｎ型半導体層３０２、第３活性層３０４、第３ｐ型半導体層３０６、および第３オーミック層３０８を含んでいてもよい。第３活性層３０４、第３ｐ型半導体層３０６、および第３オーミック層３０８は、第３ｎ型半導体層３０２の一部が露出するようにメサ構造を有していてもよい。
第１パッドＰＤ１は、第１コンタクトパターンＣＴ１を介して第１オーミック層１０８と電気的に接続され、第２パッドＰＤ２は、第２コンタクトパターンＣＴ２を介して第２オーミック層２０８と電気的に接続され、第３パッドＰＤ３は、第３コンタクトパターンＣＴ３を介して第３オーミック層３０８と電気的に接続されていてもよい。第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、および第３ｎ型半導体層３０２のそれぞれは、第１共通コンタクトパターンＣＣＴ１、第２共通コンタクトパターンＣＣＴ２、および第３共通コンタクトパターンＣＣＴ３を接続する共通パッドＣＰＤによって電気的に接続されていてもよい。
本実施形態では、第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、および第３ｎ型半導体層３０２は、共通パッドＣＰＤに電気的に接続されているように図示されているが、本発明の概念はこれに限定されるものではない。例えば、いくつかの例示的な実施形態では、第１オーミック層１０８、第２オーミック層２０８、および第３オーミック層３０８が、共通パッドＣＰＤに電気的に接続されていてもよい。
図５ａおよび図５ｂに示す発光素子の要素は、図１ａ、図１ｂ、図２ａ、図２ｂ、図２ｃ、図３ａ、図３ｂ、図４ａ、および図４ｂに示す発光素子の要素と実質的に同じであるため、実質的に同じ要素についての繰り返しの説明は冗長性を避けるために省略する。
図６ａは、他の例示的な実施形態に係る発光素子の平面図であり、図６ｂは、図６ａの発光素子をＡ－Ａ’線及びＢ－Ｂ’線に沿って切断した断面図である。
図６ａおよび図６ｂを参照すると、発光素子は、垂直方向に積層された第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を含んでいてもよい。
第１発光部ＬＥ１は、垂直方向に積層された第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８を含んでいてもよい。第２発光部ＬＥ２は、垂直方向に積層された第２ｎ型半導体層２０２、第２活性層２０４、第２ｐ型半導体層２０６、および第２オーミック層２０８を含んでいてもよい。第３発光部ＬＥ３は、垂直方向に積層された第３オーミック層３０８、第３ｐ型半導体層３０６、第３活性層３０４、および第３ｎ型半導体層３０２を含んでいてもよい。
第１パッドＰＤ１は、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３を貫通する第１貫通パターンＶＡ１を介して、第１ｎ型半導体層１０２と電気的に接続されてもよい。第２パッドＰＤ２は、第２発光部ＬＥ２および第３発光部ＬＥ３を貫通する第２貫通パターンＶＡ２を介して、第２ｎ型半導体層２０２と電気的に接続されていてもよい。第３パッドＰＤ３は、第３貫通パターンＶＡ３を介して、第３ｎ型半導体層３０２と電気的に接続されていてもよい。共通パッドＣＰＤは、第２発光部ＬＥ２および第３発光部ＬＥ３を貫通して第１オーミック層１０８と電気的に接続される第４貫通パターンＶＡ４、第３発光部ＬＥ３を貫通して第２オーミック層２０８と電気的に接続される第５貫通パターンＶＡ５、および第３オーミック層３０８と電気的に接続される第６貫通パターンＶＡ６を介して、第１オーミック層１０８、第２オーミック層２０８、および第３オーミック層３０８と電気的に接続されていてもよい。
発光素子は、第１接着部ＡＤ１、第２接着部ＡＤ２、第１カラーフィルタＣＦ１、および第２カラーフィルタＣＦ２をさらに含んでいてもよい。
図６ａおよび図６ｂに示す発光素子の要素は、図１ａ、図１ｂ、図２ａ、図２ｂ、図２ｃ、図３ａ、図３ｂ、図４ａ、および図４ｂに図示された発光素子の要素と実質的に同じであるため、実質的に同じ要素についての繰り返しの説明は、冗長性を避けるため省略する。
以下では、図１ａ、図２ａ、図２ｂ、および図２ｃに示す発光素子の製造方法を例示的に説明する。
図７ａ～図１２ａは、例示的な実施形態に係る発光素子の製造方法を説明するための平面図であり、図７ｂ～図１２ｂは、図７ａ～図１２ａのＡ－Ａ’線に沿って切断した断面図であり、図７ｃ～図１２ｃは、図７ａ～図１２ａのＢ－Ｂ’線に沿って切断した断面図である。
図７ａ、図７ｂ、および図７ｃを参照すると、第１基板１００上に第１ｎ型半導体層１０２、第１活性層１０４、第１ｐ型半導体層１０６、および第１オーミック層１０８を順次形成することで、第１発光部ＬＥ１を形成してもよい。第１オーミック層１０８上に、第１カラーフィルタＣＦ１がさらに形成されてもよい。ただし、いくつかの例示的な実施形態では、第１カラーフィルタＣＦ１は省略されてもよい。第２基板上に、第２ｎ型半導体層２０２、第２活性層２０４、第２ｐ型半導体層２０６、および第２オーミック層２０８を順次形成することにより、第２発光部ＬＥ２を形成してもよい。第３基板上に、第３ｎ型半導体層３０２、第３活性層３０４、第３ｐ型半導体層３０６、および第３オーミック層３０８を順次形成することにより、第３発光部ＬＥ３を形成してもよい。第３オーミック層３０８上に、第２カラーフィルタＣＦ２をさらに形成されていてもよい。ただし、いくつかの例示的な実施形態では、第２カラーフィルタＣＦ２は、省略されてもよい。第１オーミック層１０８上に第１接着部ＡＤ１を形成し、第２オーミック層２０８が第１接着部ＡＤ１に接着されるように、第２発光部ＬＥ２を接着させた後、レーザリフトオフ（ＬＬＯ：Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ）または化学的リフトオフ（ＣＬＯ：Ｃｈｅｍｉｃａｌ Ｌｉｆｔ Ｏｆｆ）を用いて、第２基板を除去してもよい。また、第２ｎ型半導体層２０２上に、第２接着部ＡＤ２を形成し、第２接着部ＡＤ２に第３オーミック層３０８が接着されるように、第３発光部ＬＥ３を接着させた後、ＬＬＯまたはＣＬＯを用いて第３基板を除去してもよい。
図８ａ、図８ｂおよび図８ｃを参照すると、第１マスクを用いて、第３ｎ型半導体層３０２、第３活性層３０４、および第３ｐ型半導体層３０６をエッチングして第３オーミック層３０８を露出させ、第２マスクを用いて、第３オーミック層３０８及び第１接着部ＡＤ１をエッチングして第２ｎ型半導体層２０２を露出させ、第３マスクを用いて、第２ｎ型半導体層２０２、第２活性層２０４、および第２ｐ型半導体層２０６をエッチングして第２オーミック層２０８を露出させ、第４マスクを用いて、第２オーミック層２０８、第１接着部ＡＤ１をエッチングすることにより、第１オーミック層１０８を露出させ、第５マスクを用いて、第１オーミック層１０８、第１ｐ型半導体層１０６、および第１活性層１０４をエッチングして第１ｎ型半導体層１０２を露出させてもよい。
図９ａ、図９ｂ、および図９ｃを参照すると、エッチングされた構造を覆う誘電体層ＩＤＬが形成されてもよい。誘電体層ＩＤＬはＳｉＯｘ、ＳｉＮｘ、ＡｌｘＯｙとＳｉＯｘＮｙのうちの一つを含んでもよい。誘電体層ＩＤＬをエッチングすることにより、第１ｎ型半導体層１０２、第２ｎ型半導体層２０２、第３ｎ型半導体層３０２、第１オーミック層１０８、第２オーミック層２０８、および第３オーミック層３０８を露出させる開口が形成されてもよい。
図１０ａ、図１０ｂおよび図１０ｃを参照すると、誘電体層ＩＤＬの開口によって露出された第１ｎ型半導体層１０２と電気的に接触する第１コンタクトパターンＣＴ１、誘電体層ＩＤＬの開口によって露出された第２ｎ型半導体層２０２と電気的に接触する第２コンタクトパターンＣＴ２、誘電体層ＩＤＬの開口によって露出された第３ｎ型半導体層３０２と電気的に接触する第３コンタクトパターンＣＴ３、誘電体層ＩＤＬの開口によって露出された第１オーミック層１０８および第２オーミック層２０８と電気的に接触する第１共通コンタクトパターンＣＣＴ１、および誘電体層ＩＤＬの開口によって露出された第３オーミック層３０８と電気的に接触する第２共通コンタクトパターンＣＣＴ２を形成してもよい。
図１１ａ、図１１ｂおよび図１１ｃを参照すると、第１コンタクトパターンＣＴ１と電気的に接続し、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の側面に沿って延在し、第１ｎ型半導体層１０２の実質的な表面に形成された誘電体層ＩＤＬ上に配置される第１延長パターンＥＬ１と、第２コンタクトパターンＣＴ２と電気的に接触し、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の側面に沿って延在し、第１ｎ型半導体層１０２の実質的な表面に形成された誘電体層ＩＤＬ上に配置される第２延長パターンＥＬ２と、第３コンタクトパターンＣＴ３と電気的に接触し、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の側面に沿って延在し、第１ｎ型半導体層１０２の実質的な表面に形成された誘電体層ＩＤＬ上に配置される第３延長パターンＥＬ３と、第１共通コンタクトパターンＣＣＴ１および第２共通コンタクトパターンＣＣＴ２と電気的に接触し、第１発光部ＬＥ１、第２発光部ＬＥ２、および第３発光部ＬＥ３の側面に沿って、第１ｎ型半導体層１０２の実質的な表面に形成された誘電体層ＩＤＬ上に延在する共通延長パターンＣＥＬを形成を形成してもよい。
図１２ａ、図１２ｂ、および図１２ｃを参照すると、第１発光部ＬＥ１、第２発光部ＬＥ２、第３発光部ＬＥ３、第１延長パターンＥＬ１、第２延長パターンＥＬ２、第３延長パターンＥＬ３、および共通延長パターンＣＥＬを覆うパッシベーション膜ＰＶＴが形成されていてもよい。パッシベーション膜ＰＶＴは、少なくとも一つの無機材料または少なくとも一つの有機材料を含んでいてもよい。有機材料としては、アクリル、ガラス、ポリマー、レジスト、ポリイミド、ポリアミド、スピンオングラス（ＳＯＧ）、ベンゾシクロブテン（ＢＣＢ）、ハイドロジェンシルセスキオキサン（ＨＳＱ）、またはＳＵ－８フォトレジストなどを含んでいてもよく、無機材料としては、ＳｉＯｘ、ＳｉＮｘ、ＡｌｘＯｙ、およびＳｉＯｘＮｙのうちの１つを含んでいてもよい。例えば、パッシベーション膜ＰＶＴは、無色透明に設けられていてもよいし、さまざまな色を有していてもよい。例えば、パッシベーション膜ＰＶＴは、透明に設けられていてもよいし、黒色や白色に形成されていてもよい。
パッシベーション膜ＰＶＴをエッチングすることで、第１延長パターンＥＬ１、第２延長パターンＥＬ２、第３延長パターンＥＬ３、および共通延長パターンＣＥＬを露出させる貫通孔（図示せず）を形成してもよい。
貫通孔を導電材料で充填することで、第１貫通パターンＶＡ１、第２貫通パターンＶＡ２、第３貫通パターンＶＡ３、および共通貫通パターンＣＶＡをそれぞれ形成してもよい。続いて、第１貫通パターンＶＡ１と電気的に接続される第１パッドＰＤ１、第２貫通パターンＶＡ２と電気的に接続される第２パッドＰＤ２、第３貫通パターンＶＡ３と電気的に接続されている第３パッドＰＤ３、および共通貫通パターンＣＶＡと電気的に共通パッドＣＰＤをそれぞれ形成されてもよい。このようにして、第１基板ＳＵＢ上に複数の発光素子ＬＥＤが形成されてもよい。
図１３ａおよび図１３ｂは、例示的な実施形態により、発光素子を実装基板に実装する方法を示す断面図である。
図１３ａおよび図１３ｂを参照すると、発光素子ＬＥＤが形成された第１基板１００を裏返して、ターゲット実装基板ＳＵＢと対向させてもよい。第１基板１００の一面にマスクパターンＭＳＫを形成した後、第１基板１００に対して選択的レーザリフトオフを行うことにより、発光素子ＬＥＤを基板１００から離間距離を考慮して選択的に分離してもよい。
分離型発光素子ＬＥＤのそれぞれの第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤに対応する位置に、第１基板パッドＳＰＤ１、第２基板パッドＳＰＤ２、第３基板パッドＳＰＤ３、および共通基板パッドＳＣＰＤがそれぞれ形成されていてもよい。
第１パッドＰＤ１、第２パッドＰＤ２、第３パッドＰＤ３、および共通パッドＣＰＤのそれぞれは、第１基板パッドＳＰＤ１、第２基板パッドＳＰＤ２、第３基板パッドＳＰＤ３、および共通基板パッドＳＣＰＤと、はんだボールＳＤなどのように接着性および導電性を有する材料で接合されることにより、発光素子ＬＥＤが、基板ＳＵＢ上に実装されてもよい。
図１４および図１５は、例示的な実施形態に係る表示装置が適用された電子機器を例示的に示す図である。
図１４を参照すると、例示的な実施形態に係る電子機器は、腕時計であってもよい。電子機器は、手首を包み込むハウジングＨＳと、ハウジングＨＳの内部および外部に出入りできるように、ロール状になっている表示部ＤＰと、を含んでいてもよい。表示部ＤＰは、図１ａ、図１ｂ、図２ａ、図２ｂ、図２ｃ、図３ａ、図３ｂ、図４ａ、および図４ｂを参照して上述した表示装置を含んでもよい。
例示的な実施形態によれば、表示部ＤＰが静電方式と圧電方式を利用して、表示部ＤＰをドラッグ（ｄｒａｇ）されると、表示部ＤＰの面積を調整されてもよい。このように、表示部ＤＰの複数の発光素子は、個々の駆動回路と電気的に接続されてもよい。
図１５を参照すると、例示的な実施形態による電子機器は、巻き取り可能なスクリーン（ｒｏｌｌａｂｌｅ ｓｃｒｅｅｎ）であってもよい。電子機器は、ハウジングＨＳと、表示部ＤＰとを含んでいてもよく、表示部ＤＰは、ハウジングＨＳに出入りできるようにロール状になっていてもよい。表示部ＤＰは、図１ａ～図４ｂを参照して上述した表示装置を含んでいてもよい。
図示された例示的な実施形態によれば、電子機器として腕時計と巻き取り可能なスクリーンを例示的に説明したが、本発明の概念はこれに限定されない。例えば、いくつかの例示的な実施形態では、例示的な実施形態に係る表示装置を、さまざまな電子機器に適用することができる。
本明細書では、特定の例示的な実施形態および実装を説明してきたが、この説明から他の実施形態および変更が明らかになるであろう。したがって、本発明の概念は、そのような実施形態に限定されるものではなく、添付の特許請求の範囲のより広い範囲、および当業者に明らかになるような様々な明らかな変更および同等の構成に限定されるものである。

Claims (8)

  1. 基板と、
    前記基板上に互いに離間して配置された複数の発光素子と、
    前記複数の発光素子の間を満たし、光抽出面を画定する遮光層と、を含み、
    互いに隣接する前記光抽出面において対向するエッジ同士の距離は同じであり、
    前記複数の発光素子は、第１方向における第１距離に互いに離間され、前記第１方向と垂直な第２方向における第２距離に互いに離間され、
    前記第１距離は前記第２距離よりも大きく、
    前記遮光層が、前記第１方向に前記発光素子を覆う領域よりも、前記第２方向に前記発光素子を覆う領域がより大きい、表示装置。
  2. 前記基板は、前記第１方向にロールされるように構成される、請求項１に記載の表示装置。
  3. 前記複数の発光素子と電気的に共通に接続された共通回路をさらに含み、
    前記共通回路は、前記基板上に配置され、メッシュ構造を有する、請求項１に記載の表示装置。
  4. 前記基板上に、前記発光素子を覆う保護層をさらに有し、
    前記保護層は、可視光を透過させる材料を含む、請求項１に記載の表示装置。
  5. 前記基板の硬度は、前記複数の発光素子のそれぞれの硬度よりも小さい、請求項１に記載の表示装置。
  6. 前記複数の発光素子のそれぞれは、前記基板上に、垂直に積層された第１発光部、第２発光部、および第３発光部を含む、請求項１に記載の表示装置。
  7. 前記第３発光部は、前記第２発光部の幅よりも小さい幅を有し、前記第２発光部は、前記第１発光部よりも小さい幅を有する、請求項６に記載の表示装置。
  8. 前記複数の発光素子のそれぞれは、前記基板の一面から上に行くほど小さくなる幅を有する、請求項１に記載の表示装置。
JP2021521772A 2018-11-07 2019-11-07 表示装置 Active JP7447105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024028911A JP2024063107A (ja) 2018-11-07 2024-02-28 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862756894P 2018-11-07 2018-11-07
US62/756,894 2018-11-07
US16/674,016 2019-11-05
US16/674,016 US11476236B2 (en) 2018-11-07 2019-11-05 Display apparatus
PCT/KR2019/015087 WO2020096383A1 (ko) 2018-11-07 2019-11-07 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024028911A Division JP2024063107A (ja) 2018-11-07 2024-02-28 表示装置

Publications (2)

Publication Number Publication Date
JP2022505505A JP2022505505A (ja) 2022-01-14
JP7447105B2 true JP7447105B2 (ja) 2024-03-11

Family

ID=70458965

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021521772A Active JP7447105B2 (ja) 2018-11-07 2019-11-07 表示装置
JP2024028911A Pending JP2024063107A (ja) 2018-11-07 2024-02-28 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024028911A Pending JP2024063107A (ja) 2018-11-07 2024-02-28 表示装置

Country Status (7)

Country Link
US (2) US11476236B2 (ja)
EP (1) EP3879574A4 (ja)
JP (2) JP7447105B2 (ja)
KR (1) KR20210072007A (ja)
CN (2) CN210743949U (ja)
BR (1) BR112021008897A2 (ja)
WO (1) WO2020096383A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476236B2 (en) * 2018-11-07 2022-10-18 Seoul Viosys Co., Ltd. Display apparatus
JP7348520B2 (ja) * 2018-12-25 2023-09-21 日亜化学工業株式会社 発光装置及び表示装置
EP4024479A4 (en) * 2019-10-28 2023-10-11 Seoul Viosys Co., Ltd LIGHT-EMITTING DEVICE FOR DISPLAY, AND LED DISPLAY APPARATUS INCLUDING SAME
US11658275B2 (en) * 2019-10-28 2023-05-23 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
US11489002B2 (en) * 2019-10-29 2022-11-01 Seoul Viosys Co., Ltd. LED display apparatus
US12040344B2 (en) * 2020-05-28 2024-07-16 Seoul Viosys Co., Ltd. Light emitting device and display apparatus having the same
KR20240099796A (ko) * 2022-12-22 2024-07-01 엘지전자 주식회사 반도체 발광 소자 및 디스플레이 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170444A1 (en) 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
JP2008517469A (ja) 2004-10-19 2008-05-22 イーストマン コダック カンパニー レンズレスｌｅｄアレイを作成する方法
US20130341659A1 (en) 2012-06-22 2013-12-26 Industrial Technology Research Institute Display panel
CN103855179A (zh) 2012-12-03 2014-06-11 孙润光 一种无机发光二极管显示器件结构
US20160351539A1 (en) 2015-06-01 2016-12-01 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
JP2017003751A (ja) 2015-06-09 2017-01-05 大日本印刷株式会社 Ｌｅｄ実装モジュール及びそれを用いたｌｅｄ表示装置
JP3210219U (ja) 2017-02-17 2017-05-11 Ｉｔｓ合同会社 看板装置
US20180047876A1 (en) 2014-06-14 2018-02-15 Hiphoton Co., Ltd Light engine array
US20180151543A1 (en) 2016-11-25 2018-05-31 Lg Electronics Inc. Display device using semiconductor light emitting device and fabrication method thereof
JP2018146633A (ja) 2017-03-01 2018-09-20 スタンレー電気株式会社 表示デバイス、および、視線誘導シート
JP2018151519A (ja) 2017-03-13 2018-09-27 株式会社Ｋ工房 画像表示パネル

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703436A (en) * 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
KR100298205B1 (ko) * 1998-05-21 2001-08-07 오길록 고집적삼색발광소자및그제조방법
US6198091B1 (en) * 1998-08-19 2001-03-06 The Trustees Of Princeton University Stacked organic photosensitive optoelectronic devices with a mixed electrical configuration
DE102004004765A1 (de) 2004-01-29 2005-09-01 Rwe Space Solar Power Gmbh Aktive Zonen aufweisende Halbleiterstruktur
JP5167571B2 (ja) * 2004-02-18 2013-03-21 ソニー株式会社 表示素子
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
JP2007095844A (ja) * 2005-09-27 2007-04-12 Oki Data Corp 半導体発光複合装置
EP1935038B1 (en) * 2005-09-30 2017-07-26 Seoul Viosys Co., Ltd Light emitting device having vertically stacked light emitting diodes
KR101393745B1 (ko) * 2007-06-21 2014-05-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100900061B1 (ko) 2007-12-10 2009-05-28 주식회사 대한전광 고해상도를 가지는 표시장치 및 그 구동방법
US7732803B2 (en) * 2008-05-01 2010-06-08 Bridgelux, Inc. Light emitting device having stacked multiple LEDS
US20150021634A1 (en) 2013-07-22 2015-01-22 Rohm Co., Ltd. Display unit using led light sources
JP2015023221A (ja) 2013-07-22 2015-02-02 ローム株式会社 表示装置
JP2016015474A (ja) * 2014-05-07 2016-01-28 新世紀光電股▲ふん▼有限公司Ｇｅｎｅｓｉｓ Ｐｈｏｔｏｎｉｃｓ Ｉｎｃ． 発光デバイス
KR102344331B1 (ko) * 2015-01-15 2021-12-28 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI657597B (zh) * 2015-03-18 2019-04-21 新世紀光電股份有限公司 側照式發光二極體結構及其製造方法
JP6604786B2 (ja) * 2015-09-11 2019-11-13 三星電子株式会社 半導体発光装置およびその製造方法
KR102406606B1 (ko) * 2015-10-08 2022-06-09 삼성디스플레이 주식회사 유기 발광 소자, 이를 포함하는 유기 발광 표시 장치, 및 이의 제조 방법
KR102481524B1 (ko) * 2016-01-11 2022-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102513080B1 (ko) * 2016-04-04 2023-03-24 삼성전자주식회사 Led 광원 모듈 및 디스플레이 장치
CN107437551B (zh) * 2016-05-25 2020-03-24 群创光电股份有限公司 显示装置及其制造方法
US11476236B2 (en) * 2018-11-07 2022-10-18 Seoul Viosys Co., Ltd. Display apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170444A1 (en) 2004-07-07 2007-07-26 Cao Group, Inc. Integrated LED Chip to Emit Multiple Colors and Method of Manufacturing the Same
JP2008517469A (ja) 2004-10-19 2008-05-22 イーストマン コダック カンパニー レンズレスｌｅｄアレイを作成する方法
US20130341659A1 (en) 2012-06-22 2013-12-26 Industrial Technology Research Institute Display panel
CN103855179A (zh) 2012-12-03 2014-06-11 孙润光 一种无机发光二极管显示器件结构
US20180047876A1 (en) 2014-06-14 2018-02-15 Hiphoton Co., Ltd Light engine array
US20160351539A1 (en) 2015-06-01 2016-12-01 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
JP2017003751A (ja) 2015-06-09 2017-01-05 大日本印刷株式会社 Ｌｅｄ実装モジュール及びそれを用いたｌｅｄ表示装置
US20180151543A1 (en) 2016-11-25 2018-05-31 Lg Electronics Inc. Display device using semiconductor light emitting device and fabrication method thereof
JP3210219U (ja) 2017-02-17 2017-05-11 Ｉｔｓ合同会社 看板装置
JP2018146633A (ja) 2017-03-01 2018-09-20 スタンレー電気株式会社 表示デバイス、および、視線誘導シート
JP2018151519A (ja) 2017-03-13 2018-09-27 株式会社Ｋ工房 画像表示パネル

Also Published As

Publication number Publication date
KR20210072007A (ko) 2021-06-16
CN210743949U (zh) 2020-06-12
CN113016072A (zh) 2021-06-22
JP2024063107A (ja) 2024-05-10
US11476236B2 (en) 2022-10-18
WO2020096383A1 (ko) 2020-05-14
BR112021008897A2 (pt) 2021-08-10
EP3879574A4 (en) 2022-08-03
JP2022505505A (ja) 2022-01-14
US20200144233A1 (en) 2020-05-07
EP3879574A1 (en) 2021-09-15
US20230013944A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
JP7447105B2 (ja) 表示装置
US11114582B2 (en) Display apparatus with increased self-alignment efficiency
JP6756538B2 (ja) 表示装置
CN108695369B (zh) 具有微盖层的显示装置及其制造方法
CN107077261B (zh) 触摸面板、触摸面板的制造方法以及触摸面板集成型有机发光显示装置
CN108205214B (zh) 显示设备及其制造方法
JP5980866B2 (ja) 光源モジュール及びその製造方法、並びに光源モジュールを備えたバックライトユニット
EP3882990A1 (en) Light emitting element
KR102566090B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20110035145A (ko) 횡전계 방식 액정표시장치
JP2017151371A (ja) 表示装置
KR20110055935A (ko) 액정표시장치 및 그 제조방법
KR20190119113A (ko) 터치 센서 내장 표시 장치
KR20220026626A (ko) 표시 장치 및 그 제조 방법
KR20160054867A (ko) 플렉서블 유기 발광 표시 장치 및 이의 제조 방법
CN116547825A (zh) 发光元件、包括发光元件的发光元件单元和显示装置
KR102230692B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN114068637A (zh) 显示设备及制造其的方法
US10512159B2 (en) Driving substrate, manufacturing process, and micro-LED array light-emitting backlight module
WO2019044114A1 (ja) 表示装置
KR20210010763A (ko) 표시 장치
KR102173492B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
KR20090069561A (ko) 유기발광다이오드 표시장치 및 이의 제조 방법
US20220165816A1 (en) Display device
CN118676173A (zh) 显示装置和制造显示装置的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240228

R150 Certificate of patent or registration of utility model

Ref document number: 7447105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150