WO2019044114A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2019044114A1
WO2019044114A1 PCT/JP2018/022550 JP2018022550W WO2019044114A1 WO 2019044114 A1 WO2019044114 A1 WO 2019044114A1 JP 2018022550 W JP2018022550 W JP 2018022550W WO 2019044114 A1 WO2019044114 A1 WO 2019044114A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrodes
pixel
pixel electrode
display device
electrode
Prior art date
Application number
PCT/JP2018/022550
Other languages
English (en)
French (fr)
Inventor
浩平 倉田
Original Assignee
株式会社ジャパンディスプレイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイ filed Critical 株式会社ジャパンディスプレイ
Publication of WO2019044114A1 publication Critical patent/WO2019044114A1/ja
Priority to US16/747,045 priority Critical patent/US11450830B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Definitions

  • the present invention relates to a display device.
  • the present invention relates to an organic EL display device having an organic EL (electroluminescent) element as a light emitting element.
  • organic EL display devices have attracted attention as displays used for display screens of portable terminals and the like.
  • the organic EL display device has the advantage that it has better contrast characteristics and viewing angle characteristics than liquid crystal display devices. Therefore, development of an organic EL display device is urgently required as a display replacing the liquid crystal display device.
  • An organic EL element included in an organic EL display device has a structure in which an organic EL material is provided as a light emitting material between an anode (anode) and a cathode (cathode).
  • An organic EL element emits light by applying a voltage to an organic EL material using an anode and a cathode.
  • organic EL elements having a structure for extracting light from the cathode side have become mainstream.
  • a highly reflective metal material is used for the anode.
  • organic EL display devices using silver and silver alloys as reflective electrodes have been developed (for example, Patent Document 1).
  • Silver and silver alloys have the advantage of high reflectivity, but have the disadvantage that etching control is difficult. For example, since the ionization tendency of silver is small, a wet etching process using an etching solution having strong oxidizing power is used for etching of silver. Therefore, when the silver thin film on the substrate is etched by wet etching, it is necessary to consider the influence on other materials. Under such circumstances, when etching a silver thin film, in order to improve the controllability of the etching process, a method is used in which an etching solution is allowed to flow over the substrate with the substrate being inclined.
  • residues may occur after etching of silver.
  • a silver thin film is subjected to a wet etching process to form an anode electrode
  • the adjacent anode electrodes may be short-circuited.
  • One of the problems of the present invention is to prevent the malfunction of the display device due to the residue after etching at the time of electrode formation.
  • the display device in one embodiment of the present invention is a display device having a region in which a plurality of electrodes are arranged in a matrix.
  • the plurality of electrodes are a plurality of first electrodes positioned along any one side of the region, and a plurality of second electrodes positioned more to the center of the region than the plurality of first electrodes.
  • the first electrode and the second electrode have different contours, and the contours of the plurality of first electrodes include zigzag sides or sides having asperities.
  • upper and “lower” in the cross-sectional view of the display device refer to the surface of the substrate on which the electro-optical element is formed (hereinafter simply referred to as "surface”). It indicates the relative positional relationship based on.
  • surface the surface of the substrate on which the electro-optical element is formed
  • the direction from the surface of the substrate to the electro-optical element is referred to as “upper”
  • the opposite direction is referred to as “lower”.
  • “upper” and “lower” in a plan view of the pixel area indicate “upper” and “lower” when the drawing is viewed from the front.
  • Display refers to a structure that displays an image using an electro-optic layer.
  • the term display may refer to a display cell that includes an electro-optical layer, or refers to a structure in which another optical member (for example, a polarization member, a backlight, a touch panel, etc.) is attached to the display cell.
  • the “electro-optical layer” may include a liquid crystal layer, an electroluminescent (EL) layer, an electrochromic (EC) layer, and an electrophoretic layer unless technical contradiction arises. Therefore, although an organic EL display device including an organic EL layer is illustrated as a display device in the embodiment described later, the application to a display device including the above-described other electro-optical layers is not excluded.
  • an organic EL display device will be described as an example of the display device.
  • the organic EL display device is a display device using an organic EL element as an electro-optical element.
  • FIG. 1 is a plan view showing the configuration of the organic EL display device 100 according to the first embodiment.
  • the array substrate 101 is a substrate on which a plurality of pixels including organic EL elements are formed on the surface side of a support substrate (not shown).
  • the array substrate 101 may be referred to as an active matrix substrate.
  • the array substrate 101 includes a pixel area 20 and a peripheral area 22.
  • a plurality of pixels 20a including organic EL elements are arranged.
  • the pixels 20a are arranged in a matrix as a whole, arranged in the D1 direction (row direction) and the D2 direction (column direction) shown in FIG.
  • a circuit for example, a shift register circuit or the like
  • transmits a signal to the pixel 20 a is disposed.
  • there is no particular limitation on what kind of circuit is arranged in the peripheral region 22.
  • the pixel area 20 not only pixels that actually contribute to image display but also dummy pixels that do not contribute to image display may be provided. In this case, an area provided with pixels contributing to image display may be referred to as a display area.
  • Array substrate 101 includes terminal area 24 as a part of peripheral area 22.
  • a plurality of wires are integrated in the terminal area 24, and the flexible printed circuit board 26 is electrically connected to the wires.
  • a signal (for example, a video signal) transmitted from an external device (not shown) via the flexible printed circuit board 26 is transmitted to the pixel 20 a via a plurality of wires (not shown) extending from the terminal area 24.
  • a drive circuit 28 formed of an IC chip or the like is mounted on the flexible printed circuit board 26.
  • the drive circuit 28 has a role of sending a control signal such as a start pulse to a shift register circuit (not shown) or the like arranged in the peripheral region 22 or performing predetermined signal processing on a video signal.
  • the drive circuit 28 is not an essential component and can be omitted.
  • the pixel 20a shown in FIG. 1 is actually composed of three sub-pixels (sub-pixels) corresponding to three colors of RGB. However, for convenience of explanation, only one sub-pixel will be described here.
  • FIG. 2 is a cross-sectional view showing the configuration of the pixel 20a in the first embodiment.
  • a thin film transistor 50 is provided on a supporting substrate 201 with a base film 202 interposed therebetween.
  • a glass substrate is used as the support substrate 201, but a substrate made of a resin material such as acryl or polyimide may be used.
  • an inorganic insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is used.
  • the thin film transistor 50 is a so-called top gate thin film transistor. However, not limited to this, any type of thin film transistor may be provided.
  • the thin film transistor 50 shown in FIG. 2 functions as a drive transistor for supplying a current to the organic EL element 60. Further, in the present embodiment, an N-channel transistor is used as the thin film transistor 50.
  • the structure of the thin film transistor 50 is a well-known structure, detailed description here is abbreviate
  • the storage capacitor 55 is connected to the thin film transistor 50.
  • the storage capacitor 55 can be configured using the two conductive films that constitute the thin film transistor 50 and the insulating film provided therebetween.
  • the storage capacitor 55 of the present embodiment can be formed using a semiconductor layer that constitutes an active layer of the thin film transistor 50, a gate insulating film, and a capacitor electrode (an electrode formed simultaneously with the gate electrode).
  • the structure of the storage capacitor 55 is not limited to this.
  • the thin film transistor 50 is covered with the organic insulating film 120.
  • the organic insulating film 120 functions as a planarizing film that planarizes unevenness due to the shape of the thin film transistor 50.
  • an insulating film containing a resin material such as an acrylic resin or a polyimide resin is used as the organic insulating film 120.
  • the organic insulating film 120 is provided with an opening 122.
  • the opening 122 is covered with the oxide conductive film 124.
  • the oxide conductive film 124 a patterned thin film made of a metal oxide material such as ITO (Indium Tin Oixde) or IZO (Indium Zinc Oixde) is used. However, not only this but another oxide conductive film may be used.
  • the oxide conductive film 124 is connected to part of the thin film transistor 50 exposed by the opening 122 (specifically, the source electrode).
  • the lower electrode 126 of the storage capacitor 57 is formed on the top surface of the organic insulating film 120 using another oxide conductive film formed simultaneously with the oxide conductive film 124.
  • the lower electrode 126 is provided below the organic EL element 60.
  • the organic EL element 60 of the present embodiment is configured to emit light upward, it is possible to form the storage capacitance 57 using the space below the organic EL element 60. It is possible.
  • the oxide conductive film used to form the oxide conductive film 124 and the lower electrode 126 of the storage capacitor 57 can also be used as another application (for example, wiring).
  • wiring resistance can also be reduced by overlappingly arranging a metal film on an oxide conductive film used as a wiring. Since a conductive oxide film composed of a metal oxide has higher resistance than a metal film, it is preferable to overlap the metal film to reduce the overall resistance when using as a wiring.
  • the above-described oxide conductive film 124 also functions as a protective film that protects the source electrode of the thin film transistor 50 from the etching gas.
  • An inorganic insulating film 128 is provided on the oxide conductive film 124 and the lower electrode 126.
  • a silicon nitride film is used as the inorganic insulating film 128 in the present embodiment, the present invention is not limited to this, and other inorganic insulating films such as a silicon oxide film and a silicon oxynitride film can also be used.
  • the inorganic insulating film 128 is provided with an opening 130 a for exposing the organic insulating film 120.
  • the opening 130 a functions as a drainage area 65.
  • the water draining region 65 plays a role of releasing moisture and the like generated from the organic insulating film 120 in the heating process after forming the organic insulating film 120 to the outside.
  • the pixel electrode 132 is provided on the inorganic insulating film 128.
  • the pixel electrode 132 is connected to the oxide conductive film 124 through the opening 130 b provided in the inorganic insulating film 128. That is, the pixel electrode 132 is connected to the thin film transistor 50 through the oxide conductive film 124.
  • the pixel electrode 132 also functions as the upper electrode of the storage capacitor 57 and also functions as the anode (anode electrode) of the organic EL element 60.
  • a plurality of pixel electrodes 132 are also arranged in a matrix in the pixel region 20.
  • the contours of some of the pixel electrodes 132 are made different from the contours of the other pixel electrodes 132, but the details of this will be described later.
  • the pixel electrode 132 a conductive film having a stacked structure in which a layer containing silver is sandwiched between oxide conductive films is used as the pixel electrode 132.
  • the pixel electrode 132 is composed of an IZO layer 132a, a silver layer 132b, and an IZO layer 132c.
  • the pixel electrode 132 preferably includes a conductive film having reflectivity. Therefore, in the present embodiment, a layer made of a metal material containing silver or a silver alloy with high reflectance is used as a part of the pixel electrode 132.
  • the dielectric of the storage capacitor 57 is a silicon nitride film having a dielectric constant higher than that of other insulating films, there is an advantage that a large capacity can be easily secured. Furthermore, since the space under the organic EL element 60 can be disposed effectively, there is an advantage that the occupied area of the storage capacitor 57 can be easily secured large.
  • a portion of the pixel electrode 132 is covered by a bank 134 made of an organic material.
  • the bank 134 has an opening 136 that covers an end of the pixel electrode 132 and exposes a part of the top surface of the pixel electrode 132.
  • a part of the upper surface of the pixel electrode 132 exposed in this manner becomes a substantial light emitting region of the pixel 20a. That is, the bank 134 has a role of defining the light emitting area of the pixel 20a.
  • resin materials such as an acrylic resin or a polyimide resin, can be used, it is not restricted to this.
  • An organic EL layer 138 is provided in a region of the upper surface of the pixel electrode 132 which does not overlap the bank 134 (ie, a region inside the opening 136).
  • the organic EL layer 138 is formed by depositing an organic EL material by vapor deposition.
  • the organic EL layer 138 includes at least a light emitting layer (not shown), and additionally includes an electron injection layer, an electron transport layer, an electron blocking layer, a hole injection layer, a hole transport layer and / or a hole blocking layer. be able to.
  • the organic EL layer 138 can use, for example, an organic EL material that emits red, blue, or green light.
  • a white light emitting organic EL layer can be provided over a plurality of pixels.
  • white light is separated into each color of RGB by a color filter provided in each pixel.
  • functional layers such as an electron injection layer, an electron transport layer, an electron blocking layer, a hole injection layer, a hole transport layer, and a hole blocking layer may be provided over a plurality of pixels.
  • a common electrode 140 formed of a conductive film containing an alkali metal or an alkaline earth metal is provided on the organic EL layer 138.
  • an alkali metal or alkaline earth metal for example, magnesium (Mg), lithium (Li) or the like can be used.
  • an MgAg film, which is an alloy of magnesium and silver, is used as the conductive film containing an alkaline earth metal.
  • the common electrode 140 functions as a cathode (cathode electrode) of the organic EL element 60.
  • the common electrode 140 is provided over a plurality of pixels.
  • the common electrode 140 In the case of a top emission type display device in which light emitted from the organic EL layer 138 is extracted on the upper surface side, that is, the common electrode 140 side, the common electrode 140 is required to be transparent to light. In the case of using the above-described conductive film containing an alkali metal or an alkaline earth metal as the common electrode 140, the film thickness of the common electrode 140 is reduced to a degree that the emitted light passes in order to impart light transmittance. Specifically, by setting the film thickness of the common electrode 140 to 10 nm or more and 30 nm or less, it is possible to impart light transparency.
  • An organic EL element 60 is configured by the pixel electrode 132, the organic EL layer 138, and the common electrode 140 described above.
  • a sealing film 142 is provided on the common electrode 140 (that is, on the organic EL element 60).
  • the sealing film 142 of this embodiment includes, in order from the lower side, a first sealing film 142 a made of an inorganic material, a second sealing film 142 b made of an organic material, and a third seal made of an inorganic material. It comprises three layers of film 142c. These sealing films prevent the entry of moisture and the like from the outside and play a role of preventing the deterioration of the organic EL layer 138 and the common electrode 140.
  • a silicon nitride film is used as the first sealing film 142 a and the third sealing film 142 c.
  • the present invention is not limited to this, and a silicon oxide film or a silicon oxynitride film may be used instead of the silicon nitride film. That is, an inorganic insulating film can be used as the first sealing film 142a.
  • an insulating film containing silicon nitride is preferably used as the inorganic insulating film.
  • an organic insulating film made of a resin material is used as the second sealing film 142b.
  • the unevenness formed by the bank 134 can be flattened.
  • the first sealing film 142 a is formed along the inclined surface of the bank 134 because the film thickness is about 1 ⁇ m.
  • the second sealing film 142 b is formed to have a film thickness of about 10 ⁇ m, it is possible to sufficiently fill in the steps of the opening 136 and the like provided in the bank 134. Therefore, by using the organic insulating film as the second sealing film 142b, the unevenness generated on the upper surface of the second sealing film 142b can be smaller than the unevenness generated on the upper surface of the first sealing film 142a. .
  • FIG. 4A is a plan view showing the configuration of the pixel region 20 in the first embodiment. Specifically, it corresponds to an enlarged view of the vicinity of the side 21a among the sides 21a to 21d constituting the pixel region 20 of FIG.
  • the pixel area 20 of the organic EL display device 100 two types of pixel electrodes having different outlines in plan view are disposed.
  • the plurality of pixel electrodes are pixel regions more than the plurality of first pixel electrodes 132A and the plurality of first pixel electrodes 132A positioned along any one of the sides 21a to 21d constituting the pixel region 20.
  • 20 includes a plurality of second pixel electrodes 132B positioned on the center side (the lower side in the D1 direction in FIG. 4A).
  • the first pixel electrode 132A has a zigzag side 31 in a part of the outline in a plan view.
  • the zigzag side 31 is provided along the D1 direction.
  • the first pixel electrode 132A has a configuration in which the sides 31 processed in a zigzag shape face each other in the D2 direction.
  • the side 32 along the second direction intersecting the first direction is a straight side.
  • the side 32 does not have to be straight, and may have any shape.
  • the second pixel electrodes 132 ⁇ / b> B each have a straight side in outline in plan view. Specifically, both of the side 33 along the D1 direction and the side 34 along the D2 direction are linear sides. However, the side 33 and the side 34 do not have to be linear, and may have any shape.
  • the first pixel electrode 132 ⁇ / b> A shown in FIG. 4A is located at the outermost periphery of the pixel region 20. That is, one of the sides 32 of the plurality of first pixel electrodes 132A constitutes the side 21a among the sides 21a to 21d of the pixel region 20 shown in FIG.
  • the first pixel electrode 132A is disposed only along the side 21a of the pixel region 20, and is not disposed along the sides 21b to 21d.
  • the first pixel electrode 132A may be disposed on at least one side of the pixel region 20, and the first pixel electrode 132A may be disposed along another side (for example, the sides 21b to 21d).
  • the first pixel electrode 132A when forming the pixel electrode 132, the first pixel electrode 132A is located on the most upstream side where the etching solution flows. This point will be described later.
  • Each of the plurality of pixel electrodes 132 in the present embodiment constitutes a sub-pixel.
  • the sub-pixels 35a to 35d function as pixels corresponding to four colors of red, green, blue, and white, respectively.
  • the sub-pixels 35a to 35d combine to function as a main pixel (main pixel) 35.
  • the outermost peripheral sub-pixel of the pixel area 20 is the first pixel electrode 132A, the first pixel electrode 132A and the second pixel electrode 132B are mixed in one main pixel 35.
  • the present invention is not limited to this, and the first pixel electrode 132A may have the shape of the first pixel electrode 132A from the outermost periphery to the second row of the pixel region 20, and pixel electrodes with different outlines may be arranged for each main pixel. Further, the type of sub-pixel constituting the pixel is not limited to the above.
  • FIG. 4B is a plan view for explaining the shape of the pixel electrode 132 in the first embodiment.
  • the first pixel electrodes 132A have zigzag-shaped sides 31 which face each other. Therefore, the gap between two adjacent first pixel electrodes 132A has a first gap W1 and a second relation W2 narrower than the first gap W1.
  • the zigzag-shaped side 31 includes the protruding portion 36 that protrudes toward one side of the pixel region 20 (the side on which the first pixel electrode 132A is disposed).
  • Such a configuration is a device for reducing the residue when forming the pixel electrode by wet etching.
  • the etching liquid is allowed to flow to the substrate surface from a predetermined direction in a state where the substrate to be processed is inclined. Taking the case of FIG. 4B as an example, the etchant flows downward from above along the D1 direction.
  • the side 31 of the first pixel electrode 132A of the present embodiment has a zigzag shape in order to keep the etching solution flowing at this time as long as possible in the gap between two adjacent first pixel electrodes 132A.
  • the side 31 of the zigzag shape includes the projecting portion 36 that protrudes so as to face in the flowing direction of the etching solution, a pocket for retaining the etching solution is formed in the gap between the two adjacent first pixel electrodes 132A. be able to.
  • the gap W3 between two adjacent second pixel electrodes 132B is constant.
  • the gaps W1 and W3 are designed to be equal. That is, the gap W2 is narrower than the gap W3.
  • the gap between the two adjacent first pixel electrodes 132A has a portion narrower than the gap between the two adjacent second pixel electrodes 132B.
  • the gap between two adjacent first pixel electrodes 132A and the gap between two adjacent second pixel electrodes 132B are in a straight line in the D1 direction. Located in That is, the etching solution at the time of forming the pixel electrode flows linearly from the upstream side to the downstream side along the direction D1 in FIGS. 4A and 4B while etching the layer containing silver or a silver alloy.
  • FIG. 5 is a plan view showing the positional relationship between the pixel electrode 132 and the bank 134 in the first embodiment.
  • the bank 134 is provided to cover the edge of the pixel electrode 132 so as to expose a part of the top surface of the pixel electrode 132. Therefore, portions of the first pixel electrode 132A and the second pixel electrode 132B which are not covered by the bank 134 (that is, the first opening 136A and the second opening 136B) function as an effective anode.
  • the first opening 136A and the second opening 136B both have the same shape (i.e., contour) in plan view.
  • the edges of the first pixel electrode 132A and the second pixel electrode 132B correspond to the first opening 136A and the second opening 136B. It is designed not to overlap the contour. That is, the outline of the first opening 136A does not overlap with the zigzag side 31 of the first pixel electrode 132A. Therefore, the contours of the first opening 136A and the second opening 136B can be the same contour without depending on the shapes of the first pixel electrode 132A and the second pixel electrode 132B. Of course, this is merely an example, and the contours of the first opening 136A and the second opening 136B may have different shapes.
  • the present invention is not limited to this.
  • the side is not uneven but uneven, the above-described effect of retaining the etching solution can be obtained.
  • the area is different between the first pixel electrode 132A and the second pixel electrode 132B. Focusing on electrical control, the difference in area causes a difference in capacitance value possessed by the pixel electrode itself, so that the time constant at the time of charge or discharge may be slightly different.
  • the shape of the side 31 is determined so that the difference in the area of the first pixel electrode 132A is ⁇ 5% or less, more preferably ⁇ 3% or less with respect to the second pixel electrode 132B. Is preferred.
  • FIG. 6 is a view showing a forming process of the pixel electrode 132 in the first embodiment.
  • the thin film transistor 50 and the storage capacitor 55 are formed on the support substrate 201.
  • the method for forming the thin film transistor 50 and the storage capacitor 55 is not particularly limited, and can be formed by a known method. Although a glass substrate is used as the support substrate 201 in this embodiment, another insulating substrate may be used.
  • the support substrate 201 When a flexible substrate made of a resin material is used as the support substrate 201, a resin film such as polyimide is formed on a support substrate such as a glass substrate, and the thin film transistor 50 and the storage capacitor 55 are formed on the resin film. Form. Then, after the first sealing film 142a, the second sealing film 142b, and the third sealing film 142c shown in FIG. 2 are finally formed, the resin film may be peeled off from the supporting substrate.
  • a resin film such as polyimide
  • the base film 202 is provided on the support substrate 201, and the semiconductor film 50a is formed thereon.
  • a gate insulating film 50b covering the semiconductor film 50a is formed.
  • the gate electrode 50c is formed on the gate insulating film 50b in a region overlapping with the semiconductor film 50a. Further, simultaneously with the formation of the gate electrode 50c, a capacitance electrode 50d which constitutes a part of the storage capacitance 55 is formed.
  • an insulating film 50e covering the gate electrode 50c and the capacitor electrode 50d is formed, and thereafter, a source electrode 50f and a drain are connected to the semiconductor film 50a via a contact hole (not shown) formed in the insulating film 50e.
  • An electrode 50g is formed.
  • the source electrode 50 f is formed to overlap with the capacitance electrode 50 d in plan view.
  • the thin film transistor 50 and the storage capacitor 55 are formed on the support substrate 201.
  • the organic insulating film 120 is formed.
  • an acrylic resin material having positive photosensitivity is used as the material forming the organic insulating film 120. More specifically, after an acrylic resin material forming the organic insulating film 120 is applied, a region in which the opening 122 is to be formed is selectively exposed by photolithography and patterning is performed to remove unnecessary acrylic resin material. Thus, the organic insulating film 120 having the opening 122 can be formed without performing the etching process. As shown in FIG. 7, the opening 122 is formed to expose a part of the thin film transistor 50 (specifically, the source electrode 50 f).
  • the oxide conductive film 124 made of a metal oxide material such as ITO and the lower electrode 126 of the storage capacitor 57 are formed to cover the opening 122.
  • the oxide conductive film 124 and the lower electrode 126 are formed by patterning an oxide conductive film such as ITO formed so as to cover the organic insulating film 120 by photolithography.
  • the oxide conductive film 124 is electrically connected to the source electrode 50 f of the thin film transistor 50.
  • the lower electrode 126 is provided in a region where the organic EL element 60 is formed later.
  • the inorganic insulating film 128 is formed.
  • a silicon nitride film is formed as the inorganic insulating film 128.
  • an opening 130a for exposing a portion of the organic insulating film 120 and an opening 130b for exposing a portion of the oxide conductive film 124 are formed.
  • the inorganic insulating film 128 functions as a protective film that prevents the moisture generated from the organic insulating film 120 from affecting the organic EL element 60, and also functions as a dielectric constituting the storage capacitor 57.
  • the conductive film 41 is formed on the inorganic insulating film 128.
  • the conductive film 41 has a laminated structure including the IZO thin film 132a, the silver thin film 132b, and the IZO thin film 132c shown in FIG. That is, the conductive film 41 configures the pixel electrode 132 by the etching process described later.
  • a resist mask 42 is provided on the conductive film 41.
  • the conductive film 41 is wet-etched to form a pixel electrode 132. Since the conductive film 41 has a thin film containing silver with a low ionization tendency, a solution having strong oxidizing power is used as an etchant used for the wet etching process.
  • the conductive film 41 is etched using a mixed acid.
  • the mixed acid as used herein refers to a liquid in which concentrated sulfuric acid and concentrated nitric acid are mixed at a volume ratio of 3: 1.
  • mixed acid was illustrated in this embodiment, you may use the liquid which mixed oxalic acid with mixed acid, and may use another etching liquid.
  • the wet etching process of the conductive film 41 is performed in a state where the support substrate 201 is inclined.
  • the support substrate 201 on which the conductive film 41 is formed is held obliquely so as to form an angle ⁇ with respect to the horizontal surface 44.
  • a method is employed in which the etching solution is allowed to flow downward from above the support substrate 201 along the direction D1.
  • the etching solution flows from the upper side to the lower side along the arrow 45 indicated by a two-dot chain line.
  • it may be expressed as "upstream” or "downstream" of the etching solution.
  • a plurality of display devices are simultaneously formed using a large support substrate.
  • a plurality of device formation regions 46 are provided on the support substrate 201, and the conductive film 41 and the resist mask 42 shown in FIG. 7 are formed on each of them. Therefore, according to the configuration of FIG. 8, the conductive films 41 formed in all the device formation regions 46 on the support substrate 201 can be collectively subjected to the wet etching process.
  • the etching solution flowing from the upstream side first etches the conductive film 41 formed in each device formation region 46 from the upstream side. Since it is not necessary to form the pixel electrode 132 in the area other than the pixel area 20, the resist mask 42 is not disposed. Therefore, the conductive film 41 disappears in the area other than the pixel area 20.
  • the conductive film 41 is etched along the shape of the resist mask 42, whereby the pixel electrode 132 having a predetermined shape is formed.
  • the etching solution passes quickly downward, so that the residue of the silver thin film remains when the pixel electrode is formed. It was easy. Therefore, in the present embodiment, the first pixel having the side 31 in the zigzag shape shown in FIGS. 4A and 4B along the side located on the upstream side through which the etching solution flows among the sides forming the pixel region 20.
  • An electrode 132A is formed.
  • the side 31 of the first pixel electrode 132A has a zigzag shape
  • the etchant is likely to stay in the gap between two adjacent first pixel electrodes 132A.
  • the side 31 in the zigzag shape includes the protruding portion 36 that protrudes in the direction in which the etching solution flows.
  • a pocket for retaining the etching solution is formed in the gap between the two adjacent first pixel electrodes 132A, and the etching solution can be retained more efficiently.
  • the etching solution can be retained between the facing sides 31.
  • the generation of the residue of the silver thin film 132b can be suppressed.
  • the first pixel electrode 132A may be formed over a plurality of lines.
  • the electrode (electrode corresponding to the pixel electrode) included in the dummy pixel may play the role of the first pixel electrode 132A.
  • the etching solution flows further downward, and the etching process proceeds.
  • the conductive film 41 is gradually etched from the upstream side, and the second pixel electrode 132B is formed sequentially.
  • the etching solution tends to pass downward rapidly.
  • the progress of the etching solution is delayed, and thus the problem does not occur even if it does not have the zigzag shaped side 31 like the first pixel electrode 132A. .
  • the pixel electrode 132 is formed.
  • the pixel electrode 132 is electrically connected to the oxide conductive film 124 inside the opening 130 b.
  • the pixel electrode 132 is electrically connected to the thin film transistor 50 through the oxide conductive film 124.
  • the area where the organic insulating film 120 is exposed inside the opening 130 a functions as the water draining area 65 shown in FIG. 2. That is, when heat treatment is performed after the formation of the opening 130 a, the water evaporated inside the organic insulating film 120 is released to the outside through the water draining region 65.
  • a storage capacitor 57 formed of the lower electrode 126, the inorganic insulating film 128, and the pixel electrode 132 is formed.
  • the storage capacitor 57 is disposed between the gate electrode 50 c and the source electrode 50 f of the thin film transistor 50 formed of an N-channel transistor. That is, the lower electrode 126, which is one of the electrodes of the storage capacitor 57, is connected to the gate electrode 50c.
  • the pixel electrode 132 which is the other electrode of the storage capacitor 57 is connected to the source electrode 50 f.
  • a bank 134 made of a resin material is formed.
  • a photosensitive acrylic resin material is used as the material forming the bank 134.
  • the bank 134 is patterned to cover the outer edge of the pixel electrode 132 and to expose the upper surface of the pixel electrode 132.
  • the opening 136 formed by this patterning defines a region (light emitting region) functioning as the organic EL element 60 on the top surface of the pixel electrode 132.
  • the organic EL layer 138 and the common electrode 140 are formed.
  • the organic EL layer 138 and the common electrode 140 are formed separately for each pixel using a vapor deposition method, but the present invention is not limited to this.
  • a functional layer such as an electron transport layer or a hole transport layer other than the light emitting layer may be commonly provided to a plurality of pixels.
  • the organic electroluminescent layer 138 which can be used in this embodiment, It is possible to use a well-known material.
  • a conductive film (MgAg film) made of an alloy containing magnesium and silver is used as the common electrode 140.
  • a conductive film containing such an alkali metal or alkaline earth metal is weak to moisture and the like as the organic EL layer 138. Therefore, it is desirable that the deposition of the organic EL layer 138 and the deposition of the common electrode 140 be performed without opening to the air. In this case, it is preferable to perform the vapor deposition process continuously while maintaining the vacuum, but it is also effective to perform the vapor deposition process continuously while maintaining an inert atmosphere such as a nitrogen atmosphere.
  • the organic EL element 60 configured of the pixel electrode 132, the organic EL layer 138, and the common electrode 140 is formed inside the opening 136 provided in the bank 134.
  • a first sealing film 142a composed of a silicon nitride film
  • a second sealing film 142b composed of a resin material
  • a third sealing film 142c composed of a silicon nitride film
  • the third sealing formed on the second sealing film 142b because the second sealing film 142b can flatten the unevenness. It is possible to reduce the possibility that the film 142c may be peeled off or coverage may be deteriorated due to the influence of foreign matter.
  • Second Embodiment In the present embodiment, an example will be described in which the arrangement of the first pixel electrodes 132A in the pixel region 20 is different from that of the first embodiment.
  • symbol may be attached
  • the first pixel electrodes 132A are arranged for one row along the side located on the upstream side through which the etching solution flows among the sides of the pixel region 20 . That is, in the first embodiment, as shown in FIG. 4A, the first pixel electrode 132A is located at the outermost periphery of the pixel region 20. On the other hand, in the present embodiment, an example in which the first pixel electrode 132A is disposed not only on the outermost periphery of the pixel region 20 but also on the center side of the pixel region 20 is shown.
  • FIG. 11A is a plan view showing the configuration of the pixel region 20 in the second embodiment.
  • a plurality of rows from the outermost periphery of the pixel region 20 are configured by the first pixel electrodes 132A.
  • the present invention is not limited to this.
  • the etching solution when forming the pixel electrode 132, the etching solution is stagnated by the plurality of rows of first pixel electrodes 132A. That is, it is possible to retain the etching solution in the vicinity of one side located on the upstream side of the etching solution among the sides of the pixel region 20 for a longer time than the configuration of the first embodiment. Therefore, it is possible to further reduce the etching residue of the silver thin film 132 b constituting the pixel electrode 132.
  • the first pixel electrode 132A is configured with the first pixel electrode 132A from the outermost periphery to the third row of the pixel region 20.
  • the present invention is not limited to this. It can consist of 132A.
  • FIG. 11B is a plan view showing the configuration of the pixel region 20 in the second embodiment.
  • the outermost periphery to the second row of the pixel region 20 is configured by the first pixel electrode 132A
  • the third to subsequent rows from the outermost periphery are configured by the second pixel electrode 132B. That is, the contours of the pixel electrodes 132 are made different with the main pixel 35 as a unit. Therefore, according to the example of FIG. 11B, it is possible to configure the first pixel electrode 132A from the outermost periphery to the fourth row of the pixel region 20 and configure the second pixel electrode 132B to the fifth row from the outermost periphery. It is.
  • 12A to 12D are diagrams for explaining the shape (outline) of the pixel electrode in the third embodiment. 12A to 12D, only four sub-pixels will be described for convenience of description, but the pixel region 20 has more sub-pixels. In addition, although an example in which only the pixel electrode located at the outermost periphery of the pixel region 20 is used as the first pixel electrode is shown, as in the second embodiment, the pixel electrode at any position may be used as the first pixel electrode.
  • the first pixel electrode 132A-1 has a side 31a in a zigzag shape.
  • the side 31a has a projecting portion 36a that forms an acute angle with the direction D1 as compared to the side 31 illustrated in FIGS. 4A and 4B. Therefore, the etching solution flowing from the upper side of FIG. 12A can be retained longer in the vicinity of the side 31a.
  • the first pixel electrode 132A-2 has a side 31b in a zigzag shape.
  • the side 31 b has a projecting portion 36 b which makes an obtuse angle with the direction D 1 as compared to the side 31 shown in FIGS. 4A and 4B. Even with such a shape, gaps of different widths are formed in the gaps between adjacent first pixel electrodes 132A-2, so that the etchant can be retained.
  • the first pixel electrode 132A-3 has a wave-shaped side 31c. Even with such a shape, a gap having a different width is formed in the gap between adjacent first pixel electrodes 132A-3, so that it is possible to retain the etching solution.
  • the first pixel electrode 132A-4 has a rectangular side 31d. Even with such a shape, gaps of different widths are formed in the gaps between adjacent first pixel electrodes 132A-4, so that the etchant can be retained. In addition, since the portion 36d corresponding to the rectangular recess functions as a pocket in which the etching solution is collected, the etching solution can be retained longer in the vicinity of the side 31d.
  • FIG. 13 is a view for explaining the shape (contour) of the pixel electrode in the fourth embodiment. Although only four sub-pixels are described in FIG. 13 for convenience of explanation, the pixel region 20 has more sub-pixels. In addition, although an example in which only the pixel electrode located at the outermost periphery of the pixel region 20 is used as the first pixel electrode is shown, as in the second embodiment, the pixel electrode at any position may be used as the first pixel electrode.
  • the first pixel electrode 132A-5 has a curved side 31e. Specifically, the side 31 e forms a recess in the direction in which the etchant flows. Therefore, the etching solution which has flowed from above in the D1 direction is collected near the side 31e. Therefore, the etching residue of the silver thin film 132b in the vicinity of the side 31e can be prevented.
  • the shape of the pixel electrode is described as an example of the embodiment of the present invention.
  • the present invention has a feature that residues after etching are easily left
  • the present invention is applicable to display devices provided with electrodes in general. That is, the present invention can be applied to a display device having a region in which a plurality of electrodes are arranged in a matrix.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

表示装置は、複数の電極がマトリクス状に配置された領域を有する表示装置であって、前記複数の電極は、前記領域のいずれか一辺に沿って位置する複数の第１電極と、前記複数の第１電極よりも前記領域の中央側に位置する複数の第２電極とを含み、平面視において、前記第１電極と前記第２電極とは輪郭が異なり、平面視において、前記複数の第１電極の輪郭は、ジグザグ状の辺又は凹凸を有する辺を含む。

Description

表示装置
　本発明は、表示装置に関する。特に、発光素子として有機ＥＬ（エレクトロルミネセンス）素子を有する有機ＥＬ表示装置に関する。
　近年、携帯端末などの表示画面に使用するディスプレイとして、有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置は、液晶表示装置に比べてコントラスト特性及び視野角特性が良いといった利点を有する。そのため、液晶表示装置に代わるディスプレイとして、有機ＥＬ表示装置の開発が急がれている。
　有機ＥＬ表示装置が備える有機ＥＬ素子は、アノード（陽極）とカソード（陰極）の間に、発光材料として有機ＥＬ材料を設けた構造を有する。有機ＥＬ素子は、アノードとカソードとを用いて有機ＥＬ材料に電圧をかけることにより発光する。現時点においては、カソード側から光を取り出す構造の有機ＥＬ素子が主流となっている。この場合、発光効率を高めるため、アノードには反射性の高い金属材料が用いられる。近年では、銀及び銀合金を反射電極として用いた有機ＥＬ表示装置が開発されている（例えば特許文献１）。
特開２００５－７７５２６号公報
　銀及び銀合金は、反射率が高いという利点を有するものの、エッチングの制御が難しいという欠点がある。例えば、銀のイオン化傾向は小さいため、銀のエッチングには、強い酸化力を有するエッチング液を用いたウェットエッチング処理が用いられる。そのため、基板上の銀薄膜をウェットエッチング処理によりエッチングする場合は、他の材料への影響を考慮する必要がある。このような事情から、銀薄膜をエッチングする際には、エッチング処理の制御性を上げるために、基板を傾けた状態で基板上にエッチング液を流す方法が採用されている。
　しかしながら、このような方法を用いた場合、銀のエッチング後に残渣（エッチングされずに残った銀の残留物）が発生する場合がある。例えば銀薄膜に対してウェットエッチング処理を施してアノード電極を形成する際、アノード電極間に残渣が発生すると、隣接するアノード電極が短絡するおそれがある。エッチング後の残渣を防ぐ対策として、銀薄膜が形成された基板を水平に保ち、エッチング液を基板上に長い時間保持することが考えられるが、前述のように、他の材料への影響を考慮すると望ましい方法とは言えない。したがって、基板を傾けた状態で基板上にエッチング液を流す方法を前提とした上で、エッチング後の残渣を低減する方法の開発が求められている。
　本発明の課題の一つは、電極形成時のエッチング後の残渣に起因する表示装置の動作不良を防止することにある。
　本発明の一実施形態における表示装置は、複数の電極がマトリクス状に配置された領域を有する表示装置である。この表示装置において、前記複数の電極は、前記領域のいずれか一辺に沿って位置する複数の第１電極と、前記複数の第１電極よりも前記領域の中央側に位置する複数の第２電極とを含み、平面視において、前記第１電極と前記第２電極とは輪郭が異なり、かつ、前記複数の第１電極の輪郭は、ジグザグ状の辺又は凹凸を有する辺を含む。
第１実施形態の有機ＥＬ表示装置の構成を示す平面図である。 第１実施形態における画素の構成を示す断面図である。 第１実施形態における画素電極の構成を示す断面図である。 第１実施形態における画素領域の構成を示す平面図である。 第１実施形態における画素電極の形状を説明するための平面図である。 第１実施形態における画素電極とバンクの位置関係を示す平面図である。 第１実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第１実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第１実施形態における画素電極の形成工程を示す図である。 第１実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第１実施形態の有機ＥＬ表示装置の製造工程を示す断面図である。 第２実施形態における画素領域の構成を示す平面図である。 第２実施形態における画素領域の構成を示す平面図である。 第３実施形態における画素電極の形状を説明するための図である。 第３実施形態における画素電極の形状を説明するための図である。 第３実施形態における画素電極の形状を説明するための図である。 第３実施形態における画素電極の形状を説明するための図である。 第４実施形態における画素電極の形状を説明するための図である。
　以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
　また、図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
　本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
　また、本明細書および特許請求の範囲において、表示装置の断面視における「上」及び「下」とは、基板における電気光学素子が形成される側の面（以下、単に「表面」という。）を基準とした相対的な位置関係を指す。例えば、本明細書では、説明の便宜上、基板の表面から電気光学素子に向かう方向を「上」と言い、その逆の方向を「下」と言う。また、画素領域の平面視における「上」及び「下」とは、正面から図面を見た場合の「上」及び「下」を指す。
　「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、有機ＥＬ層を含む有機ＥＬ表示装置を例示して説明するが、上述した他の電気光学層を含む表示装置への適用を排除するものではない。
（第１実施形態）
＜表示装置の構成＞
　本実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明する。有機ＥＬ表示装置は、電気光学素子として有機ＥＬ素子を用いた表示装置である。
　図１は、第１実施形態の有機ＥＬ表示装置１００の構成を示す平面図である。図１において、アレイ基板１０１は、支持基板（図示せず）の表面側に有機ＥＬ素子を含む複数の画素が形成された基板である。アレイ基板１０１は、アクティブマトリクス基板と呼ばれる場合もある。
　アレイ基板１０１は、画素領域２０及び周辺領域２２を含む。画素領域２０には、有機ＥＬ素子を含む画素２０ａが複数配置される。具体的には、画素２０ａは、図１に示されるＤ１方向（行方向）及びＤ２方向（列方向）に並び、全体としてマトリクス状に配置される。周辺領域２２には、画素２０ａに信号を伝達する回路（例えば、シフトレジスタ回路など）が配置される。ただし、本実施形態において、周辺領域２２にどのような回路が配置されるかについては、特に制限はない。なお、画素領域２０には、実際に映像表示に寄与する画素だけでなく、映像表示に寄与しないダミー画素が設けられていてもよい。この場合、映像表示に寄与する画素が設けられた領域を表示領域と呼ぶ場合がある。
　アレイ基板１０１は、周辺領域２２の一部として端子領域２４を含む。端子領域２４には、複数の配線が集約され、それらの配線に対してフレキシブルプリント回路基板２６が電気的に接続される。フレキシブルプリント回路基板２６を介して外部装置（図示せず）から伝達された信号（例えば映像信号）は、端子領域２４から延びる複数の配線（図示せず）を介して画素２０ａに伝達される。
　本実施形態では、フレキシブルプリント回路基板２６に対してＩＣチップ等で構成される駆動回路２８が実装されている。駆動回路２８は、周辺領域２２に配置されたシフトレジスタ回路（図示せず）等に対してスタートパルスなどの制御信号を送ったり、映像信号に対して所定の信号処理を施したりする役割を有する。ただし、駆動回路２８は必須の構成ではなく、省略することも可能である。
　次に、本実施形態における有機ＥＬ表示装置１００の画素２０ａの構成について説明する。図１に示した画素２０ａは、実際には、ＲＧＢの３つの色に対応した３つの副画素（サブピクセル）で構成される。しかしながら、ここでは、説明の便宜上、１つの副画素について説明する。
　図２は、第１実施形態における画素２０ａの構成を示す断面図である。図２において、支持基板２０１上には、下地膜２０２を介して薄膜トランジスタ５０が設けられている。本実施形態では、支持基板２０１としてガラス基板を用いるが、アクリル、ポリイミド等の樹脂材料で構成される基板を用いてもよい。下地膜２０２としては、酸化シリコン膜、窒化シリコン膜、又は酸化窒化シリコン膜などの無機絶縁膜を用いる。
　薄膜トランジスタ５０は、いわゆるトップゲート型の薄膜トランジスタである。しかし、これに限らず、どのようなタイプの薄膜トランジスタを設けてもよい。図２に示す薄膜トランジスタ５０は、有機ＥＬ素子６０に対して電流を供給する駆動用トランジスタとして機能する。また、本実施形態では、薄膜トランジスタ５０として、Ｎチャネル型トランジスタを用いる。なお、薄膜トランジスタ５０の構造は、公知の構造であるため、ここでの詳細な説明は省略する。
　薄膜トランジスタ５０には、保持容量５５が接続される。保持容量５５は、薄膜トランジスタ５０を構成する、２つの導電膜とその間に設けられた絶縁膜とを利用して構成することができる。例えば、本実施形態の保持容量５５は、薄膜トランジスタ５０の活性層を構成する半導体層、ゲート絶縁膜、及び容量電極（ゲート電極と同時に形成される電極）を用いて形成することができる。ただし、保持容量５５の構造は、これに限られるものではない。
　薄膜トランジスタ５０は、有機絶縁膜１２０で覆われている。有機絶縁膜１２０は、薄膜トランジスタ５０の形状に起因する起伏を平坦化する平坦化膜として機能する。本実施形態では、有機絶縁膜１２０として、アクリル樹脂、ポリイミド樹脂などの樹脂材料を含む絶縁膜を用いる。
　有機絶縁膜１２０には、開口部１２２が設けられる。開口部１２２は、酸化物導電膜１２４で覆われる。本実施形態では、酸化物導電膜１２４として、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｉｘｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｉｘｄｅ）等の金属酸化物材料で構成される薄膜をパターン化したものを用いる。しかし、これに限らず、他の酸化物導電膜を用いてもよい。酸化物導電膜１２４は、開口部１２２によって露出した薄膜トランジスタ５０の一部（具体的には、ソース電極）に接続されている。
　さらに、有機絶縁膜１２０の上面には、酸化物導電膜１２４と同時に形成された他の酸化物導電膜を用いて保持容量５７の下部電極１２６が形成されている。下部電極１２６は、有機ＥＬ素子６０の下方に設けられている。後述するように、本実施形態の有機ＥＬ素子６０は、上方に向かって光を出射する構成となっているため、有機ＥＬ素子６０の下方の空間を利用して保持容量５７を形成することが可能である。
　なお、図２では図示を省略するが、酸化物導電膜１２４及び保持容量５７の下部電極１２６の形成に用いた酸化物導電膜を、別の用途（例えば配線）として用いることも可能である。その際、配線として使用する酸化物導電膜の上に金属膜を重ねて配置することにより、配線抵抗を下げることもできる。金属酸化物で構成される酸化物導電膜は、金属膜に比べて抵抗が高いため、配線として用いる場合は、金属膜を重ねて全体の抵抗を下げることが好ましい。このとき、前述の酸化物導電膜１２４は、金属膜を形成する際に、薄膜トランジスタ５０のソース電極をエッチングガスから保護する保護膜としても機能する。
　酸化物導電膜１２４及び下部電極１２６の上には、無機絶縁膜１２８が設けられている。本実施形態では、無機絶縁膜１２８として、窒化シリコン膜を用いるが、これに限らず、酸化シリコン膜、酸化窒化シリコン膜などの他の無機絶縁膜を用いることもできる。無機絶縁膜１２８には、有機絶縁膜１２０を露出させる開口部１３０ａが設けられている。開口部１３０ａは、水抜き領域６５として機能する。水抜き領域６５は、有機絶縁膜１２０を形成した後の加熱工程により有機絶縁膜１２０から発生した水分等を外部に逃がす役割を果たす。
　無機絶縁膜１２８の上には、画素電極１３２が設けられる。画素電極１３２は、無機絶縁膜１２８に設けられた開口部１３０ｂを介して酸化物導電膜１２４に接続される。すなわち、画素電極１３２は、酸化物導電膜１２４を介して薄膜トランジスタ５０に接続される。また、画素電極１３２は、保持容量５７の上部電極としても機能すると共に、有機ＥＬ素子６０の陽極（アノード電極）としても機能する。
　なお、前述のとおり、画素領域２０には、複数の画素２０ａがマトリクス状に配置されるため、画素領域２０には、画素電極１３２もマトリクス状に複数配置される。本実施形態では、一部の画素電極１３２の輪郭を、他の画素電極１３２の輪郭と異ならせているが、この点についての詳細は、後述する。
　本実施形態では、画素電極１３２として、酸化物導電膜で銀を含む層を挟んだ積層構造の導電膜を用いる。具体的には、図３に示されるように、画素電極１３２は、ＩＺＯ層１３２ａ、銀層１３２ｂ及びＩＺＯ層１３２ｃで構成される。ただし、ＩＺＯ層１３２ａ、１３２ｃに代えてＩＴＯ層を用いることも可能である。有機ＥＬ素子６０から発した光が上方に出射するように構成するためには、画素電極１３２は、反射性を有する導電膜を含むことが望ましい。そのため、本実施形態では、画素電極１３２の一部に、反射率の高い銀又は銀合金を含む金属材料で構成された層を用いている。
　また、本実施形態では、保持容量５７の誘電体が他の絶縁膜に比べて誘電率の高い窒化シリコン膜であるため、大きな容量を確保しやすいという利点を有する。さらに、有機ＥＬ素子６０の下方の空間を有効活用して配置することができるため、保持容量５７の占有面積を大きく確保しやすいという利点を有する。
　画素電極１３２は、その一部が、有機材料で構成されるバンク１３４に覆われている。具体的には、バンク１３４は、画素電極１３２の端部を覆うと共に、画素電極１３２の上面の一部を露出させる開口部１３６を有している。このようにして露出した画素電極１３２の上面の一部が、画素２０ａの実質的な発光領域となる。つまり、バンク１３４は、画素２０ａの発光領域を画定する役割を持つ。バンク１３４を構成する有機材料としては、アクリル樹脂又はポリイミド樹脂等の樹脂材料を用いることができるが、これに限られるものではない。
　画素電極１３２の上面のうちバンク１３４に重畳しない領域（すなわち、開口部１３６の内側の領域）には、有機ＥＬ層１３８が設けられる。本実施形態では、有機ＥＬ層１３８は、有機ＥＬ材料を蒸着法により成膜して形成する。有機ＥＬ層１３８は、少なくとも発光層（図示せず）を含み、その他に、電子注入層、電子輸送層、電子ブロッキング層、正孔注入層、正孔輸送層及び／又は正孔ブロッキング層を含むことができる。有機ＥＬ層１３８は、例えば赤色、青色、緑色のいずれかに発光する有機ＥＬ材料を用いることができる。
　なお、本実施形態では、画素ごとに発光色の異なる発光層を設ける構成を例示するが、これに限るものではない。例えば、図示は省略するが、白色発光の有機ＥＬ層を複数の画素にわたって設けることができる。この場合、白色の光を各画素に設けたカラーフィルタでＲＧＢの各色に分離する。また、電子注入層、電子輸送層、電子ブロッキング層、正孔注入層、正孔輸送層、正孔ブロッキング層といった機能層については、複数の画素にわたって設けられていてもよい。
　有機ＥＬ層１３８の上には、アルカリ金属又はアルカリ土類金属を含む導電膜で構成される共通電極１４０が設けられる。アルカリ金属又はアルカリ土類金属としては、例えばマグネシウム（Ｍｇ）、リチウム（Ｌｉ）などを用いることができる。本実施形態では、アルカリ土類金属を含む導電膜として、マグネシウムと銀の合金であるＭｇＡｇ膜を用いる。共通電極１４０は、有機ＥＬ素子６０の陰極（カソード電極）として機能する。また、共通電極１４０は、複数の画素にわたって設けられる。
　有機ＥＬ層１３８からの出射光を上面側、つまり共通電極１４０側に取り出すトップエミッション型の表示装置とする場合、共通電極１４０には光に対する透過性が要求される。共通電極１４０として前述のアルカリ金属又はアルカリ土類金属を含む導電膜を用いる場合、光に対する透過性を付与するために、共通電極１４０の膜厚を出射光が透過する程度に薄くする。具体的には、共通電極１４０の膜厚を１０ｎｍ以上３０ｎｍ以下とすることで光に対する透過性を付与することができる。
　上述の画素電極１３２、有機ＥＬ層１３８及び共通電極１４０によって有機ＥＬ素子６０が構成される。
　共通電極１４０の上（つまり、有機ＥＬ素子６０の上）には、封止膜１４２が設けられる。本実施形態の封止膜１４２は、下方から順に、無機材料で構成される第１封止膜１４２ａ、有機材料で構成される第２封止膜１４２ｂ及び無機材料で構成される第３封止膜１４２ｃの三層で構成されている。これらの封止膜は、外部からの水分等の侵入を防ぎ、有機ＥＬ層１３８及び共通電極１４０の劣化を防ぐ役割を果たす。
　本実施形態では、第１封止膜１４２ａ及び第３封止膜１４２ｃとして、窒化シリコン膜を用いる。しかし、これに限らず、窒化シリコン膜に代えて酸化シリコン膜や酸化窒化シリコン膜を用いてもよい。つまり、第１封止膜１４２ａとしては、無機絶縁膜を用いることができる。無機絶縁膜としては、特にシリコン窒化物を含む絶縁膜を用いることが好ましい。
　また、第２封止膜１４２ｂとして、樹脂材料で構成された有機絶縁膜を用いる。本実施形態では、第２封止膜１４２ｂとして樹脂材料で構成される有機絶縁膜を用いることにより、バンク１３４により形成された起伏を平坦化することができる。第１封止膜１４２ａは、膜厚が１μｍ前後であるため、バンク１３４の傾斜面に沿って形成される。これに対し、第２封止膜１４２ｂは、１０μｍ前後の膜厚で形成されるため、バンク１３４に設けられた開口部１３６等の段差を十分に埋めることが可能である。したがって、第２封止膜１４２ｂとして有機絶縁膜を用いることにより、第１封止膜１４２ａの上面に生じた凹凸よりも、第２封止膜１４２ｂの上面に生じた凹凸を小さくすることができる。
＜画素電極の構成＞
　前述のとおり、本実施形態では、一部の画素電極１３２の輪郭を、他の画素電極１３２の輪郭と異ならせている。その点について以下に説明する。
　図４Ａは、第１実施形態における画素領域２０の構成を示す平面図である。具体的には、図１の画素領域２０を構成する辺２１ａ～２１ｄのうち辺２１ａの近傍を拡大した図に相当する。有機ＥＬ表示装置１００の画素領域２０には、平面視における輪郭が互いに異なる、二種類の画素電極が配置される。具体的には、複数の画素電極は、画素領域２０を構成する辺２１ａ～２１ｄのいずれか一辺に沿って位置する複数の第１画素電極１３２Ａと、複数の第１画素電極１３２Ａよりも画素領域２０の中央側（図４ＡにおいてＤ１方向における下側）に位置する複数の第２画素電極１３２Ｂとを含む。
　第１画素電極１３２Ａは、平面視における輪郭の一部にジグザグ状の辺３１を有する。本実施形態において、ジグザグ状の辺３１は、Ｄ１方向に沿って設けられている。第１画素電極１３２Ａは、ジグザグ状に加工された辺３１同士がＤ２方向において互いに向かい合う構成を有する。なお、第１画素電極１３２Ａの輪郭のうち、第１方向と交差する第２方向に沿った辺３２は、直線状の辺となっている。しかし、辺３２は、直線状である必要はなく、任意の形状であってもよい。
　第２画素電極１３２Ｂは、平面視における輪郭がいずれも直線状の辺で構成される。具体的には、Ｄ１方向に沿った辺３３及びＤ２方向に沿った辺３４のいずれもが直線状の辺となっている。ただし、辺３３及び辺３４は、直線状である必要はなく、任意の形状であっても構わない。
　ここで、図４Ａに示した第１画素電極１３２Ａは、画素領域２０の最外周に位置する。つまり、複数の第１画素電極１３２Ａの辺３２の一方が、図１に示した画素領域２０の各辺２１ａ～２１ｄのうち、辺２１ａを構成している。なお、本実施形態では、第１画素電極１３２Ａは、画素領域２０の辺２１ａのみに沿って配置されており、辺２１ｂ～２１ｄに沿って配置されていない。ただし、第１画素電極１３２Ａは、画素領域２０の少なくともいずれか一辺に配置されていればよく、第１画素電極１３２Ａは他の辺（例えば辺２１ｂ～２１ｄ）に沿って配置されていてもよい。本実施形態では、第１画素電極１３２Ａは、画素電極１３２を形成する際、エッチング液が流れる最も上流側に位置している。この点については後述する。
　本実施形態における複数の画素電極１３２は、それぞれが副画素を構成している。例えば、図４Ａにおいて、副画素３５ａ～３５ｄは、それぞれ赤色、緑色、青色、白色の４色に対応する画素として機能する。そして、これらの副画素３５ａ～３５ｄが組み合わさって主画素（メインピクセル）３５として機能する。本実施形態では、画素領域２０の最外周の副画素を第１画素電極１３２Ａとしているため、１つの主画素３５の中に第１画素電極１３２Ａと第２画素電極１３２Ｂとが混在する。しかし、これに限らず、画素領域２０の最外周から２行目までを第１画素電極１３２Ａの形状とし、主画素ごとに輪郭の異なる画素電極を配置する構成としてもよい。また、画素を構成する副画素の種類については、上記に限定するものではない。
　図４Ｂは、第１実施形態における画素電極１３２の形状を説明するための平面図である。図４Ｂに示されるように、第１画素電極１３２Ａは、ジグザグ形状の辺３１を有し、それらが互いに向かい合っている。そのため、隣り合う２つの第１画素電極１３２Ａの間隙は、第１の間隙Ｗ１と第１の間隙Ｗ１よりも狭い第２の関係Ｗ２とを有する。また、本実施形態では、ジグザグ形状の辺３１が、画素領域２０の一辺（第１画素電極１３２Ａが配置される辺）に向かって突出する突出部３６を含む構成となっている。
　このような構成は、いずれも画素電極をウェットエッチングにより形成する際の残渣を低減するための工夫である。後述するように、画素電極を形成する際には、処理対象の基板を傾けた状態で所定の方向からエッチング液を基板表面に対して流す。図４Ｂの場合を例に挙げると、Ｄ１方向に沿って、上方から下方に向かってエッチング液が流れる。このとき流れるエッチング液を、隣り合う２つの第１画素電極１３２Ａの間隙に出来るだけ長く留まらせるために、本実施形態の第１画素電極１３２Ａの辺３１は、ジグザグ形状となっているのである。しかも、ジグザグ形状の辺３１が、エッチング液の流れる方向に対向するように突出する突出部３６を含むため、隣り合う２つの第１画素電極１３２Ａの間隙に、エッチング液を滞留させるポケットを形成することができる。
　これに対し、第２画素電極１３２Ｂは、辺３３が直線状になっている。そのため、隣り合う２つの第２画素電極１３２Ｂの間隙Ｗ３は一定である。なお、本実施形態では、間隙Ｗ１とＷ３が等しくなるように設計されている。すなわち、間隙Ｗ２は、間隙Ｗ３よりも狭い。このように、本実施形態では、隣り合う２つの第１画素電極１３２Ａの間隙が、隣り合う２つの第２画素電極１３２Ｂの間隙よりも狭い部分を有する構造となっている。隣り合う２つの第１画素電極１３２Ａの間に、幅の狭い領域が存在することにより、エッチング液が長く滞留する構造となっている。
　なお、本実施形態では、図４Ａ及び図４Ｂに示されるように、隣り合う２つの第１画素電極１３２Ａの間隙と、隣り合う２つの第２画素電極１３２Ｂの間隙とは、Ｄ１方向において一直線上に位置する。つまり、画素電極を形成する際のエッチング液は、銀又は銀合金を含む層をエッチングしながら、図４Ａ及び図４ＢのＤ１方向に沿って上流側から下流側に向かって直線状に流れる。
　また、図４Ａ及び図４Ｂに示したように、本実施形態では、第１画素電極１３２Ａの一辺をジグザグ状に加工するが、このような形状は、画素電極としての機能には何ら影響を与えない。図５は、第１実施形態における画素電極１３２とバンク１３４の位置関係を示す平面図である。バンク１３４は、画素電極１３２の上面の一部を露出するように画素電極１３２の縁を覆って設けられる。そのため、第１画素電極１３２Ａ及び第２画素電極１３２Ｂのうち、バンク１３４によって覆われていない部分（すなわち、第１開口部１３６Ａ及び第２開口部１３６Ｂ）が実効的なアノードとして機能する。
　第１開口部１３６Ａ及び第２開口部１３６Ｂは、図５に示されるように、平面視において、いずれも形状（すなわち輪郭）が等しい。本実施形態では、バンク１３４に第１開口部１３６Ａ及び第２開口部１３６Ｂを形成する際、第１画素電極１３２Ａ及び第２画素電極１３２Ｂの縁が第１開口部１３６Ａ及び第２開口部１３６Ｂの輪郭に重ならないように設計している。つまり、第１開口部１３６Ａの輪郭は、第１画素電極１３２Ａにおけるジグザグ状の辺３１とは重ならない。そのため、第１開口部１３６Ａ及び第２開口部１３６Ｂの輪郭を、第１画素電極１３２Ａ及び第２画素電極１３２Ｂの形状に依存することなく、同じ輪郭とすることができる。勿論、これは一例に過ぎず、第１開口部１３６Ａ及び第２開口部１３６Ｂの輪郭は、異なる形状であってもよい。
　また、本実施形態では、辺３１がジグザグ状である例を示して説明したが、これに限られるものではない。例えば、ジグザグ状でなくとも凹凸状の辺であれば、上述したエッチング液を滞留させる効果を得ることができる。
　第１画素電極１３２Ａの一辺をジグザグ状とすることで、厳密には、第１画素電極１３２Ａと第２画素電極１３２Ｂとで面積が異なる。電気的制御に着目すると、この面積の違いによって、画素電極自身が持つ容量値の違いが生ずるため、充電又は放電の時の時定数がわずかに異なる場合がある。この影響を最小限とするため、第２画素電極１３２Ｂに対して、第１画素電極１３２Ａの面積の相違が±５％以下、より好ましくは±３％以下となるように辺３１の形状を決めることが好ましい。
＜有機ＥＬ表示装置の製造方法＞
　次に、本実施形態の有機ＥＬ表示装置１００の製造方法について説明する。図６、図７、図９及び図１０は、第１実施形態の有機ＥＬ表示装置１００の製造工程を示す断面図である。図８は、第１実施形態における画素電極１３２の形成工程を示す図である。
　まず、図６に示されるように、支持基板２０１上に薄膜トランジスタ５０及び保持容量５５を形成する。薄膜トランジスタ５０及び保持容量５５の形成方法は、特に限定されず、公知の方法で形成することができる。支持基板２０１として、本実施形態ではガラス基板を用いるが、他の絶縁基板を用いてもよい。
　なお、支持基板２０１として、樹脂材料で構成されるフレキシブル基板を用いる場合は、ガラス基板等の支持基板上にポリイミド等の樹脂膜を形成し、その樹脂膜の上に薄膜トランジスタ５０及び保持容量５５を形成する。そして、最終的に、図２に示した第１封止膜１４２ａ、第２封止膜１４２ｂ及び第３封止膜１４２ｃを形成した後に支持基板から樹脂膜を剥離すればよい。
　本実施形態では、支持基板２０１上に下地膜２０２を設け、その上に半導体膜５０ａを形成する。次に、半導体膜５０ａを覆うゲート絶縁膜５０ｂを形成する。ゲート絶縁膜５０ｂを形成したら、ゲート絶縁膜５０ｂ上の、半導体膜５０ａと重畳する領域にゲート電極５０ｃを形成する。さらに、ゲート電極５０ｃの形成と同時に、保持容量５５の一部を構成する容量電極５０ｄを形成する。
　次に、ゲート電極５０ｃ及び容量電極５０ｄを覆う絶縁膜５０ｅを形成し、その後、絶縁膜５０ｅに形成されたコンタクトホール（図示せず）を介して半導体膜５０ａに接続されるソース電極５０ｆ及びドレイン電極５０ｇを形成する。このとき、ソース電極５０ｆは、平面視において容量電極５０ｄと重なるように形成される。こうして、支持基板２０１上に、薄膜トランジスタ５０及び保持容量５５が形成される。
　次に、図７に示されるように、薄膜トランジスタ５０及び保持容量５５を形成した後、有機絶縁膜１２０を形成する。本実施形態では、有機絶縁膜１２０を構成する材料として、ポジ型の感光性を有するアクリル樹脂材料を用いる。より詳細には、有機絶縁膜１２０を構成するアクリル樹脂材料を塗布した後、フォトリソグラフィにより開口部１２２を形成する領域を選択的に感光させてパターニングを行い、不要なアクリル樹脂材料を除去する。これにより、エッチング処理を行うことなく、開口部１２２を有する有機絶縁膜１２０を形成することができる。なお、図７に示されるように、開口部１２２は、薄膜トランジスタ５０の一部（具体的にはソース電極５０ｆ）を露出させるように形成される。
　次に、開口部１２２を形成した後、開口部１２２を覆ってＩＴＯ等の金属酸化物材料で構成される酸化物導電膜１２４及び保持容量５７の下部電極１２６を形成する。酸化物導電膜１２４及び下部電極１２６は、有機絶縁膜１２０を覆って形成されたＩＴＯ等の酸化物導電膜をフォトリソグラフィによりパターン化して形成する。このとき、酸化物導電膜１２４は、薄膜トランジスタ５０のソース電極５０ｆに対して電気的に接続される。下部電極１２６は、後に有機ＥＬ素子６０が形成される領域に設けられる。
　次に、酸化物導電膜１２４及び下部電極１２６を形成した後、無機絶縁膜１２８を形成する。本実施形態では、無機絶縁膜１２８として、窒化シリコン膜を形成する。また、無機絶縁膜１２８には、有機絶縁膜１２０の一部を露出させる開口部１３０ａと、酸化物導電膜１２４の一部を露出させる開口部１３０ｂとが形成される。なお、無機絶縁膜１２８は、有機絶縁膜１２０から発生する水分が有機ＥＬ素子６０に影響を与えることを防ぐ保護膜として機能すると共に、保持容量５７を構成する誘電体としても機能する。
　無機絶縁膜１２８に対して開口部１３０ａ及び開口部１３０ｂを形成した後、無機絶縁膜１２８の上に導電膜４１を形成する。導電膜４１は、図３に示したＩＺＯ薄膜１３２ａ、銀薄膜１３２ｂ及びＩＺＯ薄膜１３２ｃで構成される積層構造を有する。つまり、導電膜４１は、後述するエッチング処理により画素電極１３２を構成する。
　次に、導電膜４１の上にレジストマスク４２を設ける。その後、導電膜４１に対してウェットエッチング処理を施し、画素電極１３２を形成する。導電膜４１は、イオン化傾向の低い銀を含む薄膜を有するため、ウェットエッチング処理に用いるエッチング液としては、強い酸化力をもつ溶液を用いる。具体的には、本実施形態では、混酸を用いて導電膜４１のエッチング処理を行う。ここでいう混酸とは、濃硫酸と濃硝酸を３：１の体積比で混合した液体を指す。なお、本実施形態では、混酸を例示したが、混酸にシュウ酸を混合した液体を用いたり他のエッチング液を用いたりしてもよい。
　このとき、図８に示されるように、導電膜４１のウェットエッチング処理は、支持基板２０１を斜めに傾けた状態で行われる。具体的には、本実施形態のウェットエッチング処理では、導電膜４１が形成された支持基板２０１を、水平面４４に対して角度θをなすように斜めに保持する。そして、支持基板２０１を斜めに保持した状態で、Ｄ１方向に沿って支持基板２０１の上方から下方に向かってエッチング液を流す方法が採用されている。図８の場合、エッチング液は、二点鎖線で示される矢印４５に沿って上方から下方に流れる。以後の説明においては、Ｄ１方向における位置を説明する際に、エッチング液の「上流側」又は「下流側」と表現する場合がある。
　なお、通常、表示装置を支持基板上に形成する際、大型の支持基板を用いて複数の表示装置を同時に形成する。図８の場合、支持基板２０１の上には、複数のデバイス形成領域４６が設けられており、それぞれに、図７に示した導電膜４１及びレジストマスク４２が形成されている。したがって、図８の構成によれば、支持基板２０１の上のすべてのデバイス形成領域４６に形成された導電膜４１に対して、一括してウェットエッチング処理を施すことができる。
　図８において、上流側から流れるエッチング液は、まず各デバイス形成領域４６に形成された導電膜４１を上流側からエッチングする。画素領域２０以外の領域には、画素電極１３２を形成する必要がないため、レジストマスク４２が配置されていない。そのため、画素領域２０以外の領域では、導電膜４１は消失する。
　これに対し、エッチング処理が画素領域２０に到達すると、レジストマスク４２の形状に沿って導電膜４１がエッチングされることにより、所定の形状の画素電極１３２が形成される。ここで、従来技術では、画素領域のうちエッチング液の上流側に位置する辺の近傍では、エッチング液が速やかに下方に通過してしまうため、画素電極を形成したときに銀薄膜の残渣が残りやすかった。そこで、本実施形態では、画素領域２０を構成する各辺のうち、エッチング液が流れる上流側に位置する辺に沿って、図４Ａ及び図４Ｂに示したジグザグ形状の辺３１を有する第１画素電極１３２Ａを形成する。
　図４Ａ及び図４Ｂを用いて説明したように、第１画素電極１３２Ａの辺３１はジグザグ形状になっているため、隣り合う２つの第１画素電極１３２Ａの間隙には、エッチング液が滞留しやすい。特に、本実施形態では、ジグザグ形状の辺３１が、エッチング液の流れる方向に対向して突出する突出部３６を含んでいる。これにより、隣り合う２つの第１画素電極１３２Ａの間隙には、エッチング液を滞留させるポケットが形成され、より効率よくエッチング液を滞留させることができる。
　このように、本実施形態では、エッチング液が流れる上流側に位置する第１画素電極１３２Ａにジグザグ形状の辺３１が形成されるため、エッチング液を向かい合う辺３１の間に滞留させることができ、銀薄膜１３２ｂの残渣の発生を抑制することができる。なお、本実施形態では、最も上流側の１行目に第１画素電極１３２Ａを形成する例を示したが、複数行にわたって第１画素電極１３２Ａを形成してもよい。また、画素領域２０の最外周がダミー画素である場合は、ダミー画素に含まれる電極（画素電極に相当する電極）が第１画素電極１３２Ａの役割を果たしても良い。
　第１画素電極１３２Ａが形成された後は、エッチング液がさらに下方へと流れ、エッチング処理が進行する。エッチング処理の進行に伴い、上流側から徐々に導電膜４１がエッチングされ、順次第２画素電極１３２Ｂが形成される。なお、画素領域２０のうちエッチング液の上流側に位置する辺の近傍では、エッチング液が速やかに下方に通過してしまう傾向がある。しかしながら、ある程度画素領域２０の中央側にエッチング液が進むと、エッチング液の進行が遅くなるため、第１画素電極１３２Ａのようにジグザグ形状の辺３１を有していなくても大きな問題とはならない。
　以上のプロセスを経て、図９に示されるように、画素電極１３２が形成される。画素電極１３２は、開口部１３０ｂの内側で酸化物導電膜１２４と電気的に接続される。換言すれば、画素電極１３２は、酸化物導電膜１２４を介して薄膜トランジスタ５０と電気的に接続される。
　このとき、開口部１３０ａの内側において、有機絶縁膜１２０が露出した領域は、図２に示した水抜き領域６５として機能する。つまり、開口部１３０ａの形成後に加熱処理があった場合に、有機絶縁膜１２０の内部で蒸発した水分は、水抜き領域６５を介して外部に放出される。
　また、画素電極１３２を形成することにより、下部電極１２６、無機絶縁膜１２８及び画素電極１３２で構成される保持容量５７が形成される。本実施形態において、図示は省略するが、保持容量５７は、Ｎチャネル型トランジスタで構成された薄膜トランジスタ５０のゲート電極５０ｃとソース電極５０ｆとの間に配置される。すなわち、保持容量５７の一方の電極である下部電極１２６は、ゲート電極５０ｃに接続される。また、保持容量５７の他方の電極である画素電極１３２は、ソース電極５０ｆに接続される。
　次に、画素電極１３２を形成した後、図１０に示されるように、樹脂材料で構成されるバンク１３４を形成する。本実施形態では、バンク１３４を構成する材料として、感光性のアクリル樹脂材料を用いる。バンク１３４は、画素電極１３２の外縁を覆うと共に、画素電極１３２の上面を露出させるようにパターニングされる。このパターニングにより形成される開口部１３６は、画素電極１３２の上面に、有機ＥＬ素子６０として機能する領域（発光領域）を画定する。
　バンク１３４を形成したら、次に、有機ＥＬ層１３８及び共通電極１４０を形成する。本実施形態では、有機ＥＬ層１３８及び共通電極１４０の形成に蒸着法を用い、画素ごとに分けて形成する例を示すが、これに限られるものではない。例えば、発光層以外の電子輸送層又は正孔輸送層などの機能層については、複数の画素に対して共通に設けてもよい。本実施形態において使用し得る有機ＥＬ層１３８については特に制限はなく、公知の材料を用いることが可能である。
　本実施形態では、共通電極１４０としてマグネシウムと銀とを含む合金で構成された導電膜（ＭｇＡｇ膜）を用いる。このようなアルカリ金属又はアルカリ土類金属を含む導電膜は、有機ＥＬ層１３８と同様に水分等に弱い。そのため、有機ＥＬ層１３８の蒸着と共通電極１４０の蒸着は、大気開放せずに行うことが望ましい。この場合、真空を維持したまま連続的に蒸着処理を行うことが好ましいが、これに限らず、窒素雰囲気等の不活性雰囲気を維持したままに連続的に蒸着処理を行うことも有効である。
　この時点において、バンク１３４に設けられた開口部１３６の内側には、画素電極１３２、有機ＥＬ層１３８及び共通電極１４０で構成される有機ＥＬ素子６０が形成される。
　次に、窒化シリコン膜で構成される第１封止膜１４２ａ、樹脂材料で構成される第２封止膜１４２ｂ、及び窒化シリコン膜で構成される第３封止膜１４２ｃをこの順に積層して図２に示した構造を得る。このとき、第２封止膜１４２ｂは、バンク１３４に形成された開口部１３６に起因する起伏を平坦化することができる。
　さらに、パーティクル等の異物が共通電極１４０の上に存在していたとしても、第２封止膜１４２ｂによって起伏を平坦化できるため、第２封止膜１４２ｂの上に形成される第３封止膜１４２ｃが異物の影響で剥がれたりカバレッジ不良を起こしたりする可能性を低減することができる。
（第２実施形態）
　本実施形態では、画素領域２０における第１画素電極１３２Ａの配置を第１実施形態とは異ならせた例について説明する。なお、本実施形態では、第１実施形態の有機ＥＬ表示装置１００と共通する部分には、同一の符号を付して説明を省略することがある。
　第１実施形態では、画素領域２０の各辺のうち、エッチング液が流れる上流側に位置する辺に沿って１行分だけ第１画素電極１３２Ａを配置する例を示した。すなわち、第１実施形態では、図４Ａに示されるように、第１画素電極１３２Ａが、画素領域２０の最外周に位置する例を示した。これに対し、本実施形態では、画素領域２０の最外周だけでなく、画素領域２０の中央側にも第１画素電極１３２Ａを配置する例を示す。
　図１１Ａは、第２実施形態における画素領域２０の構成を示す平面図である。図１１Ａに示されるように、本実施形態では、画素領域２０の最外周から複数行を第１画素電極１３２Ａで構成している。具体的には、画素領域２０の最外周から３行目までを第１画素電極１３２Ａで構成しているが、これに限られるものではない。
　本実施形態では、画素電極１３２を形成する際、複数行の第１画素電極１３２Ａによってエッチング液が滞留する。つまり、画素領域２０の各辺のうちエッチング液の上流側に位置する一辺の近傍に、第１実施形態の構成よりも長い時間エッチング液を滞留させることが可能である。そのため、画素電極１３２を構成する銀薄膜１３２ｂのエッチング残渣をより低減することが可能である。
　なお、本実施形態では、画素領域２０の最外周から３行目までを第１画素電極１３２Ａで構成する例を示したが、これに限らず、２行以上の画素電極１３２を第１画素電極１３２Ａで構成することができる。勿論、画素領域２０に配置するすべての画素電極１３２を第１画素電極１３２Ａで構成することも可能である。
　また、本実施形態の変形例として、画素電極１３２の輪郭を、主画素３５を単位として異ならせることも可能である。ここで、図１１Ｂは、第２実施形態における画素領域２０の構成を示す平面図である。図１１Ｂでは、画素領域２０の最外周から２行目までを第１画素電極１３２Ａで構成し、最外周から３行目以降を第２画素電極１３２Ｂで構成している。すなわち、画素電極１３２の輪郭を、主画素３５を単位として異ならせた構成となっている。したがって、図１１Ｂの例によれば、画素領域２０の最外周から４行目までを第１画素電極１３２Ａで構成し、最外周から５行目以降を第２画素電極１３２Ｂで構成することも可能である。
（第３実施形態）
　本実施形態では、平面視における第１画素電極の形状（輪郭）を第１実施形態とは異ならせた例について説明する。なお、本実施形態では、第１実施形態の有機ＥＬ表示装置１００と共通する部分には、同一の符号を付して説明を省略することがある。
　図１２Ａ～図１２Ｄは、第３実施形態における画素電極の形状（輪郭）を説明するための図である。なお、図１２Ａ～図１２Ｄでは、説明の便宜上、４つの副画素についてのみ説明するが、画素領域２０には、さらに多くの副画素を有する。また、画素領域２０の最外周に位置する画素電極のみを第１画素電極とした例を示すが、第２実施形態のように、任意の位置の画素電極を第１画素電極としてもよい。
　図１２Ａにおいて、第１画素電極１３２Ａ－１は、ジグザグ形状の辺３１ａを有する。辺３１ａは、図４Ａ及び図４Ｂに示した辺３１に比べて、Ｄ１方向に対してより鋭角をなす突出部３６ａを有している。そのため、図１２Ａの上方から流れてくるエッチング液をより長く辺３１ａの近傍に滞留させることができる。
　図１２Ｂにおいて、第１画素電極１３２Ａ－２は、ジグザグ形状の辺３１ｂを有する。辺３１ｂは、図４Ａ及び図４Ｂに示した辺３１に比べて、Ｄ１方向に対してより鈍角をなす突出部３６ｂを有している。このような形状であっても隣り合う第１画素電極１３２Ａ－２の間隙には、異なる幅の間隙が形成されるため、エッチング液を滞留させることが可能である。
　図１２Ｃにおいて、第１画素電極１３２Ａ－３は、波形状の辺３１ｃを有する。このような形状であっても隣り合う第１画素電極１３２Ａ－３の間隙には、異なる幅の間隙が形成されるため、エッチング液を滞留させることが可能である。
　図１２Ｄにおいて、第１画素電極１３２Ａ－４は、矩形状の辺３１ｄを有する。このような形状であっても隣り合う第１画素電極１３２Ａ－４の間隙には、異なる幅の間隙が形成されるため、エッチング液を滞留させることが可能である。また、矩形の凹部に当たる部分３６ｄはエッチング液が溜まるポケットとして機能するため、より長くエッチング液を辺３１ｄの近傍に滞留させることができる。
（第４実施形態）
　本実施形態では、平面視における第１画素電極の形状（輪郭）を第１実施形態及び第３実施形態とは異ならせた例について説明する。なお、本実施形態では、第１実施形態の有機ＥＬ表示装置１００と共通する部分には、同一の符号を付して説明を省略することがある。
　図１３は、第４実施形態における画素電極の形状（輪郭）を説明するための図である。なお、図１３では、説明の便宜上、４つの副画素についてのみ説明するが、画素領域２０には、さらに多くの副画素を有する。また、画素領域２０の最外周に位置する画素電極のみを第１画素電極とした例を示すが、第２実施形態のように、任意の位置の画素電極を第１画素電極としてもよい。
　図１３において、第１画素電極１３２Ａ－５は、曲線状の辺３１ｅを有する。具体的には、辺３１ｅは、エッチング液が流れてくる方向に向かって凹部を形成する。そのため、Ｄ１方向において上方から流れてきたエッチング液は、辺３１ｅの近傍に溜まる。したがって、辺３１ｅの近傍における銀薄膜１３２ｂのエッチング残渣を防ぐことができる。
　本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
　また、上述した各実施形態では、本発明の実施形態として、画素電極の形状を例に挙げて説明したが、銀又は銀合金を含む薄膜のように、エッチング後の残渣が残りやすい特長を有する電極を備えた表示装置全般に適用可能である。すなわち、本発明は、複数の電極がマトリクス状に配置された領域を有する表示装置に対して適用することができる。
　また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
２０…画素領域、２０ａ…画素、２１ａ～２１ｄ…辺、２２…周辺領域、２４…端子領域、２６…フレキシブルプリント回路基板、２８…駆動回路、３１ａ～３１ｅ…辺、３５…主画素、３５ａ～３５ｄ…副画素、３６ａ、３６ｂ、３６ｄ…突出部、４１…導電膜、４２…レジストマスク、４４…水平面、４５…矢印、４６…デバイス形成領域、５０…薄膜トランジスタ、５０ａ…半導体膜、５０ｂ…ゲート絶縁膜、５０ｃ…ゲート電極、５０ｄ…容量電極、５０ｅ…絶縁膜、５０ｆ…ソース電極、５０ｇ…ドレイン電極、５５、５７…保持容量、６０…有機ＥＬ素子、６５…水抜き領域、１００…表示装置、１０１…アレイ基板、１２０…有機絶縁膜、１２２…開口部、１２４…酸化物導電膜、１２６…下部電極、１２８…無機絶縁膜、１３０ａ、１３０ｂ…開口部、１３２…画素電極、１３２ａ…ＩＺＯ薄膜、１３２ｂ…銀薄膜、１３２ｃ…ＩＺＯ薄膜、１３２Ａ、１３２Ａ－１、１３２Ａ－２、１３２Ａ－３、１３２Ａ－４、１３２Ａ－５…第１画素電極、１３２Ｂ…第２画素電極、１３４…バンク、１３６…開口部、１３６Ａ…第１開口部、１３６Ｂ…第２開口部、１３８…有機ＥＬ層、１４０…共通電極、１４２…封止膜、１４２ａ…第１封止膜、１４２ｂ…第２封止膜、１４２ｃ…第３封止膜、２０１…支持基板、２０２…下地膜

Claims (12)

  1. 　複数の電極がマトリクス状に配置された領域を有する表示装置であって、
    　前記複数の電極は、前記領域のいずれか一辺に沿って位置する複数の第１電極と、
    　前記複数の第１電極よりも前記領域の中央側に位置する複数の第２電極とを含み、
    　平面視において、前記第１電極と前記第２電極とは輪郭が異なり、かつ、前記複数の第１電極の輪郭は、ジグザグ状の辺又は凹凸を有する辺を含む、
    　表示装置。
  2. 　前記複数の第１電極の内の隣り合う２つの第１電極の間隙は、第１の間隙と、前記第１の間隙よりも狭い第２の間隙とを有する、
    　請求項１に記載の表示装置。
  3. 　前記複数の第１電極の内の隣り合う２つの第１電極の間隙は、前記複数の第２電極の内の隣り合う２つの第２電極の間隙よりも狭い部分を有する、
    　請求項１に記載の表示装置。
  4. 　前記複数の第１電極の内の隣り合う２つの第１電極の間隙と、前記複数の第２電極の内の隣り合う２つの第２電極の間隙とが一直線上に位置する、
    　請求項１に記載の表示装置。
  5. 　前記複数の第１電極は、前記領域の最外周に位置する、
    　請求項１に記載の表示装置。
  6. 　前記領域は、画素領域であり、
    　前記複数の電極は、複数の画素電極であり、
    　前記複数の第１電極及び前記複数の第２電極は、それぞれ複数の第１画素電極及び複数の第２画素電極である、
    　請求項１に記載の表示装置。
  7. 　前記複数の画素電極の端部を覆うと共に、前記複数の画素電極の各々の上面を露出させる開口を有するバンクをさらに有し、
    　平面視において、前記開口の輪郭は、前記ジグザグ状の辺又は前記凹凸を有する辺とは重ならない、
    　請求項６に記載の表示装置。
  8. 　前記複数の画素電極の端部を覆うと共に、前記複数の画素電極の各々の上面を露出させる開口を有するバンクをさらに有し、
    　前記第１画素電極の上に形成される前記開口と、前記第２画素電極の上に形成される前記開口の形状が等しい、
    　請求項６に記載の表示装置。
  9. 　前記複数の画素電極は、それぞれ副画素を構成する画素電極であり、
    　１つの主画素は、複数の前記副画素により構成され、
    　複数の前記主画素の内のいずれかは、前記第１画素電極及び前記第２画素電極を含む、
    　請求項６に記載の表示装置。
  10. 　前記複数の電極は、銀又は銀合金を含む金属材料で構成される、
    　請求項１に記載の表示装置。
  11. 　前記複数の第１電極の輪郭の内の第１方向に沿った辺は、前記ジグザグ状の辺又は前記凹凸を有する辺であり、
    　前記複数の第１電極の輪郭の内の前記第１方向と交差する第２方向に沿った辺は、直線状の辺である、
    　請求項１に記載の表示装置。
  12. 　前記ジグザグ状の辺又は前記凹凸を有する辺は、前記一辺に向かって突出する突出部を含む、
    　請求項１に記載の表示装置。
PCT/JP2018/022550 2017-08-28 2018-06-13 表示装置 WO2019044114A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/747,045 US11450830B2 (en) 2017-08-28 2020-01-20 Semiconductor device and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017163113A JP6905421B2 (ja) 2017-08-28 2017-08-28 表示装置
JP2017-163113 2017-08-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/747,045 Continuation US11450830B2 (en) 2017-08-28 2020-01-20 Semiconductor device and display device

Publications (1)

Publication Number Publication Date
WO2019044114A1 true WO2019044114A1 (ja) 2019-03-07

Family

ID=65527309

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/022550 WO2019044114A1 (ja) 2017-08-28 2018-06-13 表示装置

Country Status (3)

Country Link
US (1) US11450830B2 (ja)
JP (1) JP6905421B2 (ja)
WO (1) WO2019044114A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444131B2 (en) * 2019-08-05 2022-09-13 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052950A1 (ja) * 2022-09-05 2024-03-14 シャープディスプレイテクノロジー株式会社 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077526A (ja) * 2003-08-28 2005-03-24 Sony Corp 銀及び／又は銀合金を含む基板のフォトレジスト剥離液組成物、それを用いたパターンの製造方法ならびにそれを含む表示装置
JP2005215586A (ja) * 2004-02-02 2005-08-11 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838819B2 (en) * 2000-06-19 2005-01-04 Lg Electronics Inc. Full color organic EL display panel, manufacturing method thereof and driving circuit thereof
US7652291B2 (en) * 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR102387632B1 (ko) * 2015-09-24 2022-04-15 엘지디스플레이 주식회사 표시패널 및 이를 이용한 표시장치
CN106855767A (zh) * 2017-01-09 2017-06-16 京东方科技集团股份有限公司 一种触摸基板及触控显示装置
JP6938323B2 (ja) * 2017-10-13 2021-09-22 株式会社ジャパンディスプレイ 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077526A (ja) * 2003-08-28 2005-03-24 Sony Corp 銀及び／又は銀合金を含む基板のフォトレジスト剥離液組成物、それを用いたパターンの製造方法ならびにそれを含む表示装置
JP2005215586A (ja) * 2004-02-02 2005-08-11 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444131B2 (en) * 2019-08-05 2022-09-13 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US11450830B2 (en) 2022-09-20
US20200152905A1 (en) 2020-05-14
JP2019040113A (ja) 2019-03-14
JP6905421B2 (ja) 2021-07-21

Similar Documents

Publication Publication Date Title
KR101288427B1 (ko) 표시 기판 및 그 제조방법
US9012271B2 (en) Thin film transistor array substrate and method of manufacturing the same
JP6200320B2 (ja) 光源およびその光源を用いた表示装置
TWI611613B (zh) 有機發光裝置及該裝置的製造方法
JP2016062885A (ja) 表示装置およびその製造方法、ならびに電子機器
JP4203470B2 (ja) デュアルパネルタイプの有機電界発光素子及びその製造方法
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20160125883A (ko) 표시장치 및 그 제조 방법
KR20210040924A (ko) 유기발광표시장치 및 그의 제조방법
US20240164179A1 (en) Light-emitting substrate and manufacturing method thereof, and light-emitting apparatus
US11450830B2 (en) Semiconductor device and display device
US20220181396A1 (en) Electroluminescence Display Apparatus
US9035298B2 (en) Semiconductor device, TFT substrate, and method for manufacturing semiconductor device and TFT substrate
US20230422561A1 (en) Flexible Display Device and Method of Manufacturing the Same
KR20150067974A (ko) 유기전계 발광소자 및 이의 제조 방법
WO2019073680A1 (ja) 表示装置
KR102122401B1 (ko) 유기전계 발광소자 및 이의 제조 방법
CN113193003A (zh) 显示装置
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20220030492A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20090041871A (ko) 유기발광다이오드 표시장치 및 이의 제조 방법
JP2010118253A (ja) 有機ｅｌ装置の製造方法
JP2006154494A (ja) 表示装置及びその製造方法
KR102294626B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101096719B1 (ko) 유기 전계발광소자 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18850246

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18850246

Country of ref document: EP

Kind code of ref document: A1