JP2019040113A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2019040113A
JP2019040113A JP2017163113A JP2017163113A JP2019040113A JP 2019040113 A JP2019040113 A JP 2019040113A JP 2017163113 A JP2017163113 A JP 2017163113A JP 2017163113 A JP2017163113 A JP 2017163113A JP 2019040113 A JP2019040113 A JP 2019040113A
Authority
JP
Japan
Prior art keywords
electrodes
pixel
pixel electrode
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017163113A
Other languages
English (en)
Other versions
JP2019040113A5 (ja
JP6905421B2 (ja
Inventor
浩平 倉田
Kohei Kurata
浩平 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017163113A priority Critical patent/JP6905421B2/ja
Priority to PCT/JP2018/022550 priority patent/WO2019044114A1/ja
Publication of JP2019040113A publication Critical patent/JP2019040113A/ja
Priority to US16/747,045 priority patent/US11450830B2/en
Publication of JP2019040113A5 publication Critical patent/JP2019040113A5/ja
Application granted granted Critical
Publication of JP6905421B2 publication Critical patent/JP6905421B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/813Anodes characterised by their shape
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80515Anodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80518Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/341Short-circuit prevention
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】電極形成後のエッチング残渣に起因する表示装置の動作不良を防止すること。
【解決手段】表示装置は、複数の画素電極がマトリクス状に配置された画素領域20を有する表示装置であって、複数の画素電極は、画素領域のいずれか一辺に沿って位置する複数の第1画素電極132Aと、第1画素電極よりも前記領域の中央側に位置する複数の第2画素電極132Bとを含み、平面視において、第1画素電極と第2画素電極とは輪郭が異なり、平面視において、第1画素電極の輪郭は、ジグザグ状の辺31を有する。
【選択図】図4A

Description

本発明は、表示装置に関する。特に、発光素子として有機EL(エレクトロルミネセンス)素子を有する有機EL表示装置に関する。
近年、携帯端末などの表示画面に使用するディスプレイとして、有機EL表示装置が注目されている。有機EL表示装置は、液晶表示装置に比べてコントラスト特性及び視野角特性が良いといった利点を有する。そのため、液晶表示装置に代わるディスプレイとして、有機EL表示装置の開発が急がれている。
有機EL表示装置が備える有機EL素子は、アノード(陽極)とカソード(陰極)の間に、発光材料として有機EL材料を設けた構造を有する。有機EL素子は、アノードとカソードとを用いて有機EL材料に電圧をかけることにより発光する。現時点においては、カソード側から光を取り出す構造の有機EL素子が主流となっている。この場合、発光効率を高めるため、アノードには反射性の高い金属材料が用いられる。近年では、銀及び銀合金を反射電極として用いた有機EL表示装置が開発されている(例えば特許文献1)。
特開2005/77526号公報
銀及び銀合金は、反射率が高いという利点を有するものの、エッチングの制御が難しいという欠点がある。例えば、銀のイオン化傾向は小さいため、銀のエッチングには、強い酸化力を有するエッチング液を用いたウェットエッチング処理が用いられる。そのため、基板上の銀薄膜をウェットエッチング処理によりエッチングする場合は、他の材料への影響を考慮する必要がある。このような事情から、銀薄膜をエッチングする際には、エッチング処理の制御性を上げるために、基板を傾けた状態で基板上にエッチング液を流す方法が採用されている。
しかしながら、このような方法を用いた場合、銀のエッチング後に残渣(エッチングされずに残った銀の残留物)が発生する場合がある。例えば銀薄膜に対してウェットエッチング処理を施してアノード電極を形成する際、アノード電極間に残渣が発生すると、隣接するアノード電極が短絡するおそれがある。エッチング残渣を防ぐ対策として、銀薄膜が形成された基板を水平に保ち、エッチング液を基板上に長い時間保持することが考えられるが、前述のように、他の材料への影響を考慮すると望ましい方法とは言えない。したがって、基板を傾けた状態で基板上にエッチング液を流す方法を前提とした上で、エッチング残渣を低減する方法の開発が求められている。
本発明の課題の一つは、電極形成後のエッチング残渣に起因する表示装置の動作不良を防止することにある。
本発明の一実施形態における表示装置は、複数の電極がマトリクス状に配置された領域を有する表示装置である。この表示装置において、前記複数の電極は、前記領域のいずれか一辺に沿って位置する複数の第1電極と、前記複数の第1電極よりも前記領域の中央側に位置する複数の第2電極とを含み、平面視において、前記第1電極と前記第2電極とは輪郭が異なり、平面視において、前記複数の第1電極の輪郭は、ジグザグ状の辺又は凹凸を有する辺を含む。
第1実施形態の有機EL表示装置の構成を示す平面図である。 第1実施形態における画素の構成を示す断面図である。 第1実施形態における画素電極の構成を示す断面図である。 第1実施形態における画素領域の構成を示す平面図である。 第1実施形態における画素電極の形状を説明するための平面図である。 第1実施形態における画素電極とバンクの位置関係を示す平面図である。 第1実施形態の有機EL表示装置の製造工程を示す断面図である。 第1実施形態の有機EL表示装置の製造工程を示す断面図である。 第1実施形態における画素電極の形成工程を示す図である。 第1実施形態の有機EL表示装置の製造工程を示す断面図である。 第1実施形態の有機EL表示装置の製造工程を示す断面図である。 第2実施形態における画素領域の構成を示す平面図である。 第2実施形態における画素領域の構成を示す平面図である。 第3実施形態における画素電極の形状を説明するための図である。 第3実施形態における画素電極の形状を説明するための図である。 第3実施形態における画素電極の形状を説明するための図である。 第3実施形態における画素電極の形状を説明するための図である。 第4実施形態における画素電極の形状を説明するための図である。
以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
また、図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
また、本明細書および特許請求の範囲において、「上」及び「下」とは、基板における電気光学素子が形成される側の面(以下、単に「表面」という。)を基準とした相対的な位置関係を指す。例えば、本明細書では、基板の表面から遠ざかる方向を「上」と言い、基板の表面に近づく方向を「下」と言う。
「表示装置」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示装置という用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の
光学部材(例えば、偏光部材、バックライト、タッチパネル等)を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロルミネセンス(EL)層、エレクトロクロミック(EC)層、電気泳動層が含まれ得る。したがって、後述する実施形態について、表示装置として、有機EL層を含む有機EL表示装置を例示して説明するが、上述した他の電気光学層を含む表示装置への適用を排除するものではない。
(第1実施形態)
<表示装置の構成>
本実施形態では、表示装置として有機EL表示装置を例に挙げて説明する。有機EL表示装置は、電気光学素子として有機EL素子を用いた表示装置である。
図1は、第1実施形態の有機EL表示装置100の構成を示す平面図である。図1において、アレイ基板101は、支持基板(図示せず)の表面側に有機EL素子を含む複数の画素が形成された基板である。アレイ基板101は、アクティブマトリクス基板と呼ばれる場合もある。
アレイ基板101は、画素領域20及び周辺領域22を含む。画素領域20には、有機EL素子を含む画素20aが複数配置される。具体的には、画素20aは、図1に示されるD1方向(行方向)及びD2方向(列方向)に並び、全体としてマトリクス状に配置される。周辺領域22には、画素20aに信号を伝達する回路(例えば、シフトレジスタ回路など)が配置される。ただし、本実施形態において、周辺領域22にどのような回路要素が配置されるかについては、特に制限はない。なお、画素領域20には、実際に映像表示に寄与する画素だけでなく、映像表示に寄与しないダミー画素が設けられていてもよい。この場合、映像表示に寄与する画素が設けられた領域を表示領域と呼ぶ場合がある。
アレイ基板101は、周辺領域22の一部として端子領域24を含む。端子領域24には、複数の配線が集約され、それらの配線に対してフレキシブルプリント回路基板26が電気的に接続される。フレキシブルプリント回路基板26を介して外部装置から伝達された信号(例えば映像信号)は、端子領域24から延びる複数の配線を介して画素20aに伝達される。
本実施形態では、フレキシブルプリント回路基板26に対してICチップ等で構成される駆動回路28が実装されている。駆動回路28は、周辺領域22に配置されたシフトレジスタ回路等に対してスタートパルスなどの制御信号を送ったり、映像信号に対して所定の信号処理を施したりする役割を有する。ただし、駆動回路28は必須の構成ではなく、省略することも可能である。
次に、本実施形態における有機EL表示装置100の画素20aの構成について説明する。図1に示した画素20aは、実際には、RGBの3つ色に対応した3つの副画素(サブピクセル)で構成される。しかしながら、ここでは説明の便宜上、1つの副画素について説明する。
図2は、第1実施形態における画素20aの構成を示す断面図である。図2において、支持基板201上には、下地膜202を介して薄膜トランジスタ50が設けられている。本実施形態では、支持基板201としてガラス基板を用いるが、アクリル、ポリイミド等の樹脂材料で構成される基板を用いてもよい。下地膜202としては、酸化シリコン膜、窒化シリコン膜、又は酸化窒化シリコン膜などの無機絶縁膜を用いる。
薄膜トランジスタ50は、いわゆるトップゲート型の薄膜トランジスタである。しかし、これに限らず、どのようなタイプの薄膜トランジスタを設けてもよい。図2に示す薄膜トランジスタ50は、有機EL素子60に対して電流を供給する駆動用トランジスタとして機能する。また、本実施形態では、薄膜トランジスタ50として、Nチャネル型トランジスタを用いる。なお、薄膜トランジスタ50の構造は、公知の構造であるため、ここでの詳細な説明は省略する。
薄膜トランジスタ50には、保持容量55が接続される。保持容量55は、薄膜トランジスタ50を構成する、2つの導電膜とその間に設けられた絶縁膜とを利用して構成することができる。例えば、本実施形態の保持容量55は、薄膜トランジスタ50の活性層を構成する半導体層、ゲート絶縁膜、及び容量電極(ゲート電極と同時に形成される電極)を用いて形成することができる。ただし、保持容量55の構造は、これに限られるものではない。
薄膜トランジスタ50は、有機絶縁膜120で覆われている。有機絶縁膜120は、薄膜トランジスタ50の形状に起因する起伏を平坦化する平坦化膜として機能する。本実施形態では、有機絶縁膜120として、アクリル樹脂、ポリイミド樹脂などの樹脂材料を含む絶縁膜を用いる。
有機絶縁膜120には、開口部122が設けられる。開口部122は、酸化物導電膜124で覆われる。本実施形態では、酸化物導電膜124として、ITO(Indium Tin Oixde)、IZO(Indium Zinc Oixde)等の金属酸化物材料で構成される薄膜をパターン化したものを用いる。しかし、これに限らず、他の酸化物導電膜を用いてもよい。酸化物導電膜124は、開口部122によって露出した薄膜トランジスタ50の一部(具体的には、ソース電極)に接続されている。
さらに、有機絶縁膜120の上面には、酸化物導電膜124と同時に形成された酸化物導電膜を用いて保持容量57の下部電極126が形成されている。下部電極126は、有機EL素子60の下方に設けられている。後述するように、本実施形態の有機EL素子60は、上方に向かって光を出射する構成となっているため、有機EL素子60の下方の空間を利用して保持容量57を形成することが可能である。
なお、図2では図示を省略するが、酸化物導電膜124及び保持容量57の下部電極126の形成に用いた酸化物導電膜を、別の用途(例えば配線)として用いることも可能である。その際、配線として使用する酸化物導電膜の上に金属膜を重ねて配置することにより、配線抵抗を下げることもできる。金属酸化物で構成される酸化物導電膜は、金属膜に比べて抵抗が高いため、配線として用いる場合は、金属膜を重ねて全体の抵抗を下げることが好ましい。このとき、前述の酸化物導電膜124は、金属膜を形成する際に、薄膜トランジスタ50のソース電極をエッチングガスから保護する保護膜としても機能する。
酸化物導電膜124及び下部電極126の上には、無機絶縁膜128が設けられている。本実施形態では、無機絶縁膜128として、窒化シリコン膜を用いるが、これに限らず、酸化シリコン膜、酸化窒化シリコン膜などの他の無機絶縁膜を用いることもできる。無機絶縁膜128には、有機絶縁膜120を露出させる開口部130aが設けられている。開口部130aは、水抜き領域65として機能する。水抜き領域65は、有機絶縁膜120を形成した後の加熱工程により有機絶縁膜120から発生した水分等を外部に逃がす役割を果たす。
無機絶縁膜128の上には、画素電極132が設けられる。画素電極132は、無機絶縁膜128に設けられた開口部130bを介して酸化物導電膜124に接続される。すなわち、画素電極132は、酸化物導電膜124を介して薄膜トランジスタ50に接続される。また、画素電極132は、保持容量57の上部電極としても機能すると共に、有機EL素子60の陽極(アノード電極)としても機能する。
なお、前述のとおり、画素領域20には、複数の画素20aがマトリクス状に配置されるため、画素電極132もマトリクス状に複数配置される。本実施形態では、一部の画素電極132の輪郭を、他の画素電極132の輪郭と異ならせているが、この点についての詳細は、後述する。
本実施形態では、画素電極132として、酸化物導電膜で銀を含む層を挟んだ積層構造の導電膜を用いる。具体的には、図3に示されるように、画素電極132は、IZO層132a、銀層132b及びIZO層132cで構成される。ただし、IZO層132a、132cに代えてITO層を用いることも可能である。有機EL素子60から発した光が上方に出射するように構成するためには、画素電極132は、反射性を有する導電膜を含むことが望ましい。そのため、本実施形態では、画素電極132の一部に、反射率の高い銀又は銀合金を含む金属材料で構成された層を用いている。
また、本実施形態では、保持容量57の誘電体が他の絶縁膜に比べて誘電率の高い窒化シリコン膜であるため、大きな容量を確保しやすいという利点を有する。さらに、有機EL素子60の下方の空間を有効活用して配置することができるため、保持容量57の占有面積を大きく確保しやすいという利点を有する。
画素電極132は、その一部が、有機材料で構成されるバンク134に覆われている。具体的には、バンク134は、画素電極132の端部を覆うと共に、画素電極132の上面の一部を露出させる開口部136を有している。このようにして露出した画素電極132の上面の一部が、画素20aの実質的な発光領域となる。つまり、バンク134は、画素20aの発光領域を画定する役割を持つ。バンク134を構成する有機材料としては、感光性アクリル樹脂又はポリイミド樹脂等の樹脂材料を用いることができるが、これに限られるものではない。
画素電極132の上面のうちバンク134に重畳しない領域(すなわち、開口部136の内側の領域)には、有機EL層138が設けられる。本実施形態では、有機EL層138は、有機EL材料を蒸着法により成膜して形成する。有機EL層138は、少なくとも発光層(図示せず)を含み、その他に、電子注入層、電子輸送層、電子ブロッキング層、正孔注入層、正孔輸送層及び/又は正孔ブロッキング層を含むことができる。有機EL層138は、例えば赤色、青色、緑色のいずれかに発光する有機EL材料を用いることができる。
なお、本実施形態では、画素ごとに発光色の異なる発光層を設ける構成を例示するが、これに限るものではない。例えば、図示は省略するが、白色発光の有機EL層を複数の画素にわたって設けることができる。この場合、白色の光を各画素に設けたカラーフィルタでRGBの各色に分離する。また、電子注入層、電子輸送層、電子ブロッキング層、正孔注入層、正孔輸送層、正孔ブロッキング層といった機能層については、複数の画素にわたって設けられていてもよい。
有機EL層138の上には、アルカリ金属を含む導電膜で構成される共通電極140が設けられる。アルカリ金属としては、例えばマグネシウム(Mg)、リチウム(Li)などを用いることができる。本実施形態では、アルカリ金属を含む導電膜として、マグネシウムと銀の合金であるMgAg膜を用いる。共通電極140は、有機EL素子60の陰極(カソード電極)として機能する。また、共通電極140は、複数の画素にわたって設けられる。
有機EL層138からの出射光を上面側、つまり共通電極140側に取り出すトップエミッション型の表示装置とする場合、共通電極140には光に対する透過性が要求される。共通電極140として前述のアルカリ金属を含む導電膜を用いる場合、光に対する透過性を付与するために、共通電極140の膜厚を出射光が透過する程度に薄くする。具体的には、共通電極140の膜厚を10nm以上30nm以下とすることで光に対する透過性を付与することができる。
上述の画素電極132、有機EL層138及び共通電極140によって有機EL素子60が構成される。
共通電極140の上(つまり、有機EL素子60の上)には、封止膜142が設けられる。本実施形態の封止膜142は、下方から順に、無機材料で構成される第1封止膜142a、有機材料で構成される第2封止膜142b及び無機材料で構成される第3封止膜142cの三層で構成されている。これらの封止膜は、外部からの水分等の侵入を防ぎ、有機EL層138及び共通電極140の劣化を防ぐ役割を果たす。
本実施形態では、第1封止膜142a及び第3封止膜142cとして、窒化シリコン膜を用いる。しかし、これに限らず、窒化シリコン膜に代えて酸化シリコン膜や酸化窒化シリコン膜を用いてもよい。つまり、第1封止膜142aとしては、無機絶縁膜を用いることができる。無機絶縁膜としては、特にシリコン窒化物を含む絶縁膜を用いることが好ましい。
また、第2封止膜142bとして、樹脂材料で構成された有機絶縁膜を用いる。本実施形態では、第2封止膜142bとして樹脂材料で構成される有機絶縁膜を用いることにより、バンク134により形成された起伏を平坦化することができる。第1封止膜142aは、膜厚が1μm前後であるため、バンク134の傾斜面に沿って形成される。これに対し、第2封止膜142bは、10μm前後の膜厚で形成されるため、バンク134に設けられた開口部136等の段差を十分に埋めることが可能である。したがって、第2封止膜142bとして有機絶縁膜を用いることにより、第1封止膜142aの上面に生じた凹凸よりも、第2封止膜142bの上面に生じた凹凸を小さくすることができる。
<画素電極の構成>
前述のとおり、本実施形態では、一部の画素電極132の輪郭を、他の画素電極132の輪郭と異ならせている。その点について以下に説明する。
図4Aは、第1実施形態における画素領域20の構成を示す平面図である。具体的には、図1の画素領域20を構成する辺21a〜21dのうち辺21aの近傍を拡大した図に相当する。有機EL表示装置100の画素領域20には、平面視における輪郭が互いに異なる、二種類の画素電極が配置される。具体的には、複数の画素電極は、画素領域20を構成する辺21a〜21dのいずれか一辺に沿って位置する複数の第1画素電極132Aと、複数の第1画素電極132Aよりも画素領域20の中央側(図4AにおいてD1方向における下側)に位置する複数の第2画素電極132Bとを含む。
第1画素電極132Aは、平面視における輪郭の一部にジグザグ状の辺31を有する。本実施形態において、ジグザグ状の辺31は、D1方向に沿って設けられている。第1画素電極132Aは、ジグザグ状に加工された辺31同士がD2方向において互いに向かい合う構成を有する。なお、第1画素電極132Aの輪郭のうち、第1方向と交差する第2方向に沿った辺32は、直線状の辺となっている。しかし、辺32は、直線状である必要はなく、任意の形状であってもよい。
第2画素電極132Bは、平面視における輪郭がいずれも直線状の辺で構成される。具体的には、D1方向に沿った辺33及びD2方向に沿った辺34のいずれもが直線状の辺となっている。ただし、辺33及び辺34は、直線状である必要はなく、任意の形状であっても構わない。
ここで、図4Aに示した第1画素電極132Aは、画素領域20の最外周に位置する。つまり、複数の第1画素電極132Aの辺32の一方が、図1に示した画素領域20の各辺21a〜21dのうち、辺21aを構成している。なお、本実施形態では、第1画素電極132Aは、画素領域20の辺21aのみに沿って配置されており、辺21b〜21dに沿って配置されていない。ただし、第1画素電極132Aは、画素領域20の少なくともいずれか一辺に配置されていればよく、第1画素電極132Aは他の辺(例えば辺21b〜21d)に沿って配置されていてもよい。本実施形態では、第1画素電極132Aは、画素電極132を形成する際、エッチング液が流れる最も上流側に位置している。この点については後述する。
本実施形態における複数の画素電極132は、それぞれが副画素を構成している。例えば、図4Aにおいて、副画素35a〜35dは、それぞれ赤色、緑色、青色、白色の4色に対応する画素として機能する。そして、これらの副画素35a〜35dが組み合わさって主画素(メインピクセル)35として機能する。本実施形態では、画素領域20の最外周の副画素を第1画素電極132Aとしているため、1つの主画素35の中に第1画素電極132Aと第2画素電極132Bとが混在する。しかし、これに限らず、画素領域20の最外周から2行目までを第1画素電極132Aとし、主画素単位で輪郭の異なる画素電極を配置する構成としてもよい。また、画素を構成する副画素の内訳については、上記に限定するものではない。
図4Bは、第1実施形態における画素電極132の形状を説明するための平面図である。図4Bに示されるように、第1画素電極132Aは、ジグザグ形状の辺31を有し、それらが互いに向かい合っている。そのため、隣り合う2つの第1画素電極132Aの間隙は、第1の間隙W1と第1の間隙W1よりも狭い第2の関係W2とを有する。また、本実施形態では、ジグザグ形状の辺31が、画素領域20の一辺(第1画素電極132Aが配置される辺)に向かって突出する突出部36を含む構成となっている。
このような構成は、いずれも画素電極をウェットエッチングにより形成する際の残渣を低減するための工夫である。後述するように、画素電極を形成する際には、処理対象の基板を傾けた状態で所定の方向からエッチング液を基板表面に対して流す。図4Bの場合を例に挙げると、D1方向に沿って、上方から下方に向かってエッチング液が流れる。したがって、流れるエッチング液を、隣り合う2つの第1画素電極132Aの間隙に出来るだけ長く留まらせるために、第1画素電極132Aの辺31はジグザグ形状となっているのである。しかも、ジグザグ形状の辺31が、エッチング液の流れる方向に向かって突出する突出部36を含むため、隣り合う2つの第1画素電極132Aの間隙に、エッチング液を滞留させるポケットを形成することができる。
これに対し、第2画素電極132Bは、辺33が直線状になっている。そのため、隣り合う2つの第2画素電極132Bの間隙W3は一定である。なお、本実施形態では、間隙W1とW3が等しくなるように設計されている。すなわち、間隙W2は、間隙W3よりも狭い。このように、本実施形態では、隣り合う2つの第1画素電極132Aの間隙が、隣り合う2つの第2画素電極132Bの間隙よりも狭い部分を有する構造となっている。隣り合う2つの第1画素電極132Aの間に、幅の狭い領域が存在することにより、エッチング液が長く滞留できる構造となっている。
なお、本実施形態では、図4A及び図4Bに示されるように、隣り合う2つの第1画素電極132Aの間隙と、隣り合う2つの第2画素電極132Bの間隙とは一直線上に位置する。つまり、画素電極を形成する際のエッチング液は、銀又は銀合金を含む層をエッチングしながら、図4A及び図4BのD1方向に沿って上流側から下流側に向かって直線状に流れる。
また、図4A及び図4Bに示したように、本実施形態では、第1画素電極132Aの一辺をジグザグ状に加工するが、このような形状は、画素電極としての機能には何ら影響を与えない。図5は、第1実施形態における画素電極132とバンク134の位置関係を示す平面図である。バンク134は、画素電極132の上面の一部を露出するように画素電極132の縁を覆って設けられる。そのため、第1画素電極132A及び第2画素電極132Bのうち、バンク134によって覆われていない部分(すなわち、第1開口部136A及び第2開口部136B)が実効的なアノードとして機能する。
第1開口部136A及び第2開口部136Bは、図5に示されるように、平面視においていずれも形状(すなわち輪郭)が等しい。本実施形態では、バンク134に第1開口部136A及び第2開口部136Bを形成する際、第1画素電極132A及び第2画素電極132Bの縁が第1開口部136A及び第2開口部136Bの輪郭に重ならないように設計している。つまり、第1開口部136Aの輪郭は、第1画素電極132Aにおけるジグザグ状の辺31とは重ならない。そのため、第1開口部136A及び第2開口部136Bの輪郭は、第1画素電極132A及び第2画素電極132Bの形状に依存することなく、同じ輪郭とすることができる。勿論、これは一例に過ぎず、第1開口部136A及び第2開口部136Bの輪郭は、異なる形状であってもよい。
また、本実施形態では、辺31がジグザグ状である例を示して説明したが、これに限られるものではない。例えば、ジグザグ状でなくとも凹凸状の辺であれば、上述したエッチング液を滞留させる効果を得ることができる。
第1画素電極132Aの一辺をジグザグ状とすることで、厳密には、第1画素電極132Aと第2画素電極132Bとで面積が異なる。電気的制御に着目すると、この面積の違いによって、画素電極自身が持つ容量値の違いが生ずるため、充電又は放電の時の時定数がわずかに異なる場合がある。この影響を最小限とするため、第2画素電極132Bに対して、第1画素電極132Aの面積は±5%以下、より好ましくは±3%以下となるように辺31の形状を決めることが好ましい。
<有機EL表示装置の製造方法>
次に、本実施形態の有機EL表示装置100の製造方法について説明する。図6、図7、図9及び図10は、第1実施形態の有機EL表示装置100の製造工程を示す断面図である。図8は、第1実施形態における画素電極132の形成工程を示す図である。
まず、図6に示されるように、支持基板201上に薄膜トランジスタ50及び保持容量55を形成する。薄膜トランジスタ50及び保持容量55の形成方法は、特に限定されず、公知の方法で形成することができる。支持基板201として、本実施形態ではガラス基板を用いるが、他の絶縁基板を用いてもよい。
なお、支持基板201として、樹脂材料で構成されるフレキシブル基板を用いる場合は、ガラス基板等の支持基板上にポリイミド等の樹脂膜を形成し、その樹脂膜の上に薄膜トランジスタ50及び保持容量55を形成する。そして、最終的に、図2に示した第1封止膜142a、第2封止膜142b及び第3封止膜142cを形成した後に支持基板から樹脂膜を剥離すればよい。
本実施形態では、支持基板201上に下地膜202を設け、その上に半導体膜50aを形成する。次に、半導体膜50aを覆うゲート絶縁膜50bを形成する。ゲート絶縁膜50bを形成したら、ゲート絶縁膜50b上の、半導体膜50aと重畳する領域にゲート電極50cを形成する。さらに、ゲート電極50cの形成と同時に、保持容量55の一部を構成する容量電極50dを形成する。
次に、ゲート電極50c及び容量電極50dを覆う絶縁膜50eを形成し、その後、絶縁膜50eに形成されたコンタクトホール(図示せず)を介して半導体膜50aに接続されるソース電極50f及びドレイン電極50gを形成する。このとき、ソース電極50fは、平面視において容量電極50dと重なるように形成される。こうして、支持基板201上に、薄膜トランジスタ50及び保持容量55が形成される。
次に、図7に示されるように、薄膜トランジスタ50及び保持容量55を形成した後、有機絶縁膜120を形成する。本実施形態では、有機絶縁膜120を構成する材料として、ポジ型の感光性を有するアクリル樹脂材料を用いる。より詳細には、有機絶縁膜120を構成するアクリル樹脂材料を塗布した後、フォトリソグラフィにより開口部122を形成する領域を選択的に感光させてパターニングを行い、不要なアクリル樹脂材料を除去する。これにより、エッチング処理を行うことなく、開口部122を有する有機絶縁膜120を形成することができる。なお、図7に示されるように、開口部122は、薄膜トランジスタ50の一部(具体的にはソース電極50f)を露出させるように形成される。
次に、開口部122を形成した後、開口部122を覆ってITO等の金属酸化物材料で構成される酸化物導電膜124及び保持容量57の下部電極126を形成する。酸化物導電膜124及び下部電極126は、有機絶縁膜120を覆って形成されたITO等の酸化物導電膜をフォトリソグラフィによりパターン化して形成する。このとき、酸化物導電膜124は、薄膜トランジスタ50のソース電極50fに対して電気的に接続される。下部電極126は、後に有機EL素子60が形成される領域に設けられる。
次に、酸化物導電膜124及び下部電極126を形成した後、無機絶縁膜128を形成する。本実施形態では、無機絶縁膜128として、窒化シリコン膜を形成する。また、無機絶縁膜128には、有機絶縁膜120の一部を露出させる開口部130aと、酸化物導電膜124の一部を露出させる開口部130bとが形成される。なお、無機絶縁膜128は、有機絶縁膜120から発生する水分が有機EL素子60に影響を与えることを防ぐ保護膜として機能すると共に、保持容量57を構成する誘電体としても機能する。
無機絶縁膜128に対して開口部130a及び開口部130bを形成した後、無機絶縁膜128の上に導電膜41を形成する。導電膜41は、図3に示したIZO薄膜132a、銀薄膜132b及びIZO薄膜132cで構成される積層構造を有する。つまり、導電膜41は、後述するエッチング処理により画素電極132を構成する。
次に、導電膜41の上にレジストマスク42を設ける。その後、導電膜41に対してウェットエッチング処理を施し、画素電極132を形成する。導電膜41は、イオン化傾向の低い銀を含む薄膜を有するため、ウェットエッチング処理に用いるエッチング液としては、強い酸化力をもつ溶液を用いる。具体的には、本実施形態では、混酸を用いて導電膜41のエッチング処理を行う。ここでいう混酸とは、濃硫酸と濃硝酸を3:1の体積比で混合した液体を指す。なお、本実施形態では、混酸を例示したが、混酸にシュウ酸を混合した液体を用いたり他のエッチング液を用いたりしてもよい。
このとき、図8に示されるように、導電膜41のウェットエッチング処理は、支持基板201を斜めに傾けた状態で行われる。具体的には、本実施形態のウェットエッチング処理では、導電膜41が形成された支持基板201を、水平面44に対して角度θをなすように斜めに保持する。そして、支持基板201を斜めに保持した状態で、D1方向に沿って上方から下方に向かってエッチング液を流す方法が採用されている。図8の場合、エッチング液は、二点鎖線で示される矢印45に沿って上方から下方に流れる。以後の説明においては、D1方向における位置を説明する際に、エッチング液の「上流側」又は「下流側」と表現する場合がある。
なお、通常、表示装置を支持基板上に形成する際、大型の支持基板を用いて複数の表示装置を同時に形成する。図8の場合、支持基板201の上には、複数のデバイス形成領域46が設けられており、それぞれに、図7に示した導電膜41及びレジストマスク42が形成されている。したがって、図8の構成によれば、支持基板201の上のすべてのデバイス形成領域46に形成された導電膜41に対して、一括してウェットエッチング処理を施すことができる。
図8において、上流側から流れるエッチング液は、まず各デバイス形成領域46に形成された導電膜41を上流側からエッチングする。画素領域20以外の領域には、画素電極132を形成する必要がないため、レジストマスク42が配置されていない。そのため、画素領域20以外の領域では、導電膜41は消失する。
これに対し、エッチング処理が画素領域20に到達すると、レジストマスク42の形状に沿って導電膜41がエッチングされることにより、所定の形状の画素電極132が形成される。ここで、画素領域20のうちエッチング液の上流側に位置する辺の近傍では、エッチング液が速やかに下方に通過してしまうため、画素電極132を形成したときに銀薄膜132bの残渣が残りやすい。そこで、本実施形態では、画素領域20を構成する各辺のうち、エッチング液が流れる上流側に位置する辺に沿って、図4A及び図4Bに示したジグザグ形状の辺31を有する第1画素電極132Aを形成する。
図4A及び図4Bを用いて説明したように、第1画素電極132Aの辺31はジグザグ形状になっているため、隣り合う2つの第1画素電極132Aの間隙には、エッチング液が滞留しやすい。特に、本実施形態では、ジグザグ形状の辺31が、エッチング液の流れる方向に向かって突出する突出部36を含んでいる。これにより、隣り合う2つの第1画素電極132Aの間隙には、エッチング液を滞留させるポケットが形成され、より効率よくエッチング液を滞留させることができる。
このように、本実施形態では、エッチング液が流れる上流側に位置する第1画素電極132Aにジグザグ形状の辺31が形成されるため、エッチング液を向かい合う辺31の間に滞留させることができ、銀薄膜132bの残渣を除去することができる。なお、本実施形態では、最も上流側の1行目に第1画素電極132Aを形成する例を示したが、複数行にわたって第1画素電極132Aを形成してもよい。また、画素領域20の最外周がダミー画素である場合は、ダミー画素に含まれる電極(画素電極に相当する電極)が第1画素電極132Aの役割を果たしても良い。
第1画素電極132Aが形成された後は、エッチング液がさらに下方へと流れ、エッチング処理が進行する。エッチング処理の進行に伴い、上流側から徐々に導電膜41がエッチングされ、順次第2画素電極132Bが形成される。なお、画素領域20のうちエッチング液の上流側に位置する辺の近傍では、エッチング液が速やかに下方に通過してしまう傾向がある。しかしながら、ある程度画素領域20の中央側にエッチング液が進むと、エッチング液の進行が遅くなるため、第1画素電極132Aのようにジグザグ形状の辺31を有していなくてもおおきな問題とはならない。
以上のプロセスを経て、図9に示されるように、画素電極132が形成される。画素電極132は、開口部130bの内側で酸化物導電膜124と電気的に接続される。換言すれば、画素電極132は、酸化物導電膜124を介して薄膜トランジスタ50と電気的に接続される。
このとき、開口部130aの内側において、有機絶縁膜120が露出した領域は、図2に示した水抜き領域65として機能する。つまり、開口部130aを形成した以降に加熱処理があった場合に、有機絶縁膜120の内部で蒸発した水分は、水抜き領域65を介して外部に放出される。
また、画素電極132を形成することにより、下部電極126、無機絶縁膜128及び画素電極132で構成される保持容量57が形成される。本実施形態において、図示は省略するが、保持容量57は、Nチャネル型トランジスタで構成された薄膜トランジスタ50のゲート電極50cとソース電極50fとの間に配置される。すなわち、保持容量57の一方の電極である下部電極126は、ゲート電極50cに接続される。また、保持容量57の他方の電極である画素電極132は、ソース電極50fに接続される。
次に、画素電極132を形成した後、図10に示されるように、樹脂材料で構成されるバンク134を形成する。本実施形態では、バンク134を構成する材料として、感光性のアクリル樹脂材料を用いる。バンク134は、画素電極132の外縁を覆うと共に、画素電極132の上面を露出させるようにパターニングされる。このパターニングにより形成される開口部136は、画素電極132の上面に、有機EL素子60として機能する領域(発光領域)を画定する。
バンク134を形成したら、次に、有機EL層138及び共通電極140を形成する。本実施形態では、有機EL層138及び共通電極140の形成に蒸着法を用い、画素ごとに分けて形成する例を示すが、これに限られるものではない。例えば、発光層以外の電子輸送層又は正孔輸送層などの機能層については、複数の画素に対して共通に設けてもよい。本実施形態において使用し得る有機EL層138については特に制限はなく、公知の材料を用いることが可能である。
本実施形態では、共通電極140としてマグネシウムと銀とを含む合金で構成された導電膜(MgAg膜)を用いる。このようなアルカリ金属を含む導電膜は、有機EL層138と同様に水分等に弱い。そのため、有機EL層138の蒸着と共通電極140の蒸着は、大気開放せずに行うことが望ましい。この場合、真空を維持したまま連続的に蒸着処理を行うことが好ましいが、これに限らず、窒素雰囲気等の不活性雰囲気を維持したままに連続的に蒸着処理を行うことも有効である。
この時点において、バンク134に設けられた開口部136の内側には、画素電極132、有機EL層138及び共通電極140で構成される有機EL素子60が形成される。
次に、窒化シリコン膜で構成される第1封止膜142a、樹脂材料で構成される第2封止膜142b、及び窒化シリコン膜で構成される第3封止膜142cをこの順に積層して図2に示した構造を得る。このとき、第2封止膜142bは、バンク134に形成された開口部136に起因する起伏を平坦化することができる。
さらに、パーティクル等の異物が共通電極140の上に存在していたとしても、第2封止膜142bによって起伏を平坦化できるため、第2封止膜142bの上に形成される第3封止膜142cが異物の影響で剥がれたりカバレッジ不良を起こしたりする可能性を低減することができる。
(第2実施形態)
本実施形態では、画素領域20における第1画素電極132Aの配置を第1実施形態とは異ならせた例について説明する。なお、本実施形態では、第1実施形態の有機EL表示装置100と共通する部分には、同一の符号を付して説明を省略することがある。
第1実施形態では、画素領域20の各辺のうち、エッチング液が流れる上流側に位置する辺に沿って1行分だけ第1画素電極132Aを配置する例を示した。すなわち、第1実施形態では、図4Aに示されるように、第1画素電極132Aが、画素領域20の最外周に位置する例を示した。これに対し、本実施形態では、画素領域20の最外周だけでなく、画素領域20の中央側にも第1画素電極132Aを配置する例を示す。
図11Aは、第2実施形態における画素領域20の構成を示す平面図である。図11Aに示されるように、本実施形態では、画素領域20の最外周から複数行を第1画素電極132Aで構成している。具体的には、画素領域20の最外周から3行目までを第1画素電極132Aで構成しているが、これに限られるものではない。
本実施形態では、画素電極132を形成する際、複数行の第1画素電極132Aによってエッチング液が滞留する。つまり、画素領域20の各辺のうちエッチング液の上流側に位置する一辺の近傍に、第1実施形態の構成よりも長い時間エッチング液を滞留させることが可能である。そのため、画素電極132を構成する銀薄膜132bのエッチング残渣をより低減することが可能である。
なお、本実施形態では、画素領域20の最外周から3行目までを第1画素電極132Aで構成する例を示したが、これに限らず、2行以上の画素電極132を第1画素電極132Aで構成することができる。勿論、画素領域20に配置するすべての画素電極132を第1画素電極132Aで構成することも可能である。
また、本実施形態の変形例として、画素電極132の輪郭を、主画素35を単位として異ならせることも可能である。ここで、図11Bは、第2実施形態における画素領域20の構成を示す平面図である。図11Bでは、画素領域20の最外周から2行目までを第1画素電極132Aで構成し、最外周から3行目以降を第2画素電極132Bで構成している。すなわち、画素電極132の輪郭を、主画素35を単位として異ならせた構成となっている。したがって、図11Bの例によれば、画素領域20の最外周から4行目までを第1画素電極132Aで構成し、最外周から5行目以降を第2画素電極132Bで構成することも可能である。
(第3実施形態)
本実施形態では、平面視における第1画素電極の形状(輪郭)を第1実施形態とは異ならせた例について説明する。なお、本実施形態では、第1実施形態の有機EL表示装置100と共通する部分には、同一の符号を付して説明を省略することがある。
図12A〜図12Dは、第3実施形態における画素電極の形状(輪郭)を説明するための図である。なお、図12A〜図12Dでは、説明の便宜上、4つの副画素についてのみ説明するが、画素領域20には、さらに多くの副画素を有する。また、画素領域20の最外周に位置する画素電極のみを第1画素電極とした例を示すが、第2実施形態のように、任意の位置の画素電極を第1画素電極としてもよい。
図12Aにおいて、第1画素電極132A−1は、ジグザグ形状の辺31aを有する。辺31aは、図4A及び図4Bに示した辺31に比べて、より鋭角な突出部36aを有している。そのため、図12Aの上方から流れてくるエッチング液をより長く辺31aの近傍に滞留させることができる。
図12Bにおいて、第1画素電極132A−2は、ジグザグ形状の辺31bを有する。辺31bは、図4A及び図4Bに示した辺31に比べて、鈍角な突出部36bを有している。このような形状であっても隣り合う第1画素電極132A−2の間隙には、異なる幅の間隙が形成されるため、エッチング液を滞留させることが可能である。
図12Cにおいて、第1画素電極132A−3は、波形状の辺31cを有する。このような形状であっても隣り合う第1画素電極132A−3の間隙には、異なる幅の間隙が形成されるため、エッチング液を滞留させることが可能である。
図12Dにおいて、第1画素電極132A−4は、矩形状の辺31dを有する。このような形状であっても隣り合う第1画素電極132A−4の間隙には、異なる幅の間隙が形成されるため、エッチング液を滞留させることが可能である。また、矩形の凹部に当たる部分36dはエッチング液が溜まるポケットとして機能するため、より長くエッチング液を辺31dの近傍に滞留させることができる。
(第4実施形態)
本実施形態では、平面視における第1画素電極の形状(輪郭)を第1実施形態及び第3実施形態とは異ならせた例について説明する。なお、本実施形態では、第1実施形態の有機EL表示装置100と共通する部分には、同一の符号を付して説明を省略することがある。
図13は、第4実施形態における画素電極の形状(輪郭)を説明するための図である。なお、図12A〜図12Dでは、説明の便宜上、4つの副画素についてのみ説明するが、画素領域20には、さらに多くの副画素を有する。また、画素領域20の最外周に位置する画素電極のみを第1画素電極とした例を示すが、第2実施形態のように、任意の位置の画素電極を第1画素電極としてもよい。
図13において、第1画素電極132A−5は、曲線状の辺31eを有する。具体的には、辺31eは、エッチング液が流れてくる方向に向かって凹部を形成する。そのため、D1方向において上方から流れてきたエッチング液は、辺31eの近傍に溜まる。したがって、辺31eの近傍における銀薄膜132bのエッチング残渣を防ぐことができる。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述した各実施形態では、本発明の実施形態として、画素電極の形状を例に挙げて説明したが、銀又は銀合金を含む薄膜のように、エッチング残渣が残りやすい特長を有する電極を備えた表示装置全般に適用可能である。すなわち、本発明は、複数の電極がマトリクス状に配置された領域を有する表示装置に対して適用することができる。
また、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
20…画素領域、20a…画素、21a〜21d…辺、22…周辺領域、24…端子領域、26…フレキシブルプリント回路基板、28…駆動回路、31a〜31e…辺、35…主画素、35a〜35d…副画素、36a、36b、36d…突出部、41…導電膜、42…レジストマスク、44…水平面、45…矢印、46…デバイス形成領域、50…薄膜トランジスタ、50a…半導体膜、50b…ゲート絶縁膜、50c…ゲート電極、50d…容量電極、50e…絶縁膜、50f…ソース電極、50g…ドレイン電極、55、57…保持容量、60…有機EL素子、65…水抜き領域、100…表示装置、101…アレイ基板、120…有機絶縁膜、122…開口部、124…酸化物導電膜、126…下部電極、128…無機絶縁膜、130a、130b…開口部、132…画素電極、132a…IZO薄膜、132b…銀薄膜、132c…IZO薄膜、132A、132A−1、132A−2、132A−3、132A−4、132A−5…第1画素電極、132B…第2画素電極、134…バンク、136…開口部、136A…第1開口部、136B…第2開口部、138…有機EL層、140…共通電極、142…封止膜、142a…第1封止膜、142b…第2封止膜、142c…第3封止膜、201…支持基板、202…下地膜

Claims (12)

  1. 複数の電極がマトリクス状に配置された領域を有する表示装置であって、
    前記複数の電極は、前記領域のいずれか一辺に沿って位置する複数の第1電極と、前記複数の第1電極よりも前記領域の中央側に位置する複数の第2電極とを含み、
    平面視において、前記第1電極と前記第2電極とは輪郭が異なり、
    平面視において、前記複数の第1電極の輪郭は、ジグザグ状の辺又は凹凸を有する辺を含む、
    表示装置。
  2. 前記複数の第1電極の内の隣り合う2つの第1電極の間隙は、第1の間隙と、前記第1の間隙よりも狭い第2の間隙とを有する、
    請求項1に記載の表示装置。
  3. 前記複数の第1電極の内の隣り合う2つの第1電極の間隙は、前記複数の第2電極の内の隣り合う2つの第2電極の間隙よりも狭い部分を有する、
    請求項1に記載の表示装置。
  4. 前記複数の第1電極の内の隣り合う2つの第1電極の間隙と、前記複数の第2電極の内の隣り合う2つの第2電極の間隙とが一直線上に位置する、
    請求項1に記載の表示装置。
  5. 前記複数の第1電極は、前記領域の最外周に位置する、
    請求項1に記載の表示装置。
  6. 前記領域は、画素領域であり、
    前記複数の電極は、複数の画素電極であり、
    前記複数の第1電極及び前記複数の第2電極は、それぞれ複数の第1画素電極及び複数の第2画素電極である、
    請求項1に記載の表示装置。
  7. 前記複数の画素電極の端部を覆うと共に、前記複数の画素電極の各々の上面を露出させる開口を有するバンクをさらに有し、
    平面視において、前記開口の輪郭は、前記ジグザグ状の辺又は前記凹凸を有する辺とは重ならない、
    請求項6に記載の表示装置。
  8. 前記複数の画素電極の端部を覆うと共に、前記複数の画素電極の各々の上面を露出させる開口を有するバンクをさらに有し、
    前記第1画素電極の上に形成される前記開口と、前記第2画素電極の上に形成される前記開口の形状が等しい、請求項6に記載の表示装置。
  9. 前記複数の画素電極は、それぞれ副画素を構成する画素電極であり、
    1つの主画素は、複数の前記副画素により構成され、
    複数の前記主画素の内のいずれかは、前記第1画素電極及び前記第2画素電極を含む、請求項6に記載の表示装置。
  10. 前記複数の電極は、銀又は銀合金を含む金属材料で構成される、
    請求項1に記載の表示装置。
  11. 前記複数の第1電極の輪郭のうち第1方向に沿った辺は、前記ジグザグ状の辺又は前記凹凸を有する辺であり、
    前記複数の第1電極の輪郭のうち前記第1方向と交差する第2方向に沿った辺は、直線状の辺である、
    請求項1に記載の表示装置。
  12. 前記ジグザグ状の辺又は前記凹凸を有する辺は、前記一辺に向かって突出する突出部を含む、請求項1に記載の表示装置。
JP2017163113A 2017-08-28 2017-08-28 表示装置 Active JP6905421B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017163113A JP6905421B2 (ja) 2017-08-28 2017-08-28 表示装置
PCT/JP2018/022550 WO2019044114A1 (ja) 2017-08-28 2018-06-13 表示装置
US16/747,045 US11450830B2 (en) 2017-08-28 2020-01-20 Semiconductor device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017163113A JP6905421B2 (ja) 2017-08-28 2017-08-28 表示装置

Publications (3)

Publication Number Publication Date
JP2019040113A true JP2019040113A (ja) 2019-03-14
JP2019040113A5 JP2019040113A5 (ja) 2020-09-24
JP6905421B2 JP6905421B2 (ja) 2021-07-21

Family

ID=65527309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017163113A Active JP6905421B2 (ja) 2017-08-28 2017-08-28 表示装置

Country Status (3)

Country Link
US (1) US11450830B2 (ja)
JP (1) JP6905421B2 (ja)
WO (1) WO2019044114A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052950A1 (ja) * 2022-09-05 2024-03-14 シャープディスプレイテクノロジー株式会社 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210018588A (ko) * 2019-08-05 2021-02-18 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077526A (ja) * 2003-08-28 2005-03-24 Sony Corp 銀及び/又は銀合金を含む基板のフォトレジスト剥離液組成物、それを用いたパターンの製造方法ならびにそれを含む表示装置
JP2005215586A (ja) * 2004-02-02 2005-08-11 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838819B2 (en) * 2000-06-19 2005-01-04 Lg Electronics Inc. Full color organic EL display panel, manufacturing method thereof and driving circuit thereof
US7652291B2 (en) * 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR102387632B1 (ko) * 2015-09-24 2022-04-15 엘지디스플레이 주식회사 표시패널 및 이를 이용한 표시장치
CN106855767A (zh) * 2017-01-09 2017-06-16 京东方科技集团股份有限公司 一种触摸基板及触控显示装置
JP6938323B2 (ja) * 2017-10-13 2021-09-22 株式会社ジャパンディスプレイ 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077526A (ja) * 2003-08-28 2005-03-24 Sony Corp 銀及び/又は銀合金を含む基板のフォトレジスト剥離液組成物、それを用いたパターンの製造方法ならびにそれを含む表示装置
JP2005215586A (ja) * 2004-02-02 2005-08-11 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024052950A1 (ja) * 2022-09-05 2024-03-14 シャープディスプレイテクノロジー株式会社 表示装置

Also Published As

Publication number Publication date
JP6905421B2 (ja) 2021-07-21
US20200152905A1 (en) 2020-05-14
US11450830B2 (en) 2022-09-20
WO2019044114A1 (ja) 2019-03-07

Similar Documents

Publication Publication Date Title
KR101288427B1 (ko) 표시 기판 및 그 제조방법
JP6211873B2 (ja) 有機el表示装置及び有機el表示装置の製造方法
US8410484B2 (en) Flat display device with a dummy pixel integrally formed in a peripheral region
JP4139346B2 (ja) 平板表示装置及びその製造方法
US7439539B2 (en) Flat panel display device and fabricating method thereof
US9515129B2 (en) Organic light emitting display apparatus and manufacturing method thereof
US9012271B2 (en) Thin film transistor array substrate and method of manufacturing the same
US9244313B2 (en) Display device
CN210467844U (zh) 显示面板和显示装置
WO2021016945A1 (zh) 显示基板和显示装置
KR20150125207A (ko) 유기 발광 표시 장치 및 이의 제조 방법
JP6223070B2 (ja) 有機el表示装置及び有機el表示装置の製造方法
US11276740B2 (en) Semiconductor device and display device
US11450830B2 (en) Semiconductor device and display device
JP5241966B2 (ja) 半導体装置、tft基板、ならびに半導体装置およびtft基板の製造方法
US20230422561A1 (en) Flexible Display Device and Method of Manufacturing the Same
KR102122401B1 (ko) 유기전계 발광소자 및 이의 제조 방법
JP2018116769A (ja) 表示装置
KR20140052450A (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP2001142097A (ja) 液晶表示装置とその製造方法
CN111788865A (zh) 有机el显示装置
US20240090272A1 (en) Method of manufacturing display device and mother substrate
EP4207969A1 (en) Display device
JP2018113138A (ja) 表示装置
KR102544941B1 (ko) 유기발광표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210625

R150 Certificate of patent or registration of utility model

Ref document number: 6905421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150