KR20210045838A - 금속 함유막 식각액 조성물 및 이를 이용한 집적회로 소자의 제조 방법 - Google Patents

금속 함유막 식각액 조성물 및 이를 이용한 집적회로 소자의 제조 방법 Download PDF

Info

Publication number
KR20210045838A
KR20210045838A KR1020190129330A KR20190129330A KR20210045838A KR 20210045838 A KR20210045838 A KR 20210045838A KR 1020190129330 A KR1020190129330 A KR 1020190129330A KR 20190129330 A KR20190129330 A KR 20190129330A KR 20210045838 A KR20210045838 A KR 20210045838A
Authority
KR
South Korea
Prior art keywords
metal
etching
layer
etchant composition
amine compound
Prior art date
Application number
KR1020190129330A
Other languages
English (en)
Inventor
송기훈
윤효중
김민정
백종욱
오정민
이효산
Original Assignee
삼성전자주식회사
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 동우 화인켐 주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190129330A priority Critical patent/KR20210045838A/ko
Priority to US16/946,495 priority patent/US11427759B2/en
Publication of KR20210045838A publication Critical patent/KR20210045838A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속 함유막 식각액 조성물은 과산화수소(H2O2), 인산계 화합물, 고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함한다. 집적회로 소자를 제조하기 위하여 금속 질화막 및 금속막을 포함하는 도전성 구조물을 건식 식각하여 도전 패턴 중간 생성물을 형성한 후, 상기 금속 질화막 및 상기 금속막 중 상기 금속 질화막의 식각 선택비가 더 큰 조건의 식각 분위기를 이용하여 상기 도전 패턴 중간 생성물을 습식 식각한다. 상기 식각 분위기는 과산화수소(H2O2), 인산계 화합물, 고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함하는 식각액 조성물을 포함한다.

Description

금속 함유막 식각액 조성물 및 이를 이용한 집적회로 소자의 제조 방법 {Etchant composition for metal-containing layer and method of manufacturing integrated circuit device using the etchant composition}
본 발명의 기술적 사상은 식각액 조성물 및 집적회로 소자의 제조 방법에 관한 것으로, 특히 금속 함유막을 식각하기 위한 식각액 조성물 및 집적회로 소자의 제조 방법에 관한 것이다.
집적회로 소자의 다운-스케일링(down-scaling)이 급속도로 진행됨에 따라 임계 치수(critical dimension)가 급격하게 감소하고 있으며, 집적회로 소자의 구현에 필요한 금속 배선 패턴들의 폭이 점차 감소하고, 아스펙트 비(aspect ratio)가 점자 증가하고 있다. 따라서, 금속 배선 패턴들을 원하는 설계에 따라 정확하게 구현하기 위한 공정 난이도가 높아지고 있다. 또한, 주변의 절연막들에는 악영향을 미치지 않도록 금속 함유막에 대한 식각 선택비를 증가시키면서 금속 배선 패턴들의 식각 균일성을 확보할 수 있는 식각액 조성물과, 이를 이용한 집적회로 소자의 제조 공정의 최적화를 위한 기술 개발이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 금속 함유막과 절연막이 동시에 식각 분위기에 노출된 상태에서 금속 함유막을 식각할 때, 주변의 절연막들에는 악영향을 미치지 않고 금속 함유막을 높은 식각 선택비로 식각할 수 있으며, 폭이 비교적 좁고 아스펙트 비가 비교적 큰 금속 배선 패턴들에 대하여 균일한 식각율을 제공할 수 있는 식각액 조성물을 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 집적회로 소자의 다운-스케일링에 따라 금속 배선 패턴들의 폭이 점차 감소하고, 아스펙트 비가 증가되어도 주변의 절연막들에는 악영향을 미치지 않고 금속 함유막을 높은 식각 선택비로 식각할 수 있으며, 폭이 비교적 좁고 아스펙트 비가 비교적 큰 금속 배선 패턴들에 대하여 균일한 식각율을 제공할 수 있고, 금속 함유막의 식각 후 린스 및 건조 공정 중에 패턴 쓰러짐(leaning), 또는 원하지 않는 화학 반응이 일어나는 등의 문제를 방지함으로써 안정적인 공정을 수행할 수 있는 집적회로 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 금속 함유막 식각액 조성물은 과산화수소(H2O2), 인산계 화합물, 고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 금속 함유막 식각액 조성물은 과산화수소수(H2O2·nH2O), 인산계 화합물, 및 고리 내에 2 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물을 포함한다.
본 발명의 기술적 사상에 의한 또 다른 양태에 따른 금속 함유막 식각액 조성물은 조성물의 총 중량을 기준으로 0.1 중량% 내지 20 중량%인 순도 31 %의 과산화수소수, 조성물의 총 중량을 기준으로 70 중량% 내지 99 중량%인 순도 85%의 인산, 및 조성물의 총 중량을 기준으로 0.01 중량% 내지 10 중량%의 헤테로고리형 유기 아민 화합물을 포함하고, 상기 헤테로고리형 유기 아민 화합물은 고리 내에 적어도 1 개의 질소 원자를 포함하는 6원 헤테로고리형 유기 3차 아민 화합물이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서는 기판 상에 절연막을 형성한다. 상기 절연막 상에 금속 질화막 및 금속막을 포함하는 도전성 구조물을 형성한다. 상기 도전성 구조물 중 일부를 식각하여 상기 금속 질화막의 잔류 부분과 상기 금속막의 잔류 부분으로 이루어지는 도전 패턴을 형성한다. 상기 도전 패턴을 형성하기 위하여, 상기 금속 질화막 및 상기 금속막 중 상기 금속막의 식각 선택비가 더 큰 조건의 제1 식각 분위기를 이용하여 상기 도전성 구조물을 건식 식각하여 도전 패턴 중간 생성물을 형성하고, 상기 금속 질화막 및 상기 금속막 중 상기 금속 질화막의 식각 선택비가 더 큰 조건의 제2 식각 분위기를 이용하여 상기 도전 패턴 중간 생성물을 습식 식각한다. 상기 제2 식각 분위기는 과산화수소(H2O2), 인산계 화합물, 고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함하는 식각액 조성물을 포함한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 집적회로 소자의 제조 방법에서는 기판 상에 복수의 비트 라인과 상기 복수의 비트 라인을 덮는 복수의 절연 구조물을 포함하는 복수의 비트 라인 구조물을 형성한다. 상기 복수의 비트 라인 구조물 각각의 사이에 복수의 콘택 플러그를 형성한다. 상기 복수의 비트 라인 구조물 및 상기 복수의 콘택 플러그를 차례로 덮는 금속 질화막 및 금속막을 포함하는 도전성 구조물을 형성한다. 상기 도전성 구조물 중 일부를 식각하여, 상기 금속 질화막의 잔류 부분과 상기 금속막의 잔류 부분으로 이루어지고 상기 복수의 콘택 플러그 각각에 하나씩 연결되는 복수의 도전성 랜딩 패드를 형성한다. 상기 도전성 랜딩 패드를 형성하기 위하여, 상기 금속 질화막 및 상기 금속막 중 상기 금속막의 식각 선택비가 더 큰 조건의 제1 식각 분위기를 이용하여 상기 도전성 구조물을 건식 식각하고, 상기 금속 질화막 및 상기 금속막 중 상기 금속 질화막의 식각 선택비가 더 큰 조건의 제2 식각 분위기를 이용하여 상기 복수의 절연 구조물이 노출되도록 상기 도전성 구조물을 습식 식각한다. 상기 제2 식각 분위기는 과산화수소(H2O2), 인산계 화합물, 고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함하는 식각액 조성물을 포함한다.
본 발명의 기술적 사상에 의한 또 다른 양태에 따른 집적회로 소자의 제조 방법에서는 기판에 워드 라인 트렌치를 형성한다. 상기 워드 라인 트렌치 내에 게이트 유전막을 형성한다. 상기 워드 라인 트렌치 내에서 상기 게이트 유전막을 차례로 덮는 금속 질화막 및 금속막을 포함하는 도전성 구조물을 형성한다. 상기 도전성 구조물 중 일부를 식각하여, 상기 워드 라인 트렌치 내에 상기 금속 질화막의 잔류 부분과 상기 금속막의 잔류 부분으로 이루어지는 워드 라인을 형성한다. 상기 워드 라인을 형성하기 위하여, 상기 금속 질화막 및 상기 금속막 중 상기 금속막의 식각 선택비가 더 큰 조건의 제1 식각 분위기를 이용하여 상기 도전성 구조물을 건식 식각하고, 상기 금속 질화막 및 상기 금속막 중 상기 금속 질화막의 식각 선택비가 더 큰 조건의 제2 식각 분위기를 이용하여 상기 게이트 유전막이 노출되도록 상기 도전성 구조물을 습식 식각한다. 상기 제2 식각 분위기는 과산화수소(H2O2), 인산계 화합물, 고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함하는 식각액 조성물을 포함한다.
본 발명의 기술적 사상에 의한 금속 함유막 식각액 조성물은 금속 함유막과 절연막이 동시에 식각 분위기에 노출된 상태에서 금속 함유막을 식각할 때, 주변의 절연막들에는 악영향을 미치지 않고 금속 함유막을 높은 식각 선택비로 식각할 수 있으며, 폭이 비교적 좁고 아스펙트 비가 비교적 큰 금속 배선 패턴들에 대하여 균일한 식각율을 제공할 수 있다.
본 발명의 기술적 사상에 의한 집적회로 소자의 제조 방법에 따르면, 폭이 비교적 좁고 아스펙트 비가 비교적 큰 금속 배선 패턴들에 대하여 균일한 식각율을 제공할 수 있으며, 금속 함유막의 식각 후 린스 및 건조 공정 중에 패턴 쓰러짐 또는 원하지 않는 화학 반응이 일어나는 등의 문제를 방지하여 생산성을 향상시킬 수 있다.
도 1a 내지 도 1e는 본 발명의 기술적 사상에 의한 일 실시예에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 집적회로 소자 제조 방법에 의해 얻어질 수 있는 집적회로 소자의 셀 어레이 영역의 주요 구성들을 설명하기 위한 개략적인 평면 레이아웃이다.
도 3a 내지 도 3i는 도 2에 예시한 집적회로 소자의 예시적인 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 4a 내지 도 4g는 도 2에 예시한 집적회로 소자의 다른 예시적인 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물은 과산화수소(H2O2), 인산계 화합물, 고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함할 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물은 기판 상의 TiN 막 및 W 막을 선택적으로 식각하기 위하여 사용될 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물 내에서 과산화수소(H2O2)는 TiN 막 및 W 막을 산화하여 식각하는 역할을 수행할 수 있다. 상기 과산화수소는 상기 금속 함유막 식각액 조성물의 총 중량을 기준으로 약 0.03 중량% 내지 약 7 중량%의 함량으로 포함될 수 있다. 상기 금속 함유막 식각액 조성물 내에서 과산화수소(H2O2)가 약 0.03 중량% 미만으로 포함되는 경우, TiN 막 및 W 막 각각의 산화 속도 및 식각 속도가 느려질 수 있고, 약 7 중량%를 초과하는 경우 TiN 막 및 W 막 각각의 식각 속도가 과도하게 커져서 식각 선택비 조절에 어려움이 있을 수 있다.
예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물에서 과산화수소(H2O2)는 물로 희석된 과산화수소수(H2O2·nH2O)로서 포함될 수 있다. 이 경우, 상기 금속 함유막 식각액 조성물 내에 별도의 물을 포함하지 않을 수 있다. 상기 금속 함유막 식각액 조성물 내에 포함된 과산화수소수(H2O2·nH2O)에서 과산화수소(H2O2)의 순도는 31 %일 수 있다. 상기 금속 함유막 식각액 조성물 내에 포함된 과산화수소수(H2O2·nH2O)는 TiN 막 및 W 막을 산화하여 식각하는 역할을 수행할 수 있다. 상기 과산화수소수는 상기 금속 함유막 식각액 조성물의 총 중량을 기준으로 약 0.1 중량% 내지 약 20 중량%의 함량으로 포함될 수 있다. 상기 금속 함유막 식각액 조성물 내에서 과산화수소수(H2O2·nH2O)가 약 0.1 중량% 미만으로 포함되는 경우, TiN 막 및 W 막 각각의 산화 속도 및 식각 속도가 느려질 수 있고, 약 20 중량%를 초과하는 경우 TiN 막 및 W 막 각각의 식각 속도가 과도하게 커져서 식각 선택비 조절에 어려움이 있을 수 있다.
예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물 내에서 상기 인산계 화합물은 무기 인산으로 이루어질 수 있다. 예를 들면, 상기 인산계 화합물은 인산(H3PO4), 피로인산(H4P2O7), 폴리인산, 또는 이들의 조합으로 이루어질 수 있다. 상기 폴리인산은 적어도 2 개의 인산기가 연속적으로 결합된 인산염 화합물로서, 예를 들면, 트리폴리인산(H5P3O10) 및 테트라폴리인산(H6P4O13) 중에서 선택될 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물 내에서 상기 인산계 화합물은 상기 금속 함유막 식각액 조성물의 pH를 조절하는 역할을 할 수 있다. 또한, 상기 인산계 화합물은 식각 대상인 TiN 막의 용해 속도를 향상시켜 식각 선택비를 조절하는 역할을 할 수 있다. 상기 인산계 화합물은 상기 금속 함유막 식각액 조성물의 총 중량을 기준으로 약 60 중량% 내지 약 85 중량%의 함량으로 포함될 수 있다. 상기 금속 함유막 식각액 조성물 내에서 상기 인산계 화합물의 함량이 약 60 중량% 미만이면 TiN 막의 식각 속도가 느려질 수 있으며, 약 85 중량%를 초과하는 경우 상기 금속 함유막 식각액 조성물 내에 포함된 헤테로고리형 유기 아민 화합물이 용해되는데 어려움이 있을 수 있다.
예시적인 실시예들에서, 상기 인산계 화합물로서 상기 금속 함유막 식각액 조성물 내에 순도 85 %인 인산이 포함될 수 있다. 이 경우, 순도 85 %인 인산은 상기 금속 함유막 식각액 조성물 내에서 상기 금속 함유막 식각액 조성물의 총 중량을 기준으로 약 70 중량% 내지 약 99 중량%의 함량으로 포함될 수 있다. 상기 금속 함유막 식각액 조성물 내에서 상기 순도 85 %인 인산의 함량이 약 70 중량% 미만이면 TiN 막의 식각 속도가 느려질 수 있으며, 약 99 중량%를 초과하는 경우 상기 금속 함유막 식각액 조성물 내에 포함된 헤테로고리형 유기 아민 화합물이 용해되는데 어려움이 있을 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물 내에 포함되는 헤테로고리형 유기 아민 화합물은 고리 내에 적어도 1 개의 질소 원자를 포함할 수 있다. 예를 들면, 상기 헤테로고리형 유기 아민 화합물은 피페라진(piperazine), 피페라진 유도체, 피페리딘(piperidine), 피페리딘 유도체, 모르폴린(morpholine), 모르폴린 유도체, 피라진(pyrazine), 피라진 유도체, 또는 이들의 조합으로 이루어질 수 있다.
예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물 내에 포함되는 헤테로고리형 유기 아민 화합물은 고리 내에 2 개의 헤테로 원자를 포함하는 6원 헤테로고리형 유기 3차 아민 화합물일 수 있다. 상기 2 개의 헤테로 원자는 적어도 1 개의 질소 원자를 포함할 수 있다. 이 경우, 상기 헤테로고리형 유기 아민 화합물은 피페라진, 피페라진 유도체, 모르폴린, 모르폴린 유도체, 피라진, 피라진 유도체, 또는 이들의 조합으로 이루어질 수 있다.
예시적인 실시예들에서, 상기 헤테로고리형 유기 아민 화합물은 다음 화학식 I로 표시될 수 있다.
[화학식 I]
Figure pat00001
화학식 I에서,
R1 및 R2는 각각 -(CH2)2- 또는 -(CR'H)2- 이고, 여기서 R'은 수소 원자 또는 C1-C2의 알킬이고,
R3 및 R4는 각각 독립적으로 수소 원자, C1-C4의 알킬, C1-C4의 히드록시 알킬, 또는 C1-C4의 아미노 알킬이고, R3 및 R4 중 적어도 하나는 생략 가능하고,
X는 N, O, 또는 C이고, R1 및 R2와 함께 6원의 헤테로고리형 유기 아민 화합물을 형성할 수 있다.
예시적인 실시예들에서, 상기 헤테로고리형 유기 아민 화합물은 고리 내에 2 개의 헤테로 원자를 포함하고, 화학식 I에서 X는 N 및 O 중에서 선택될 수 있다.
화학식 I로 표시되고 고리 내에 2 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물의 예로서, 피페라진, 모르폴린, 4-(2-히드록시에틸)모르폴린, 1-(2-히드록시에틸)피페라진, 1-(2-아미노에틸)피페라진 등을 들 수 있으나, 이들에 한정되는 것은 아니다.
본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물 내에서 상기 헤테로고리형 유기 아민 화합물은 W 막의 식각을 억제하여 식각 선택비를 조절하는 역할을 수행할 수 있다. 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물 내에서 상기 헤테로고리형 유기 아민 화합물은 상기 금속 함유막 식각액 조성물의 총 중량을 기준으로 약 0.01 중량% 내지 약 10 중량%의 함량으로 포함될 수 있다. 금속 함유막 식각액 조성물 내에서 상기 헤테로고리형 유기 아민 화합물의 함량이 약 0.01 중량% 미만이면, W 막의 식각 속도 조절에 문제가 발생될 수 있고, 약 10 중량%를 초과하는 경우 상기 헤테로고리형 유기 아민 화합물이 용해되지 않는 문제가 발생될 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물은 상기 금속 함유막 식각액 조성물의 총 중량이 100 중량%로 되도록 잔량의 물을 더 포함할 수 있다. 상기 물은 DIW(deionized water)일 수 있다. 본 명세서에서 사용되는 용어 "잔량"은 상기 금속 함유막 식각액 조성물 내에 포함되는 과산화수소(H2O2), 인산계 화합물, 및 헤테로고리형 유기 아민 화합물 각각의 함량에 따라 가변적인 양이 될 수 있다. 예를 들면, 상기 금속 함유막 식각액 조성물 내에서 물의 함량은 상기 금속 함유막 식각액 조성물 내에 포함되는 과산화수소(H2O2), 인산계 화합물, 및 헤테로고리형 유기 아민 화합물 각각의 함량을 제외한 나머지 양을 의미한다.
예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물은 상기 금속 함유막 식각액 조성물 내에 포함되는 과산화수소(H2O2), 인산계 화합물, 및 헤테로고리형 유기 아민 화합물 각각의 역할을 저해하지 않는 범위 내에서 식각 증진제, 계면 활성제, 소포제 등과 같은 첨가제를 더 포함할 수 있다.
예시적인 실시예들에서, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물은 황산을 포함하지 않는다. 따라서, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물을 사용하여 기판 상에 형성된 피식각막을 식각한 결과물을 린스 및 건조할 때 물과 IPA(isopropyl alcohol)를 혼용하는 경우에도, 상기 피식각막을 식각한 결과물 또는 그 주변에는 황산이 잔류하지 않으므로, IPA를 이용하는 린스 및 건조 공정시 황산과 IPA와의 사이의 원하지 않는 반응에 의한 발열 반응을 방지할 수 있으며, 따라서 발열 반응에 의한 공정 불량 또는 기판 상에 남아 있는 구조물들의 손상을 방지할 수 있다. 따라서, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물을 사용하여 기판 상에 형성된 피식각막을 식각한 후, 식각 결과물을 린스 및 건조할 때 물의 사용을 줄이고 비교적 표면 장력이 작은 IPA 사용량을 증가시킬 수 있다.
예를 들면, 린스 공정시 물 사용이 증가되는 경우 기판 상에 남아 있는 비교적 높은 아스펙트 비를 가지는 패턴들의 쓰러짐(leaning)과 같은 문제가 야기될 수 있다. 특히, 배선 구조물 형성 공정시에는 린스 공정시 물 사용량이 증가하면 비교적 큰 아스펙트 비를 가지는 배선 패턴들의 쓰러짐 현상이 야기될 수 있으며 그 결과 인접한 배선 패턴들간의 원하지 않는 단락이 발생하거나 배선 구조물에 저항이 증가하여 집적회로 소자의 성능이 저하될 수 있다. 그러나, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물은 황산을 포함하지 않으므로, 상기 금속 함유막 식각액 조성물을 사용하는 식각 공정 후 린스 및 건조를 위하여 물 사용량을 최소화하고 비교적 표면 장력이 작은 IPA 사용량을 증가시킬 수 있다. 따라서, 배선 구조물 형성 공정시 배선 패턴의 쓰러짐 현상을 억제할 수 있으며, 그 결과 배선 패턴들간의 원하지 않는 단락 발생, 또는 배선 구조물에 저항 증가로 인한 집적회로 소자의 성능 저하를 방지할 수 있다.
또한, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물은 기판 상에서 TiN 막 및 W 막과 함께 상기 금속 함유막 식각액 조성물에 노출되는 절연막의 식각을 방지할 수 있다. 따라서, 상기 금속 함유막 식각액 조성물에 동시에 노출되는 절연막의 식각을 방지하면서 TiN 막 및 W 막을 선택적으로 식각할 수 있다.
다음에, 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 대하여 상세히 설명한다.
도 1a 내지 도 1e는 본 발명의 기술적 사상에 의한 일 실시예에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1a를 참조하면, 기판(110) 상에 하부 구조물(120)을 형성하고, 하부 구조물(120) 위에 홀(124H)을 포함하는 절연막(124)을 형성한다.
기판(110)은 Si 또는 Ge와 같은 반도체, 또는 SiGe, SiC, GaAs, InAs, 또는 InP와 같은 화합물 반도체를 포함할 수 있다. 기판(110)은 도전 영역(도시 생략)을 포함할 수 있다. 상기 도전 영역은 불순물이 도핑된 웰(well), 또는 불순물이 도핑된 구조물, 또는 도전층을 포함할 수 있다. 하부 구조물(120)은 실리콘 산화막, 실리콘 질화막, 또는 이들의 조합으로 이루어지는 절연막으로 이루어질 수 있다. 다른 일부 실시예들에서, 하부 구조물(120)은 다양한 도전 영역들, 예를 들면 배선층, 콘택 플러그, 트랜지스터 등과, 이들을 상호 절연시키는 절연 패턴들을 포함할 수 있다. 절연막(124)은 실리콘 함유 절연막으로 이루어질 수 있다. 예를 들면, 절연막(124)은 실리콘 산화물, 실리콘 질화물, SiOC, SiON, SiOCN, 또는 이들의 조합으로 이루어질 수 있다.
도 1b를 참조하면, 도 1a의 결과물에서 절연막(124)의 홀(124H)을 채우며 절연막(124)의 상면을 덮는 도전성 구조물(130)을 형성한다. 도전성 구조물(130)은 홀(124H)의 내벽 및 절연막(124)의 상면을 컨포멀하게 덮는 금속 질화막(132)과, 금속 질화막(132) 위에서 홀(124H)을 채우며 절연막(124)의 상면을 덮는 금속막(134)을 포함할 수 있다. 예시적인 실시예들에서, 금속 질화막(132)은 TiN 막으로 이루어지고, 금속막(134)은 W 막으로 이루어질 수 있으나, 이들에 한정되는 것은 아니다.
도 1c를 참조하면, 금속 질화막(132) 및 금속막(134) 중 금속막(134)의 식각 선택비가 더 큰 조건의 제1 식각 분위기(140)를 이용하여 도전성 구조물(130)을 이방성 건식 식각하여 도전성 구조물(130) 중 일부를 제거하여 도전 패턴 중간 생성물(130A)을 형성한다.
제1 식각 분위기(140)는 불소 계열 가스, 염소 계열 가스, 또는 이들의 조합을 포함하는 식각 가스를 포함할 수 있다. 상기 불소 계열 가스는 CF4, CF2Cl2, CF3Br, C2F6 , C4F6, C4F8, C5F8, CHF3, CH2F2, 또는 이들의 조합으로 이루어질 수 있다. 상기 염소 계열 가스는 Cl2, CCl4, BCl3, 또는 이들의 조합으로 이루어질 수 있다. 제1 식각 분위기(140)는 산소 함유 가스를 더 포함할 수 있다. 상기 산소 함유 가스는 O2 가스 또는 O2 플라즈마를 포함할 수 있다. 예시적인 실시예들에서, 제1 식각 분위기(140)는 O2 및 CF4의 혼합 가스, O2, CF4, 및 HBr의 혼합 가스, 또는 상기 혼합 가스들의 조합을 포함할 수 있다. 다른 예시적인 실시예들에서, 제1 식각 분위기(140)는 Cl2, CCl4, BCl3 또는 이들의 조합에 B 또는 BCl3가 첨가된 혼합 가스를 포함할 수 있다. 예들 들면, 제1 식각 분위기(140)는 Cl2, O2, 및 BCl3의 혼합 가스를 포함할 수 있다.
제1 식각 분위기(140)를 이용하여 도전성 구조물(130)을 건식 식각한 후 남아 있는 도전 패턴 중간 생성물(130A)에서, 금속막(134)의 상면보다 높은 레벨에서 절연막(124)의 표면 위에 금속 질화막(132)의 일부가 노출되어 있을 수 있다.
도 1d를 참조하면, 도 1c의 결과물에서, 도전 패턴 중간 생성물(130A)을 구성하는 금속 질화막(132) 및 금속막(134) 중 금속 질화막(132)의 식각 선택비가 더 큰 조건의 제2 식각 분위기(150)를 이용하여 도전 패턴 중간 생성물(130A)을 습식 식각하여 금속 질화막(132)의 잔류 부분과 금속막(134)의 잔류 부분으로 이루어지는 도전 패턴(130B)을 형성한다. 도전 패턴(130B)에 포함된 금속막(134)의 상면 레벨은 도 1c의 결과물의 도전 패턴 중간 생성물(130A)에 포함된 금속막(134)의 상면 레벨보다 더 낮을 수 있다.
제2 식각 분위기(150)는 상술한 바와 같은 본 발명의 기술적 사상에 의한 식각액 조성물로 이루어질 수 있다. 상기 식각액 조성물을 포함하는 제2 식각 분위기(150)를 이용하여 도전 패턴 중간 생성물(130A)을 습식 식각하는 데 있어서, 상기 식각액 조성물의 온도는 약 50 ℃ 내지 약 80 ℃일 수 있다.
본 발명의 기술적 사상에 의한 식각액 조성물을 이용하여 도 1c의 결과물에서 도전 패턴 중간 생성물(130A)을 식각한 결과, 금속 질화막(132) 중 금속막(134)의 상면보다 높은 레벨에서 절연막(124)의 표면 위에 남아 있던 부분들이 제거되고, 금속 질화막(132) 및 금속막(134) 각각의 상면 레벨이 대략 동일하게 될 수 있다. 제2 식각 분위기(150)를 이용하여 도 1c의 결과물에서 도전 패턴 중간 생성물(130A)을 식각하는 동안, 절연막(124), 금속 질화막(132), 및 금속막(134)이 제2 식각 분위기(150)를 구성하는 본 발명의 기술적 사상에 의한 식각액 조성물에 동시에 노출될 수 있으며, 절연막(124)의 상기 식각액 조성물에 의해 실질적으로 식각되지 않을 수 있다. 여기서, 절연막(124)이 실질적으로 식각되지 않는다는 것은 절연막(124) 및 금속 질화막(132)이 동일한 두께를 가지는 조건 하에서 절연막(124)의 식각량이 0(zero)이거나, 절연막(124)의 식각량이 금속 질화막(132)의 식각량의 약 0.01 부피% 이하인 것을 의미한다. 따라서, 본 발명의 기술적 사상에 의한 식각액 조성물을 이용하여 도 1c의 결과물에서 도전 패턴 중간 생성물(130A)을 식각하는 동안, 절연막(124)은 제2 식각 분위기(150)에 의해 식각되거나 소모되지 않고 물리적 손상 없이 절연 특성을 유지할 수 있다.
도 1e를 참조하면, 도 1d의 결과물을 물로 린스한 후, IPA(160)를 이용하여 건조한다. 도 1d의 결과물을 물로 린스한 후 IPA(160)를 이용하여 건조하는 동안, 물로 린스된 도 1d의 결과물 또는 그 주변에 상기 식각액 조성물의 잔류물이 남아 있는 경우에도 상기 식각액 조성물의 잔류물과 IPA(160)와의 사이의 원하지 않는 반응에 의한 발열 반응을 방지할 수 있으며, 상기 발열 반응에 의한 공정 불량 또는 기판(110) 상에 남아 있는 구조물들의 손상을 방지할 수 있다. 따라서, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물을 사용하여 기판(110) 상의 도전 패턴 중간 생성물(130A)을 구성하는 금속 질화막(132) 및 금속막(134)을 식각한 후, 식각 결과물을 린스 및 건조할 때 물의 사용을 줄이고 비교적 표면 장력이 작은 IPA(160) 사용량을 증가하여 건조 공정을 효과적으로 수행할 수 있다.
도 2는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 집적회로 소자 제조 방법에 의해 얻어질 수 있는 집적회로 소자(200)의 셀 어레이 영역(MCA)의 주요 구성들을 설명하기 위한 개략적인 평면 레이아웃이다.
도 2를 참조하면, 셀 어레이 영역(MCA)은 복수의 활성 영역(AC)을 포함할 수 있다. 복수의 활성 영역(AC)은 각각 X 방향 및 Y 방향에 대하여 사선 방향으로 장축을 가지도록 배치될 수 있다. 복수의 워드 라인(WL)이 복수의 활성 영역(AC)을 가로질러 X 방향을 따라 상호 평행하게 연장될 수 있다. 복수의 워드 라인(WL) 위에는 복수의 비트 라인(BL)이 Y 방향을 따라 상호 평행하게 연장될 수 있다. 복수의 비트 라인(BL)은 다이렉트 콘택(DC)을 통해 복수의 활성 영역(AC)에 연결될 수 있다. 복수의 비트 라인(BL) 중 상호 인접한 2 개의 비트 라인(BL) 사이에 복수의 베리드 콘택(BC)이 형성될 수 있다. 복수의 베리드 콘택(BC)은 X 방향 및 Y 방향을 따라 일렬로 배열될 수 있다. 복수의 베리드 콘택(BC) 위에는 복수의 도전성 랜딩 패드(LP)가 형성될 수 있다. 복수의 베리드 콘택(BC) 및 복수의 도전성 랜딩 패드(LP)는 복수의 비트 라인(BL)의 상부에 형성되는 커패시터의 하부 전극(도시 생략)을 활성 영역(AC)에 연결시키는 역할을 할 수 있다. 복수의 도전성 랜딩 패드(LP)는 각각 베리드 콘택(BC)과 일부 오버랩되도록 배치될 수 있다.
도 3a 내지 도 3i는 도 2에 예시한 집적회로 소자(200)의 예시적인 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 3a 내지 도 3i에는 도 2의 A - A' 선 단면을 따르는 일부 영역의 단면 구성이 예시되어 있다.
도 3a를 참조하면, 기판(210) 상에 하부 구조물(ST2)을 형성한다.
기판(210)에는 소자 분리용 트렌치(T1)가 형성되고, 소자 분리용 트렌치(T1) 내에는 소자분리막(212)이 형성될 수 있다. 소자분리막(212)에 의해 기판(210)에 복수의 활성 영역(AC)이 정의될 수 있다. 기판(210)은 실리콘, 예를 들면 단결정 실리콘, 다결정 실리콘, 또는 비정질 실리콘을 포함할 수 있다. 기판(210)은 불순물이 도핑된 웰을 포함할 수 있다. 소자분리막(212)은 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있다.
하부 구조물(ST2)은 기판(210) 상에 형성된 버퍼막(222)과, 버퍼막(222) 위에 형성된 복수의 비트 라인 구조물(BS1)을 포함할 수 있다. 복수의 비트 라인 구조물(BS1)은 복수의 비트 라인(BL)과, 복수의 비트 라인(BL)을 덮는 복수의 절연 캡핑 라인(CL)과, 복수의 비트 라인(BL) 및 복수의 절연 캡핑 라인(CL)의 측벽들을 덮는 복수의 절연 스페이서(252)를 포함할 수 있다. 복수의 절연 캡핑 라인(CL) 및 복수의 절연 스페이서(252)는 복수의 절연 구조물(IN2)을 구성할 수 있다.
버퍼막(222)은 제1 절연막(222A) 및 제2 절연막(222B)을 포함할 수 있다. 제1 절연막(222A) 및 제2 절연막(222B)은 각각 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있다. 기판(210) 상의 복수의 다이렉트 콘택홀(DCH) 내에 복수의 다이렉트 콘택(DC)이 형성될 수 있다. 복수의 다이렉트 콘택(DC)은 복수의 활성 영역(AC)에 연결될 수 있다. 복수의 다이렉트 콘택(DC)은 Si, Ge, W, WN, Co, Ni, Al, Mo, Ru, Ti, TiN, Ta, TaN, Cu, 또는 이들의 조합으로 이루어질 수 있다.
복수의 비트 라인(BL)은 복수의 다이렉트 콘택(DC) 위에서 Y 방향을 따라 길게 연장될 수 있다. 복수의 비트 라인(BL)은 각각 다이렉트 콘택(DC)을 통해 활성 영역(AC)에 연결될 수 있다. 복수의 비트 라인(BL)은 각각 기판(210) 상에 차례로 적층된 하부 도전 패턴(230B), 중간 도전 패턴(232B), 및 상부 도전 패턴(234B)을 포함할 수 있다. 하부 도전 패턴(230B)은 도핑된 폴리실리콘으로 이루어지고, 중간 도전 패턴(232B)은 TiN, TiSiN, 또는 이들의 조합으로 이루어지고, 상부 도전 패턴(234B)은 W으로 이루어질 수 있다.
복수의 절연 캡핑 라인(CL)은 하부 절연 캡핑 패턴(236A), 절연 박막 패턴(244A), 및 상부 절연 캡핑 패턴(250A)을 포함할 수 있다. 하부 절연 캡핑 패턴(236A), 절연 박막 패턴(244A), 및 상부 절연 캡핑 패턴(250A)은 각각 실리콘 질화막으로 이루어질 수 있다. 복수의 절연 스페이서(252)는 복수의 비트 라인(BL)과 평행하게 Y 방향으로 길게 연장될 수 있다. 복수의 절연 스페이서(252)는 실리콘 산화막, 실리콘 질화막, 또는 이들의 조합으로 이루어질 수 있다. 복수의 절연 스페이서(252)는 다이렉트 콘택(DC) 주변에서 다이렉트 콘택홀(DCH)을 채울 수 있다. 복수의 절연 스페이서(252)로 덮인 복수의 비트 라인(BL) 각각의 사이에 라인 공간(LS)이 남을 수 있다.
도 3b를 참조하면, 복수의 비트 라인(BL) 각각의 사이에 복수의 절연 펜스(도시 생략)를 형성하여 라인 공간(LS)을 복수의 콘택 공간(CS1)으로 분리한다. 상기 복수의 절연 펜스를 형성하는 동안 수반되는 식각 분위기에 상부 절연 캡핑 패턴(250A) 및 절연 스페이서(252)가 노출되어 이들의 높이가 낮아질 수 있다. 그 후, 복수의 콘택 공간(CS1)을 통해 노출되는 구조물들의 일부를 제거하여, 복수의 비트 라인(BL) 각각의 사이에서 기판(210)의 활성 영역(AC)을 노출시키는 복수의 리세스 공간(RS)을 형성한다. 상기 복수의 절연 펜스는 실리콘 질화막으로 이루어질 수 있다.
도 3c를 참조하면, 복수의 비트 라인(BL) 각각의 사이에서 복수의 리세스 공간(RS)을 채우면서 복수의 비트 라인(BL) 각각의 사이의 콘택 공간(CS1)의 일부를 채우는 복수의 도전성 플러그(256)와, 도전성 플러그(256)의 상면을 덮는 금속 실리사이드막(258)을 형성한다. 도전성 플러그(256)는 도핑된 폴리실리콘으로 이루어질 수 있다. 금속 실리사이드막(258)은 코발트 실리사이드, 니켈 실리사이드, 또는 망간 실리사이드로 이루어질 수 있다.
도 3d를 참조하면, 도 3c의 결과물의 노출된 표면들을 덮는 도전성 구조물(260)을 형성한다. 도전성 구조물(260)은 금속 질화막(262) 및 금속막(264)을 포함할 수 있다. 금속 질화막(262)은 TiN 막으로 이루어지고, 금속막(264)은 W 막으로 이루어질 수 있다.
도 3e를 참조하면, 도 3d의 결과물 상에 마스크 패턴(M1)을 형성한다. 마스크 패턴(M1)은 도전성 구조물(260)의 상면을 노출시키는 홀(266H)을 가질 수 있다. 마스크 패턴(M1)은 서로 다른 물질로 이루어지는 복수의 하드마스크층과, 상기 복수의 하드마스크층을 덮는 포토레지스트 패턴을 포함할 수 있다. 상기 복수의 하드마스크층은 ACL(amorphous carbon layer), 폴리실리콘층, 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 또는 이들의 조합을 포함할 수 있으나, 이들에 한정되는 것은 아니다.
도 3f를 참조하면, 마스크 패턴(M1)을 식각 마스크로 이용하여 도전성 구조물(260)을 이방성 식각한다. 도전성 구조물(260)을 이방성 식각하기 위하여, 금속 질화막(262) 및 금속막(264) 중 금속막(264)의 식각 선택비가 더 큰 조건의 제1 식각 분위기(140)를 이용한다. 도전성 구조물(260)을 이방성 건식 식각한 결과, 도전성 구조물(260) 중 일부가 제거되어 도전 패턴 중간 생성물(260A)이 형성될 수 있다. 제1 식각 분위기(140)는 도 1c를 참조하여 설명한 바와 같다. 도전 패턴 중간 생성물(260A)에서 금속 질화막(262)의 일부가 마스크 패턴(M1)을 통해 노출될 수 있다.
도 3g를 참조하면, 도 3f의 결과물에서, 도전 패턴 중간 생성물(260A)을 구성하는 금속 질화막(262) 및 금속막(264) 중 금속 질화막(262)의 식각 선택비가 더 큰 조건의 제2 식각 분위기(150)를 이용하여 도전 패턴 중간 생성물(260A)을 습식 식각하여 금속 질화막(262)의 잔류 부분과 금속막(264)의 잔류 부분으로 이루어지는 복수의 도전성 랜딩 패드(LP)를 형성한다.
제2 식각 분위기(150)는 상술한 바와 같은 본 발명의 기술적 사상에 의한 식각액 조성물로 이루어질 수 있다. 제2 식각 분위기(150)를 구성하는 상기 식각액 조성물을 이용하여 도전 패턴 중간 생성물(260A)을 습식 식각하는 데 있어서, 상기 식각액 조성물의 온도는 약 50 ℃ 내지 약 80 ℃일 수 있다.
본 발명의 기술적 사상에 의한 식각액 조성물을 이용하여 도 3f의 결과물에서 도전 패턴 중간 생성물(260A)을 식각한 결과, 금속 질화막(262) 중 마스크 패턴(M1)의 홀(266H)을 통해 노출되었던 부분들이 제거되고 마스크 패턴(M1)을 통해 복수의 절연 구조물(IN2)이 노출될 수 있다. 복수의 도전성 랜딩 패드(LP)는 도 2에 예시한 바와 같이 평면에서 볼 때 상호 이격된 복수의 아일랜드 패턴 형상을 가질 수 있다. 복수의 도전성 랜딩 패드(LP)는 복수의 비트 라인(BL)의 일부와 수직으로 오버랩되도록 형성될 수 있다. 복수의 도전성 랜딩 패드(LP)는 각각 금속 실리사이드막(258)을 통해 복수의 도전성 플러그(256) 중에서 선택되는 하나의 도전성 플러그(256)에 연결될 수 있다. 복수의 도전성 랜딩 패드(LP)가 형성된 후, 복수의 도전성 랜딩 패드(LP) 각각의 주변에서 복수의 절연 구조물(IN2)을 노출시키는 절연 공간(270S)이 형성될 수 있다.
본 발명의 기술적 사상에 의한 식각액 조성물을 이용하여 도 3f의 결과물에서 도전 패턴 중간 생성물(260A)을 식각하는 동안, 복수의 절연 구조물(IN2), 금속 질화막(262), 및 금속막(264)이 제2 식각 분위기(150)를 구성하는 본 발명의 기술적 사상에 의한 식각액 조성물에 동시에 노출될 수 있으며, 복수의 절연 구조물(IN2)은 상기 식각액 조성물에 의해 실질적으로 식각되지 않을 수 있다. 여기서, 복수의 절연 구조물(IN2)이 실질적으로 식각되지 않는다는 것은 복수의 절연 구조물(IN2) 및 금속 질화막(262)이 동일한 두께를 가지는 조건 하에서 복수의 절연 구조물(IN2)의 식각량이 0(zero)이거나, 복수의 절연 구조물(IN2)의 식각량이 금속 질화막(262)의 식각량의 약 0.01 부피% 이하인 것을 의미한다. 따라서, 본 발명의 기술적 사상에 의한 식각액 조성물을 이용하여 도 3f의 결과물에서 도전 패턴 중간 생성물(260A)을 식각하는 동안, 복수의 절연 구조물(IN2)은 제2 식각 분위기(150)에 의해 식각되거나 소모되지 않고 물리적 손상 없이 절연 특성을 유지할 수 있다.
도 3h를 참조하면, 도 3g의 결과물에서 마스크 패턴(M1)을 제거하여 복수의 도전성 랜딩 패드(LP)의 상면을 노출시킨 후, 그 결과물을 물로 린스하고, IPA(160)를 이용하여 건조한다. 물로 린스된 도 3g의 결과물을 IPA(160)를 이용하여 건조하는 동안, 물로 린스된 도 3g의 결과물 또는 그 주변에 상기 식각액 조성물의 잔류물이 남아 있는 경우에도 상기 식각액 조성물의 잔류물과 IPA(160)와의 사이의 원하지 않는 반응에 의한 발열 반응을 방지할 수 있으며, 상기 발열 반응에 의한 공정 불량 또는 기판(210) 상에 남아 있는 구조물들의 손상을 방지할 수 있다. 따라서, 도 3g를 참조하여 설명한 바와 같이 제2 식각 분위기(150)를 이용하여 도전 패턴 중간 생성물(260A)을 구성하는 금속 질화막(262) 및 금속막(264)을 식각한 후, 그 식각 결과물을 린스 및 건조할 때 물의 사용을 줄이고 비교적 표면 장력이 작은 IPA(160) 사용량을 증가시켜 건조 공정을 효과적으로 수행할 수 있다.
또한, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물은 황산을 포함하지 않으므로, 상기 금속 함유막 식각액 조성물을 사용하는 식각 공정 후 린스 및 건조를 위하여 물 사용량을 최소화하고 비교적 표면 장력이 작은 IPA 사용량을 증가시킬 수 있다. 따라서, 금속 질화막(262) 및 금속막(264)을 식각하여 얻어진 복수의 도전성 랜딩 패드(LP)가 비교적 큰 아스펙트 비를 가지는 경우에도 복수의 도전성 랜딩 패드(LP)의 쓰러짐 현상을 억제할 수 있으며, 복수의 도전성 랜딩 패드(LP) 상호간의 원하지 않는 단락 발생, 또는 복수의 도전성 랜딩 패드(LP)에서 저항 증가로 인한 집적회로 소자의 성능 저하를 방지할 수 있다.
도 3i를 참조하면, 도 3h의 결과물에서 절연 공간(270S)을 채우는 절연막(270)을 형성한다. 절연막(270)은 실리콘 산화막으로 이루어질 수 있다.
예시적인 실시예들에서, 절연 공간(270S)을 절연막(270)으로 채우기 전에, 절연 공간(270S)을 통해 복수의 절연 스페이서(252)의 일부를 변형시켜 복수의 절연 스페이서(252) 내에 에어 스페이서(air spacer)를 형성할 수 있다. 절연막(270)을 형성한 후, 복수의 도전성 랜딩 패드(LP) 위에 커패시터 하부 전극을 형성할 수 있다.
도 4a 내지 도 4g는 도 2에 예시한 집적회로 소자(200)의 다른 예시적인 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 4a 내지 도 4g에는 도 2의 B - B' 선 단면을 따르는 일부 영역의 단면 구성이 예시되어 있다. 도 4a 내지 도 4g를 참조하여 도 2에 예시한 복수의 워드 라인(WL)을 형성하는 예시적인 공정들을 설명한다. 도 4a 내지 도 4g에 있어서, 도 3a 내지 도 3i에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 4a를 참조하면, 기판(210)에 복수의 소자 분리용 트렌치(T1)와 복수의 소자분리막(212)을 형성하여, 기판(210)에 복수의 활성 영역(AC)을 정의한다. 그 후, 복수의 활성 영역(AC) 및 소자분리막(212) 위에 서로 이격되고 X 방향으로 상호 평행하게 연장되는 복수의 마스크 패턴(M2)을 형성한다. 복수의 마스크 패턴(M2)은 단일막 또는 다중막 구조의 하드마스크 패턴으로 이루어질 수 있다. 예를 들면, 복수의 마스크 패턴(M2)은 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있으나, 이들에 한정되는 것은 아니다. 복수의 마스크 패턴(M2)을 식각 마스크로 이용하여 복수의 활성 영역(AC) 및 소자분리막(212)을 식각하여 X 방향으로 상호 평행하게 연장되는 복수의 워드 라인 트렌치(T2)를 형성한다.
도 4b를 참조하면, 복수의 워드 라인 트렌치(T2) 각각의 내부 표면을 덮는 게이트 유전막(214)을 형성한다. 게이트 유전막(214)은 복수의 활성 영역(AC) 및 소자분리막(212)에 접하도록 워드 라인 트렌치(T2)의 내부 표면을 덮을 수 있다. 게이트 유전막(214)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, ONO (oxide/nitride/oxide) 막, 또는 실리콘 산화막보다 높은 유전 상수를 가지는 고유전막(high-k dielectric film)으로 이루어질 수 있다. 상기 고유전막은 약 10 내지 약 25의 유전 상수를 가질 수 있다. 예를 들면, 상기 고유전막은 HfO2, Al2O3, HfAlO3, Ta2O3, 또는 TiO2를 포함할 수 있다. 게이트 유전막(214)을 형성하기 위하여 열 산화 공정, ALD(atomic layer deposition) 공정, 또는 이들의 조합을 이용할 수 있다.
도 4c를 참조하면, 도 4b의 결과물 상에서 복수의 워드 라인 트렌치(T2)를 채우는 도전성 구조물(280)을 형성한다. 도전성 구조물(280)은 복수의 워드 라인 트렌치(T2) 각각의 내벽을 컨포멀하게 덮는 금속 질화막(282)과, 금속 질화막(282) 위에서 복수의 워드 라인 트렌치(T2) 각각의 내부를 채우는 금속막(284)을 포함할 수 있다. 금속 질화막(262)은 TiN 막으로 이루어지고, 금속막(264)은 W 막으로 이루어질 수 있다.
도 4d를 참조하면, 도 4c의 결과물에서 도전성 구조물(280)을 이방성 식각한다. 도전성 구조물(280)을 이방성 식각하기 위하여, 금속 질화막(282) 및 금속막(284) 중 금속막(284)의 식각 선택비가 더 큰 조건의 제1 식각 분위기(140)를 이용한다. 제1 식각 분위기(140)는 도 1c를 참조하여 설명한 바와 같다. 도전성 구조물(280)을 제1 식각 분위기(140)에서 이방성 건식 식각한 결과, 도전성 구조물(280) 중 일부가 제거되어 도전 패턴 중간 생성물(280A)이 형성될 수 있다.
제1 식각 분위기(140)를 이용하여 도전성 구조물(280)을 건식 식각한 후 남아 있는 도전 패턴 중간 생성물(280A)에서, 금속막(284)의 상면보다 높은 레벨에서 게이트 유전막(214)의 표면 위에 금속 질화막(282)의 일부가 노출되어 있을 수 있다. 도전 패턴 중간 생성물(280A)이 형성된 후, 마스크 패턴(M2)의 상면이 노출될 수 있다.
도 4e를 참조하면, 도 4d의 결과물에서, 도전 패턴 중간 생성물(280A)을 구성하는 금속 질화막(282) 및 금속막(284) 중 금속 질화막(282)의 식각 선택비가 더 큰 조건의 제2 식각 분위기(150)를 이용하여 도전 패턴 중간 생성물(280A)을 습식 식각하여 금속 질화막(282)의 잔류 부분과 금속막(284)의 잔류 부분으로 이루어지는 복수의 하부 게이트 라인(GL1)을 형성한다.
제2 식각 분위기(150)는 상술한 바와 같은 본 발명의 기술적 사상에 의한 식각액 조성물로 이루어질 수 있다. 제2 식각 분위기(150)를 구성하는 상기 식각액 조성물을 이용하여 도전 패턴 중간 생성물(280A)을 습식 식각하는 데 있어서, 상기 식각액 조성물의 온도는 약 50 ℃ 내지 약 80 ℃일 수 있다.
본 발명의 기술적 사상에 의한 식각액 조성물을 이용하여 도 4d의 결과물에서 도전 패턴 중간 생성물(280A)을 식각한 결과, 금속 질화막(282) 중 금속막(284)의 상면보다 높은 레벨에서 게이트 유전막(214)의 표면을 덮고 있던 부분들이 제거되고, 금속 질화막(282) 및 금속막(284) 각각의 상면 레벨이 대략 동일하게 될 수 있다. 본 발명의 기술적 사상에 의한 식각액 조성물을 이용하여 도 4d의 결과물에서 도전 패턴 중간 생성물(180A)을 식각하는 동안, 게이트 유전막(214), 금속 질화막(282), 및 금속막(284)이 제2 식각 분위기(150)를 구성하는 본 발명의 기술적 사상에 의한 식각액 조성물에 동시에 노출될 수 있으며, 게이트 유전막(214)은 상기 식각액 조성물에 의해 실질적으로 식각되지 않을 수 있다. 여기서, 게이트 유전막(214)이 실질적으로 식각되지 않는다는 것은 게이트 유전막(214) 및 금속 질화막(282)이 동일한 두께를 가지는 조건 하에서 게이트 유전막(214)의 식각량이 0(zero)이거나, 게이트 유전막(214)의 식각량이 금속 질화막(282)의 식각량의 약 0.01 부피% 이하인 것을 의미한다. 따라서, 본 발명의 기술적 사상에 의한 식각액 조성물을 이용하여 도 4d의 결과물에서 도전 패턴 중간 생성물(280A)을 식각하는 동안, 게이트 유전막(214)은 제2 식각 분위기(150)에 의해 식각되거나 소모되지 않고 물리적 손상 없이 유전 특성을 유지할 수 있다.
도 4f를 참조하면, 도 4e의 결과물을 물로 린스하고, IPA(160)를 이용하여 건조한다. 물로 린스된 도 4e의 결과물을 IPA(160)를 이용하여 건조하는 동안, 물로 린스된 도 4e의 결과물 또는 그 주변에 상기 식각액 조성물의 잔류물이 남아 있는 경우에도 상기 식각액 조성물의 잔류물과 IPA(160)와의 사이의 원하지 않는 반응에 의한 발열 반응을 방지할 수 있으며, 상기 발열 반응에 의한 공정 불량 또는 기판(210) 상에 남아 있는 구조물들의 손상을 방지할 수 있다. 따라서, 도 4e를 참조하여 설명한 바와 같이 제2 식각 분위기(150)를 이용하여 도전 패턴 중간 생성물(280A)을 구성하는 금속 질화막(282) 및 금속막(284)을 식각한 후, 그 식각 결과물을 린스 및 건조할 때 물의 사용량을 줄이고 비교적 표면 장력이 작은 IPA(160) 사용량을 증가시켜 건조 공정을 효과적으로 수행할 수 있다.
또한, 본 발명의 기술적 사상에 의한 실시예들에 따른 금속 함유막 식각액 조성물은 황산을 포함하지 않으므로, 상기 금속 함유막 식각액 조성물을 사용하는 식각 공정 후 린스 및 건조를 위하여 물 사용을 최소화하고 비교적 표면 장력이 작은 IPA 사용량을 증가시킬 수 있다. 따라서, 복수의 워드 라인 트렌치(T2)가 비교적 큰 아스펙트비를 가지는 경우에도 복수의 워드 라인 트렌치(T2)를 한정하는 기판(210)의 일부의 쓰러짐 현상, 또는 소자분리막(212)의 일부의 쓰러짐 현상을 억제할 수 있다.
도 4g를 참조하면, 복수의 워드 라인 트렌치(T2) 각각의 내부에서 하부 게이트 라인(GL1)의 상면을 덮는 상부 게이트 라인(GL2)을 형성한다. 상부 게이트 라인(GL2)은 도핑된 폴리실리콘으로 이루어질 수 있다. 하부 게이트 라인(GL1) 및 상부 게이트 라인(GL2)은 워드 라인(WL)을 구성할 수 있다.
그 후, 복수의 워드 라인 트렌치(T2) 각각의 내부 공간에서 상부 게이트 라인(GL2) 상에 남아 있는 공간을 절연 캡핑 패턴(296)으로 채운 후, 기판(210) 상에 남아 있는 마스크 패턴(M2)을 포함하는 불필요한 막들을 제거하여 기판(210)의 상면을 노출시킨다. 절연 캡핑 패턴(296)은 실리콘 질화막으로 이루어질 수 있다.
다음에, 실험예들을 통하여 본 발명을 보다 상세히 설명한다. 그러나, 다음에 설명하는 실험예들은 본 발명을 보다 구체적으로 설명하기 위한 것으로서, 본 발명의 기술적 사상의 범위가 다음에 설명하는 실험예들에 의해 한정되는 것은 아니다.
<식각액 조성물의 제조 1>
다음의 표 1에 기재된 성분 및 함량에 따라 실험예 1 내지 실험예 21에 따른 식각액 조성물들을 제조하였다.
헤테로 고리형 유기 아민 화합물
(중량%)		 H2O2
(순도31%)
(중량%)		 H3PO4
(순도85%)
(중량%)		 DIW
(중량%)		 총합
(중량%)
A-1 A-2 A-3 A-4 A-5 A-6 A-7
실험예 1 1 15 80 4 100
실험예 2 1 15 80 4 100
실험예 3 0.5 15 80 4.5 100
실험예 4 1 15 80 4 100
실험예 5 3 15 18 2 100
실험예 6 1 5 92 2 100
실험예 7 1 20 79 0 100
실험예 8 0.5 3 95 1.5 100
실험예 9 0.1 14 85 0.9 100
실험예 10 0.5 20 75 4.5 100
실험예 11 1 14 85 0 100
실험예 12 3 12 85 0 100
실험예 13 0.1 10 85 4.9 100
실험예 14 1 10 85 4 100
실험예 15 5 10 85 0 100
실험예 16 0.1 20 75 4.9 100
실험예 17 1 20 75 4 100
실험예 18 5 20 75 0 100
실험예 19 0.5 0.5 15 80 4 100
실험예 20 0.005 15 80 4.995 100
실험예 21 15 15 60 10 100
표 1에 나타낸 실험예 1 내지 실험예 21에서 사용된 헤테로 고리형 유기 아민 화합물은 다음과 같다.
A-1: 피페라진(piperazine),
A-2: 피페리딘(piperidine),
A-3: 모르폴린(morpholine),
A-4: 2-메틸피라진(2-methylpyrazine),
A-5: 4-(2-히드록시에틸)모르폴린,
A-6: 1-(2-히드록시에틸)피페라진,
A-7: 1-(2-아미노에틸)피페라진.
<식각액 조성물의 제조 2>
다음의 표 2에 기재된 성분 및 함량에 따라 비교예 1 내지 비교예 8에 따른 식각액 조성물들을 제조하였다.

유기 아민 화합물
(중량%)		 H2O2
(순도31%)
(중량%)		 H3PO4
(순도85%)
(중량%)		 DIW
(중량%)		 총합
(중량%)
B-1 B-2 B-3 B-4 B-5
비교예 1 0 100 0 100
비교예 2 5 95 0 100
비교예 3 100 0 0 100
비교예 4 0.01 9 90.99 0 100
비교예 5 0.01 9 90.99 0 100
비교예 6 0.05 9 90.95 0 100
비교예 7 0.1 10 89.9 0 100
비교예 8 0.1 10 89.9 0 100
표 2에 나타낸 비교예 1 내지 비교예 8에서 사용된 유기 아민 화합물은 다음과 같다.
B-1: 폴리(2-디메틸아미노에틸 메타크릴레이트),
B-2: 폴리(N-메틸비닐아민),
B-3: 폴리(알릴아민)(poly(allylamine)),
B-4: 1,4-디아미노부탄(1,4-diaminobutane),
B-5: n-부틸아민(n-butylamine).
<식각액 조성물에 의한 식각 속도 평가>
표 1에 나타낸 실험예 1 내지 실험예 21에 따른 식각액 조성물과, 표 2에 나타낸 비교예 1 내지 비교예 8에 따른 식각액 조성물을 사용하여, 다양한 물질로 이루어지는 막들의 식각 속도를 평가하였으며, 그 결과를 표 3에 나타내었다.
식각 속도
(Å/min)		 식각 선택비
(TiN/W)
TiN 막 W 막 SiO2 막 Si3N4 막
실험예 1 261.6 57.6 0 0 4.5
실험예 2 220.0 101.4 0 0 2.2
실험예 3 188.7 42.1 0 0 4.5
실험예 4 152.0 23.0 0 0 6.6
실험예 5 137.5 19.3 0 0 7.1
실험예 6 178.7 26.8 0 0 6.6
실험예 7 264.3 37.9 0 0 7.0
실험예 8 246.5 39.4 0 0 6.2
실험예 9 258.1 34.7 0 0 7.4
실험예 10 266.4 59.2 0 0 4.5
실험예 11 226.2 32.8 0 0 6.9
실험예 12 160.8 24.5 0 0 6.6
실험예 13 238.1 58.0 0 0 4.1
실험예 14 207.6 47.6 0 0 4.4
실험예 15 138.5 23.9 0 0 5.6
실험예 16 288.7 70.1 0 0 4.1
실험예 17 252.0 36.0 0 0 7.0
실험예 18 237.5 29.3 0 0 8.1
실험예 19 149.5 37.5 0 0 4.0
실험예 20 288.0 136.8 0 0 2.1
실험예 21 307.3 120.8 0 0 2.5
비교예 1 1.2 2.7 0 0 0.4
비교예 2 49.3 50.0 0 0 1.0
비교예 3 191.8 322.4 0 0 0.6
비교예 4 16 6 0 0 2.7
비교예 5 18 8 0 0 2.3
비교예 6 21 9 0 0 2.3
비교예 7 42 55 0 0 0.8
비교예 8 47 70 0 0 0.7
표 3의 결과에서, 실험예 1 내지 실험예 21에 따른 식각액 조성물을 사용하여 TiN 막을 식각하였을 때, 100 Å/min 이상의 충분한 TiN 막 식각 속도가 얻어졌다. 특히, 실험예 1 내지 실험예 19에 따른 식각액 조성물을 사용하였을 때 TiN 막의 식각 속도는 W 막의 식각 속도에 비해 높았으며, 실험예 1과 실험예 3 내지 실험예 19에 따른 식각액 조성물을 사용하였을 때 W 막에 대한 TiN 막의 식각 선택비는 4.0 이상이었다. 또한, 실험예 1 내지 실험예 21에 따른 식각액 조성물을 사용한 SiO2 막 및 Si3N4 막 각각의 식각 속도는 측정 한계 이내에서 0 Å/min 이었다.
표 3의 결과로부터, TiN 막 및 W 막이 Si 함유 절연막과 함께 식각 분위기에 노출된 상태에서 본 발명의 기술적 사상에 의한 실시예들에 따른 식각액 조성물을 사용하여 TiN 막 및 W 막의 선택적 식각을 효과적으로 수행할 수 있음을 알 수 있다.
본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
124: 절연막, 132: 금속 질화막, 134: 금속막, 140: 제1 식각 분위기, 150: 제2 식각 분위기.

Claims (10)

  1. 과산화수소(H2O2),
    인산계 화합물,
    고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함하는 금속 함유막 식각액 조성물.
  2. 제1항에 있어서,
    상기 헤테로고리형 유기 아민 화합물은 다음 화학식 I로 표시되는 금속 함유막 식각액 조성물.
    [화학식 I]
    Figure pat00002

    화학식 I에서,
    R1 및 R2는 각각 -(CH2)2- 또는 -(CR'H)2- 이고, 여기서 R'은 수소 원자 또는 C1-C2의 알킬이고,
    R3 및 R4는 각각 독립적으로 수소 원자, C1-C4의 알킬, C1-C4의 히드록시 알킬, 또는 C1-C4의 아미노 알킬이고, R3 및 R4 중 적어도 하나는 생략 가능하고,
    X는 N, O, 또는 C이고, R1 및 R2와 함께 6원의 헤테로고리형 유기 아민 화합물을 형성함.
  3. 제1항에 있어서,
    상기 조성물은 상기 조성물의 총 중량을 기준으로
    0.03 중량% 내지 7 중량%의 과산화수소,
    60 중량% 내지 85 중량%의 인산계 화합물,
    0.01 중량% 내지 10 중량%의 헤테로고리형 유기 아민 화합물, 및
    잔량의 물을 포함하는 금속 함유막 식각액 조성물.
  4. 제1항에 있어서,
    상기 헤테로고리형 유기 아민 화합물은 피페라진(piperazine), 피페라진 유도체, 피페리딘(piperidine), 피페리딘 유도체, 모르폴린(morpholine), 모르폴린 유도체, 피라진(pyrazine), 피라진 유도체, 또는 이들의 조합으로 이루어지는 금속 함유막 식각액 조성물.
  5. 제1항에 있어서,
    상기 금속 함유막 식각액 조성물은 TiN 막 및 W 막을 선택적으로 식각하기 위한 조성물인 금속 함유막 식각액 조성물.
  6. 과산화수소수(H2O2·nH2O),
    인산계 화합물, 및
    고리 내에 2 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물을 포함하는 금속 함유막 식각액 조성물.
  7. 조성물의 총 중량을 기준으로 0.1 중량% 내지 20 중량%인 순도 31 %의 과산화수소수, 조성물의 총 중량을 기준으로 70 중량% 내지 99 중량%인 순도 85%의 인산, 및 조성물의 총 중량을 기준으로 0.01 중량% 내지 10 중량%의 헤테로고리형 유기 아민 화합물을 포함하고,
    상기 헤테로고리형 유기 아민 화합물은 고리 내에 적어도 1 개의 질소 원자를 포함하는 6원 헤테로고리형 유기 3차 아민 화합물인 금속 함유막 식각액 조성물.
  8. 기판 상에 절연막을 형성하는 단계와,
    상기 절연막 상에 금속 질화막 및 금속막을 포함하는 도전성 구조물을 형성하는 단계와,
    상기 도전성 구조물 중 일부를 식각하여 상기 금속 질화막의 잔류 부분과 상기 금속막의 잔류 부분으로 이루어지는 도전 패턴을 형성하는 단계를 포함하고,
    상기 도전 패턴을 형성하는 단계는
    상기 금속 질화막 및 상기 금속막 중 상기 금속막의 식각 선택비가 더 큰 조건의 제1 식각 분위기를 이용하여 상기 도전성 구조물을 건식 식각하여 도전 패턴 중간 생성물을 형성하는 단계와,
    상기 금속 질화막 및 상기 금속막 중 상기 금속 질화막의 식각 선택비가 더 큰 조건의 제2 식각 분위기를 이용하여 상기 도전 패턴 중간 생성물을 습식 식각하는 단계를 포함하고,
    상기 제2 식각 분위기는 과산화수소(H2O2), 인산계 화합물, 고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함하는 식각액 조성물을 포함하는 집적회로 소자의 제조 방법.
  9. 기판 상에 복수의 비트 라인과 상기 복수의 비트 라인을 덮는 복수의 절연 구조물을 포함하는 복수의 비트 라인 구조물을 형성하는 단계와,
    상기 복수의 비트 라인 구조물 각각의 사이에 복수의 콘택 플러그를 형성하는 단계와,
    상기 복수의 비트 라인 구조물 및 상기 복수의 콘택 플러그를 차례로 덮는 금속 질화막 및 금속막을 포함하는 도전성 구조물을 형성하는 단계와,
    상기 도전성 구조물 중 일부를 식각하여, 상기 금속 질화막의 잔류 부분과 상기 금속막의 잔류 부분으로 이루어지고 상기 복수의 콘택 플러그 각각에 하나씩 연결되는 복수의 도전성 랜딩 패드를 형성하는 단계를 포함하고,
    상기 도전성 랜딩 패드를 형성하는 단계는
    상기 금속 질화막 및 상기 금속막 중 상기 금속막의 식각 선택비가 더 큰 조건의 제1 식각 분위기를 이용하여 상기 도전성 구조물을 건식 식각하는 단계와,
    상기 금속 질화막 및 상기 금속막 중 상기 금속 질화막의 식각 선택비가 더 큰 조건의 제2 식각 분위기를 이용하여 상기 복수의 절연 구조물이 노출되도록 상기 도전성 구조물을 습식 식각하는 단계를 포함하고,
    상기 제2 식각 분위기는 과산화수소(H2O2), 인산계 화합물, 고리 내에 적어도 1 개의 헤테로 원자를 포함하는 헤테로고리형 유기 아민 화합물, 및 물을 포함하는 식각액 조성물을 포함하는 집적회로 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 헤테로고리형 유기 아민 화합물은 다음 화학식 I로 표시되는 집적회로 소자의 제조 방법.
    [화학식 I]
    Figure pat00003

    화학식 I에서,
    R1 및 R2는 각각 -(CH2)2- 또는 -(CR'H)2- 이고, 여기서 R'은 수소 원자 또는 C1-C2의 알킬이고,
    R3 및 R4는 각각 독립적으로 수소 원자, C1-C4의 알킬, C1-C4의 히드록시 알킬, 또는 C1-C4의 아미노 알킬이고, R3 및 R4 중 적어도 하나는 생략 가능하고,
    X는 N, O, 또는 C이고, R1 및 R2와 함께 6원의 헤테로고리형 유기 아민 화합물을 형성함.
KR1020190129330A 2019-10-17 2019-10-17 금속 함유막 식각액 조성물 및 이를 이용한 집적회로 소자의 제조 방법 KR20210045838A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190129330A KR20210045838A (ko) 2019-10-17 2019-10-17 금속 함유막 식각액 조성물 및 이를 이용한 집적회로 소자의 제조 방법
US16/946,495 US11427759B2 (en) 2019-10-17 2020-06-24 Etchant compositions for metal-containing films and methods of manufacturing integrated circuit devices using the etchant compositions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190129330A KR20210045838A (ko) 2019-10-17 2019-10-17 금속 함유막 식각액 조성물 및 이를 이용한 집적회로 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210045838A true KR20210045838A (ko) 2021-04-27

Family

ID=75490949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190129330A KR20210045838A (ko) 2019-10-17 2019-10-17 금속 함유막 식각액 조성물 및 이를 이용한 집적회로 소자의 제조 방법

Country Status (2)

Country Link
US (1) US11427759B2 (ko)
KR (1) KR20210045838A (ko)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343858B1 (ko) 1971-03-30 1978-11-24
KR101174767B1 (ko) 2005-03-10 2012-08-17 솔브레인 주식회사 금속배선 식각용액을 이용한 액정표시장치의 제조방법
WO2006110279A1 (en) 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides
EP2540870A1 (en) 2007-12-21 2013-01-02 Wako Pure Chemical Industries, Ltd. Etching agent, etching method and liquid for preparing etching agent
KR101346976B1 (ko) 2008-02-12 2014-01-03 동우 화인켐 주식회사 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
SG10201508015RA (en) 2010-10-06 2015-10-29 Entegris Inc Composition and process for selectively etching metal nitrides
KR20120044630A (ko) 2010-10-28 2012-05-08 주식회사 동진쎄미켐 구리 함유 금속막 식각액 조성물 및 이를 이용한 식각 방법
KR20130049507A (ko) 2011-11-04 2013-05-14 동우 화인켐 주식회사 질화 티탄막 식각액 조성물 및 이를 이용한 질화 티탄막의 식각방법
US20150368557A1 (en) 2014-06-23 2015-12-24 Hyosan Lee Metal etchant compositions and methods of fabricating a semiconductor device using the same
US9275834B1 (en) 2015-02-20 2016-03-01 Applied Materials, Inc. Selective titanium nitride etch
KR101587758B1 (ko) 2015-03-05 2016-01-21 동우 화인켐 주식회사 질화 티탄(TiN) 막의 식각액 조성물 및 그를 이용한 금속배선의 형성 방법
KR102415954B1 (ko) 2016-01-12 2022-07-01 동우 화인켐 주식회사 질화 티탄(TiN) 막의 식각액 조성물 및 그를 이용한 금속배선의 형성 방법
KR102506218B1 (ko) 2016-05-03 2023-03-06 동우 화인켐 주식회사 질화티타늄 막의 식각액 조성물
JP6769760B2 (ja) * 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
KR20180041365A (ko) 2016-10-14 2018-04-24 동우 화인켐 주식회사 금속막 식각액 조성물
KR20180041936A (ko) 2016-10-17 2018-04-25 동우 화인켐 주식회사 금속막 식각액 조성물
KR20180045185A (ko) 2016-10-25 2018-05-04 동우 화인켐 주식회사 금속 질화막의 식각액 조성물
KR20180060722A (ko) 2016-11-29 2018-06-07 솔브레인 주식회사 식각용 조성물 및 식각용 조성물을 이용한 반도체 소자의 식각 방법
JP2019016417A (ja) * 2017-07-04 2019-01-31 山口精研工業株式会社 磁気ディスク基板用研磨剤組成物
US11499236B2 (en) * 2018-03-16 2022-11-15 Versum Materials Us, Llc Etching solution for tungsten word line recess

Also Published As

Publication number Publication date
US11427759B2 (en) 2022-08-30
US20210115334A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
EP1122772B1 (en) Method of forming self-aligned contact structures in semiconductor integrated circuit devices
KR100587635B1 (ko) 반도체소자의 제조 방법
KR100741991B1 (ko) 실리콘 산화물 식각액 및 이를 이용한 콘택홀 형성 방법
US11903187B2 (en) Semiconductor devices
US8187969B2 (en) Method for manufacturing semiconductor device
KR100489657B1 (ko) 반도체 장치의 패턴 형성 방법 및 이를 이용한 반도체장치의 제조방법
KR100685675B1 (ko) 반도체소자의 콘택홀 형성 방법
KR20210045838A (ko) 금속 함유막 식각액 조성물 및 이를 이용한 집적회로 소자의 제조 방법
KR100745398B1 (ko) 텅스텐 패턴 형성 방법 및 이를 이용한 반도체 소자의제조방법.
KR100376986B1 (ko) 반도체소자의 제조방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
JPH10275857A (ja) コンタクトの形成方法
KR20070069814A (ko) 반도체 소자의 제조방법
KR100733429B1 (ko) 반도체 장치의 제조방법
KR101010121B1 (ko) 반도체 소자의 제조방법
KR100640784B1 (ko) 콘택 낫 오픈을 방지할 수 있는 반도체 소자 제조 방법
KR100933683B1 (ko) 텅스텐 및 실리콘의 공존 상태의 반도체 장치 제조공정에서 선택적 실리콘 산화막 형성 방법
KR20010045128A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20050116665A (ko) 반도체 소자의 형성 방법
KR20070002235A (ko) 반도체 소자의 콘택홀 형성 방법
KR20080061880A (ko) 반도체 소자의 제조 방법
KR20050067543A (ko) 반도체 소자의 도전패턴 형성 방법
KR20040060329A (ko) 반도체소자의 형성방법
KR20060038746A (ko) 반도체 소자의 콘택플러그 형성 방법
KR19990084521A (ko) 디램 장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination