KR20210024087A - 기판 처리 장치 및 기판 처리 방법 - Google Patents

기판 처리 장치 및 기판 처리 방법 Download PDF

Info

Publication number
KR20210024087A
KR20210024087A KR1020217002368A KR20217002368A KR20210024087A KR 20210024087 A KR20210024087 A KR 20210024087A KR 1020217002368 A KR1020217002368 A KR 1020217002368A KR 20217002368 A KR20217002368 A KR 20217002368A KR 20210024087 A KR20210024087 A KR 20210024087A
Authority
KR
South Korea
Prior art keywords
processing
substrate
error
module
predetermined
Prior art date
Application number
KR1020217002368A
Other languages
English (en)
Other versions
KR102567822B1 (ko
Inventor
와타루 나카고미
다츠야 무코야마
가즈노리 가자마
시게루 구보타
쇼 이치노세
준야 치즈와
아키히토 고미야마
류헤이 히가시무라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210024087A publication Critical patent/KR20210024087A/ko
Application granted granted Critical
Publication of KR102567822B1 publication Critical patent/KR102567822B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37224—Inspect wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

기판을 처리하는 기판 처리 장치이며, 기판에 소정의 처리를 행하는 복수의 처리 모듈과, 상기 소정의 처리에서 생긴 에러에 관한 정보를 표시하는 정보 표시부를 갖고, 상기 정보 표시부는, 상기 에러가 발생한 소정의 처리가 행하여지고 있던 기판과, 상기 에러가 발생한 소정의 처리를 행하고 있던 처리 모듈과, 상기 에러가 발생한 타이밍과, 상기 에러의 요인을 동일 화면 내에 표시한다.

Description

기판 처리 장치 및 기판 처리 방법
(관련 출원의 상호 참조)
본원은, 2018년 7월 5일에 일본에 출원된 일본 특허 출원 제2018-128186호에 기초하여, 우선권을 주장하고, 그 내용을 여기에 원용한다.
본 개시는, 기판 처리 장치 및 기판 처리 방법에 관한 것이다.
특허문헌 1에는, 노광에 관한 처리에서 생긴 에러에 관한 정보를 일람 표시하는 표시 장치를 갖는 노광 장치가 개시되어 있다. 이 표시 장치에는, 노광 처리 및 노광 관련 처리에 관한 각종 처리 정보를 표시하는 정보 표시부, 터치 패널을 통해서 각종 모드를 전환하는 모드 설정부, 각종 수치를 입력하는 수치 입력부 등이 마련되어 있다.
일본 특허 공개2010-62367호 공보
본 개시에 따른 기술은, 정보 표시부에 표시되는 기판 처리의 에러 정보를 용이하게 파악한다.
본 개시의 일 양태는, 기판을 처리하는 기판 처리 장치이며, 기판에 소정의 처리를 행하는 복수의 처리 모듈과, 상기 소정의 처리에서 생긴 에러에 관한 정보를 표시하는 정보 표시부를 갖고, 상기 정보 표시부는, 상기 에러가 발생한 소정의 처리가 행하여지고 있던 기판과, 상기 에러가 발생한 소정의 처리를 행하고 있던 처리 모듈과, 상기 에러가 발생한 타이밍과, 상기 에러의 요인을 동일 화면 내에 표시한다.
본 개시의 일 양태에 의하면, 정보 표시부에 표시되는 기판 처리의 에러 정보를 용이하게 파악할 수 있다.
도 1은 본 실시 형태에 따른 기판 처리 장치의 구성의 개략을 도시하는 평면도이다.
도 2는 종래의 PJ의 로그를 선택하는 화면의 일례이다.
도 3은 종래의 에러 표시 화면의 일례이다.
도 4는 종래의 각 모듈에서의 로그를 선택하기 위한 선택 화면의 일례이다.
도 5는 종래의 각 모듈에서의 로그를 참조하는 화면의 일례이다.
도 6은 본 실시 형태에 따른 에러 표시 화면의 일례이다.
반도체 디바이스의 제조 프로세스에서는, 반도체 웨이퍼(이하, 「웨이퍼」라고도 함)를 수납한 처리 모듈을 감압 상태로 하여, 당해 웨이퍼에 소정의 처리를 행하는 다양한 처리 공정이 행하여지고 있다. 또한, 이들 복수의 처리 공정은, 예를 들어 공통의 반송 모듈의 둘레에 처리 모듈을 복수 배치한 기판 처리 장치를 사용해서 행하여진다.
기판 처리 장치에서 행하여지는 상기 소정의 처리로서는, 예를 들어 COR(Chemical Oxide Removal) 처리나 PHT(Post Heat Treatment) 처리 등을 들 수 있다. COR 처리는, 웨이퍼 상에 형성된 산화막과 처리 가스를 반응시키는 처리이다. PHT 처리는, COR 처리에서 생성된 생성물을 가열해서 기화시키는 가열 처리이다. 이들 COR 처리와 PHT 처리를 연속적으로 행함으로써, 웨이퍼 상에 형성된 산화막의 에칭이 행하여진다. 또한, 이들 COR 처리와 PHT 처리는, 웨이퍼에 대한 원하는 에칭 두께를 달성하기 위해서, 동일한 웨이퍼에 대하여 복수회 반복해서 행하여지는 경우가 있다.
그런데, 예를 들어 특허문헌 1에 개시된 노광 장치에서는, 에러 정보를 표시하는 정보 표시부를 갖고 있다. 마찬가지로, 상술한 COR 처리나 PHT 처리 등에 있어서 어떠한 에러가 생긴 경우에도, 당해 에러에 관한 정보는, 기판 처리 장치에 마련된 정보 표시부에 표시된다.
그러나, 종래, 에러의 상태를 파악하기 위한 정보, 예를 들어 후술하는 PJ 내의 에러 기판, 에러가 발생한 처리 모듈, 에러 발생의 타이밍, 에러 요인 등은, 정보 표시부에 있어서 복수의 화면에 따로따로 표시되는 경우가 있었다. 특히, 종래의 정보 표시부에서는, 에러가 발생한 기판이나 처리 모듈의 상태 파악에 대해서는 별도 화면을 참조할 필요가 있어, 이들 정보를 참조하는데 많은 시간이나 수고를 요하고 있었다.
또한, 상술한 COR 처리와 PHT 처리를 순서대로 행하는 처리 사이클을, 동일 웨이퍼에 대하여 복수회 반복해서 행하는 경우, 정보 표시부에 표시하는 에러 정보는 더 증가한다. 예를 들어 에러가 발생한 사이클 번호, 즉 몇회째의 처리 사이클에서 발생한 에러인지를 정보 표시부에 표시할 필요가 있다. 그러나, 종래의 정보 표시부에서는, 이 사이클 번호를 파악하기 위해서 복수의 다른 화면을 참조할 필요가 있어, 소요 시간이나 수고는 더 증대하고 있었다.
그래서, 본 개시에 따른 기술은, 정보 표시부에 표시되는, 기판 처리로서의 웨이퍼 처리의 에러 정보를 용이하게 파악한다. 구체적으로는, 후술하는 PJ 내의 전체 웨이퍼의 프로세스 결과를 일람으로 해서 한 화면 내에 표시한다. 이에 의해, 오퍼레이터가 에러가 발생한 기판의 리커버리 방법을 검토할 때, 해당 한 화면만을 참조하여, 필요한 정보를 즉시에 취득할 수 있다.
이하, 본 실시 형태에 따른 기판 처리 장치의 구성에 대해서, 도면을 참조하면서 설명한다. 또한, 본 명세서에서, 실질적으로 동일한 기능 구성을 갖는 요소에 있어서는, 동일한 번호를 부여함으로써 중복 설명을 생략한다.
<기판 처리 장치>
도 1은, 본 실시 형태에 따른 기판 처리 장치의 구성의 개략을 도시하는 평면도이다. 본 실시 형태에서는, 기판 처리 장치(1)가, 기판으로서의 웨이퍼(W)에 COR 처리, PHT 처리 및 CST(Cooling Storage) 처리를 행하기 위한 각종 처리 모듈을 구비하는 경우에 대해서 설명한다. 즉, 본 실시 형태에서의 처리 모듈은, COR 모듈, PHT 모듈, CST 모듈을 가리킨다. 단, 본 개시의 기판 처리 장치의 모듈 구성은 이것에 한정되지 않고, 임의로 선택될 수 있다.
도 1에 도시한 바와 같이 기판 처리 장치(1)는, 대기부(10)와 감압부(11)가 반송 모듈로서의 로드 로크 모듈(20a, 20b)을 통해서 일체로 접속된 구성을 갖고 있다. 대기부(10)는, 대기압 분위기 하에서 웨이퍼(W)에 소정의 처리를 행하는 복수의 대기 모듈을 구비한다. 감압부(11)는, 감압 분위기 하에서 웨이퍼(W)에 소정의 처리를 행하는 복수의 감압 모듈을 구비한다.
로드 로크 모듈(20a)은, 대기부(10)의 후술하는 로더 모듈(30)로부터 반송된 웨이퍼(W)를 감압부(11)의 후술하는 트랜스퍼 모듈(40)에 넘겨주기 위해서, 웨이퍼(W)를 일시적으로 보유 지지한다. 로드 로크 모듈(20a)은, 2매의 웨이퍼(W)를 겹치도록 보유 지지하는 상부 스토커(21a)와 하부 스토커(21b)를 갖고 있다.
또한, 로드 로크 모듈(20a)은, 게이트 밸브(22a)가 마련된 게이트(22b)를 통해서 후술하는 로더 모듈(30)에 접속되어 있다. 이 게이트 밸브(22a)에 의해, 로드 로크 모듈(20a)과 로더 모듈(30)의 사이의 기밀성의 확보와 서로의 연통을 양립한다. 또한, 로드 로크 모듈(20a)은, 게이트 밸브(23a)가 마련된 게이트(23b)를 통해서 후술하는 트랜스퍼 모듈(40)에 접속되어 있다. 이 게이트 밸브(23a)에 의해, 로드 로크 모듈(20a)과 트랜스퍼 모듈(40)의 사이의 기밀성의 확보와 서로의 연통을 양립한다.
또한, 로드 로크 모듈(20a)에는 가스를 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되고, 당해 급기부와 배기부에 의해 내부가 대기압 분위기와 감압 분위기로 전환 가능하게 구성되어 있다. 즉 로드 로크 모듈(20a)은, 대기압 분위기의 대기부(10)와, 감압 분위기의 감압부(11)의 사이에서, 적절하게 웨이퍼(W)의 전달이 가능하도록 구성되어 있다.
또한, 로드 로크 모듈(20b)은, 로드 로크 모듈(20a)과 마찬가지의 구성을 갖고 있다. 즉, 로드 로크 모듈(20b)은, 상부 스토커(24a)와 하부 스토커(24b), 로더 모듈(30)측의 게이트 밸브(25a)와 게이트(25b), 트랜스퍼 모듈(40)측의 게이트 밸브(26a)와 게이트(26b)를 갖고 있다.
대기부(10)는, 웨이퍼 반송 기구(도시하지 않음)를 구비한 반송 모듈로서의 로더 모듈(30)과, 복수의 웨이퍼(W)를 보관 가능한 후프(31)를 적재하는 로드 포트(32)와, 웨이퍼(W)를 냉각하는 CST 모듈(33)과, 웨이퍼(W)의 수평 방향의 배향을 조절하는 오리엔타 모듈(34)을 갖고 있다.
로더 모듈(30)은, 내부가 직사각형인 하우징으로 이루어지고, 하우징의 내부는 대기압 분위기로 유지되어 있다. 로더 모듈(30)의 하우징의 긴 변을 구성하는 일측면에는, 복수, 예를 들어 3개의 로드 포트(32a 내지 32c)가 병설되어 있다. 로더 모듈(30)의 하우징의 긴 변을 구성하는 타측면에는, 로드 로크 모듈(20a, 20b)과 CST 모듈(33)이 병설되어 있다. 로더 모듈(30)의 하우징의 짧은 변을 구성하는 일측면에는, 오리엔타 모듈(34)이 배치되어 있다. 또한, CST 모듈(33)과 오리엔타 모듈(34)의 배치나 수는, 본 실시 형태에 한정되는 것은 아니고, 임의로 설계할 수 있다. 또한, 로더 모듈(30)은, 하우징의 내부에서 그 길이 방향으로 이동 가능한 웨이퍼 반송 기구(도시하지 않음)를 갖고 있다. 웨이퍼 반송 기구는, 로드 포트(32)에 적재된 후프(31), 로드 로크 모듈(20a, 20b), CST 모듈(33) 및 오리엔타 모듈(34)과의 사이에서 웨이퍼(W)를 반송할 수 있다. 또한, 웨이퍼 반송 기구의 구성은, 후술하는 웨이퍼 반송 기구(50)의 구성과 마찬가지이다.
후프(31)는, 복수의 웨이퍼(W)를 등간격으로 다단으로 겹치도록 해서 수용한다. 또한, 로드 포트(32)에 적재된 후프(31)의 내부는, 예를 들어 대기나 질소 가스 등으로 채워져 밀폐되어 있다.
CST 모듈(33)은, 로드 로크 모듈(20b)에 인접해서 배치되고, 로더 모듈(30)에 접속되어 있다. CST 모듈(33)은, 복수의 웨이퍼(W)를 등간격으로 다단으로 겹치도록 해서 수용할 수 있고, 당해 복수의 웨이퍼(W)를 냉각한다. 구체적으로 CST 모듈(33)은, 후술하는 PHT 모듈(42)에서 가열된 웨이퍼(W)의 냉각 처리를 행한다.
오리엔타 모듈(34)은, 웨이퍼(W)를 회전시켜서 수평 방향의 배향의 조절을 행한다. 구체적으로, 오리엔타 모듈(34)은, 후술하는 처리 사이클을 반복해서 행하는 데 있어서, 당해 처리 사이클마다, 웨이퍼(W)의 기준 위치(예를 들어 노치 위치)로부터의 수평 방향으로부터의 배향을 조절한다.
감압부(11)는, 2매의 웨이퍼(W)를 동시에 반송하는 반송 모듈로서의 트랜스퍼 모듈(40)과, 트랜스퍼 모듈(40)로부터 반송된 웨이퍼(W)에 COR 처리를 행하는 COR 모듈(41)과, PHT 처리를 행하는 PHT 모듈(42)을 갖고 있다. 트랜스퍼 모듈(40), COR 모듈(41) 및 PHT 모듈(42)의 내부는, 각각 감압 분위기로 유지된다.
감압부(11)에서는, 웨이퍼(W)에 대하여 일련의 처리, 본 실시 형태에서는 COR 처리와 PHT 처리가 순차 행하여진다. 또한, 트랜스퍼 모듈(40)에는, COR 모듈(41) 및 PHT 모듈(42)이 각각 복수, 본 실시 형태에서는 예를 들어 3개, 당해 트랜스퍼 모듈(40)의 길이 방향을 따라 마련되어 있다.
트랜스퍼 모듈(40)은, 내부가 직사각형의 하우징으로 이루어지고, 로드 로크 모듈(20a)에 반입된 웨이퍼(W)를 하나의 COR 모듈(41)과 PHT 모듈(42)에 순차 반송하여, COR 처리와 PHT 처리를 실시한다. 그 후, 트랜스퍼 모듈(40)은, 웨이퍼(W)를 로드 로크 모듈(20b)을 통해서 대기부(10)에 반출한다.
COR 모듈(41)의 내부에는, 2매의 웨이퍼(W)를 수평 방향으로 배열해서 적재하는 2개의 스테이지(43a, 43b)가 마련되어 있다. COR 모듈(41)은, 스테이지(43a, 43b)에 웨이퍼(W)를 배열해서 적재함으로써, 2매의 웨이퍼(W)에 대하여 동시에 COR 처리를 행한다. 또한, COR 모듈(41)에는, 처리 가스나 퍼지 가스 등을 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되어 있다.
PHT 모듈(42)의 내부에는, 2매의 웨이퍼(W)를 수평 방향으로 배열해서 적재하는 2개의 스테이지(44a, 44b)가 마련되어 있다. PHT 모듈(42)은, 스테이지(44a, 44b)에 웨이퍼(W)를 배열해서 적재함으로써, 2매의 웨이퍼(W)에 대하여 동시에 PHT 처리를 행한다. 또한, PHT 모듈(42)에는, 가스를 공급하는 급기부(도시하지 않음)와 가스를 배출하는 배기부(도시하지 않음)가 접속되어 있다.
트랜스퍼 모듈(40)의 내부에는, 웨이퍼(W)를 반송하는 웨이퍼 반송 기구(50)가 마련되어 있다. 웨이퍼 반송 기구(50)는, 2매의 웨이퍼(W)를 겹치도록 보유 지지해서 이동하는 반송 암(51a, 51b)과, 반송 암(51a, 51b)을 회전 가능하게 지지하는 회전 대(52)와, 회전 대(52)를 탑재한 회전 적재대(53)를 갖고 있다. 또한, 트랜스퍼 모듈(40)의 내부에는, 트랜스퍼 모듈(40)의 길이 방향으로 연신되는 가이드 레일(54)이 마련되어 있다. 회전 적재대(53)는 가이드 레일(54) 상에 마련되어, 웨이퍼 반송 기구(50)를 가이드 레일(54)을 따라 이동 가능하게 구성되어 있다.
트랜스퍼 모듈(40)은, 상술한 바와 같이 게이트 밸브(23a, 26a)를 통해서 로드 로크 모듈(20a, 20b)에 접속되어 있다. 또한, 트랜스퍼 모듈(40)에는, 게이트 밸브(55a)가 마련된 게이트(55b)를 통해서 COR 모듈(41)이 접속되어 있다. 이러한 게이트 밸브(55a)에 의해, 트랜스퍼 모듈(40)과 COR 모듈(41)의 사이의 기밀성의 확보와 서로의 연통을 양립한다. 또한, 트랜스퍼 모듈(40)에는, 게이트 밸브(56a)가 마련된 게이트(56b)를 통해서 PHT 모듈(42)이 접속되어 있다. 이러한 게이트 밸브(56a)에 의해, 트랜스퍼 모듈(40)과 PHT 모듈(42)의 사이의 기밀성의 확보와 서로의 연통을 양립한다.
트랜스퍼 모듈(40)에서는, 로드 로크 모듈(20a)에서 상부 스토커(21a)와 하부 스토커(21b)에 겹치도록 보유 지지된 2매의 웨이퍼(W)를, 반송 암(51a)에서도 겹치도록 수취하여, COR 모듈(41)에 반송한다. 또한, COR 처리가 실시된 2매의 웨이퍼(W)를, 반송 암(51a)이 겹치도록 보유 지지하여, PHT 모듈(42)에 반송한다. 또한, PHT 처리가 실시된 2매의 웨이퍼(W)를, 반송 암(51b)이 겹치도록 보유 지지하여, 로드 로크 모듈(20b)에 반출한다.
이상의 기판 처리 장치(1)에는, 정보 표시부로서의 표시 패널(60)이 마련되어 있다. 표시 패널(60)은, 예를 들어 모니터나 터치 패널이며, 기판 처리 장치(1)에 직접 설치되어도 되고, 또는 원격으로 확인할 수 있는 것이어도 된다. 표시 패널(60)은, 예를 들어 웨이퍼(W)의 처리에서 생긴 에러에 관한 정보를 표시한다.
또한, 이상의 기판 처리 장치(1)에는 제어부(70)가 마련되어 있다. 제어부(70)는 예를 들어 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 갖고 있다. 프로그램 저장부에는, 기판 처리 장치(1)에서의 웨이퍼(W)의 처리를 제어하는 프로그램이 저장되어 있다. 또한, 프로그램 저장부에는, 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라서 기판 처리 장치(1)의 각 구성부에 웨이퍼(W)를 처리하기 위한 프로그램, 예를 들어 처리 레시피가 저장되어 있다. 또한, 상기 프로그램은, 컴퓨터에 판독 가능한 기억 매체에 기록되어 있던 것으로서, 당해 기억 매체로부터 제어부(70)에 인스톨된 것이어도 된다.
또한, 웨이퍼 처리 내용을 관리하는 정보로서, 후프(31) 내의 웨이퍼(W)에는, 컨트롤 작업(이하, 「CJ」라고도 함) 및 프로세스 작업(이하, 「PJ」라고도 함)이 설정되어 있다. CJ는, 각 웨이퍼(W)에 대하여 설정되는 PJ의 그룹 단위이며, 본 실시 형태에서는 후프(31)마다 설정된다. PJ는, 각 웨이퍼(W)에 대하여 실시되는 처리 레시피를 특정하는 정보 등이 설정된다.
CJ에는, 각 CJ의 개별 번호인 ID(이하, 「CJID」라고도 함)와, 당해 PJID를 갖는 CJ가 설정되는 후프(31)를 특정하는 정보가 포함된다. 또한, 각 CJ에는 복수의 PJ를 설정하는 것이 가능하다. PJ에는, 각 PJ의 개별 번호인 ID(이하, 「PJID」라고도 함)와, 당해 PJID를 갖는 PJ가 설정되는 웨이퍼(W)를 특정하는 정보나 실시되는 처리 레시피를 특정하는 정보가 포함된다. 각 PJ가 실시되는 웨이퍼(W)는, 후프(31)가 적재되는 로드 포트(32a 내지 32c)의 위치에 따라 특정된다.
이들 CJ나 PJ에 관한 정보는, 각 후프(31)나 그 내부에 수용된 웨이퍼(W)에 대하여 개별로 설정되어 있고, 제어부(70)는, CJ 및 PJ에 설정되어 있는 정보에 기초하여 당해 웨이퍼(W)에 실행되는 처리 레시피를 선택한다.
<기판 처리 장치의 동작>
기판 처리 장치(1)는 이상과 같이 구성되어 있고, 이어서 기판 처리 장치(1)에서의 웨이퍼 처리에 대해서 설명한다.
우선, 복수의 웨이퍼(W)를 수용한 후프(31)가 로드 포트(32)에 적재된다. 그 후, 로더 모듈(30)에 의해, 후프(31)로부터 2매의 웨이퍼(W)가 취출되어, 로드 로크 모듈(20a)에 반입된다. 로드 로크 모듈(20a)에 2매의 웨이퍼(W)가 반입되면, 게이트 밸브(22a)가 폐쇄되고, 로드 로크 모듈(20a) 내가 밀폐되어, 감압된다. 그 후, 게이트 밸브(23a)가 개방되어, 로드 로크 모듈(20a)의 내부와 트랜스퍼 모듈(40)의 내부가 연통된다.
이어서, 로드 로크 모듈(20a)과 트랜스퍼 모듈(40)이 연통하면, 웨이퍼 반송 기구(50)의 반송 암(51a)에 의해 2매의 웨이퍼(W)가 겹치도록 보유 지지되어, 로드 로크 모듈(20a)로부터 트랜스퍼 모듈(40)에 반입된다. 계속해서, 웨이퍼 반송 기구(50)가 하나의 COR 모듈(41) 앞까지 이동한다.
이어서, 게이트 밸브(55a)가 개방되어, 2매의 웨이퍼(W)를 보유 지지하는 반송 암(51a)이 COR 모듈(41)에 진입한다. 그리고, 반송 암(51a)으로부터 스테이지(43a, 43b) 각각에, 1매씩 웨이퍼(W)가 적재된다. 그 후, 반송 암(51a)은, COR 모듈(41)로부터 퇴출된다.
이어서, 반송 암(51a)이 COR 모듈(41)로부터 퇴출되면, 게이트 밸브(55a)가 폐쇄되고, COR 모듈(41)에서 2매의 웨이퍼(W)에 대하여 COR 처리가 행하여진다.
이어서, COR 모듈(41)에서의 COR 처리가 종료되면, 게이트 밸브(55a)가 개방되어, 반송 암(51a)이 COR 모듈(41)에 진입한다. 그리고, 스테이지(43a, 43b)로부터 반송 암(51a)에 2매의 웨이퍼(W)가 전달되어, 반송 암(51a)으로 2매의 W가 겹치도록 보유 지지된다. 그 후, 반송 암(51a)은, COR 모듈(41)로부터 퇴출되고, 게이트 밸브(55a)가 폐쇄된다.
이어서, 웨이퍼 반송 기구(50)가 PHT 모듈(42) 앞까지 이동한다. 계속해서, 게이트 밸브(56a)가 개방되어, 2매의 웨이퍼(W)를 보유 지지하는 반송 암(51a)이 PHT 모듈(42)에 진입한다. 그리고, 반송 암(51a)으로부터 스테이지(44a, 44b) 각각에, 1매씩 웨이퍼(W)가 전달된다. 그 후, 반송 암(51a)은, PHT 모듈(42)로부터 퇴출된다. 계속해서, 게이트 밸브(56a)가 폐쇄되고, 2매의 웨이퍼(W)에 대하여 PHT 처리가 행하여진다.
이어서, 웨이퍼(W)의 PHT 처리가 종료되면, 게이트 밸브(56a)가 개방되어, 반송 암(51b)이 PHT 모듈(42)에 진입한다. 그리고, 스테이지(44a, 44b)로부터 반송 암(51b)에 2매의 웨이퍼(W)가 전달되어, 반송 암(51b)으로 2매의 웨이퍼(W)가 보유 지지된다. 그 후, 반송 암(51b)은, PHT 모듈(42)로부터 퇴출되고, 게이트 밸브(56a)가 폐쇄된다.
그 후, 게이트 밸브(26a)가 개방되어, 웨이퍼 반송 기구(50)에 의해 2매의 웨이퍼(W)가 로드 로크 모듈(20b)에 반입된다. 로드 로크 모듈(20b) 내에 웨이퍼(W)가 반입되면, 게이트 밸브(26a)가 폐쇄되어, 로드 로크 모듈(20b) 내가 밀폐되고, 대기 개방된다. 그 후, 로더 모듈(30)에 의해, 2매의 웨이퍼(W)가 CST 모듈(33)에 수용되어, CST 처리가 행하여진다.
CST 모듈(33)에 반송된 2매의 웨이퍼(W)는, 소정 시간의 CST 처리가 완료되면, 로더 모듈(30)에 의해 로드 포트(32)에 적재된 후프(31)에 수용되고, 후프(31) 내에 수용된 다른 웨이퍼(W)의 처리가 완료될 때까지 대기 상태가 된다.
이와 같이, 일련의 COR 처리, PHT 처리 및 CST 처리로 이루어지는 「처리 사이클」이, 후프(31) 내에 수용된 모든 웨이퍼(W)에 대하여 순차 행하여진다.
웨이퍼(W)에 대한 일련의 처리 사이클은 이상과 같지만, 상술한 바와 같이, 한번의 처리 사이클에서의 웨이퍼(W)의 에칭양에는 제한이 있다. 이 때문에, 하나의 웨이퍼(W)에 대하여 당해 처리 사이클을 반복해서 행하여, 원하는 에칭양을 얻을 필요가 있다.
그래서, 일련의 처리 사이클이 종료되고, 후프(31)에 수용된 2매의 웨이퍼(W)는, 오리엔타 모듈(34)에 의해 소정 각도의 위치 조절이 행하여진 후, COR 모듈(41)에 반송되어, 다시 처리 사이클이 행하여진다.
처리 사이클을 반복하는 횟수는, 예를 들어 PJ에 설정되어 있는 정보에 기초하여 결정된다. 2매의 웨이퍼(W)에 대하여 소정 횟수의 처리 사이클이 종료되면, 로더 모듈(30)에서 2매의 웨이퍼(W)는 후프(31)에 수용되어, 대기 상태가 된다. 그리고, 후프(31) 내의 모든 웨이퍼(W)에 대한 소정 횟수의 처리 사이클이 종료되고, 최후의 웨이퍼(W)가 후프(31)에 수용되면, 기판 처리 장치(1)에서의 일련의 웨이퍼 처리가 종료된다.
<에러 발생 시에 있어서의 종래의 표시 화면>
이어서, 상술한 기판 처리 장치(1)에서의 에러의 발생 시의, 표시 패널(60)에 표시되는 화면에 대해서 설명한다. 도 2 내지 도 5는, 표시 패널(60)에 표시되는, 종래의 표시 화면의 일례를 모식적으로 도시하는 설명도이다. 또한, 기판 처리 장치(1)는, 본 실시 형태에 따른 장치이지만, 이하에서는 기술의 이해를 용이하게 하기 위해서, 종래의 표시 화면은 당해 기판 처리 장치(1)의 표시 패널(60)에 표시되는 것으로서 설명한다.
우선, 종래의 표시 화면에 대해서 설명한다. 도 2 내지 도 5에 도시하는 바와 같이 표시 패널(60)에는, 웨이퍼 처리에 관한 각종 정보를 표시하는 정보 표시 에어리어(100)와, 정보 표시 에어리어(100)에 표시되는 정보를 전환하기 위한 정보 선택 에어리어(101, 102)가 마련되어 있다.
도 2에 도시한 바와 같이, 웨이퍼(W)의 처리에 관한 로그 일람표(200)가, PJ 단위로 정보 표시 에어리어(100)에 표시된다. 로그 일람표(200)는, 기판 처리 장치(1)의 동작이 정지할 때까지 행하여진 웨이퍼(W)의 처리에 대해서, PJ 단위로 로그를 표시한다.
로그 일람표(200)에는, 처리된 웨이퍼(W)를 포함하는 복수의 PJ에 관한 정보, 예를 들어 CJID, PJID 및 각 PJ의 처리 타이밍, 즉, 각 PJ에 대한 처리의 개시 일시 및 처리의 종료 일시가 표시되어 있다. 또한, 웨이퍼(W)의 처리 타이밍은, 예를 들어 「YYYY/MM/DD h:mm:ss」의 형식으로 각각 표시된다.
정보 선택 에어리어(101)를 선택하면, 도 3에 도시하는 장치에서 발생한 에러 정보를 통합한 에러 일람표(300)가 정보 표시 에어리어(100)에 표시된다.
에러 일람표(300)에는, 예를 들어 에러의 발생 타이밍, 에러에 관한 알람의 식별 ID, 및 당해 알람에 관한 메시지가 표시된다. 에러의 발생 타이밍은, 예를 들어 「YYYY/MM/DD h:mm:ss」의 형식으로 표시된다. 또한, 알람에 관한 메시지로서는, 에러가 발생한 처리 모듈, 당해 에러의 요인(예를 들어 처리 모듈의 압력이나 온도의 미달 등)이 표시된다.
정보 선택 에어리어(102)를 선택하면, 도 4에 도시하는, 기판 처리 장치(1)의 동작이 정지할 때까지 웨이퍼 처리를 행한 처리 모듈 일람표(400)가 표시된다.
처리 모듈의 일람표(400)에는, 예를 들어 기판 처리 장치(1)의 동작이 정지할 때까지 웨이퍼 처리를 행한 처리 모듈의 일람, 및 당해 처리 모듈에서의 사이클 번호(실행한 처리 사이클의 반복 횟수)가 표시된다. 도 4의 예에서는 처리 모듈 및 사이클 번호가 「모듈명(사이클 번호)」의 형식으로 표시되어 있다. 예를 들어 도면 중의 「COR(3)」에는, COR 모듈(41)에서의 3 사이클째의 처리 데이터가 저장되어 있는 것을 나타내고 있다.
처리 모듈 일람표(400)에서의 임의의 「모듈명(사이클 번호)」을 선택하면, 도 5에 도시한 바와 같이, 선택한 모듈명 및 웨이퍼(W)에 대한 처리 레시피의 스텝 번호, 프로세스 레시피 일람표(500)가 정보 표시 에어리어(100)에 표시된다. 여기서, 처리 레시피의 스텝 번호는, 임의로 선택할 수 있다.
프로세스 레시피 일람표(500)에는, 해당하는 처리 모듈 및 스텝에서 처리된 웨이퍼(W)의 처리 프로세스 상에서의 식별 번호, 및 당해 웨이퍼(W)에 대하여 행하여진 각종 처리 데이터가 표시된다. 웨이퍼(W)의 식별 번호로서, 예를 들어 도 5 중의 「웨이퍼(1-1)」는, 로드 포트(32a)의 1매째의 웨이퍼(W)를 나타내고 있다. 처리 데이터로서는, 예를 들어 해당 처리 모듈에서의 챔버내 압력, 챔버내 온도 및 처리 가스 유량 등을 들 수 있다.
종래, 표시 패널(60)은, 이상과 같이 정보 표시 에어리어(100)에 각종 정보를 표시하고 있었다. 그리고 기판 처리 장치(1)의 오퍼레이터는, 이러한 각종 데이터를 참조함으로써 웨이퍼 처리에 관한 정보 및 에러에 관한 정보를 파악하여, 에러가 생긴 웨이퍼(이하, 「에러 웨이퍼(WE)」라고도 함)의 리커버리 처리를 실행하고 있었다.
그런데, 에러 웨이퍼(WE)의 리커버리 처리를 실행하는 경우, 적어도, 로드 포트(32) 내에서의 에러 웨이퍼(WE), 에러 발생 시의 처리 모듈, 에러의 발생 타이밍, 및 당해 에러의 요인을 파악할 필요가 있다. 또한, 상술한 바와 같이 처리 사이클을 복수회 반복해서 행하는 경우, 당해 에러가 처리 사이클의 몇회째에서 발생한 것인지를 특정할 필요가 있다.
그러나, 도 2 내지 도 5에 도시한 바와 같이, 에러 웨이퍼(WE)의 리커버리 처리를 실행하기 위해서 필요한 정보를 파악하기 위해서는 복수의 화면을 참조할 필요가 있었다. 예를 들어 에러의 발생 타이밍 및 에러의 요인은, 에러 일람표(300)에서 파악할 수 있다. 그러나, 에러 일람표(300)에서는 에러 웨이퍼(WE)의 특정과 사이클 번호의 특정을 행할 수 없었기 때문에, 처리 모듈 일람표(400)와 프로세스 일람표(500)를 반복해서 참조하여, 에러 웨이퍼(WE)와 사이클 번호의 특정을 행할 필요가 있었다. 또한, 에러 일람표(300)에서는, 에러의 발생 타이밍이나 에러가 발생한 처리 모듈마다 에러를 분류해서 표시할 수 없었다.
이와 같이, 표시 패널(60)에 표시되는 종래의 화면 표시에서는, 필요한 정보를 파악하고, 분류하기 위해서 복수의 표시 화면을 참조할 필요가 있어, 오퍼레이터가 리커버리 처리를 실행할 때까지는 많은 시간과 수고를 요하고 있었다.
<본 실시 형태에 따른 표시 화면>
그래서 본 실시 형태에서는, 상술한 리커버리 처리에 필요한 정보, 즉 적어도, 에러 웨이퍼(WE), 에러가 발생한 처리 모듈, 에러의 발생 타이밍 및 에러의 요인을 표시 패널(60)의 동일 화면 내에 통합해서 표시한다. 도 6은, 표시 패널(60)에 표시되는, 본 실시 형태에 따른 표시 화면의 일례를 모식적으로 도시하는 설명도이다.
웨이퍼 처리에 있어서 어떠한 에러가 발생하여, 기판 처리 장치(1)의 동작이 정지하면, 도 6에 도시하는 바와 같이 표시 패널(60)에는, 웨이퍼(W)의 프로세스 결과 일람(600)이 정보 표시 에어리어(100)에 표시된다.
프로세스 결과 일람(600)에는, 예를 들어 처리된 모든 웨이퍼(W)의 처리 프로세스 상에서의 식별 번호, 사이클 번호, 에러가 발생한 처리 모듈, 에러의 발생 타이밍 및 당해 에러의 요인이, 적어도 표시된다.
처리된 웨이퍼(W)의 처리 프로세스 상에서의 식별 번호는, 프로세스 레시피 일람(500)에 표시된 웨이퍼(W)의 식별 번호와 마찬가지의 것이다. 즉, 웨이퍼(W)의 처리 프로세스 상에서의 식별 번호를 나타내고 있으며, 예를 들어 도 6 중의 「웨이퍼(1-3)」는, 로드 포트(32a)의 3매째의 웨이퍼(W)인 것을 나타내고 있다. 또한, 프로세스 결과 일람(600)에서의 당해 웨이퍼(W)의 식별 번호에는, 당해 웨이퍼(W)의 에러의 발생 유무에 의하지 않고, 모든 웨이퍼(W)에 대해서 표시된다.
사이클 번호에는, 각 웨이퍼(W)에 대하여 CJ와 PJ에서 설정된 처리 사이클의 반복 횟수와, 실제로 에러 발생까지 실행된 처리 사이클의 횟수가, 분모 분자로 표현된다. 예를 들어 도 6에 도시하는 웨이퍼(1-3)의 사이클 「3/5」은, 5회 반복된다고 설정된 처리 사이클 중, 3회째의 처리 사이클에 있어서, 웨이퍼(1-3)에 에러가 발생한 것을 나타내고 있다.
에러가 발생한 처리 모듈에는, 에러 발생 시에 있어서 에러 웨이퍼(WE)가 처리되고 있던 처리 모듈이 특정되어 표시된다. 이때, 예를 들어 본 실시 형태에 따른 기판 처리 장치(1)와 같이, 동일한 처리 모듈이 복수 마련되어 있을 경우, 동일한 처리 모듈 중 어느 처리 모듈에서 에러가 발생한 것인지까지를 특정해서 표시한다.
에러의 발생 타이밍에는, 예를 들어 「h:mm:ss」의 형식으로 에러의 발생 시간이 표시된다.
에러의 요인에는, 예를 들어 처리 모듈의 압력이나 온도의 미달 등의, 처리를 정지시키는 것으로, 최초에 발생하는 것인 직접적인 에러의 요인이 표시된다. 또한, 당해 에러의 해소 방법에 대해서 표시되어도 된다.
또한, 에러가 발생한 처리 모듈, 에러의 발생 타이밍, 및 에러의 요인에 대해서는, 해당하는 웨이퍼(W)가 에러 웨이퍼(WE)가 아닐 경우에는 「-」가 표시된다. 즉, 이들 항목을 확인함으로써, 당해 웨이퍼(W)에 에러가 발생했는지 여부를 순시에 파악할 수 있다.
본 실시 형태에 따르면, 정보 표시 에어리어(100)에는, 이상의 정보가 프로세스 결과 일람(600)에 통합되어, 동일 화면 내에 통합해서 표시된다. 이에 의해, 리커버리 처리에 필요한 정보를, 복수의 표시 화면을 걸치지 않고 하나의 화면 내에서 참조할 수 있기 때문에, 리커버리 처리까지 걸리는 시간이나 수고를 대폭 삭감하여, 정보의 파악이 용이해진다.
또한, 상기 실시 형태에 나타낸 프로세스 결과 일람(600)의 구성은 일례이며, 임의의 정보를 정보 표시 에어리어(100)에 표시시킬 수 있다. 또한, 당연히 기판 처리 장치(1)의 구성도 상술한 예에 한정되지는 않는다.
예를 들어, 상기 실시 형태에서 프로세스 결과 일람(600)의 에러의 발생 타이밍에는, 당해 에러가 발생한 시분이 표시되었지만, 표시 방법은 이것에 한정되지 않는다. 예를 들어 에러가 발생한 처리 레시피의 스텝을 PJ에 의해 특정하고, 당해 스텝의 개시로부터의 경과 시간을 표시해도 된다. 이에 의해, 에러의 발생이 처리 레시피의 어느 타이밍에서의 것인지를 보다 간이하게 파악할 수 있다.
또한, 상기 실시 형태에서 프로세스 결과 일람(600)은, 웨이퍼 처리에 있어서 어떠한 에러가 발생하여, 기판 처리 장치(1)의 동작이 정지했을 때 표시되었지만, 화면 표시의 타이밍도 이것에 한정되지 않는다. 예를 들어 웨이퍼(W)에 어떠한 에러가 발생한 시점에서 정보 표시 에어리어(100)에 정보를 표시하도록 해도 되고, 혹은 예를 들어 에러 웨이퍼(WE)를 포함하는 PJ의 처리가 종료된 시점에서 표시하도록 해도 된다.
또한, 각 에러나 웨이퍼(W)의 상세한 정보를 용이하게 확인할 수 있도록 하기 위해서, 프로세스 결과 일람(600)으로부터, 예를 들어 에러 일람표(300)나 프로세스 레시피의 일람표(500) 등에 링크할 수 있도록 표시 패널(60)을 구성해도 된다. 이러한 구성에 의해, 프로세스 결과 일람(600)으로부터, 직접적으로 각종 상세 정보의 표시 화면에 링크하기 때문에, 각종 정보의 파악이 더욱 용이해진다.
또한, 상기 실시 형태에서는, 웨이퍼 처리에 에러가 발생해서 기판 처리 장치(1)의 동작이 정지했을 때 프로세스 결과 일람(600)이 정보 표시 에어리어(100)에 표시되었지만, 당해 프로세스 결과 일람(600)을 직접 표시시키지 않고, 링크에 의해 표시시켜도 된다. 예를 들어, 웨이퍼 처리에 에러가 발생했을 때는, 우선 로그 일람(200)을 표시시켜, 정보 선택 에어리어(101, 102)를 선택함으로써, 프로세스 결과 일람(600)을 정보 표시 에어리어(100)에 표시시키도록 해도 된다.
또한, 본 실시 형태에서는 기판 처리 장치(1)의 동작이 에러에 의해 정지했을 때, 정보 표시 에어리어(100)에 프로세스 결과 일람(600)이 표시되었지만, 에러 발생 시에 한하지 않고, 임의의 타이밍에 당해 프로세스 결과 일람(600)을 참조할 수 있도록 해도 된다.
또한, 상기 실시 형태의 프로세스 결과 일람(600)에서는, 에러가 발생한 처리 모듈이 표시되었지만, 에러가 발생한 반송 모듈(로드 로크 모듈(20a, 20b), 로더 모듈(30), 트랜스퍼 모듈(40))이 표시되어도 된다. 반송 모듈의 에러의 요인에는, 예를 들어 웨이퍼(W)의 반송을 정지시키는 것으로, 최초에 발생하는 것인 직접적인 에러의 요인이 표시된다. 또한, 당해 에러의 해소 방법에 대해서 표시되어도 된다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 청구범위 및 그 주지를 일탈하지 않고, 다양한 형태에서 생략, 치환, 변경되어도 된다.
또한, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1) 기판을 처리하는 기판 처리 장치이며, 기판에 소정의 처리를 행하는 복수의 처리 모듈과, 상기 소정의 처리에서 생긴 에러에 관한 정보를 표시하는 정보 표시부를 갖고, 상기 정보 표시부는, 상기 에러가 발생한 소정의 처리가 행하여지고 있던 기판과, 상기 에러가 발생한 소정의 처리를 행하고 있던 처리 모듈과, 상기 에러가 발생한 타이밍과, 상기 에러의 요인을 동일 화면 내에 표시하는, 기판 처리 장치.
이와 같이, 정보 표시부에 적어도 기판과, 에러가 발생한 처리를 행하고 있던 처리 모듈과, 에러가 발생한 타이밍과, 에러의 요인을 한 화면 내에 표시함으로써, 기판 처리의 에러 정보를 용이하게 파악할 수 있다.
(2) 상기 복수의 처리 모듈은, 상기 소정의 처리를 복수 포함하는 처리 사이클을 반복해서 행하고, 상기 정보 표시부는, 상기 에러가 발생한 소정의 처리의 사이클 번호를 상기 동일 화면 내에 또한 표시하는, 상기 (1)에 기재된 기판 처리 장치.
에러가 발생한 사이클 번호를 또한 표시함으로써, 오퍼레이터가 참조해야 할 화면을 더욱 저감시킬 수 있어, 기판 처리의 에러 정보를 더욱 용이하게 파악할 수 있다.
(3) 상기 복수의 처리 모듈은, 기판에 COR 처리를 행하는 COR 모듈과, 기판에 가열 처리를 행하는 가열 모듈을 갖고, 상기 처리 사이클은, 상기 COR 처리와 상기 가열 처리를 순서대로 행하는, 상기 (2)에 기재된 기판 처리 장치.
(4) 기판을 처리하는 기판 처리 방법이며, 복수의 처리 모듈에서 기판에 소정의 처리를 행하는 처리 공정과, 상기 소정의 처리에서 생긴 에러에 관한 정보를, 정보 표시부에서 표시하는 정보 표시 공정을 갖고, 상기 정보 표시부는, 상기 에러가 발생한 기판과, 상기 에러가 발생한 처리를 행하고 있던 처리 모듈과, 상기 에러가 발생한 타이밍과, 상기 에러의 요인을 포함하는 항목을 동일 화면 내에 표시하는, 기판 처리 방법.
상기 (4)는, 상기 (1)과 마찬가지의 기술적 특징을 갖는 것이며, 즉, 기판 처리의 에러 정보를 용이하게 파악할 수 있다.
(5) 상기 처리 공정에서, 상기 소정의 처리를 복수 포함하는 처리 사이클을 반복해서 행하고, 상기 정보 표시 공정에서, 상기 정보 표시부는, 상기 에러가 발생한 소정의 처리의 사이클 번호를 상기 동일 화면 내에 또한 표시하는, 상기 (4)에 기재된 기판 처리 방법.
상기 (5)는, 상기 (2)와 마찬가지의 기술적 특징을 갖는 것이며, 즉, 기판 처리의 에러 정보를 더욱 용이하게 파악할 수 있다.
(6) 상기 처리 공정은, 기판에 COR 처리를 행하는 COR 처리 공정과, 그 후, 기판을 가열 처리하는 가열 처리 공정을 갖고, 상기 처리 사이클은, 상기 COR 처리 공정과 상기 가열 처리 공정을 순서대로 행하는, 상기 (5)에 기재된 기판 처리 방법.
1: 기판 처리 장치
33: CST 모듈(처리 모듈)
41: COR 모듈(처리 모듈)
42: PHT 모듈(처리 모듈)
60: 표시 패널(정보 표시부)
100: 정보 표시 에어리어
W: 웨이퍼(기판)

Claims (10)

  1. 기판을 처리하는 기판 처리 장치이며,
    기판에 소정의 처리를 행하는 복수의 처리 모듈과,
    상기 소정의 처리에서 생긴 에러에 관한 정보를 표시하는 정보 표시부를 갖고,
    상기 정보 표시부는,
    상기 에러가 발생한 소정의 처리가 행하여지고 있던 기판과,
    상기 에러가 발생한 소정의 처리를 행하고 있던 처리 모듈과,
    상기 에러가 발생한 타이밍과,
    상기 에러의 요인을 동일 화면 내에 표시하는,
    기판 처리 장치.
  2. 제1항에 있어서, 상기 복수의 처리 모듈은, 상기 소정의 처리를 복수 포함하는 처리 사이클을 반복해서 행하고,
    상기 정보 표시부는, 상기 에러가 발생한 소정의 처리의 사이클 번호를 상기 동일 화면 내에 또한 표시하는, 기판 처리 장치.
  3. 제2항에 있어서, 상기 복수의 처리 모듈은,
    기판에 COR 처리를 행하는 COR 모듈과,
    기판에 가열 처리를 행하는 가열 모듈을 갖고,
    상기 처리 사이클은, 상기 COR 처리와 상기 가열 처리를 순서대로 행하는, 기판 처리 장치.
  4. 제1항에 있어서, 상기 에러의 요인은, 상기 소정의 처리를 정지시키는 것으로, 최초에 발생하는 것인, 기판 처리 장치.
  5. 기판을 처리하는 기판 처리 장치이며,
    기판에 소정의 처리를 행하는 복수의 처리 모듈과,
    기판을 반송하는 복수의 반송 모듈과,
    상기 소정의 처리 또는 상기 기판의 반송에서 생긴 에러에 관한 정보를 표시하는 정보 표시부를 갖고,
    상기 정보 표시부는,
    상기 에러가 발생한 소정의 처리가 행하여지고 있던 기판과,
    상기 에러가 발생한, 소정의 처리를 행하고 있던 처리 모듈 또는 기판의 반송을 행하고 있던 반송 모듈과,
    상기 에러가 발생한 타이밍과,
    상기 에러의 요인을 동일 화면 내에 표시하는,
    기판 처리 장치.
  6. 기판을 처리하는 기판 처리 방법이며,
    복수의 처리 모듈에서 기판에 소정의 처리를 행하는 처리 공정과,
    상기 소정의 처리에서 생긴 에러에 관한 정보를, 정보 표시부에서 표시하는 정보 표시 공정을 갖고,
    상기 정보 표시부는,
    상기 에러가 발생한 소정의 처리가 행하여지고 있던 기판과,
    상기 에러가 발생한 소정의 처리를 행하고 있던 처리 모듈과,
    상기 에러가 발생한 타이밍과,
    상기 에러의 요인을 포함하는 항목을 동일 화면 내에 표시하는,
    기판 처리 방법.
  7. 제6항에 있어서, 상기 처리 공정에서, 상기 소정의 처리를 복수 포함하는 처리 사이클을 반복해서 행하고,
    상기 정보 표시 공정에서, 상기 정보 표시부는, 상기 에러가 발생한 소정의 처리의 사이클 번호를 상기 동일 화면 내에 또한 표시하는, 기판 처리 방법.
  8. 제7항에 있어서, 상기 처리 공정은,
    기판에 COR 처리를 행하는 COR 처리 공정과,
    그 후, 기판을 가열 처리하는 가열 처리 공정을 갖고,
    상기 처리 사이클은, 상기 COR 처리 공정과 상기 가열 처리 공정을 순서대로 행하는, 기판 처리 방법.
  9. 제6항에 있어서, 상기 에러의 요인은, 상기 소정의 처리를 정지시키는 것으로, 최초에 발생하는 것인, 기판 처리 방법.
  10. 기판을 처리하는 기판 처리 방법이며,
    복수의 처리 모듈에서 기판에 소정의 처리를 행하는 처리 공정과,
    복수의 반송 모듈에 의해 기판을 반송하는 반송 공정과,
    상기 소정의 처리 또는 상기 기판의 반송에서 생긴 에러에 관한 정보를, 정보 표시부에서 표시하는 정보 표시 공정을 갖고,
    상기 정보 표시부는,
    상기 에러가 발생한 소정의 처리가 행하여지고 있던 기판과,
    상기 에러가 발생한, 소정의 처리를 행하고 있던 처리 모듈 또는 기판의 반송을 행하고 있던 반송 모듈과,
    상기 에러가 발생한 타이밍과,
    상기 에러의 요인을 동일 화면 내에 표시하는,
    기판 처리 방법.
KR1020217002368A 2018-07-05 2019-06-25 기판 처리 장치 및 기판 처리 방법 KR102567822B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018128186A JP7137977B2 (ja) 2018-07-05 2018-07-05 基板処理装置及び基板処理方法
JPJP-P-2018-128186 2018-07-05
PCT/JP2019/025160 WO2020008955A1 (ja) 2018-07-05 2019-06-25 基板処理装置及び基板処理方法

Publications (2)

Publication Number Publication Date
KR20210024087A true KR20210024087A (ko) 2021-03-04
KR102567822B1 KR102567822B1 (ko) 2023-08-18

Family

ID=69059601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002368A KR102567822B1 (ko) 2018-07-05 2019-06-25 기판 처리 장치 및 기판 처리 방법

Country Status (5)

Country Link
US (1) US20210280445A1 (ko)
JP (1) JP7137977B2 (ko)
KR (1) KR102567822B1 (ko)
TW (1) TWI830745B (ko)
WO (1) WO2020008955A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7137977B2 (ja) * 2018-07-05 2022-09-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105518A (ko) * 2005-03-29 2006-10-11 동경 엘렉트론 주식회사 기판 처리 장치, 이력 정보 기록 방법, 이력 정보 기록프로그램, 및 이력 정보 기록 시스템
KR20090043511A (ko) * 2006-08-01 2009-05-06 도쿄엘렉트론가부시키가이샤 서버 장치 및 프로그램
JP2010062367A (ja) 2008-09-04 2010-03-18 Nikon Corp 露光装置、露光システム及び露光方法並びにデバイス製造方法
KR20130014405A (ko) * 2011-07-29 2013-02-07 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체, 경보 표시 방법 및 기판 처리 장치의 점검 방법
KR20180015314A (ko) * 2016-08-02 2018-02-13 세메스 주식회사 기판 처리 장치 및 이의 모니터링 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214276A (ja) * 1998-01-20 1999-08-06 Kokusai Electric Co Ltd 固体デバイス製造装置
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
JP4014379B2 (ja) * 2001-02-21 2007-11-28 株式会社日立製作所 欠陥レビュー装置及び方法
JP4038356B2 (ja) * 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP2003273003A (ja) * 2002-03-15 2003-09-26 Dainippon Screen Mfg Co Ltd 基板処理装置
JP3862596B2 (ja) * 2002-05-01 2006-12-27 東京エレクトロン株式会社 基板処理方法
JP4310090B2 (ja) * 2002-09-27 2009-08-05 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
US7602962B2 (en) * 2003-02-25 2009-10-13 Hitachi High-Technologies Corporation Method of classifying defects using multiple inspection machines
KR100591736B1 (ko) * 2004-07-13 2006-06-22 삼성전자주식회사 기판의 반복 결함 분류 방법 및 장치
JP4317805B2 (ja) * 2004-09-29 2009-08-19 株式会社日立ハイテクノロジーズ 欠陥自動分類方法及び装置
JP4908995B2 (ja) * 2006-09-27 2012-04-04 株式会社日立ハイテクノロジーズ 欠陥分類方法及びその装置並びに欠陥検査装置
JP2008311461A (ja) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc 基板処理装置
JP4616864B2 (ja) * 2007-06-20 2011-01-19 株式会社日立ハイテクノロジーズ 外観検査方法及びその装置および画像処理評価システム
JP5537282B2 (ja) * 2009-09-28 2014-07-02 株式会社日立ハイテクノロジーズ 欠陥検査装置および欠陥検査方法
JP5757721B2 (ja) * 2009-12-28 2015-07-29 株式会社日立国際電気 基板処理装置、基板処理装置の異常表示方法、搬送制御方法およびデータ収集プログラム
JP6541374B2 (ja) * 2014-07-24 2019-07-10 東京エレクトロン株式会社 基板処理装置
JP7137977B2 (ja) * 2018-07-05 2022-09-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060105518A (ko) * 2005-03-29 2006-10-11 동경 엘렉트론 주식회사 기판 처리 장치, 이력 정보 기록 방법, 이력 정보 기록프로그램, 및 이력 정보 기록 시스템
KR20090043511A (ko) * 2006-08-01 2009-05-06 도쿄엘렉트론가부시키가이샤 서버 장치 및 프로그램
JP2010062367A (ja) 2008-09-04 2010-03-18 Nikon Corp 露光装置、露光システム及び露光方法並びにデバイス製造方法
KR20130014405A (ko) * 2011-07-29 2013-02-07 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체, 경보 표시 방법 및 기판 처리 장치의 점검 방법
KR20180015314A (ko) * 2016-08-02 2018-02-13 세메스 주식회사 기판 처리 장치 및 이의 모니터링 방법

Also Published As

Publication number Publication date
JP2020009855A (ja) 2020-01-16
TW202013559A (zh) 2020-04-01
JP7137977B2 (ja) 2022-09-15
TWI830745B (zh) 2024-02-01
WO2020008955A1 (ja) 2020-01-09
KR102567822B1 (ko) 2023-08-18
US20210280445A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
JP4642619B2 (ja) 基板処理システム及び方法
JP4760919B2 (ja) 塗布、現像装置
KR101547989B1 (ko) 기판 처리 장치 및 기판 반송 방법
JP2006277298A (ja) 基板処理装置、履歴情報記録方法、履歴情報記録プログラム及び履歴情報記録システム
WO2014168006A1 (ja) 基板処理装置、記録媒体及び半導体装置の製造方法
TWI528487B (zh) A vacuum processing apparatus and a method of transporting the object to be processed
JPH04190840A (ja) 真空処理装置
KR20100097601A (ko) 기판 처리 장치
KR101672577B1 (ko) 기판 처리 장치
KR20160124679A (ko) 기판 처리 시스템
JPH06314729A (ja) 真空処理装置
KR102567822B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101924677B1 (ko) 처리 장치 및 처리 방법
KR102571843B1 (ko) 기판 처리 방법 및 기판 처리 장치
US20200192308A1 (en) Substrate treating apparatus and substrate treating method
JP2002110496A (ja) 半導体製造装置
JP4610913B2 (ja) 基板処理システム、基板処理システムにおける表示方法及び基板処理方法
JP5997542B2 (ja) 真空処理装置及び真空処理方法
JP2014120618A (ja) 真空処理装置及び真空処理方法
JP2017002353A (ja) 基板処理装置及び半導体装置の製造方法
WO2022065077A1 (ja) 搬送方法及び処理システム
JP5972608B2 (ja) 基板処理装置、及び半導体装置の製造方法並びにプログラム
WO2021054167A1 (ja) 搬送装置及び搬送方法
JPH07201951A (ja) 処理装置及びその使用方法
JP2006093615A (ja) 基板処理システム

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)