JP2020009855A - 基板処理装置及び基板処理方法 - Google Patents

基板処理装置及び基板処理方法 Download PDF

Info

Publication number
JP2020009855A
JP2020009855A JP2018128186A JP2018128186A JP2020009855A JP 2020009855 A JP2020009855 A JP 2020009855A JP 2018128186 A JP2018128186 A JP 2018128186A JP 2018128186 A JP2018128186 A JP 2018128186A JP 2020009855 A JP2020009855 A JP 2020009855A
Authority
JP
Japan
Prior art keywords
processing
error
substrate
module
occurred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018128186A
Other languages
English (en)
Other versions
JP7137977B2 (ja
Inventor
渉 中込
Wataru Nakagome
渉 中込
達也 向山
Tatsuya Mukoyama
達也 向山
和典 風間
Kazunori Kazama
和典 風間
窪田　茂
Shigeru Kubota
茂 窪田
翔 一瀬
Sho Ichinose
翔 一瀬
淳也 千頭和
Junya Chizuwa
淳也 千頭和
秋人 小宮山
Akihito Komiyama
秋人 小宮山
竜平 東村
Ryuhei Higashimura
竜平 東村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018128186A priority Critical patent/JP7137977B2/ja
Priority to KR1020217002368A priority patent/KR102567822B1/ko
Priority to PCT/JP2019/025160 priority patent/WO2020008955A1/ja
Priority to US17/257,637 priority patent/US20210280445A1/en
Priority to TW108123425A priority patent/TWI830745B/zh
Publication of JP2020009855A publication Critical patent/JP2020009855A/ja
Application granted granted Critical
Publication of JP7137977B2 publication Critical patent/JP7137977B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/37—Measurements
    • G05B2219/37224—Inspect wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】情報表示部に表示される基板処理のエラー情報を容易に把握する。【解決手段】基板を処理する基板処理装置であって、基板に所定の処理を行う複数の処理モジュールと、前記所定の処理において生じたエラーに関する情報を表示する情報表示部と、を有し、前記情報表示部は、前記エラーが発生した所定の処理が行われていた基板と、前記エラーが発生した所定の処理を行っていた処理モジュールと、前記エラーが発生したタイミングと、前記エラーの要因と、を同一画面内に表示する。【選択図】図６

Description

本開示は、基板処理装置及び基板処理方法に関する。
特許文献１には、露光に関する処理で生じたエラーに関する情報を一覧表示する表示装置を有する露光装置が開示されている。この表示装置には、露光処理及び露光関連処理に関する各種処理情報を表示する情報表示部、タッチパネルを介して各種モードを切り替えるモード設定部、各種数値を入力する数値入力部等が設けられている。
特開２０１０−６２３６７号公報
本開示にかかる技術は、情報表示部に表示される基板処理のエラー情報を容易に把握する。
本開示の一態様は、基板を処理する基板処理装置であって、基板に所定の処理を行う複数の処理モジュールと、前記所定の処理において生じたエラーに関する情報を表示する情報表示部と、を有し、前記情報表示部は、前記エラーが発生した所定の処理が行われていた基板と、前記エラーが発生した所定の処理を行っていた処理モジュールと、前記エラーが発生したタイミングと、前記エラーの要因と、を同一画面内に表示する。
本開示によれば、情報表示部に表示される基板処理のエラー情報を容易に把握することができる。
本実施形態にかかる基板処理装置の構成の概略を示す平面図である。 従来のＰＪのログを選択する画面の一例である。 従来のエラー表示画面の一例である。 従来の各モジュールでのログを選択するための選択画面の一例である。 従来の各モジュールでのログを参照する画面の一例である。 本実施形態にかかるエラー表示画面の一例である。
半導体デバイスの製造プロセスにおいては、半導体ウェハ（以下、「ウェハ」という場合がある。）を収納した処理モジュールを減圧状態にし、当該ウェハに所定の処理を行う様々な処理工程が行われている。また、これら複数の処理工程は、例えば共通の搬送モジュールの周りに処理モジュールを複数配置した基板処理装置を用いて行われる。
基板処理装置で行われる前記所定の処理としては、例えばＣＯＲ（Ｃｈｅｍｉｃａｌ Ｏｘｉｄｅ Ｒｅｍｏｖａｌ）処理やＰＨＴ（Ｐｏｓｔ Ｈｅａｔ Ｔｒｅａｔｍｅｎｔ）処理等が挙げられる。ＣＯＲ処理は、ウェハ上に形成された酸化膜と処理ガスとを反応させる処理である。ＰＨＴ処理は、ＣＯＲ処理において生成された生成物を加熱して気化させる加熱処理である。これらＣＯＲ処理とＰＨＴ処理を連続的に行うことにより、ウェハ上に形成された酸化膜のエッチングが行われる。また、これらＣＯＲ処理とＰＨＴ処理は、ウェハに対する所望のエッチング厚みを達成するために、同一のウェハに対して複数回繰り返し行われる場合がある。
ところで、例えば特許文献１に開示された露光装置では、エラー情報を表示する情報表示部を有している。同様に、上述したＣＯＲ処理やＰＨＴ処理等において何らかのエラーが生じた場合にも、当該エラーに関する情報は、基板処理装置に設けられた情報表示部に表示される。
しかしながら、従来、エラーの状態を把握するための情報、例えば後述するＰＪ内のエラー基板、エラーが発生した処理モジュール、エラー発生のタイミング、エラー要因等は、情報表示部において複数の画面に別々に表示される場合があった。特に、従来の情報表示部においては、エラーが発生した基板や処理モジュールの状態把握については別画面を参照する必要があり、これら情報を参照するのに多大な時間や手間を要していた。
また、上述したＣＯＲ処理とＰＨＴ処理を順に行う処理サイクルを、同一ウェハに対して複数回繰り返し行う場合、情報表示部に表示するエラー情報は更に増える。例えばエラーが発生したサイクル番号、すなわち何回目の処理サイクルにおいて発生したエラーなのかを情報表示部に表示する必要がある。しかしながら、従来の情報表示部においては、このサイクル番号を把握するために複数の別の画面を参照する必要があり、所要時間や手間は更に増大していた。
そこで、本開示にかかる技術は、情報表示部に表示される、基板処理としてのウェハ処理のエラー情報を容易に把握する。具体的には、後述するＰＪ内の全ウェハのプロセス結果を一覧にして１画面中に表示する。これにより、オペレータがエラーの発生した基板のリカバリ方法を検討する際に、該１画面のみを参照して、必要な情報を即時に取得することができる。
以下、本実施形態にかかる基板処理装置の構成について、図面を参照しながら説明する。なお、本明細書において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
＜基板処理装置＞
図１は、本実施形態にかかる基板処理装置の構成の概略を示す平面図である。本実施形態においては、基板処理装置１が、基板としてのウェハＷにＣＯＲ処理、ＰＨＴ処理、及びＣＳＴ（Ｃｏｏｌｉｎｇ Ｓｔｏｒａｇｅ）処理を行うための各種処理モジュールを備える場合について説明する。すなわち、本実施形態における処理モジュールは、ＣＯＲモジュール、ＰＨＴモジュール、ＣＳＴモジュールのことを指す。ただし、本開示の基板処理装置のモジュール構成はこれに限られず、任意に選択され得る。
図１に示すように基板処理装置１は、大気部１０と減圧部１１が搬送モジュールとしてのロードロックモジュール２０ａ、２０ｂを介して一体に接続された構成を有している。大気部１０は、大気圧雰囲気下においてウェハＷに所定の処理を行う複数の大気モジュールを備える。減圧部１１は、減圧雰囲気下においてウェハＷに所定の処理を行う複数の減圧モジュールを備える。
ロードロックモジュール２０ａは、大気部１０の後述するローダーモジュール３０から搬送されたウェハＷを、減圧部１１の後述するトランスファモジュール４０に引き渡すため、ウェハＷを一時的に保持する。ロードロックモジュール２０ａは、２枚のウェハＷを重なるように保持する上部ストッカ２１ａと下部ストッカ２１ｂを有している。
また、ロードロックモジュール２０ａは、ゲートバルブ２２ａが設けられたゲート２２ｂを介して後述するローダーモジュール３０に接続されている。このゲートバルブ２２ａにより、ロードロックモジュール２０ａとローダーモジュール３０の間の気密性の確保と互いの連通を両立する。また、ロードロックモジュール２０ａは、ゲートバルブ２３ａが設けられたゲート２３ｂを介して後述するトランスファモジュール４０に接続されている。このゲートバルブ２３ａにより、ロードロックモジュール２０ａとトランスファモジュール４０の間の気密性の確保と互いの連通を両立する。
さらに、ロードロックモジュール２０ａにはガスを供給する給気部（図示せず）とガスを排出する排気部（図示せず）が接続され、当該給気部と排気部によって内部が大気圧雰囲気と減圧雰囲気に切り替え可能に構成されている。すなわちロードロックモジュール２０ａは、大気圧雰囲気の大気部１０と、減圧雰囲気の減圧部１１との間で、適切にウェハＷの受け渡しができるように構成されている。
なお、ロードロックモジュール２０ｂはロードロックモジュール２０ａと同様の構成を有している。すなわち、ロードロックモジュール２０ｂは、上部ストッカ２４ａと下部ストッカ２４ｂ、ローダーモジュール３０側のゲートバルブ２５ａとゲート２５ｂ、トランスファモジュール４０側ゲートバルブ２６ａとゲート２６ｂを有している。
大気部１０は、ウェハ搬送機構（図示せず）を備えた搬送モジュールとしてのローダーモジュール３０と、複数のウェハＷを保管可能なフープ３１を載置するロードポート３２と、ウェハＷを冷却するＣＳＴモジュール３３と、ウェハＷの水平方向の向きを調節するオリエンタモジュール３４とを有している。
ローダーモジュール３０は内部が矩形の筐体からなり、筐体の内部は大気圧雰囲気に維持されている。ローダーモジュール３０の筐体の長辺を構成する一側面には、複数、例えば３つのロードポート３２ａ〜３２ｃが並設されている。ローダーモジュール３０の筐体の長辺を構成する他側面には、ロードロックモジュール２０ａ、２０ｂとＣＳＴモジュール３３が並設されている。ローダーモジュール３０の筐体の短辺を構成する一側面には、オリエンタモジュール３４が配設されている。なお、ＣＳＴモジュール３３とオリエンタモジュール３４の配置や数は、本実施形態に限定されるものではなく、任意に設計できる。また、ローダーモジュール３０は、筐体の内部においてその長手方向に移動可能なウェハ搬送機構（図示せず）を有している。ウェハ搬送機構はロードポート３２に載置されたフープ３１、ロードロックモジュール２０ａ、２０ｂ、ＣＳＴモジュール３３、及びオリエンタモジュール３４との間でウェハＷを搬送できる。なお、ウェハ搬送機構の構成は、後述するウェハ搬送機構５０の構成と同様である。
フープ３１は複数のウェハＷを等間隔で多段に重なるようにして収容する。また、ロードポート３２に載置されたフープ３１の内部は、例えば、大気や窒素ガス等で満たされて密閉されている。
ＣＳＴモジュール３３は、ロードロックモジュール２０ｂに隣接して配置され、ローダーモジュール３０に接続されている。ＣＳＴモジュール３３は、複数のウェハＷを等間隔で多段に重なるようにして収容することができ、当該複数のウェハＷを冷却する。具体的にＣＳＴモジュール３３は、後述のＰＨＴモジュール４２において加熱されたウェハＷの冷却処理を行う。
オリエンタモジュール３４は、ウェハＷを回転させて水平方向の向きの調節を行う。具体的に、オリエンタモジュール３４は、後述する処理サイクルを繰り返し行うにあたり、当該処理サイクル毎に、ウェハＷの基準位置（例えばノッチ位置）からの水平方向からの向きを調節する。
減圧部１１は、２枚のウェハＷを同時に搬送する搬送モジュールとしてのトランスファモジュール４０と、トランスファモジュール４０から搬送されたウェハＷにＣＯＲ処理を行うＣＯＲモジュール４１と、ＰＨＴ処理を行うＰＨＴモジュール４２とを有している。トランスファモジュール４０、ＣＯＲモジュール４１、及びＰＨＴモジュール４２の内部は、それぞれ減圧雰囲気に維持される。
減圧部１１においては、ウェハＷに対して一連の処理、本実施形態においてはＣＯＲ処理とＰＨＴ処理が順次行われる。なお、トランスファモジュール４０には、ＣＯＲモジュール４１及びＰＨＴモジュール４２がそれぞれ複数、本実施形態においては例えば３つ、当該トランスファモジュール４０の長手方向に沿って設けられている。
トランスファモジュール４０は内部が矩形の筐体からなり、ロードロックモジュール２０ａに搬入されたウェハＷを一のＣＯＲモジュール４１とＰＨＴモジュール４２に順次搬送し、ＣＯＲ処理とＰＨＴ処理を施す。その後、トランスファモジュール４０は、ウェハＷをロードロックモジュール２０ｂを介して大気部１０に搬出する。
ＣＯＲモジュール４１の内部には、２枚のウェハＷを水平方向に並べて載置する２つのステージ４３ａ、４３ｂが設けられている。ＣＯＲモジュール４１は、ステージ４３ａ、４３ｂにウェハＷを並べて載置することにより、２枚のウェハＷに対して同時にＣＯＲ処理を行う。また、ＣＯＲモジュール４１には、処理ガスやパージガス等を供給する給気部（図示せず）とガスを排出する排気部（図示せず）が接続されている。
ＰＨＴモジュール４２の内部には、２枚のウェハＷを水平方向に並べて載置する２つのステージ４４ａ、４４ｂが設けられている。ＰＨＴモジュール４２は、ステージ４４ａ、４４ｂにウェハＷを並べて載置することにより、２枚のウェハＷに対して同時にＰＨＴ処理を行う。また、ＰＨＴモジュール４２には、ガスを供給する給気部（図示せず）とガスを排出する排気部（図示せず）が接続されている。
トランスファモジュール４０の内部には、ウェハＷを搬送するウェハ搬送機構５０が設けられている。ウェハ搬送機構５０は、２枚のウェハＷを重なるように保持して移動する搬送アーム５１ａ、５１ｂと、搬送アーム５１ａ、５１ｂを回転可能に支持する回転台５２と、回転台５２を搭載した回転載置台５３とを有している。また、トランスファモジュール４０の内部には、トランスファモジュール４０の長手方向に延伸するガイドレール５４が設けられている。回転載置台５３はガイドレール５４上に設けられ、ウェハ搬送機構５０をガイドレール５４に沿って移動可能に構成されている。
トランスファモジュール４０は、上述したようにゲートバルブ２３ａ、２６ａを介してロードロックモジュール２０ａ、２０ｂに接続されている。また、トランスファモジュール４０には、ゲートバルブ５５ａが設けられたゲート５５ｂを介してＣＯＲモジュール４１が接続されている。かかるゲートバルブ５５ａにより、トランスファモジュール４０とＣＯＲモジュール４１の間の気密性の確保と互いの連通を両立する。さらに、トランスファモジュール４０には、ゲートバルブ５６ａが設けられたゲート５６ｂを介してＰＨＴモジュール４２が接続されている。かかるゲートバルブ５６ａにより、トランスファモジュール４０とＰＨＴモジュール４２の間の気密性の確保と互いの連通を両立する。
トランスファモジュール４０では、ロードロックモジュール２０ａにおいて上部ストッカ２１ａと下部ストッカ２１ｂに重なるように保持された２枚のウェハＷを、搬送アーム５１ａでも重なるように受け取り、ＣＯＲモジュール４１に搬送する。また、ＣＯＲ処理が施された２枚のウェハＷを、搬送アーム５１ａが重なるように保持し、ＰＨＴモジュール４２に搬送する。また更に、ＰＨＴ処理が施された２枚のウェハＷを、搬送アーム５１ｂが重なるように保持し、ロードロックモジュール２０ｂに搬出する。
以上の基板処理装置１には、情報表示部としての表示パネル６０が設けられている。表示パネル６０は例えばモニターやタッチパネルであり、基板処理装置１に直接取り付けられてもよいし、又は遠隔で確認できるものであってもよい。表示パネル６０は、例えばウェハＷの処理において生じたエラーに関する情報を表示する。
また、以上の基板処理装置１には制御部７０が設けられている。制御部７０は、例えばコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、基板処理装置１におけるウェハＷの処理を制御するプログラムが格納されている。また、プログラム格納部には、各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じて基板処理装置１の各構成部にウェハＷを処理するためのプログラム、例えば処理レシピが格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体に記録されていたものであって、当該記憶媒体から制御部７０にインストールされたものであってもよい。
なお、ウェハ処理内容を管理する情報として、フープ３１内のウェハＷには、コントロールジョブ（以下、「ＣＪ」という場合がある。）及びプロセスジョブ（以下、「ＰＪ」という場合がある。）が設定されている。ＣＪは、各ウェハＷに対して設定されるＰＪのグループ単位であり、本実施形態においてはフープ３１毎に設定される。ＰＪは、各ウェハＷに対して実施される処理レシピを特定する情報等が設定される。
ＣＪには、各ＣＪの個別番号であるＩＤ（以下、「ＣＪＩＤ」という場合がある。）と、当該ＰＪＩＤを持つＣＪが設定されるフープ３１を特定する情報が含まれる。また、各ＣＪには複数のＰＪを設定することが可能である。ＰＪには、各ＰＪの個別番号であるＩＤ（以下、「ＰＪＩＤ」という場合がある。）と、当該ＰＪＩＤを持つＰＪが設定されるウェハＷを特定する情報や実施される処理レシピを特定する情報が含まれる。各ＰＪが実施されるウェハＷは、フープ３１が載置されるロードポート３２ａ〜３２ｃの位置によって特定される。
これらのＣＪやＰＪにかかる情報は、各フープ３１やその内部に収容されたウェハＷに対して個別に設定されており、制御部７０は、ＣＪ及びＰＪに設定されている情報に基づいて当該ウェハＷに実行される処理レシピを選択する。
＜基板処理装置の動作＞
基板処理装置１は以上のように構成されており、次に、基板処理装置１におけるウェハ処理について説明する。
先ず、複数のウェハＷを収容したフープ３１がロードポート３２に載置される。その後、ローダーモジュール３０によって、フープ３１から２枚のウェハＷが取り出され、ロードロックモジュール２０ａに搬入される。ロードロックモジュール２０ａに２枚のウェハＷが搬入されると、ゲートバルブ２２ａが閉じられ、ロードロックモジュール２０ａ内が密閉され、減圧される。その後、ゲートバルブ２３ａが開放され、ロードロックモジュール２０ａの内部とトランスファモジュール４０の内部が連通される。
次に、ロードロックモジュール２０ａとトランスファモジュール４０が連通すると、ウェハ搬送機構５０の搬送アーム５１ａによって２枚のウェハＷが重なるように保持され、ロードロックモジュール２０ａからトランスファモジュール４０に搬入される。続いて、ウェハ搬送機構５０が一のＣＯＲモジュール４１の前まで移動する。
次に、ゲートバルブ５５ａが開放され、２枚のウェハＷを保持する搬送アーム５１ａがＣＯＲモジュール４１に進入する。そして、搬送アーム５１ａからステージ４３ａ、４３ｂのそれぞれに、１枚ずつウェハＷが載置される。その後、搬送アーム５１ａはＣＯＲモジュール４１から退出する。
次に、搬送アーム５１ａがＣＯＲモジュール４１から退出すると、ゲートバルブ５５ａが閉じられ、ＣＯＲモジュール４１において２枚のウェハＷに対してＣＯＲ処理が行われる。
次に、ＣＯＲモジュール４１におけるＣＯＲ処理が終了すると、ゲートバルブ５５ａが開放され、搬送アーム５１ａがＣＯＲモジュール４１に進入する。そして、ステージ４３ａ、４３ｂから搬送アーム５１ａに２枚のウェハＷが受け渡され、搬送アーム５１ａで２枚のＷが重なるように保持される。その後、搬送アーム５１ａはＣＯＲモジュール４１から退出し、ゲートバルブ５５ａが閉じられる。
次に、ウェハ搬送機構５０がＰＨＴモジュール４２の前まで移動する。続いて、ゲートバルブ５６ａが開放され、２枚のウェハＷを保持する搬送アーム５１ａがＰＨＴモジュール４２に進入する。そして、搬送アーム５１ａからステージ４４ａ、４４ｂのそれぞれに、１枚ずつウェハＷが受け渡される。その後、搬送アーム５１ａはＰＨＴモジュール４２から退出する。続いて、ゲートバルブ５６ａが閉じられ、２枚のウェハＷに対してＰＨＴ処理が行われる。
次に、ウェハＷのＰＨＴ処理が終了すると、ゲートバルブ５６ａが開放され、搬送アーム５１ｂがＰＨＴモジュール４２に進入する。そして、ステージ４４ａ、４４ｂから搬送アーム５１ｂに２枚のウェハＷが受け渡され、搬送アーム５１ｂで２枚のウェハＷが保持される。その後、搬送アーム５１ｂはＰＨＴモジュール４２から退出し、ゲートバルブ５６ａが閉じられる。
その後、ゲートバルブ２６ａが開放され、ウェハ搬送機構５０によって２枚のウェハＷがロードロックモジュール２０ｂに搬入される。ロードロックモジュール２０ｂ内にウェハＷが搬入されると、ゲートバルブ２６ａが閉じられ、ロードロックモジュール２０ｂ内が密閉され、大気開放される。その後、ローダーモジュール３０によって、２枚のウェハＷがＣＳＴモジュール３３に収容され、ＣＳＴ処理が行われる。
ＣＳＴモジュール３３に搬送された２枚のウェハＷは、所定時間のＣＳＴ処理が完了すると、ローダーモジュール３０によってロードポート３２に載置されたフープ３１に収容され、フープ３１内に収容された他のウェハＷの処理が完了するまで待機状態となる。
このように、一連のＣＯＲ処理、ＰＨＴ処理、及びＣＳＴ処理から成る「処理サイクル」が、フープ３１内に収容された全てのウェハＷに対して順次行われる
ウェハＷに対する一連の処理サイクルは以上のとおりであるが、上述したように、一度の処理サイクルにおけるウェハＷのエッチング量には制限がある。このため、一のウェハＷに対して当該処理サイクルを繰り返し行い、所望のエッチング量を得る必要がある。
そこで、一連の処理サイクルが終了し、フープ３１に収容された２枚のウェハＷは、オリエンタモジュール３４により所定角度の位置調節が行われた後、ＣＯＲモジュール４１に搬送され、再度処理サイクルが行われる。
処理サイクルを繰り返す回数は、例えばＰＪに設定されている情報に基づいて決定される。２枚のウェハＷに対して所定回数の処理サイクルが終了すると、ローダーモジュール３０において２枚のウェハＷはフープ３１に収容され、待機状態となる。そして、フープ３１内の全てのウェハＷに対しての所定回数の処理サイクルが終了し、最後のウェハＷがフープ３１に収容されると、基板処理装置１における一連のウェハ処理が終了する。
＜エラー発生時における従来の表示画面＞
次に、上述した基板処理装置１におけるエラーの発生時の、表示パネル６０に表示される画面について説明する。図２〜図５は、表示パネル６０に表示される、従来の表示画面の一例を模式的に示す説明図である。なお、基板処理装置１は本実施形態にかかる装置であるが、以下においては技術の理解を容易にするため、従来の表示画面は当該基板処理装置１の表示パネル６０に表示されるものとして説明する。
先ず、従来の表示画面について説明する。図２〜図５に示すように表示パネル６０には、ウェハ処理にかかる各種情報を表示する情報表示エリア１００と、情報表示エリア１００に表示される情報を切り替えるための情報選択エリア１０１、１０２が設けられている。
図２に示すように、ウェハＷの処理にかかるログ一覧表２００が、ＰＪ単位で情報表示エリア１００に表示される。ログ一覧表２００は、基板処理装置１の動作が停止するまでに行われたウェハＷの処理について、ＰＪ単位でログを表示する。
ログ一覧表２００には、処理されたウェハＷを含む複数のＰＪにかかる情報、例えばＣＪＩＤ、ＰＪＩＤ、及び各ＰＪの処理タイミング、すなわち、各ＰＪに対する処理の開始日時及び処理の終了日時が表示されている。なお、ウェハＷの処理タイミングは、例えば「ＹＹＹＹ／ＭＭ／ＤＤ ｈ：ｍｍ：ｓｓ」の形式でそれぞれ表示される。
情報選択エリア１０１を選択すると、図３に示す装置で発生したエラー情報をまとめたエラー一覧表３００が情報表示エリア１００に表示される。
エラー一覧表３００には、例えばエラーの発生タイミング、エラーにかかるアラームの識別ＩＤ、及び当該アラームにかかるメッセージが表示される。エラーの発生タイミングは、例えば「ＹＹＹＹ／ＭＭ／ＤＤ ｈ：ｍｍ：ｓｓ」の形式で表示される。また、アラームにかかるメッセージとしては、エラーが発生した処理モジュール、当該エラーの要因（例えば処理モジュールの圧力や温度の未達等）が表示される。
情報選択エリア１０２を選択すると、図４に示す、基板処理装置１の動作が停止するまでにウェハ処理を行った処理モジュール一覧表４００が表示される。
処理モジュールの一覧表４００には、例えば基板処理装置１の動作が停止するまでにウェハ処理を行った処理モジュールの一覧、及び当該処理モジュールにおけるサイクル番号（実行した処理サイクルの繰り返し回数）が表示される。図４の例においては処理モジュール及びサイクル番号が「モジュール名（サイクル番号）」の形式で表示されている。例えば図中の「ＣＯＲ（３）」には、ＣＯＲモジュール４１における３サイクル目の処理データが格納されていることを示している。
処理モジュール一覧表４００における任意の「モジュール名（サイクル番号）」を選択すると、図５に示すように、選択したモジュール名、及びウェハＷに対する処理レシピのステップ番号、プロセスレシピ一覧表５００が情報表示エリア１００に表示される。ここで、処理レシピのステップ番号は、任意に選択することができる。
プロセスレシピ一覧表５００には、該当する処理モジュール及びステップにおいて処理されたウェハＷの処理プロセス上における識別番号、及び当該ウェハＷに対して行われた各種処理データが表示される。ウェハＷの識別番号として、例えば図５中の「ウェハ１−１」は、ロードポート３２ａの１枚目のウェハＷを表している。処理データとしては、例えば該当処理モジュールにおけるチャンバ内圧力、チャンバ内温度、及び処理ガス流量等が挙げられる。
従来、表示パネル６０は、以上のように情報表示エリア１００に各種情報を表示していた。そして基板処理装置１のオペレータは、かかる各種データを参照することによりウェハ処理にかかる情報、及びエラーにかかる情報を把握し、エラーが生じたウェハ（以下、「エラーウェハＷＥ」という場合がある。）のリカバリ処理を実行していた。
ところで、エラーウェハＷＥのリカバリ処理を実行する場合、少なくとも、ロードポート３２内におけるエラーウェハＷＥ、エラー発生時の処理モジュール、エラーの発生タイミング、及び当該エラーの要因を把握する必要がある。また、上述のように処理サイクルを複数回繰り返して行う場合、当該エラーが処理サイクルの何回目で発生したのかを特定する必要がある。
しかしながら、図２〜図５に示したように、エラーウェハＷＥのリカバリ処理を実行するために必要な情報を把握するためには複数の画面を参照する必要があった。例えばエラーの発生タイミング及びエラーの要因は、エラー一覧表３００において把握することができる。しかしながら、エラー一覧表３００ではエラーウェハＷＥの特定とサイクル番号の特定を行うことができなかったため、処理モジュール一覧表４００とプロセス一覧表５００を繰り返し参照し、エラーウェハＷＥとサイクル番号の特定を行う必要があった。また、エラー一覧表３００では、エラーの発生タイミングやエラーが発生した処理モジュール毎にエラーを分類して表示することができなかった。
このように、表示パネル６０に表示される従来の画面表示においては、必要な情報を把握し、分類するために複数の表示画面を参照する必要があり、オペレータがリカバリ処理を実行するまでには多大な時間と手間を要していた。
＜本実施形態にかかる表示画面＞
そこで本実施形態においては、上述したリカバリ処理に必要な情報、すなわち少なくとも、エラーウェハＷＥ、エラーが発生した処理モジュール、エラーの発生タイミング、及びエラーの要因を表示パネル６０の同一画面内にまとめて表示する。図６は、表示パネル６０に表示される、本実施形態にかかる表示画面の一例を模式的に示す説明図である。
ウェハ処理において何らかのエラーが発生し、基板処理装置１の動作が停止すると、図６に示すように表示パネル６０には、ウェハＷのプロセス結果一覧６００が情報表示エリア１００に表示される。
プロセス結果一覧６００には、例えば処理された全てのウェハＷの処理プロセス上における識別番号、サイクル番号、エラーが発生した処理モジュール、エラーの発生タイミング、及び当該エラーの要因が、少なくとも表示される。
処理されたウェハＷの処理プロセス上における識別番号は、プロセスレシピ一覧５００に表示されたウェハＷの識別番号と同様のものである。すなわち、ウェハＷの処理プロセス上における識別番号を示しており、例えば図６中の「ウェハ１−３」は、ロードポート３２ａの３枚目のウェハＷであることを示している。なお、プロセス結果一覧６００における当該ウェハＷの識別番号には、当該ウェハＷのエラーの発生の有無に依らず、全てのウェハＷについて表示される。
サイクル番号には、各ウェハＷに対してＣＪとＰＪで設定された処理サイクルの繰り返し回数と、実際にエラー発生までに実行された処理サイクルの回数とが、分母分子に表現される。例えば図６に示すウェハ１−３のサイクル「３／５」は、５回繰り返されると設定された処理サイクルのうち、３回目の処理サイクルにおいて、ウェハ１−３にエラーが発生したことを示している。
エラーが発生した処理モジュールには、エラー発生時においてエラーウェハＷＥが処理されていた処理モジュールが特定されて表示される。この際、例えば本実施形態にかかる基板処理装置１のように、同一の処理モジュールが複数設けられている場合、同一の処理モジュールのうちどの処理モジュールにおいてエラーが発生したのか、までを特定して表示する。
エラーの発生タイミングには、例えば「ｈ：ｍｍ：ｓｓ」の形式でエラーの発生時間が表示される。
エラーの要因には、例えば処理モジュールの圧力や温度の未達等の、処理を停止させものであって、最初に発生するものである直接的なエラーの要因が表示される。さらに、当該エラーの解消方法について表示されてもよい。
なお、エラーが発生した処理モジュール、エラーの発生タイミング、及びエラーの要因については、該当するウェハＷがエラーウェハＷＥでない場合には「―」が表示される。すなわち、これらの項目を確認することにより、当該ウェハＷにエラーが発生したのか否かを瞬時に把握することができる。
本実施形態によれば、情報表示エリア１００には、以上の情報がプロセス結果一覧６００にまとめられ、同一画面内にまとめて表示される。これにより、リカバリ処理に必要な情報を、複数の表示画面を跨ぐことなく一の画面内で参照することができるため、リカバリ処理までにかかる時間や手間を大幅に削減し、情報の把握が容易になる。
なお、上記実施形態に示したプロセス結果一覧６００の構成は一例であり、任意の情報を情報表示エリア１００に表示させることができる。また、当然に基板処理装置１の構成も上述の例には限られない。
例えば、上記実施形態においてプロセス結果一覧６００のエラーの発生タイミングには、当該エラーが発生した時分が表示されたが、表示方法はこれに限られない。例えばエラーが発生した処理レシピのステップをＰＪにより特定し、当該ステップの開始からの経過時間を表示してもよい。これにより、エラーの発生が処理レシピのどのタイミングにおけるものなのかをより簡易に把握することができる。
また、上記実施形態においてプロセス結果一覧６００は、ウェハ処理において何らかのエラーが発生し、基板処理装置１の動作が停止した際に表示されたが画面表示のタイミングもこれに限られない。例えばウェハＷに何らかのエラーが発生した時点で情報表示エリア１００に情報を表示するようにしてもよいし、あるいは、例えばエラーウェハＷＥを含むＰＪの処理が終了した時点で表示するようにしてもよい。
なお、各エラーやウェハＷの詳細な情報を容易に確認できるようにするため、プロセス結果一覧６００から、例えばエラー一覧表３００やプロセスレシピの一覧表５００等にリンクできるように表示パネル６０を構成してもよい。かかる構成により、プロセス結果一覧６００から、直接的に各種の詳細情報の表示画面へリンクするため、各種情報の把握が更に容易になる。
また、上記実施形態においては、ウェハ処理にエラーが発生し基板処理装置１の動作が停止した際にプロセス結果一覧６００が情報表示エリア１００に表示されたが、当該プロセス結果一覧６００を直接表示させず、リンクにより表示させてもよい。例えば、ウェハ処理にエラーが発生した際には、先ずログ一覧２００を表示させ、情報選択エリア１０１、１０２を選択することにより、プロセス結果一覧６００を情報表示エリア１００に表示させるようにしてもよい。
また更に、本実施形態では基板処理装置１の動作がエラーにより停止した際に、情報表示エリア１００にプロセス結果一覧６００が表示されたが、エラー発生時に限らず、任意のタイミングで当該プロセス結果一覧６００を参照できるようにしてもよい。
また、上記実施形態のプロセス結果一覧６００では、エラーが発生した処理モジュールが表示されたが、エラーが発生した搬送モジュール（ロードロックモジュール２０ａ、２０ｂ、ローダーモジュール３０、トランスファモジュール４０）が表示されてもよい。搬送モジュールのエラーの要因には、例えばウェハＷの搬送を停止させものであって、最初に発生するものである直接的なエラーの要因が表示される。さらに、当該エラーの解消方法について表示されてもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）基板を処理する基板処理装置であって、基板に所定の処理を行う複数の処理モジュールと、前記所定の処理において生じたエラーに関する情報を表示する情報表示部と、を有し、前記情報表示部は、前記エラーが発生した所定の処理が行われていた基板と、前記エラーが発生した所定の処理を行っていた処理モジュールと、前記エラーが発生したタイミングと、前記エラーの要因と、を同一画面内に表示する、基板処理装置。
このように、情報表示部に少なくとも基板と、エラーが発生した処理を行っていた処理モジュールと、エラーが発生したタイミングと、エラーの要因とを一画面中に表示することで、基板処理のエラー情報を容易に把握することができる。
（２）前記複数の処理モジュールは、前記所定の処理を複数含む処理サイクルを繰り返し行い、前記情報表示部は、前記エラーが発生した所定の処理のサイクル番号を前記同一画面内に更に表示する、前記（１）に記載の基板処理装置。
エラーが発生したサイクル番号を更に表示することにより、オペレータが参照すべき画面を更に減らすことができ、基板処理のエラー情報を更に容易に把握することができる。
（３）前記複数の処理モジュールは、基板にＣＯＲ処理を行うＣＯＲモジュールと、基板に加熱処理を行う加熱モジュールと、を有し、前記処理サイクルは、前記ＣＯＲ処理と前記加熱処理を順に行う、前記（２）に記載の基板処理装置。
（４）基板を処理する基板処理方法であって、複数の処理モジュールにおいて基板に所定の処理を行う処理工程と、前記所定の処理で生じたエラーに関する情報を、情報表示部において表示する情報表示工程と、を有し、前記情報表示部は、前記エラーが発生した基板と、前記エラーが発生した処理を行っていた処理モジュールと、前記エラーが発生したタイミングと、前記エラーの要因と、を含む項目を同一画面内に表示する、基板処理方法。
前記（４）は前記（１）と同様の技術的特徴を有するものであり、すなわち、基板処理のエラー情報を容易に把握することができる。
（５）前記処理工程において、前記所定の処理を複数含む処理サイクルを繰り返し行い、前記情報表示工程において、前記情報表示部は、前記エラーが発生した所定の処理のサイクル番号を前記同一画面内に更に表示する、前記（４）に記載の基板処理方法。
前記（５）は前記（２）と同様の技術的特徴を有するものであり、すなわち、基板処理のエラー情報を更に容易に把握することができる。
（６）前記処理工程は、基板にＣＯＲ処理を行うＣＯＲ処理工程と、その後、基板を加熱処理する加熱処理工程と、を有し、前記処理サイクルは、前記ＣＯＲ処理工程と前記加熱処理工程を順に行う、前記（５）に記載の基板処理方法。
１ 基板処理装置
３３ ＣＳＴモジュール（処理モジュール）
４１ ＣＯＲモジュール（処理モジュール）
４２ ＰＨＴモジュール（処理モジュール）
６０ 表示パネル（情報表示部）
１００ 情報表示エリア
Ｗ ウェハ（基板）

Claims (10)

  1. 基板を処理する基板処理装置であって、
    基板に所定の処理を行う複数の処理モジュールと、
    前記所定の処理において生じたエラーに関する情報を表示する情報表示部と、を有し、
    前記情報表示部は、
    前記エラーが発生した所定の処理が行われていた基板と、
    前記エラーが発生した所定の処理を行っていた処理モジュールと、
    前記エラーが発生したタイミングと、
    前記エラーの要因と、を同一画面内に表示する、基板処理装置。
  2. 前記複数の処理モジュールは、前記所定の処理を複数含む処理サイクルを繰り返し行い、
    前記情報表示部は、前記エラーが発生した所定の処理のサイクル番号を前記同一画面内に更に表示する、請求項１に記載の基板処理装置。
  3. 前記複数の処理モジュールは、
    基板にＣＯＲ処理を行うＣＯＲモジュールと、
    基板に加熱処理を行う加熱モジュールと、を有し、
    前記処理サイクルは、前記ＣＯＲ処理と前記加熱処理を順に行う、請求項２に記載の基板処理装置。
  4. 前記エラーの要因は、前記所定の処理を停止させものであって、最初に発生するものである、請求項１〜３のいずれか一項に記載の基板処理装置。
  5. 基板を処理する基板処理装置であって、
    基板に所定の処理を行う複数の処理モジュールと、
    基板を搬送する複数の搬送モジュールと、
    前記所定の処理又は前記基板の搬送において生じたエラーに関する情報を表示する情報表示部と、を有し、
    前記情報表示部は、
    前記エラーが発生した所定の処理が行われていた基板と、
    前記エラーが発生した、所定の処理を行っていた処理モジュール又は基板の搬送を行っていた搬送モジュールと、
    前記エラーが発生したタイミングと、
    前記エラーの要因と、を同一画面内に表示する、基板処理装置。
  6. 基板を処理する基板処理方法であって、
    複数の処理モジュールにおいて基板に所定の処理を行う処理工程と、
    前記所定の処理において生じたエラーに関する情報を、情報表示部において表示する情報表示工程と、を有し、
    前記情報表示部は、
    前記エラーが発生した所定の処理が行われていた基板と、
    前記エラーが発生した所定の処理を行っていた処理モジュールと、
    前記エラーが発生したタイミングと、
    前記エラーの要因と、を含む項目を同一画面内に表示する、基板処理方法。
  7. 前記処理工程において、前記所定の処理を複数含む処理サイクルを繰り返し行い、
    前記情報表示工程において、前記情報表示部は、前記エラーが発生した所定の処理のサイクル番号を前記同一画面内に更に表示する、請求項６に記載の基板処理方法。
  8. 前記処理工程は、
    基板にＣＯＲ処理を行うＣＯＲ処理工程と、
    その後、基板を加熱処理する加熱処理工程と、を有し、
    前記処理サイクルは、前記ＣＯＲ処理工程と前記加熱処理工程を順に行う、請求項７に記載の基板処理方法。
  9. 前記エラーの要因は、前記所定の処理を停止させものであって、最初に発生するものである、請求項６〜８のいずれか一項に記載の基板処理方法。
  10. 基板を処理する基板処理方法であって、
    複数の処理モジュールにおいて基板に所定の処理を行う処理工程と、
    複数の搬送モジュールによって基板を搬送する搬送工程と、
    前記所定の処理又は前記基板の搬送において生じたエラーに関する情報を、情報表示部において表示する情報表示工程と、を有し、
    前記情報表示部は、
    前記エラーが発生した所定の処理が行われていた基板と、
    前記エラーが発生した、所定の処理を行っていた処理モジュール又は基板の搬送を行っていた搬送モジュールと、
    前記エラーが発生したタイミングと、
    前記エラーの要因と、を同一画面内に表示する、基板処理方法。
JP2018128186A 2018-07-05 2018-07-05 基板処理装置及び基板処理方法 Active JP7137977B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018128186A JP7137977B2 (ja) 2018-07-05 2018-07-05 基板処理装置及び基板処理方法
KR1020217002368A KR102567822B1 (ko) 2018-07-05 2019-06-25 기판 처리 장치 및 기판 처리 방법
PCT/JP2019/025160 WO2020008955A1 (ja) 2018-07-05 2019-06-25 基板処理装置及び基板処理方法
US17/257,637 US20210280445A1 (en) 2018-07-05 2019-06-25 Substrate processing apparatus and substrate processing method
TW108123425A TWI830745B (zh) 2018-07-05 2019-07-03 基板處理裝置及基板處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018128186A JP7137977B2 (ja) 2018-07-05 2018-07-05 基板処理装置及び基板処理方法

Publications (2)

Publication Number Publication Date
JP2020009855A true JP2020009855A (ja) 2020-01-16
JP7137977B2 JP7137977B2 (ja) 2022-09-15

Family

ID=69059601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018128186A Active JP7137977B2 (ja) 2018-07-05 2018-07-05 基板処理装置及び基板処理方法

Country Status (5)

Country Link
US (1) US20210280445A1 (ja)
JP (1) JP7137977B2 (ja)
KR (1) KR102567822B1 (ja)
TW (1) TWI830745B (ja)
WO (1) WO2020008955A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080572B2 (en) 2020-12-28 2024-09-03 Tokyo Electron Limited Substrate processing apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7137977B2 (ja) * 2018-07-05 2022-09-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US20220043432A1 (en) * 2020-08-06 2022-02-10 Changxin Memory Technologies, Inc. System for detecting semiconductor process and method for detecting semiconductor process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214276A (ja) * 1998-01-20 1999-08-06 Kokusai Electric Co Ltd 固体デバイス製造装置
JP2003273003A (ja) * 2002-03-15 2003-09-26 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2008311461A (ja) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc 基板処理装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678133B2 (ja) * 2000-10-30 2005-08-03 株式会社日立製作所 検査システムおよび半導体デバイスの製造方法
JP4014379B2 (ja) * 2001-02-21 2007-11-28 株式会社日立製作所 欠陥レビュー装置及び方法
JP4038356B2 (ja) * 2001-04-10 2008-01-23 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP3862596B2 (ja) * 2002-05-01 2006-12-27 東京エレクトロン株式会社 基板処理方法
JP4310090B2 (ja) * 2002-09-27 2009-08-05 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
US7602962B2 (en) * 2003-02-25 2009-10-13 Hitachi High-Technologies Corporation Method of classifying defects using multiple inspection machines
KR100591736B1 (ko) * 2004-07-13 2006-06-22 삼성전자주식회사 기판의 반복 결함 분류 방법 및 장치
JP4317805B2 (ja) * 2004-09-29 2009-08-19 株式会社日立ハイテクノロジーズ 欠陥自動分類方法及び装置
JP2006277298A (ja) * 2005-03-29 2006-10-12 Tokyo Electron Ltd 基板処理装置、履歴情報記録方法、履歴情報記録プログラム及び履歴情報記録システム
JP5273697B2 (ja) * 2006-08-01 2013-08-28 東京エレクトロン株式会社 サーバ装置およびプログラム
JP4908995B2 (ja) * 2006-09-27 2012-04-04 株式会社日立ハイテクノロジーズ 欠陥分類方法及びその装置並びに欠陥検査装置
JP4616864B2 (ja) * 2007-06-20 2011-01-19 株式会社日立ハイテクノロジーズ 外観検査方法及びその装置および画像処理評価システム
JP2010062367A (ja) 2008-09-04 2010-03-18 Nikon Corp 露光装置、露光システム及び露光方法並びにデバイス製造方法
JP5537282B2 (ja) * 2009-09-28 2014-07-02 株式会社日立ハイテクノロジーズ 欠陥検査装置および欠陥検査方法
JP5757721B2 (ja) * 2009-12-28 2015-07-29 株式会社日立国際電気 基板処理装置、基板処理装置の異常表示方法、搬送制御方法およびデータ収集プログラム
JP5670277B2 (ja) * 2011-07-29 2015-02-18 東京エレクトロン株式会社 基板処理装置、プログラム、コンピュータ記憶媒体、警報表示方法及び基板処理装置の点検方法
JP6541374B2 (ja) * 2014-07-24 2019-07-10 東京エレクトロン株式会社 基板処理装置
KR20180015314A (ko) * 2016-08-02 2018-02-13 세메스 주식회사 기판 처리 장치 및 이의 모니터링 방법
JP7137977B2 (ja) * 2018-07-05 2022-09-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2023043716A (ja) * 2021-09-16 2023-03-29 株式会社Ｓｃｒｅｅｎホールディングス 処理装置群管理システム、処理装置群管理方法およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214276A (ja) * 1998-01-20 1999-08-06 Kokusai Electric Co Ltd 固体デバイス製造装置
JP2003273003A (ja) * 2002-03-15 2003-09-26 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2008311461A (ja) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc 基板処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080572B2 (en) 2020-12-28 2024-09-03 Tokyo Electron Limited Substrate processing apparatus

Also Published As

Publication number Publication date
KR20210024087A (ko) 2021-03-04
TW202013559A (zh) 2020-04-01
JP7137977B2 (ja) 2022-09-15
KR102567822B1 (ko) 2023-08-18
WO2020008955A1 (ja) 2020-01-09
TWI830745B (zh) 2024-02-01
US20210280445A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
WO2020008955A1 (ja) 基板処理装置及び基板処理方法
JP6108643B2 (ja) 基板処理装置、半導体装置の製造方法、及び異常処理プログラム
JP4642619B2 (ja) 基板処理システム及び方法
JP2006277298A (ja) 基板処理装置、履歴情報記録方法、履歴情報記録プログラム及び履歴情報記録システム
TWI506715B (zh) 基板處理裝置、保養方法及記錄媒體
JP5742635B2 (ja) 基板処理装置、基板処理装置のアラーム管理方法および記憶媒体
US20100144145A1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP6094148B2 (ja) 基板処理装置
JP4673548B2 (ja) 基板処理装置及びその制御方法
JP2009016509A (ja) 基板処理装置及び基板処理方法並びに記憶媒体
JP2016207767A (ja) 基板処理システム
WO2012035965A1 (ja) 基板処理システム及び基板処理装置の表示方法
JP2008311461A (ja) 基板処理装置
JP2014036025A (ja) 真空処理装置または真空処理装置の運転方法
KR102571843B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2002110496A (ja) 半導体製造装置
JP2006093494A (ja) 基板処理装置
JP2017002353A (ja) 基板処理装置及び半導体装置の製造方法
JP2014120618A (ja) 真空処理装置及び真空処理方法
JP2005260108A (ja) 基板処理システム
CN118782494A (zh) 控制装置、基板处理装置、半导体器件的制造方法及记录介质
JP2024044002A (ja) 基板処理装置、半導体装置の製造方法、及びプログラム
JP2005259931A (ja) 基板処理装置
JP2006093615A (ja) 基板処理システム
WO2003021647A1 (fr) Dispositif et procede de traitement thermique

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7137977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150