KR20200134297A - 기판의 전기화학적 처리 방법 및 집적 회로 장치 - Google Patents

기판의 전기화학적 처리 방법 및 집적 회로 장치 Download PDF

Info

Publication number
KR20200134297A
KR20200134297A KR1020207030485A KR20207030485A KR20200134297A KR 20200134297 A KR20200134297 A KR 20200134297A KR 1020207030485 A KR1020207030485 A KR 1020207030485A KR 20207030485 A KR20207030485 A KR 20207030485A KR 20200134297 A KR20200134297 A KR 20200134297A
Authority
KR
South Korea
Prior art keywords
substrate
exposed
electrochemical treatment
exposed region
chemically
Prior art date
Application number
KR1020207030485A
Other languages
English (en)
Other versions
KR102590393B1 (ko
Inventor
질 쉔
쟝-삐에르 하스킨
조나땅 하쏭
Original Assignee
위니베르시트카솔리끄드루뱅
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 위니베르시트카솔리끄드루뱅 filed Critical 위니베르시트카솔리끄드루뱅
Publication of KR20200134297A publication Critical patent/KR20200134297A/ko
Application granted granted Critical
Publication of KR102590393B1 publication Critical patent/KR102590393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/479—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)

Abstract

본 발명은, 전기 회로(102)를 포함하는 전면(101)과 전기 회로(102)를 향하는 노출 구역을 포함하는 후면(103)을 갖는 기판(100)에 관한 것이다. 전기화학적 처리 단계에서, 적어도 기판(100)의 후면(103)의 노출 구역(104)에 측방향으로 전위가 인가되는 한편, 노출 구역(104)은 화학적 반응 물질(404)과 접촉하고 있다. 전위는 적어도 기판(100)의 노출 구역(104)에서 전류의 측방향 흐름을 일으킨다. 전류의 측방향 흐름과 화학적 반응 물질(404)은 적어도 노출 구역(104)에서 기판을 변경시킨다.

Description

기판의 전기화학적 처리 방법 및 집적 회로 장치
본 발명의 일 양태는 전기 회로를 포함하는 기판을 처리하는 방법에 관한 것이다. 본 방법은, 예를 들어 반도체 기판을 포함하는 집적 회로 장치를 제조하는데 사용될 수 있다. 본 방법은 특히, 적어도 부분적으로, 일반적인 반도체 기판이 손실 매질(lossy medium)을 이루는 상대적으로 높은 주파수에서 동작하는 집적 회로 장치를 제조하는데 사용될 수 있다. 본 발명의 다른 하나의 양태는 전기 회로를 포함하는 기판을 포함하는 집적 회로 장치에 관한 것이다.
미국 특허 US 6,287,936은, 특히 집적 트랜지스터도 포함하는, 실리콘 반도체 웨이퍼에 생성되는 유도성 회로의 품질 계수를 개선하기 위하여, 실리콘 기판에 다공성 실리콘을 형성하는 방법을 설명한다. 이미 트랜지스터와 유도성 회로를 앞면에 통합시킨 웨이퍼의 뒷면은 불화수소산 및 적어도 하나의 다른 산을 함유하는 산성 전해질과 접촉하여 위치된다. 전해질과 접촉하는 뒷면으로부터 기결정된 높이에 걸쳐 이 실리콘을 다공성 실리콘으로 변환하기 위하여 뒷면에서 웨이퍼의 실리콘의 양극 산화가 수행된다.
이 방법에서, 웨이퍼는 웨이퍼의 앞면과 접촉하고 있는, 금속판 및 주변 밀봉재 사이에 샌드위치 된다. 금속판은 양극(anode)을 제공한다. 이 양극은 아래에 놓인 실리콘 기판과 전기적으로 접촉해야 한다. 이러한 금속 접촉은, 생산된 모든 집적 회로들에 존재하고 밑에 있는 실리콘 기판을 집적 회로의 표면과 연결하는, 기판 접속 패드를 사용해 이루어질 수 있다. 모든 기판 접촉은 은 페이스트 금속 층을 사용하여 단락될 수 있고, 일단 양극 산화가 완료되면 유기 용매에 용해시켜서 쉽게 제거될 수 있다.
전기화학적 처리에 의해, 전기 회로를 포함하는 기판을 변경하는 더 넓은 응용을 가능케하는 해결책이 요구된다.
청구항 1에 정의된 바와 같은 본 발명의 일 양태에 따라서, 기판을 처리하는 방법이 제공된다. 기판은 전기 회로를 포함하는 전면 및 전기 회로를 향하는 노출 구역을 포함하는 후면을 갖는다. 전기화학적 처리 단계에 있어서, 전위는 적어도 기판의 후면의 노출 구역에 측방향으로 인가되고, 한편 노출 구역은 화학적 반응성 물질과 접촉한다. 전위는 적어도 기판의 노출 구역에서 전류의 측방향 흐름을 일으킨다. 전류의 측방향 흐름 및 화학적 반응성 물질은 적어도 노출 구역에서 기판을 변경한다.
따라서, 배경기술과 달리, 이 앞에 정의된 방법에서, 전위는, 전면과 후면 사이를 가로질러 인가되기보다는, 기판의 후면으로 측방향으로 인가된다. 결과적으로, 이 방법에 있어서, 배경기술처럼 전류가 횡단(transversal)해서 흐르는 대신에 기판을 통해 전류가 측방향으로 흐르게 될 것이다.
본 발명의 발명자들은 전류가 가로질러서 흐르는 대신에, 측방향으로 흐르더라도, 이것이 목표한 체적에 기판의 변경을 달성하는 것을 방해하지 않는다는 것을 발견했다. 목표 체적은 후면에서 기판으로, 충분히 깊게, 예를 들어 전기 회로에 거의 도달할 정도로, 안쪽으로 확장될 수 있다. 변경은, 배경기술에서처럼, 공극의 형성을 포함할 수 있고, 이것은 전기 회로의 근처에서, 적어도 국부적으로, 기판에 의해 유도되는 손실을 감소시킬 수 있다.
더욱이, 이 앞에 정의된 방법에서, 전기화학적 처리에 의한 기판의 변경을 달성하기 위해 배경기술에서 요구되는, 기판의 전면과 후면 사이에 전기적 접촉을 제공할 필요가 없다. 일반적으로, 배경기술과 달리, 이에 앞서 정의한 방법은, 기판의 전면과 후면 사이에 전기적 접촉을 제공하는 것과 같은, 설계상 제약을 부과할 필요가 없다.
실제로, 기판을 변경하기 위하여, 기판이 적어도 부분적으로 이 앞에 정의한 방법에 따라 전기화학적 처리를 받아야 할 필요가 없는 특유의 특징이 존재한다. 사실, 앞서 정의한 방법은, 원칙적으로, 그의 전면에 전기 회로를 포함하고 있는 모든 기판에 적용될 수 있다. 따라서, 본 발명은 전기 회로를 포함하는 기판을 전기화학적 처리에 의해 변경하는 더 광범위한 응용을 가능케 한다.
본 발명의 추가적인 일 양태에 따르면, 집적 회로 장치는 청구항 14에 정의된 바와 같이 제공된다. 집적 회로 장치는 전기 회로를 포함하는 전면 및 전기 회로를 향하는 일 구역이 있는 후면을 갖는 기판을 포함한다. 기판은 앞서 정의한 바에 따른 방법을 적용함으로써 적어도 전기 회로와 전기 회로를 향하는 후면에 구역 사이에 포함된 체적만큼 변경되어 있다.
본 발명의 다른 일 양태에 따르면, 기판은 적어도 기판의 전면에 포함된 전기 회로 및 후면 상에 노출 구역 사이에 배치된 변경 정지 층을 포함한다. 변경 정지 층은 기판을 변경시키는데 사용된 화학 반응 물질에 상대적으로 저항성을 갖는 물질을 포함한다. 예를 들어 다결정 실리콘이 특히 적합하다.
실례를 드는 목적으로, 본 발명의 몇 가지 실시예들은 첨부된 도면을 참조하여 자세히 설명된다. 이 설명은 앞서 언급한 것들에 추가적인 특징들과 함께, 이 추가적인 특징들이 제공할 수 있는 장점들을 제시할 것이다.
도 1은 처리할 기판의 도식적인 단면도이다.
도 2는 기판을 처리하는 제1 예시적인 방법의 초기 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 3은 기판을 처리하는 제1 예시적인 방법의 중간 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 4는 기판을 처리하는 제2 예시적인 방법의 중간 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 5는 기판을 처리하는 제2 예시적인 방법의 최종 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 6은 기판을 처리하는 제3 예시적인 방법의 최종 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 7은 기판을 처리하는 제4 예시적인 방법의 첫 번째 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 8은 기판을 처리하는 제4 예시적인 방법의 두 번째, 최종 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 9는 기판을 처리하는 제5 예시적인 방법의 첫 번째 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 10은 기판을 처리하는 제5 예시적인 방법의 두 번째, 후속하는 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 11은 기판을 처리하는 제5 방법의 세 번째, 최종 단계에서 전기화학적 처리 장치와 결합된 기판의 도식적인 단면도이다.
도 12는 기판을 처리하는 제6 예시적인 방법을 수행하기 위한 광-전기화학적 처리 시스템의 도식적 다이어그램이다.
도 13은 전기화학적 처리를 받도록 구성된 개선된 기판의 도식적 단면도이다.
도 14는 향상된 기판의 일 부분에 캐리어 농도를 개선된 기판 내에 깊이의 함수로서 그린 그래프이다.
도 15는 개선된 기판의 부분의 저항을 개선된 기판 내에 깊이의 함수로서 그린 그래프이다.
도 16은 전기화학적 처리를 받은 개선된 기판의 단면의 사진이다.
도 17은 개선된 기판을 포함하는 기판 조립체의 도식적인 단면도이다.
도 18은 전기화학적 처리를 받고서 구성된 대안적인 개선된 기판의 도식적인 단면도이다.
도 19는 대안적인 개선된 기판의 도식적인 배면도이다.
도 20은 전기화학적 처리를 받은 기판을 포함하는 집적 회로 장치의 도식적인 다이어그램이다.
도 1은 처리할 기판(100)을 도식적으로 도시한다. 도 1은 처리할 기판(100)의 도식적인 단면도를 제공한다. 기판(100)은 전기 회로(102)를 포함하는 전면(101)을 갖는다. 기판(100)의 후면(103)은 전기 회로(102)를 향하는 노출 구역을 포함한다.
기판(100)은, 예를 들어, 실리콘, 게르마늄, 갈륨비소, 또는 전기 회로가 거기에 형성될 수 있는 어느 다른 종류의 재료나 조성물과 같은, 반도체 재료를 본질적으로 포함할 수 있다. 기판(100)은, 예를 들어 복수의 유사한 전기 회로를 포함하는 웨이퍼의 형태일 수 있다. 이와 관련하여, 도면은 단순화를 위하여 매우 도식화되어 있음을 강조해야 한다.
기판(100)에 포함된 전기 회로(102)는 일반적인 반도체 기판이 손실 매질을 구성하는 상대적으로 높은 주파수에서 작동하도록 구성될 수 있다. 예를 들어, 일반적인 반도체 기판(10)은 100 MHz 보다 높은 주파수에서 손실 매질을 구성할 수 있다.
이 실시예에서, 기판(100)은, 전면(101)에 포함된, 전기 회로(102), 및 후면(103) 사이에 배치된 전기 절연 층(105)을 포함한다. 따라서, 기판(100)은 이 실시예에서 실리콘 온 인슐레이터(SoI) 유형의 것이다. 전기 절연 층(105)은, 예를 들어, 실리콘 산화물을 포함할 수 있다.
이 실시예에서, 기판(100)은 기판(100)의 후면(103)에 배치된 두 개의 전극(106, 107)을 포함한다. 두 전극 중 하나(106)는 기판(100)의 한 가장자리에 가까이 위치하고, 다른 전극(107)은 반대쪽 가장자리에 가까이 위치한다. 주목할 것은 두 전극(106, 107)은, 사실, 기판(100)의 주변에 하나의 원형 전극의 두 조각을 형성할 수 있다. 두 전극(106, 107)은 후면(103)에서 전기 절연 층(105)으로 안쪽으로 연장하는 기판(100)의 벌크부(108)와의 전기적 접촉을 제공한다. 기판(100)의 벌크부(108)는 P-도핑될 수 있다.
도 2 및 도 3은 앞서 도 1을 참조하여 설명한 기판(100)을 처리하는 제1 예시적인 방법을 도식적으로 도시한다. 도 2는 제1 예시적인 방법의 초기 단계에서 전기화학적 처리 장치(200)와 결합된 기판(100)의 도식적 단면도를 제공한다. 도 3은 제1 예시적인 방법의 중간 단계에서 전기화학적 처리 장치(200)와 결합된 기판(100)의 도식적 단면도를 제공한다.
전기화학적 처리 장치(200)는 화학적 반응 물질(202)을 담은 용기(201)를 포함한다. 화학적 반응 물질(202)은, 예를 들어, 불화수소산을 포함할 수 있다. 용기(201)는 기판(100)의 후면(103) 상의 두 전극(106, 107) 사이에 용기(201)가 위치될 수 있는 크기를 갖는다. 용기(201)는 기판(100)과 결합되어서 화학적 반응 물질(202)이 기판(100)의 후면(103) 상의 노출 구역(104)과 접촉되게 한다.
전기화학적 처리 장치(200)는 화학적 반응 물질(202) 안에 전극 장치(203)를 더 포함한다. 전극 장치(203)는 기판(100)의 후면(103) 상의 노출 구역(104)과 마주한다. 제1 예시적인 방법에 있어서, 전극 장치(203)는 실질적으로 평평한 판형 전극(204)을 포함한다. 판형 전극(204)은 기판(100)의 후면(103) 상의 노출 구역(104) 전체를 실질적으로 덮는다. 판형 전극(204)은 노출 구역(104)과 실질적으로 평행하다. 판형 전극(204)은, 예를 들어, 전기 전도성 그리드의 형태일 수 있다.
제1 예시적인 방법에 있어서, 전위는 기판(100)의 후면(103) 상의 노출 구역(104)으로 측방향으로 인가되는 동시에, 노출 구역(104)은 전기화학적 처리 장치(200) 안에 화학적 반응 물질(202)과 접촉해 있다. 전위는, 한편으론, 화학적 반응 물질(202) 안의 판형 전극(204), 및 다른 한편으론, 기판(100)의 후면(103) 상에 배치된 두 개의 전극(106, 107) 사이에 전압(205)을 인가함으로써 측방향으로 인가된다. 화학적 반응 물질(202) 안에 판형 전극(204)은 음극(cathode)을 구성하고, 반면에 기판(100)의 후면(103) 상에 배치된 두 전극(106, 107)은 양극(anode)을 구성한다.
인가되는 전위는 노출 구역(104)에서 전류의 측방향 흐름을 일으킨다. 전류의 측방향 흐름 및 화학적 반응 물질(20)은 적어도 노출 구역(104)에서 기판(100)을 변경한다. 이 실시예에 있어서, 이 변경은 기판(100)에 공극을 형성하는 것을 포함한다.
판형 전극(204)은 노출 구역(104)에 전위가 거의 균질하게(homogeneous) 인가되도록 한다. 전위는 기판(100)의 노출 구역(104)에 걸쳐 실질적으로 균질하다. 결과적으로, 전류의 측방향 흐름은, 두 전극(106, 107)에서 더 멀리 떨어진 중심 영역에서 보다, 두 전극(106, 107)에 상대적으로 가까운, 노출 구역(104)의 주변 영역에서 더 높은 밀도를 갖는다. 결과적으로, 도 2에 도시된 초기 단계에서 시작하면, 공극은 노출 구역(104)의 중심 영역에서 보다 주변 영역에서 안쪽으로 더 빠른 속도로 형성될 것이다.
도 3에 있어서, 어두운 영역은 처리하는 제1 예시적인 방법의 중간 단계까지 기판(100)에 공극이 형성된 체적(301)을 나타낸다. 공극이 형성된 체적(301)은 더 낮은 유효 유전율 및 더 낮은 유효 전기 전도율을 갖는데, 이는 공극이 형성되지 않은 기판(100)의 나머지 체적에 비해, 더 높은 유효 전기 저항을 의미한다. 실제로, 공극은 그것이 형성된 곳의 체적(301)에서 기판(100)을 덜 손실성(lossy)으로 만든다.
도 3은, 중간 단계에서, 공극을 갖는 체적(301)이 기판(100)의 노출 구역(104)의 중심 영역에서 보다 주변 영역에서 더 큰 깊이를 갖는 것을 도시한다. 이것은 앞서 설명한 바와 같이, 전류의 측방향 흐름이 중심 영역에서보다 노출 구역(104)의 주변 영역에서 더 높은 밀도를 갖기 때문이다. 도 3에 도시된 중간 단계에서, 공극을 갖는 체적(301)의 깊이는 노출 구역(104)의 주변 영역에서 전기 절연 층(105)에 거의 도달한다. 다소 지난 단계에서, 공극을 갖는 체적(301)은 주변 영역에서 전기 절연 층(105)에 도달하게 된다. 그 단계에서, 기판(100)을 통과하는 전류의 측방향 흐름은 본질적으로 멈춘다. 어떤 전류도 더 이상 화학적 반응 물질(202) 안에 전극 장치(203)와 기판(100)의 후면(103) 상의 두 전극(106, 107) 사이로 흐를 수 없다. 결과적으로, 공극 형성은 본질적으로 멈추게 된다.
따라서, 제1 예시적인 방법의 최종 단계에서, 비-공극부는 전기 회로(102)에 가까운, 노출 구역(104)의 중심 영역에 남아 있을 수 있다. 그러나, 이상적으로는, 기판(100)의 비-공극부는 전기 회로(102)에 인접하게 남아 있어서는 안 된다. 남아 있는 비-공극부는 전기 회로(102)에 대한 상대적인 손실 매질을 구성한다. 따라서, 도 3에 어두운 영역으로 나타낸, 공극을 갖는 체적(301)은, 이상적으론, 기판(100)에 딱 전기 절연 층(105)까지 확장해야 한다. 즉, 공극 형성은 전기 절연 층(105)까지 계속되어야 한다.
도 4 및 도 5는 기판(100)을 처리하는 제2 예시적인 방법을 도식적으로 도시한다. 도 4는 제2 예시적인 방법의 중간 단계에서 전기화학적 처리 장치(400)와 결합된 기판(100)의 도식적 단면도를 제공한다. 도 5는 제2 예시적인 방법의 최종 단계에서 전기화학적 처리 장치(400)와 결합된 기판(100)의 도식적 단면도를 제공한다.
제2 예시적인 방법에 있어서, 전기화학적 처리 장치(400)는 제1 예시적인 방법에서 사용된 것과 다른 전극 장치(401)를 포함한다. 제2 예시적인 방법에 있어서, 전극 장치(401)는 노출 구역(104)에 중심 영역을 마주하는 단부를 갖는 판형 전극(402)을 포함한다. 나머지에 대해선, 전기화학적 처리 장치(400)는 유사하다. 용기(403)는 전극 장치(401)가 그 안에 있는 화학적 반응 물질(404)이 들어 있다.
제2 예시적인 방법에 있어서, 전압(405)은, 한편으론, 화학적 반응 물질(404) 안에 막대형 전극(402), 및 다른 한편으론, 기판(100)의 후면(103) 상에 배치된 두 전극(106, 107) 사이에 인가된다. 화학적 반응 물질(404) 안에 막대형 전극(402)은 음극을 구성하는 반면, 기판(100)의 후면(103) 상에 배치된 두 전극(106, 107)은 양극을 구성한다. 따라서, 전위는 기판(100)의 후면(103) 상의 노출 구역(104)으로 측방향으로 인가된다. 이것은 노출 구역(104)에 전류의 측방향 흐름을 일으킨다.
그러나, 막대형 전극(402)은 노출 구역(104)에 전위가 비-균질하게 인가되도록 한다. 전위는 노출 구역(104)의 주변 영역에서 보다, 막대형 전극(402)의 단부에 가까운, 노출 구역(104)의 중심 영역에서 더 높다. 결과적으로, 전류의 측방향 흐름은 주변 영역에서 보다 기판(100)의 노출 구역(104)의 중심 영역에서 다소 더 높은 밀도를 갖는다. 결과적으로, 공극은 노출 구역(104)의 주변 영역에서보다 중심 영역에서 다소 더 빠른 속도로 안쪽으로 형성될 것이다.
도 4 및 도 5에서, 어두운 영역은 제1 예시적인 방법으로 처리한 결과 공극이 형성되어 있는 기판(100)에 체적(406)을 재차 나타낸다. 도 4는, 중간 단계에서, 이 공극을 갖는 체적(406)이 기판(100)의 노출 구역(104)의 주변 영역에서 보다 중심 영역에서 더 큰 깊이를 갖는 것을 도시한다. 이것은, 앞서 설명한 바와 같이, 전류의 측방향 흐름이 주변 영역에서보다 기판(100)의 노출 구역(104)의 중심 영역에서 다소 더 높은 밀도를 갖기 때문이다.
도 5는, 최종 단계에서, 공극을 갖는 체적(406)이 성장하여 이 체적(406)이 기판(100)의 노출 구역(104) 전체에 걸쳐 전기 절연 층(105)까지 실질적으로 확장한 것을 도시한다. 전기 회로(102)의 근처에서, 기판(100)은 본질적으로 다공성이다. 일단 기판(100)이 제2 예시적인 방법에 따라 처리되면, 전기 회로(102)는 도 1에 도시된 그의 원래 상태의 기판(100)에 비해 덜 손실성일 뿐만 아니라, 도 2 및 도 3을 참조하여 앞서 기술한 제1 예시적인 방법에 따라 처리된 기판(100)에 비해서도 덜 손실성인 매질에 인접하다.
도 6은 기판(100)을 처리하는 제3 예시적인 방법을 도식적으로 도시한다. 도 6은 제3 예시적인 방법의 최종 단계에서 전기화학적 처리 장치(600)와 결합된 기판(100)의 도식적 단면도를 제공한다.
제3 예시적인 방법에 있어서, 전기화학적 처리 장치(600)는 제1 및 제2 예시적인 방법에 사용된 것과 다른 전극 장치(601)를 포함한다. 제3 예시적인 방법에 있어서, 전극 장치(601)는 곡선형 전극(602)을 포함한다. 곡선형 전극(602)은 기판(100)의 후면(103) 상의 노출 구역(104)에 중심 영역을 마주하는 중심 영역을 갖는다. 곡선형 전극(602)의 주변 영역은 노출 구역(104)의 주변 영역과 마주한다. 곡선형 전극(602)은 곡선형 전극(602)의 중심 영역이 노출 구역(104)의 중심 영역에 상대적으로 가깝게 있는 만곡을 갖는다. 곡선형 전극(602)의 주변 영역은 노출 구역(104)의 주변 영역으로부터 상대적으로 멀리 있다. 나머지에 대해서는, 전기화학적 처리 장치(600)는 제1 및 제2 예시적인 방법에 사용된 것과 유사할 수 있다. 용기(603)는 전극 장치(601)가 안에 있는 화학적 반응 물질(604)이 들어 있다.
제3 예시적인 방법에 있어서, 전압(605)은, 한편으론, 화학적 반응 물질(604) 안에 곡선형 전극(602) 및 다른 한편으론, 기판(100)의 후면(103) 상에 배치된 두 전극(106, 107) 사이에 인가된다. 화학적 반응 물질(604) 안에 곡선형 전극(602)은 음극을 구성하는 반면, 기판(100)의 후면(103) 상에 배치된 두 전극(106, 107)은 양극을 구성한다. 따라서, 전위는 기판(100)의 후면(103) 상의 노출 구역(104)으로 측방향으로 인가된다. 이것은 전류가 노출 구역(104)에서 전류의 측방향 흐름을 일으킨다.
곡선형 전극(602)은 전위가 노출 구역(104)에 비-균질하게 인가되게 한다. 전위는, 곡선형 전극(602)과 더 떨어져 있는 노출 구역(104)의 주변 영역에서 보다, 곡선형 전극(602)에 상대적으로 가까운 노출 구역의 중심 영역에서 더 높다. 결과적으로, 전류의 측방향 흐름은 주변 영역에서 보다 기판(100)의 노출 구역(104)의 중심 영역에서 다소 더 높은 밀도를 갖는다. 결과적으로, 공극은 노출 구역(104)의 주변 영역에서 보다 중심 영역에서 더 빠른 속도로 안쪽으로 형성될 것이다.
도 6에서, 어두운 영역은 제1 예시적인 방법을 처리한 결과 공극이 형성되어 있는 기판(100) 안에 체적(606)을 재차 나타낸다. 도 6은, 최종 단계에서, 공극이 있는 체적(606)이 성장해서 이 체적이 실질적으로 기판(100)의 노출 구역(104) 전체에 걸쳐 전기 절연 층(105)까지 실질적으로 확장한 것을 도시한다. 전기 회로(102)에 인접한 곳에서, 기판(100)은 본질적으로 다공성이다. 일단 기판(100)이 제3 예시적인 방법에 따라 처리되면, 전기 회로(102)는 도 1에 도시된 그의 원래 상태의 기판(100)에 비해 덜 손실성일 뿐만 아니라, 도 2 및 도 3을 참조하여 앞서 기술한 제1 예시적인 방법에 따라서 처리된 기판(100)에 비해서도 덜 손실성인 매질에 인접한다.
도 4 및 도 5와 도 6에 각각 도시된, 제2 및 제3 예시적인 처리 방법은 기술의 예시이고 여기서 화학적 반응 물질 내에 전극 장치는 비-균질한 방식으로 노출 구역(104)에 전위가 인가되게 하는 모양을 갖는다. 이것은, 즉 전극 장치의 모양에 의하여, 기판(100)이 변경되는 곳에 기판(100) 내에 체적을 비교적 정밀하게 정의하게 해준다. 더욱이, 이것은 체적 전체에 걸친 변경의 달라지는 정도, 또는 체적 전체에 걸친 변경의 달라지는 형태, 또는 둘 다를 정의할 수 있게 해준다. 본 실시예에서, 전위를 노출 구역(104)에 비-균질한 방식으로 측방향으로 인가하는 것은, 기판(100)이 전기 회로(102) 근처에서 본질적으로 다공성인 것을 달성하는 데 기여한다. 그리고, 이것은 기판(100)이 전기 회로(102)에 대해 더욱 무손실 매질이 되는 것을 달성하는데 기여한다.
도 7 및 도 8은 기판(100)을 처리하는 제4 예시적인 방법을 도식적으로 도시한다. 도 7은 제4 예시적인 방법의 첫 번째 단계에서 전기화학적 처리 장치(700)와 결합된 기판(100)의 도식적 단면도를 제공한다. 도 8은 제4 예시적인 방법의 두 번째, 최종 단계에서 전기 화학적 처리 장치(700)와 결합된 기판의 도식적 단면도를 제공한다.
제4 예시적인 방법에 있어서, 전기화학적 처리 장치(700)는 이 앞서 제시한 예시적인 방법들에서 사용한 것과 다른 전극 장치(701)를 포함한다. 제4 예시적인 방법에 있어서, 전극 장치(701)는, 도 4 및 도 5를 참조하여 앞에서 기술한 제2 예시적인 방법에서 사용한 것과 유사한 막대형 전극(702)을, 제1 처리 기간에, 포함한다. 이후, 제2 처리 기간에, 전극 장치(701)는 도 2 및 도 3을 참조하여 앞서 기술한 제1 예시적인 방법에서 사용한 것과 유사한 판형 전극(703)을 포함한다. 나머지에 대해선, 전기화학적 처리 장치(700)는 유사하다. 용기(704)는 전극 장치(701)가 안에 있는 화학적 반응 물질(705)이 들어 있다.
도 7은, 제4 예시적인 방법의 제1 처리 기간에, 전압(706)이 한편으론, 화학적 반응 물질(706) 안에 막대형 전극(702) 및 다른 한편으론, 기판(100)의 후면(103) 상에 배치된 두 전극(106, 107) 사이에 인가되는 것을 도시한다. 화학적 반응 물질(705) 안에 막대형 전극(702)은 음극을 구성하는 반면에, 기판(100)의 후면(103) 상에 배치된 두 전극(106, 107)은 양극을 구성한다. 따라서, 전위는 기판(100)의 후면(103) 상의 노출 구역(104)으로 측방향으로 인가된다. 이것은 노출 구역(104)에서 전류의 측방향 흐름을 일으킨다.
제2 예시적인 방법과 유사하게, 막대형 전극(702)은 노출 구역(104)에 전위가 비-균질하게 인가되게 한다. 전위는 노출 구역(104)의 주변 영역에서보다, 막대형 전극(702)의 단부에 가까운, 노출 구역(104)의 중심 영역에서 더 높다. 결과적으로, 전류의 측방향 흐름은 주변 영역에서보다 기판(100)의 노출 구역(104)의 중심 영역에서 다소 더 높은 밀도를 갖는다. 결과적으로, 공극은 노출 구역(104)의 주변 영역에서보다 중심 영역에서 다소 더 빠른 속도로 안쪽으로 형성되게 된다.
도 7에서, 어두운 영역은, 제4 예시적인 방법의 제1 처리 기간이 거의 끝난, 첫 번째 단계까지 공극이 형성되어 있는 기판(100)에 체적(707)을 재차 나타낸다. 도 7은, 첫 번째 단계에서, 공극이 있는 이 체적(707)이 기판(100)의 노출 구역(104)의 주변 영역에서보다 중심 영역에서 더 큰 깊이를 갖는 것을 도시한다. 이것은, 앞서 설명한 바와 같이, 전류의 측방향 흐름이 주변 영역에서보다 기판(100)의 노출 구역(104)의 중심 영역에서 다소 더 높은 밀도를 갖기 때문이다.
도 8은, 제4 예시적인 방법의 제2 처리 기간이 거의 끝난, 두 번째, 후속 단계에서, 공극이 있는 체적(707)이 성장해서 이 체적(707)이 기판(100)의 노출 구역(104) 전체에 걸쳐 전기 절연 층까지 실질적으로 확장한 것을 도시한다. 전기 회로(102)의 근처에서, 기판(100)은 본질적으로 다공성이다. 일단 기판(100)이 제4 예시적인 방법에 따라 처리되면, 전기 회로(102)는 도 1에 도시된 그의 원래 상태의 기판(100)에 비해 덜 손실성일 뿐만 아니라, 도 2 및 도 3을 참조하여 앞서 기술한 제1 예시적인 방법에 따라 처리된 기판(100)에 비해서도 덜 손실성인 매질에 인접한다.
도 7 및 도 8에 도시된 제4 예시적인 처리 방법은 기술의 일 예시이고 여기서 화학적 반응 물질 안에 전극 장치는 전기화학적 처리 동안 적어도 한 번 바뀌는 모양을 갖는다. 이것은 전기화학적 처리에 의해 기판(100)이 변경되는 체적을 정밀하게 정의하는데 더 기여할 수 있다. 따라서, 본 실시예에 있어서, 공극이 기판(100)에 형성되는 곳에서, 이것은 기판(100)이 전기 회로(102)에 대한 더욱 무손실 매질이 되는데 더 기여할 수 있다.
도 9, 도 10 및 도 11은 기판(100)을 처리하는 제5 예시적인 방법을 도식적으로 도시한다. 도 9는 제5 예시적인 방법의 첫 번째 단계에서 전기화학적 처리 장치(900)와 결합된 기판(100)을 나타낸다. 도 10은 제5 예시적인 방법의 두 번째, 후속 단계에서 전기화학적 처리 장치(900)와 결합된 기판(100)을 나타낸다. 도 11은 제5 예시적인 방법의 세 번째, 최종 단계에서 전기화학적 처리 장치(900)와 결합된 기판(100)을 나타낸다.
제5 예시적인 방법에 있어서, 전기화학적 처리 장치(900)는 이전에 제시한 예시적인 방법들에서 사용한 것과 다른 전극 장치(901)를 포함한다. 이 실시예에서, 전극 장치(901)는 각기 전압이 인가될 수 있는 개별적인 전극(902)들의 어레이를 포함한다. 나머지에 대해선, 전기화학적 처리 장치(900)는 앞서 제시한 전기화학적 처리 장치와 유사하다. 용기(903)는 전극 장치(901)가 안에 있는 화학적 반응 물질(904)이 들어 있다.
이 실시예에서, 어레이의 전극(902)들은 각각 막대형 모양을 갖는다. 개별 전극들은 기판(100)의 노출 구역(104)에 대한 개별적인 위치를 갖는다. 이 실시예에서, 어레이는 하나의 중심 전극(905), 한 그룹의 주변 전극(906, 907), 및 한 그룹의 중간 전극(908, 909)을 포함한다. 주변 전극(906, 907) 그룹 및 중간 전극(908, 909) 그룹은 동심을 이루는 방식으로 중심 전극(905) 둘레에 원형으로 배치될 수 있다.
중심 전극(905)은 노출 구역(104)의 중심 영역을 마주한다. 주변 전극(906, 907) 쌍은 노출 구역(104)의 주변 영역을 마주한다. 하나의 주변 전극(906)은 주변 영역의 한 부위를 마주하고, 다른 하나의 주변 전극(907)은 주변 영역의 다른 하나의 맞은편 부위를 마주한다. 중간 전극(908, 909) 쌍은 중심 영역과 주변 영역 사이에 위치하는 노출 구역(104)의 중간 영역을 마주한다. 하나의 중간 전극(908)은 중간 영역의 한 부위를 마주하고, 다른 하나의 중간 전극(909)은 중간 영역의 다른 하나의 맞은편 부위를 마주한다.
도 9는 제5 예시적인 방법의 첫 번째 단계에서, 전압(910)이 중심 전극(905)에만 인가되는 것을 도시한다. 결과적으로, 도 3 및 도 4에 도시된 제2 예시적인 방법에 관해서 앞에서 기술한 것과 다소 유사하게, 전위는 노출 구역(104)에 비-균질한 방식으로 인가된다. 전위는 주변 영역에서 보다 기판(100)의 노출 구역(104)의 중심 영역에서 다소 더 높은 밀도를 갖는 전류의 측방향 흐름을 일으킨다. 결과적으로, 공극은 노출 구역(104)의 주변 영역에서보다 중심 영역에서 다소 더 빠른 속도로 안쪽으로 형성되게 된다. 도 9에 있어서, 어두운 영역은 그때까지 공극이 형성되어 있는 기판(100)에 체적(911)을 나타낸다.
도 10은 제5 예시적인 방법의 두 번째, 후속 단계에서, 전압(910)이 중심 전극(905) 및 중간 전극(908, 909)들의 그룹에 인가되는 것을 도시한다. 결과적으로 노출 구역(104)에 인가되는 전위는 제5 예시적인 방법의 첫 번째 단계에서 보단 다소 덜 비-균질하다. 두 번째, 후속 단계에서, 노출 구역(104)에 전류의 측방향 흐름은 첫 번째 단계에서와는 다른 밀도 분포를 갖게 된다. 이것은 기판(100)에 공극 형성에 영향을 준다. 도 10에서도, 어두운 영역은 그때까지 공극이 형성되어 있는 기판(100)에 체적(911)을 나타낸다. 체적(911)은 첫 번째 단계에서와는 다른 기하구조적 성장 속도 분포에 따라서 더 성장하게 된다.
도 11은 제5 예시적인 방법의 세 번째, 최종 단계에서 전압(910)이 주변 전극(906, 907)의 그룹을 포함한, 어레이의 모든 전극들로 인가되는 것을 도시한다. 결과적으로, 노출 구역(104)으로 인가되는 전위는 제5 예시적인 방법의 두 번째 단계에서 보다 더욱 다소 덜 비-균질하다. 세 번째, 최종 단계에서, 노출 구역(104)에 전류의 측방향 흐름은 첫 번째 및 두 번째 단계들에서와는 다른 밀도 분포를 갖게 된다. 설명한 바와 같이, 이것은 기판(100)에 공극 형성에 영향을 준다. 도 11에서도, 어두운 영역은 공극이 형성되어 있는 기판(100)에 체적(911)을 나타낸다.
도 9, 도 10 및 도 11에 도시된 제5 예시적인 처리 방법은 전극들의 어레이에 개별 전극들로 인가되는 개별 전압의 적어도 일부가 기판(100)의 전기화학적 처리 동안 적어도 한 번 바뀌는 것에 따른 기술의 일 예시이다. 이것은 기판(100)이 전기화학적 처리에 의해 변경되는 체적을 정밀하게 정의하는데 더 기여할 수 있다. 더욱이, 이것은 체적 전체에 걸친 변경의 달라지는 정도, 또는 체적 전체에 걸친 변경의 달라지는 형태, 또는 둘 다를 정의하는데 더 기여할 수 있다. 따라서, 본 실시예에 있어서, 공극이 기판(100)에 형성되는 곳에서, 이것은 기판(100)이 전기 회로(102)에 대해 더욱 무손실 매질이 되는데 기여할 수 있다.
도 12는 기판을 처리하는 제6 예시적인 방법을 수행하기 위한 광-전기화학 처리 시스템(1200)을 도시한다. 도 12는 광-전기화학적 처리 시스템(1200)의 도식적 다이어그램을 제공한다.
광-전기화학적 처리 시스템(1200)은 방사원(1201), 마스크(1202), 렌즈와 투사 시스템(1203), 및 전기화학적 처리 조립체(1204)를 포함한다. 방사원(1201)은, 예를 들어, 광원일 수 있다. 마스크(1202)는 2차원 반투명 프로파일을 가질 수 있다. 전기화학적 처리 조립체(1204)는, 예를 들어, 앞서 논의한 어느 전기화학적 처리 장치와 유사한 전기화학적 처리 장치를 포함할 수 있다. 전기화학적 처리 조립체(1204)에, 기판(1205)은 놓인다. 도 1에 도시된 기판(100)처럼, 제6 예시적인 방법을 받는 기판(1205)은 전기 회로를 포함하는 전면을 가질 수 있다. 후면은 전기 회로를 향하고 화학적 반응 물질과 접촉하는 노출 구역을 가질 수 있다.
제6 예시적인 방법을 받는 기판(1205)은 도 1에 도시된, 제1 내지 제5 예시적인 방법이 적용될 수 있는, 기판(100)과 다를 수 있다. 제6 예시적인 방법을 받는 기판(1206)은, 적어도 노출 구역에, 화학적 반응 물질과 접촉했을 때, 전류가 재료를 통해 흐르면서, 재료에 가해지는 방사선에 따라 변하는 재료를 포함할 수 있다. 예를 들어, 제6 예시적인 방법을 받는 기판(1205)은 도 1에 도시된 기판(100)에서처럼 P-도핑되는 대신 N-도핑된 벌크부를 포함할 수 있다. N-도핑된 반도체 재료에 공극을 형성하기 위하여, 화학적 물질과 전류에 더해서 빛이 필요하다. 이 조건하에서 N-도핑된 반도체 재료의 영역 상에 투사되는 빛이 더 세질수록, 이 영역에서 공극들이 더 빠르게 형성된다.
제6 예시적인 방법에 있어서, 전위는 적어도 기판(1205)의 후면 상의 노출 구역에 측방향으로 인가됨과 동시에, 노출 구역은 화학적 반응 물질과 접촉한다. 게다가, 기판(1205)의 노출 구역은, 노출 구역에 걸쳐 비-균질한 세기의 분포를 가질 수 있는, 빛을 받는다. 예를 들어, 노출 구역의 중심 영역은 노출 구역의 주변 영역보다 더 높은 세기의 빛을 받을 수 있다. 마스크(1202)는 본질적으로 비-균질한 세기의 분포를 정의한다. 따라서, 마스크(1202)는 적어도 부분적으로, 기판의 노출 구역에 걸쳐 공극 형성 속도를 정의할 수 있다. 결론적으로, 마스크(1202)는 적어도 크기와 모양의 측면에서, 공극이 형성되는 체적을 정의한다. 따라서, 이것은 기판(1206)이 전기 회로에 대해 더욱 무손실 매질이 되는 것을 달성하기 위한 또 다른 하나의 기술이다.
도 2 내지 도 12에 도시된 제1 내지 제6 예시적인 처리 방법은 기판의 노출 구역에 전위가 측방향으로 인가되는 것을 따르는 전반적인 기술의 예시들이다. 제2 내지 제5 예시적인 방법에 있어서, 전위는 다음의 치수: 공간 및 시간 중 적어도 하나에서 비-균질한 방식으로 측방향으로 인가되어서, 다음의 특징: 기판이 변경되는 기판 안에 체적, 체적 전체에 걸친 변경의 달라지는 정도, 및 체적 전체에 걸친 변경의 달라지는 형태 중 적어도 하나를 정의한다. 제6 예시적인 방법에 있어서, 빛은 그와 동일한 것을 달성하는데 사용될 수 있다.
본 실시예들에 있어서, 공극은 기판에 형성되어서 기판을 전기 회로에 대해 덜 손실 매질로 만든다. 적어도 몇몇 예시적인 방법에 있어서, 공극 형성은 공극 크기 및 공극 밀도의 측면에서 제어될 수 있다. 이것은 기판을 덜 손실성으로 만드는데 더 기여할 수 있다. 즉, 공극이 차지하는 부피 부분과, 아직 기판 재료가 차지하고 있는 나머지 부분 사이의 비율이 커질수록, 공극이 형성되어 있는 체적은 덜 손실성이 되게 된다. 이 비율이 전기 회로의 근처에서 상대적으로 높게 공극을 형성하도록 제어하는 것이 특히 유리하다.
도 13은, 앞서 제시한 예시적인 방법에 따를 수도 있는, 전기화학적 처리를 받도록 구성된 개선된 기판(1300)을 도시한다. 도 13은 개선된 기판(1300)의 도식적 단면도를 제공한다. 개선된 기판(1300)은 도 1에 도시된 기판(100)의 수정된 버전이다.
다음과 같은 점에서, 개선된 기판(1300)은 도 1에 도시된 기판(100)과 유사하다. 개선된 기판(1300)도 전기 회로(1302)를 포함하는 전면(1301)을 갖는다. 개선된 기판(1300)의 후면(13030은 전기 회로(1302)를 향하는 노출 구역(1304)을 포함한다. 두 개의 전극(1306, 1307)은 도 1에 도시된 기판(100) 상의 두 전극(106, 107)과 유사하게 개선된 기판(1300)의 후면(1303) 상에 배치된다. 개선된 기판(1300)도 전면(1301)에 포함된 전기 회로(1302)와 후면(1303) 사이에 배치된 전기 절연 층(1305)을 포함할 수 있다.
도 1에 도시된 기판(100)과 다른 점은, 개선된 기판(1300)은 변경 정지 층(1308)을 포함한다. 변경 정지 층(1308)은 전기 절연 층(1305)과 후면(1303) 상의 노출 구역(1304) 사이에 배치된다. 개선된 기판(1300)의 벌크부(1309)는 변경 정지 층(1308)과 후면(1303) 사이에 연장한다. 이 실시예에서, 변경 정지 층(1308)은 전기 절연 층(1305)에 인접하다. 변경 정지 층(1308)은 앞서 제시되었던 예시적인 방법들 중 적어도 하나에 사용된 화학적 반응 물질에 비교적 저항성을 갖는 재료를 포함한다. "비교적 저항성"이란 표현은 기판, 또는 적어도 기판의 벌크부에 재료보단 더 화학적으로 저항력이 있는 것을 의미하는 것으로 해석될 수 있다. 이 실시예에서, 변경 정지 층(1308)은 화학적 반응 물질에 대해 전기 절연 층(1305)보다도 더 화학적으로 저항성일 수도 있다.
따라서, 변경 정지 층(1308)은 화학적 반응 물질이 개선된 기판(1300)의 후면(1303)으로부터 전면(1301)을 향해 계속되는 것을 방지하는 장벽을 효과적으로 형성한다. 이 실시예에서, 변경 정지 층(1308)은, 사실상, 화학적 반응 물질로부터 전기 절연 층(1305)을 보호한다. 예를 들어, 화학적 반응 물질 안에 불화수소산은 전기 절연 층(1306)에 실리콘 산화물을 부식시킬 수 있다.
다음의 원하는 결과는 전기화학적 처리에, 도 1에 도시된 기판(100)을 사용했을 때보다, 도 13에 도시된 개선된 기판(1300)을 사용함으로써 더 쉽게 얻을 수 있다. 한 가지 원하는 결과는 일단 전기화학적 처리가 수행되고 나면 본질적으로 전기 회로(1302) 근처에는 비-다공성 기판 재료가 남아 있지 않도록 하는 크기와 모양을 갖는 공극이 있는 체적을 얻는 것이다. 다른 하나의 원하는 결과는 전기 절연 층(1305)을 거의 온전하게 남겨 두는 것이다. 변경 정지 층(1308)은 이 후자의 원하는 결과를 달성하는 것을 비교적 쉽게 만들어 준다. 따라서, 전기화학적 처리는 가장 손실이 없는 기판을 얻는데 집중할 수 있다.
변경 정지 층(1308)은 반도체 재료를 포함할 수 있다. 예를 들어, 변경 정지 층(1308)은 다결정 실리콘, 특히 어떠한 도핑 물질도 거의 없는 다결정 실리콘을 포함할 수 있다. 개선된 기판(1300)의 이러한 일 실시예는 적당한 비용으로 통상의 반도체 제조 기술을 사용해 제조될 수 있다. 즉, 개선된 기판(1300)은 다결정 실리콘이 본질적으로 변경 정지 층(1308)을 형성하는 경우에 통상의 반도체 제조 기술과 호환될 수 있다.
더욱이, 다결정 실리콘은 비교적 손실 없는 매질이다. 도 13을 참조하면, 이것은 변경 정지 층(1308)이 전기회로(1302)에 비교적 가까이 있다는 점을 고려하면 유리한 특징이다. 따라서, 전기 회로(1302)는 변경 정지 층(1308)이 본질적으로 다결정 실리콘을 포함하는 경우 및 전기 회로(1302)에 인접한 기판 재료가 다공성으로 만들어진 경우에 비교적 무손실 매질의 부근에 있게 된다.
변경 정지 층(1308)이 본질적으로 전기 절연체, 예를 들어, 실리콘 질화물, 또는 폴리머와 같은 것으로 형성되는 것이 아니라, 본질적으로 반도체 재료, 특히 다결정 실리콘으로 형성되는 것이 장점이 있다. 이 장점을 설명하기 위하여, 도 13에 도시된 개선된 기판(1300)에 변경 정지 층(1308)이 전기 절연성이라고 가정하기로 한다. 또한, 변경 정지 층(1308)에 상대적으로 가까운 체적에 공극이 형성되는 단계에서, 개선된 기판(1300)이 전기화학적 처리를 받는다고 가정하기로 한다. 그러면 무공성의 기판 재료의 상대적으로 얇은 층만이 이 체적과 전기 절연성인 변경 정지 층(1308) 사이에 남아 있게 된다. 본질적으로 어떠한 전류도 이 남아 있는 무공성 기판 재료의 얇은 층을 통해 지나가지 못한다. 결론적으로, 본질적으로 어떠한 공극도 이 남아있는 층에 형성되지 않게 된다. 즉, 전기적 화학적 처리가 수행되고 나면, 무공성 기판 재료의 비교적 손실성의 층이 전기 회로(1302)의 근처에 남아 있을 수 있다.
이제 도 13에 도시된 개선된 기판(1300)에 변경 정지 층(1308)이 반도전성이라고 가정하기로 한다. 또한, 개선된 기판(1300)이, 앞서 기술한 바와 같은 단계에 있는, 전기화학적 처리를 받고, 여기서 변경 정지 층(1308)의 옆을 따라서 무공성 기판 재료의 비교적 얇은 층만이 남아 있다고 가정하기로 한다. 변경 정지 층(1308)이 반도전성이기 때문에, 일부의 전류는 남아 있는 이 무공성 기판 재료의 얇은 층을 통과해 계속 지나갈 수 있게 된다. 결론적으로, 공극 형성은 이 남아 있는 층에서 계속될 수 있다. 따라서, 전기 회로(1302)의 근처에 기판 재료는 본질적으로 완전히 다공성이 될 수 있다. 일단 전기적 화학적 처리가 수행되고 나면, 전기 회로(1302)는 변경 정지 층(1308)이 전기 절연성인 경우보다 덜 손실성인 매질에 인접해 있을 수 있다.
도 14는, 변경 정지 층(1308)을 포함하는 개선된 기판(1300)의 일 부분에 캐리어 농도를 도시한 그래프이고, 여기서 변경 정지 층(1308)이 본질적으로 다결정 실리콘으로 형성된다. 그래프는 전기 절연 층(1305)이 변경 정지 층(1308)과 접하는 곳의 평면을 기준으로 개선된 기판(1300) 내부의 깊이를 나타내는 수평축을 포함한다. 수직의 파선(1401)은, 전기화학적 처리에 의해 변경되게 될, 개선된 기판(1300)의 벌크부(1309)와 변경 정지 층(1308)이 접하는 곳의 깊이를 나타낸다. 따라서, 수직의 파선(1401)은 그래프를 변경 정지 층(1308)을 나타내는 왼쪽 부분과, 개선된 기판(1300)의 벌크부(1309)의 적어도 일부를 나타내는 오른쪽 부분으로 나눈다. 그래프는 입방 센티미터 당 캐리어의 개수로 표현되는, 캐리어 농도를 나타내는 수직 축을 포함한다.
그래프는 세 쌍의 곡선(1402, 1403, 1404)을 포함한다. 각각의 쌍에서, 실선의 한 곡선은 N-타입의 캐리어, 즉, 전자를 나타내고, 반면에 파선의 한 곡선은 P-타입의 캐리어, 즉 홀을 나타낸다. 제1 쌍의 곡선(1402)에서, 캐리어 농도는 깊이에 대해 그려지고, 여기서 개선된 기판(1300)의 벌크부(1309)는 8 kΩ cm의 저항을 갖는다. 제2 쌍의 곡선(1403)에서, 캐리어 농도는 깊이에 대해 그려지고, 여기서 벌크부(1309)는 10 Ω cm의 저항을 갖는다. 제3 쌍의 곡선(1404)에서, 캐리어 농도는 깊이에 대해 그려지고, 여기서 벌크부(1309)는 10 mΩ cm의 저항을 갖는다. 각 곡선에 대하여 벌크부(1309)가 각각의 곡선 쌍에 대한 각자의 도핑 농도를 갖는 P-도핑된 실리콘을 포함한다고 간주한다.
도 14의 그래프는 다결정 실리콘 변경 정지 층(1308)이 화학적 반응 물질 안의 불화수소산에 대해 저항력이 있다는 것을 보여준다. 즉, 불화수소산이 다결정 실리콘을 상당히 부식시키기 위해서는 1012를 초과하는 P-타입 캐리어의 농도가 필요하다. 도 14의 그래프는, 이 그래프의 왼쪽 부분에 나타나 있는 P-타입 캐리어의 농도가 다결정 실리콘에서 이 임계치를 훨씬 밑도는 것을 보여준다. 다결정 실리콘이 개선된 기판(1300)의 벌크부(1309)와 접한다는 사실은 그 계면에서 단지 다결정 실리콘의 무시할 수 있을 정도로 작은 깊이에 걸쳐서 P-타입 캐리어의 농도에 영향을 미친다.
도 15는 앞서 언급한, 변경 정지 층(1308)을 포함하는 개선된 기판의 부분에 저항을 도시한 그래프이고, 여기서 변경 정지 층(1308)은 본질적으로 다결정 실리콘으로 형성된다. 그래프는 도 14의 것과 유사하게, 전기 절연 층(1305)이 변경 정지 층(1308)과 접하는 곳에 평면을 기준으로 개선된 기판(1300) 안의 깊이를 나타내는 수평축을 포함한다. 유사하게, 수직 파선(1501)은 변경 정지 층(1308)이 개선된 기판(1300)의 벌크부(1309)와 접하는 곳의 깊이를 나타낸다. 수직 파선(1501)은 재차, 그래프를 변경 정지 층(1308)을 나타내는 왼쪽 부분과, 도 14와 동일한 벌크부(1309)의 부분을 나타내는 오른쪽 부분으로 나눈다. 그래프는 Ω cm로 표현되는, 저항을 나타내는 수직 축을 포함한다.
그래프는 세 개의 곡선(1502, 1503, 1504)을 포함한다. 제1 곡선(1502)에 있어서, 저항은 깊이에 대해 그려지고, 여기서 개선된 기판(1300)의 벌크부(1309)는 8 kΩ cm의 저항을 갖는다. 제2 곡선(1503)에 있어서, 저항은 깊이에 대해 그려지고, 여기서 벌크부(1309)는 10 Ω cm의 저항을 갖는다. 제3 곡선(1504)에 있어서, 저항은 깊이에 대해 그려지고, 여기서 벌크부(1309)는 10 mΩ cm의 저항을 갖는다. 여기서도, 각 곡선마다 벌크부(1309)가 각각의 곡선 쌍에 대한 각자의 도핑 농도로 P-도핑된 실리콘을 포함하는 것으로 가정한다.
도 15의 그래프는 다결정 실리콘 변경 정지 층(1308)에서 저항이 상대적으로 높다는 것을 보여준다. 저항은 4 kΩ cm 이상인데, 이는 다결정 실리콘 변경 정지 층(1308)이 비교적 무손실이라는 것을 의미한다. 재차, 다결정 실리콘이 개선된 기판(1300)의 벌크부(1309)과 접하고 있다는 사실은 그저 저항에 무시할 수 있는 영향을 미칠 뿐이다. 이 영향은 계면에서 다결정 실리콘의 무시할 수 있을 정도로 작은 깊이 범위로 제한된다.
도 16은 전기화학적 처리를 받은 개선된 기판(1600)을 도시한다. 도 16은 이 처리된 개선된 기판(1600)의 단면의 사진을 나타낸다. 처리된 개선된 기판(1600)은 실리콘 산화물 절연 층(1602)의 상단 위에 전기 회로(1601), 다결정 실리콘 변경 정지 층(1603), 및 개선된 기판(1600)의 남아 있는 벌크부(1604)를 포함한다. 벌크부(1604)는 다결정 실리콘 변경 정지 층(1603)까지, 본질적으로 완전히 다공성이다. 결론적으로, 처리된 개선된 기판(1600)은 전기 회로(1601)에 대해 비교적 손실 없는 매질을 구성한다. 다결정 실리콘 변경 정지 층(1603)은 본질적으로 전기화학적 처리에 의해 영향을 받지 않는다. 사진은 다결정 실리콘 변경 정지 층(1603)과 개선된 기판(1600)의 다공성 벌크부(1604) 사이에 딱 달라붙은 계면이 있는 것을 보여준다.
도 17은 개선된 기판(1701)을 포함하는 기판 조립체(1700)를 도시한다. 도 17은 기판 조립체(1700)의 도식적 단면도를 제공한다. 기판 조립체(1700)는 기본적으로 다른 하나의 기판(1702)이 고정되어 있는 개선된 기판(1701)에 대응한다. 기판 조립체(1700)에 개선된 기판(1701)은 도 13을 참조하여 앞서 기술한 개선된 기판(1300)과 유사할 수 있다. 다른 하나의 기판(1702)은 그의 전기화학적 처리 후에 개선된 기판(1701)에 대한 기계적 지지를 제공할 수 있다. 전기화학적 처리는, 예를 들어, 공극이 그 안에 형성되어 있기 때문에, 개선된 기판(1701)을 약하게 만들 수 있다. 다른 하나의 기판(1702)은, 기계적 지지를 제공하는 것으로서, 이하에선 지지 기판(1702)이라고 언급될 것이다.
지지 기판(1702)은 전기화학적 처리에 사용된 화학적 반응 물질에 화학적으로 저항성이어야 한다. 예를 들어, 지지 기판(1702)은 불화수소산에 대해 비교적 저항성인 N-도핑된 실리콘을 포함할 수 있다. 지지 기판(1702)은 개선된 기판(1701)이 전기화학적 처리에 의해 변경될 곳인 개선된 기판(1701)의 후면 상에 한 구역을 노출된 채 남겨두는 오리피스(1703)를 포함한다. 따라서, 지지 기판(1702)은 전기화학적 처리에 의해 변경될 개선된 기판(1701)의 적어도 한 구역을 정의하는 마스크를 구성할 수 있다. 지지 기판(1702)은 예를 들어 접착제에 의해 개선된 기판(1701)에 고정될 수 있다.
도 18 및 도 19는 대안적인 개선된 기판(1800)을 도식적으로 도시한다. 도 18은 대안적인 개선된 기판(1800)의 도식적인 단면도를 제공한다. 도 19는 대안적인 개선된 기판(1800)의 도식적인 배면도를 제공한다.
다음의 관점에 있어서, 대안적인 개선된 기판(1800)은 도 13에 도시된 개선된 기판(1300)과 유사하다. 대안적인 개선된 기판(1800)도 전기 회로(1802)를 포함하는 전면(1801)을 갖는다. 대안적인 개선된 기판(1800)의 후면(1803)은 전기 회로(1802)를 향하는 노출 구역(1804)을 포함한다. 전극(1805)은 대안적인 개선된 기판(1800)의 후면(1802) 상에 배치된다. 대안적인 개선된 기판(1800)도 전면(1801)에 포함된, 전기 회로(1802)와 후면(1802) 사이에 배치된 전기 절연 층(1806)을 포함할 수 있다. 대안적인 개선된 기판(1800)도 전기 절연과 인접하고 전기 절연층(1806)과 후면(1802) 상의 노출 구역(1803) 사이에 배치되는 변경 정지 층(1807)을 더 포함할 수 있다.
대안적인 개선된 기판(1800)은 기판(1800)의 후면(1803) 상의 노출 구역(1804)에 전기화학적 처리 셀(1808)을 포함한다. 전기화학적 처리 셀(1808)은 대안적인 개선된 기판(1800)의 후면(1802) 상의 전극(1805) 둘레에 배치되는 도랑(1809) 형태의 한 세트의 공동을 포함한다. 도랑(1808)들은 예를 들어, 심도 반응성-이온 에칭(deep reactive-ion etching)(DRIE)이라 불리는 기술에 의해 형성될 수 있다. 도랑(1809)을 형성하기 위한 다른 한 기술은 레이저에 의한 마이크로-기계가공 및 새김을 수반할 수 있다.
이 실시예에서, 대안적인 개선된 기판(1800)의 후면(1802)은 희생 유전층(1810)을 포함한다. 희생 유전층(1810)은 예를 들어, 실리콘 질화물을 포함할 수 있다. 후면(1803)에서 봤을 때, 희생 유전층(1810)은 전극(1804)이 그의 일부를 형성하는 금속 층(1811)에 의해 덮인다. 도랑(1809)을 형성하기 위하여, 초기에 개구들이 금속층(1811)과 희생 유전층(1810)에, 통상의 포토리소그래픽 기술에 의해 그리고 예를 들어, 습식 에칭 및 플라즈마 에칭과 같은, 통상의 에칭 기술에 의해 생성될 수 있다.
전기화학적 처리에 있어서, 대안적인 개선된 기판(1800)은, 앞서 제시한 어느 전기화학적 처리 장치와 유사할 수 있는, 전기화학적 처리 장치와 결합될 수 있다. 따라서, 전기화학적 처리 장치는 화학적 반응 물질을 담은 용기 및 화학적 반응 물질 안에 전극 장치를 포함할 수 있다. 그리고 전압은 전극 장치와 전기화학적 처리 셀(1808)의 전극(1805) 사이에 인가될 수 있다.
화학적 반응 물질은 도랑(1809)들로 들어갈 수 있다. 인가된 전압은 도랑(1809)들과 전기화학적 처리 셀(1808)의 전극(1805) 사이에 전류의 측방향 흐름을 일으키게 된다. 일단 전기화학적 처리가 수행되면, 희생 유전층(1810)과 금속층(1811)은 제거될 수 있다.
대안적인 개선된 기판(1800)은 도 18 및 도 19를 참조하여 앞서 기술한 전기화학적 처리 셀(1808)과 유사한 복수의 전기화학적 처리 셀을 포함할 수 있다. 전기화학적 처리 셀들은 벌집형 구조를 형성하도록 배치될 수 있다.
도 20은 전기화학적 처리를 받은 기판(2001)을 포함하는 집적 회로 장치(2000)를 도식적으로 도시한다. 도 20은 집적 회로 장치(2000)의 도식적인 다이어그램을 제공한다. 집적 회로 장치(2000)에 기판(2001)은 예를 들어, 앞서 기술한 예시적인 방법이 적용되는 앞서 기술한 기판들 중 어느 하나일 수 있다. 기판(2001)은 기판(2001)을 보호하는 패키지(2002) 안에 수용될 수 있다. 패키지(2002)는, 기판(2001)의 각각의 접속 패드와 전기적으로 연결될 수 있는, 각각의 외부 전기 접속부를 포함할 수 있다. 접속 패드들은 그 안에 포함된 전기 회로처럼 기판(2001)의 전면 상에 위치할 수 있다.
주석
도면을 참조하여 앞서 기술한 실시예들은 실례를 드는 방식으로 제시된다. 본 발명은 다양한 서로 다른 방식으로 구현될 수 있다. 이를 설명하기 위하여, 몇 가지 대안들은 간략히 지시되었다.
본 발명은 전기화학적 처리로 기판을 변경시키는 것을 수반하는 다양한 종류의 제품 또는 방법에 적용될 수 있다. 제시된 실시예들에 있어서, 기판은 기판에 공극을 형성함으로써 변경된다. 다른 실시예에 있어서, 예를 들어, 국부적으로 기판 재료를 제거하는 것과 같은, 다른 종류의 변경은 달성될 수 있다. 나아가, 제시된 실시예에 있어서, 반도체 기판은 언급된다. 다른 실시예에 있어서, 다른 종류의 기판은 전기화학적 처리에 의해 변경될 수 있다.
"기판"이란 용어는 넓은 의미로 이해되어야 한다. 이 용어는 전기 회로를 위한 지지체를 형성할 수 있는 모든 개체를 포괄할 수 있다. 기판은 모놀리식 개체일 수 있지만, 예를 들어, 도 17에 도시된 기판 조립체(1700)와 같은 다양한 개체들의 조립체일 수도 있다. "전기 회로"란 용어는 넓은 의미로 이해되어야 한다. 이 용어는 예를 들어, MEMS(micro electro-mechanical system), 전송선, 전기 연결과 같이 전기량을 수반하는 기능을 가진 모든 개체를 포괄할 수 있다. 더욱이, 본 발명의 일 실시예에 있어서, 전기 회로는 기판의 전면 위에 또는 전면 안에 전부 위치하기보다는 적어도 부분적으로 기판에 포함될 수 있다.
기판 후면의 노출 구역에 전위를 측방향으로 인가하는 다양한 서로 다른 방법들이 존재한다. 제시된 실시예에 있어서, 기판의 후면은 전극을 포함한다. 다른 실시예에 있어서, 예를 들어, 화학적 반응 물질 내에서 반대 극성의 전극들이 사용되기 때문에 기판의 후면 상에 전극이 필요하지 않을 수 있다.
변경 정지 층을 포함하는 기판은 앞서 기술한 바와 같이 전기화학적 처리를 반드시 필요로 하지 않고, 전위가 측 방향으로 인가되어, 전류의 측방향 흐름을 야기한다. 원칙적으로, 변경 정지 층을 포함하는 기판은 전위가 가로질러 인가되어, 전류의 횡단 흐름을 일으키는 종래의 전기 화학적 처리를 받을 수 있다. 중요한 것은 전기 회로를 포함하는 전면과 화학적 반응 물질과 적어도 부분적으로 접촉하는 후면 사이의 기판에 변경 정지 층이 배치된다는 것이다. 예를 들어, 도 13에 도시된 개선된 기판(1300)은 이러한 종래의 전기 화학적 처리를 가능하게 하기 위해 다음과 같이 수정될 수 있다. 개선된 기판(1300)의 전면(1301)과 벌크부(1309) 사이에 적어도 하나의 전기 접속부가 제공된다.
일반적으로, 본 발명을 구현하는 다양한 서로 다른 방식이 있으며, 이에 따라 서로 다른 구현은 서로 다른 위상 기하(topology)를 가질 수 있다. 어느 주어진 위상 기하에서는, 단일 개체가 여러 기능을 수행하거나, 또는 여러 개체가 단일 기능을 공동으로 수행 할 수 있다. 이 관점에서, 도면은 매우 도식적이다.
앞서 언급한 내용은 도면을 참조하여 기술한 실시예가 본 발명을 제한하기보다는, 본 발명을 예시한다는 것을 입증한다. 본 발명은 첨부된 청구범위의 범위 내에 있는 다양한 대안적인 방식으로 구현될 수 있다. 청구범위와 동등한 의미와 범위 내에서 나오는 모든 변경은 그의 범위 내에 포함될 것이다. 청구항의 참조 부호는 청구항을 제한하는 것으로 해석되어서는 안 된다. 청구항의 동사 "구성하다"는 청구항에 나열된 것 이외의 다른 요소 또는 다른 단계의 존재를 배제하지 않는다. "포함하다" 및 "함유하다"와 같은 유사한 동사에도 동일하게 적용된다. 물건과 관련된 청구항에서 단수로 요소를 언급한 것은 물건이 복수의 그러한 요소를 포함할 수 있다는 것을 배제하지 않는다. 마찬가지로, 방법과 관련된 청구항에서 단수로 단계를 언급한 것은 방법이 복수의 그러한 단계를 포함할 수 있다는 것을 배제하지 않는다. 각각의 종속항이 각각의 추가 특징을 정의한다는 단순한 사실은, 청구항에 반영된 것 이외의 추가적인 특징의 조합을 배제하지 않는다.

Claims (15)

  1. 전기 회로를 포함하는 전면 및 상기 전기 회로를 향하는 노출 구역을 포함하는 후면을 갖는 기판을 처리하는 방법으로서,
    - 적어도 상기 기판의 후면 상의 노출 구역에 전위가 측방향으로 인가되는 동안 상기 노출 구역은 화학적 반응 물질과 접촉하며, 상기 전위는 적어도 상기 노출 구역에서 전류의 측방향 흐름을 야기하고, 상기 전류의 측방향 흐름 및 화학적 반응 물질은 상기 기판을 적어도 노출 구역에서 변경하는, 전기화학적 처리 단계를 포함하는, 기판 처리 방법.
  2. 제1항에 있어서,
    상기 전위는,
    - 상기 기판의 후면 상에 배치된 전극 장치; 및
    - 상기 화학적 반응 물질 안에서 상기 기판의 후면 상의 노출 구역을 마주하는 전극 장치;에 의하여,
    적어도 상기 기판의 후면 상의 노출 구역에 측방향으로 인가되는, 기판 처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 전기화학적 처리 단계 동안에, 상기 전위는 공간 및 시간 중 적어도 하나의 차원에서 비-균질한(non-homogenous) 방식으로 상기 노출 구역에 측방향으로 인가되어서, 상기 기판 내에서 기판이 변경되는 체적, 상기 체적 전체에 걸친 변경의 달라지는 정도, 및 상기 체적 전체에 걸친 변경의 달라지는 형태 중 적어도 하나를 정하게 되는, 기판 처리 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 화학적 반응 물질 내의 상기 전극 장치는 상기 전위가 비-균질한 방식으로 노출 구역에 인가되게 하는 모양을 갖는, 기판 처리 방법.
  5. 제2항 또는 제3항에 있어서,
    상기 화학적 반응 물질 내의 상기 전극 장치는 상기 전기화학적 처리 단계 동안 적어도 한 번 바뀌는 모양을 갖는, 기판 처리 방법.
  6. 제2항 또는 제3항에 있어서,
    상기 화학적 반응 물질 내의 상기 전극 장치는 전극들의 어레이를 포함함으로써, 상기 전기화학적 처리 단계에서, 상기 전극들의 어레이의 각각의 전극들에 인가되는 각각의 전압들 중 적어도 일부가 상기 전기화학적 처리 단계 동안 적어도 한 번 바뀌는, 기판 처리 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 기판은, 적어도 상기 노출 구역에 한 재료를 포함하고, 상기 재료는 전류가 흐르는 동안 상기 화학적 반응 물질과 접촉하고 있을 때 상기 재료에 인가되는 방사선에 따라서 변경되고,
    상기 전기화학적 처리 단계에서, 상기 노출 구역에 방사선이 비-균질하게 인가되는, 기판 처리 방법.
  8. 제2항에 있어서,
    상기 기판의 후면 상의 노출 구역은 적어도 하나의 전기화학적 처리 셀을 포함하고, 하나의 전기화학적 처리 셀은 상기 기판의 후면 상의 전극 장치의 부분을 형성하는 한 전극의 둘레에 배치된 한 세트의 동공(cavities)을 포함하며,
    상기 전기화학적 처리 단계에서, 상기 화학적 반응 물질은 상기 한 세트의 동공으로 들어가는, 기판 처리 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 기판은, 적어도 전면의 전기 회로와 후면의 노출 구역 사이에 배치되는 변경 정지 층을 포함하고, 상기 변경 정지 층은 상기 화학적 반응 물질에 대해 비교적 저항성인 재료를 포함하는, 기판 처리 방법.
  10. 제9항에 있어서,
    상기 변경 정지 층은 반도체 재료를 포함하는, 기판 처리 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판은, 전면의 전기 회로와 후면 사이에 배치되는 전기 절연 층을 포함하는, 기판 처리 방법.
  12. 제9항 또는 제10항, 및 제11항에 있어서,
    상기 전기 절연 층은, 전면의 전기 회로와 변경 정지 층 사이에 배치되는, 기판 처리 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 전류의 측방향 흐름 및 상기 화학적 반응 물질은, 적어도 상기 노출 구역에서 안쪽으로 상기 기판에 공극이 형성되게 하는, 기판 처리 방법.
  14. 전기 회로를 포함하는 전면 및 상기 전기 회로를 향하는 일 구역이 있는 후면을 갖는 기판을 포함하는 집적 회로 장치로서,
    상기 기판은, 상기 전기 회로와 상기 전기 회로를 향하는 후면의 구역 사이에 포함된 적어도 한 체적에서 제1항 내지 제13항 중 어느 한 항에 따른 방법을 적용하여 변경된 것인, 집적 회로 장치.
  15. 제14항에 있어서,
    상기 체적은 제1항 내지 제13항 중 어느 한 항에 따른 방법을 적용하여 형성된 공극을 포함하는, 집적 회로 장치.
KR1020207030485A 2018-03-23 2019-03-22 기판의 전기화학적 처리 방법 및 집적 회로 장치 KR102590393B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
BEBE2018/0034 2018-03-23
BE2018/0034A BE1025681B1 (fr) 2018-03-23 2018-03-23 Procédé de traitement d'un substrat et dispositif de circuit intégré
PCT/EP2019/057305 WO2019180237A1 (en) 2018-03-23 2019-03-22 Method of electrochemically processing a substrate and integrated circuit device

Publications (2)

Publication Number Publication Date
KR20200134297A true KR20200134297A (ko) 2020-12-01
KR102590393B1 KR102590393B1 (ko) 2023-10-17

Family

ID=62791462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207030485A KR102590393B1 (ko) 2018-03-23 2019-03-22 기판의 전기화학적 처리 방법 및 집적 회로 장치

Country Status (8)

Country Link
US (1) US11538689B2 (ko)
EP (2) EP4202978A1 (ko)
JP (1) JP7395188B2 (ko)
KR (1) KR102590393B1 (ko)
CN (1) CN111902915B (ko)
BE (1) BE1025681B1 (ko)
SG (1) SG11202008866WA (ko)
WO (1) WO2019180237A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022226911A1 (zh) * 2021-04-29 2022-11-03 天津大学 压电mems硅谐振器及其形成方法、电子设备
WO2023036424A1 (en) 2021-09-09 2023-03-16 Incize Porous silicon-based sampling device for analyte concentration and for detection by spectrometry or chromatography

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306951A (en) * 1980-05-30 1981-12-22 International Business Machines Corporation Electrochemical etching process for semiconductors
JPH10335305A (ja) * 1996-09-02 1998-12-18 Denso Corp 半導体装置の製造方法
US20090101509A1 (en) * 2005-05-18 2009-04-23 Matsushita Electric Works, Ltd. Process Of Making An Optical Lens
US20100187126A1 (en) * 2009-01-29 2010-07-29 International Business Machines Corporation Etching system and method for forming multiple porous semiconductor regions with different optical and structural properties on a single semiconductor wafer
US20140264500A1 (en) * 2013-03-14 2014-09-18 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. Photovoltaic Device Formed On Porous Silicon Isolation
US20160079183A1 (en) * 2014-09-12 2016-03-17 Infineon Technologies Ag Semiconductor device arrangement and a method for forming a semiconductor device arrangement

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0226091A3 (en) * 1985-12-17 1989-09-13 Texas Instruments Incorporated Semiconductor isolation using trenches and oxidation of anodized silicon sublayer
JPH0795600B2 (ja) * 1987-12-08 1995-10-11 富士電機株式会社 半導体圧力センサの製造方法
US5149404A (en) * 1990-12-14 1992-09-22 At&T Bell Laboratories Fine line scribing of conductive material
JP3129851B2 (ja) * 1992-09-18 2001-01-31 株式会社デンソー 半導体装置の製造方法
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
FR2779006B1 (fr) 1998-05-19 2003-01-24 St Microelectronics Sa Procede de formation de silicium poreux dans un substrat de silicium, en particulier pour l'amelioration des performances d'un circuit inductif
JP4168497B2 (ja) * 1998-10-13 2008-10-22 株式会社デンソー 半導体力学量センサの製造方法
EP1220307A4 (en) * 2000-05-24 2006-05-03 Mitsubishi Electric Corp METHOD AND APPARATUS FOR RADIATOR SUPPORTED ELECTROCHEMICAL ESTABLISHMENT AND ASSISTED PRODUCT
DE10153187C1 (de) * 2001-10-27 2003-07-10 Infineon Technologies Ag Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat
US6984301B2 (en) * 2002-07-18 2006-01-10 Micron Technology, Inc. Methods of forming capacitor constructions
KR100481920B1 (ko) * 2002-12-27 2005-04-14 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP2005135941A (ja) * 2003-10-28 2005-05-26 Canon Inc 光起電力素子の短絡部修復方法、及び短絡部修復装置
US7550395B2 (en) * 2004-11-02 2009-06-23 The Regents Of The University Of California Control of photoelectrochemical (PEC) etching by modification of the local electrochemical potential of the semiconductor structure relative to the electrolyte
JP4862407B2 (ja) * 2006-01-26 2012-01-25 パナソニック電工株式会社 半導体レンズの製造方法
FR2898138B1 (fr) * 2006-03-03 2008-05-16 Commissariat Energie Atomique Procede de structuration electrochimique d'un materiau conducteur ou semi-conducteur, et dispositif de mise en oeuvre.
CN100517592C (zh) * 2006-04-30 2009-07-22 中芯国际集成电路制造(上海)有限公司 改进浅沟槽隔离间隙填充工艺的方法
US8920625B2 (en) * 2007-04-27 2014-12-30 Board Of Regents Of The University Of Texas System Electrochemical method of making porous particles using a constant current density
JP2011044667A (ja) * 2009-08-24 2011-03-03 Shin Etsu Handotai Co Ltd 半導体装置の製造方法
FR2967294B1 (fr) * 2010-11-10 2012-12-07 Commissariat Energie Atomique Procédé de formation d'une structure multicouches
CN103988270B (zh) * 2011-12-14 2018-01-02 英特尔公司 克服叠层电容器中的偏差
DE102012206531B4 (de) * 2012-04-17 2015-09-10 Infineon Technologies Ag Verfahren zur Erzeugung einer Kavität innerhalb eines Halbleitersubstrats
US10181428B2 (en) * 2015-08-28 2019-01-15 Skyworks Solutions, Inc. Silicon on porous silicon

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306951A (en) * 1980-05-30 1981-12-22 International Business Machines Corporation Electrochemical etching process for semiconductors
JPH10335305A (ja) * 1996-09-02 1998-12-18 Denso Corp 半導体装置の製造方法
US20090101509A1 (en) * 2005-05-18 2009-04-23 Matsushita Electric Works, Ltd. Process Of Making An Optical Lens
US20100187126A1 (en) * 2009-01-29 2010-07-29 International Business Machines Corporation Etching system and method for forming multiple porous semiconductor regions with different optical and structural properties on a single semiconductor wafer
US20140264500A1 (en) * 2013-03-14 2014-09-18 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. Photovoltaic Device Formed On Porous Silicon Isolation
US20160079183A1 (en) * 2014-09-12 2016-03-17 Infineon Technologies Ag Semiconductor device arrangement and a method for forming a semiconductor device arrangement

Also Published As

Publication number Publication date
CN111902915A (zh) 2020-11-06
SG11202008866WA (en) 2020-10-29
EP3769335A1 (en) 2021-01-27
WO2019180237A1 (en) 2019-09-26
US11538689B2 (en) 2022-12-27
CN111902915B (zh) 2024-02-02
US20200411324A1 (en) 2020-12-31
BE1025681B1 (fr) 2019-05-28
KR102590393B1 (ko) 2023-10-17
EP4202978A1 (en) 2023-06-28
JP2021519509A (ja) 2021-08-10
JP7395188B2 (ja) 2023-12-11
EP3769335B1 (en) 2022-11-23

Similar Documents

Publication Publication Date Title
KR102333502B1 (ko) 규소 기판 상에 다공성 층을 형성하기 위한 방법
US5262021A (en) Method of manufacturing a perforated workpiece
JP3897055B1 (ja) 半導体レンズの製造方法
US5306647A (en) Method for manufacturing a solar cell from a substrate wafer
KR20200134297A (ko) 기판의 전기화학적 처리 방법 및 집적 회로 장치
JPH06331452A (ja) パイロデテクター装置の製造方法
US6358861B1 (en) Manufacturing method of silicon device
JP2007086767A (ja) 半導体レンズの製造方法
JP3918869B2 (ja) 半導体レンズの製造方法
JP3918870B2 (ja) 半導体レンズの製造方法
US20150318166A1 (en) Wafer, a method for processing a wafer, and a method for processing a carrier
JP2007086768A (ja) 半導体レンズの製造方法
CN104555897A (zh) 电化学制作微/纳电子结构中的至少一个多孔区域的工艺
US10978461B2 (en) Antifuse array and method of forming antifuse using anodic oxidation
TWI778214B (zh) 具有嵌入式多孔介電質的電子產品、相關的半導體產品以及它們的製造方法
JP4007394B2 (ja) 曲面の形成方法
JP4586796B2 (ja) 半導体レンズの製造方法
JP4007395B2 (ja) 曲面の形成方法
JP4743102B2 (ja) 曲面の形成方法
TWI777590B (zh) 光電二極體之半導體結構及其製作方法
JP4862642B2 (ja) 曲面の形成方法
CN114613842A (zh) 一种片上集成的超快纳米电子器件及其制备方法
JPH11307805A (ja) 導波路型フォトダイオード及びその製造方法
JP2007108777A (ja) 半導体レンズの製造方法
JP4586798B2 (ja) 半導体レンズの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant