KR20200086637A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20200086637A
KR20200086637A KR1020200002116A KR20200002116A KR20200086637A KR 20200086637 A KR20200086637 A KR 20200086637A KR 1020200002116 A KR1020200002116 A KR 1020200002116A KR 20200002116 A KR20200002116 A KR 20200002116A KR 20200086637 A KR20200086637 A KR 20200086637A
Authority
KR
South Korea
Prior art keywords
film
substrate
wafer
top plate
substrate processing
Prior art date
Application number
KR1020200002116A
Other languages
English (en)
Inventor
고우키치 히로시로
린타로 히구치
고지 가가와
겐지 세키구치
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200086637A publication Critical patent/KR20200086637A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 개시는 복수 종류의 재료가 노출된 기판에 대한 표면 처리의 선택성을 향상시킬 수 있는 기술을 제공하는 것을 과제로 한다.
본 개시에 의한 기판 처리 방법은, 유지 공정과, 공급 공정과, 표면 처리 공정과, 제거 공정을 포함한다. 유지 공정은, 금속인 제1 재료와 제1 재료 이외의 재료인 제2 재료가 표면에 노출된 기판의 적어도 표면에 접하는 분위기를 탈산소 분위기로 유지한다. 공급 공정은, 유지 공정에 의해 탈산소 분위기로 유지된 상태에 있어서, 기판의 표면에 대하여, 제1 재료 및 제2 재료 중 제1 재료에 대하여 선택적으로 막을 형성하는 막형성 재료를 공급한다. 표면 처리 공정은, 공급 공정에 의해 제1 재료의 표면에 막이 형성된 상태로, 제2 재료의 표면 처리를 행한다. 제거 공정은, 표면 처리 공정 후, 제1 재료의 표면으로부터 막을 제거한다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATURS}
본 개시는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
종래, 반도체 웨이퍼 등의 기판의 표면에 복수 종류의 재료가 노출되고 있는 경우에, 임의의 재료를 선택적으로 처리하는 기술이 알려져 있다(특허문헌 1 참조).
일본 특허 공개 공보 제2013-251379호
본 개시는, 복수 종류의 재료가 노출된 기판에 대한 표면 처리의 선택성을 향상시킬 수 있는 기술을 제공한다.
본 개시의 일 양태에 의한 기판 처리 방법은, 유지 공정과, 공급 공정과, 표면 처리 공정과, 제거 공정을 포함한다. 유지 공정은, 금속인 제1 재료와 제1 재료 이외의 재료인 제2 재료가 표면에 노출된 기판의 적어도 표면에 접하는 분위기를 탈산소 분위기로 유지한다. 공급 공정은, 유지 공정에 의해 탈산소 분위기로 유지된 상태에 있어서, 기판의 표면에 대하여, 제1 재료 및 제2 재료 중 제1 재료에 대하여 선택적으로 막을 형성하는 막형성 재료를 공급한다. 표면 처리 공정은, 공급 공정에 의해 제1 재료의 표면에 막이 형성된 상태로, 제2 재료의 표면 처리를 행한다. 제거 공정은 표면 처리 공정 후, 제1 재료의 표면으로부터 막을 제거한다.
본 개시에 의하면, 복수 종류의 재료가 노출된 기판에 대한 표면 처리의 선택성을 향상시킬 수 있다.
도 1은, 실시형태에 따른 기판 처리 시스템의 구성을 나타내는 도면이다.
도 2는, 실시형태에 따른 웨이퍼의 구성을 나타내는 도면이다.
도 3은, 실시형태에 따른 성막 처리에 관한 실험 결과를 나타내는 도면이다.
도 4는, 실시형태에 따른 기판 처리 장치의 구성을 나타내는 도면이다.
도 5는, 실시형태에 따른 기판 처리 시스템이 실행하는 처리의 순서를 나타내는 흐름도이다.
도 6은, 실시형태에 따른 톱 플레이트 및 노즐의 배치의 예를 나타내는 도면이다.
도 7은, 성막 처리 후의 웨이퍼의 일례를 나타내는 도면이다.
도 8은, 에칭 처리 후의 웨이퍼의 일례를 나타내는 도면이다.
도 9는, 막제거 처리 후의 웨이퍼의 일례를 나타내는 도면이다.
도 10은, 제1 변형예에 따른 처리 유체 공급부의 구성을 나타내는 도면이다.
도 11은, 제2 변형예에 따른 탈산소 분위기 유지부의 구성을 나타내는 도면이다.
도 12는, 제3 변형예에 따른 탈산소 분위기 유지부의 구성을 나타내는 도면이다.
도 13은, 제4 변형예에 따른 기판 처리 장치의 구성을 나타내는 도면이다.
이하에, 본 개시에 의한 기판 처리 방법 및 기판 처리 장치를 실시하기 위한 형태(이하,「실시형태」라고 기재함)에 관해서 도면을 참조하면서 상세하게 설명한다. 또, 이 실시형태에 의해 본 개시에 의한 기판 처리 방법 및 기판 처리 장치가 한정되는 것은 아니다. 또한, 각 실시형태는, 처리 내용을 모순시키지 않는 범위에서 적절하게 조합하는 것이 가능하다. 또한, 이하의 각 실시형태에 있어서 동일한 부위에는 동일한 부호를 붙여, 중복되는 설명은 생략된다.
또한, 이하 참조하는 각 도면에서는, 설명을 알기 쉽게 하기 위해서, 서로 직교하는 X축 방향, Y축 방향 및 Z축 방향을 규정하고, Z축 플러스 방향을 수직 상향 방향으로 하는 직교 좌표계를 나타내는 경우가 있다.
<1. 기판 처리 시스템의 구성>
우선, 실시형태에 따른 기판 처리 시스템의 구성에 관해서 설명한다. 도 1은 실시형태에 따른 기판 처리 시스템의 구성을 나타내는 도면이다. 또한, 도 2는, 실시형태에 따른 웨이퍼의 구성을 나타내는 도면이다. 또, 이하에 있어서는, 위치 관계를 명확하게 하기 위해서, 서로 직교하는 X축, Y축 및 Z축을 규정하고, Z축 플러스 방향을 수직 상향 방향으로 한다.
도 1에 나타내는 바와 같이, 기판 처리 시스템(1)은, 반입반출 스테이션(2)과, 처리 스테이션(3)을 구비한다. 반입반출 스테이션(2)과 처리 스테이션(3)은 인접하여 설치된다.
반입반출 스테이션(2)은, 캐리어 배치부(11)와, 반송부(12)를 구비한다. 캐리어 배치부(11)에는, 복수장의 웨이퍼(W)를 수평 상태로 수용할 수 있는 복수의 반송 용기(이하, 「캐리어(C)」라고 기재함)가 배치된다.
반송부(12)는, 캐리어 배치부(11)에 인접하여 설치된다. 반송부(12)의 내부에는, 기판 반송 장치(201)와, 전달부(202)가 설치된다.
기판 반송 장치(201)는, 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(201)는, 수평 방향 및 수직 방향으로의 이동 및 수직축을 중심으로 하는 선회가 가능하고, 웨이퍼 유지 기구를 이용하여 캐리어(C)와 전달부(202) 사이에서 웨이퍼(W)의 반송을 행한다.
처리 스테이션(3)은 반송부(12)에 인접하여 설치된다. 처리 스테이션(3)은 반송부(13)와, 복수의 기판 처리 장치(14)를 구비한다. 복수의 기판 처리 장치(14)는 반송부(13)의 양측에 나란히 설치된다.
반송부(13)는, 내부에 기판 반송 장치(301)를 구비한다. 기판 반송 장치(301)는, 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(301)는, 수평 방향 및 수직 방향으로의 이동 및 수직축을 중심으로 하는 선회가 가능하고, 웨이퍼 유지 기구를 이용하여 전달부(202)와 기판 처리 장치(14) 사이에서 웨이퍼(W)의 반송을 행한다.
기판 처리 장치(14)는, 웨이퍼(W)에 대하여 웨트 에칭 처리를 행한다. 웨트 에칭 처리는, 예컨대 드라이 에칭 등에 의해서 생기는 반응 생성물을 제거하기 위해서 행해진다.
기판 처리 시스템(1)은 제어 장치(4)를 구비한다. 제어 장치(4)는, 기판 처리 시스템(1)의 동작을 제어하는 장치이다. 이러한 제어 장치(4)는, 예컨대 컴퓨터이며, 제어부(15)와 기억부(16)를 구비한다. 기억부(16)에는, 에칭 처리 등의 각종의 처리를 제어하는 프로그램이 저장된다. 제어부(15)는, 기억부(16)에 기억된 프로그램을 판독하여 실행함으로써 기판 처리 시스템(1)의 동작을 제어한다. 제어부(15)는, 예컨대 CPU(Central Processing Unit)나 MPU(Micro Processor Unit) 등이며, 기억부(16)는, 예컨대 ROM(Read Only Memory)나 RAM(Random Access Memory) 등이다.
또, 이러한 프로그램은, 컴퓨터에 의해서 판독 가능한 기억 매체에 기록되어 있던 것으로, 그 기억 매체로부터 제어 장치(4)의 기억부(16)에 인스톨된 것이라도 좋다. 컴퓨터에 의해서 판독 가능한 기억 매체로서는, 예컨대 하드 디스크(HD), 플렉시블 디스크(FD), 컴팩트 디스크(CD), 마그넷 광디스크(MO), 메모리 카드 등이 있다.
상기와 같이 구성된 기판 처리 시스템(1)에서는, 우선, 반입반출 스테이션(2)의 기판 반송 장치(201)가, 캐리어(C)로부터 웨이퍼(W)를 추출하고, 추출된 웨이퍼(W)를 전달부(202)에 배치한다. 전달부(202)에 배치된 웨이퍼(W)는, 처리 스테이션(3)의 기판 반송 장치(301)에 의해서 전달부(202)로부터 추출되어 기판 처리 장치(14)로 반입되고, 기판 처리 장치(14)에 의해서 처리가 실시된다. 처리 후의 웨이퍼(W)는, 기판 반송 장치(301)에 의해 기판 처리 장치(14)로부터 반출되어 전달부(202)에 배치된 후, 기판 반송 장치(201)에 의해서 캐리어(C)에 복귀된다.
<2. 기판 처리에 관해서>
도 2에 나타내는 바와 같이, 실시형태에 따른 웨이퍼(W)는, 실리콘 웨이퍼 혹은 화합물 반도체 웨이퍼 등이며, 표면에는 제1 재료(M1)와 제2 재료(M2)가 노출되어 있다.
제1 재료(M1)는, 예컨대, 패턴에 있어서의 하나의 층을 구성하는 것으로, 금속계 재료로 구성된다. 실시형태에 있어서, 제1 재료(M1)는 금, 은, 구리, 백금, 팔라듐, 철, 니켈, 아연, 코발트 및 루테늄 중 어느 하나의 금속이다. 또, 제1 재료(M1)는 금, 은, 구리, 백금, 팔라듐, 철, 니켈, 아연, 코발트 및 루테늄 중 적어도 하나를 함유하는 합금이라도 좋다. 또한, 제1 재료(M1)는, 상기 금속계 재료 외에, 예컨대 실리콘 등의 비금속계 재료를 포함하고 있어도 좋다.
제2 재료(M2)는, 예컨대, 패턴에 있어서의 하나의 층을 구성하는 것으로, 비금속계 재료로 구성된다. 예컨대, 제2 재료(M2)는, 층간 절연막이며, 실리콘 산화막, 실리콘 열산화막, 실리콘 질화막, 실리콘 산질화막 등의 실리콘계 재료로 구성된다. 또, 제2 재료(M2)는 반드시 비금속계 재료로 구성되는 것을 필요로 하지 않는다. 예컨대, 제2 재료(M2)는 금, 은, 구리, 백금, 팔라듐, 철, 니켈, 아연, 코발트 및 루테늄 이외의 금속이라도 좋다.
이러한 웨이퍼(W)의 표면에는, 예컨대 드라이 에칭 등에 의해서 생긴 반응 생성물(P)이 부착되어 있다. 실시형태에 따른 기판 처리 장치(14)는, 반응 생성물(P)을 웨트 에칭 처리(이하, 단순히「에칭 처리」라고 기재함)에 의해서 제거한다.
반응 생성물(P)을 에칭하는 에칭액을 웨이퍼(W)의 표면에 공급하면, 제1 재료(M1)나 제2 재료(M2)가 에칭되어 버릴 우려가 있다. 특히, 제1 재료(M1)가 구리 또는 코발트를 포함하여 구성되는 경우, 구리 또는 코발트는 부식되기 쉬운 것이므로, 에칭액에 의해서 제1 재료(M1)가 제거되어 버릴 우려가 있다.
따라서, 실시형태에 따른 기판 처리 장치(14)에서는, 반응 생성물(P)을 제거하는 에칭 처리에 앞서, 웨이퍼(W)에 대하여, 제1 재료(M1)의 표면에 선택적으로 막을 형성하는 막형성 재료를 공급하고, 제1 재료(M1)의 표면을 막으로 보호한 상태로 에칭 처리를 행하는 것으로 했다. 이것에 의해, 에칭액에 의해 제1 재료(M1)가 제거되는 것을 억제할 수 있다.
실시형태에서는, 막형성 재료로서, 유황 원자를 함유하는 재료가 사용된다. 예컨대, 막형성 재료는 티올(R1-SH), 디술피드(R2-S-S-R3), 티오시아네이트(R4-SCN) 등이다. 또, R1∼R4는, 각각 독립적으로, 치환 또는 무치환의 알킬기를 나타낸다. 치환된 알킬기는, 예컨대, 할로겐으로 치환된 알킬기이다.
이러한 막형성 재료는, 금, 은, 구리, 백금, 팔라듐, 철, 니켈, 아연, 코발트 및 루테늄 중 적어도 하나를 함유하는 제1 재료(M1)의 표면에 유황 원자가 결합함으로써, 제1 재료(M1)의 표면에 대하여 선택적으로 막을 형성할 수 있다. 이 경우, 제1 재료(M1)의 표면에 형성되는 막은 단층막이다. 여기서, 단층막이란, 대상물의 표면에 분자가 1층분만 흡착한 것으로, 예컨대, 분자의 1개소에만 흡착할 수 있는 관능기를 갖는 분자, 혹은 하나의 분자가 해리하여, 해리된 부분의 한쪽만, 혹은 양쪽이 흡착함으로써 형성된다. 또, 막형성 재료에 의해서 형성되는 막은, 다층막이라도 좋다. 다층막이란, 분자가 적층 흡착함으로써 형성되는 막이며, 예컨대 분자의 복수 개소에 흡착할 수 있는 관능기를 갖는 분자이다.
그런데, 제1 재료(M1)의 표면에 자연 산화막 등의 산화막이 형성되어 있는 경우, 막형성 재료에 의한 성막이 적절하게 행해지지 않을 우려가 있다. 따라서, 실시형태에 따른 기판 처리 장치(14)에서는, 웨이퍼(W)의 표면에 접하는 분위기를 탈산소 분위기로 유지한 상태로, 웨이퍼(W)의 표면에 대하여 막형성 재료를 공급하는 것으로 했다. 이것에 의해, 제1 재료(M1)의 표면에 막을 적합하게 형성할 수 있다. 본 명세서에 있어서「탈산소 분위기」란, 산소 농도가 50 ppm 이하의 분위기인 것이다. 보다 바람직하게는, 「탈산소 분위기」는, 산소 농도가 10 ppm 이하의 분위기인 것이다.
또한, 실시형태에 따른 기판 처리 장치(14)에서는, 웨이퍼(W)의 표면에 대하여 막형성 재료를 공급하는 처리(이하, 「성막 처리」라고 기재함)를, 막형성 재료 또는 웨이퍼(W)를 실온(예컨대 21℃)보다도 높은 온도로 승온한 상태로 행하는 것으로 했다. 이것에 의해, 성막 처리에 요하는 시간을 단축할 수 있다. 본 명세서에 있어서「실온보다 높은 온도」란, 25℃ 이상의 온도이다. 보다 바람직하게는, 「실온보다 높은 온도」는, 36℃ 이상의 온도이다.
이들에 관한 실험 결과를 도 3에 나타낸다. 도 3은, 실시형태에 따른 성막 처리에 관한 실험 결과를 나타내는 도면이다. 본원 발명자들은, 표면에 코발트가 노출된 실리콘 웨이퍼(이하, 「샘플」이라고 기재함)에 대하여, 막형성 재료로서 ODT(옥타데칸티올)을 공급함으로써, 코발트의 표면에 막을 형성하는 실험을 행했다. ODT는, IPA(이소프로필알코올)로 0.01 mol/L로 희석한 상태로 샘플에 공급했다. ODT의 공급 시간은 1분간이다.
또한, 본원 발명자들은, 샘플에 대하여 ODT를 공급하기 전에, 코발트의 표면에 형성된 자연 산화막을 제거하기 위해서, 샘플의 표면에 에칭액(HCl)을 공급하여 코발트의 표면(자연 산화막)을 약 2 ㎚ 에칭하는 처리를 행했다.
샘플의 표면에 에칭액을 공급하는 처리와, 샘플의 표면에 ODT를 공급하는 처리는, 산소 농도가 조정된 글로브 박스 내에서 행해졌다. 본원 발명자들은, 글로브 박스 내에 질소를 공급함으로써 글로브 박스 내의 산소 농도를 200 ppm 또는 10 ppm으로 조정한 후에, 상기 2개의 처리를 행했다. 또한, 본원 발명자들은, 상기 2개의 처리를, 실온(21℃), 즉 승온을 행하지 않은 상태와, 36℃로 승온한 상태로 행했다. 코발트 표면의 접촉각은, ODT 공급 전에 있어서 40°였다.
도 3에 나타내는 바와 같이, 산소 농도를 200 ppm으로 했을 때, ODT 공급 후에 있어서의 코발트 표면의 접촉각은 95°이며, ODT가 표면에 완전히 흡착했을 때의 접촉각인 109°보다도 꽤 작다. 이것에 대하여, 산소 농도를 10 ppm으로 했을 때, ODT 공급 후에 있어서의 코발트 표면의 접촉각은, 실온에서 처리한 경우에 102°, 36℃에서 처리한 경우에 109°이며, ODT 공급 전과 비교하여 크게 증가했다. 이 결과로부터, 탈산소 분위기 하에서 ODT의 공급을 행함으로써, 코발트의 표면에 대하여 ODT의 막이 적절하고 그리고 단시간에 형성되는 것을 알 수 있다. 또, 본원 발명자들은, 산소 농도 50 ppm으로 동일한 실험을 행하였고, 산소 농도 10 ppm의 경우와 동일하게 양호한 결과가 얻어지는 것을 확인하였다.
또한, 본원 발명자들은, ODT 공급 후, 샘플에 대하여 린스액을 공급하는 처리를 행했다. 린스액으로서는, DIW(탈이온수) 및 IPA가 이용되었다. 도 3에 나타내는 바와 같이, ODT의 공급을 산소 농도 10 ppm 그리고 실온에서 행한 경우의 린스액 공급 후에 있어서의 코발트 표면의 접촉각은, 90°였다. 이것에 대하여, ODT의 공급을 산소 농도 10 ppm 그리고 36℃에서 행한 경우의 린스액 공급 후에 있어서의 코발트 표면의 접촉각은 109°이며, 린스 전에 있어서의 접촉각과 동일했다. 이 결과로부터, ODT의 공급을 36℃에서 행함으로써, 실온에서 행한 경우와 비교하여, 코발트의 표면에 대하여 ODT의 막이 적합하게 형성되는 것을 알 수 있다. 또, 본원 발명자들은, 처리 온도 25℃에서 동일한 실험을 행하였고, 처리 온도 36℃의 경우와 동일하게 양호한 결과가 얻어지는 것을 확인하였다.
또한, 본원 발명자들은, 린스액 공급 후의 샘플에 대하여 환원제를 공급함으로써 코발트 표면에 형성된 막을 제거하는 실험을 행했다. 환원제로서는, DTT(디티오트레이톨)가 사용되었다. 이 결과, 도 3에 나타내는 바와 같이, 코발트 표면의 접촉각은, ODT의 공급을 실온에서 행한 경우에 43°, ODT의 공급을 36℃에서 행한 경우에 46°로 저하되었다. 이 결과로부터, DTT를 사용함으로써, 코발트 표면에 형성된 막이 양호하게 제거되는 것을 알 수 있다.
이상의 실험 결과로부터 분명한 바와 같이, 성막 처리는, 탈산소 분위기 하, 승온된 환경 하에서 행해지는 것이 바람직하다. 또한, 제1 재료(M1)의 표면에 형성된 막의 제거는, DTT와 같은 환원제를 사용하는 것이 바람직하다. 또, 환원제에 의한 막의 제거의 메카니즘으로서는, 예컨대, 제1 재료(M1)의 표면에 형성된 막과 환원제 사이에서 교환 반응이 발생함으로써, 막이 제1 재료(M1)의 표면으로부터 제거되는 것이 생각된다. 환원제로서는, DTT 외에, 예컨대, 2-머캅토에탄올, 2-머캅토에틸아민염산염, TCEP-HCl(Tris(2-carboxyethyl)phosphine Hydrochloride) 등이 있다.
<3. 기판 처리 장치의 구성>
다음으로, 기판 처리 장치(14)의 구성예에 관해서 도 4를 참조하여 설명한다. 도 4는, 실시형태에 따른 기판 처리 장치(14)의 구성을 나타내는 도면이다.
도 4에 나타내는 바와 같이, 기판 처리 장치(14)는, 챔버(20)와, 기판 유지 기구(30)와, 탈산소 분위기 유지부(40)와, 처리 유체 공급부(50)와, 하부 공급부(60)와, 회수컵(70)을 구비한다.
챔버(20)는, 기판 유지 기구(30), 탈산소 분위기 유지부(40), 처리 유체 공급부(50), 하부 공급부(60) 및 회수컵(70)을 수용한다. 챔버(20)의 천장부에는, FFU(Fan Filter Unit)(21)가 설치된다. FFU(21)는, 챔버(20) 내에 다운플로우를 형성한다. 구체적으로는, FFU(21)는 밸브(22)를 개재하여 다운플로우 가스 공급원(23)에 접속된다. FFU(21)는, 다운플로우 가스 공급원(23)으로부터 공급되는 다운플로우 가스(예컨대, 질소 또는 드라이에어)를 챔버(20) 내에 토출한다.
기판 유지 기구(30)는, 후술하는 하부 공급부(60)의 언더 플레이트(61)가 삽입 관통되는 본체부(31)와, 본체부(31)에 설치되고, 언더 플레이트(61)로부터 이격시킨 상태로 웨이퍼(W)를 유지하는 유지 부재(32)를 구비한다. 유지 부재(32)는, 웨이퍼(W)의 이면을 지지하는 복수의 지지핀(321)을 구비하고 있고, 이러한 지지핀(321)에 웨이퍼(W)의 이면을 지지시킴에 따라 웨이퍼(W)를 수평으로 유지한다. 또, 웨이퍼(W)는, 제1 재료(M1)나 제2 재료(M2)가 형성되는 면이 상향의 상태로 지지핀(321)에 지지된다.
또한, 기판 유지 기구(30)는, 본체부(31)를 수직축 둘레로 회전시키는 구동부(33)를 구비한다. 기판 유지 기구(30)는, 구동부(33)를 이용하여 본체부(31)를 회전시킴으로써, 유지 부재(32)에 유지된 웨이퍼(W)를 수직축 둘레로 회전시킬 수 있다.
또, 기판 유지 기구(30)는, 상기와 같이 웨이퍼(W)를 아래쪽으로부터 지지하는 타입에 한정하지 않고, 웨이퍼(W)를 옆쪽으로부터 유지하는 타입이라도 좋고, 진공척과 같이 웨이퍼(W)를 아래쪽으로부터 흡착 유지하는 타입이라도 좋다.
탈산소 분위기 유지부(40)는, 톱 플레이트(41)와, 톱 플레이트(41)를 수평으로 지지하는 아암(42)과, 아암(42)을 선회 및 승강시키는 구동부(43)를 구비한다.
톱 플레이트(41)는, 웨이퍼(W)의 표면을 덮는 크기로 형성된다. 톱 플레이트(41)의 중앙부에는, 처리 유체 공급부(50)가 구비하는 노즐(51)이 삽입 관통되는 개구부(411)가 마련된다. 막형성 재료 등의 처리 유체는, 이러한 개구부(411)로부터 웨이퍼(W)의 중앙부로 공급된다. 또한, 톱 플레이트(41)는, 가열부(412)를 구비한다.
이러한 탈산소 분위기 유지부(40)는, 구동부(43)를 이용하여 아암(42)을 승강시킴으로써 톱 플레이트(41)와 웨이퍼(W)의 거리를 변경할 수 있다. 구체적으로는, 탈산소 분위기 유지부(40)는, 웨이퍼(W)의 표면에 근접하여 웨이퍼(W)의 위쪽을 덮는 처리 위치와, 웨이퍼(W)의 표면으로부터 격리하여 웨이퍼(W)의 위쪽을 개방하는 후퇴 위치의 사이에서 톱 플레이트(41)를 이동시킨다.
처리 유체 공급부(50)는, 노즐(51)과, 노즐(51)을 수평으로 지지하는 아암(52)과, 아암(52)을 선회 및 승강시키는 구동부(53)를 구비한다.
노즐(51)은, 유량 조정기(111)를 개재하여 산화막 제거액 공급원(112)에 접속된다. 산화막 제거액 공급원(112)으로부터 공급되는 산화막 제거액은, 제1 재료(M1)에 형성된 자연 산화막 등의 산화막을 제거할 수 있는 에칭액이다. 이러한 에칭액으로서는, 예컨대 희염산 등이 사용된다.
또한, 노즐(51)은, 유량 조정기(121)를 개재하여 린스액 공급원(122)에 접속된다. 린스액 공급원(122)으로부터 공급되는 린스액은, 예컨대 DIW 등이다.
또한, 노즐(51)은, 유량 조정기(131) 및 가열부(133)를 개재하여 성막 처리액 공급원(132)에 접속된다. 성막 처리액 공급원(132)으로부터 공급되는 성막 처리액은, 예컨대, 막형성 재료를 IPA 등의 유기 용제로 희석한 용액이다. 막형성 재료로서는, 예컨대, 티올, 디술피드, 티오시아네이트 등이 사용된다. 성막 처리액 공급원(132)으로부터 공급되는 성막 처리액은, 가열부(133)에 의해서 원하는 온도, 구체적으로는, 25℃ 이상의 온도로 가열된 상태로 노즐(51)로부터 토출된다.
산화막 제거액, 린스액, 유기 용제 및 성막 처리액에는, 산소가 용존해 있을 가능성이 있다. 여기서, 제1 재료(M1)의 표면의 산화를 억제하는 관점으로부터, 산화막 제거액, 린스액, 유기 용제 및 성막 처리액 중의 산소 농도는, 낮은 쪽이 바람직하다. 따라서, 실시형태에 따른 기판 처리 장치(14)에서는, 탈산소된 산화막 제거액, 린스액, 유기 용제 및 성막 처리액을 사용하는 것으로 하였다. 이것에 의해, 제1 재료(M1)의 표면의 산화를 보다 확실하게 억제할 수 있다. 또, 기판 처리 장치(14)는, 예컨대 질소 등의 불활성 가스를 이용한 버블링에 의해, 산화막 제거액, 린스액, 유기 용제 및 성막 처리액 중의 산소 농도를 저하시키는 탈산소부를 구비하고 있어도 좋다.
또한, 노즐(51)은, 유량 조정기(141)를 개재하여 에칭액 공급원(142)에 접속된다. 에칭액 공급원(142)으로부터 공급되는 에칭액은, 반응 생성물(P)(도 2 참조)을 제거할 수 있는 에칭액이다. 이러한 에칭액으로서는, 예컨대 불화수소 용액, 불화암모늄 용액 또는 불화수소암모늄 용액 등의 불소계의 에칭액이 이용된다.
또한, 노즐(51)은, 유량 조정기(151)를 개재하여 환원제 액공급원(152)에 접속된다. 환원제 액공급원(152)으로부터 공급되는 환원제는, 전술한 바와 같이, 제1 재료(M1)의 표면에 형성된 막을 제거할 수 있는 환원제이다. 이러한 환원제로서는, DTT, 2-머캅토에탄올, 2-머캅토에틸아민 염산염, TCEP-HCl 등이 사용된다. 또, 유량 조정기(111, 121, 131, 141, 151)는 개폐 밸브나 유량 제어 밸브, 유량계 등을 포함하여 구성된다.
여기서는, 기판 처리 장치(14)가 단일의 노즐(51)을 구비하는 경우의 예를 나타냈지만, 기판 처리 장치(14)는, 복수의 노즐을 구비하고, 산화막 제거액이나 성막 처리액 등을 별개의 노즐로부터 토출하는 구성이라도 좋다.
하부 공급부(60)는, 기판 유지 기구(30)의 본체부(31)에 삽입 관통되어 웨이퍼(W)의 아래쪽에 배치되는 언더 플레이트(61)와, 언더 플레이트(61)를 승강시키는 구동부(62)를 구비한다.
언더 플레이트(61)는, 웨이퍼(W)의 이면을 덮는 크기로 형성된 부재이다. 언더 플레이트(61)의 내부에는, 언더 플레이트(61)를 상하로 관통하는 유로(611)가 형성된다. 이러한 유로(611)에는, 유량 조정기(601)를 개재하여 가열 유체 공급원(602)이 접속된다. 가열 유체 공급원(602)으로부터 공급되는 가열 유체는, 웨이퍼(W)를 가열하기 위해서 이용된다. 가열 유체로서는, 예컨대 질소 등의 불활성 가스가 이용된다. 또, 가열 유체는, 가열된 액체라도 좋다.
하부 공급부(60)는, 가열 유체 공급원(602)으로부터 공급되는 가열유체를 언더 플레이트(61)의 유로(611)로부터 토출시킴에 따라 웨이퍼(W)의 이면에 공급한다. 이것에 의해, 웨이퍼(W)를 원하는 온도, 구체적으로는, 25℃ 이상의 온도로 가열할 수 있다.
회수컵(70)은, 기판 유지 기구(30)를 둘러싸도록 배치되고, 기판 유지 기구(30)의 본체부(31) 및 유지 부재(32)의 회전에 의해서 웨이퍼(W)로부터 비산하는 처리액을 포집한다. 회수컵(70)의 바닥부에는, 배액구(71)가 형성되어 있고, 회수컵(70)에 의해 포집된 처리액은, 이러한 배액구(71)로부터 기판 처리 장치(14)의 외부로 배출된다. 또한, 회수컵(70)의 바닥부에는, FFU(21)으로부터 공급되는 다운플로우 가스를 기판 처리 장치(14)의 외부로 배출하는 배기구(72)가 형성된다.
<4. 기판 처리 장치의 구체적 동작>
다음으로, 기판 처리 장치(14)의 구체적 동작에 관해서 도 5∼도 9를 참조하여 설명한다. 도 5는, 실시형태에 따른 기판 처리 시스템(1)이 실행하는 처리의 순서를 나타내는 흐름도이다. 도 6은, 실시형태에 따른 톱 플레이트(41) 및 노즐(51)의 배치의 예를 나타내는 도면이다. 도 7은, 성막 처리 후의 웨이퍼(W)의 일례를 나타내는 도면이며, 도 8은 에칭 처리 후의 웨이퍼(W)의 일례를 나타내는 도면이며, 도 9는, 막제거 처리 후의 웨이퍼(W)의 일례를 나타내는 도면이다. 기판 처리 시스템(1)이 구비하는 각 장치는, 제어부(15)의 제어에 따라서 도 5에 나타내는 각 처리 순서를 실행한다.
도 5에 나타내는 바와 같이, 기판 처리 장치(14)에서는, 우선, 반입처리가 행해진다(단계 S101). 반입 처리에서는, 기판 반송 장치(301)(도 1 참조)에 의해서 챔버(20) 내에 반입된 웨이퍼(W)가 기판 유지 기구(30)에 의해 유지된다. 웨이퍼(W)는, 도 2에 나타내는 패턴 형성면이 위쪽을 향한 상태로 유지 부재(32)에 유지된다. 그 후, 구동부(33)에 의해서 본체부(31) 및 유지 부재(32)가 회전한다. 이것에 의해, 웨이퍼(W)는, 유지 부재(32)와 함께 회전한다.
계속해서, 기판 처리 장치(14)에서는, 산화막 제거 처리가 행해진다(단계 S102). 산화막 제거 처리에서는, 우선, 탈산소 분위기 유지부(40)의 톱 플레이트(41)가 처리 위치에 배치된다. 또한, 처리 유체 공급부(50)의 노즐(51)이 톱 플레이트(41)의 개구부(411)에 삽입 관통된다. 그리고, 유량 조정기(111)의 밸브가 소정 시간 개방됨으로써 노즐(51)로부터 웨이퍼(W)의 표면에 산화막 제거액이 공급된다. 웨이퍼(W)의 표면에 공급된 산화막 제거액은, 웨이퍼(W)의 회전에 의해 웨이퍼(W)의 표면 전체로 퍼진다. 이것에 의해, 도 6에 나타내는 바와 같이, 웨이퍼(W)와 톱 플레이트(41) 사이의 공간은, 산화막 제거액으로 채워진 상태가 된다. 웨이퍼(W)의 표면에 산화막 제거액이 공급됨으로써 제1 재료(M1)의 표면에 형성된 산화막을 제거할 수 있다. 이것에 의해, 후단의 성막 처리에 있어서, 제1 재료(M1)의 표면에 막을 적합하게 형성할 수 있다.
계속해서, 기판 처리 장치(14)에서는, 린스 처리가 행해진다(단계 S103). 린스 처리에서는, 유량 조정기(121)의 밸브가 소정 시간 개방됨으로써 노즐(51)로부터 웨이퍼(W)의 표면에 린스액이 공급된다. 웨이퍼(W)의 표면에 공급된 린스액은, 웨이퍼(W)의 회전에 의해 웨이퍼(W)의 표면 전체로 퍼진다. 이것에 의해, 웨이퍼(W) 상의 산화막 제거액은, 린스액에 의해서 웨이퍼(W)로부터 제거되고, 웨이퍼(W)와 톱 플레이트(41) 사이의 공간은, 린스액으로 채워진 상태가 된다.
계속해서, 기판 처리 장치(14)에서는, 성막 처리가 행해진다(단계 S104). 성막 처리에서는, 유량 조정기(131)의 밸브가 소정 시간 개방됨으로써 노즐(51)로부터 웨이퍼(W)의 표면에 가열된 성막 처리액이 공급된다. 웨이퍼(W)의 표면에 공급된 성막 처리액은, 웨이퍼(W)의 회전에 의해 웨이퍼(W)의 표면 전체로 퍼진다. 이것에 의해, 웨이퍼(W)와 톱 플레이트(41) 사이의 공간은, 성막 처리액으로 채워진 상태가 된다. 그리고, 웨이퍼(W)의 표면에 성막 처리액이 공급됨으로써 제1 재료(M1)의 표면에 막(F)이 형성된다(도 7 참조). 그 후, 탈산소 분위기 유지부(40)의 톱 플레이트(41)는, 웨이퍼(W)의 위쪽으로부터 대피시킨 대피 위치까지 이동한다.
이와 같이, 실시형태에 따른 기판 처리 장치(14)는, 성막 처리가 완료하기까지의 사이, 웨이퍼(W)와 톱 플레이트(41) 사이의 공간을 산화막 제거액, 린스액 또는 성막 처리액으로 채움으로써, 웨이퍼(W)의 표면에 접하는 분위기를 탈산소 분위기로 유지하는 것으로 했다. 이것에 의해, 제1 재료(M1)의 표면에 산화막이 형성되는 것이 억제되기 때문에, 성막 처리에 있어서 제1 재료(M1)의 표면에 막(F)을 적합하게 형성할 수 있다.
또한, 성막 처리액은 가열부(133)에 의해서 가열된 상태로 웨이퍼(W)에 공급되기 때문에, 성막 처리액을 가열하지 않는 경우와 비교하여, 제1 재료(M1)의 표면에 막(F)을 적합하게 그리고 단시간으로 형성할 수 있다. 또한, 기판 처리 장치(14)는, 톱 플레이트(41)에 설치된 가열부(412)를 이용하여 웨이퍼(W) 상의 성막 처리액을 가열할 수 있다. 또한, 기판 처리 장치(14)는, 하부 공급부(60)로부터 가열 유체를 공급함으로써 웨이퍼(W)를 가열할 수도 있다. 이들에 의해, 성막 처리 중의 처리 온도를 원하는 온도로 유지할 수 있기 때문에, 제1 재료(M1)에 대한 막(F)의 형성을 보다 적합하게 행할 수 있다. 또, 여기서는, 톱 플레이트(41)가 가열부(412)를 구비하는 경우의 예에 관해서 설명했지만, 성막 처리 중의 처리 온도를 조절할 수 있으면 좋고, 가열의 기능에 더하여 냉각의 기능을 구비한 온도 조절부를 구비하는 구성이라도 좋다.
또한, 성막 처리 후, 탈산소 분위기 유지부(40)의 톱 플레이트(41)를 웨이퍼(W)의 위쪽으로부터 대피시킨 대피 위치에 이동시킴으로써, 톱 플레이트(41)의 하면에 잔존하는 액체가 낙하하여 웨이퍼(W)의 표면에 부착되는 것을 억제할 수 있다. 또, 이것에 한정하지 않고, 기판 처리 장치(14)는, 예컨대, 톱 플레이트(41)로부터 낙하하는 액체를 받아내는 받침 접시와, 받침 접시를 이동시키는 구동부를 구비하는 구성이라도 좋다. 이 경우, 톱 플레이트(41)를 상승시킨 후, 받침 접시를 톱 플레이트(41)와 웨이퍼(W) 사이로 이동시킨다. 이것에 의해, 톱 플레이트(41)로부터 낙하한 액체가 웨이퍼(W)의 표면에 부착되는 것을 억제할 수 있다.
성막 처리에 있어서, 기판 처리 장치(14)는, 처리 유체 공급부(50)로부터 성막 처리액을 계속 공급함으로써, 톱 플레이트(41)와 웨이퍼(W)의 표면 사이의 공간에 체류하는 성막 처리액을 배출하도록 해도 좋다. 톱 플레이트(41)와 웨이퍼(W)의 표면 사이의 공간에 액체가 장시간 체류하게 되면, 체류하는 액체에 산소가 녹아 들어가고, 녹아 들어간 산소가 확산 등에 의해서 제1 재료(M1)의 표면에 도달하여 제1 재료(M1)의 표면을 산화시킬 우려가 있다. 이것에 대하여, 성막 처리액을 계속 공급하여 웨이퍼(W)의 표면에 체류하는 액체를 배출함으로써, 제1 재료(M1)의 표면에 산소가 도달하는 것을 억제할 수 있다.
기판 처리 장치(14)는, 린스 처리 후, 성막 처리 전에, 웨이퍼(W) 상의 린스액을, 성막 처리액과의 친화성이 높은 IPA 등의 유기 용제로 치환하는 치환 처리를 행해도 좋다. 이 경우, 노즐(51)은, 유량 조정기를 개재하여 유기 용제 공급원에 접속되어 있으면 좋다. 또한, 기판 처리 장치(14)는, 성막 처리에 있어서, 하부 공급부(60)로부터 웨이퍼(W)의 이면에 대하여 가열된 린스액을 공급해도 좋다. 이것에 의해, 성막 처리액의 웨이퍼(W) 이면으로의 돌아 들어감을 억제할 수 있다.
계속해서, 기판 처리 장치(14)에서는, 린스 처리가 행해진다(단계 S105). 린스 처리에서는, 유량 조정기(121)의 밸브가 소정 시간 개방됨으로써 노즐(51)로부터 웨이퍼(W)의 표면에 린스액이 공급된다. 웨이퍼(W)의 표면에 공급된 린스액은, 웨이퍼(W)의 회전에 의해 웨이퍼(W)의 표면 전체로 퍼진다. 이것에 의해, 웨이퍼(W) 상의 성막 처리액이 린스액에 의해서 웨이퍼(W)로부터 제거된다.
계속해서, 기판 처리 장치(14)에서는, 에칭 처리가 행해진다(단계 S106). 에칭 처리에서는, 유량 조정기(141)의 밸브가 소정 시간 개방됨으로써 노즐(51)로부터 웨이퍼(W)의 표면에 에칭액이 공급된다. 웨이퍼(W)의 표면에 공급된 에칭액은, 웨이퍼(W)의 회전에 의해 웨이퍼(W)의 표면 전체로 퍼진다. 이것에 의해, 반응 생성물(P)이 웨이퍼(W)의 표면으로부터 제거된다(도 8 참조).
이러한 에칭 처리에 있어서, 제1 재료(M1)의 표면은 막(F)에 의해서 보호된다. 이 때문에, 기판 처리 장치(14)에 의하면, 제1 재료(M1)가 에칭액에 의해서 깎이는 것을 억제할 수 있다.
계속해서, 기판 처리 장치(14)에서는, 린스 처리가 행해진다(단계 S107). 린스 처리에서는, 유량 조정기(121)의 밸브가 소정 시간 개방됨으로써 노즐(51)로부터 웨이퍼(W)의 표면에 린스액이 공급된다. 웨이퍼(W)의 표면에 공급된 린스액은, 웨이퍼(W)의 회전에 의해 웨이퍼(W)의 표면 전체로 퍼진다. 이것에 의해, 웨이퍼(W) 상의 에칭액은, 린스액에 의해서 웨이퍼(W)로부터 제거된다.
계속해서, 기판 처리 장치(14)에서는, 막제거 처리가 행해진다(단계 S108). 막제거 처리에서는, 유량 조정기(151)의 밸브가 소정 시간 개방됨으로써 노즐(51)로부터 웨이퍼(W)의 표면에 환원제가 공급된다. 웨이퍼(W)의 표면에 공급된 환원제는, 웨이퍼(W)의 회전에 의해 웨이퍼(W)의 표면 전체로 퍼진다. 이것에 의해, 제1 재료(M1)의 표면에 형성된 막(F)이 제거된다(도 9 참조).
전술한 바와 같이, 막(F)은 제1 재료(M1) 및 제2 재료(M2) 중 제1 재료(M1)에 대하여 선택적으로 형성된다. 바꿔 말하면, 막(F)은, 제1 재료(M1) 이외의 재료, 예컨대 제2 재료(M2)에는 형성되지 않는다. 따라서, 기판 처리 장치(14)에 의하면, 웨이퍼(W)의 표면 전체에 막이 형성되는 경우와 비교하여 막제거 처리가 용이하다.
계속해서, 기판 처리 장치(14)에서는, 잔류물 제거 처리가 행해진다(단계 S109). 잔류물 제거 처리는, 전단의 막제거 처리에서 제거할 수 없었던 막(F)을 제거하기 위해서 행해진다. 이러한 잔류물 제거 처리에서는 예컨대, 유량 조정기(111)의 밸브가 소정 시간 개방됨으로써 산화막 제거 처리에 있어서 사용된 에칭액이 웨이퍼(W)의 표면에 공급된다. 웨이퍼(W)의 표면에 공급된 에칭액은, 웨이퍼(W)의 회전에 의해 웨이퍼(W)의 표면 전체로 퍼진다. 이것에 의해, 제1 재료(M1)의 표면에 잔존하는 막(F)을 에칭액에 의해 제거할 수 있다. 또, 이러한 잔류물 제거 처리는 생략되어도 좋다.
계속해서, 기판 처리 장치(14)에서는, 린스 처리가 행해진다(단계 S110). 린스 처리에서는, 유량 조정기(121)의 밸브가 소정 시간 개방됨으로써 노즐(51)로부터 웨이퍼(W)의 표면에 린스액이 공급된다. 웨이퍼(W)의 표면에 공급된 린스액은, 웨이퍼(W)의 회전에 의해 웨이퍼(W)의 표면 전체로 퍼진다. 이것에 의해, 웨이퍼(W) 상의 에칭액은, 린스액에 의해서 웨이퍼(W)로부터 제거된다.
계속해서, 기판 처리 장치(14)에서는, 건조 처리가 행해진다(단계 S111). 건조 처리에서는, 예컨대, 웨이퍼(W)의 회전수를 증가시킴에 따라, 웨이퍼(W)의 표면에 잔존하는 린스액을 뿌리쳐 웨이퍼(W)를 건조시킨다.
계속해서, 기판 처리 장치(14)에서는, 반출 처리가 행해진다(단계 S112). 반출 처리에서는, 기판 반송 장치(301)(도 1 참조)에 의해서, 기판 처리 장치(14)의 챔버(20)로부터 웨이퍼(W)가 추출된다. 그 후, 웨이퍼(W)는, 전달부(202)및 기판 반송 장치(201)를 경유하여, 캐리어 배치부(11)에 배치된 캐리어(C)에 수용된다. 반출 처리가 완료되면, 1장의 웨이퍼(W)에 관한 처리가 완료된다.
<5. 처리 유체 공급부의 변형예>
전술한 실시형태에서는, 막형성 재료를 액체의 상태로 웨이퍼(W)에 공급하는 것으로 했다. 이것에 한정하지 않고, 막형성 재료는, 기체의 상태로 웨이퍼(W)에 공급되어도 좋다. 이 경우의 변형예에 관해서 도 10을 참조하여 설명한다. 도 10은, 제1 변형예에 따른 처리 유체 공급부의 구성을 나타내는 도면이다.
도 10에 나타내는 바와 같이, 제1 변형예에 따른 기판 처리 장치(14A)는, 처리 유체 공급부(50A)를 구비한다. 처리 유체 공급부(50A)의 노즐(51A)에는 기화기(80)가 접속된다. 기화기(80)는, 유량 조정기(171)를 개재하여 막형성 재료 공급원(172)에 접속된다. 또한, 기화기(80)는, 유량 조정기(181)를 개재하여 불활성 가스 공급원(182)에 접속된다.
기화기(80)는, 막형성 재료 공급원(172)으로부터 공급되는 막형성 재료(예컨대, 100% 티올액)를 액체 상태로부터 기체 상태(증기)로 변화시킨다. 또한, 기화기(80)는, 막형성 재료의 증기를 불활성 가스 공급원(182)으로부터 공급되는 불활성 가스(예컨대, 질소)와 혼합시켜 노즐(51A)에 공급한다.
또한, 처리 유체 공급부(50A)의 노즐(51A)에는, 가열부(85)가 접속된다. 가열부(85)는, 유량 조정기(183)를 개재하여 불활성 가스 공급원(182)에 접속된다. 가열부(85)는, 불활성 가스 공급원(182)으로부터 공급되는 불활성 가스를 원하는 온도, 구체적으로는, 25℃ 이상의 온도로 가열하여, 기화기(80)와 노즐(51A)을 접속하는 배관(86)에 공급한다. 이것에 의해, 노즐(51A)에 공급되는 막형성 재료의 증기의 온도를 원하는 온도로 가열할 수 있다. 또, 기화기(80)와 노즐(51A)을 접속하는 배관(86) 및 가열부(85)와 배관(86)을 접속하는 배관에는, 가열부가 설치되어도 좋다. 이것에 의해, 막형성 재료의 증기의 온도를 원하는 온도로 유지하는 것이 용이해진다.
제1 변형예에 따른 기판 처리 장치(14A)는, 성막 처리에 있어서, 유량 조정기(171, 181, 183)를 소정 시간 개방함으로써, 노즐(51A)로부터 웨이퍼(W)의 표면에 막형성 재료의 증기를 공급한다. 이것에 의해, 웨이퍼(W)와 톱 플레이트(41) 사이의 공간이 막형성 재료의 증기로 채워짐으로써, 탈산소 분위기 하에서 제1 재료(M1)로의 성막을 행할 수 있다. 또한, 기판 처리 장치(14A)는, 톱 플레이트(41)에 설치된 가열부(412)에 의해, 웨이퍼(W)에 공급된 막형성 재료의 증기의 온도를 원하는 온도로 유지할 수 있다.
이와 같이, 기판 처리 장치(14A)는, 성막 처리에 있어서, 기체 상태의 막형성 재료를 웨이퍼(W)에 공급해도 좋다.
또, 막형성 재료의 비점이 낮은 경우, 기판 처리 장치(14A)는, 반드시 기화기(80)를 구비하는 것을 필요로 하지 않는다. 또한, 여기서는, 막형성 재료의 100% 증기에 캐리어 가스로서의 불활성 가스를 혼합시키는 경우의 예를 나타냈지만, 기판 처리 장치(14A)는, 불활성 가스를 혼합시키는 일없이, 막형성 재료의 100% 증기를 노즐(51A)로부터 웨이퍼(W)의 표면에 공급해도 좋다.
<6. 톱 플레이트의 변형예 (1)>
도 11은, 제2 변형예에 따른 탈산소 분위기 유지부의 구성을 나타내는 도면이다. 도 11에 나타내는 바와 같이, 제2 변형예에 따른 기판 처리 장치(14B)는, 탈산소 분위기 유지부(40B)를 구비한다. 탈산소 분위기 유지부(40B)는, 톱 플레이트(41B)를 구비하고 있고, 톱 플레이트(41B)의 중앙부에는, 처리 유체 공급부(50)가 구비하는 노즐(51)이 삽입 관통되는 개구부(411B)가 마련된다.
제2 변형예에 따른 톱 플레이트(41B)는, 중앙부에 마련된 개구부(411B)로부터 외주부를 향하여 하강 경사지는 경사면을 갖는다. 또한, 톱 플레이트(41B)의 외주부는, 유지 부재(32)보다도 웨이퍼(W)의 직경 방향 바깥쪽에 위치한다.
전술한 실시형태에서는, 성막 처리 등에 있어서, 톱 플레이트(41)의 이면을 성막 처리액 등의 액체에 접촉시키는 것으로 했다. 이 경우, 톱 플레이트(41)의 이면에 액체가 잔존할 우려가 있다. 톱 플레이트(41)의 이면에 잔존한 액체는, 웨이퍼(W)의 표면에 낙하함으로써, 웨이퍼(W)에 악영향을 미치게 할 우려가 있다.
따라서, 제2 변형예에 따른 기판 처리 장치(14B)에서는, 중앙부로부터 외주부를 향하여 하강 경사지는 하면을 갖는 톱 플레이트(41B)를 구비하는 것으로 했다. 이것에 의해, 톱 플레이트(41B)의 하면에 액체가 잔존했다고 해도, 잔존한 액체는, 톱 플레이트(41B)의 하면을 따라 톱 플레이트(41B)의 외주부로 이동하기 때문에, 웨이퍼(W)의 표면에 액체가 낙하하는 것을 억제할 수 있다. 또한, 톱 플레이트(41B)의 외주부는, 유지 부재(32)보다도 웨이퍼(W)의 직경 방향 바깥쪽에 위치하기 때문에, 톱 플레이트(41B)의 외주부에 도달한 액체가 웨이퍼(W)에 낙하할 우려도 없다.
이와 같이, 제2 변형예에 따른 기판 처리 장치(14B)에 의하면, 톱 플레이트(41B)의 하면을 성막 처리액 등의 액체에 접촉시킨 경우에, 톱 플레이트(41B)의 하면에 잔존하는 액체가 웨이퍼(W)의 표면에 낙하하는 것을 억제할 수 있다.
또, 톱 플레이트(41B)의 하면은, 예컨대 PTFE(폴리테트라플루오로에틸렌), PFA(퍼플루오로알콕시알칸) 등의 발수성을 갖는 부재로 형성되어도 좋다. 또는, 톱 플레이트(41B)의 하면은, PTFE, PFA 등의 발수성을 갖는 부재로 코팅되어도 좋다. 이것에 의해, 톱 플레이트(41B)의 하면에 액체를 잔존시키기 어렵게 할 수 있다. 또한, 톱 플레이트(41B)의 하면에 잔존한 액체를 효율좋게 톱 플레이트(41B)의 외주부에 이동시킬 수 있다. 따라서, 톱 플레이트(41B)의 하면에 잔존하는 액체가 웨이퍼(W)의 표면에 낙하하는 것을 보다 확실하게 억제할 수 있다.
<7. 톱 플레이트의 변형예 (2)>
도 12는, 제3 변형예에 따른 탈산소 분위기 유지부의 구성을 나타내는 도면이다. 도 12에 나타내는 바와 같이, 제3 변형예에 따른 기판 처리 장치(14C)는, 탈산소 분위기 유지부(40C)를 구비한다. 탈산소 분위기 유지부(40C)는, 톱 플레이트(41C)를 구비한다. 톱 플레이트(41C)의 중앙부에는, 처리 유체 공급부(50)가 구비하는 노즐(51)이 삽입 관통되는 개구부(411C)가 마련된다.
톱 플레이트(41C)의 내부에는, 내부 공간(415C)과, 내부 공간(415C)에 연통되는 복수의 토출구(416C)가 형성되고, 내부 공간(415C)에는 유량 조정기(401)를 개재하여 불활성 가스 공급원(402)이 접속된다.
제3 변형예에 따른 톱 플레이트(41C)는, 상기와 같이 구성되어 있고, 불활성 가스 공급원(402)으로부터 공급되는 질소 등의 불활성 가스를 내부 공간(415C)을 개재하여 복수의 토출구(416C)로부터 웨이퍼(W)의 표면 전체에 공급한다.
이와 같이, 제3 변형예에 따른 기판 처리 장치(14C)에서는, 웨이퍼(W)의 표면과 대응 배치시킨 톱 플레이트(41C)의 하면의 대략 전체면으로부터 웨이퍼(W)의 표면에 대하여 불활성 가스를 공급하는 것으로 했다. 이것에 의해, 톱 플레이트(41C)를 액체와 접촉시키지 않고도, 웨이퍼(W)의 표면에 접하는 분위기를 탈산소 분위기로 용이하게 유지할 수 있다.
<8. UV 조사부>
도 13은, 제4 변형예에 따른 기판 처리 장치의 구성을 나타내는 도면이다. 도 13에 나타내는 바와 같이, 제4 변형예에 따른 기판 처리 장치(14D)는, UV 조사부(90)를 구비한다. UV 조사부(90)는, 구동부(92)에 접속되어 있고, 구동부(92)에 의해서 웨이퍼(W)의 표면과 대향하는 처리 위치와 웨이퍼(W) 바깥쪽의 대피 위치 사이에서 이동 가능하다. 이러한 UV 조사부(90)는, 처리 위치에 있어서, 웨이퍼(W)의 표면의 대략 전체면에 자외선을 조사한다.
예컨대, 제4 변형예에 따른 기판 처리 장치(14D)는, 반입 처리(단계 S101) 후, 산화막 제거 처리(단계 S102) 전에, UV 조사부(90)를 이용한 불순물 제거 처리를 행해도 좋다. 불순물 제거 처리에서는, UV 조사부(90)를 처리 위치로 이동시킨 후, UV 조사부(90)로부터 웨이퍼(W)의 표면에 대하여 자외선이 조사된다. 이것에 의해, 웨이퍼(W)의 표면에 부착된 유기물 등의 불순물이 제거됨으로써, 후단의 성막 처리에 있어서, 제1 재료(M1)의 표면에 막을 적합하게 형성할 수 있다.
또한, 기판 처리 장치(14D)는, UV 조사부(90)를 이용하여 막제거 처리(단계 S108)를 행해도 좋다. 이러한 경우, 린스 처리(단계 S107) 후에, UV 조사부(90)를 처리 위치로 이동시켜, UV 조사부(90)로부터 웨이퍼(W)의 표면에 대하여 자외선을 조사한다. 이것에 의해, 제1 재료(M1)의 표면에 형성된 막(F)을 제거할 수 있다.
<9. 그 밖의 변형예>
전술한 실시형태에서는, 탈산소 분위기 유지부(40, 40B, 40C)를 이용하여 탈산소 분위기를 국소적으로 형성하는 것으로 했다. 이것에 한정하지 않고, 기판 처리 장치는, 예컨대, FFU(21)으로부터 질소 등의 불활성 가스를 공급함으로써, 챔버(20) 내 전체에 탈산소 분위기를 형성해도 좋다.
전술한 실시형태에서는, 표면 처리의 일례로서, 드라이 에칭 등에 의해서 생기는 반응 생성물을 제거하는 처리를 예로 들어 설명했지만, 표면 처리는 이러한 처리에 한정되지 않는다. 예컨대, 표면 처리는, 포토리소그래피의 분야에 있어서, 기판의 표면에 배리어 메탈 등의 막을 형성하는 도금이라도 좋다.
포토리소그래피의 분야에서는, 예컨대 구리 배선 등의 제1 재료와, 층간 절연막 등의 제2 재료가 표면에 노출된 기판에 대하여, 제2 재료의 표면에만 막을 형성하고 싶은 경우가 있다. 이러한 경우, 종래 기술에서는, 우선, 제1 재료 및 제2 재료의 양방의 표면에 대하여 도금에 의해 막을 형성하고, 그 후, 제1 재료의 표면에 형성된 막을 드라이 에칭 등에 의해 제거하였다. 그러나, 이 수법이면, 제2 재료의 표면에 형성된 막이나 제1 재료까지 에칭되어 버릴 우려가 있다.
이것에 대하여, 본원에 의한 기판 처리 방법에서는, 상기 표면 처리를 행하기 전에, 기판의 표면에 막형성 재료를 공급하여, 금속 표면인 제1 재료의 표면에 대하여 선택적으로 막을 형성해 둔다. 이것에 의해, 표면 처리에 있어서 제1 재료의 표면에 불필요한 막이 형성되는 것을 억제할 수 있다. 따라서, 종래 기술과 비교하여, 제2 재료의 표면에 형성된 막이나 제1 재료에 손상을 부여하는 일없이, 제2 재료에만 원하는 막을 형성할 수 있다. 또한, 본원에 의한 기판 처리 방법에 의하면, 그 후, 기판의 표면에 대하여 환원제를 공급함으로써, 혹은, 자외선을 조사함으로써, 제1 재료의 표면에 형성된 막을 제거할 수 있다.
또, 탈산소 분위기 하에서 산화막 제거 처리 및 도금을 행함으로써 균일한 도금이 가능해진다. 이와 같이, 탈산소 분위기 하에 있어서 산화막 제거 처리 및 성막 처리를 행하는 것은 도금에 있어서도 유효하다. 따라서, 본원에 의한 기판 처리 방법에 있어서, 막형성 재료의 공급에 의해서 제1 재료의 표면에 형성되는 막은, 도금에 의해 형성되는 금속막이라도 좋다. 구체적으로는, 금, 백금, 은, 구리, 아연, 카드뮴, 주석, 니켈, 크롬, 코발트 중 어느 하나를 포함하는 금속막이라도 좋다.
또한, 표면 처리는, 자기 조직화 리소그래피(Directed Self-Assembly: DSA)에 있어서의 표면 처리라도 좋다. 예컨대, 본원에 의한 막형성 재료를 기판에 대하여 공급함으로써, 제1 재료에 대하여 선택적으로 막을 형성한다. 여기서, 막형성 재료로서, 유황 원자에 더하여, 예컨대, PMMA(Polymethyl methacrylate) 등의 폴리머를 함유하는 재료를 공급함으로써, 제1 재료의 표면에 형성되는 막에 PMMA 등의 폴리머의 기능을 부가할 수 있다. 이것에 의해, 제1 재료의 표면을 원하는 기능을 갖는 표면으로 개질할 수 있다. 그 후, 표면 처리로서, 기판의 표면에 BCP(블록 코폴리머: Block Copolymer)를 공급함으로써 기판의 표면에 패턴을 형성한 후, 제1 재료의 표면에 형성된 막을 제거한다.
전술한 실시형태에서는, 제1 재료가, 금, 은, 구리, 백금, 팔라듐, 철, 니켈, 아연, 코발트 및 루테늄 중 적어도 하나를 포함하는 것인 경우의 예에 관해서 설명했다. 이것에 한정하지 않고, 제1 재료는, 예컨대 텅스텐이라도 좋다. 텅스텐의 표면에는, 유황 원자가 부착하지 않는다. 따라서, 제1 재료가 텅스텐을 포함하는 것인 경우에는, 막형성 재료로서, Si-N 결합(실리콘 원자 및 질소 원자의 직접 결합)을 갖는 재료를 기판의 표면에 공급하는 것이 바람직하다. 예컨대, 막형성 재료로서 TMSDMA(트리메틸실릴디메틸아민)을 사용한 경우에는, 디메틸아민(-N(CH3)2)이 제1 재료에 포함되는 텅스텐과 결합함으로써, 제1 재료의 표면에 막을 형성할 수 있다.
전술한 바와 같이, 실시형태에 따른 기판 처리 방법은, 유지 공정과, 공급 공정(일례로서, 성막 처리)과, 표면 처리 공정(일례로서, 에칭 처리)과, 제거 공정(일례로서, 막제거 처리)을 포함한다. 유지 공정은, 금속인 제1 재료(일례로서, 제1 재료(M1))와 제1 재료 이외의 재료인 제2 재료(일례로서, 제2 재료(M2))가 표면에 노출된 기판(일례로서, 웨이퍼(W))의 적어도 표면에 접하는 분위기를 탈산소 분위기로 유지한다. 공급 공정은, 유지 공정에 의해 탈산소 분위기로 유지된 상태에 있어서, 기판의 표면에 대하여, 제1 재료 및 제2 재료 중 제1 재료에 대하여 선택적으로 막을 형성하는 막형성 재료를 공급한다. 표면 처리 공정은, 공급 공정에 의해 제1 재료의 표면에 막이 형성된 상태로, 기판의 표면 처리를 행한다. 제거 공정은, 표면 처리 공정 후, 제1 재료의 표면으로부터 막을 제거한다.
따라서, 실시형태에 따른 기판 처리 방법에 의하면, 제1 재료의 표면에 막이 형성된 상태로 제2 재료의 표면 처리를 행하기 때문에, 복수 종류의 재료가 노출된 기판에 대한 표면 처리의 선택성을 향상시킬 수 있다.
또한, 제1 재료에 있어서의 금속은, 금, 은, 구리, 백금, 팔라듐, 철, 니켈, 아연, 코발트 및 루테늄 중 적어도 하나를 포함하고 있어도 좋다. 이 경우, 막형성 재료는, 유황 원자를 함유하고 있어도 좋다. 이것에 의해, 금, 은, 구리, 백금, 팔라듐, 철, 니켈, 아연, 코발트 및 루테늄 중 적어도 하나를 포함하는 제1 재료의 표면에 막을 적합하게 형성할 수 있다.
또한, 막형성 재료는, 유황 원자를 함유하고, 그리고 탈산소된 액체 또는 기체라도 좋다. 막형성 재료로서, 탈산소된 액체 또는 기체를 이용함으로써 제1 재료의 표면의 산화가 억제되기 때문에, 제1 재료의 표면에 막을 적합하게 형성할 수 있다.
또한, 실시형태에 따른 기판 처리 방법은, 산화막 제거 공정(일례로서, 산화막 제거 처리)을 포함하고 있어도 좋다. 산화막 제거 공정은, 공급 공정 전에, 유지 공정에 의해 탈산소 분위기로 유지된 상태에 있어서, 제1 재료의 표면으로부터 산화막을 제거한다. 이와 같이, 제1 재료의 표면으로부터 산화막을 제거해 둠으로써, 후단의 공급 공정에 있어서, 제1 재료의 표면에 막을 적합하게 형성할 수 있다.
산화막 제거 공정은, 약액 공급 공정과, 린스 공정을 포함하고 있어도 좋다. 약액 공급 공정은, 탈산소된 약액(일례로서, 탈산소된 산화막 제거액)을 공급한다. 린스 공정은, 탈산소된 린스액(일례로서, 탈산소된 DIW)을 공급한다. 이것에 의해, 제1 재료의 표면의 산화를 보다 확실하게 억제할 수 있다.
또한, 실시형태에 따른 기판 처리 방법은, 유기물 제거 공정을 포함하고 있어도 좋다. 유기물 제거 공정은, 산화막 제거 공정 전에, 제1 재료의 표면으로부터 유기물을 제거한다. 이것에 의해, 기판의 표면에 부착된 유기물 등의 불순물이 제거됨으로써, 후단의 공급 공정에 있어서, 제1 재료의 표면에 막을 적합하게 형성할 수 있다.
또한, 제거 공정은, 환원제를 이용하여 제1 재료의 표면으로부터 막을 제거해도 좋다. 이것에 의해, 제1 재료의 표면으로부터 막을 적합하게 제거할 수 있다.
또한, 제거 공정은, 막에 대하여 자외선을 조사함으로써 제1 재료의 표면으로부터 막을 제거해도 좋다. 이것에 의해, 제1 재료의 표면으로부터 막을 적합하게 제거할 수 있다.
또한, 실시형태에 따른 기판 처리 방법은, 잔류물 제거 공정을 포함하고 있어도 좋다. 잔류물 제거 공정은, 제거 공정 후, 제1 재료의 표면에 에칭액을 공급함으로써 제1 재료의 표면에 남는 막을 제거한다. 이것에 의해, 제1 재료의 표면에 잔존하는 막을 제거할 수 있다.
또한, 공급 공정은, 기판의 표면 및 막형성 재료 중 적어도 한쪽을 가열한 상태로 행해져도 좋다. 기판의 표면 및 막형성 재료 중 적어도 한쪽을 가열한 상태로 공급 공정을 행함으로써, 공급 공정에 필요한 시간을 단축할 수 있다.
또한, 금속은, 텅스텐을 포함하고 있어도 좋다. 이 경우, 막형성 재료는, Si-N 결합을 갖는 분자를 함유하는 액체 또는 기체라도 좋다. 이것에 의해, 텅스텐을 포함하는 제1 재료의 표면에 막을 적합하게 형성할 수 있다.
또한, 제1 재료의 표면에 형성되는 막은, 도금에 의해 형성되는 금속막이라도 좋다. 이와 같이, 탈산소 분위기 하에서 도금을 행함으로써 균일한 도금이 가능해진다.
또한, 실시형태에 따른 기판 처리 장치는, 유지부(일례로서, 탈산소 분위기 유지부(40))와, 공급부(일례로서, 처리 유체 공급부(50))와, 표면 처리부(일례로서, 처리 유체 공급부(50))와, 제거부(일례로서, 처리 유체 공급부(50))를 구비한다. 유지부는, 금속인 제1 재료(일례로서, 제1 재료(M1))와 제1 재료 이외의 재료인 제2 재료(일례로서, 제2 재료(M2))가 표면에 노출된 기판(일례로서, 웨이퍼(W))의 적어도 표면이 접하는 분위기를 탈산소 분위기로 유지한다. 공급부는, 유지부에 의해 탈산소 분위기로 유지된 상태에 있어서, 기판의 표면에 대하여, 제1 재료 및 제2 재료 중 제1 재료에 대하여 선택적으로 막을 형성하는 막형성 재료를 공급한다. 표면 처리부는, 공급부에 의해 제1 재료의 표면에 막이 형성된 상태로, 제2 재료의 표면 처리를 행한다. 제거부는, 표면 처리 후, 제1 재료의 표면으로부터 막을 제거한다.
따라서, 실시형태에 따른 기판 처리 장치에 의하면, 제1 재료의 표면에 막이 형성된 상태로 제2 재료의 표면 처리를 행하기 때문에, 복수 종류의 재료가 노출된 기판에 대한 표면 처리의 선택성을 향상시킬 수 있다.
또한, 유지부는, 톱 플레이트(일례로서, 톱 플레이트(41, 41B, 41C)와, 구동부(43)를 구비하고 있어도 좋다. 톱 플레이트는, 기판의 표면을 덮는 크기로 형성된다. 구동부는, 기판의 표면에 근접하여 기판의 표면과 대향하는 처리 위치에 톱 플레이트를 이동시킨다. 이 경우, 공급부는, 처리 위치에 배치된 톱 플레이트와 기판의 표면 사이의 공간에 대하여 막형성 재료를 공급해도 좋다. 이것에 의해, 기판의 표면을 포함하는 국소적인 공간을 효율적으로 탈산소 분위기로 유지할 수 있다.
또한, 톱 플레이트는, 온도 조절부를 구비하고 있어도 좋다. 이것에 의해, 성막 처리 중의 처리 온도를 원하는 온도로 유지할 수 있기 때문에, 제1 재료에 대한 막의 형성을 보다 적합하게 행할 수 있다.
또한, 공급부는, 액체상의 막형성 재료를 공급해도 좋다. 이 경우, 처리 위치는, 톱 플레이트의 하면이 공급부로부터 공급된 액체상의 막형성 재료에 접촉하는 위치라도 좋다. 이것에 의해, 제1 재료의 표면이 외기로부터 차단되는 것으로부터, 제1 재료에 산화막이 형성되는 것을 억제할 수 있다. 따라서, 성막 처리에 있어서 제1 재료의 표면에 막을 적합하게 형성할 수 있다.
또한, 공급부는, 액체상의 막형성 재료(일례로서, 성막 처리액)을 계속 공급함으로써, 톱 플레이트와 기판의 표면 사이의 공간에 체류하는 막형성 재료를 배출해도 좋다. 톱 플레이트와 기판의 표면 사이의 공간에 액체가 장시간 체류하게 되면, 체류하는 액체에 산소가 녹아 들어가고, 녹아 들어간 산소가 확산 등에 의해서 제1 재료의 표면에 도달하여 제1 재료의 표면을 산화시킬 우려가 있다. 이것에 대하여, 액체상의 막형성 재료를 계속 공급하여 기판의 표면에 체류하는 액체를 배출함으로써, 제1 재료의 표면에 산소가 도달하는 것을 억제할 수 있다.
또한, 구동부(43)는, 액체상의 막형성 재료의 공급이 종료된 후, 톱 플레이트를 기판의 위쪽으로부터 대피시킨 대피 위치로 이동시켜도 좋다. 이것에 의해, 톱 플레이트의 하면에 잔존하는 액체가 낙하하여 기판의 표면에 부착되는 것을 억제할 수 있다.
또한, 톱 플레이트는, 중앙부로부터 외주부를 향하여 하강 경사지는 하면을 갖고 있어도 좋다. 이것에 의해, 톱 플레이트의 하면에 액체가 잔존해 있다고 해도, 잔존한 액체는, 톱 플레이트의 하면을 따라 톱 플레이트의 외주부로 이동하기 때문에, 장치의 대형화를 억제하면서, 기판의 표면에 액체가 낙하하는 것을 억제할 수 있다.
또한, 톱 플레이트는, 불활성 가스(일례로서, 질소)를 토출하는 복수의 토출구(일례로서, 토출구(416C))를 구비하고 있어도 좋다. 이것에 의해, 톱 플레이트를 액체와 접촉시키지 않고도, 기판의 표면에 접하는 분위기를 탈산소 분위기로 용이하게 유지할 수 있다.
이번 개시된 실시형태는 모든 점에서 예시이고 제한적인 것은 아니라고 생각되어야 할 것이다. 실제로, 상기한 실시형태는 다양한 형태로 구현될 수 있다. 또한, 상기한 실시형태는, 첨부의 청구의 범위 및 그 취지를 일탈하는 일없이, 여러 가지 형태로 생략, 치환, 변경되어도 좋다.

Claims (20)

  1. 금속인 제1 재료와 상기 제1 재료 이외의 재료인 제2 재료가 표면에 노출된 기판의 적어도 상기 표면에 접하는 분위기를 탈산소 분위기로 유지하는 유지 공정과,
    상기 유지 공정에 의해 상기 탈산소 분위기로 유지된 상태에 있어서, 상기 기판의 표면에 대하여, 상기 제1 재료 및 상기 제2 재료 중 상기 제1 재료에 대하여 선택적으로 막을 형성하는 막형성 재료를 공급하는 공급 공정과,
    상기 공급 공정에 의해 상기 제1 재료의 표면에 상기 막이 형성된 상태로, 상기 제2 재료의 표면 처리를 행하는 표면 처리 공정과,
    상기 표면 처리 공정 후, 상기 제1 재료의 표면으로부터 상기 막을 제거하는 제거 공정
    을 포함하는, 기판 처리 방법.
  2. 제1항에 있어서,
    상기 금속은,
    금, 은, 구리, 백금, 팔라듐, 철, 니켈, 아연, 코발트 및 루테늄 중 적어도 하나를 포함하고,
    상기 막형성 재료는,
    유황 원자를 함유하는, 기판 처리 방법.
  3. 제2항에 있어서,
    상기 막형성 재료는,
    유황 원자를 함유하고, 그리고 탈산소된 액체 또는 기체인, 기판 처리 방법.
  4. 제1항에 있어서,
    상기 공급 공정 전에, 상기 유지 공정에 의해 상기 탈산소 분위기로 유지된 상태에 있어서,
    상기 제1 재료의 표면으로부터 산화막을 제거하는 산화막 제거 공정을 포함하는, 기판 처리 방법.
  5. 제4항에 있어서,
    상기 산화막 제거 공정은,
    탈산소된 약액을 공급하는 약액 공급 공정과,
    탈산소된 린스액을 공급하는 린스 공정을 포함하는, 기판 처리 방법.
  6. 제4항에 있어서,
    상기 산화막 제거 공정 전에, 상기 제1 재료의 표면으로부터 유기물을 제거하는 유기물 제거 공정을 포함하는, 기판 처리 방법.
  7. 제1항에 있어서,
    상기 제거 공정은,
    환원제를 이용하여 상기 제1 재료의 표면으로부터 상기 막을 제거하는, 기판 처리 방법.
  8. 제1항에 있어서,
    상기 제거 공정은,
    상기 막에 대하여 자외선을 조사함으로써 상기 제1 재료의 표면으로부터 상기 막을 제거하는, 기판 처리 방법.
  9. 제7항에 있어서,
    상기 제거 공정 후, 상기 제1 재료의 표면에 에칭액을 공급함으로써 상기 제1 재료의 표면에 남는 상기 막을 제거하는 잔류물 제거 공정를 포함하는, 기판 처리 방법.
  10. 제1항에 있어서,
    상기 공급 공정은,
    상기 기판의 표면 및 상기 막형성 재료 중 적어도 한쪽을 가열한 상태로 행해지는, 기판 처리 방법.
  11. 제2항에 있어서,
    상기 금속은, 텅스텐을 포함하고,
    상기 막형성 재료는, Si-N 결합을 갖는 분자를 함유하는 액체 또는 기체인, 기판 처리 방법.
  12. 제2항에 있어서,
    상기 제1 재료의 표면에 형성되는 상기 막은, 도금에 의해 형성되는 금속막인, 기판 처리 방법.
  13. 금속인 제1 재료와 상기 제1 재료 이외의 재료인 제2 재료가 표면에 노출된 기판의 적어도 상기 표면이 접하는 분위기를 탈산소 분위기로 유지하는 유지부와,
    상기 유지부에 의해 상기 탈산소 분위기로 유지된 상태에 있어서, 상기 기판의 표면에 대하여, 상기 제1 재료 및 상기 제2 재료 중 상기 제1 재료에 대하여 선택적으로 막을 형성하는 막형성 재료를 공급하는 공급부와,
    상기 공급부에 의해 상기 제1 재료의 표면에 상기 막이 형성된 상태로, 상기 제2 재료의 표면 처리를 행하는 표면 처리부와,
    상기 표면 처리 후, 상기 제1 재료의 표면으로부터 상기 막을 제거하는 제거부
    를 구비하는, 기판 처리 장치.
  14. 제13항에 있어서,
    상기 유지부는,
    상기 기판의 표면을 덮는 크기로 형성된 톱 플레이트와,
    상기 기판의 표면에 근접하여 상기 기판의 표면과 대향하는 처리 위치에 상기 톱 플레이트를 이동시키는 구동부를 포함하고,
    상기 공급부는,
    상기 처리 위치에 배치된 상기 톱 플레이트와 상기 기판의 표면 사이의 공간에 대하여 상기 막형성 재료를 공급하는, 기판 처리 장치.
  15. 제14항에 있어서, 상기 톱 플레이트는,
    온도 조절부를 구비하는, 기판 처리 장치.
  16. 제14항에 있어서,
    상기 공급부는,
    액체상의 상기 막형성 재료를 공급하고,
    상기 처리 위치는,
    상기 톱 플레이트의 하면이 상기 공급부로부터 공급된 액체상의 상기 막형성 재료에 접촉하는 위치인, 기판 처리 장치.
  17. 제16항에 있어서,
    상기 공급부는,
    액체상의 상기 막형성 재료를 계속 공급함으로써, 상기 톱 플레이트와 상기 기판의 표면 사이의 공간에 체류하는 상기 막형성 재료를 배출하는, 기판 처리 장치.
  18. 제16항에 있어서,
    상기 구동부는,
    액체상의 상기 막형성 재료의 공급이 종료된 후, 상기 톱 플레이트를 상기 기판의 위쪽으로부터 대피시킨 대피 위치로 이동시키는, 기판 처리 장치.
  19. 제16항에 있어서,
    상기 톱 플레이트는,
    중앙부로부터 외주부를 향하여 하강 경사지는 하면을 갖는, 기판 처리 장치.
  20. 제14항에 있어서,
    상기 톱 플레이트는,
    불활성 가스를 토출하는 복수의 토출구를 구비하는, 기판 처리 장치.
KR1020200002116A 2019-01-09 2020-01-07 기판 처리 방법 및 기판 처리 장치 KR20200086637A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-001564 2019-01-09
JP2019001564A JP7267015B2 (ja) 2019-01-09 2019-01-09 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
KR20200086637A true KR20200086637A (ko) 2020-07-17

Family

ID=71404798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200002116A KR20200086637A (ko) 2019-01-09 2020-01-07 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US11049723B2 (ko)
JP (1) JP7267015B2 (ko)
KR (1) KR20200086637A (ko)
CN (1) CN111430266B (ko)
TW (1) TWI828832B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7232737B2 (ja) * 2019-08-07 2023-03-03 東京エレクトロン株式会社 基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251379A (ja) 2012-05-31 2013-12-12 Tokyo Electron Ltd エッチング方法、エッチング装置及び記憶媒体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005019499A1 (ja) * 2003-08-20 2006-10-19 ダイキン工業株式会社 金属変質層の除去液及び金属変質層の除去方法
US7368377B2 (en) 2004-12-09 2008-05-06 Interuniversitair Microelektronica Centrum (Imec) Vzw Method for selective deposition of a thin self-assembled monolayer
US7402517B2 (en) * 2005-03-31 2008-07-22 Battelle Memorial Institute Method and apparatus for selective deposition of materials to surfaces and substrates
JP2010003945A (ja) 2008-06-23 2010-01-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP5544893B2 (ja) 2010-01-20 2014-07-09 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP6172306B2 (ja) 2011-01-12 2017-08-02 セントラル硝子株式会社 保護膜形成用薬液
JP2013213263A (ja) 2012-04-03 2013-10-17 Tokyo Electron Ltd めっき処理装置、めっき処理方法および記憶媒体
JP2015052101A (ja) 2013-08-06 2015-03-19 東京応化工業株式会社 膜形成用材料
TWI584370B (zh) * 2013-08-27 2017-05-21 Tokyo Electron Ltd A substrate processing method, a substrate processing apparatus, and a memory medium
US20150064911A1 (en) * 2013-08-27 2015-03-05 Tokyo Electron Limited Substrate processing method, substrate processing apparatus and storage medium
US11004674B2 (en) * 2013-09-25 2021-05-11 Organo Corporation Substrate treatment method and substrate treatment equipment
EP2854158B1 (en) * 2013-09-27 2019-07-10 IMEC vzw Layer deposition on III-V semiconductors
US10049921B2 (en) * 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
JP6425517B2 (ja) * 2014-11-28 2018-11-21 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体
JP2017069336A (ja) 2015-09-29 2017-04-06 東京エレクトロン株式会社 基板処理装置、吸着保持部の洗浄方法および記憶媒体
JP6419053B2 (ja) * 2015-10-08 2018-11-07 東京エレクトロン株式会社 基板処理方法および基板処理装置
US10358715B2 (en) * 2016-06-03 2019-07-23 Applied Materials, Inc. Integrated cluster tool for selective area deposition
JP2018020282A (ja) 2016-08-03 2018-02-08 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251379A (ja) 2012-05-31 2013-12-12 Tokyo Electron Ltd エッチング方法、エッチング装置及び記憶媒体

Also Published As

Publication number Publication date
TWI828832B (zh) 2024-01-11
TW202036704A (zh) 2020-10-01
US11049723B2 (en) 2021-06-29
JP7267015B2 (ja) 2023-05-01
CN111430266A (zh) 2020-07-17
US20200219730A1 (en) 2020-07-09
JP2020113589A (ja) 2020-07-27
CN111430266B (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
JP5057647B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
US8785311B2 (en) Film forming method, semiconductor device, manufacturing method thereof and substrate processing apparatus therefor
KR100810163B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체
US7341633B2 (en) Apparatus for electroless deposition
KR20160000863A (ko) 상호접속 캡핑 애플리케이션들을 위한 금속 상호접속부들 내의 탄소계 오염물질의 세정
US7256111B2 (en) Pretreatment for electroless deposition
JP7034645B2 (ja) 基板処理方法および基板処理装置
KR101739613B1 (ko) Cu 배선의 형성 방법
JP6315694B2 (ja) 半導体装置の製造方法、ならびに皮膜の形成方法および形成装置
CN112424916A (zh) 半导体装置的制造方法、基板处理装置和程序
US9997379B2 (en) Method and apparatus for wafer wet processing
JP6861566B2 (ja) 基板処理方法および基板処理装置
US20220316059A1 (en) Substrate processing method and substrate processing apparatus
KR20200086637A (ko) 기판 처리 방법 및 기판 처리 장치
TWI403230B (zh) 基板無電電鍍用的施行系統、設備及方法
JP2009188411A (ja) シリル化処理方法、シリル化処理装置およびエッチング処理システム
TWI679694B (zh) 基板處理方法、基板處理裝置、基板處理系統及記憶媒體
KR20120109421A (ko) 기판 핸들러 진공 챔버에서의 산화물 성장을 억제하기 위한 시스템 및 방법
JP2005353978A (ja) シリル化処理装置およびシリル化処理方法
TW202422687A (zh) 基板處理方法及基板處理裝置
JP2004252054A (ja) 基板処理方法
KR20070017829A (ko) 기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치