JP2010003945A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

【課題】基板の表面における液切れを促進し、液溜まりを少なくできるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ウエーハＷの表面であって、横方向に向かってそれぞれ延びる複数本の第１スクライブラインＳＬ１と、縦方向に向かってそれぞれ延びる複数本の第２スクライブラインＳＬ２とにより囲まれた領域にチップを形成する際に、第１スクライブラインＳＬ１上に対して断面視で凹んだ溝部３を第２スクライブラインＳＬ２上に形成する工程、を含む。ディップ式の装置を用いたウェット処理工程において、ウエーハＷを引き上げる際に、ウエーハＷ表面に付着している液体は溝部３に流れ込み、溝部３を通って下方に流れるので、ウエーハＷ表面から液体を速やかに取り除くことができる。
【選択図】図３

Description

本発明は、半導体装置の製造方法及び半導体装置に関する。

従来から、半導体装置の製造工程では、ウエーハや、ウエーハ上に形成された膜に対して、薬液を用いた洗浄処理やエッチング処理が行われている。洗浄処理としては、ウエーハ表面からのパーティクルの除去を主な目的としたＲＣＡ洗浄、ウエーハ表面に形成された自然酸化膜や金属不純物の除去を主目的とした希フッ酸洗浄などがある（例えば、特許文献１参照）。また、エッチング処理としては、例えば、シリコン酸化膜のエッチングを目的としたものであれば、希フッ酸や、バッファードフッ酸などを用いた処理がある。そして、このような洗浄処理又はエッチング処理の何れにおいても、その処理の最終段階では、ウエーハ表面から薬液を取り除くために純水を用いた洗浄処理（以下、リンス処理ともいう。）が行われ、その後、ウエーハの乾燥処理が行われる。
このような洗浄処理又はエッチング処理と、その後に続くリンス処理（以下、これらをウェット処理ともいう。）は、例えば、ディップ式の装置により行われる。また、乾燥処理は、スピンドライ（即ち、ウエーハを高速度で回転させ、そのときに生じる遠心力を利用してウエーハ表面から水分を吹き飛ばす方法）、又は、ＩＰＡベーパ乾燥方法（即ち、ウエーハをＩＰＡ（ｉｓｏｐｒｏｐｙｌａｌｃｏｈｏｌ）に晒し、ＩＰＡの蒸発を利用してウエーハを乾燥させる方法）などにより行われる。
特開２００４−１２５８８１号公報

ところで、ディップ式の装置を用いてウェット処理を行う場合は、通常、ウエーハはその端部に形成されたオリエンテーションフラットを上側又は下側に揃えた状態で槽内に配置される。そして、槽内で所定のウェット処理が施された後で、ウエーハは、そのオリエンテーションフラットを上側又は下側に揃えた状態で槽内から引き上げられる。ここで、従来の技術では、ウエーハの表面において液切れ（即ち、液体の除去）が進みにくい、という課題があった。

例えば、図８（ａ）又は（ｂ）に示すように、ウエーハＷ´を槽内から引き上げた直後は、ウエーハＷ´表面の下側において液溜まり（即ち、液体の残留）が生じ易かった。また、例えば、図９（ａ）又は（ｂ）に示すように、ウエーハＷ´表面に形成された個々の半導体チップ（以下、チップともいう。）Ｃ´に着目すると、チップＣ´内でもその下側には液溜まりが生じ易かった。ここで、液溜まりがフッ酸などのエッチング液である場合は、液溜まりと接触している膜は液溜まりが取り除かれるまでの間エッチングされ続けるため、ウエーハＷ´表面やチップＣ´内で膜厚ばらつきが増大してしまう可能性があった。また、液溜まりが純水である場合は、そこにウォーターマーク（即ち、水しみ）が形成されてしまう可能性があった。
膜厚ばらつきの増大や、ウォーターマークの形成は、半導体装置の電気的特性に好ましくない影響を与える可能性がある。
そこで、本発明は、このような課題に鑑みてなされたものであって、基板の表面における液切れを促進し、液溜まりを少なくできるようにした半導体装置の製造方法及び半導体装置の提供を目的とする。

（１）半導体装置の製造方法について
上記目的を達成するために、本発明の一態様に係る半導体装置の製造方法は、基板の表面であって、第１の方向に向かってそれぞれ延びる複数本の第１スクライブラインと、前記第１の方向と平面視で交わる第２の方向に向かってそれぞれ延びる複数本の第２スクライブラインとにより囲まれた領域に素子を形成する際に、前記第１スクライブライン上に対して断面視で凹んだ溝部を前記第２スクライブライン上に形成する工程、を含むことを特徴とする。ここで、本発明の「基板」は、例えば、シリコン基板である。また、「第１の方向」は例えば横方向であり、「第２の方向」は例えば縦方向である。
このような方法であれば、ディップ式の装置を用いたウェット処理工程において、液面に対して溝部の延伸方向（即ち、第２の方向）を垂直とした状態で、基板を液体中から引き上げることができる。この引き上げの際に、基板の表面に付着している液体は溝部に流れ込み、溝部を通って下方に流れるので、基板の表面から液体を速やかに取り除くことができる。素子が形成される基板の表面において、液切れを促進し、液溜まりを少なくすることができるので、半導体装置の歩留まりと信頼性の向上に寄与することができる。

また、本発明の一態様に係る半導体装置の製造方法は、前記溝部を形成する工程では、前記溝部を前記基板の一端から他端にかけて連続して形成することを特徴とする。このような方法であれば、ディップ式の装置を用いたウェット処理工程で基板を引き上げる際に、基板の表面の上側から下側にかけて連続した溝部が存在することとなる。従って、基板の表面に付着した液体を効率良く下方に流すことができ、当該表面の広い範囲から液体を速やかに取り除くことができる。
また、本発明の一態様に係る半導体装置の製造方法は、前記溝部を形成する工程では、前記溝部を前記第１の方向に複数の列を成すように形成することを特徴とする。このような方法であれば、ディップ式の装置を用いたウェット処理工程で基板を引き上げる際に、基板の表面に複数の溝部が存在することとなる。従って、基板の表面に付着した液体を効率良く下方に流すことができ、当該表面の広い範囲から液体を速やかに取り除くことができる。

また、本発明の一態様に係る半導体装置の製造方法は、前記基板を液体に浸漬するウェット処理工程、をさらに含み、前記ウェット処理工程では、前記液体の液面に対して前記第２の方向が垂直となっている状態で、前記液体中から前記基板を引き上げることを特徴とする。このような方法であれば、基板の表面に付着した液体を溝部に沿って下方に流すことができ、基板の表面から液体を速やかに取り除くことができる。
また、本発明の一態様に係る半導体装置の製造方法は、前記溝部を形成する工程は、前記基板の表面上に被覆膜を形成する工程と、前記第１のスクライブライン上を覆い、前記第２のスクライブライン上を覆わない第１の保護膜を前記被覆膜上に形成する工程と、前記第１の保護膜をマスクに前記被覆膜をエッチングする工程と、を有することを特徴とする。ここで、本発明の「被覆膜」は、例えば、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）若しくはポリシリコン膜（Ｐｏｌｙ−Ｓｉ）、又は、これらを積層した膜である。また、「第１の保護膜」は、例えば、フォトレジストからなるレジストパターン、又は、シリコン酸化膜などからなるパターン（即ち、ハードマスク）である。

このような方法であれば、第２のスクライブライン上に上記溝部を形成することができる。また、上記の被覆膜は、例えば厚膜に形成される素子分離膜などでも良い。その場合は、被覆膜の形成工程と素子分離膜の形成工程とを兼用の工程とすることができるので、工程数の増大を抑制することができる。
また、本発明の一態様に係る半導体装置の製造方法は、前記溝部を形成する工程は、前記第２のスクライブライン上を覆い、前記第１のスクライブライン上を覆わない第２の保護膜を前記基板の前記表面上に形成する工程と、前記第２の保護膜をマスクに前記基板の前記表面を熱酸化して酸化膜を形成する工程と、を有することを特徴とする。ここで、本発明の「第２の保護膜」は、例えば、シリコン窒化膜など、耐酸化性の膜である。
このような方法であれば、酸化膜が形成されない部分を上記の溝部とすることができる。また、酸化膜の形成工程は、例えばＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法を用いた素子分離膜の形成工程と兼用しても良い。その場合は、工程数を増やすことなく上記の溝部を形成することができる。

（２）半導体装置について
本発明の一態様に係る半導体装置は、基板の表面であって、第１の方向に向かってそれぞれ延びる複数本の第１スクライブラインと、前記第１の方向と平面視で交わる第２の方向に向かってそれぞれ延びる複数本の第２スクライブラインとにより囲まれた領域に形成された素子と、前記第２スクライブライン上に形成され、前記第１スクライブライン上に対して断面視で凹んでいる溝部と、を備えることを特徴とする。
このような構成であれば、半導体装置を製造する際の、ディップ式の装置を用いたウェット処理工程において、液面に対して溝部の延伸方向（即ち、第２の方向）を垂直とした状態で、基板を液体中から引き上げることができる。この引き上げの際に、基板の表面に付着している液体は溝部に流れ込み、溝部を通って下方に流れるので、基板の表面から液体を速やかに取り除くことができる。素子が形成される基板の表面において、液切れを促進し、液溜まりを少なくすることができるので、半導体装置の歩留まりと信頼性の向上に寄与することができる。

以下、本発明の実施の形態を図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１、は本発明の第１実施形態に係る半導体装置の構成例を示す図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）をＸ１−Ｘ´１線で切断したときの断面図、図１（ｃ）は図１（ａ）をＹ１−Ｙ´１線で切断したときの断面図である。
図１（ａ）〜（ｃ）に示すように、この半導体装置では、例えば、シリコン（Ｓｉ）からなるウエーハＷの表面に、平面視で横方向に向かって延びる複数の第１スクライブラインＳＬ１と、平面視で縦方向に向かって延びる複数の第２スクライブラインＳＬ２とが設けられている。ここで、スクライブラインとは、ウエーハＷをダイシングする（即ち、ウエーハＷを個々のチップに切り分ける）ための切りしろの部分である。また、ウエーハＷの表面であって、第１スクライブラインＳＬ１と第２スクライブラインＳＬ２とによって囲まれる領域には、半導体チップＣが形成されている。

さらに、この半導体装置では、ウエーハＷの表面であって第１スクライブラインＳＬ１上と、第２スクライブラインＳＬ２上とにそれぞれシリコン酸化膜（ＳｉＯ２）１１が形成されている。そして、第２スクライブラインＳＬ２（第２スクライブラインＳＬ２と第１スクライブラインＳＬ１とが平面視で交差する領域を含む。）上のシリコン酸化膜１には、平面視で縦方向に向かって延びる溝部３が形成されている。この溝部３は、第１スクライブラインＳＬ１上に形成されたシリコン酸化膜１の表面に対して凹んだ形状を有する。第１スクライブラインＳＬ１上には溝部３は形成されていない。
また、図２に示すように、このウエーハＷには、上記の溝部３が横方向に複数の列を成すように形成されており、これら溝部３の各々は、ウエーハＷの上側の端部から下側の端部にかけて連続して形成されている。

このような構成であれば、例えば、ディップ式の装置を用いたウェット処理工程において、図２に示すように、槽２１内に貯められた液体２３の表面（即ち、液面）に対して溝部３の延伸方向を垂直にし、この状態でウエーハＷを槽２１内に配置することができる。そして、槽２１内で所定のウェット処理（例えば、洗浄処理又はエッチング処理、或いはリンス処理）が終了した後、ウエーハＷを上記の状態を維持したまま槽２１内から引き上げることができる。
ここで、引き上げの際に、ウエーハＷ表面に付着している液体は、図３（ａ）及び（ｂ）の矢印で示すように、溝部３に流れ込み、溝部３を通って下方に流れる。また、上述したように、このウエーハＷの表面には、溝部３が横方向に複数の列を成すように形成されており、これら溝部３の各々は、ウエーハＷの上側の端部から下側の端部にかけて連続して形成されている。これにより、ウエーハＷの表面に付着している液体を効率良く下方に流すことができ、当該表面の広い範囲から液体を速やかに取り除くことができる。

図４及び図５は、本発明の第１実施形態に係る半導体装置の製造方法を示す図であり、図４（ａ）及び図５（ａ）は平面図、図４（ｂ）及び図５（ｂ）は図４（ａ）及び図５（ａ）をＸ４−Ｘ´４、Ｙ４−Ｙ´４線でそれぞれ切断したときの断面図、図４（ｃ）及び図５（ｃ）は図４（ａ）及び図５（ａ）をＸ４−Ｘ´４、Ｙ５−Ｙ´５線でそれぞれ切断したときの断面図である。
図４（ａ）〜（ｃ）に示すように、まず、ウエーハＷの上方全体にシリコン酸化膜１を形成する。このシリコン酸化膜１の形成は、例えば、熱酸化又はＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法で行う。次に、第１スクライブラインＳＬ１上を覆い、第２スクライブラインＳＬ２上を覆わない形状のレジストパターン２をシリコン酸化膜１上に形成する。そして、図５（ａ）〜（ｃ）に示すように、レジストパターン２をマスクにシリコン酸化膜１をエッチングする。これにより、第１スクライブラインＳＬ１上に対して断面視で凹んだ溝部３を第２スクライブラインＳＬ２上に形成することができる。溝部３を形成した後は、ウエーハＷ上からレジストパターン２を除去する。

なお、上記のシリコン酸化膜１は、例えば厚膜に形成される素子分離膜などでも良い。即ち、製造プロセスの初期工程には、トランジスタ間を分離するための素子分離酸化の工程がある。この工程は、例えばＬＯＣＯＳ法で行われ、形成後のシリコン酸化膜の膜厚は一般的に３０００〜１３０００Å程度と厚く、第１スクライブラインＳＬ１と第２スクライブラインＳＬ２との間で段差を設けるに十分な膜厚がある。そこで、素子分離酸化の工程では、第１スクライブラインＳＬ１上と第２スクライブラインＳＬ２上にそれぞれシリコン酸化膜を形成する。これにより、スクライブライン上へのシリコン酸化膜１の形成工程を、素子分離膜としてのシリコン酸化膜の形成工程と兼用の工程することができる。
また、半導体装置の種類によっては、素子分離膜の形成後に、レジストパターン等をマスクにシリコン酸化膜を深くエッチングする工程が存在する場合がある。このようなエッチング工程が製造プロセスに含まれている場合は、当該エッチング工程を利用して、シリコン酸化膜１に溝部３を形成するようにしても良い。即ち、図４（ａ）〜（ｃ）に示したレジストパターン２の形成工程と、図５（ａ）〜（ｃ）に示したシリコン酸化膜１のエッチング工程とを、素子分離膜を形成した後の他工程と兼用で行う。これにより、工程数を増やすことなく、第２スクライブラインＳＬ２上に溝部３を形成することができる。

このように、本発明の第１実施形態によれば、ウエーハＷの表面に付着している液体を効率良く下方に流すことができ、当該表面の広い範囲から液体を速やかに取り除くことができる。チップＣが形成される（又は、形成された）ウエーハＷの表面において、液切れを促進し、液溜まりを少なくすることができるので、半導体装置の歩留まりと信頼性の向上に寄与することができる。
この第１実施形態では、ウエーハＷが本発明の「基板」に対応し、チップＣが本発明の「素子」に対応している。また、シリコン酸化膜１が本発明の「被覆膜」に対応し、レジストパターン２が本発明の「第１の保護膜」に対応している。さらに、横方向が本発明の「第１の方向」に対応し、縦方向が本発明の「第２の方向」に対応している。
なお、上記の第１実施形態では、本発明の「被覆膜」としてシリコン酸化膜を用いる場合を例示したが、被覆膜はこれに限られることはなく、例えば、シリコン窒化膜（Ｓｉ３Ｎ４）又はポリシリコン膜（Ｐｏｌｙ−Ｓｉ）、或いは、これらを積層した膜であってもよい。このような膜をレジストパターン２をマスクにエッチングした場合でも、第２スクライブライン上に溝部３を形成することができる。

また、上記の第１実施形態では、本発明の「第１の保護膜」としてレジストパターンを用いる場合を例示したが、第１の保護膜はこれに限られることはなく、例えば、シリコン酸化膜又はシリコン窒化膜などからなるハードマスクパターンであっても良い。このような膜をマスクに用いた場合でも、第２スクライブライン上に溝部３を形成することができる。
また、上記の第１実施形態では、溝部３の底面にシリコン酸化膜３が残されている場合について説明したが、本発明はこれに限られることはない。例えば、第２スクライブラインＳＬ２において、ウエーハＷ表面が露出するまでシリコン酸化膜１をエッチングして、ウエーハＷの表面が底面となるように溝部３を形成しても良い。このような構成であっても、上記の第１実施形態と同様の効果を得ることができる。

（２）第２実施形態
上記の第１実施形態では、第１スクライブラインＳＬ１及び第２スクライブラインＳＬ２を含むウエーハＷの上方全体に被覆膜を形成し、第２スクライブラインＳＬ２上の被覆膜をエッチングすることにより、第２スクライブラインＳＬ２上に溝部３を形成する場合について説明した。しかしながら、本発明において、溝部３の形成方法はこれに限られることはない。

図６は、本発明の第２実施形態に係る半導体装置の構成例を示す図であり、図６（ａ）は平面図、図６（ｂ）は図６（ａ）をＸ６−Ｘ´６線で切断したときの断面図、図６（ｃ）は図６（ａ）をＸ６−Ｘ´６で切断したときの断面図である。
図６（ａ）〜（ｃ）に示すように、この半導体装置では、第１スクライブラインＳＬ１上にはシリコン酸化膜１１が成膜されており、第２スクライブラインＳＬ２（第２スクライブラインＳＬ２と第１スクライブラインＳＬ１とが平面視で交差する領域を含む。）上にはシリコン酸化膜１１が成膜されていない。そして、このシリコン酸化膜１１が成膜されていない部分が溝部３となっている。このような構造は、以下で説明するようにＬＯＣＯＳ法で形成することができる。

図７は、本発明の第２実施形態に係る半導体装置の製造方法を示す図であり、図７（ａ）は平面図、図７（ｂ）は図７（ａ）をＸ７−Ｘ´７線で切断したときの断面図、図７（ｃ）は図７（ａ）をＸ７−Ｘ´７で切断したときの断面図である。
図７（ａ）〜（ｃ）では、まず始めに、ウエーハＷ上に図視しないシリコン酸化膜を薄く形成し、その上にシリコン窒化膜１２を形成する。次に、第２スクライブラインＳＬ２上を覆い、第１スクライブラインＳＬ１上を覆わない形状のレジストパターン（図視せず）をシリコン窒化膜１２上に形成する。そして、このレジストパターンをマスクにシリコン窒化膜１２をエッチングする。これにより、第１スクライブラインＳＬ１上からシリコン窒化膜１２を取り除く。次に、このシリコン窒化膜１２をマスクにウエーハＷの表面を熱酸化する。これにより、第１スクライブラインＳＬ１上にシリコン酸化膜１１が形成される。また、第２スクライブラインＳＬ２上はシリコン窒化膜１２で覆われているので、熱酸化反応が進まず、シリコン酸化膜１１は形成されない。その後、ウエーハＷ上からシリコン窒化膜１２を除去することにより、図６（ａ）〜（ｃ）に示した半導体装置が得られる。

このように、本発明の第２実施形態によれば、シリコン酸化膜１１が形成されない部分が溝部３となる。従って、第１実施形態と同様、ディップ式の装置を用いたウェット処理工程において、液切れを促進し、液溜まりを少なくすることができる。これにより、半導体装置の歩留まりと信頼性の向上に寄与することができる。
また、この第２実施形態では、溝部３の形成工程と、（ＬＯＣＯＳ法により形成される）素子分離膜の形成工程とを兼用の工程とすることができる。兼用の工程とした場合は、溝部３を形成するための専用工程が必要なくなるので、工程数を増やすことなく溝部３を形成することができる。

この第２実施形態では、シリコン酸化膜１１が本発明の「酸化膜」に対応し、シリコン窒化膜１２が本発明の「第２の保護膜」に対応している。その他の対応関係は第１実施形態と同じである。
なお、上記の第１、第２実施形態で溝部３を形成した後は、以後のエッチング工程（例えば、ゲート電極を形成するためにポリシリコン膜をドライエッチングする工程や、コンタクトホール又はビアホールを形成するためにシリコン酸化膜をドライエッチング工程など）において、第１スクライブラインＳＬ１上をレジストパターンや、ハードマスクパターン等で覆っておくことが好ましい。即ち、第１スクライブラインＳＬ１上を保護した状態でエッチングを行うことが好ましい。これにより、第１スクライブラインＳＬ１と第２スクライブラインＳＬ２との間にある段差を維持することができ、溝部３の深さを一定の深さ以上に維持することができる。よって、製造プロセスの初期の工程から後期の工程に至る全ての工程において、液切れを促進し、液溜まりを少なくすることができる。

また、上記の第１、第２実施形態では、第１スクライブラインＳＬ１と、第２スクライブラインＳＬ２の両方に、ＴＥＧ（ｔｅｓｔ ｅｘｐｅｒｉｍｅｎｔａｌ ｇｒｏｕｐ）が形成されていない場合を図視した。しかしながら、本発明では、第１スクライブラインＳＬ１又は第２スクライブラインＳＬ２の一方、又は、その両方にＴＥＧが形成されていても良い。このような構成であっても、第２スクライブラインＳＬ２上に形成された溝部３に液体が流れ込むので、液切れを促進し、液溜まりを少なくすることができる。

第１実施形態に係る半導体装置の構成例を示す図。 ディップ式の装置を用いたウェット処理工程を示す図。 液切れの様子を示す図。 第１実施形態に係る半導体装置の製造方法を示す図（その１）。 第１実施形態に係る半導体装置の製造方法を示す図（その２）。 第２実施形態に係る半導体装置の構成例を示す図。 第２実施形態に係る半導体装置の製造方法を示す図。 従来の課題を示す図（その１）。 従来の課題を示す図（その２）。

符号の説明

１、１１ シリコン酸化膜、２ レジストパターン、３ 溝部、１２ シリコン窒化膜、２１ 槽、２３ 液体、Ｃ チップ、Ｗ ウエーハ、ＳＬ１ 第１スクライブライン、ＳＬ２ 第２スクライブライン

Claims (7)

1. 基板の表面であって、第１の方向に向かってそれぞれ延びる複数本の第１スクライブラインと、前記第１の方向と平面視で交わる第２の方向に向かってそれぞれ延びる複数本の第２スクライブラインとにより囲まれた領域に素子を形成する際に、
   前記第１スクライブライン上に対して断面視で凹んだ溝部を前記第２スクライブライン上に形成する工程、を含むことを特徴とする半導体装置の製造方法。
2. 前記溝部を形成する工程では、前記溝部を前記基板の一端から他端にかけて連続して形成することを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記溝部を形成する工程では、前記溝部を前記第１の方向に複数の列を成すように形成することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
4. 前記基板を液体に浸漬するウェット処理工程、をさらに含み、
   前記ウェット処理工程では、
   前記液体の液面に対して前記第２の方向が垂直となっている状態で、前記液体中から前記基板を引き上げることを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置の製造方法。
5. 前記溝部を形成する工程は、
   前記基板の表面上に被覆膜を形成する工程と、
   前記第１のスクライブライン上を覆い、前記第２のスクライブライン上を覆わない第１の保護膜を前記被覆膜上に形成する工程と、
   前記第１の保護膜をマスクに前記被覆膜をエッチングする工程と、を有することを特徴とする請求項１から請求項４の何れか一項に記載の半導体装置の製造方法。
6. 前記溝部を形成する工程は、
   前記第２のスクライブライン上を覆い、前記第１のスクライブライン上を覆わない第２の保護膜を前記基板の前記表面上に形成する工程と、
   前記第２の保護膜をマスクに前記基板の前記表面を熱酸化して酸化膜を形成する工程と、を有することを特徴とする請求項１から請求項４の何れか一項に記載の半導体装置の製造方法。
7. 基板の表面であって、第１の方向に向かってそれぞれ延びる複数本の第１スクライブラインと、前記第１の方向と平面視で交わる第２の方向に向かってそれぞれ延びる複数本の第２スクライブラインとにより囲まれた領域に形成された素子と、
   前記第２スクライブライン上に形成され、前記第１スクライブライン上に対して断面視で凹んでいる溝部と、を備えることを特徴とする半導体装置。

Images