KR20070017829A - 기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치 - Google Patents

기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치 Download PDF

Info

Publication number
KR20070017829A
KR20070017829A KR1020050072446A KR20050072446A KR20070017829A KR 20070017829 A KR20070017829 A KR 20070017829A KR 1020050072446 A KR1020050072446 A KR 1020050072446A KR 20050072446 A KR20050072446 A KR 20050072446A KR 20070017829 A KR20070017829 A KR 20070017829A
Authority
KR
South Korea
Prior art keywords
substrate
conductive pattern
tungsten
chamber
ultra
Prior art date
Application number
KR1020050072446A
Other languages
English (en)
Inventor
김진균
황기현
노진태
양상렬
이성해
김홍석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050072446A priority Critical patent/KR20070017829A/ko
Publication of KR20070017829A publication Critical patent/KR20070017829A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

텅스텐으로 이루어진 도전성 패턴을 포함하는 반도체 기판을 처리하는 방법 및 이를 수행하기 위한 장치에 있어서, 상기 반도체 기판을 초고진공 상태로 열처리함으로써 상기 도전성 패턴 내에 포함된 산소를 제거한다. 이로써, 상기 도전성 패턴의 저항이 낮아져 상기와 같은 도전성 패턴을 포함하는 반도체 소자는 높은 전기 전도성을 갖게 된다.

Description

기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치{Method of processing a substrate and apparatus for processing the substrate performing the same}
도 1은 본 발명의 바람직한 일 실시예에 따른 기판 처리 장치를 설명하기 위한 개략적인 단면도이다.
도 2는 도1에 도시된 기판 처리 장치를 이용하여 기판 처리 방법을 설명하기 위한 개략적인 순서도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 기판 처리 장치 100 : FOUP
102 : 로드 포트 110 : 기판 이송 모듈
112 : 제1 기판 이송 챔버 114 : 제1 기판 이송 로봇
120 : 로드록 챔버 130 : 기판 가공 모듈
132 : 공정 챔버 134 : 제2 기판 이송 챔버
136 : 제2 기판 이송 로봇
본 발명은 기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치에 관한 것이다. 보다 상세하게는, 텅스텐을 포함하는 도전성 패턴이 형성된 기판을 처리하는 방법 및 이를 수행하기 위한 기판 처리 장치에 관한 것이다.
대량의 정보를 보다 빠르게 처리하게 위해 고집적화된 반도체 소자가 요구되되면서 반도체 소자의 디자인 룰(design rule)은 급속도로 줄어들고 있다. 이에 따라, 반도체 소자에 포함되는 배선의 간격 및 배선들 사이의 간격 등이 더욱 미세해지며, 상기 배선으로 형성되는 도전성 패턴이나 라인들의 저항이 현저하게 증가되고 있다.
그러나, 대량의 정보를 보다 빠르게 처리하기 위해서는 라인들의 전기적 저항을 줄여 동작 속도를 향상시키는 것이 매우 중요하다. 따라서, 저 저항(low resistance)을 갖는 도전 물질로서 반도체 소자의 배선을 형성하는 것이 요구되고 있다.
일반적으로, 반도체 공정의 형성되는 게이트 전극 또는 비트 라인 등과 같은 도전성 패턴은 폴리실리콘 또는 금속 실리사이드 물질로 형성해 왔다. 그러나, 상기 폴리실리콘 또는 금속 실리사이드는 저항이 비교적 높아 반도체 소자 배선으로 형성하는데 다소 무리가 있다.
따라서, 최근에는 상기 폴리실리콘 또는 금속 실리사이드 물질보다 저 저항을 가지면서, 안정적으로 공정을 수행할 수 있는 텅스텐을 사용하여 상기 도전성 패턴을 형성하는 공정이 개발되고 있다.
일반적으로, 텅스텐을 이용한 반도체 소자를 제조하는 공정은 다음과 같다. 반도체 기판 상에 텅스텐막을 형성하고, 상기 텅스텐막 상에 포토레지스트를 도포한 후, 통상의 사진 공정(lithography)에 의해 상기 텅스텐막의 일부 영역을 노출시키는 포토레지스트 패턴을 형성한다.
상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 텅스텐막을 식각하여 텅스텐막 패턴을 형성한다. 상기 텅스텐막 패턴 상에 남아있는 포토레지스트 패턴을 제거한다. 이때, 상기 포토레지스트 패턴을 제거하는 공정은 통상의 에싱(ashing) 및 스트립(strip) 공정에 의해 수행할 수 있다. 통상의 패터닝 공정을 이루고 있는 식각, 에싱 및 스트립 공정을 진행하면서 상기 텅스텐막 패턴 표면은 산화되어 얇은 텅스텐 산화막(WOx)이 형성된다.
텅스텐은 산소와 빠르게 반응하는 특성이 있어 산화되는 경향이 크므로 후속에 추가적으로 산소 분위기에서 열처리가 진행되면, 상기 텅스텐 산화막이 이상 성장하여 W18O49로 이루어진 휘스커(whisker)가 발생하며, 상기 휘스커는 반도체 소자의 저항을 증가시킨다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 도전성 패턴에 형성된 텅스텐 산화막을 제거하기 위한 기판 처리 방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 기판 처리 방법을 수행하기 위한 기판 처리 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 기판 처리 방법에 있어서, 텅스텐을 포함하는 도전성 패턴이 형성된 기판을 초고진공(Ultra High Vacuum : UHV) 상태에서 열처리하여 상기 도전성 패턴 내에 포함된 산소 성분을 제거한다.
본 발명의 일 실시예에 따르면, 상기 초고진공은 10-7 내지 10-10Torr 일 수 있으며, 상기 열처리는 200 내지 700℃ 온도 범위에서 수행될 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 기판 처리 장치는, 공정 챔버와, 상기 공정 챔버 내에 구비되며, 텅스텐을 포함하는 도전성 패턴이 형성된 기판을 지지하고 가열하기 위한 핫 플레이트와, 상기 공정 챔버에 연결되며, 상기 공정 챔버를 초고진공 상태로 형성하기 위한 진공 제공부를 포함한다.
본 발명의 다른 실시예에 따르면, 기판 처리 장치는, 텅스텐을 포함하는 도전성 패턴이 형성된 다수의 기판을 수용하기 위한 용기를 지지하는 로드 포트와, 상기 로드 포트와 상기 공정 챔버 사이에 배치되어 상기 다수의 기판들로부터 선택된 하나를 일시적으로 수용하며, 초고진공 상태가 유지되는 로드록 챔버를 더 포함할 수 있다.
상기와 같은 본 발명에 따르면, 도전성 패턴에 형성된 텅스텐 산화막을 열처리함으로써 텅스텐 및 산소로 분리하고, 상기 분리된 산소를 초고진공으로 배출하여, 상기 도전성 패턴의 저항이 낮아진다. 이로써, 이를 포함하는 반도체 소자의 동작 속도가 향상된다.
이하, 본 발명에 따른 바람직한 실시예들에 따른 기판 처리 방법과 이를 수행하기 위한 기판 처리 장치에 대해 첨부된 도면들을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 기판 처리 장치를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 기판 처리 장치(10)는 로드 포트(102)와, 기판 이송 모듈과, 기판 가공 모듈과, 로드록 챔버(120)를 포함한다.
로드 포트(Load Port, 102)는 기판 이송 모듈(110)과 연결되며, 다수의 반도체 기판을 수납하는 용기를 지지한다. 상기 용기로는 FOUP(100)이 사용될 수 있다. 상기 FOUP은 개구 통합형 포드(Front Opening Unified Pod, 100)이며, 약 300mm의 직경 갖는 반도체 기판들을 수납하고, 상기 수납된 반도체 기판들이 외부의 오염 물질에 의한 오염을 방지하기 위하여 폐쇄된 상태로 상기 반도체 기판들을 이송한다.
상기 로드 포트(102)는 상기 FOUP(100)를 지지하고, 상기 FOUP(100)의 도어를 기판 이송 모듈(110)의 제1 기판 이송 챔버(112)의 도어에 밀착시킨다. 자세하게 도시되어 있지는 않지만, 로드 포트(102)의 하부에는 FOUP(100)의 도어를 개폐하기 위한 도어 오프너가 배치되어 있고, 도어 오프너는 제1 기판 이송 챔버(112) 도어의 내측면에 연결되어 있다. 도어 오프너는 제1 기판 이송 챔버(112)의 도어와, 로드 포트(102)에 의해 제1 기판 이송 챔버(112)의 도어에 밀착된 FOUP(100)의 도어를 개방시킨다.
기판 이송 모듈(110)은 상기 로드 포트(102)와 로드록 챔버(120)를 연결하는 제1 기판 이송 챔버(112)와, 상기 제1 기판 이송 챔버(112)의 내부에 배치되며 로드 포트(102)에 지지된 FOUP(100)와 로드록 챔버(120) 사이에서 반도체 기판을 이송하기 위한 제1 기판 이송 로봇(114)을 포함한다. 상기 제1 기판 이송 챔버(112)의 내측면에서는 제1 기판 이송 로봇(114)을 수평 방향으로 이동시키기 위한 구동부가 설치되어 있고, 제1 기판 이송 로봇(114)은 구동부에 연결되어 있다. 이와는 다르게, 상기 제1 기판 이송 로봇(114)은 제1 기판 이송 챔버(112)의 저면에 배치될 수도 있다.
로드록 챔버(120)는 제1 기판 이송 챔버(112)와 이후에 설명될 제2 기판 이송 챔버(134) 사이를 연결시키며, 제1 기판 이송 챔버(112)로부터 이송된 반도체 기판을 일시적으로 수용한다. 이때, 상기 반도체 기판 상에 형성된 소정의 패턴 예컨대, 텅스텐을 포함하는 도전성 패턴이 산화되는 것을 방지하기 위하여 상기 로드록 챔버(120)를 초고진공 상태로 형성한다.
상기 로드록 챔버(120)는 상기 로드록 챔버(120)를 초고진공으로 형성하기 위하여 제1 진공 제공부와 연결되어 있다. 제1 진공 제공부는 제1 진공 펌프와, 상기 제1 진공 펌프와 로드록 챔버(120)를 연결하기 위한 제1 진공 라인과, 상기 제1 진공 라인 중에 구비되어 제1 진공 라인을 개폐하기 위한 밸브를 포함한다.
상기 제1 진공 펌프는 초고진공을 형성하기 위하여 터보분자 펌프, 저온 냉각 펌프, 크라이오 펌프 및 게터 펌프 등과 같은 고 진공 펌프가 사용될 수 있다. 이때, 상기 초고진공은 약 10-7 내지 10-10Torr 범위의 진공도이다.
기판 가공 모듈은 로드록 챔버(120)를 통해 기판 이송 모듈(110)과 연결되어 있으며, 반도체 기판을 가공하기 위한 다수의 공정 챔버(132)들과, 로드록 챔버(120)와 다수의 공정 챔버(132)들을 연결하기 위한 제2 기판 이송 챔버(134)와, 제2 기판 이송 챔버(134)의 내부에 배치되며 로드록 챔버(120)와 다수의 공정 챔버(132)들 사이에서 반도체 기판을 이송하기 위한 제2 기판 이송 로봇(136)을 포함한다.
본 실시예에서, 상기 다수의 공정 챔버(132)들은, 텅스텐을 포함하는 도전성 패턴이 형성된 반도체 기판을 약 200 내지 700℃에서 열처리하기 위한 공정 챔버(132)들일 수 있다.
상기 공정 챔버(132) 내부에는 상기 로드록 챔버(120)로부터 제2 기판 이송 로봇(136)에 의해 이송된 반도체 기판을 지지하고 가열하기 위한 핫 플레이트가 구비되며, 상기 공정 챔버(132) 일 측에는 상기 공정 챔버(132) 내부를 초고진공 상태로 유지하기 위한 제2 진공 제공부가 연결되어 있다.
상기 핫 플레이트는 상기 반도체 기판을 약 200 내지 700℃로 가열한다. 보다 바람직하게, 상기 가열 온도는 약 500℃일 수 있다. 상기 반도체 기판 상에 형성된 도전성 패턴에 대하여 열처리 공정을 수행하는 동안, 상기 도전성 패턴의 텅스텐과 산소가 분리된다.
보다 상세하게 설명하면, 상기 반도체 기판 상에 형성된 도전성 패턴은 텅스 텐을 포함한다. 이때, 상기 텅스텐은 산소와 반응성이 우수하여 도전성 패턴의 표면에 텅스텐 산화막을 형성한다. 상기 텅스텐 산화막은 상기 도전성 패턴의 저항을 증가시켜 제거되어야만 한다.
여기서, 상기 텅스텐 산화막은 고온에서 텅스텐과 산소가 분리되는 특성을 가지고 있어, 상기 텅스텐 산화막이 형성된 도전성 패턴을 고온, 약 500℃이상에 서 열처리하여 상기 산소를 텅스텐으로부터 제거한다.
이때, 상기 분리된 산소를 지속적으로 배출시키기 위하여 상기 공정 챔버(132)는 제2 진공 제공부와 연결된다.
상기 제2 진공 제공부는 제2 진공 펌프와, 제2 진공 라인과, 제2 진공 밸브를 포함한다. 이때, 상기 제1 공정 챔버(132)는 상기 로드록 챔버(120)와 제1 진공 펌프를 공동으로 사용할 수 있다.
한편, 제1 기판 이송 챔버(112)와 로드록 챔버(120)는 제1 슬릿 밸브에 의해 연결되고, 로드록 챔버(120)와 제2 기판 이송 챔버(134)는 제2 슬릿 밸브에 의해 연결되며, 제2 기판 이송 챔버(134)와 공정 챔버(132)는 제3 슬릿 밸브에 의해 연결된다.
이하, 상기와 같은 구성 요소를 갖는 기판 처리 장치를 이용하여 기판 처리 방법에 대하여 설명한다.
여기서, 상기 기판 처리 방법에 대하여 설명하기 이전에 반도체 기판에 대하여 간단하게 설명하기로 한다. 상기 반도체 기판 상에는 소정의 도전 패턴이 형성되어 있으며, 상기 도전 패턴은 텅스텐을 포함한다.
보다 상세하게 설명하면, 반도체 기판 상에 열산화 공정으로 산화막을 형성하고, 상기 산화막 상에 게이트 전극용 도전막을 형성한다. 상기 도전막은 저 저항을 가지며, 안정적으로 공정을 수행할 수 있는 텅스텐을 포함할 수 있다. 이때, 상기 도전막은 폴리실리콘막, 텅스텐 실리사이드막 및 텅스텐막을 적층한 적층 구조일 수 있다.
이어서, 상기 산화막 및 도전막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 상기 산화막 및 도전막을 식각하여 도전성 패턴으로 형성한다.
상기 포토레지스트 패턴을 통상의 에싱(ashing) 및 스트립(strip) 공정에 의해 제거한다. 이때, 식각, 에싱 및 스트립 공정을 수행하는 동안 도전막 패턴의 텅스텐이 산화되어 텅스텐 산화막(WOx)이 생성될 수 있다.
도 2는 도 1에 도시된 기판 처리 장치를 이용하여 기판 처리 방법을 설명하기 위한 개략적인 순서도이다.
도 2를 참조하면, 텅스텐 산화막이 생성된 상기 반도체 기판을 FOUP(100)에 적재하고 상기 FOUP(100)을 로드 포트(102) 상에 지지시킨다. 이어서, 상기 FOUP(100)의 도어가 오픈되고, 제1 기판 이송 챔버(112)에 구비된 제1 기판 이송 로봇(114)에 의해 상기 FOUP(100)에 적재된 반도체 기판을 로드록 챔버(120)로 이송시킨다.(S100)
이때, 상기 로드록 챔버(120)는 10-7 내지 10-10Torr 범위의 초고진공으로 형 성되어 있어, 상기 로드록 챔버(120) 내에 잔존하는 산소를 모두 제거함으로써, 상기 도전성 패턴 표면에 텅스텐 산화막이 이차적으로 형성되는 것을 방지할 수 있다.
상기 로드록 챔버(120)에 일시적으로 수용된 반도체 기판을 제2 기판 이송 챔버(134)에 구비된 제2 기판 이송 로봇(136)에 의해 공정 챔버(132)로 이동한다. 상기 공정 챔버(132) 내로 이동한 반도체 기판은 상기 공정 챔버(132) 내에 구비된 핫 플레이트 상에 지지된다.(S200)
상기 핫 플레이트 상에 지지된 반도체 기판을 약 200 내지 700℃정도로 가열되며, 약 500℃에서 텅스텐 산화막이 텅스텐 및 산소로 분리된다.
상기 가열되는 동시에, 상기 분리된 산소를 상기 공정 챔버(132)로부터 배출시키기 위하여 제2 진공 제공부가 상기 공정 챔버(132)를 약 10-7 내지 10-10Torr 초고진공 상태로 유지한다.(S300)
상기와 같이 도전성 패턴으로부터 산소를 제거함으로써 저항이 낮아져 전기 전도성을 향상되고, 상기 도전성 패턴을 갖는 반도체 소자의 동작 속도가 향상된다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 텅스텐 산화막이 형성된 도전성 패턴을 포함하는 반도체 기판을 열처리함으로써, 상기 텅스텐 산화막을 텅스텐 및 산소로 분리하고, 상기 산소를 배출하기 위하여 상기 열처리 공정 이 수행되는 공정 챔버를 초고진공 상태로 형성한다. 따라서, 상기 도전성 패턴은 저 저항을 갖게 되며, 이로써 전기 전도성이 향상된다.
또한, 상기 반도체 기판을 공정 챔버로 로딩하기 전에 일시적으로 수용되는 로드록 챔버 내부 또한 초고진공 상태로 형성하여 상기 로드록 챔버 내에 잔존하는 산소를 모두 제거함으로써 상기 도전성 패턴 표면에 부가적으로 산화되는 것을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 텅스텐을 포함하는 도전성 패턴이 형성된 기판을 초고진공(Ultra High Vacuum : UHV) 상태에서 열처리하여 상기 도전성 패턴 내에 포함된 산소 성분을 제거하는 것을 특징으로 하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 초고진공은 10-7 내지 10-10Torr 인 것을 특징으로 하는 기판 처리 방법.
  3. 제1항에 있어서, 상기 열처리는 200 내지 700℃ 온도 범위에서 수행되는 것을 특징으로 하는 기판 처리 방법.
  4. 공정 챔버;
    상기 공정 챔버 내에 구비되며, 텅스텐을 포함하는 도전성 패턴이 형성된 기판을 지지하고 가열하기 위한 핫 플레이트; 및
    상기 공정 챔버에 연결되며, 상기 공정 챔버를 초고진공 상태로 형성하기 위한 진공 제공부를 포함하는 기판 처리 장치.
  5. 제4항에 있어서, 텅스텐을 포함하는 도전성 패턴이 형성된 다수의 기판을 수 용하기 위한 용기를 지지하는 로드 포트; 및
    상기 로드 포트와 상기 공정 챔버 사이에 배치되어 상기 다수의 기판들로부터 선택된 하나를 일시적으로 수용하며, 초고진공 상태가 유지되는 로드록 챔버를 더 포함하는 것을 특징으로 하는 기판 처리 장치.
KR1020050072446A 2005-08-08 2005-08-08 기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치 KR20070017829A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050072446A KR20070017829A (ko) 2005-08-08 2005-08-08 기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072446A KR20070017829A (ko) 2005-08-08 2005-08-08 기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치

Publications (1)

Publication Number Publication Date
KR20070017829A true KR20070017829A (ko) 2007-02-13

Family

ID=43651466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072446A KR20070017829A (ko) 2005-08-08 2005-08-08 기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치

Country Status (1)

Country Link
KR (1) KR20070017829A (ko)

Similar Documents

Publication Publication Date Title
US6461801B1 (en) Rapid heating and cooling of workpiece chucks
US4985372A (en) Method of forming conductive layer including removal of native oxide
TWI385721B (zh) Etching method and etching device
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
JP2001196363A (ja) 基板を加熱及び冷却する方法及び装置
KR102637397B1 (ko) 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
JP2010161350A (ja) 基板処理方法
TW201905229A (zh) 利用聚合物結構去活化製程的選擇性沉積製程
TW201303999A (zh) 電漿處理方法及元件分離方法
JP2004235456A (ja) 成膜装置、成膜方法および半導体装置の製造方法
JP2003234402A (ja) 半導体製造方法及び半導体製造装置
JPH09310173A (ja) スパッタリング後の基板の取り扱い方法及びスパッタリング装置
US20070049020A1 (en) Method and apparatus for reducing tensile stress in a deposited layer
KR20070017829A (ko) 기판 처리 방법 및 이를 수행하기 위한 기판 처리 장치
JP6092676B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
TW202230511A (zh) 基板處理方法及基板處理裝置
CN111430266B (zh) 基板处理方法及基板处理装置
JP4083306B2 (ja) プラズマ処理後におけるリンス方法
US10504741B2 (en) Semiconductor manufacturing method and plasma processing apparatus
JP2003035962A (ja) 基板処理方法およびそのシステム
KR20060136250A (ko) 반도체소자 제조설비의 기판 이송장치
KR20070000280A (ko) 반도체소자 제조설비의 기판 이송장치
US20080069952A1 (en) Method for cleaning a surface of a semiconductor substrate
KR20080102681A (ko) 실리사이드 형성 방법, 이 방법의 실시에 적합한 박막 형성장치 및 이 장치를 이용한 박막 형성 방법
JP2022129872A (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination