KR20200066359A - 다이의 실장에 사용되는 기어오름 방지용의 ｐｔｆｅ 시트 및 다이의 실장 방법 - Google Patents

다이의 실장에 사용되는 기어오름 방지용의 ｐｔｆｅ 시트 및 다이의 실장 방법 Download PDF

Info

Publication number
KR20200066359A
KR20200066359A KR1020207013885A KR20207013885A KR20200066359A KR 20200066359 A KR20200066359 A KR 20200066359A KR 1020207013885 A KR1020207013885 A KR 1020207013885A KR 20207013885 A KR20207013885 A KR 20207013885A KR 20200066359 A KR20200066359 A KR 20200066359A
Authority
KR
South Korea
Prior art keywords
die
sheet
tool
bump
ptfe
Prior art date
Application number
KR1020207013885A
Other languages
English (en)
Other versions
KR102363090B1 (ko
Inventor
오사무 와타나베
토모노리 나카무라
요시히토 하기와라
유지 카나이
Original Assignee
가부시키가이샤 신가와
주식회사 발카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와, 주식회사 발카 filed Critical 가부시키가이샤 신가와
Publication of KR20200066359A publication Critical patent/KR20200066359A/ko
Application granted granted Critical
Publication of KR102363090B1 publication Critical patent/KR102363090B1/ko

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D01—NATURAL OR MAN-MADE THREADS OR FIBRES; SPINNING
    • D01F—CHEMICAL FEATURES IN THE MANUFACTURE OF ARTIFICIAL FILAMENTS, THREADS, FIBRES, BRISTLES OR RIBBONS; APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OF CARBON FILAMENTS
    • D01F6/00—Monocomponent artificial filaments or the like of synthetic polymers; Manufacture thereof
    • D01F6/02—Monocomponent artificial filaments or the like of synthetic polymers; Manufacture thereof from homopolymers obtained by reactions only involving carbon-to-carbon unsaturated bonds
    • D01F6/08—Monocomponent artificial filaments or the like of synthetic polymers; Manufacture thereof from homopolymers obtained by reactions only involving carbon-to-carbon unsaturated bonds from polymers of halogenated hydrocarbons
    • D01F6/12—Monocomponent artificial filaments or the like of synthetic polymers; Manufacture thereof from homopolymers obtained by reactions only involving carbon-to-carbon unsaturated bonds from polymers of halogenated hydrocarbons from polymers of fluorinated hydrocarbons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/7532—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Textile Engineering (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

직경이 1㎛ 이하의 PTFE 섬유가 방사된 PTFE 시트(44)로서, PTFE 시트는 걸리값이 1~3의 범위, 300℃로 가열되었을 때의 시트 권취 방향과 직교하는 방향의 수축률이 10% 이하이며, 다이(100)를 피실장체(110)에 실장할 때 다이(100)를 가열하는 툴(22)과 상기 다이(100)와의 사이에 끼워져 툴(22)에 의해 다이(100)를 흡착 가능하게 함과 아울러, 다이(100)를 피실장체(110)에 고정하는 접착 부재(114)가 툴(22)의 흡착면(24) 또는 다이(100)에 부착되는 것을 억제한다. 이것에 의하면, 진공 흡착의 안정화 및 메인터넌스성의 개선을 도모할 수 있는 PTFE 시트 및 다이의 실장 방법을 제공한다.

Description

다이의 실장에 사용되는 기어오름 방지용의 ＰＴＦＥ 시트 및 다이의 실장 방법
본 발명은 다이의 실장에 사용되는 기어오름 방지용의 PTFE 시트 및 다이의 실장 방법에 관한 것이다.
다이싱에 의해 개편화(個片化)된 복수의 다이를 진공 흡착에 의해 픽업하는 기술이 알려져 있다(특허문헌 1~3 참조). 예를 들면 특허문헌 2에서는, 단자 상에 범프가 설치된 베어 칩을, 이 단자 및 범프를 포함하는 베어 칩의 회로기능면과는 반대의 면측에 있어서 진공 흡착하는 것이 개시되어 있다. 툴에 진공 흡착된 베어 칩은 회로기능면을 기판에 대향시킨 방향으로, 접착제가 도포된 기판 상에 탑재된다. 특허문헌 2의 발명에서는, 진공 흡착이나 툴의 가압 등에 의해 기판 상의 접착제가 베어 칩의 측면으로부터 상방으로 기어오르는 것을 방지하기 위해서, 툴의 흡착면과 베어 칩 사이에 시트를 개재시키는 구성을 채용하고, 이것에 의해, 접착제의 기어오름을 억제하고, 툴에 접착제가 부착되는 것을 방지하고 있다. 또한 특허문헌 3에는, 투기성을 가지는 다공질 테이프를 개재시켜 반도체 칩을 흡착하는 것이 기재되어 있다.
일본 특개 2006-66625호 공보 일본 특허 제5669137호 공보 일본 특개 평3-201458호 공보
여기서, 특허문헌 2의 발명은, 베어 칩을 회로기능면에 있어서 진공 흡착하는 것을 전제로 한 것이며, 범프 전극이 형성된 범프 형성면측에 있어서 진공 흡착하는 것은 전혀 고려되어 있지 않다. 이 점에서 범프 형성면에는 범프 전극에 의해 요철이 설치되어 있기 때문에, 다이를 툴에 진공 흡착시키는 경우, 범프 전극의 돌기 높이에 의해 툴 흡착면과 다이 사이에 공극이 생길 수 있다. 이 때문에, 다이를 진공 흡착한 경우, 에어의 리크가 발생하고, 진공 레벨이 저하됨으로써, 툴의 흡착성이 악화하는 경우가 있었다.
또 다이를 접착 재료를 개재시켜 기판에 실장하는 경우, 접착 재료로부터 흄 가스가 생기고, 이 흄 가스가 범프 전극의 돌기 높이에 의해 생긴 공극으로부터 유입하여, 툴 등이 오염되는 경우가 있었다. 이 때문에, 툴 등을 빈번히 세정할 필요가 생겨, 메인터넌스성이 악화하는 경우가 있었다.
또한, 특허문헌 3에는, 다공질 테이프의 재료로서 스폰지, 종이, 합성 고무 등을 사용하는 것이 기재되어 있는데, 이들 재료는 열에 약하여 수축, 용융, 변형하기 때문에, 툴에 의해 다이를 250℃ 이상으로 가열하여 기판에 실장하는 프로세스에는 적합하지 않다.
본 발명은 이와 같은 사정을 감안하여 이루어진 것으로, 진공 흡착의 안정화 및 메인터넌스성의 개선을 도모할 수 있는 기어오름 방지용의 시트를 제공하는 것을 목적으로 한다.
[1] 직경이 1㎛ 이하의 PTFE 섬유가 방사된 PTFE 시트로서, PTFE 시트는 걸리값이 1~3의 범위, 300℃로 가열되었을 때의 시트 권취 방향과 직교하는 방향의 수축률이 10% 이하이며, 다이를 피실장체에 실장할 때 다이를 가열하는 툴과 상기 다이와의 사이에 끼워져 툴에 의해 다이를 흡착 가능하게 함과 아울러, 다이를 피실장체에 고정하는 접착 부재가 상기 툴의 흡착면 또는 상기 다이에 부착되는 것을 억제하는 PTFE 시트.
[2] PTFE 시트는 다이의 범프 형성면에 있어서의 범프 전극의 돌기 높이 이상의 두께를 가지고, 다이의 범프 형성면을 흡착 가능하게 하는 [1]에 기재된 PTFE 시트.
[3] PTFE 시트는 범프 전극 또는 흡착면보다 부드러운 재질로 이루어지는 [1]에 기재된 PTFE 시트.
[4] 툴은 진공 흡착 툴에 의해 다이 및 접착 재료를 가열함으로써 다이를 기판의 본딩 영역에 실장하는 것으로서, PTFE 시트는 다이 또는 접착 재료를 가열할 때 발생하는 흄 가스가 진공 흡착 툴의 흡인 구멍에 침입하는 것을 억제하는 필터가 되는 [1] 내지 [4] 중 어느 한 항에 기재된 PTFE 시트.
[5] 복수의 범프 전극이 형성된 범프 형성면을 가지는 다이를 준비하는 공정과, 직경이 1㎛ 이하의 PTFE 섬유가 방사되고, 걸리값이 1~3의 범위이며, 300℃로 가열되었을 때의 시트 권취 방향과 직교하는 방향의 수축률이 10% 이하인 PTFE 시트를 준비하는 공정과, 흡착면을 가지는 진공 흡착 툴을, 흡착면이 범프 형성면에 대향하는 방향으로, 다이의 상방에 배치하는 공정과, 흡착면과 범프 형성면 사이에 PTFE 시트를 끼워, 진공 흡착 툴에 의해 다이를 흡착하는 공정과, 진공 흡착 툴에 의해 흡착한 다이를 기판의 본딩 영역에 접착 재료를 개재시켜 실장하는 공정를 포함하고, PTFE 시트는 범프 형성면에 있어서의 범프 전극의 돌기 높이 이상의 두께를 가지는 다이의 실장 방법.
본 발명에 의하면, 진공 흡착의 안정화 및 메인터넌스성의 개선을 도모할 수 있다.
도 1은 본 발명의 실시형태에 따른 다이의 실장 방법에 사용하는 본딩 장치를 나타낸 도면이다.
도 2는 본 발명의 실시형태에 따른 다이의 실장 방법의 플로우차트를 나타낸 도면이다.
도 3은 본 발명의 실시형태에 따른 다이의 실장 방법을 설명하기 위한 도면이며, 구체적으로는 툴을 다이의 상방에 배치한 공정을 나타낸 도면이다.
도 4는 본 발명의 실시형태에 따른 다이의 실장 방법을 설명하기 위한 도면이며, 구체적으로는 툴에 흡착한 다이를 접착 재료를 개재시켜 기판에 실장하는 공정을 나타낸 도면이다.
도 5는 본 발명의 실시형태에 따른 다이의 실장 방법을 설명하기 위한 도면이며, 구체적으로는 툴의 흡착면과 다이의 범프 형성면의 크기의 관계를 나타낸 평면도이다.
도 6은 가열 전의 시트의 외관을 나타내는 사진이며, (a)가 실시예, (b)가 비교예에 따른 각각의 시트를 나타내고 있다.
도 7은 250℃로 가열한 후의 시료의 외관을 나타내는 사진이며, (a)가 실시예, (b)가 비교예에 따른 각각의 시트를 나타내고 있다.
이하에 본 발명의 실시형태를 설명한다. 이하의 도면의 기재에 있어서, 동일 또는 유사한 구성 요소는 동일 또는 유사한 부호로 표시하고 있다. 도면은 예시이며, 각 부의 치수나 형상은 모식적인 것이며, 본원발명의 기술적 범위를 당해 실시형태에 한정하여 해석해서는 안된다. 또한 본 명세서 중에서 수치 범위에 대해서 「A~B」라고 기재한 경우, 「A 이상 B 이하」를 나타내는 것으로 한다.
[실시형태]
도 1은 본 발명의 실시형태에 따른 다이의 실장 방법에 사용하는 본딩 장치(10)의 개략을 나타낸 도면이다. 본딩 장치(10)는 다이(100)를 기판(110)의 본딩 영역에 실장하기 위한 다이 본딩 장치이다.
다이(100)는 반도체 재료로 이루어진다. 다이(100)는 주면인 표면 및 이면을 가지는 직방체상으로 형성되어 있다. 구체적으로는 다이(100)는 소정의 회로 패턴이 형성된 표면인 제1면(102a)과, 제1면(102a)과는 반대의 이면인 제2면(102b)을 가진다. 본 실시형태에서는 다이(100)의 제2면(102b)이 기판(110)에 대향하는 방향으로, 다이(100)가 기판(110)에 실장된다. 이와 같은 방향에서의 실장 양태는 일반적으로 다이 본딩이라고 불린다. 또한 다이(100)의 제1면(102a)의 상세는 후술한다.
본딩 장치(10)는 웨이퍼 스테이지(12), 중간 스테이지(14), 본딩 스테이지(16), 본딩 헤드(18), 본딩 헤드(18)에 Z축 구동 기구(20)를 개재시켜 부착된 진공 흡착 툴(22), 다이(100)의 화상 정보를 취득하는 촬상부(26, 27), 본딩 헤드(18)를 XY축 방향으로 이동시키는 XY 테이블(28), 이들 각종 구성의 동작을 제어하는 제어부(30)를 구비한다.
이하의 설명에 있어서는 XY축 방향을 다이(100)의 주면(主面)(또는 어느 하나의 스테이지의 주면)에 평행한 방향으로 하고, Z축 방향을 XY축 방향의 면에 수직인 방향으로 하여 설명한다. 또한 X축 방향 및 Y축 방향은 서로 직교한다.
웨이퍼 스테이지(12)에는 개편화(個片化)된 복수의 다이(100)로 이루어지는 웨이퍼(120)가 재치된다. 웨이퍼(120)는 소정의 회로 패턴이 형성된 표면인 제1면(122a)(다이(100)의 제1면(102a)에 상당한다.)과, 제1면(122a)과는 반대의 이면인 제2면(122b)(다이(100)의 제2면(102b)에 상당한다.)을 가진다. 웨이퍼(120)는 제2면(122b)이 웨이퍼 스테이지(12) 상의 필름에 점착됨으로써, 웨이퍼 스테이지(12) 상에 고정되어 있어도 된다. 웨이퍼 스테이지(12) 상의 다이(100)는 진공 흡착 툴(22) 및 픽업 유닛(도시하지 않음)과의 협조 동작에 의해 다이(100)가 픽업된 후, 이송 헤드(도시하지 않음)에 의해 중간 스테이지(14)로 이송된다.
중간 스테이지(14)는 다이(100)를 일시적으로 재치하기 위한 스테이지이다. 중간 스테이지는 웨이퍼 스테이지(12)와 본딩 스테이지(16) 사이에 배치되어 있다. 다이(100)는 제2면(102b)이 중간 스테이지(14)에 대향하는 방향으로 중간 스테이지(14) 상에 배치된다. 중간 스테이지(14)는 리니어 모터(도시하지 않음) 등의 구동 기구에 의해 XY축 방향으로 이동 가능하게 구성되어 있다. 다이(100)는 제2면(102b)이 중간 스테이지(14) 상의 필름에 첩착됨으로써, 중간 스테이지(14) 상에 고정되어 있어도 된다. 중간 스테이지(14) 상의 다이(100)는 진공 흡착 툴(22) 및 픽업 유닛(도시하지 않음)과의 협조 동작에 의해 다이(100)가 픽업된 후, 이송 헤드(도시하지 않음)에 의해 본딩 스테이지(16)로 이송된다.
본딩 스테이지(16)에는 기판(110)이 배치되어 있다. 기판(110)은 예를 들면 본딩 스테이지(16) 상의 필름에 첩착됨으로써, 본딩 스테이지(16) 상에 고정되어도 된다. 기판(110)은 적어도 1개의 본딩 영역을 가지고 있고, 본딩 영역에는 어느 하나의 다이(100)가 실장된다. 예를 들면 기판(110)이 복수의 본딩 영역을 가지고 있는 경우, 각 본딩 영역에 다이(100)가 실장된 후, 본딩 영역마다 기판(110)을 개편으로 함으로써, 복수의 완성품(반도체 장치)을 얻을 수 있다.
또 기판(110) 상의 각 본딩 영역에는 복수의 다이(100)가 겹쳐쌓임으로써 실장되어도 된다. 이와 같은 스택형의 반도체 장치에 있어서는 동일 본딩 영역에 적층된 2 이상의 다이(100) 모두가 어느 것이나 제1면(102a)이 기판(110)과는 반대의 방향을 향하도록 실장되어도 된다. 또는 동일 본딩 영역에 적층된 일부의 다이가 다른 다이와는 상이한 방향으로 실장되어도 된다.
기판(110)의 재질은 예를 들면 유기 재료(예를 들면 에폭시 기판이나 폴리이미드 기판), 무기 재료(예를 들면 유리 기판) 또는 그들의 복합 재료(예를 들면 유리에폭시 기판)로 구성되어 있어도 된다. 기판(110)은 소위 인터포저여도 된다. 또 기판(110)은 금속 재료(예를 들면 리드프레임재)로 구성되어 있어도 된다.
또한 본딩 스테이지(16)는 가이드 레일(도시하지 않음) 등의 구동 기구에 의해, 기판(110)을 X축 방향으로 이동 가능하게 구성되어 있다. 또 본딩 스테이지(16)는 기판(110)을 가열하기 위한 가열 수단을 구비하고 있다.
본딩 헤드(18)에는 Z축 구동 기구(20)를 개재시켜 진공 흡착 툴(22)이 부착되고, 또한 진공 흡착 툴(22)로부터 소정 거리 떨어진 위치에 촬상부(26)가 부착되어 있다. 바꾸어 말하면, 도 1에 나타내는 예에서는, 진공 흡착 툴(22) 및 촬상부(26)는 본딩 헤드(18)에 고정되어 있고, 본딩 헤드(18)가 XY 테이블(28)에 의해 이동함으로써, 진공 흡착 툴(22) 및 촬상부(26)가 함께 XY축 방향으로 이동한다. 또 촬상부(26)와 반대측에는 촬상부(27)가 설치되어 있어도 된다. 촬상부(26)는 다이(100)의 제1면(102a)을 촬상 가능하며, 촬상부(27)는 다이(100)의 제2면(102b)을 촬상 가능해도 된다. 또한 촬상부(26)는 본딩 헤드(18)에 고정되어 있지 않아도 되고, 진공 흡착 툴(22)과는 별개로 이동 가능해도 된다.
진공 흡착 툴(22)은 다이(100)를 진공 흡착하는 흡착면(24)을 가진다. 진공 흡착 툴(22)은 다이(100)를 소정 위치로 이송하기 위해서 흡착 유지하고, 또한 다이(100)를 기판(110)에 실장하기 위해서 가압하기 위한 것이다. 또한 진공 흡착 툴(22)의 상세는 후술한다.
제어부(30)는 본딩 장치(10)에 의한 본딩을 위한 필요한 처리를 제어하는 것이다. 제어부(30)는 진공 흡착 툴(22)의 XYZ축 구동, θ축 구동(Z축 둘레의 회전) 및 틸트 구동(경사 방향)을 포함하는 진공 흡착 툴(22)의 위치 제어, 진공화의 온 또는 오프 제어, 다이(100)를 기판(110)에 실장할 때의 하중 제어, 기판(110)의 가열 제어 등을 행한다. 제어부(30)는 본딩 헤드(18), 진공 흡착 툴(22) 및 촬상부(26) 등의 각 구성과의 사이에서 신호의 송수신이 가능하도록 접속되어, 이것에 의해 이들의 동작을 제어한다.
제어부(30)에는 제어 정보를 입력하기 위한 조작부(32)와, 제어 정보를 출력하기 위한 표시부(34)가 접속되어 있다. 이것에 의해 작업자가 표시부(34)에 의해 화면을 인식하면서 조작부(32)에 의해 필요한 제어 정보를 입력할 수 있도록 되어 있다.
제어부(30)는 CPU 및 메모리 등을 구비하는 컴퓨터 장치이며, 메모리에는 미리 본딩에 필요한 처리를 행하기 위한 본딩 프로그램 등이 저장된다. 제어부(30)는 후술하는 본 실시형태에 따른 다이의 실장 방법에 관련한 각 공정을 실행 가능하게 구성되어 있다(예를 들면 각 동작을 컴퓨터에 실행시키기 위한 프로그램을 구비한다).
이어서 도 2~도 5를 참조하면서, 본 실시형태에 따른 다이의 실장 방법을 설명한다. 본 실시형태에 따른 다이의 실장 방법은 도 1에 나타내는 본딩 장치(10)를 사용하여 행할 수 있다.
여기서, 도 2는 본 실시형태에 따른 다이의 실장 방법을 설명하기 위한 플로우차트이다. 도 3은 툴을 다이의 상방에 배치한 공정을 나타내는 도면이며, 도 4는 툴에 흡착된 다이를 접착 재료를 개재시켜 기판에 실장하는 공정을 나타낸 도면이다. 또 도 5는 툴의 흡착면과 다이의 범프 형성면의 크기의 관계를 나타낸 평면도이다.
우선, 웨이퍼 스테이지(12) 상에 개편으로 되어 있는 복수의 다이(100)를 준비한다(S10). 구체적으로는 도 1에 나타낸 바와 같이, 웨이퍼 스테이지(12) 상에 필름에 첩착된 복수의 다이(100)로 이루어지는 웨이퍼(120)를 준비한다. 웨이퍼(120)는 복수의 다이(100)의 각각이 제1면(102a)이 상방을 향함과 아울러 제2면(102b)이 웨이퍼 스테이지(12)에 대향하는 방향으로, 웨이퍼 스테이지(12) 상에 배치된다.
이어서 다이(100)를 중간 스테이지(14)로 이송한다(S11). 구체적으로는, 웨이퍼 스테이지(12) 상의 복수의 다이(100)를 하나씩 중간 스테이지(14)로 이송한다. 이미 설명한 바와 같이, 다이(100)의 이송은 진공 흡착 툴(22)에 의해 행해도 된다.
이어서 중간 스테이지(14)의 다이(100)의 상방에 진공 흡착 툴(22)을 배치한다(S12). 여기서, 진공 흡착 툴(22) 및 다이(100)의 상세에 대해서 더욱 설명한다.
진공 흡착 툴(22)은 다이(100)의 제1면(102a)에 대향하는 흡착면(24)을 가진다. 또 흡착면(24)에는 진공화하기 위한 적어도 1개의 흡인 구멍(25)이 설치되어 있다. 흡인 구멍(25)은 흡착면(24)에 있어서의 XY 평면시(平面視)의 중앙에 설치되어 있어도 된다.
다이(100)는 도 3에 나타내는 바와 같이 제2면(102b)이 중간 스테이지(14) 상의 필름(도시를 생략한다.)에 첩착(貼着)됨으로써, 중간 스테이지(14) 상에 고정되어 있다. 다이(100)의 제1면(102a)에는 복수의 전극 패드(104)와, 복수의 전극 패드(104) 상에 설치된 복수의 범프 전극(106)과, 복수의 범프 전극(106)의 주위에 설치된 보호막(108)이 설치되어 있다. 전극 패드(104)는 제1면(102a)에 형성된 회로 패턴과 전기적으로 접속된 단자이다. 또 전극 패드(104)의 외주단부에는 보호막(108)에 의해 피복되어 있고, 이것에 의해 노출된 전극 패드(104)의 중앙부가 범프 전극(106)과의 접속부로 되어 있다.
도 4에 나타내는 바와 같이, 범프 전극(106)은 제1면(102a)에 있어서의 보호막(108)의 상면보다 돌출기립된 높이(H)를 가지고 있다. 범프 전극(106)의 높이(H)는 범프 전극(106)의 정점과 보호막(108)의 상면 사이의 거리이다.
전극 패드(104) 및 범프 전극(106)의 재질은 한정되는 것은 아니지만, 예를 들면 전극 패드(104)는 알루미늄 또는 구리 등이어도 되고, 또 범프 전극(106)은 금 등이어도 된다.
도 3에 나타내는 예에서는, 이와 같은 다이(100)의 제1면(102a)과, 진공 흡착 툴(22)의 흡착면(24) 사이에 다공질 시트(44)를 배치한다. 예를 들면 중간 스테이지(14)의 상방에, 다공질 시트(44)가 장착된 한 쌍의 릴(40, 42)을 배치함으로써, 다이(100)와 진공 흡착 툴(22) 사이에 다공질 시트(44)를 배치할 수 있다. 한 쌍의 릴(40, 42)은 공급 릴(40) 및 권취 릴(42)로 이루어진다. 공급 릴(40)로부터 공급한 다공질 시트(44)의 일부를 권취 릴(42)로 반송함으로써, 다이(100)의 제1면(102a)과 진공 흡착 툴(22)의 흡착면(24) 사이에, 다공질 시트(44)의 일부의 영역을 차례로 보낼 수 있다.
도 3에 나타내는 예에서는, 다공질 시트(44)는 릴(40, 42)이 늘어서는 X축 방향으로 권취 방향, Y축 방향으로 폭 방향 및 Z축 방향으로 두께 방향을 가진다. 다공질 시트(44)는 진공 흡착 툴(22)의 흡착면(24)에 대향하는 제1면(44a)과, 다이(100)의 제1면(102a)에 대향하는 제2면(44b)을 가지고, 제1면(44a)과 제2면(44b) 사이의 거리가 다공질 시트(44)의 두께이다. 도 3에 나타내는 바와 같이, 다공질 시트(44)는 두께(T1)를 가지고 있다. 두께(T1)와 범프 전극(106)의 높이(H)는 T1≥H의 관계를 가지고 있다. 이 경우, 다공질 시트(44)의 두께(T1)는 바람직하게는 범프 전극(106)의 높이(H)의 1~5배이지만, 히터로부터의 열전도를 저해하지 않는 범위의 두께의 다공질 시트(44)를 사용할 수 있다.
다공질 시트(44)의 폭 방향의 길이는 다이(100)의 제1면(102a)의 Y축 방향의 폭보다 크고, 또 진공 흡착 툴(22)의 Y축 방향의 폭보다 크게 되어 있다. 이것에 의해, 다이(100)의 제1면(102a)과 진공 흡착 툴(22)의 흡착면(24) 사이에 확실하게 다공질 시트(44)를 개재시킬 수 있다.
다공질 시트(44)는 제1면(44a)과 제2면(44b) 사이를 통기하기 위한 복수의 구멍을 가진다. 다공질 시트(44)의 걸리값은 칩을 흡착하기 위해서 값이 작은 편이 좋고, 예를 들면 1~3(s/100cc/in2)의 범위를 가지는 것이 바람직하다.
다공질 시트(44)는 다이(100)를 기판(110)에 실장할 때 제1면(102a)에 의한 범프 전극(106)의 돌기 높이를 적어도 부분적으로 흡수하기 위해서, 범프 전극(106) 및 흡착면(24)의 어느 것과 비교해도 부드러운 재질로 이루어진다. 예를 들면 다공질 시트(44)의 압축응력은 0.12MPa이며, 범프 전극에 사용되는 구리의 압축응력 110GPa, 금의 압축응력 80GPa보다 작다. 그 때문에 다공질 시트(44)는 구리나 금 등의 범프 전극으로서 사용되는 금속보다 변형하기 쉽다. 또한 다공질 시트(44)의 압축응력은 다공질 시트(44)를 소정의 하중에 의해 압압하고, 하중과 뒤틀림량과의 기울기로부터 산출했다.
다공질 시트(44)는 PTFE 나노 파이버가 방사된 방사 시트이다. 이 다공질 시트(44)는 약1~2㎛의 공경을 가지고, 약50㎛의 두께를 가지며, 걸리값이 1~2(s/100cc/in2)를 가지는 것을 사용해도 된다. PTFE 나노 파이버는 두꺼움에도 불구하고 걸리값을 작게 할(통기성을 향상시킬) 수 있다. 또 PTFE 나노 파이버를 사용한 다공질 시트(44)는 260℃~300℃로 가열해도 열수축을 작게 할 수 있고, 또한 시트가 컬하는 등의 시트의 변형을 억제할 수 있다.
다공질 시트(44)는 권취 방향(X방향)과 직교하는 폭 방향(Y방향)으로 250℃에서 0%, 300℃에서 0%~0.5%, 350℃에서 5%~9%의 수축률을 가지고, 권취 방향으로 250℃에서 4.2%~5.7%, 300℃에서 4.7%~0.5%, 350℃에서 12.4%~14.0%의 수축률을 가진다. 이에 대해, PTFE를 저온에서 연신한 후, 융점 이하의 열을 인가하여 형상을 고정화한 연신 시트는 폭 방향으로 250℃에서 29.9%~31.9%, 300℃에서 35.0%~38.0%, 350℃에서 48.7%~53.3%의 수축률을 가지고, 시트 권취 방향으로 250℃에서 30%~42%, 300℃에서 36%~47%, 350℃에서 50%~55%의 수축률을 가진다. 즉, 다공질 시트(44)는 연신 시트와 비교하여, 폭 방향에서 약 1/5의 수축률이며, 시트 권취 방향에서 약 1/4의 수축률이다.
또한 본 실시형태와 같이 롤에 감긴 다공질 시트(44)는 권취 방향으로 길기 때문에, 이 방향으로 수축했다고 해도 후술하는 접착 재료의 기어오름을 억제하는 효과에 영향을 끼치지 않는다.
본 실시형태에서 설명하는 반도체 장치의 제조 프로세스에서는 진공 흡착 툴(22)에 내장된 히터에 의해 다이(100) 및 접착 재료(114)를 250℃~300℃까지 가열한다. 이 때, 히터 및 진공 흡착 툴(22)은 다이(100)를 가열하는 목표 온도보다 높은 300℃~350℃정도까지 가열되고, 다공질 시트(44)도 300℃~350℃의 열에 노출된다.
다공질 시트(44)는 도 4에 나타내는 바와 같이 기판(110)에 다이(100)를 실장할 때, 액체의 접착 재료(114) 또는 열에 의해 용융한 필름상의 접착 재료(114)가 진공 흡착 툴(22)의 흡착면(24) 또는 다이(100)의 상면에 기어올라 부착되는 것을 억제하기 위해서 사용된다. 다이(100)에 접착 재료(114)가 부착된 경우에는 전극의 접합 불량 등을 야기한다. 또한, 흡착면(24)에 접착 재료(114)가 부착된 경우에는 이것에 부착된 접착 재료(114)가 다이(100)에 전사되어 마찬가지로 불량을 야기한다.
다이(100)는 기판(110) 상에 한정되지 않고, 이미 기판(110) 상에 실장된 다른 다이(100) 상에 적층되는 일도 있다. 이 경우, 다공질 시트(44)는 기판(110) 상의 접착 재료(114) 또는 다이(100)끼리를 접착하는 접착 재료(114)가 흡착면(24) 또는 다이(100)에 부착되는 것을 억제한다.
다공질 시트(44)에 의해 흡착면(24) 및 다이(100)로의 접착 재료(114)의 부착을 억제하기 위해서는 흡착면(24) 및 다이(100)의 전체를 덮을 필요가 있다. 그러나, 다공질 시트(44)에는 300℃정도의 열이 인가되기 때문에 수축률이 큰 재료를 사용한 경우에는 흡착면(24) 또는 다이(100)의 일부가 노출되어 접착 재료(114)가 이들의 표면에 부착되는 것이 예측된다.
또 다공질 시트(44)에 컬 등의 변형이 생기는 재료를 사용한 경우에는, 다공질 시트(44)가 흡착면(24)에 접촉했을 때, 다이(100)를 실장할 때 등에 다공질 시트(44)가 감겨 흡착면(24) 또는 다이(100)의 일부가 노출되고, 접착 재료(114)가 이들의 표면에 부착되는 것이 예측된다. 또한, 접착 재료(114)가 부착된 다공질 시트(44)가 변형함으로써, 예기치 않은 개소에 접착 재료(114)가 부착되어 다이(100)의 불량을 야기하는 것도 생각된다.
도 2의 플로우차트로 되돌아가, 이어서 진공 흡착 툴(22)의 흡착면(24)과 다이(100)의 제1면(102a)(범프 형성면) 사이에 다공질 시트(44)를 끼워, 진공 흡착 툴(22)에 의해 다이(100)를 흡착한다(S13). 구체적으로는, 도 3에 있어서, 진공 흡착 툴(22)을 하강시켜, 그 흡착면(24)과 다이(100)의 제1면(102a) 사이에 다공질 시트(44)를 끼운 상태에서, 진공 흡착 툴(22)의 흡인 구멍(25)으로부터 진공화한다. 이렇게 하여, 진공 흡착 툴(22)의 흡착면(24)에 다공질 시트(44) 넘어 다이(100)를 흡착할 수 있다. 그 후, 진공 흡착 툴(22)을 다공질 시트(44)와 함께 본딩 스테이지(16)로 이송시킨다. 이렇게 하여, 다이(100)를 기판(110)의 본딩 영역 상으로 이송시킨다.
이어서 다이(100)를 기판(110)의 본딩 영역에 접착 재료(114)를 개재시켜 실장한다(S14). 구체적으로는 미리 기판(110)의 본딩 영역 상에 접착 재료(114)를 설치해두고, 진공 흡착 툴(22)을 하강시킴으로써, 도 4에 나타내는 바와 같이 진공 흡착 툴(22)에 의해 다공질 시트(44) 넘어 다이(100)의 제1면(102a)을 가압한다. 이 때 다이(100) 및 접착 재료(114)를 가열한다. 이것에 의해, 접착 재료(114)를 가열 용융시키고 그 후 경화시킨다. 이렇게 하여, 도 4에 나타내는 바와 같이 흡착면(24)과 제1면(102a) 사이에 다공질 시트(44)를 끼운 상태에서, 다이(100)를 접착 재료(114)를 개재시켜 기판(110)의 본딩 영역에 실장한다.
접착 재료(114)는 상온에서 시트상으로 구성된 것을 사용해도 되고, 또는 상온에서 페이스트상으로 구성되는 것을 사용해도 된다. 접착 재료(114)는 예를 들면 열경화성 수지여도 된다. 이 경우, 접착 재료(114)를 가열함으로써 용융 및 경화시킬 수 있다.
가압시에 있어서의 다공질 시트(44)의 두께(T2)(T2≤T1)는 범프 전극(106)의 돌기 높이(H)에 대하여 T2≥H의 관계를 가지는 것이 바람직하다.
이것에 의하면, 다이(100)를 기판(110)의 본딩 영역에 실장할 때, 진공 흡착 툴(22)의 흡착면(24)과 다이(100)의 제1면(102a) 사이의 공극에 다공질 시트(44)를 설치할 수 있다. 이것에 의해, 공극으로부터 에어가 리크하는 것을 방지할 수 있기 때문에, 흡인 구멍(25)으로부터의 흡인에 의한 다이(100)의 흡착력을 유지할 수 있다. 또한 공극을 통과하는 에어를 막을 수 있기 때문에, 균일하게 가열할 수 있다.
또 이 공극에 다공질 시트(44)를 설치함으로써, 다이(100) 또는 접착 재료(114)를 가열할 때 생기는 흄 가스가 진공 흡착 툴(22)의 흡착면(24)에 부착되거나, 흡인 구멍(25)에 침입하거나 하는 것을 억제할 수 있다. 따라서, 진공 흡착 툴(22)의 흡착면(24)이나 흡인 구멍(25) 등이 오염되는 것을 억제할 수 있고, 메인터넌스성의 향상을 도모할 수 있다.
여기서, 도 5에 나타내는 바와 같이, 진공 흡착 툴(22)의 흡착면(24)은 다이(100)의 제1면(102a)보다 큰 사이즈를 가지고 있어도 된다. 구체적으로는 진공 흡착 툴(22)의 X축 방향의 폭(WX) 및 Y축 방향의 폭(WY), 및 다이(100)의 X축 방향의 폭(DX) 및 Y축 방향의 폭(DY)은 WX≥DX 또한 WY≥DY여도 된다.
이것에 의하면, 흡착면(24)에 의해 다이(100)를 확실하게 가압할 수 있음과 아울러, 다이(100)의 제1면(102a)에 대한 가압력을 균일화할 수 있다. 또한 본 실시형태에서는 흡착면(24)과 제1면(102a) 사이에 다공질 시트(44)가 개재되어 있으므로, 다이(100)를 접착 재료(114)를 개재시켜 기판(110)에 실장할 때, 다이(100)의 측면에 있어서 기어오르는 접착 재료(114)를 다공질 시트(44)로 막을 수 있다. 따라서, 접착 재료(114)가 진공 흡착 툴(22)의 흡착면(24)에 부착되는 것을 방지할 수 있다.
또 도 4에 나타내는 바와 같이, 진공 흡착 툴(22)의 X축 방향의 폭(WX) 중, 진공 흡착 툴(22)의 흡인 구멍(25)의 폭(W1) 및 그 양단의 폭(W2)으로 한 경우, W1 <W2여도 된다. 또 진공 흡착 툴(22)의 폭(W2)과, 가압시에 있어서의 다공질 시트(44)의 두께(T2)는 T2>W2(또는 T1>W2)여도 된다.
이것에 의하면, 진공 흡착 툴(22)의 단부로부터 흡인 구멍(25)까지의 거리가 다공질 시트(44)의 두께보다 작기 때문에, 다공질 시트(44)를 범프 전극(106)의 돌기 높이(H) 이상으로 했다고 해도, 진공 흡착 툴(22)의 흡인력이 손상되는 것을 방지할 수 있다.
본 발명은 상기 실시형태에 한정되지 않고 다양하게 변형하여 적용하는 것이 가능하다. 예를 들면 상기 구성에 있어서 중간 스테이지(14)를 생략하고, 웨이퍼 스테이지(12)로부터 진공 흡착 툴(22)에 의해 다공질 시트(44)를 끼운 상태에서 픽업한 다이(100)를 본딩 스테이지(16)로 반송해도 된다.
또 상기 실시형태에서는 한 쌍의 릴(40, 42)에 장착한 다공질 시트(44)를 사용했지만, 다공질 시트(44)를 미리 복수장의 개편상의 시트를 준비해두고, 이 개편상의 시트를 진공 흡착 툴(22)의 흡착면(24)과 다이(100)의 제1면(102a) 사이에 개재시켜도 된다.
[실시예]
이어서 본 발명의 실시예에 대해 설명한다. 도 6은 가열 전의 시트의 외관을 나타내는 사진이며, (a)가 실시예, (b)가 비교예에 따른 각각의 시트를 나타내고 있다. 도 7은 250℃로 가열한 후의 시료의 외관을 나타내는 사진이며, (a)가 실시예, (b)가 비교예에 따른 각각의 시트를 나타내고 있다. 표 1은 본 발명의 실시예에 따른 PTFE 나노 파이버 시트, 비교예에 따른 PTFE 연신 시트의 각각의 수축률을 측정한 결과를 나타내고 있다.
본 실시예에서 사용한 PTFE 나노 파이버 시트는 일렉트로스피닝법에 의해 섬유화한 PTFE 재료를 시트상으로 성형한 후, 이것을 가열함으로써 PTFE 나노 파이버 시트를 얻었다.
(측정 방법)
실시예에 따른 PTFE 나노 파이버 시트, 비교예에 따른 PTFE 연신 시트에 대해서, 250℃, 300℃, 350℃의 각 온도에서 각각 2개의 시트의 수축률을 측정했다. 각 시트의 수축률은 도 6에 나타내는 바와 같이 카올린(건조 도토)을 깐 금속 배트에 각 시트를 배치하고, 각 시트를 전기로에 의해 250℃, 300℃, 350℃, 10분간의 조건으로 가열했다.
가열 후, 냉각된 각 시트의 치수 변화를 재는 것에 의해 각각의 시트의 수축률을 산출했다. 실시예에 따른 시트의 치수 변화는 시트를 가로세로 120mm로 잘라내어 100mm 폭으로 4개의 측정점을 부여하고, 시트의 측정점의 간격을 가열 전 및 가열 냉각 후에 측정하여, 그 차분으로부터 산출했다. 또한 표 1에 있어서 거리 A, C는 시트의 폭 방향을 따라, 거리 B, D는 시트의 권취 방향을 따라 계측했다. 또 비교예에 따른 연신 시트는 측정점간의 거리 측정이 불가능했기 때문에, 가열 전후의 외형 치수의 차분에 기초하여 수축률을 산출했다.
(측정 결과)
각 온도에 있어서의 실시예, 비교예의 수축률을 측정한 결과, 표 1에 나타내는 결과가 얻어졌다. 즉, 실시예에 따른 나노 파이버 시트는 폭 방향의 수축률이 비교예에 따른 연신 시트의 폭 방향의 수축률보다 250℃, 300℃, 350℃의 각 온도에 있어서 약 1/5~1/10로 대폭 작은 것을 알 수 있다. 또 실시예는 권취 방향의 수축률에 대해서도, 비교예의 수축률보다 250℃, 300℃, 350℃의 각 온도에 있어서 약 1/3~1/4로 대폭 작다. 또한 도 6, 도 7에 나타내는 바와 같이 시트의 외관에 대해서도, 비교예의 연신 시트가 실시예의 나노 파이버 시트보다 크게 수축하고 있는 것을 알 수 있다.
비교예에 따른 연신 시트에는 제조시에 저온하에서 PTFE 재료를 연신시킨 후에 가열되어 작성되기 때문에, 연신에 의한 압축 방향의 잔류응력이 생기고 있다. 그 때문에 연신 시트는 다이를 실장할 때 재가열되면, 압축 방향의 잔류응력이 해방되기 때문에 크게 수축한다.
이에 대해, 실시예에 따른 나노 파이버 시트는 섬유 직경이 1㎛를 밑도는 PTFE 섬유를 방사하여 작성되기 때문에, 시트를 연신하지 않아 특히 폭 방향의 잔류응력을 작게 할 수 있다. 또한 나노 파이버 시트는 10%정도의 수축률을 나타내고 있는데, 이것은 제조시에 나노 파이버 시트를 PTFE의 융점 이상으로 가열할 때 발생하고, PTFE의 수지 특성에 따른 것이라고 생각된다.
또한 다이와 흡착 툴 사이에 실시예, 비교예에 따른 시트를 각각 끼워, 흡착 툴이 다이를 흡착하기 전과 후에서 변화하는 진공압력의 차압을 측정했다. 진공압력은 흡착 툴의 흡착 구멍의 하류측에 배치된 도시하지 않는 압력계에 의해 계측된다. 계측한 결과, 차압은 실시예에 따른 나노 파이버 시트를 사용한 경우에서 7.0kPa이며, 비교예에 따른 연신 시트를 사용한 경우에서 4.2KPa였다.
또한 진공압력의 차압을 계측했을 때 사용한 각 시트의 두께는 실시예가 56㎛, 비교예가 25㎛였다. 즉, 실시예에 따른 나노 파이버 시트는 비교예에 따른 연신 시트보다 약2배 두꺼움에도 불구하고 차압이 크다. 즉, 실시예에 따른 나노 파이버 시트는 비교예에 따른 연신 시트보다 압력손실이 작기 때문에 다이(100)의 범프 형성면을 효과적이며 또한 확실하게 흡착할 수 있다. 또 실시예에 따른 나노 파이버 시트는 압력손실이 작기 때문에, 보다 두꺼운 나노 파이버 시트를 적용해도 다이(100)의 범프 형성면을 흡착할 수 있다.
이상으로부터, 실시예에 따른 나노 파이버 시트는 널리 사용되고 있는 연신PTFE 시트보다 수축률이 크게 저감되어 있다. 실시형태에 기재한 바와 같이, 접착 재료의 기어오름에 의한 부착을 억제할 목적으로 이들 시트를 사용하는 경우에는, 수축률을 고려하여 충분한 크기의 시트 및 이것을 반송하는 기기를 배치할 필요가 있어 장치의 스페이스를 낭비한다. 또한 시트의 수축을 억제하고자 하면, 시트를 누르는 클램퍼 등의 기구가 필요하게 되고, 또 히터의 온도를 저온화하는 등 프로세스의 변경 등의 수고가 발생한다. 실시예에 따른 나노 파이버 시트를 사용함으로써, 장치의 레이아웃, 다이 실장 프로세스를 변경하지 않고, 접착 재료의 부착을 효과적으로 억제하는 것이 가능하게 된다.
Figure pct00001
상기 발명의 실시형태를 통하여 설명된 실시의 양태는 용도에 따라 적절히 조합하여, 또는 변경 혹은 개량을 더하여 사용할 수 있고, 본 발명은 상기 서술한 실시형태의 기재에 한정되는 것은 아니다. 그러한 조합 또는 변경 혹은 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이 특허청구범위의 기재로부터 명확하다.
22…진공 흡착 툴
24…흡착면
44…다공질 시트
100…다이
102a…제1면
102b…제2면
106…범프 전극
110…기판
114…접착 재료

Claims (5)

  1. 직경이 1㎛ 이하의 PTFE 섬유가 방사된 PTFE 시트로서,
    상기 PTFE 시트는 걸리값이 1~3s/100cc/in2의 범위, 300℃로 가열되었을 때의 시트 권취 방향과 직교하는 방향의 수축률이 10% 이하이며,
    다이를 피실장체에 실장할 때 상기 다이를 가열하는 툴과 상기 다이와의 사이에 끼워져 상기 툴에 의해 상기 다이를 흡착 가능하게 함과 아울러, 상기 다이를 상기 피실장체에 고정하는 접착 부재가 상기 툴의 흡착면 또는 상기 다이에 부착되는 것을 억제하는 것을 특징으로 하는 PTFE 시트.
  2. 제1 항에 있어서, 상기 PTFE 시트는 상기 다이의 범프 형성면에 있어서의 범프 전극의 돌기 높이 이상의 두께를 가지고, 상기 다이의 범프 형성면을 흡착 가능하게 하는 것을 특징으로 하는 PTFE 시트.
  3. 제2 항에 있어서, 상기 PTFE 시트는 상기 범프 전극 또는 상기 흡착면보다 부드러운 재질로 이루어지는 것을 특징으로 하는 PTFE 시트.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서, 상기 툴은 상기 다이 및 상기 접착 부재를 가열함으로써, 상기 다이를 상기 피실장체의 본딩 영역에 실장하는 것으로서,
    상기 PTFE 시트는 상기 다이 또는 접착 재료를 가열할 때 발생하는 흄 가스가 상기 툴의 흡인 구멍에 침입하는 것을 억제하는 필터가 되는 것을 특징으로 하는 PTFE 시트.
  5. 복수의 범프 전극이 형성된 범프 형성면을 가지는 다이를 준비하는 공정;
    직경이 1㎛ 이하의 PTFE 섬유가 방사되고, 걸리값이 1~3s/100cc/in2의 범위이며, 300℃로 가열되었을 때의 시트 권취 방향과 직교하는 방향의 수축률이 10% 이하인 PTFE 시트를 준비하는 공정;
    흡착면을 가지는 진공 흡착 툴을, 상기 흡착면이 상기 범프 형성면에 대향하는 방향으로, 상기 다이의 상방에 배치하는 공정;
    상기 흡착면과 상기 범프 형성면 사이에 PTFE 시트를 끼워, 상기 진공 흡착 툴에 의해 상기 다이를 흡착하는 공정; 및
    상기 진공 흡착 툴에 의해 흡착한 상기 다이를 기판의 본딩 영역에 접착 재료를 개재시켜 실장하는 공정;
    을 포함하고,
    상기 PTFE 시트는 상기 범프 형성면에 있어서의 상기 범프 전극의 돌기 높이 이상의 두께를 가지는 것을 특징으로 하는 다이의 실장 방법.
KR1020207013885A 2017-11-30 2018-11-28 다이의 실장에 사용되는 기어오름 방지용의 ｐｔｆｅ 시트 및 다이의 실장 방법 KR102363090B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017230376 2017-11-30
JPJP-P-2017-230376 2017-11-30
PCT/JP2018/043802 WO2019107419A1 (ja) 2017-11-30 2018-11-28 ダイの実装に用いられる這い上がり防止用のｐｔｆｅシート及びダイの実装方法

Publications (2)

Publication Number Publication Date
KR20200066359A true KR20200066359A (ko) 2020-06-09
KR102363090B1 KR102363090B1 (ko) 2022-02-15

Family

ID=66664496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207013885A KR102363090B1 (ko) 2017-11-30 2018-11-28 다이의 실장에 사용되는 기어오름 방지용의 ｐｔｆｅ 시트 및 다이의 실장 방법

Country Status (7)

Country Link
US (1) US11512411B2 (ko)
JP (1) JP6842567B2 (ko)
KR (1) KR102363090B1 (ko)
CN (1) CN111712906B (ko)
SG (1) SG11202004744TA (ko)
TW (1) TWI687463B (ko)
WO (1) WO2019107419A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743726B (zh) * 2019-04-15 2021-10-21 日商新川股份有限公司 封裝裝置
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201458A (ja) 1989-12-28 1991-09-03 Nippon Mining Co Ltd 吸着保持装置
JPH08181158A (ja) * 1994-12-22 1996-07-12 Nitto Denko Corp 真空吸引装置
JP2001053113A (ja) * 1999-08-06 2001-02-23 Texas Instr Japan Ltd 超音波振動を用いた半導体チップの実装方法
KR20010038101A (ko) * 1999-10-22 2001-05-15 윤종용 다공질의 흡착부를 갖는 칩 흡착 수단을 구비하는 칩 접착 장치
JP2003218590A (ja) * 2002-01-18 2003-07-31 Nec Corp 部品吸着具、部品把持機構及び部品把持方法
KR20040004487A (ko) * 1994-12-26 2004-01-13 히다치 가세고교 가부시끼가이샤 필름 형상의 유기 다이본딩재의 라미네이트 방법,다이본딩 방법, 라미네이트 장치, 다이본딩 장치, 반도체장치 및 반도체 장치의 제조 방법
JP2006066767A (ja) * 2004-08-30 2006-03-09 Fujitsu Ltd 電子部品実装装置
JP2006066625A (ja) 2004-08-26 2006-03-09 Nec Corp ベアチップ実装装置、ベアチップ実装方法及びシート
KR20060066767A (ko) * 2004-12-14 2006-06-19 삼성전자주식회사 이동통신 단말기에서 디지털 수평계 기능을 수행하기 위한장치 및 방법
KR20120023515A (ko) * 2010-08-20 2012-03-13 후지쯔 가부시끼가이샤 전자 부품 실장 장치 및 전자 부품 실장 방법
KR101341196B1 (ko) * 2012-12-10 2013-12-12 삼성토탈 주식회사 수계 코팅액을 이용한 유/무기 복합 코팅 다공성 분리막과 그의 제조방법 및 상기 분리막을 이용한 전기화학소자
JP5669137B2 (ja) 2011-03-01 2015-02-12 富士機械製造株式会社 ダイピックアップ装置
JP2015170690A (ja) * 2014-03-06 2015-09-28 信越化学工業株式会社 Ｌｅｄチップ圧着用熱伝導性複合シート及びその製造方法
KR20170113574A (ko) * 2015-02-03 2017-10-12 토레이 엔지니어링 컴퍼니, 리미티드 실장 장치 및 실장 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160075914A1 (en) * 2014-09-12 2016-03-17 W. L. Gore & Associates, Inc. Porous Air Permeable Polytetrafluoroethylene Composites with Improved Mechanical and Thermal Properties
JP6316873B2 (ja) * 2016-05-31 2018-04-25 株式会社新川 ダイの実装方法
TWI685905B (zh) * 2017-07-12 2020-02-21 日商新川股份有限公司 接合裝置和接合方法
US11106827B2 (en) * 2019-03-26 2021-08-31 Rovi Guides, Inc. System and method for identifying altered content

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201458A (ja) 1989-12-28 1991-09-03 Nippon Mining Co Ltd 吸着保持装置
JPH08181158A (ja) * 1994-12-22 1996-07-12 Nitto Denko Corp 真空吸引装置
KR20040004487A (ko) * 1994-12-26 2004-01-13 히다치 가세고교 가부시끼가이샤 필름 형상의 유기 다이본딩재의 라미네이트 방법,다이본딩 방법, 라미네이트 장치, 다이본딩 장치, 반도체장치 및 반도체 장치의 제조 방법
JP2001053113A (ja) * 1999-08-06 2001-02-23 Texas Instr Japan Ltd 超音波振動を用いた半導体チップの実装方法
KR20010038101A (ko) * 1999-10-22 2001-05-15 윤종용 다공질의 흡착부를 갖는 칩 흡착 수단을 구비하는 칩 접착 장치
JP2003218590A (ja) * 2002-01-18 2003-07-31 Nec Corp 部品吸着具、部品把持機構及び部品把持方法
JP2006066625A (ja) 2004-08-26 2006-03-09 Nec Corp ベアチップ実装装置、ベアチップ実装方法及びシート
JP2006066767A (ja) * 2004-08-30 2006-03-09 Fujitsu Ltd 電子部品実装装置
KR20060066767A (ko) * 2004-12-14 2006-06-19 삼성전자주식회사 이동통신 단말기에서 디지털 수평계 기능을 수행하기 위한장치 및 방법
KR20120023515A (ko) * 2010-08-20 2012-03-13 후지쯔 가부시끼가이샤 전자 부품 실장 장치 및 전자 부품 실장 방법
JP5669137B2 (ja) 2011-03-01 2015-02-12 富士機械製造株式会社 ダイピックアップ装置
KR101341196B1 (ko) * 2012-12-10 2013-12-12 삼성토탈 주식회사 수계 코팅액을 이용한 유/무기 복합 코팅 다공성 분리막과 그의 제조방법 및 상기 분리막을 이용한 전기화학소자
JP2015170690A (ja) * 2014-03-06 2015-09-28 信越化学工業株式会社 Ｌｅｄチップ圧着用熱伝導性複合シート及びその製造方法
KR20170113574A (ko) * 2015-02-03 2017-10-12 토레이 엔지니어링 컴퍼니, 리미티드 실장 장치 및 실장 방법

Also Published As

Publication number Publication date
KR102363090B1 (ko) 2022-02-15
WO2019107419A1 (ja) 2019-06-06
US20200291548A1 (en) 2020-09-17
CN111712906B (zh) 2023-11-03
JPWO2019107419A1 (ja) 2020-11-19
TW201925289A (zh) 2019-07-01
CN111712906A (zh) 2020-09-25
TWI687463B (zh) 2020-03-11
US11512411B2 (en) 2022-11-29
JP6842567B2 (ja) 2021-03-17
SG11202004744TA (en) 2020-06-29

Similar Documents

Publication Publication Date Title
US11024596B2 (en) Bonding apparatus and bonding method
KR101286393B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
KR102363090B1 (ko) 다이의 실장에 사용되는 기어오름 방지용의 ｐｔｆｅ 시트 및 다이의 실장 방법
KR102398971B1 (ko) 본딩 장치 및 본딩 방법
KR102227444B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
US11189594B2 (en) Bonding apparatus and bonding method
KR102228702B1 (ko) 다이의 실장 방법
CN110709971B (zh) 电子零件封装装置
JP4755222B2 (ja) 半導体装置の製造方法
KR102372519B1 (ko) 실장 장치
TW201730997A (zh) 電子零件構裝裝置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant