KR20190137703A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20190137703A
KR20190137703A KR1020190063327A KR20190063327A KR20190137703A KR 20190137703 A KR20190137703 A KR 20190137703A KR 1020190063327 A KR1020190063327 A KR 1020190063327A KR 20190063327 A KR20190063327 A KR 20190063327A KR 20190137703 A KR20190137703 A KR 20190137703A
Authority
KR
South Korea
Prior art keywords
lead
resin
frame
resin encapsulation
semiconductor element
Prior art date
Application number
KR1020190063327A
Other languages
English (en)
Inventor
야스히로 다구치
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20190137703A publication Critical patent/KR20190137703A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4896—Mechanical treatment, e.g. cutting, bending
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

제 1 수지 봉지체 (4) 에 의해 리드 (2) 의 이너 리드 (2a) 가 피복되고, 아우터 리드 (2b) 는 제 1 수지 봉지체 (4) 로부터 노출된 후, 하방향으로 굽힘 형상이 설정되고, 굽힘 형상의 선단은 횡방향으로 연장되어 있다. 제 1 수지 봉지체 (4) 에 매립된 이너 리드 (2a) 는 내측으로 연신한 후, 하방향으로 굽힘 형상이 형성되고, 그 굽힘 형상의 선단부 (3) 의 상방에는 제 1 수지 봉지체 (4) 로 이루어지는 소자 탑재부 (11) 가 형성되고, 소자 탑재부 (11) 상에 형성된 반도체 소자 (6) 는 제 2 수지 봉지체 (8) 에 의해 덮여 있는 반도체 장치를 제공한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 소형의 반도체 장치 및 그 제조 방법에 관한 것이다.
도 16 에 종래의 반도체 장치를 나타낸다. 도 16(a) 는 조감도, 도 16(b) 는 측면도, 도 16(c) 는 투시 평면도, 도 16(d) 는 도 16(c) 의 M-M 단면도이다. 리드 프레임의 프레임틀로부터 연신하는 행잉 리드 (109) 에 반도체 소자 (106) 를 탑재하는 금속 아일랜드 (110) 가 접속되고, 금속 아일랜드 (110) 의 주변에는 복수의 이너 리드 (102a) 가 배치되어 있다. 금속 아일랜드 (110) 에는 반도체 소자 (106) 가 다이 어태치제 (105) 로 접착되고, 복수의 이너 리드 (102a) 와 반도체 소자 (106) 는 복수의 와이어 (107) 로 전기적으로 접속되어 있다. 그리고, 금속 아일랜드 (110), 반도체 소자 (106), 다이 어태치제 (105), 와이어 (107) 는 봉지 수지 (104) 로 봉지되고, 이너 리드 (102a) 로부터 봉지 수지 (104) 보다 외측으로 연신하는 복수의 아우터 리드 (102b) 는 선단이 하측으로 구부러져 있다. 이와 같은 반도체 패키지를 일반적으로는 걸윙형 반도체 패키지라고 부르고 있다.
종래의 걸윙형 반도체 패키지에서는, 반도체 소자 (106) 와 금속 아일랜드 (110) 와 봉지 수지 (104) 는 다른 재료인 점에서, 기판 실장시의 열 스트레스를 받은 경우, 열팽창 계수의 차이에 의해 재료 계면에 어긋남이 발생하고 반도체 소자 크랙이나 반도체 소자에 가해지는 응력에 의해 특성 변동이 일어난다고 하는 과제가 있었다.
이러한 과제를 해결하기 위해, 반도체 소자에 가해지는 응력을 저감시키는 것이 가능한 수지제 다이 패드 상에 반도체 소자를 탑재하는 반도체 장치가 제안되어 있다. (예를 들어, 특허문헌 1 참조)
일본 공개특허공보 평2-126655호
그러나, 리드를 몰드 수지나 수지제 다이 패드에 고착시키는 경우, 고착 면적이 적으면 와이어 본딩시의 초음파 진동 및 열의 영향에 의해, 리드가 몰드 수지나 수지제 다이 패드로부터 탈락할 가능성이 있다. 탈락을 방지하기 위해 고착 면적을 크게 함으로써 반도체 장치가 커지거나 할 우려도 있다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 특성 변동이 적은 소형의 반도체 장치의 제공을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에서는 이하의 수단을 사용하였다.
제 1 수지 봉지체와,
상기 제 1 수지 봉지체의 표면에 형성된 소자 탑재부와,
상기 소자 탑재부에 재치된 반도체 소자와,
상기 소자 탑재부의 주위에 형성되고, 상기 반도체 소자와 전기적으로 접속된 이너 리드와,
상기 이너 리드로부터 연신하는 아우터 리드와,
상기 이너 리드를 피복하는 제 1 수지 봉지체와,
상기 제 1 수지 봉지체의 상면 및 상기 반도체 소자를 피복하는 제 2 수지 봉지체를 구비하고,
상기 이너 리드는 상기 제 1 수지 봉지체에 피복되고,
상기 이너 리드의 선단부의 상면은 상기 소자 탑재부의 바닥면의 하방에 위치하는 것을 특징으로 하는 반도체 장치로 하였다.
또,
프레임틀에 접속된 리드를 갖는 리드 프레임을 준비하는 공정과,
상기 리드의 선단부를 하방으로 절곡하는 공정과,
상기 리드 프레임의 상기 프레임틀 내에 제 1 수지 봉지체를 형성하고, 상기 선단부를 상기 제 1 수지 봉지체로 덮고, 상기 선단부를 제외한 상기 리드의 타부 (他部) 의 상면을 상기 제 1 수지 봉지체로부터 노출시키는 공정과,
상기 선단부의 상방에 형성된 소자 탑재부 상에 반도체 소자를 고착시키는 공정과,
상기 반도체 소자의 전극부와 상기 타부의 상면을 전기적으로 접속하는 공정과,
상기 반도체 소자를 제 2 수지 봉지체로 피복하는 공정과,
상기 제 1 수지 봉지체의 박육 영역을 제거하는 공정과,
상기 타부를 상기 프레임틀로부터 떼어내어, 아우터 리드를 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 사용하였다.
또한,
프레임틀에 접속된 리드 및 수지 유지 리드를 갖는 리드 프레임을 준비하는 공정과,
상기 리드 및 상기 수지 유지 리드의 선단부를 하방으로 절곡하는 공정과,
상기 리드 프레임의 상기 프레임틀 내에 제 1 수지 봉지체를 형성하고, 상기 선단부를 상기 제 1 수지 봉지체로 덮고, 상기 선단부를 제외한 상기 리드의 타부의 상면을 상기 제 1 수지 봉지체로부터 노출시키는 공정과,
상기 선단부의 상방에 형성된 소자 탑재부 상에 반도체 소자를 고착시키는 공정과,
상기 반도체 소자의 전극부와 상기 타부의 상면을 전기적으로 접속하는 공정과,
상기 반도체 소자를 제 2 수지 봉지체로 피복하는 공정과,
상기 제 1 수지 봉지체의 박육 영역을 제거하는 공정과,
상기 타부를 상기 프레임틀로부터 떼어내어, 아우터 리드를 형성하는 공정과,
상기 수지 유지 리드를 상기 프레임틀로부터 떼어내는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 사용하였다.
상기 수단을 사용함으로써, 특성 변동이 적은 소형의 반도체 장치를 제공할 수 있다.
도 1 은 본 발명의 제 1 실시형태에 관련된 반도체 장치의 조감도이다.
도 2 는 본 발명의 제 1 실시형태에 관련된 반도체 장치의 각 방향으로부터의 도면이다.
도 3 은 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 4 는 도 3 에 이어지는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 5 는 도 4 에 이어지는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 6 은 도 5 에 이어지는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 7 은 도 6 에 이어지는, 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 8 은 본 발명의 제 2 실시형태에 관련된 반도체 장치의 조감도이다.
도 9 는 본 발명의 제 2 실시형태에 관련된 반도체 장치의 각 방향으로부터의 도면이다.
도 10 은 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 11 은 도 10 에 이어지는, 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 12 는 도 11 에 이어지는, 본 발명의 제 2 실시형태에 관련된 반도체 장치의 조립 후의 상태를 나타내는 조감도이다.
도 13 은 도 12 에 이어지는, 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 14 는 도 13 에 이어지는, 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 15 는 도 14 에 이어지는, 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 16 은 종래의 반도체 장치를 나타내는 도면이다.
이하, 본 발명의 반도체 장치를 도면에 기초하여 설명한다.
도 1 은 본 발명의 제 1 실시형태에 관련된 반도체 장치의 조감도이다.
도 1 에 나타내는 바와 같이, 반도체 장치는 반도체 소자가 제 1 수지 봉지체 (4) 와 제 2 수지 봉지체 (8) 에 의해 피복되고, 리드 (2) 의 일부분인 아우터 리드 (2b) 를 제 1 수지 봉지체 (4) 로부터 노출시킨 구성이다. 리드 (2) 의 상면은 제 1 수지 봉지체 (4) 의 상면과 동일면을 이루고, 제 2 수지 봉지체 (8) 의 하면과 접해 있다.
도 2 는 도 1 에 나타낸 조감도를 각 방향으로부터 본 도면이다. 도 2(a) 의 상평면도에 나타내는 바와 같이, 아우터 리드 (2b) 는 반도체 장치의 대향하는 2 개의 측면의 각각에 각 4 개 형성되어 있다. 대향하는 2 개의 측면에 인접하는 측면의 B 방향으로부터의 화살표도가 도 2(b) 이다. 제 1 수지 봉지체 (4) 의 상면에 제 2 수지 봉지체 (8) 가 형성되고, 제 1 수지 봉지체 (4) 와 제 2 수지 봉지체 (8) 의 측면은 거의 동일면을 이루어, 거의 직방체 형상의 일체화된 수지 봉지체 (10) 로 되어 있다.
리드 (2) 의 아우터 리드 (2b) 는 제 1 수지 봉지체 (4) 로부터 노출되고, 절곡된 아우터 리드 (2b) 의 바닥면은 기판 실장시의 실장면이 된다. 도 2(c) 는 도 1 의 A-A 선에 있어서의 단면도이다. 제 1 수지 봉지체 (4) 에 의해 리드 (2) 의 이너 리드 (2a) 가 피복되고, 아우터 리드 (2b) 는 제 1 수지 봉지체 (4) 로부터 노출되어 하방향으로 굽힘 형상이 설정되고, 굽힘 형상의 선단은 횡방향으로 연장되어 있다.
이너 리드 (2a) 는 제 1 수지 봉지체 (4) 에 매립되어 있지만, 아우터 리드 (2b) 와 가까운 부분의 표면은 제 1 수지 봉지체 (4) 로부터 노출되고, 그 노출된 영역에 형성된 도금막 (12) 을 개재하여 와이어 (7) 의 일단과 접합되어 있다. 제 1 수지 봉지체 (4) 에 매립된 이너 리드 (2a) 는 내측으로 연신한 후, 하방향으로 굽힘 형상이 형성되고, 그 굽힘 형상의 선단부 (3) 의 상하는 충분한 두께를 확보한 제 1 수지 봉지체 (4) 에 덮여, 제 1 수지 봉지체 (4) 와의 밀착을 강고한 것으로 하고 있다.
이간하여 대향하는 이너 리드 (2a) 의 굽힘 형상의 선단부 (3) 의 상방인 제 1 수지 봉지체 (4) 의 표면에는 소자 탑재부 (11) 가 형성되고, 여기에 다이 어태치제 (5) 를 개재하여 반도체 소자 (6) 가 고착되어 있다. 반도체 소자 (6) 의 표면에는 전극부가 형성되고, 이 전극부에 와이어 (7) 의 타단이 접합됨으로써 반도체 소자 (6) 와 이너 리드 (2a) 의 전기적인 접합이 이루어지고 있다. 또, 반도체 소자 (6) 와 와이어 (7) 와 이너 리드 (2a) 와 제 1 수지 봉지체 (4) 의 상면은 제 2 수지 봉지체 (8) 로 덮여 있다. 제 1 수지 봉지체 (4) 와 제 2 수지 봉지체 (8) 의 측면은 거의 동일면을 이루고 있다.
상기 서술한 반도체 장치의 소자 탑재부 (11) 는 제 1 수지 봉지체 (4) 의 상면의 평면 영역에 형성되고, 그 소자 탑재부 (11) 의 하방에 이너 리드 (2a) 의 굽힘 형상의 선단부 (3) 가 형성되어 있기 때문에, 이너 리드 (2a) 가 제 1 수지 봉지체 (4) 와 접하는 면적이 매우 커, 서로의 밀착이 강고한 것으로 되어 있다. 종래의 반도체 장치에서는 서로의 밀착을 강고한 것으로 하기 위해, 소자 탑재부의 주위에 이너 리드와 수지 봉지체의 고착 영역을 크게 형성할 필요가 있고, 이것이 반도체 장치의 소형화를 저해하고 있었지만, 본 발명의 구조로 함으로써 소형의 반도체 장치를 실현할 수 있다. 또한, 반도체 소자 (6) 는 수지 성형된 후의 제 1 수지 봉지체 (4) 의 상면의 평면 영역에 형성되어 있기 때문에, 제 1 수지 봉지체 (4) 의 수지 성형시에 가해지는 응력의 영향을 받지 않고, 제 2 수지 봉지체 (8) 의 수지 성형시에 가해지는 응력만의 영향을 받게 되기 때문에, 일괄 봉지 타입의 수지 봉지체를 이용하는 종래의 반도체 장치와 비교하면 반도체 소자 (6) 의 특성 변동이 적은 반도체 장치가 된다. 여기에서, 제 1 수지 봉지체 (4) 의 두께에 비해 반도체 소자 (6) 상의 제 2 수지 봉지체 (8) 의 두께를 얇게 함으로써 반도체 소자 (6) 의 휘어짐이 보다 억제되어, 특성 변동을 더욱 억제할 수 있다. 또, 제 2 수지 봉지체 (8) 와 제 1 수지 봉지체 (4) 에 열팽창 계수가 동일한 재료를 사용함으로써 양자의 계면에 생기는 어긋남을 억제하고, 열 스트레스 영향이나 반도체 소자에 가해지는 응력을 저감시킬 수 있어, 반도체 소자 크랙 및 반도체 소자에 가해지는 응력에 의한 특성 변동을 억제하는 것이 가능해진다.
도 3 ∼ 도 7 은 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 3 은 본 발명의 제 1 실시형태에 관련된 반도체 장치에 사용하는 리드 프레임을 나타내는 도면이다. 도 3(a) 는 조감도이고, 도 3(b) 는 도 3(a) 의 C-C 선에 있어서의 단면도이다. 리드 프레임 (1) 은, 그 외주에 위치하는 4 개의 틀로 이루어지는 사각형의 프레임틀 (1a) 과 프레임틀 (1a) 의 2 개의 틀의 내측에 형성된 복수의 리드 (2) 로 이루어진다. 리드 (2) 는 프레임틀 (1a) 의 대향하는 2 개의 틀의 각각에 접속되고, 서로 내측을 향하여 연신하고 있다. 리드 (2) 의 프레임틀 (1a) 에 가까운 영역이 이후에 아우터 리드 (2b) 가 되고, 프레임틀 (1a) 로부터 떨어진 영역이 이후에 이너 리드 (2a) 가 된다. 우선은, 평판으로부터 프레임틀 (1a) 과 리드 (2) 를 성형한 리드 프레임 (1) 을 준비하고, 다음으로, 이너 리드 (2a) 의 선단 영역에 하방향으로 향하는 굽힘 형상의 선단부 (3) 를 형성한다. 이 때, 굽힘 형상의 선단부 (3) 가 리드 (2) 의 두께보다 깊어지도록 굽힘 가공이 실시된다. 이어서, 이너 리드 (2a) 의 표면에 은 도금막 (도시 생략) 을 형성한다. 이 은 도금막은 이후의 와이어 접합을 용이하게 하는 것이다. 일반적으로 리드 프레임은 스탬핑 프레스 금형을 사용하여 제조되는데, 상기 리드 프레임과 같은 간단한 형상이라면, 가공에 사용되는 스탬핑 프레스 금형의 형상 빼냄 가공용 펀치 및 다이가 적어, 제작하는 부품이 적은 저렴한 금형이 된다. 또, 펀치를 유지하는 스트리퍼 플레이트의 형상 가공도 줄기 때문에 더욱 저렴한 금형이 된다. 이와 같이, 본 발명의 반도체 장치에 사용되는 리드 프레임은 저렴한 금형에서의 스탬핑 프레스 가공에 의해 저렴한 리드 프레임을 제작하는 것이 가능해지고, 결과적으로 본 발명의 반도체 장치의 제조 비용을 저감시키는 것이 가능해져, 종래의 반도체 장치에 비해 저렴한 반도체 장치의 제공이 가능하다.
도 4 는 리드 프레임 (1) 의 하반부에 제 1 수지 봉지체를 형성한 후의 상태를 나타내는 도면이다. 도 4(a) 는 조감도이고, 도 4(b) 는 도 4(a) 의 D-D 선에 있어서의 단면도이다. 프레임틀 (1a) 의 내측에는 봉지 수지가 충전되고, 제 1 수지 봉지체 (4) 를 형성하고 있다. 제 1 수지 봉지체 (4) 의 상면은 프레임틀 (1a) 과 동등한 높이이고, 리드 (2) 의 하방향으로의 굽힘 형상이 없는 영역의 상면은 제 1 수지 봉지체 (4) 의 상면과 동일면을 이루고 있다. 프레임틀 (1a) 의 대향하는 2 개의 틀로부터 내측으로 연신된 리드 (2) 는 서로 대향하고, 그들의 대향하는 리드 (2) 사이에는 제 1 수지 봉지체 (4) 가 형성되고, 그 표면은 소자 탑재부 (11) 로 되어 있다. 따라서, 이 때의 수지 봉지에 사용되는 상금형은 평탄한 형상이다.
또, 리드 (2) 의 굽힘 형상의 선단부 (3) 는 제 1 수지 봉지체 (4) 의 볼록부 영역 (4a) 에 의해 덮이고, 리드 (2) 의 두께와 동일 정도 두께의 볼록부 영역이 굽힘 형상의 선단부 (3) 의 바닥면에 형성되고, 리드 (2) 의 굽힘 형상이 없는 영역의 바닥면은 제 1 수지 봉지체 (4) 의 바닥면과 동일면을 이루고 있다. 따라서, 이 때의 수지 봉지에 사용되는 하금형은 중앙부에 볼록부 영역 (4a) 에 대응하는 캐비티를 갖는 형상이다.
다음으로, 제 1 수지 봉지체 (4) 형성 후에 제 1 몰드 큐어를 실시한다. 이 공정에 의해 수지 중의 잔류 응력의 완화를 실시한다. 이후의 공정에서도 제 2 몰드 큐어가 있으며, 제 1 몰드 큐어를 생략하여 제 2 몰드 큐어로 겸하면, 반도체 소자 (6) 를 봉지한 후에 제 1 수지 봉지체 (4) 의 변형이 생기지만, 제 1 수지 봉지체 (4) 를 형성한 후에 제 1 몰드 큐어를 실시함으로써, 제 2 몰드 큐어시에 생기는 제 1 수지 봉지체 (4) 의 변형은 작아, 반도체 소자 (6) 의 특성 변화를 억제할 수 있다. 만일, 제 1 수지 봉지체 (4) 형성에 사용한 수지가 큐어리스 타입이라면, 상기 제 1 몰드 큐어 공정은 불필요하다.
도 5 는 본 발명의 제 1 실시형태에 관련된 반도체 장치의 와이어 본딩 후의 상태를 나타내는 도면이다. 도 5(a) 는 조감도이고, 도 5(b) 는 도 5(a) 의 E-E 선에 있어서의 단면도이다. 프레임틀 (1a) 의 내측에 형성된 제 1 수지 봉지체 (4) 의 상면의 소자 탑재부 (11) 에 다이 어태치제 (5) 를 개재하여 반도체 소자 (6) 를 접착시키고, 반도체 소자 (6) 와 프레임틀 (1a) 로부터 연신하는 복수의 리드 (2) 의 내측 영역에 형성되어 있는 이너 리드 (2a) 가 와이어 (7) 를 개재하여 전기적으로 접속된다. 와이어 (7) 와 접합하는 이너 리드 (2a) 의 표면은 프레임틀 (1a) 과 동일 높이이며, 평면에서 봤을 때 제 1 수지 봉지체 (4) 의 볼록부 영역 (4a) 내에 위치한다.
도 6 은 본 발명의 제 1 실시형태에 관련된 반도체 장치에 제 2 수지 봉지체 (8) 가 형성된 후의 상태를 나타내는 도면이다. 도 6(a) 는 조감도이고, 도 6(b) 는 도 6(a) 의 F-F 선에 있어서의 단면도이다. 제 1 수지 봉지체 (4) 의 상면과 반도체 소자 (6) 와 와이어 (7) 를 피복하도록 제 2 수지 봉지체 (8) 를 형성한다. 제 2 수지 봉지체 (8) 는 제 1 수지 봉지체 (4) 와 동일한 재료로 수지 봉지한 것이다. 평면에서 봤을 때 제 2 수지 봉지체 (8) 는 제 1 수지 봉지체 (4) 의 바닥면측의 볼록부 영역 (4a) 에 대응하도록 형성된다. 프레임틀 (1a) 내의 볼록부 영역 (4a) 이외에는 박육의 제 1 수지 봉지체 (4) 가 남아 있다. 즉, 인접하는 리드 (2) 사이 및 프레임틀 (1a) 과 리드 (2) 사이에는 프레임틀 (1a) 과 동일한 두께의 제 1 수지 봉지체 (4) 가 남아 있다. 다음으로, 제 2 몰드 큐어를 실시하여, 수지 중의 잔류 응력의 완화를 실시한다. 만일, 제 2 수지 봉지체 (8) 형성에 사용한 수지가 큐어리스 타입이라면, 상기 제 2 몰드 큐어 공정은 불필요하다.
도 7 은 본 발명의 제 1 실시형태에 관련된 반도체 장치의 제 2 수지 봉지체 형성 후에 불필요한 수지를 제거한 후의 상태를 나타내는 도면이다. 제 1 수지 봉지체 (4) 의 박육 영역 (4b), 즉, 인접하는 리드 (2) 사이 및 프레임틀 (1a) 과 리드 (2) 사이에 남아 있는 제 1 수지 봉지체 (4) 가 제거되고, 제 1 수지 봉지체 (4) 가 제 2 수지 봉지체 (8) 와 평면에서 봤을 때 동등해져, 일체화된 수지 봉지체 (10) 를 형성하고 있다. 이 때, 리드 (2) 사이의 수지도 제거되어 있다. 불필요한 봉지 수지의 제거는 펀치 가공에 의한 제거나 레이저 가공에 의해 실시된다.
다음으로, 도 1 에 나타내는 바와 같이, 리드 (2) 의 선단을 하측으로 구부려 아우터 리드 (2b) 를 형성한다. 아우터 리드 (2b) 는 기판 실장 가능한 높이로 굽힘 가공되고, 굽힘 형상의 선단은 횡방향으로 연장되어 있다.
도 8 은 본 발명의 제 2 실시형태에 관련된 반도체 장치의 조감도이다. 도 1 에 나타낸 제 1 실시형태에 관련된 반도체 장치와의 차이는 수지 유지 리드 (9) 가 추가로 형성되어 있는 점이다. 도 8 에 나타내는 바와 같이, 반도체 장치는 제 1 수지 봉지체 (4) 와 제 2 수지 봉지체 (8) 에 의해 피복된 반도체 소자 (6) 와 리드 (2) 로부터 연신하여 형성된 아우터 리드 (2b) 가 제 1 수지 봉지체 (4) 로부터 노출시키고, 또한, 아우터 리드 (2b) 가 노출되는 2 개의 측면과 인접하는 측면에 수지 유지 리드 (9) 의 단면이 노출되는 구성이다. 리드 (2) 및 수지 유지 리드 (9) 의 상면은 제 1 수지 봉지체 (4) 의 상면과 동일하고 제 2 수지 봉지체의 하면과 접해 있다.
도 9 는 도 8 에 나타낸 조감도를 각 방향으로부터 본 도면이다. 도 9(a) 의 상평면도에 나타내는 바와 같이, 아우터 리드 (2b) 는 반도체 장치의 대향하는 측면 각각에 각 4 개 형성되고, 다른 2 개의 측면에 수지 유지 리드 (9) 가 형성되어 있다. 도 9(b) 는 수지 유지 리드측으로부터의 측면도이다. 제 1 수지 봉지체 (4) 의 상면에 제 2 수지 봉지체 (8) 가 형성되고, 이들의 측면은 동일면을 이루고 있다. 리드 (2) 의 아우터 리드 (2b) 는 제 1 수지 봉지체 (4) 로부터 노출되고, 아우터 리드 (2b) 가 노출되는 측면과는 상이한 측면에 수지 유지 리드 (9) 가 노출되어 있다. 절곡된 아우터 리드 (2b) 의 바닥면은 기판 실장시의 실장면이 된다. 도 9(c) 는 도 8 의 K-K 선에 있어서의 단면도이다. 제 1 수지 봉지체 (4) 에 의해 리드 (2) 의 이너 리드 (2a) 가 피복되고, 아우터 리드 (2b) 는 제 1 수지 봉지체 (4) 로부터 노출된 후, 하방향으로 굽힘 형상이 설정되고, 굽힘 형상의 선단은 횡방향으로 연장되어 있다. 이너 리드 (2a) 의 아우터 리드 (2b) 와 가까운 부분은 제 1 수지 봉지체 (4) 에 매립되어 있지만, 그 표면은 제 1 수지 봉지체로부터 노출되고, 그 노출된 영역에는 도금막을 개재하여 와이어 (7) 의 일단과 접합되어 있다. 이너 리드 (2a) 는 내측으로 연신한 후, 하방향으로 굽힘 형상이 형성되고, 그 굽힘 형상의 선단부 (3) 의 상하는 충분한 두께를 확보한 제 1 수지 봉지체 (4) 에 덮여 있다. 수지 유지 리드 (9) 의 굽힘 형상의 선단부 (9a) 가 제 1 수지 봉지체 (4) 내에 매립되어 있다.
도 9(d) 는 도 8 의 L-L 선에 있어서의 단면도이다. 수지 유지 리드 (9) 는 제 1 수지 봉지체 (4) 내로 연장되어 굽힘 형상의 선단부 (9a) 를 형성하고 있다.
이간하여 대향하는 이너 리드 (2a) 의 굽힘 형상의 선단부 (3) 및 수지 유지 리드 (9) 의 굽힘 형상의 선단부 (9a) 의 상방인 제 1 수지 봉지체 (4) 의 표면 영역이 소자 탑재부 (11) 로 되어 있고, 여기에 다이 어태치제 (5) 를 개재하여 반도체 소자 (6) 가 고착되어 있다. 제 1 수지 봉지체 (4) 와 제 2 수지 봉지체 (8) 의 측면은 거의 동일면을 이루어, 거의 직방체 형상의 수지 봉지체로 되어 있다.
상기 서술한 반도체 장치의 소자 탑재부 (11) 는 제 1 수지 봉지체 (4) 의 상면의 평면 영역에 형성되고, 그 소자 탑재부 (11) 의 하방에 이너 리드 (2a) 의 굽힘 형상의 선단부 (3) 가 형성되어 있기 때문에, 이너 리드 (2a) 및 수지 유지 리드 (9) 가 제 1 수지 봉지체 (4) 와 접하는 면적이 매우 커, 서로의 밀착이 강고한 것으로 되어 있다. 또, 종래의 반도체 장치에서는 서로의 밀착을 강고한 것으로 하기 위해, 소자 탑재부의 주위에 이너 리드와 수지 봉지체의 고착 영역을 크게 형성할 필요가 있고, 이것이 반도체 장치의 소형화를 저해하고 있었지만, 본 발명의 구조로 함으로써 소형의 반도체 장치를 실현할 수 있다. 또한, 반도체 소자 (6) 는 수지 성형된 후의 제 1 수지 봉지체 (4) 의 상면의 평면 영역에 형성되어 있기 때문에, 제 1 수지 봉지체 (4) 의 수지 성형시에 가해지는 응력의 영향을 받지 않고, 제 2 수지 봉지체 (8) 의 수지 성형시에 가해지는 응력만의 영향을 받게 되기 때문에, 일괄 봉지 타입의 수지 봉지체를 이용하는 종래의 반도체 장치와 비교하면 반도체 소자 (6) 의 특성 변동이 적은 반도체 장치가 된다. 여기에서, 제 1 수지 봉지체 (4) 에 비해 제 2 수지 봉지체 (8) 의 두께를 얇게 함으로써 반도체 소자 (6) 의 휘어짐이 보다 억제되어, 특성 변동을 더욱 억제할 수 있다.
도 10 ∼ 도 15 는 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제조 공정을 나타내는 도면이다.
도 10 은 본 발명의 제 2 실시형태에 관련된 반도체 장치에 사용하는 리드 프레임을 나타내는 도면이다. 도 10(a) 는 조감도이고, 도 10(b) 는 도 10(a) 의 G-G 선에 있어서의 단면도이다. 리드 프레임 (1) 은 그 외주에 위치하는 프레임틀 (1a) 의 2 개의 틀의 내측에 형성된 복수의 리드 (2) 와 상기 2 개의 틀에 인접하는 다른 2 개의 틀의 내측에 형성된 수지 유지 리드 (9) 로 이루어진다. 리드 (2) 는 프레임틀 (1a) 의 대향하는 2 개의 틀의 각각에 접속되고, 수지 유지 리드 (9) 는 그 2 개의 틀과 인접하는 다른 2 개의 틀의 각각에 접속되고, 서로 내측을 향하여 연신하고 있다. 리드 (2) 의 프레임틀 (1a) 에 가까운 영역이 이후에 아우터 리드 (2b) 가 되고, 프레임틀 (1a) 로부터 떨어진 영역이 이후에 이너 리드 (2a) 가 된다. 우선은, 평판으로부터 프레임틀 (1a) 과 리드 (2) 와 수지 유지 리드 (9) 를 성형한 리드 프레임 (1) 을 준비하고, 다음으로, 이너 리드 (2a) 의 선단 영역에 하방향으로 향하는 굽힘 형상의 선단부 (3) 를 형성하고, 수지 유지 리드 (9) 의 선단 영역에 하방향으로 향하는 굽힘 형상의 선단부 (9a) 를 형성한다. 이 때, 이너 리드 (2a) 의 굽힘 형상의 선단부 (3) 나 수지 유지 리드의 굽힘 형상의 선단부 (9a) 가 리드 (2) 의 두께보다 깊어지도록 굽힘 가공이 실시된다. 이어서, 이너 리드 (2a) 의 표면에 은 도금막 (도시 생략) 을 형성한다. 이 은 도금막은 이후의 와이어 접합을 용이하게 하는 것이다.
일반적으로 리드 프레임은 스탬핑 프레스 금형을 사용하여 제조되는데, 상기 리드 프레임과 같은 간단한 형상이라면, 가공에 사용되는 스탬핑 프레스 금형의 형상 빼냄 가공용 펀치 및 다이가 적어, 제작하는 부품이 적은 저렴한 금형이 된다. 또, 펀치를 유지하는 스트리퍼 플레이트의 형상 가공도 줄기 때문에 더욱 저렴한 금형이 된다. 이와 같이, 본 발명의 반도체 장치에 사용되는 리드 프레임은 저렴한 금형에서의 스탬핑 프레스 가공에 의해 저렴한 리드 프레임을 제작하는 것이 가능해지고, 결과적으로 본 발명의 반도체 장치의 제조 비용을 저감시키는 것이 가능해져, 종래의 반도체 장치에 비해 저렴한 반도체 장치의 제공이 가능해진다.
도 11 은 리드 프레임 (1) 에 제 1 수지 봉지체를 형성한 후의 상태를 나타내는 도면이다. 도 11(a) 는 조감도이고, 도 11(b) 는 도 11(a) 의 H-H 선에 있어서의 단면도이다. 프레임틀 (1a) 의 내측에는 봉지 수지가 충전되어, 제 1 수지 봉지체 (4) 를 형성하고 있다. 제 1 수지 봉지체 (4) 의 상면은 프레임틀 (1a) 과 동등한 높이이고, 리드 (2) 및 수지 유지 리드 (9) 의 하방향으로의 굽힘 형상이 없는 영역의 상면은 제 1 수지 봉지체 (4) 의 상면과 동일면을 이루고 있다. 프레임틀 (1a) 의 대향하는 2 개의 틀로부터 내측으로 연신된 리드 (2) 는 서로 대향하고, 그들의 대향하는 리드 (2) 사이에는 제 1 수지 봉지체 (4) 가 형성되고, 그 수지 영역은 소자 탑재부 (11) 가 된다. 따라서, 이 때의 수지 봉지에 사용되는 상금형은 평탄한 형상이다.
또, 리드 (2) 의 굽힘 형상의 선단부 (3) 및 수지 유지 리드 (9) 의 굽힘 형상의 선단부 (9a) 는 제 1 수지 봉지체 (4) 의 볼록부 영역 (4a) 에 의해 덮이고, 리드 (2) 의 두께와 동일 정도 두께의 볼록부 영역 (4a) 이 굽힘 형상의 선단부 (3) 의 바닥면에 형성되고, 리드 (2) 의 굽힘 형상이 없는 영역의 바닥면은 제 1 수지 봉지체 (4) 의 바닥면과 동일면을 이루고 있다. 따라서, 이 때의 수지 봉지에 사용되는 하금형은 중앙부에 볼록부 영역 (4a) 에 대응하는 캐비티를 갖는 형상이다. 제 1 수지 봉지체 (4) 형성 후에 제 1 몰드 큐어를 실시한다. 이 공정에 의해 수지 중의 잔류 응력의 완화를 실시한다. 이후의 공정에서도 제 2 몰드 큐어가 있으며, 제 1 몰드 큐어를 생략하여 제 2 몰드 큐어에서 겸하면, 반도체 소자 (6) 를 봉지한 후에 제 1 수지 봉지체 (4) 의 변형이 생기지만, 제 1 수지 봉지체 (4) 를 형성한 후에 제 1 몰드 큐어를 실시함으로써, 제 2 몰드 큐어시에 생기는 제 1 수지 봉지체 (4) 의 변형은 작아, 반도체 소자 (6) 의 특성 변화를 억제할 수 있다. 만일, 제 1 수지 봉지체 (4) 형성에 사용한 수지가 큐어리스 타입이라면, 상기 제 1 몰드 큐어 공정은 불필요하다.
도 12 는 본 발명의 제 2 실시형태에 관련된 반도체 장치의 와이어 본딩 후의 상태를 나타내는 조감도이다. 프레임틀 (1a) 의 내측에 형성된 제 1 수지 봉지체 (4) 의 상면의 소자 탑재부 (11) 에 다이 어태치제 (5) 를 개재하여 반도체 소자 (6) 를 접착시키고, 반도체 소자 (6) 와 프레임틀 (1a) 로부터 연신하는 복수의 리드 (2) 의 내측 영역에 형성되어 있는 이너 리드 (2a) 가 와이어 (7) 를 개재하여 전기적으로 접속된다.
도 13 은 본 발명의 제 2 실시형태에 관련된 반도체 장치의 제 2 수지 봉지체 형성 후의 상태를 나타내는 조감도이다. 제 1 수지 봉지체 (4) 의 상면과 반도체 소자 (6) 와 와이어 (7) 를 피복하도록 제 2 수지 봉지체 (8) 를 형성한다. 제 2 수지 봉지체 (8) 는 제 1 수지 봉지체 (4) 와 동일한 재료로 수지 봉지한 것이다. 평면에서 봤을 때 제 2 수지 봉지체 (8) 는 제 1 수지 봉지체 (4) 의 바닥면측의 볼록부 영역 (4a) 에 대응하도록 형성된다. 프레임틀 (1a) 내의 볼록부 영역 (4a) 이외에는 박육의 제 1 수지 봉지체 (4) 가 남아 있다. 즉, 인접하는 리드 (2) 사이 및 프레임틀 (1a) 과 리드 (2) 사이에는 프레임틀 (1a) 과 동일한 두께의 제 1 수지 봉지체 (4) 가 남아 있다. 다음으로, 제 2 몰드 큐어를 실시하여, 수지 중의 잔류 응력의 완화를 실시한다. 만일, 제 2 수지 봉지체 (8) 형성에 사용한 수지가 큐어리스 타입이라면, 상기 제 2 몰드 큐어 공정은 불필요하다.
도 14 는 본 발명의 제 2 실시형태에 관련된 반도체 장치의 2 차 수지 봉지 후에 불필요한 수지를 제거한 후의 상태를 나타내는 도면이다. 제 1 수지 봉지체 (4) 의 박육 영역 (4b), 인접하는 리드 (2) 사이 및 프레임틀 (1a) 과 리드 (2) 사이에 남아 있는 제 1 수지 봉지체 (4) 가 제거되고, 제 1 수지 봉지체 (4) 가 제 2 수지 봉지체 (8) 와 평면에서 봤을 때 동등해져, 일체화된 수지 봉지체 (10) 를 형성하고 있다. 이 때, 리드 (2) 사이의 수지도 제거되어 있다. 불필요한 봉지 수지의 제거는 펀치 가공에 의한 제거나 레이저 가공에 의해 실시된다.
도 15 는 본 발명의 제 2 실시형태에 관련된 반도체 장치의 아우터 리드를 절단하고, 굽힘 형상을 형성한 상태를 나타내는 도면이다. 도 15(a) 는 조감도이고, 도 15(b) 는 도 15(a) 의 J-J 선에 있어서의 단면도이다. 먼저, 리드 (2) 를 프레임틀 (1a) 로부터 떼어낸다. 그리고, 제 1 수지 봉지체 (4) 와 제 2 수지 봉지체 (8) 로 형성된 일체화된 수지 봉지체 (10) 로부터 노출된 리드 (2) 의 선단을 하측으로 구부려 아우터 리드 (2b) 를 형성한다. 아우터 리드 (2b) 는 기판 실장 가능한 높이로 굽힘 가공되어 있다. 이 때, 수지 유지 리드 (9) 는 프레임틀 (1a) 과 접속되어 있는 상태이다. 이 상태에서 프레임틀 (1a) 을 이용하여 전해 도금을 실시하면 아우터 리드 (2b) 의 절단면에 도금막이 형성되어, 후속 공정에서의 실장이 용이해진다. 다음으로, 이 형태로 반도체 장치의 전기 특성 시험을 실시한다. 반도체 장치는 매트릭스상으로 배열된 리드 프레임 (1) 에 수지 유지 리드 (9) 를 개재하여 장착되어 있기 때문에, 효율이 높은 전기 특성 시험을 실시할 수 있다. 전기 특성 시험을 끝낸 후, 수지 유지 리드 (9) 를 프레임틀 (1a) 로부터 떼어낸다. 일체화된 수지 봉지체 (10) 의 측면으로부터 수지 유지 리드 (9) 가 노출되는 부분에서의 분리가 바람직하다.
이상 설명한 반도체 장치의 제조 방법에 의하면, 소형의 반도체 장치를 얻을 수 있을 뿐만 아니라, 효율이 높은 전기 특성 시험을 실시할 수 있다. 결과적으로, 반도체 장치의 제조 비용을 저감시킬 수 있어, 저렴한 반도체 장치를 제공할 수 있다.
1 : 리드 프레임
1a : 프레임틀
1b : 프레임틀
2 : 리드
2a : 이너 리드
2b : 아우터 리드
3 : 굽힘 형상의 선단부
4 : 제 1 수지 봉지체
4a : 볼록부 영역
4b : 박육 영역
5 : 다이 어태치제
6 : 반도체 소자
7 : 와이어
8 : 제 2 수지 봉지체
9 : 수지 유지 리드
9a : 수지 유지 리드의 굽힘 형상의 선단부
10 : 일체화된 수지 봉지체
11 : 소자 탑재부
12 : 도금막

Claims (16)

  1. 제 1 수지 봉지체와,
    상기 제 1 수지 봉지체의 표면에 형성된 소자 탑재부와,
    상기 소자 탑재부에 재치된 반도체 소자와,
    상기 소자 탑재부의 주위에 형성되고, 상기 반도체 소자와 전기적으로 접속된 이너 리드와,
    상기 이너 리드로부터 연신하는 아우터 리드와,
    상기 제 1 수지 봉지체의 상면 및 상기 반도체 소자를 피복하는 제 2 수지 봉지체를 구비하고,
    상기 이너 리드는 상기 제 1 수지 봉지체에 피복되고,
    상기 이너 리드의 선단부의 상면은 상기 소자 탑재부의 하방에 위치하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 이너 리드의 선단부에는 굽힘 형상이 실시되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 이너 리드의 일부는 상기 제 1 수지 봉지체로부터 노출되고, 상기 제 2 수지 봉지체와 접하는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 이너 리드의 일부는 상기 제 1 수지 봉지체로부터 노출되고, 상기 제 2 수지 봉지체와 접하는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 이너 리드는 대향하는 2 개의 측면에 형성되고, 상기 2 개의 측면에 인접하는 측면에 수지 유지 리드가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 2 항에 있어서,
    상기 이너 리드는 대향하는 2 개의 측면에 형성되고, 상기 2 개의 측면에 인접하는 측면에 수지 유지 리드가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 3 항에 있어서,
    상기 이너 리드는 대향하는 2 개의 측면에 형성되고, 상기 2 개의 측면에 인접하는 측면에 수지 유지 리드가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제 4 항에 있어서,
    상기 이너 리드는 대향하는 2 개의 측면에 형성되고, 상기 2 개의 측면에 인접하는 측면에 수지 유지 리드가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제 5 항에 있어서,
    상기 수지 유지 리드의 선단부에는 굽힘 형상이 실시되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제 6 항에 있어서,
    상기 수지 유지 리드의 선단부에는 굽힘 형상이 실시되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제 7 항에 있어서,
    상기 수지 유지 리드의 선단부에는 굽힘 형상이 실시되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제 8 항에 있어서,
    상기 수지 유지 리드의 선단부에는 굽힘 형상이 실시되어 있는 것을 특징으로 하는 반도체 장치.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 반도체 소자 상의 상기 제 2 수지 봉지체의 두께가 상기 제 1 수지 봉지체의 두께보다 얇은 것을 특징으로 하는 반도체 장치.
  14. 프레임틀에 접속된 리드를 갖는 리드 프레임을 준비하는 공정과,
    상기 리드의 선단부를 하방으로 절곡하는 공정과,
    상기 리드 프레임의 상기 프레임틀 내에 제 1 수지 봉지체를 형성하고, 상기 선단부를 상기 제 1 수지 봉지체로 덮고, 상기 선단부를 제외한 상기 리드의 타부의 상면을 상기 제 1 수지 봉지체로부터 노출시키는 공정과,
    상기 선단부의 상방에 형성된 소자 탑재부 상에 반도체 소자를 고착시키는 공정과,
    상기 반도체 소자의 전극부와 상기 타부의 상면을 전기적으로 접속하는 공정과,
    상기 반도체 소자를 제 2 수지 봉지체로 피복하는 공정과,
    상기 제 1 수지 봉지체의 박육 영역을 제거하는 공정과,
    상기 타부를 상기 프레임틀로부터 떼어내어, 아우터 리드를 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 프레임틀에 접속된 리드 및 수지 유지 리드를 갖는 리드 프레임을 준비하는 공정과,
    상기 리드 및 상기 수지 유지 리드의 선단부를 하방으로 절곡하는 공정과,
    상기 리드 프레임의 상기 프레임틀 내에 제 1 수지 봉지체를 형성하고, 상기 선단부를 상기 제 1 수지 봉지체로 덮고, 상기 선단부를 제외한 상기 리드의 타부의 상면을 상기 제 1 수지 봉지체로부터 노출시키는 공정과,
    상기 선단부의 상방에 형성된 소자 탑재부 상에 반도체 소자를 고착시키는 공정과,
    상기 반도체 소자의 전극부와 상기 타부의 상면을 전기적으로 접속하는 공정과,
    상기 반도체 소자를 제 2 수지 봉지체로 피복하는 공정과,
    상기 제 1 수지 봉지체의 박육 영역을 제거하는 공정과,
    상기 타부를 상기 프레임틀로부터 떼어내어, 아우터 리드를 형성하는 공정과,
    상기 수지 유지 리드를 상기 프레임틀로부터 떼어내는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 아우터 리드를 형성하는 공정 후에, 상기 반도체 소자의 전기 특성 시험을 실시하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020190063327A 2018-06-01 2019-05-29 반도체 장치 및 그 제조 방법 KR20190137703A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018106049A JP2019212704A (ja) 2018-06-01 2018-06-01 半導体装置およびその製造方法
JPJP-P-2018-106049 2018-06-01

Publications (1)

Publication Number Publication Date
KR20190137703A true KR20190137703A (ko) 2019-12-11

Family

ID=68694249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190063327A KR20190137703A (ko) 2018-06-01 2019-05-29 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US11037866B2 (ko)
JP (1) JP2019212704A (ko)
KR (1) KR20190137703A (ko)
CN (1) CN110556352A (ko)
TW (1) TW202005026A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126655A (ja) 1988-11-05 1990-05-15 Seiko Epson Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201447A (ja) * 1983-04-28 1984-11-15 Toshiba Corp 半導体装置
JP2543525B2 (ja) * 1987-05-27 1996-10-16 株式会社日立製作所 樹脂封止型半導体装置
JPH04280461A (ja) * 1991-03-08 1992-10-06 Fujitsu Ltd リードフレームと半導体装置および半導体装置の製造方法
JPH04352462A (ja) * 1991-05-30 1992-12-07 New Japan Radio Co Ltd 半導体素子用リードフレーム
JPH05235206A (ja) * 1992-02-25 1993-09-10 Matsushita Electron Corp 樹脂封止型半導体装置
JPH0621307A (ja) * 1992-07-06 1994-01-28 Matsushita Electron Corp 樹脂封止型半導体装置のリードフレーム
JPH06151681A (ja) * 1992-11-05 1994-05-31 Hitachi Ltd 半導体装置の製造方法およびその製造において用いるリードフレーム
US20090146280A1 (en) * 2005-11-28 2009-06-11 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
KR100809702B1 (ko) * 2006-09-21 2008-03-06 삼성전자주식회사 반도체 패키지
KR20100055853A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 멀티 적층형 반도체 패키지
JP2010287741A (ja) * 2009-06-11 2010-12-24 Nagasaki Univ リードフレームとその製造方法、及び半導体装置
KR20120081459A (ko) * 2011-01-11 2012-07-19 삼성전자주식회사 리드 프레임을 갖는 반도체 패키지
KR101297781B1 (ko) * 2011-09-30 2013-08-20 에스티에스반도체통신 주식회사 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126655A (ja) 1988-11-05 1990-05-15 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
TW202005026A (zh) 2020-01-16
JP2019212704A (ja) 2019-12-12
CN110556352A (zh) 2019-12-10
US11037866B2 (en) 2021-06-15
US20190371713A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US5926380A (en) Lead frame lattice and integrated package fabrication method applied thereto
US9607934B2 (en) Lead frame, lead frame with resin attached thereto, resin package, light emitting device, and method for manufacturing resin package
CN104934404B (zh) 半导体装置及其制造方法
KR100572388B1 (ko) 고체 촬상 장치 및 그 제조 방법
JPH0225057A (ja) 半導体装置の製造方法
KR20190137703A (ko) 반도체 장치 및 그 제조 방법
JP7030481B2 (ja) 樹脂封止金型および半導体装置の製造方法
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
TWI434376B (zh) 導線架及其製造方法，暨半導體裝置
US3367025A (en) Method for fabricating and plastic encapsulating a semiconductor device
US11348863B2 (en) Semiconductor package having a semiconductor die on a plated conductive layer
KR20200007688A (ko) 수지 봉지 금형 및 반도체 장치의 제조 방법
JP2634249B2 (ja) 半導体集積回路モジュール
JPH06241931A (ja) 半導体圧力センサー
US11784112B2 (en) Integrated circuit package and method to manufacture the integrated circuit package to reduce bond wire defects in the integrated circuit package
JP2001177007A (ja) 半導体装置及びその製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP4351546B2 (ja) 半導体素子搭載用パッケージの成形方法および成形用金型
JP7057727B2 (ja) リードフレームおよび半導体装置
JP3146207U (ja) リードフレームおよび半導体装置
JP6984808B2 (ja) 半導体装置の製造方法
JP2601033B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH05145001A (ja) リードフレームとそれを用いた半導体装置の製造方法
JP2582534B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal