KR20190121145A - 적층 세라믹 커패시터 및 그 제조 방법 - Google Patents
적층 세라믹 커패시터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20190121145A KR20190121145A KR1020180094924A KR20180094924A KR20190121145A KR 20190121145 A KR20190121145 A KR 20190121145A KR 1020180094924 A KR1020180094924 A KR 1020180094924A KR 20180094924 A KR20180094924 A KR 20180094924A KR 20190121145 A KR20190121145 A KR 20190121145A
- Authority
- KR
- South Korea
- Prior art keywords
- thickness
- side margin
- internal electrode
- ceramic
- internal electrodes
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000919 ceramic Substances 0.000 claims abstract description 191
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 29
- 238000010304 firing Methods 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 description 9
- 229910010293 ceramic material Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 238000001354 calcination Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000013013 elastic material Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 제1 면 및 제2 면에 배치된 제1 사이드 마진부 및 제2 사이드 마진부를 포함하며, 상기 복수의 내부전극은 용량 형성에 기여하는 바디부와 상기 바디부의 폭보다 작은 폭을 가지며, 상기 제3 면 또는 제4 면으로 일단이 노출되는 리드부를 포함하고, 상기 복수의 내부전극의 바디부는 상기 세라믹 바디의 제1 면 및 제2 면으로 노출되고, 상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 제1 면 및 제2 면에 노출된 상기 바디부 상에 배치되고, 상기 세라믹 바디의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)이 27%를 초과하는 적층 세라믹 커패시터를 제공한다.
Description
본 발명은 내부전극의 형상을 조절하여, 사이드 마진부와 세라믹 바디의 계면 접착력을 높여 신뢰성을 향상시킬 수 있는 적층 세라믹 커패시터 및 그 제조방법에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
적층 세라믹 커패시터의 소형 및 고용량화를 위해서는 전극 유효면적의 극대화 (용량구현에 필요한 유효 부피 분율을 증가)가 요구된다.
상기와 같이 소형 및 고용량 적층 세라믹 커패시터를 구현하기 위하여, 적층 세라믹 커패시터를 제조함에 있어서, 내부전극이 바디의 폭 방향으로 노출되도록 함으로써, 마진 없는 설계를 통해 내부전극 폭 방향 면적을 극대화하되, 이러한 칩 제작 후 소성 전 단계에서 칩의 폭 방향 전극 노출면에 마진부를 별도로 부착하여 완성하는 방법이 적용되고 있다.
그러나, 상기 방법에서 측면용 세라믹 그린시트를 세라믹 바디의 측면에 열압착 방식으로 부착할 경우 사이드 마진부와 세라믹 바디 사이의 접착력 약화로 인하여 사이드 마진부가 세라믹 바디의 측면에 완전히 접착되는 형태가 아닌 일부가 떨어지는 현상이 발생한다.
이러한 사이드 마진부의 일부 떨어짐 현상은 외관 불량을 초래하며, 또한 절연저항 특성 저하 및 내습 신뢰성 불량을 야기할 수 있다.
특히, 초소형 및 고용량 제품에서 상기 세라믹 바디와 사이드 마진부의 계면 접착력을 높이기 위하여 과도한 열압착 공정이 실시될 경우, 얇은 두께의 유전체층 및 내부전극에 데미지가 가해져서 전기적 특성 저하 및 불량 발생의 가능성이 더욱 높아지는 문제가 있다.
따라서, 초소형 및 고용량 제품에서 세라믹 바디와 사이드 마진부의 계면 접착력을 높일 수 있는 연구가 필요한 실정이다.
본 발명은 내부전극의 형상을 조절하여, 사이드 마진부와 세라믹 바디의 계면 접착력을 높여 신뢰성을 향상시킬 수 있는 적층 세라믹 커패시터 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디 및 상기 제1 면 및 제2 면에 배치된 제1 사이드 마진부 및 제2 사이드 마진부를 포함하며, 상기 복수의 내부전극은 용량 형성에 기여하는 바디부와 상기 바디부의 폭보다 작은 폭을 가지며, 상기 제3 면 또는 제4 면으로 일단이 노출되는 리드부를 포함하고, 상기 복수의 내부전극의 바디부는 상기 세라믹 바디의 제1 면 및 제2 면으로 노출되고, 상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 제1 면 및 제2 면에 노출된 상기 바디부 상에 배치되고, 상기 세라믹 바디의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)이 27%를 초과하는 적층 세라믹 커패시터를 제공한다.
본 발명의 다른 실시형태는 복수 개의 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계, 상기 제1 내부전극 패턴과 상기 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층 바디를 형성하는 단계, 상기 제1 내부전극 패턴과 제2 내부전극 패턴의 말단이 폭 방향으로 노출된 측면을 갖도록 상기 세라믹 그린시트 적층 바디를 절단하는 단계, 상기 제1 내부전극 패턴과 제2 내부전극 패턴의 말단이 노출된 측면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계 및 상기 절단된 적층 바디를 소성하여 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디를 마련하는 단계를 포함하며, 상기 복수의 내부전극은 용량 형성에 기여하는 바디부와 상기 바디부의 폭보다 작은 폭을 가지며, 상기 제3 면 또는 제4 면으로 일단이 노출되는 리드부를 포함하고, 상기 복수의 내부전극의 바디부는 상기 세라믹 바디의 제1 면 및 제2 면으로 노출되고, 상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 제1 면 및 제2 면에 노출된 상기 바디부 상에 배치되고, 상기 세라믹 바디의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)이 27%를 초과하는 적층 세라믹 커패시터의 제조방법을 제공한다.
본 발명의 일 실시형태에 의하면, 세라믹 바디의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)을 조절함으로써, 세라믹 바디와 사이드 마진부의 계면 접착력을 높여, 외관 불량을 감소시킬 수 있다.
또한, 세라믹 바디와 사이드 마진부의 계면 접착력을 높임으로써, 절연저항이 높으며, 내습 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1에서 제1 및 제2 사이드 마진부를 형성하기 전의 세라믹 바디를 나타내는 사시도이다.
도 3은 도 2에서 제1 및 제2 사이드 마진부를 형성한 세라믹 바디를 나타내는 사시도이다.
도 4는 도 2의 복수의 내부전극의 형상을 나타내는 상부 평면도이다.
도 5는 도 1의 I-I' 단면도이다.
도 6은 도 3의 A 방향에서 바라본 측면도이다.
도 7a 내지 도 7f는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
도 2는 도 1에서 제1 및 제2 사이드 마진부를 형성하기 전의 세라믹 바디를 나타내는 사시도이다.
도 3은 도 2에서 제1 및 제2 사이드 마진부를 형성한 세라믹 바디를 나타내는 사시도이다.
도 4는 도 2의 복수의 내부전극의 형상을 나타내는 상부 평면도이다.
도 5는 도 1의 I-I' 단면도이다.
도 6은 도 3의 A 방향에서 바라본 측면도이다.
도 7a 내지 도 7f는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1에서 제1 및 제2 사이드 마진부를 형성하기 전의 세라믹 바디를 나타내는 사시도이다.
도 3은 도 2에서 제1 및 제2 사이드 마진부를 형성한 세라믹 바디를 나타내는 사시도이다.
도 1 내지 도 3을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)는 세라믹 바디(110), 상기 세라믹 바디(110)의 내부에 형성되는 복수의 내부전극(121, 122) 및 상기 세라믹 바디(110)의 외표면에 형성되는 외부전극(131, 132)을 포함한다.
상기 세라믹 바디(110)는 서로 대향하는 제1 면(1) 및 제2 면(2)과 상기 제1 면 및 제2 면을 연결하는 제3 면(3) 및 제4 면(4)과 상면과 하면인 제5 면(5) 및 제6 면(6)을 가질 수 있다.
상기 제1 면(1) 및 제2 면(2)은 세라믹 바디(110)의 폭 방향으로 마주보는 면으로, 상기 제3 면(3) 및 제4 면(4)은 길이 방향으로 마주보는 면으로 정의될 수 있으며, 상기 제5 면(5) 및 제6 면(6)은 두께 방향으로 마주보는 면으로 정의될 수 있다.
상기 세라믹 바디(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 직방체 형상일 수 있다.
상기 세라믹 바디(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 바디의 제3 면(3) 또는 제4 면(4)으로 일단이 노출된다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다.
제1 내부전극(121)의 일단은 제3 면(3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 면(4)으로 노출될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제3 면(3) 또는 제4 면(4)으로부터 일정 간격을 두고 형성된다.
상기 세라믹 바디의 제3 면(3) 및 제4 면(4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는, 상기 세라믹 바디(110)의 내부에 배치되며, 상기 제1 및 제2 면(1, 2)으로 노출되되, 상기 제3 면(3) 또는 제4 면(4)으로 일단이 노출되는 복수의 내부전극(121, 122) 및 상기 제1 면(1) 및 제2 면(2)에 노출된 상기 내부전극(121, 122)의 단부 상에 배치된 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)를 포함한다.
상기 세라믹 바디(110)의 내부에는 복수의 내부전극(121, 122)이 형성되어 있으며, 상기 복수의 내부전극(121, 122)의 각 말단은 상기 세라믹 바디(110)의 폭 방향 면인 제1 면(1) 및 제2 면(2)에 노출되며, 노출된 단부 상에 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)가 배치된다.
제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 평균 두께가 2㎛ 이상 10㎛ 이하일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)는 복수의 유전체층(111)이 적층된 적층체와 상기 적층체의 양 측면에 배치되는 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)로 구성될 수 있다.
상기 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 세라믹 바디(110)의 길이는 세라믹 바디의 제3 면(3)에서 제4 면(4)까지의 거리에 해당한다.
상기 유전체층(111)의 길이는 세라믹 바디의 제3 면(3)과 제4 면(4) 사이의 거리를 형성한다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 세라믹 바디의 길이는 400 내지 1400㎛일 수 있다. 보다 구체적으로, 세라믹 바디의 길이는 400 내지 800㎛이거나, 600 내지 1400㎛일 수 있다.
상기 유전체층(111) 상에 내부전극(121, 122)이 형성될 수 있으며, 내부전극(121, 122)은 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 바디 내부에 형성될 수 있다.
도 2를 참조하면, 유전체층(111)에 제1 내부전극(121)이 형성되어 있다. 상기 제1 내부전극(121)은 유전체층의 길이 방향에 대해서는 전체적으로 형성되지 않는다. 즉, 제1 내부전극(121)의 일단은 세라믹 바디의 제4 면(4)으로부터 소정의 간격을 두고 형성될 수 있고, 제1 내부전극(121)의 타단은 제3 면(3)까지 형성되어 제3 면(3)으로 노출될 수 있다.
세라믹 바디의 제3 면(3)으로 노출된 제1 내부전극의 단부는 제1 외부전극(131)과 연결된다.
제1 내부전극과 반대로 제2 내부전극(122)의 일단은 제3 면(3)으로부터 소정의 간격을 두고 형성되고, 제2 내부전극(122)의 타단은 제4 면(4)으로 노출되어 제2 외부전극(132)과 연결된다.
상기 내부전극은 고용량 적층 세라믹 커패시터 구현을 위해 400층 이상 적층될 수 있으나 반드시 이에 제한되는 것은 아니다.
상기 유전체층(111)은 제1 내부전극(121)의 폭과 동일한 폭을 가질 수 있다. 즉, 상기 제1 내부전극(121)은 유전체층(111)의 폭 방향에 대해서는 전체적으로 형성될 수 있다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 유전체층의 폭 및 내부전극의 폭은 100 내지 900㎛일 수 있다. 보다 구체적으로, 유전체층의 폭 및 내부전극의 폭은 100 내지 500㎛이거나, 100 내지 900㎛일 수 있다.
세라믹 바디가 소형화될수록 사이드 마진부의 두께가 적층 세라믹 커패시터의 전기적 특성에 영향을 미칠 수 있다. 본 발명의 일 실시형태에 따르면 사이드 마진부의 두께가 10㎛ 이하로 형성되어 소형화된 적층 세라믹 커패시터의 특성을 향상시킬 수 있다.
즉, 사이드 마진부의 두께가 10㎛ 이하로 형성됨으로써, 용량을 형성하는 내부전극의 중첩 면적을 최대로 확보함으로써, 고용량 및 소형 적층 세라믹 커패시터를 구현할 수 있다.
이러한 세라믹 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브부(A)와, 상하 마진부로서 액티브부(A)의 상하부에 각각 형성된 상부 및 하부 커버부로 구성될 수 있다.
상기 액티브부(A)는 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 및 하부 커버부는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
즉, 상기 상부 및 하부 커버부는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
상기 상부 및 하부 커버부는 각각 20 μm 이하의 두께를 가질 수 있으나, 반드시 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에서 내부전극과 유전체층은 동시에 절단되어 형성되는 것으로, 내부전극의 폭과 유전체층의 폭은 동일하게 형성될 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
본 실시형태에서, 유전체층의 폭은 내부전극의 폭과 동일하게 형성되며, 이로 인하여 세라믹 바디(110)의 폭 방향 제1 및 제2 면으로 내부전극(121, 122)의 말단이 노출될 수 있다.
상기 내부전극(121, 122)의 말단이 노출된 세라믹 바디(110)의 폭 방향 양 측면에는 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)가 형성될 수 있다.
상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 두께는 10㎛ 이하일 수 있다. 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 두께가 작을수록 상대적으로 세라믹 바디 내에 형성되는 내부전극의 중첩 면적이 넓어질 수 있다.
상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 두께는 세라믹 바디(110)의 측면으로 노출되는 내부전극의 쇼트를 방지할 수 있는 두께를 가지면 특별히 제한되지 않으나, 예를 들면 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 두께는 2㎛ 이상일 수 있다.
상기 제1 및 제2 사이드 마진부의 두께가 2㎛ 미만이면 외부 충격에 대한 기계적 강도가 저하될 우려가 있고, 상기 제1 및 제2 사이드 마진부의 두께가 10㎛ 를 초과하면 상대적으로 내부전극의 중첩 면적이 감소하여 적층 세라믹 커패시터의 고용량을 확보하기 어려울 수 있다.
적층 세라믹 커패시터의 용량을 극대화하기 위해서 유전체층을 박막화하는 방법, 박막화된 유전체층을 고적층화하는 방법, 내부전극의 커버리지를 향상시키는 방법 등이 고려되고 있다.
또한, 용량을 형성하는 내부전극의 중첩 면적을 향상시키는 방법이 고려되고 있다.
내부전극의 중첩 면적을 늘리기 위해서는 내부전극이 형성되지 않은 마진부 영역이 최소화되어야 한다.
특히, 적층 세라믹 커패시터가 소형화될수록 내부전극의 중첩 영역을 늘리기 위해서는 마진부 영역이 최소화되어야 한다.
본 실시형태에 따르면, 유전체층의 폭 방향 전체에 내부전극이 형성되고, 사이드 마진부의 두께가 10㎛ 이하로 설정되어 내부전극의 중첩 면적이 넓은 특징을 갖는다.
일반적으로, 유전체층이 고적층화 될수록 유전체층 및 내부 전극의 두께는 얇아지게 된다. 따라서 내부 전극이 쇼트되는 현상이 빈번하게 발생할 수 있다. 또한, 유전체층 일부에만 내부전극이 형성되는 경우 내부전극에 의한 단차가 발생하여 절연 저항의 가속 수명이나 신뢰성이 저하될 수 있다.
그러나, 본 실시형태에 따르면 박막의 내부전극 및 유전체층을 형성하더라도, 내부전극이 유전체층의 폭방향에 대하여 전체적으로 형성되기 때문에 내부전극의 중첩 면적이 커져 적층 세라믹 커패시터의 용량을 크게 할 수 있다.
또한, 내부 전극에 의한 단차를 감소시켜 절연 저항의 가속 수명이 향상되어 용량 특성이 우수하면서도 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있다.
도 4는 도 2의 복수의 내부전극의 형상을 나타내는 상부 평면도이다.
도 5는 도 1의 I-I' 단면도이다.
도 4 및 도 5를 참조하면, 상기 복수의 내부전극(121, 122)은 용량 형성에 기여하는 바디부(121a, 122a)와 상기 바디부(121a, 122a)의 폭보다 작은 폭을 가지며, 상기 제3 면(3) 또는 제4 면(4)으로 일단이 노출되는 리드부(121b, 122b)를 포함한다.
상기 복수의 내부전극의 바디부(121a, 122a)는 상기 세라믹 바디(110)의 제1 면(1) 및 제2 면(2)으로 노출된다.
상기 복수의 내부전극의 리드부(121b, 122b)는 상기 바디부(121a, 122a)의 폭보다 작은 폭을 가지며, 상기 세라믹 바디(110)의 제1 면(1) 및 제2 면(2)으로부터 이격될 수 있다.
상기 복수의 내부전극의 리드부(121b, 122b)는 상기 바디부(121a, 122a)의 폭보다 작은 폭을 가진다면 그 형상에 특별한 제한이 없으며, 예를 들어 폭이 일정한 사각형 형상이나 외부 전극으로 인출되는 방향쪽으로 폭이 감소하는 테이퍼 형상을 가질 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)는 상기 제1 면(1) 및 제2 면(2)에 노출된 상기 복수의 내부전극의 바디부(121a, 122a) 상에 배치되고, 상기 세라믹 바디(110)의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부(A)를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)이 27%를 초과한다.
보다 바람직하게는, 상기 세라믹 바디(110)의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부(A)를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)은 29% 이상일 수 있다.
상기 세라믹 바디(110)의 길이-두께(L-T) 방향 단면은 상기 복수의 내부전극(121, 122)의 바디부(121a, 122a)의 폭 방향 양 끝단과 상기 리드부(121b, 122b)의 폭 방향 양 끝단 사이의 영역에서 절단한 단면에 해당할 수 있다.
즉, 도 5에서 I-I' 단면은 복수의 내부전극(121, 122)의 바디부(121a, 122a)의 폭 방향 양 끝단과 상기 리드부(121b, 122b)의 폭 방향 양 끝단 사이의 영역 중 어느 한 지점을 기준으로 세라믹 바디(110)의 길이-두께(L-T) 방향으로 절단한 면으로 정의될 수 있다.
종래 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 방법은, 제1 내부전극 패턴과 제2 내부전극 패턴의 말단이 노출된 세라믹 바디의 측면에 측면용 세라믹 시트를 부착하고, 열과 압력을 가하여 제1 사이드 마진부 및 제2 사이드 마진부를 형성하였다.
이 경우에, 상기 사이드 마진부와 세라믹 바디의 접착력이 저하될 경우 측면용 세라믹 시트가 들뜨는 문제가 발생하여 외관 불량, 절연저항 감소 및 내습 신뢰성 저하의 문제가 발생할 수 있다.
상기의 문제를 막기 위하여, 종래에는 상기 사이드 마진부와 세라믹 바디의 접착력 강화를 위해 높은 열과 압력을 가하여 사이드 마진부를 형성하였다.
그러나, 이와 같이 높은 열과 압력을 가할 경우, 두께가 얇은 내부전극 및 유전체층에 데미지가 발생하여 쇼트 등의 전기적 특성이 저하되는 문제가 생길 수 있다.
즉, 초소형 고용량 적층 세라믹 커패시터에 있어서는 유전체층 및 내부전극의 두께가 얇게 적용되어야 하므로, 상기와 같이 종래의 높은 열과 압력을 가하여 사이드 마진부를 형성하는 방법은 문제를 야기할 수 있다.
본 발명의 일 실시형태에서는, 세라믹 재료를 포함하는 사이드 마진부는 도전성 금속을 포함하는 내부전극과의 접착력보다 사이드 마진부와 유사한 세라믹 재료와의 접착력이 높다는 점에서 착안하여, 사이드 마진부와 세라믹 바디 사이의 접촉 면적에 있어서 유전체의 면적 비율을 높이는 방법을 사용하였다.
즉, 상기 복수의 내부전극(121, 122)이 용량 형성에 기여하는 바디부(121a, 122a)와 상기 바디부(121a, 122a)의 폭보다 작은 폭을 가지는 리드부(121b, 122b)를 포함하도록 형상을 변경함으로써, 세라믹 바디(110)의 제1 면(1) 및 제2 면(2)의 노출되는 내부전극의 영역을 최소화하고, 사이드 마진부와 유사한 세라믹 재료를 포함하는 세라믹 바디(110)의 유전체 면적 비율을 높일 수 있다.
이로 인하여, 세라믹 바디와 사이드 마진부의 계면 접착력을 높여, 외관 불량을 감소시킬 수 있다.
또한, 세라믹 바디와 사이드 마진부의 계면 접착력을 높임으로써, 절연저항이 높으며, 내습 신뢰성을 향상시킬 수 있다.
특히, 본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부(A)를 제외한 유전체 영역의 면적(Sd)의 비율(Sd/Sc)이 27%를 초과하도록 조절함으로써, 세라믹 바디와 사이드 마진부의 계면 접착력을 높일 수 있다.
상기 세라믹 바디(110)의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부(A)를 제외한 유전체 영역의 면적(Sd)의 비율(Sd/Sc)이 27%를 초과함으로써, 세라믹 바디(110)의 제1 면(1) 및 제2 면(2)의 노출되는 내부전극의 영역을 최소화하고, 유전체 면적 비율을 높일 수 있다.
상기 세라믹 바디(110)의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부(A)를 제외한 유전체 영역의 면적(Sd)의 비율(Sd/Sc)이 27% 이하의 경우에는, 종래의 적층 세라믹 커패시터와 유사하게 사이드 마진부와 세라믹 바디의 접착력이 저하되며, 이로 인하여 측면용 세라믹 시트가 들뜨는 문제가 발생하여 외관 불량, 절연저항 감소 및 내습 신뢰성 저하의 문제가 발생할 수 있다.
보다 바람직하게는, 상기 세라믹 바디(110)의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부(A)를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)은 29% 이상일 수 있다.
이 경우, 세라믹 바디(110)의 제1 면(1) 및 제2 면(2)의 노출되는 내부전극의 영역을 최소화하고, 유전체 면적 비율을 더욱 높일 수 있기 때문에, 세라믹 바디와 사이드 마진부의 계면 접착력이 더욱 향상될 수 있다.
본 발명에서는 상기 단면의 전체 면적(Sc) 대비 액티브부(A)를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)의 상한값을 특별히 한정하지 않았으나, 상기 Sd/Sc 값이 증가할 경우, 상기 복수의 내부전극(121, 122)의 용량 형성에 기여하는 바디부(121a, 122a)의 면적 감소로 인하여 적층 세라믹 커패시터의 용량이 감소할 수 있으므로, 원하는 용량 값에 따라 Sd/Sc 값의 상한은 결정될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 두께는 0.4 ㎛ 이하이고, 상기 내부전극(121, 122)의 두께는 0.4 ㎛ 이하의 초소형 및 고용량 적층 세라믹 커패시터를 특징으로 한다.
본 발명의 일 실시형태와 같이, 상기 유전체층(111)의 두께는 0.4 ㎛ 이하이고, 상기 내부전극(121, 122)의 두께는 0.4 ㎛ 이하인 박막의 유전체층과 내부전극이 적용된 경우에 종래와 같이 세라믹 바디와 사이드 마진부의 계면 접착력을 높이기 위하여, 높은 열과 압력을 가하여 사이드 마진부를 형성할 경우에는 유전체층과 내부전극에 데미지가 가해져서 전기적 특성 저하가 발생할 수 있다.
그러나, 본 발명의 일 실시형태에서는 복수의 내부전극(121, 122)이 용량 형성에 기여하는 바디부(121a, 122a)와 상기 바디부(121a, 122a)의 폭보다 작은 폭을 가지는 리드부(121b, 122b)를 포함하도록 형상을 변경함으로써, 세라믹 바디(110)의 제1 면(1) 및 제2 면(2)의 노출되는 내부전극의 영역을 최소화하고, 사이드 마진부와 유사한 세라믹 재료를 포함하는 세라믹 바디(110)의 유전체 면적 비율을 높일 수 있기 때문에, 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께가 0.4 ㎛ 이하인 박막의 경우에도 세라믹 바디와 사이드 마진부의 계면 접착력을 높일 수 있어, 신뢰성을 향상시킬 수 있다.
즉, 종래와 같이 세라믹 바디와 사이드 마진부의 계면 접착력을 높이기 위하여, 높은 열과 압력을 가하여 사이드 마진부를 형성하지 않더라도 사이드 마진부와 접촉하는 세라믹 바디의 유전체 면적 비율이 높기 때문에 접착력이 상승하여 낮은 열과 압력으로도 충분한 계면 접착력을 얻을 수 있으며, 이로 인하여 박막의 유전체층과 내부전극에 가해지는 데미지가 최소화되어 신뢰성이 향상될 수 있다.
다만, 상기 박막의 의미가 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께가 0.4 ㎛ 이하인 것을 의미하는 것은 아니며, 종래의 제품보다 얇은 두께의 유전체층과 내부전극을 포함하는 개념으로 이해될 수 있다.
도 6은 도 3의 A 방향에서 바라본 측면도이다.
도 6을 참조하면, 상기 복수의 내부전극(121, 122) 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc1) 대비 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc2)의 비율은 1.0 이하일 수 있다.
중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc1) 대비 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc2)의 비율의 하한값은 특별히 제한되는 것은 아니지만, 0.9 이상인 것이 바람직하다.
본 발명의 일 실시형태에 따르면, 상기 제1 또는 제2 사이드 마진부가 종래와 달리 세라믹 그린 시트를 세라믹 바디의 측면에 부착하여 형성하기 때문에 제1 또는 제2 사이드 마진부의 위치별 두께가 일정하다.
즉, 종래에는 사이드 마진부를 세라믹 슬러리를 도포 혹은 인쇄하는 방식으로 형성하였기 때문에, 사이드 마진부의 위치별 두께의 편차가 심하였다.
구체적으로, 종래의 경우에는 세라믹 바디의 중앙부에 배치되는 내부전극의 말단과 접하는 제1 또는 제2 사이드 마진부 영역의 두께가 다른 영역의 두께에 비하여 두껍게 형성되었다.
예를 들면, 종래의 경우 중앙부에 배치되는 내부전극의 말단과 접하는 제1 또는 제2 사이드 마진부 영역의 두께 대비 최외곽에 배치되는 내부전극의 말단과 접하는 제1 또는 제2 사이드 마진부 영역의 두께의 비율은 0.9 미만 정도로서 그 편차가 크다.
이와 같이 사이드 마진부의 위치별 두께의 편차가 큰 종래의 경우, 동일 사이즈 적층 세라믹 커패시터에 있어서 사이드 마진부가 차지하는 부분이 크기 때문에 용량 형성부의 사이즈를 크게 확보할 수 없어 고용량 확보에 어려움이 있다.
반면, 본 발명의 일 실시형태는 제1 및 제2 사이드 마진부(112, 113)의 평균 두께가 2㎛ 이상 10㎛ 이하이고, 상기 복수의 내부전극(121, 122) 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc1) 대비 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc2)의 비율은 0.9 이상 1.0 이하이기 때문에, 사이드 마진부의 두께가 얇고 두께의 편차가 적어서 용량 형성부의 사이즈를 크게 확보할 수 있다.
본 발명의 일 실시형태에서는 종래와 달리 세라믹 그린 시트를 세라믹 바디의 측면에 부착하여 형성하기 때문에 제1 또는 제2 사이드 마진부의 위치별 두께가 일정하다.
이로 인하여, 고용량 적층 세라믹 커패시터의 구현이 가능하다.
한편, 도 6을 참조하면, 상기 복수의 내부전극(121, 122) 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc1) 대비 상기 세라믹 바디(110)의 모서리와 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc3)의 비율은 1.0 이하일 수 있다.
중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc1) 대비 상기 세라믹 바디(110)의 모서리와 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께(tc3)의 비율의 하한값은 0.9 이상인 것이 바람직하다.
상기 특징으로 인하여, 사이드 마진부의 영역별 두께 편차가 적어 용량 형성부의 사이즈를 크게 확보할 수 있으며, 이로 인하여 고용량 적층 세라믹 커패시터의 구현이 가능하다.
도 7a 내지 도 7f는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
본 발명의 다른 실시형태에 따르면, 복수 개의 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계, 상기 제1 내부전극 패턴과 상기 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층 바디를 형성하는 단계, 상기 제1 내부전극 패턴과 제2 내부전극 패턴의 말단이 폭 방향으로 노출된 측면을 갖도록 상기 세라믹 그린시트 적층 바디를 절단하는 단계, 상기 제1 내부전극 패턴과 제2 내부전극 패턴의 말단이 노출된 측면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계 및 상기 절단된 적층 바디를 소성하여 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디를 마련하는 단계를 포함하며, 상기 복수의 내부전극은 용량 형성에 기여하는 바디부와 상기 바디부의 폭보다 작은 폭을 가지며, 상기 제3 면 또는 제4 면으로 일단이 노출되는 리드부를 포함하고, 상기 복수의 내부전극의 바디부는 상기 세라믹 바디의 제1 면 및 제2 면으로 노출되고, 상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 제1 면 및 제2 면에 노출된 상기 바디부 상에 배치되고, 상기 세라믹 바디의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)이 27%를 초과하는 적층 세라믹 커패시터의 제조방법을 제공한다.
이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
도 7a에 도시된 바와 같이, 세라믹 그린시트(211) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제1 내부전극 패턴(221)을 형성한다. 상기 복수 개의 스트라이트형 제1 내부전극 패턴(221)은 서로 평행하게 형성될 수 있다.
상기 세라믹 그린시트(211)는 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 페이스트로 형성될 수 있다.
상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다. 상기 세라믹 그린시트(211)가 소성되면 세라믹 바디(110)를 구성하는 유전체층(111)이 된다.
스트라이프형 제1 내부전극 패턴(221)은 도전성 금속을 포함하는 내부전극 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
상기 세라믹 그린시트(211) 상에 스트라이프형 제1 내부전극 패턴(221)을 형성하는 방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통해 형성될 수 있다.
또한, 도시되지 않았으나, 또 다른 세라믹 그린시트(211) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제2 내부전극 패턴(222)을 형성할 수 있다.
이하, 제1 내부전극 패턴(221)이 형성된 세라믹 그린시트는 제1 세라믹 그린시트로 지칭될 수 있고, 제2 내부전극 패턴(222)이 형성된 세라믹 그린시트는 제2 세라믹 그린시트로 지칭될 수 있다.
다음으로, 도 7b에 도시된 바와 같이, 스트라이프형 제1 내부전극 패턴(221)과 스트라이프형 제2 내부전극 패턴(222)이 교차 적층되도록 제1 및 제2 세라믹 그린시트를 번갈아가며 적층할 수 있다.
이후, 상기 스트라이프형 제1 내부전극 패턴(221)은 제1 내부전극(121)이 되고, 스트라이프형 제2 내부전극 패턴(222)은 제2 내부전극(122)이 될 수 있다.
상기 제1 내부전극 패턴(221) 및 제2 내부전극 패턴(222)은 본 발명의 일 실시형태와 같이 용량 형성에 기여하는 바디부와 상기 바디부보다 폭이 작은 리드부를 갖도록 형성하였다.
본 발명의 다른 실시형태에 따르면, 상기 제1 및 제2 세라믹 그린시트의 두께(td)는 0.6 μm 이하이고, 제1 및 제2 내부전극 패턴의 두께(te)는 0.5 μm 이하이다.
본 발명은 유전체층의 두께가 0.4 ㎛ 이하이고, 내부전극의 두께는 0.4 ㎛ 이하인 박막을 갖는 초소형 고용량 적층 세라믹 커패시터를 특징으로 하기 때문에, 상기 제1 및 제2 세라믹 그린시트의 두께(td)는 0.6 μm 이하이고, 제1 및 제2 내부전극 패턴의 두께(te)는 0.5 μm 이하인 것을 특징으로 한다.
도 7c는 본 발명의 일 실시예에 따라 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층 바디(220)를 도시하는 단면도이고, 도 7d는 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층 바디(220)를 도시하는 사시도이다.
도 7c 및 도 7d를 참조하면, 복수 개의 평행한 스트라이프형 제1 내부전극 패턴(221)이 인쇄된 제1 세라믹 그린시트와 복수 개의 평행한 스트라이프형 제2 내부전극 패턴(222)이 인쇄된 제2 세라믹 그린시트는 서로 번갈아가며 적층되어 있다.
보다 구체적으로, 제1 세라믹 그린시트에 인쇄된 스트라이프형 제1 내부 전극 패턴(221)의 중앙부와 제2 세라믹 그린시트에 인쇄된 스트라이프형 제2 내부전극 패턴(222) 사이의 간격이 중첩되도록 적층될 수 있다.
다음으로, 도 7d에 도시된 바와 같이, 상기 세라믹 그린시트 적층 바디(220)는 복수 개의 스트라이프형 제1 내부전극 패턴(221) 및 스트라이프형 제2 내부전극 패턴(222)을 가로지르도록 절단될 수 있다. 즉, 상기 세라믹 그린시트 적층 바디(210)는 서로 직교하는 C1-C1 및 C2-C2 절단선을 따라 절단된 적층 바디(210)가 될 수 있다.
보다 구체적으로, 스트라이프형 제1 내부전극 패턴(221) 및 스트라이프형 제2 내부전극 패턴(222)은 길이 방향으로 절단되어 일정한 폭을 갖는 복수 개의 내부전극으로 분할될 수 있다. 이때, 적층된 세라믹 그린시트도 내부전극 패턴과 함께 절단된다. 이에 따라 유전체층은 내부전극의 폭과 동일한 폭을 갖도록 형성될 수 있다.
또한, C2-C2 절단선을 따라 개별적인 세라믹 바디 사이즈에 맞게 절단할 수 있다. 즉, 제1 사이드 마진부 및 제2 사이드 마진부를 형성하기 전에 막대형 적층체를 C2-C2 절단선을 따라 개별적인 세라믹 바디 사이즈로 절단하여 복수 개의 적층 바디(210)를 형성할 수 있다.
즉, 막대형 적층체를 중첩된 제1 내부전극의 중심부와 제2 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단되도록 절단할 수 있다. 이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 절단면에 교대로 노출될 수 있다.
이후, 상기 적층 바디(210)의 제1 및 제2 측면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성할 수 있다.
다음으로, 도 7e에 도시된 바와 같이, 상기 적층 바디(210)의 제1 및 제2 측면 각각에 제1 사이드 마진부(212) 및 제2 사이드 마진부(미도시)를 형성할 수 있다.
구체적으로, 제1 사이드 마진부(212)의 형성 방법은 측면용 세라믹 그린스트(212)를 러버 재질의 펀칭 탄성재(300) 상부에 배치한다.
다음으로, 상기 적층 바디(210)의 제1 측면이 상기 측면용 세라믹 그린스트(212)와 마주하도록 상기 적층 바디(210)를 90도 회전한 후, 상기 적층 바디(210)를 상기 측면용 세라믹 그린스트(212)에 가압 밀착시킨다.
상기 적층 바디(210)를 상기 측면용 세라믹 그린시트(212)에 가압 밀착시켜 측면용 세라믹 그린시트(212)를 상기 적층 바디(210)에 전사할 경우, 상기 러버 재질의 펀칭 탄성재(300)로 인하여 상기 측면용 세라믹 그린시트(212)는 상기 적층 바디(210)의 측면 모서리부까지 형성되고, 나머지 부분은 절단될 수 있다.
도 7f에서는, 측면용 세라믹 그린시트(212)가 상기 적층 바디(210)의 측면 모서리부까지 형성된 것을 나타내고 있다.
그 이후 상기 적층 바디(210)를 회전함으로써, 적층 바디(210)의 제2 측면에 제2 사이드 마진부를 형성할 수 있다.
다음으로, 상기 적층 바디(210)의 양 측면에 제1 및 제2 사이드 마진부가 형성된 적층 바디를 가소 및 소성하여 유전체층과 제1 및 제2 내부전극을 포함하는 세라믹 바디를 형성할 수 있다.
본 발명의 일 실시형태에 따르면, 복수의 내부전극(121, 122)이 용량 형성에 기여하는 바디부(121a, 122a)와 상기 바디부(121a, 122a)의 폭보다 작은 폭을 가지는 리드부(121b, 122b)를 포함하도록 형상을 변경함으로써, 세라믹 바디(110)의 폭 방향으로 노출되는 내부전극의 영역을 최소화하고, 유전체 면적 비율을 높일 수 있기 때문에, 종래와 달리 낮은 온도와 낮은 압력 조건에서 측면용 세라믹 그린시트(212)를 적층 바디(210)의 측면에 전사할 수 있다.
이로 인하여, 적층 바디(210)에 가해지는 데미지를 최소화할 수 있어, 소성 이후 적층 세라믹 커패시터의 전기적 특성 저하를 막을 수 있으며, 신뢰성을 향상시킬 수 있다.
또한, 세라믹 바디(110)의 폭 방향으로 노출되는 내부전극의 영역을 최소화하고, 유전체 면적 비율을 높일 수 있기 때문에, 적층 바디와 측면용 세라믹 그린시트 사이의 밀착력을 상승시킬 수 있다.
이후, 상기 제1 내부전극이 노출된 세라믹 바디의 제3 측면과 상기 제2 내부전극이 노출된 세라믹 바디의 제4 측면에 각각 외부전극을 형성할 수 있다.
본 발명의 다른 실시형태에 따르면, 측면용 세라믹 그린시트는 얇고 두께의 편차가 작아 용량 형성부의 사이즈를 크게 확보할 수 있다.
구체적으로, 소성 이후 제1 및 제2 사이드 마진부(112, 113)의 평균 두께가 2㎛ 이상 10㎛ 이하이고, 위치별 두께의 편차가 적어서 용량 형성부의 사이즈를 크게 확보할 수 있다.
이로 인하여, 고용량 적층 세라믹 커패시터의 구현이 가능하다.
그 외 상술한 본 발명의 일 실시형태에서의 특징과 동일한 부분에 대한 설명은 중복을 피하기 위하여 여기서는 생략하도록 한다.
이하, 실험 예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실험 예에 의해 한정되는 것은 아니다.
실험 예
본 발명의 일 실시형태에 따라, 종래와 같이 내부전극의 전체가 폭 방향 측면으로 노출된 세라믹 바디의 측면상에 측면용 세라믹 그린시트로 사이드 마진부를 형성하는 비교예와 리드부 영역만큼 내부전극의 노출을 최소화하여 유전체의 면적 비율을 높인 세라믹 바디의 측면상에 측면용 세라믹 그린시트로 사이드 마진부를 형성한 실시예를 각각 마련하였다.
그리고, 폭 방향으로 내부전극이 노출되어 마진이 없는 그린 칩의 전극 노출부에 상기 비교예와 실시예와 같이 측면용 세라믹 그린시트를 부착하여 사이드 마진부를 형성할 수 있도록 세라믹 그린시트 적층 바디를 형성하였다.
칩의 변형을 최소화한 조건으로 일정 온도와 압력을 가하여 세라믹 그린시트 적층 바디의 양면에 측면 형성용 세라믹 그린시트를 부착하여 0603 사이즈 (가로x세로x높이 : 0.6mm x 0.3mm x 0.3mm)의 적층 세라믹 커패시터 그린 칩을 제작하였다.
이렇게 제작이 완료된 적층 세라믹 커패시터 시편은 400℃ 이하, 질소 분위기에서 가소 공정을 거쳐 소성온도 1200℃ 이하, 수소농도 0.5% H2 이하 조건에서 소성 후 인쇄회로기판에 실장하고 내습 특성 등의 전기적 특성을 종합적으로 확인하였다.
종래와 같이 내부전극의 전체가 폭 방향 측면으로 노출된 세라믹 바디의 측면상에 측면용 세라믹 그린시트로 사이드 마진부를 형성한 비교예의 경우, 사이드 마진부 형성시 사이드 마진부가 바디에서 박리되는 외관 불량이 발생하며, 이로 인하여 절연 저항 저하 및 내습 특성 저하의 문제가 발생하였다.
다만, 이러한 박리 불량을 막기 위하여 높은 열과 압력을 가하여 사이드 마진부를 형성한 경우에는 박막의 유전체와 내부전극에 데미지를 가하여 전기적 특성 저하가 발생하였다.
그러나, 리드부 영역만큼 내부전극의 노출을 최소화하여 유전체의 면적 비율을 높인 세라믹 바디의 측면상에 측면용 세라믹 그린시트로 사이드 마진부를 형성한 실시예의 경우에는 낮은 온도와 압력이 가해지더라도 세라믹 바디와 사이드 마진부 사이의 접착력이 우수하여, 박리 불량이 없으며, 절연 저항 특성이 우수하고 내습 신뢰성도 향상되었다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 바디 111: 유전체층
112, 113: 제1 및 제2 사이드 마진부
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
112, 113: 제1 및 제2 사이드 마진부
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
Claims (16)
- 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 및
상기 제1 면 및 제2 면에 배치된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며,
상기 복수의 내부전극은 용량 형성에 기여하는 바디부와 상기 바디부의 폭보다 작은 폭을 가지며, 상기 제3 면 또는 제4 면으로 일단이 노출되는 리드부를 포함하고,
상기 복수의 내부전극의 바디부는 상기 세라믹 바디의 제1 면 및 제2 면으로 노출되고, 상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 제1 면 및 제2 면에 노출된 상기 바디부 상에 배치되고,
상기 세라믹 바디의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)이 27%를 초과하는 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 세라믹 바디의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)은 29% 이상인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 복수의 내부전극의 리드부는 상기 세라믹 바디의 제1 면 및 제2 면으로부터 이격된 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 복수의 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께 대비 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께의 비율은 0.9 이상 1.0 이하인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 복수의 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께 대비 상기 세라믹 바디의 모서리와 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께의 비율은 0.9 이상 1.0 이하인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 유전체층의 두께는 0.4 ㎛ 이하이고, 상기 내부전극의 두께는 0.4 ㎛ 이하인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 사이드 마진부 및 제2 사이드 마진부는 평균 두께가 2㎛ 이상 10㎛ 이하인 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 세라믹 바디의 길이-두께(L-T) 방향 단면은 상기 복수의 내부전극의 바디부의 폭 방향 양 끝단과 상기 리드부의 폭 방향 양 끝단 사이의 영역에서 절단한 단면인 적층 세라믹 커패시터.
- 복수 개의 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계;
상기 제1 내부전극 패턴과 상기 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층 바디를 형성하는 단계;
상기 제1 내부전극 패턴과 제2 내부전극 패턴의 말단이 폭 방향으로 노출된 측면을 갖도록 상기 세라믹 그린시트 적층 바디를 절단하는 단계;
상기 제1 내부전극 패턴과 제2 내부전극 패턴의 말단이 노출된 측면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성하는 단계; 및
상기 절단된 적층 바디를 소성하여 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부 및 하부에 형성된 커버부를 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디를 마련하는 단계;를 포함하며,
상기 복수의 내부전극은 용량 형성에 기여하는 바디부와 상기 바디부의 폭보다 작은 폭을 가지며, 상기 제3 면 또는 제4 면으로 일단이 노출되는 리드부를 포함하고,
상기 복수의 내부전극의 바디부는 상기 세라믹 바디의 제1 면 및 제2 면으로 노출되고, 상기 제1 사이드 마진부 및 제2 사이드 마진부는 상기 제1 면 및 제2 면에 노출된 상기 바디부 상에 배치되고,
상기 세라믹 바디의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)이 27%를 초과하는 적층 세라믹 커패시터의 제조방법.
- 제9항에 있어서,
상기 세라믹 바디의 길이-두께(L-T) 방향 단면에 있어서, 상기 단면의 전체 면적(Sc) 대비 액티브부를 제외한 영역의 면적(Sd)의 비율(Sd/Sc)은 29% 이상인 적층 세라믹 커패시터의 제조방법.
- 제9항에 있어서,
상기 복수의 내부전극의 리드부는 상기 세라믹 바디의 제1 면 및 제2 면으로부터 이격된 적층 세라믹 커패시터의 제조방법.
- 제9항에 있어서,
상기 제1 및 제2 세라믹 그린시트의 두께는 0.6 μm 이하이고, 제1 및 제2 내부전극 패턴의 두께는 0.5 μm 이하인 적층 세라믹 커패시터의 제조방법.
- 제9항에 있어서,
상기 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께 대비 최외곽에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께의 비율은 0.9 이상 1.0 이하인 적층 세라믹 커패시터의 제조방법.
- 제9항에 있어서,
상기 내부전극 중 중앙부에 배치되는 내부전극의 말단과 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께 대비 상기 세라믹 그린시트 적층 바디의 모서리와 접하는 상기 제1 또는 제2 사이드 마진부 영역의 두께의 비율은 0.9 이상 1.0 이하인 적층 세라믹 커패시터의 제조방법.
- 제9항에 있어서,
상기 제1 사이드 마진부 및 제2 사이드 마진부는 평균 두께가 2㎛ 이상 10㎛ 이하인 적층 세라믹 커패시터의 제조방법.
- 제9항에 있어서,
상기 세라믹 바디의 길이-두께(L-T) 방향 단면은 상기 복수의 내부전극의 바디부의 폭 방향 양 끝단과 상기 리드부의 폭 방향 양 끝단 사이의 영역에서 절단한 단면인 적층 세라믹 커패시터의 제조방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180094924A KR102620526B1 (ko) | 2018-08-14 | 2018-08-14 | 적층 세라믹 커패시터 및 그 제조 방법 |
| US16/168,576 US10699849B2 (en) | 2018-08-14 | 2018-10-23 | Multilayer ceramic capacitor and method of manufacturing the same |
| CN201910001902.XA CN110828165B (zh) | 2018-08-14 | 2019-01-02 | 多层陶瓷电容器及制造多层陶瓷电容器的方法 |
| CN202211304487.3A CN115512965A (zh) | 2018-08-14 | 2019-01-02 | 多层陶瓷电容器及制造多层陶瓷电容器的方法 |
| US16/274,753 US10622155B2 (en) | 2018-08-14 | 2019-02-13 | Multilayer ceramic capacitor and method of manufacturing the same |
| US16/887,156 US11145464B2 (en) | 2018-08-14 | 2020-05-29 | Multilayer ceramic capacitor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180094924A KR102620526B1 (ko) | 2018-08-14 | 2018-08-14 | 적층 세라믹 커패시터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190121145A true KR20190121145A (ko) | 2019-10-25 |
| KR102620526B1 KR102620526B1 (ko) | 2024-01-03 |
Family
ID=68420416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180094924A KR102620526B1 (ko) | 2018-08-14 | 2018-08-14 | 적층 세라믹 커패시터 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US10699849B2 (ko) |
| KR (1) | KR102620526B1 (ko) |
| CN (2) | CN110828165B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102620526B1 (ko) * | 2018-08-14 | 2024-01-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR20220080289A (ko) * | 2020-12-07 | 2022-06-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR20220121025A (ko) * | 2021-02-24 | 2022-08-31 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP2022133831A (ja) * | 2021-03-02 | 2022-09-14 | Tdk株式会社 | 積層コンデンサ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100136917A1 (en) | 2007-05-03 | 2010-06-03 | Continental Automotive France | Device for suppressing interference phenomenon between capacitive detection areas of a sensor |
| KR101141457B1 (ko) * | 2010-12-08 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
| KR20130063234A (ko) * | 2011-12-06 | 2013-06-14 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
| KR20140071043A (ko) * | 2012-12-03 | 2014-06-11 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR20140121725A (ko) * | 2013-04-08 | 2014-10-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3879605B2 (ja) | 2002-07-09 | 2007-02-14 | 株式会社村田製作所 | 積層セラミックコンデンサ及びその製造方法 |
| US6829134B2 (en) * | 2002-07-09 | 2004-12-07 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic component and method for manufacturing the same |
| JP3918095B2 (ja) * | 2002-11-28 | 2007-05-23 | 株式会社村田製作所 | 積層セラミック電子部品及びその製造方法 |
| JP2004007536A (ja) | 2003-03-31 | 2004-01-08 | Seiko Epson Corp | 音響再生出力装置、その制御方法、記録媒体およびプログラム |
| KR100587006B1 (ko) * | 2004-12-23 | 2006-06-08 | 삼성전기주식회사 | 적층형 칩 커패시터 및 그 제조 방법 |
| US8120891B2 (en) * | 2007-12-17 | 2012-02-21 | Murata Manufacturing Co., Ltd. | Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance |
| US7980728B2 (en) | 2008-05-27 | 2011-07-19 | Abl Ip Holding Llc | Solid state lighting using light transmissive solid in or forming optical integrating volume |
| KR101120004B1 (ko) | 2009-06-19 | 2012-02-22 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 |
| JP5751080B2 (ja) * | 2010-09-28 | 2015-07-22 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP5532027B2 (ja) | 2010-09-28 | 2014-06-25 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| KR101197787B1 (ko) * | 2010-10-29 | 2012-11-05 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 및 이의 제조방법 |
| KR101187939B1 (ko) * | 2011-03-09 | 2012-10-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP5780169B2 (ja) * | 2011-03-14 | 2015-09-16 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| KR101832490B1 (ko) * | 2011-05-31 | 2018-02-27 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101843184B1 (ko) * | 2011-06-16 | 2018-03-29 | 삼성전기주식회사 | 적층형 칩 소자 및 그 제조방법 |
| KR101539808B1 (ko) | 2011-06-23 | 2015-07-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR102061505B1 (ko) * | 2013-04-02 | 2020-01-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR102057909B1 (ko) * | 2013-06-14 | 2019-12-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
| JP5897661B2 (ja) * | 2013-08-30 | 2016-03-30 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR20160013703A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전기주식회사 | 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기 |
| KR102236098B1 (ko) * | 2015-02-16 | 2021-04-05 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
| JP6416744B2 (ja) * | 2015-12-15 | 2018-10-31 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP6745700B2 (ja) * | 2016-10-17 | 2020-08-26 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| KR102427928B1 (ko) * | 2017-12-15 | 2022-08-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
| KR102609156B1 (ko) * | 2018-08-29 | 2023-12-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR20190121141A (ko) * | 2018-08-09 | 2019-10-25 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR102620526B1 (ko) * | 2018-08-14 | 2024-01-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
-
2018
- 2018-08-14 KR KR1020180094924A patent/KR102620526B1/ko active IP Right Grant
- 2018-10-23 US US16/168,576 patent/US10699849B2/en active Active
-
2019
- 2019-01-02 CN CN201910001902.XA patent/CN110828165B/zh active Active
- 2019-01-02 CN CN202211304487.3A patent/CN115512965A/zh active Pending
- 2019-02-13 US US16/274,753 patent/US10622155B2/en active Active
-
2020
- 2020-05-29 US US16/887,156 patent/US11145464B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100136917A1 (en) | 2007-05-03 | 2010-06-03 | Continental Automotive France | Device for suppressing interference phenomenon between capacitive detection areas of a sensor |
| KR101141457B1 (ko) * | 2010-12-08 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
| KR20130063234A (ko) * | 2011-12-06 | 2013-06-14 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
| KR20140071043A (ko) * | 2012-12-03 | 2014-06-11 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR20140121725A (ko) * | 2013-04-08 | 2014-10-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102620526B1 (ko) | 2024-01-03 |
| US10622155B2 (en) | 2020-04-14 |
| CN110828165A (zh) | 2020-02-21 |
| US10699849B2 (en) | 2020-06-30 |
| US20200294721A1 (en) | 2020-09-17 |
| US11145464B2 (en) | 2021-10-12 |
| CN110828165B (zh) | 2022-11-11 |
| US20200058447A1 (en) | 2020-02-20 |
| CN115512965A (zh) | 2022-12-23 |
| US20200058446A1 (en) | 2020-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101843182B1 (ko) | 적층 세라믹 전자부품 | |
| KR101762032B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| KR102497972B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20190116113A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20190116119A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102495669B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102543977B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| US11145464B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| KR102551219B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20190121141A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| US11610734B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP7460043B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR102597153B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR102609156B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101933426B1 (ko) | 적층 세라믹 전자부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| G15R | Request for early publication | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |