CN110828165A - 多层陶瓷电容器及制造多层陶瓷电容器的方法 - Google Patents

多层陶瓷电容器及制造多层陶瓷电容器的方法 Download PDF

Info

Publication number
CN110828165A
CN110828165A CN201910001902.XA CN201910001902A CN110828165A CN 110828165 A CN110828165 A CN 110828165A CN 201910001902 A CN201910001902 A CN 201910001902A CN 110828165 A CN110828165 A CN 110828165A
Authority
CN
China
Prior art keywords
side edge
main body
ceramic
internal electrodes
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910001902.XA
Other languages
English (en)
Other versions
CN110828165B (zh
Inventor
崔瑛株
金珉雨
李银贞
洪奇杓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN202211304487.3A priority Critical patent/CN115512965A/zh
Publication of CN110828165A publication Critical patent/CN110828165A/zh
Application granted granted Critical
Publication of CN110828165B publication Critical patent/CN110828165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本公开提供一种多层陶瓷电容器及制造多层陶瓷电容器的方法。所述多层陶瓷电容器包括：陶瓷主体，所述陶瓷主体包括有效部和覆盖部，所述有效部包括介电层和隔着所述介电层彼此叠置的多个内电极，所述覆盖部形成在所述有效部的上方和下方，并且所述陶瓷主体包括彼此背对的第一表面和第二表面、连接所述第一表面和所述第二表面的第三表面和第四表面以及连接到所述第一表面至所述第四表面且彼此背对的第五表面和第六表面；以及第一侧边缘部和第二侧边缘部，设置在所述第一表面和第二表面上。在所述陶瓷主体的长度‑厚度(L‑T)方向上的截面中，除了所述有效部之外的区域的面积Sd与所述截面的总面积Sc的比Sd/Sc大于27％。

Description

多层陶瓷电容器及制造多层陶瓷电容器的方法
本申请要求于2018年8月14日在韩国知识产权局提交的第10-2018-0094924号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层陶瓷电容器及一种制造多层陶瓷电容器的方法，其中，可增大陶瓷主体与侧边缘部之间的界面处的粘合力，从而提高可靠性。
背景技术
通常，使用陶瓷材料的电子组件(例如，电容器、电感器、压电元件、压敏电阻或热敏电阻)包括利用陶瓷材料形成的陶瓷主体、形成在陶瓷主体中的内电极以及安装在陶瓷主体的表面上以连接到内电极的外电极。
随着朝向小型化和多功能化电子产品的最新趋势，片式组件也已被小型化和多功能化，因此，作为多层陶瓷电容器，也存在对于具有小尺寸和高容量的高容量产品的需求。
为了实现多层陶瓷电容器的小型化和高容量，需要使电极有效面积最大化(需要使用于实现容量所需的有效体积分数增大)。
如上所述，为了实现小型化和高容量的多层陶瓷电容器，在制造多层陶瓷电容器时，已应用了如下方法：在烧结前，使内电极在主体的宽度方向上暴露以使内电极的在宽度方向上暴露的面积通过无边缘设计最大化，并且将侧边缘部单独地附着到内电极的在宽度方向上的暴露的表面，在制造这样的芯片后来完成多层陶瓷电容器。
然而，当侧表面陶瓷生片经由上述方法中的热压结合而附着到陶瓷主体的侧表面时，由于侧边缘部与陶瓷主体之间的粘合力减小，侧边缘部可能无法完全粘合到陶瓷主体的侧表面，反而，侧边缘部可能会从陶瓷主体部分地脱层。
侧边缘部可能会从陶瓷主体部分地脱层，导致外观劣化、绝缘电阻特性劣化并且防水可靠性也降低。
具体地，当过度地执行热压结合工序来增大小型化和高容量产品中的陶瓷主体与侧边缘部之间的界面的粘合力时，可能存在如下问题：纤薄的介电层和内电极可能会被损坏而进一步增大电特性劣化且导致故障的可能性。
相应地，存在用于增大小型化、高容量产品中的陶瓷主体与侧边缘部之间的界面的粘合力的研究的需求。
发明内容
本公开的一方面可提供一种多层陶瓷电容器和一种制造多层陶瓷电容器的方法，其中，通过调整内电极的形状增大陶瓷主体与侧边缘部之间的界面的粘合力，以提高可靠性。
根据本公开的一方面，一种多层陶瓷电容器可包括陶瓷主体以及第一侧边缘部和第二侧边缘部，所述陶瓷主体包括有效部和覆盖部，所述有效部包括介电层和隔着所述介电层彼此叠置的多个内电极，所述覆盖部形成在所述有效部的上方和下方，并且所述陶瓷主体包括彼此背对的第一表面和第二表面、连接所述第一表面和所述第二表面的第三表面和第四表面以及连接到所述第一表面至所述第四表面且彼此背对的第五表面和第六表面，所述第一侧边缘部和所述第二侧边缘部设置在所述第一表面和所述第二表面上，其中，所述多个内电极包括主体部和引出部，所述引出部具有比所述主体部的宽度小的宽度并且具有通过所述第三表面或所述第四表面暴露的端部。所述多个内电极的所述主体部通过所述陶瓷主体的所述第一表面和所述第二表面暴露，并且所述第一侧边缘部和所述第二侧边缘部设置在通过所述第一表面和所述第二表面暴露的所述主体部上；并且在所述陶瓷主体的长度-厚度(L-T)方向上的截面中，除了所述有效部之外的区域的面积Sd与所述截面的总面积Sc的比Sd/Sc大于27％。
根据本公开的另一方面，一种制造多层陶瓷电容器的方法可包括：制备第一陶瓷生片和第二陶瓷生片，所述第一陶瓷生片上以预定间隔形成有多个第一内电极图案，所述第二陶瓷生片上以预定间隔形成有多个第二内电极图案；通过按照使得所述第一内电极图案和所述第二内电极图案彼此交叉的方式堆叠所述第一陶瓷生片和所述第二陶瓷生片来形成陶瓷生片堆叠体；切割所述陶瓷生片堆叠体，以具有所述第一内电极图案的端部和所述第二内电极图案的端部在宽度方向上通过其暴露的侧表面；在所述第一内电极图案的所述端部和所述第二内电极图案的所述端部通过其暴露的所述侧表面上形成第一侧边缘部和第二侧边缘部；以及通过烧结切割的所述陶瓷生片堆叠体来制备包括有效部和覆盖部的陶瓷主体，所述有效部包括介电层和隔着所述介电层彼此叠置的多个内电极，所述覆盖部形成在所述有效部的上方和下方，并且所述陶瓷主体包括彼此背对的第一表面和第二表面、连接所述第一表面和所述第二表面的第三表面和第四表面以及连接到所述第一表面至所述第四表面且彼此背对的第五表面和第六表面，其中，所述多个内电极包括主体部和引出部，所述主体部用于形成容量，所述引出部具有比所述主体部的宽度小的宽度并且具有通过所述第三表面或所述第四表面暴露的一个端部，其中，所述多个内电极的所述主体部通过所述陶瓷主体的所述第一表面和所述第二表面暴露，并且所述第一侧边缘部和所述第二侧边缘部设置在通过所述第一表面和所述第二表面暴露的所述主体部上，其中，在所述陶瓷主体的长度-厚度(L-T)方向上的截面中，除了所述有效部之外的区域的面积Sd与所述截面的总面积Sc的比Sd/Sc大于27％。
附图说明
通过以下结合附图进行的详细描述，本公开的以上和其他方面、特征及优点将被更清楚地理解，在附图中：
图1是根据本公开的示例性实施例的多层陶瓷电容器的示意性透视图；
图2是图1中形成第一侧边缘部和第二侧边缘部之前的陶瓷主体的透视图；
图3是当图2中形成第一侧边缘部和第二侧边缘部时的陶瓷主体的透视图；
图4是示出图2的多个内电极的形状的俯视平面图；
图5是沿着图1的I-I'线截取的截面图；
图6是沿图3的B方向观看的侧视图；以及
图7A至图7F是根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的示意性截面图。
具体实施方式
在下文中，现将参照附图详细地描述本公开的示例性实施例。
图1是根据本公开的示例性实施例的多层陶瓷电容器的示意性透视图。
图2是图1中形成第一侧边缘部和第二侧边缘部之前的陶瓷主体的透视图。
图3是当图2中形成第一侧边缘部和第二侧边缘部时的陶瓷主体的透视图。
参照图1至图3，根据本示例性实施例的多层陶瓷电容器100可包括陶瓷主体110、形成在陶瓷主体110内部的多个内电极121和122以及形成在陶瓷主体110的外表面上的外电极131和132。
陶瓷主体110可具有彼此背对的第一表面1和第二表面2、连接第一表面和第二表面的第三表面3和第四表面4以及分别为上表面和下表面的第五表面5和第六表面6。
第一表面1和第二表面2可被定义为在陶瓷主体110的宽度方向上彼此背对的表面，第三表面3和第四表面4可被定义为在长度方向上彼此背对的表面，第五表面5和第六表面6可被定义为在厚度方向上彼此背对的表面。
陶瓷主体110的形状不被具体限制，但可以是如附图所示的长方体形状。
形成在陶瓷主体110内部的多个内电极121和122中的每个的一个端部可通过陶瓷主体的第三表面3或第四表面4暴露。
内电极121和122可包括第一内电极121和第二内电极122，第一内电极121和第二内电极122为具有不同极性的一对电极。
第一内电极121的一个端部可通过第三表面3暴露，并且第二内电极122的一个端部可通过第四表面4暴露。
第一内电极121和第二内电极122中的每个的另一端部可与第三表面3或第四表面4分开预定间隔。
第一外电极131和第二外电极132可形成在陶瓷主体的第三表面3和第四表面4上，并且可电连接到内电极。
根据本公开的示例性实施例，多层陶瓷电容器100可包括：多个内电极121和122，设置在陶瓷主体110内部、通过第一表面1和第二表面2暴露且具有通过第三表面3或第四表面4暴露的一个端部；以及第一侧边缘部112和第二侧边缘部113，设置在多个内电极121和122的通过第一表面1和第二表面2暴露的一个端部上。
多个内电极121和122可形成在陶瓷主体110内部，多个内电极121和122的每个端部可通过第一表面1和第二表面2(为陶瓷主体110的宽度方向上的表面)暴露，并且第一侧边缘部112和第二侧边缘部113可设置在暴露的端部上。
第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度可以在2μm至10μm之间。
根据本公开的示例性实施例，陶瓷主体110可包括其中堆叠有多个介电层111的堆叠结构以及设置在堆叠结构的背对侧表面上的第一侧边缘部112和第二侧边缘部113。
多个介电层111可处于烧结状态，并且可按照相邻介电层之间的边界不可识别的方式而彼此一体化。
陶瓷主体110的长度可与从陶瓷主体的第三表面3到第四表面4的距离相对应。
介电层111的长度可形成陶瓷主体的第三表面3与第四表面4之间的距离。
根据本公开的示例性实施例，陶瓷主体的长度可以是但不限于在400μm至1400μm的范围内。更详细地，陶瓷主体的长度可以在400μm至800μm或600μm至1400μm的范围内。
内电极121和122可形成在介电层111上，并且内电极121和122可通过在陶瓷主体内部隔着一个介电层被烧结而形成。
参照图2，第一内电极121可形成在介电层111上。第一内电极121可没有完全形成在介电层的长度方向上。也就是说，第一内电极121的一个端部可与陶瓷主体的第四表面4分开预定间隔，并且第一内电极121的另一端部可形成直至第三表面3，以通过第三表面3暴露。
第一内电极的通过陶瓷主体的第三表面3暴露的一个端部可连接到第一外电极131。
与第一内电极相反，第二内电极122的一个端部可与第三表面3分开预定间隔，并且第二内电极122的另一端部可通过第四表面4暴露，以连接到第二外电极132。
为了实现高容量的多层陶瓷电容器，内电极可通过堆叠400层或更多层而形成，但是不限于此。
介电层111可具有与第一内电极121的宽度相同的宽度。也就是说，第一内电极121可完全形成在介电层111的宽度方向上。
根据本公开的示例性实施例，介电层的宽度和内电极的宽度可以是但不限于在100μm至900μm的范围内。更详细地，介电层的宽度和内电极的宽度可在100μm至500μm或100μm至900μm的范围内。
随着陶瓷主体被小型化，侧边缘部的厚度可能会影响多层陶瓷电容器的电特性。根据本公开的示例性实施例，侧边缘部可具有10μm或更小的厚度，以增强小型化的多层陶瓷电容器的特性。
也就是说，侧边缘部可以以等于或小于10μm的厚度形成，因此，可使内电极彼此叠置以形成容量的面积最大化，从而实现高容量和小型化的多层陶瓷电容器。
陶瓷主体110可包括：有效部A(参照图5)，用于形成电容器的容量；以及上覆盖部和下覆盖部，分别形成在有效部A的上部和下部上，作为上边缘部和下边缘部。
有效部A可通过隔着介电层111重复堆叠多个第一内电极121和第二内电极122而形成。
除了上覆盖部和下覆盖部不包括内电极之外，上覆盖部和下覆盖部可具有与介电层111的材料和构造相同的材料和构造。
也就是说，上覆盖部和下覆盖部可包括陶瓷材料，例如，可包括钛酸钡(BaTiO3)基陶瓷材料。
上覆盖部和下覆盖部可各自具有等于或小于20μm的厚度，但是不限于此。
根据本公开的示例性实施例，可同时切割和形成内电极与介电层，并且内电极可以以与介电层的宽度相同的宽度形成，这将在下面更详细地描述。
根据本示例性实施例，介电层可以以与内电极的宽度相同的宽度形成，因此，多个内电极121和122的端部可通过陶瓷主体110的宽度方向上的第一表面和第二表面暴露。
第一侧边缘部112和第二侧边缘部113可形成在陶瓷主体110的宽度方向上的背对的侧表面上，多个内电极121和122的端部通过该背对的侧表面暴露。
第一侧边缘部112和第二侧边缘部113可各自具有等于或小于10μm的厚度。随着第一侧边缘部112和第二侧边缘部113中的每个的厚度减小，形成在陶瓷主体中的内电极彼此叠置的面积可相对增大。
第一侧边缘部112和第二侧边缘部113中的每个的厚度不被具体限制，只要防止通过陶瓷主体110的侧表面暴露的内电极的短路即可，例如，第一侧边缘部112和第二侧边缘部113可具有等于或大于2μm的厚度。
当第一侧边缘部和第二侧边缘部具有小于2μm的厚度时，可能存在关于外部冲击的机械强度降低的担忧，当第一侧边缘部和第二侧边缘部具有大于10μm的厚度时，多个内电极的叠置面积可能相对地减小，并且可能难以实现高容量的多层陶瓷电容器。
为了使多层陶瓷电容器的容量最大化，已考虑使介电层变薄的方法、堆叠多层纤薄的介电层的方法、增大内电极的覆盖率的方法等。
另外，已考虑增大形成容量的内电极的叠置面积的方法。
为了增大多个内电极的叠置面积，需要使其上没有形成内电极的边缘部的区域最小化。
具体地，为了增大多层陶瓷电容器小型化时的多个内电极的叠置面积，需要使边缘部的区域最小化。
根据本示例性实施例，内电极可形成在介电层的整个宽度方向区域上，并且侧边缘部的厚度可设定为等于或小于10μm，以增大内电极的叠置面积。
通常，当介电层构造为多层时，介电层和内电极的厚度可能被减小。因此，内电极可能经常发生短路。当内电极仅形成在介电层的一部分中时，由于内电极而可能会产生台阶差，从而缩短加速寿命或降低可靠性。
然而，根据本示例性实施例，即使形成纤薄的内电极和介电层，内电极也可形成在介电层的整个宽度方向部分上，因此，可增大内电极的叠置面积，从而增大多层陶瓷电容器的容量。
由于内电极而引起的台阶差可被减小，以延长加速寿命，从而提供具有优异的可靠性以及优异的容量特性的多层陶瓷电容器。
图4是示出图2的多个内电极的形状的俯视平面图。
图5是沿着图1的I-I'线截取的截面图。
参照图4和5，多个内电极121和122可分别包括：主体部121a和122a，用于形成容量；引出部121b和122b，具有比主体部121a和122a的宽度小的宽度并且具有通过第三表面3或第四表面4暴露的一个端部。
多个内电极的主体部121a和122a可通过陶瓷主体110的第一表面1和第二表面2暴露。
多个内电极的引出部121b和122b可具有比主体部121a和122a的宽度小的宽度，并且可与陶瓷主体110的第一表面1和第二表面2分开。
多个内电极的引出部121b和122b不被具体限制，只要引出部121b和122b具有比主体部121a和122a的宽度小的宽度即可，例如，引出部121b和122b可呈具有恒定宽度的四边形形状，或者可在引出部121b和122b伸出外电极所沿的方向上变窄。
根据本公开的示例性实施例，第一侧边缘部112和第二侧边缘部113可设置在多个内电极的通过第一表面1和第二表面2暴露的主体部121a和122a上，并且在陶瓷主体110的长度-厚度(L-T)方向上的截面中，除了有效部A之外的区域的面积Sd与该截面的总面积Sc的比Sd/Sc可大于27％。
详细地，在陶瓷主体110的长度-厚度(L-T)方向上的截面中，除了有效部A之外的区域的面积Sd与该截面的总面积Sc的比Sd/Sc可等于或大于29％。
陶瓷主体110的长度-厚度(L-T)方向上的截面可与在多个内电极121和122的主体部121a和122a的宽度方向相对的端部之间以及在引出部121b和122b的宽度方向相对的端部之间的区域中获得的截面相对应。
也就是说，图5的沿着线I-I'截取的截面可被定义为基于在多个内电极121和122的主体部121a和122a的宽度方向相对的端部之间以及在引出部121b和122b的宽度方向相对的端部之间的区域的任一点沿着陶瓷主体110的长度-厚度(L-T)方向截取的截面。
在形成第一侧边缘部和第二侧边缘部的通常方法中，侧表面陶瓷生片可粘合到陶瓷主体的第一内电极图案的端部和第二内电极图案的端部通过其暴露的侧表面，并且可施加热和压力，以形成第一侧边缘部和第二侧边缘部。
在这种情况下，当侧边缘部与陶瓷主体之间的粘合力减小时，存在侧表面陶瓷生片脱层而导致外观故障、也可能会使绝缘电阻特性劣化并且可能会导致防水可靠性故障的问题。
为了克服上述问题，通常，施加高热和高压力来形成侧边缘部，以增强侧边缘部与陶瓷主体之间的粘合力。
然而，如此，当施加高热和高压力时，存在纤薄的内电极和介电层被损坏而使电特性劣化(诸如短路)的问题。
也就是说，在小型化和高容量的多层陶瓷电容器中需要使介电层和内电极变薄，因此，施加高热和高压力来形成侧边缘部的通常方法可能会导致问题。
根据本公开的示例性实施例，考虑到包括陶瓷材料的侧边缘部与类似于侧边缘部的陶瓷材料的粘合力比与包括导电材料的内电极粘合力高的事实，可使用针对侧边缘部和陶瓷主体之间的接触面积增大介电面积比的方法。
也就是说，多个内电极121和122可被改变为包括用于形成容量的主体部121a和122a以及具有比主体部121a和122a的宽度小的宽度的引出部121b和122b的形状，以使内电极的通过陶瓷主体110的第一表面1和第二表面2暴露的区域最小化，并且增大包括与侧边缘部类似的陶瓷材料的陶瓷主体110的介电面积比。
相应地，可增大陶瓷主体和侧边缘部之间的界面的粘合力，从而减少外观故障。
可增大陶瓷主体和侧边缘部之间的界面的粘合力，以增强绝缘电阻特性并且增强防水可靠性。
具体地，根据本公开的示例性实施例，在陶瓷主体110的长度-厚度(L-T)方向上的截面中，除了有效部A之外的介电区域的面积Sd与该截面的总面积Sc的比Sd/Sc可大于27％，从而增大陶瓷主体与侧边缘部之间的界面的粘合力。
在陶瓷主体110的长度-厚度(L-T)方向上的截面中，除了有效部A之外的介电区域的面积Sd与该截面的总面积Sc的比Sd/Sc可大于27％，由此使内电极的通过陶瓷主体110的第一表面1和第二表面2暴露的区域最小化，并且增大介电面积比。
在陶瓷主体110的长度-厚度(L-T)方向上的截面中，当除了有效部A之外的介电区域的面积Sd与该截面的总面积Sc的比Sd/Sc等于或小于27％时，与通常的多层陶瓷电容器类似，侧边缘部与陶瓷主体之间的粘合力可能会减小，因此，存在侧表面陶瓷生片脱层而导致外观故障、也可能会使绝缘电阻特性劣化并且可能会导致防水可靠性故障的问题。
详细地，在陶瓷主体110的长度-厚度(L-T)方向上的截面中，除了有效部A之外的介电区域的面积Sd与该截面的总面积Sc的比Sd/Sc可等于或大于29％。
在这种情况下，可使内电极的通过陶瓷主体110的第一表面1和第二表面2暴露的区域最小化，并且可进一步增大介电面积比，因此，可进一步增大陶瓷主体与侧边缘部之间的界面的粘合力。
根据本公开，尽管除了有效部A之外的区域的面积Sd与该截面的总面积Sc的比Sd/Sc的上限不被具体限制，但是当Sd/Sc的值增大时，多层陶瓷电容器的容量可能会由于多个内电极121和122的用于形成容量的主体部121a和122a的面积减小而减小，因此，Sd/Sc的值的上限可根据期望的容量值而确定。
根据本公开的示例性实施例，可按照介电层111具有等于或小于0.4μm的厚度以及内电极121和122具有等于或小于0.4μm的厚度的方式来构造小型化和高容量的多层陶瓷电容器。
像本公开的示例性实施例那样，当应用以介电层111具有等于或小于0.4μm的厚度以及内电极121和122具有等于或小于0.4μm的厚度的方式构造的纤薄的介电层和内电极时，像现有技术中那样，如果向侧边缘部施加高热和高压力来增大陶瓷主体与侧边缘部之间的界面的粘合力，则介电层和内电极可能会被损坏，从而使电特性劣化。
然而，根据本公开的示例性实施例，多个内电极121和122可被改变为包括用于形成容量的主体部121a和122a以及具有比主体部121a和122a的宽度小的宽度的引出部121b和122b的形状，以使内电极的通过陶瓷主体110的第一表面1和第二表面2暴露的区域最小化，并且增大包括与侧边缘部类似的陶瓷材料的陶瓷主体110的介电面积比，因此，在介电层111以及第一内电极121和第二内电极122具有等于或小于0.4μm的厚度的薄膜的情况下，可增大陶瓷主体与侧边缘部之间的界面的粘合力，从而增强可靠性。
也就是说，与现有技术中不同，虽然没有施加高热和高压力来形成侧边缘部以增大陶瓷主体与侧边缘部之间的界面的粘合力，但是接触侧边缘部的陶瓷主体的介电面积比高，因此，可增大粘合力，从而简单地使用低热和低压力获得界面的足够的粘合力，由此使施加到纤薄的介电层和内电极的损坏最小化，从而增强可靠性。
然而，薄膜可以不指介电层111以及第一内电极121和第二内电极122具有等于或小于0.4μm的厚度的情况，并且可被解释为包括具有比通常的产品的厚度小的厚度的介电层和内电极的概念。
图6是图3的宽度-厚度方向上的截面图。
参照图6，第一侧边缘部或第二侧边缘部的接触被设置为多个内电极的堆叠方向上的最外部的内电极的边缘的区域的厚度tc2与第一侧边缘部或第二侧边缘部的接触多个内电极121和122的设置在多个内电极的堆叠方向上的中央部的内电极的边缘的区域的厚度tc1的比可等于或小于1.0。
第一侧边缘部或第二侧边缘部的接触被设置为最外部的多个内电极的边缘的区域的厚度tc2与第一侧边缘部或第二侧边缘部的接触设置在多个内电极的堆叠方向上的中央部的内电极的边缘的区域的厚度tc1的比的下限不被具体限制，但可等于或大于0.9。
根据本公开的示例性实施例，第一侧边缘部或第二侧边缘部通过将陶瓷生片附着到陶瓷主体的侧表面而形成，因此，第一侧边缘部或第二侧边缘部的每个位置的厚度可以是相对恒定的。
也就是说，通常，侧边缘部通过涂覆或印刷陶瓷浆料形成，因此，侧边缘部的对于每个位置的偏差严重。
详细地，通常，第一侧边缘部或第二侧边缘部的接触设置在陶瓷主体的多个内电极的堆叠方向上的中央部的内电极的边缘的区域的厚度可大于其它区域的厚度。
例如，通常，第一侧边缘部或第二侧边缘部的接触被设置为多个内电极的堆叠方向上的最外部的内电极的边缘的区域的厚度与第一侧边缘部或第二侧边缘部的接触设置在多个内电极的堆叠方向上的中央部的内电极的边缘的区域的厚度的比可小于0.9，因此，厚度之间的偏差高。
如此，在侧边缘部的对于每个位置的厚度的偏差高的通常情况下，具有恒定尺寸的多层陶瓷电容器的大部分被侧边缘部占据，因此，无法确保大尺寸的容量形成部分，并且难以确保高容量。
另一方面，根据本公开的示例性实施例，第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度在2μm至10μm之间，并且第一侧边缘部或第二侧边缘部的接触被设置为多个内电极的堆叠方向上的最外部的内电极的边缘的区域的厚度tc2与第一侧边缘部或第二侧边缘部的接触多个内电极121和122的设置在多个内电极的堆叠方向上的中央部的内电极的边缘的区域的厚度tc1的比在0.9至1.0之间，因此，侧边缘部可具有小的厚度和低的厚度偏差，从而确保大尺寸的容量形成部分。
根据本公开的示例性实施例，陶瓷生片可附着到陶瓷主体的侧表面，因此，与通常的情况不同，第一侧边缘部或第二侧边缘部的对于每个位置的厚度可以是恒定的。
相应地，可实现高容量的多层陶瓷电容器。
参照图6，第一侧边缘部或第二侧边缘部的接触陶瓷主体110的边缘的区域的厚度tc3与第一侧边缘部或第二侧边缘部的接触多个内电极121和122中的设置在多个内电极的堆叠方向上的中央部的内电极的边缘的区域的厚度tc1的比可等于或小于1.0。
第一侧边缘部或第二侧边缘部的接触陶瓷主体110的边缘的区域的厚度tc3与第一侧边缘部或第二侧边缘部的接触设置在多个内电极的堆叠方向上的中央部的内电极的边缘的区域的厚度tc1的比的下限可等于或大于0.9。
根据上述特性，由于侧边缘部的对于每个区域的厚度偏差小，因此可确保大尺寸的容量形成部分，因此，可实现高容量的多层陶瓷电容器。
图7A至图7F是根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的示意性截面图。
本公开的另一示例性实施例可提供一种制造多层陶瓷电容器的方法，该方法包括：制备第一陶瓷生片和第二陶瓷生片，第一陶瓷生片上以预定间隔形成多个第一内电极图案，并且第二陶瓷生片上以预定间隔形成多个第二内电极图案；通过按照第一内电极图案和第二内电极图案彼此交叉的方式堆叠第一陶瓷生片和第二陶瓷生片来形成陶瓷生片堆叠体；切割陶瓷生片堆叠体，以具有第一内电极图案的端部和第二内电极图案的端部在宽度方向上通过其暴露的侧表面；在第一内电极图案的端部和第二内电极图案的端部通过其暴露的侧表面上形成第一侧边缘部和第二侧边缘部；通过烧结所切割的陶瓷生片堆叠体制备包括有效部和覆盖部的陶瓷主体，有效部包括介电层和多个内电极并且形成容量，多个内电极被设置为隔着介电层彼此面对以形成容量，覆盖部形成在有效部的上方和下方，并且陶瓷主体包括彼此背对的第一表面和第二表面、连接第一表面和第二表面的第三表面和第四表面以及连接到第一表面至第四表面并且彼此背对的第五表面和第六表面，在这种情况下，多个内电极可包括用于形成容量的主体部以及具有比主体部的宽度小的宽度且具有通过第三表面或第四表面暴露的一个端部的引出部，多个内电极的主体部可通过陶瓷主体的第一表面和第二表面暴露，第一侧边缘部和第二侧边缘部可设置在通过第一表面和第二侧表面暴露的主体部上，并且在陶瓷主体的长度-厚度(L-T)方向上的截面中，除了有效部之外的介电区域的面积Sd与该截面的总面积Sc的比Sd/Sc大于27％。
在下文中，描述根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法。
参照图7A，可在陶瓷生片211上以预定间隔形成多个条型第一内电极图案221。多个条型第一内电极图案221可彼此平行地形成。
可使用包括陶瓷粉末、有机溶剂和有机粘合剂的陶瓷膏来形成陶瓷生片211。
陶瓷粉末可以是具有高的介电常数的材料，但可以是但不限于钛酸钡(BaTiO3)基材料、铅钙钛矿基材料、钛酸锶(SrTiO3)基材料等，例如，可以是钛酸钡(BaTiO3)粉末。烧结陶瓷生片211，以形成构成陶瓷主体110的介电层111。
可使用包括导电金属的导电膏形成条型第一内电极图案221。导电金属可以是但不限于镍(Ni)、铜(Cu)、钯(Pd)或其合金。
在陶瓷生片211上形成条型第一内电极图案221的方法可不被具体限制，但是，例如，可以是诸如丝网印刷法或照相凹版印刷(gravure printing)法的印刷方法。
尽管未示出，但是可在另一陶瓷生片211上以预定间隔形成多个条型第二内电极图案222。
在下文中，其上形成有第一内电极图案221的陶瓷生片可被称为第一陶瓷生片，其上形成有第二内电极图案222的陶瓷生片可被称为第二陶瓷生片。
然后，如图7B中所示，可按照条型第一内电极图案221和条型第二内电极图案222堆叠为彼此交叉的方式来交替堆叠第一陶瓷生片和第二陶瓷生片。
然后，条型第一内电极图案221可变为第一内电极121，条型第二内电极图案222可以是第二内电极122。
如在本公开的示例性实施例中那样，第一内电极图案221和第二内电极图案222可形成为包括用于形成容量的主体部和具有比主体部的宽度小的宽度的引出部。
根据本公开的另一示例性实施例，第一陶瓷生片和第二陶瓷生片可具有等于或小于0.6μm的厚度td，并且第一内电极图案和第二内部电极图案可具有等于或小于0.5μm的厚度te。
本公开涉及一种小型化和高容量的多层陶瓷电容器，该多层陶瓷电容器包括薄膜，该薄膜包括具有等于或小于0.4μm的厚度的介电层和具有等于或小于0.4μm的厚度的内电极，因此，第一陶瓷生片和第二陶瓷生片可具有等于或小于0.6μm的厚度td，并且第一内电极图案和第二内电极图案可具有等于或小于0.5μm的厚度te。
图7C是根据本公开的示例性实施例的第一陶瓷生片和第二陶瓷生片堆叠在其中的陶瓷生片堆叠体220的截面图。图7D是第一陶瓷生片和第二陶瓷生片堆叠在其中的陶瓷生片堆叠体220的透视图。
参照图7C和图7D，可交替地堆叠其上印刷有彼此平行地形成的多个条型第一内电极图案221的第一陶瓷生片211和其上印刷有彼此平行地形成的多个条型第二内电极图案222的第二陶瓷生片211。
更详细地，第一陶瓷生片和第二陶瓷生片可按照这种方式堆叠：印刷在第一陶瓷生片上的条型第一内电极图案221的中央部与印刷在第二陶瓷生片上的条型第二内电极图案222之间的间隔彼此叠置。
然后，参照图7D，可切割陶瓷生片堆叠体220，以使多个条型第一内电极图案221和多个条型第二内电极图案222交叉。也就是说，陶瓷生片堆叠体220可变为通过沿着彼此垂直的切割线C1-C1和C2-C2切割陶瓷生片堆叠体220而形成的堆叠体210。
更详细地，条型第一内电极图案221和条型第二内电极图案222可沿长度方向(切割线C1-C1的方向)被切割，以被划分为具有恒定宽度的多个内电极。在这种情况下，也可与内电极图案一起切割堆叠的陶瓷生片。相应地，介电层可以以与内电极的宽度相同的宽度形成。
可根据单独的陶瓷主体的尺寸沿着切割线C2-C2切割陶瓷生片堆叠体220。也就是说，在形成第一侧边缘部和第二侧边缘部之前，可通过按照陶瓷主体尺寸沿着切割线C2-C2切割棒型堆叠结构而形成多个堆叠体210。
也就是说，可切割棒型堆叠结构，以沿着相同的切割线切割第一内电极图案的中央部以及形成在第二内电极图案之间的预定间隔。相应地，第一内电极的一个端部和第二内电极的一个端部可通过切割表面交替地暴露。
然后，第一侧边缘部和第二侧边缘部可形成在堆叠主体210的第一侧表面和第二侧表面上。
然后，如图7E中所示，第一侧边缘部212和第二侧边缘部(未示出)可分别形成在堆叠体210的第一侧表面和第二侧表面上。
详细地，可使用将侧表面陶瓷生片212设置在利用橡胶形成的冲压弹性构件300上的方法来形成第一侧边缘部212。
然后，可使堆叠体210按照堆叠体210的第一侧表面面对侧表面陶瓷生片212的方式以90度的角度旋转，然后，可使堆叠体210压粘到侧表面陶瓷生片212。
由于利用橡胶材料形成的冲压弹性构件300，使得当将堆叠体210被按压并粘合到侧表面陶瓷生片212以将侧表面陶瓷生片212转移到堆叠体210时，侧表面陶瓷生片212可形成为堆叠体210的侧表面的边缘，其余部分可被切割。
图7F示出侧表面陶瓷生片212形成为堆叠体210的侧表面的边缘的情况。
然后，可使堆叠体210旋转，因此，可在堆叠体210的第二侧表面上形成第二侧边缘部。
然后，可对具有形成在堆叠体210的背对的侧表面上的第一侧边缘部和第二侧边缘部的堆叠体进行塑化和烧结，以形成包括介电层以及第一内电极和第二内电极的陶瓷主体。
根据本公开的示例性实施例，多个内电极121和122可被改变为包括用于形成容量的主体部121a和122a以及具有比主体部121a和122a的宽度小的宽度的引出部121b和122b的形状，以使内电极的在宽度方向上通过陶瓷主体110暴露的区域最小化，并且增大介电面积比，因此，与现有技术中不同，侧表面陶瓷生片212可在低温和低压力条件下转移到堆叠体210的侧表面。
相应地，可使堆叠体210中产生的损坏最小化，因此，可防止多层陶瓷电容器的电特性在烧结后劣化，从而增强可靠性。
另外，可使内电极的在宽度方向上通过陶瓷主体110暴露的区域最小化，并且可增大介电面积比，因此，可增大堆叠体与侧表面陶瓷生片之间的粘合力。
然后，可在陶瓷主体的第一内电极通过其暴露的第三侧表面上以及陶瓷主体的第二内电极通过其暴露的第四侧表面上分别形成外电极。
根据本公开的另一示例性实施例，侧表面陶瓷生片纤薄且具有小的厚度偏差，以确保大的容量形成部分。
详细地，在第一侧边缘部112和第二侧边缘部113被烧结之后，第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度可以在2μm至10μm之间，由于对于每个位置的厚度偏差小，因此可确保大尺寸的容量形成部分。
相应地，可实现高容量的多层陶瓷电容器。
另外，这里省略与本公开的前述示例性实施例中的部件相同的部件的描述，以避免重复描述。
尽管下面通过实验示例详细地描述了本公开，但这是为了帮助理解本公开，本公开的范围不被实验示例限制。
实验示例
根据本公开的示例性实施例，像现有技术中那样，按照使用侧表面陶瓷生片在内电极的整个部分通过宽度方向侧表面暴露的陶瓷主体的侧表面上形成侧边缘部的方式制备对比示例，按照使用侧表面陶瓷生片在通过使内电极的暴露最小化为与引出部的长度一样多而具有增大的介电面积比的陶瓷主体的侧表面上形成侧边缘部的方式制备发明示例。
此外，按照通过将侧表面陶瓷生片附着到由于内电极在宽度方向上被暴露而没有边缘的生芯片的电极的暴露部的方式来形成陶瓷生片堆叠体。
在芯片的修改最小化的条件下施加预定的温度和预定的压力，并且将侧表面陶瓷生片附着到陶瓷生片堆叠体的背对的表面上，以制造具有0603尺寸(宽度×长度×高度：0.6mm×0.3mm×0.3mm)的多层陶瓷电容器生芯片。
在400℃或更低和氮气氛围下对完成制造的多层陶瓷电容器测试片进行塑化，在1200℃或更低的烧结温度和0.5％或更低的H2的氢离子浓度的条件下对其进行烧结，将其安装在印刷电路板上，然后综合检查诸如防水特性的电特性。
像现有技术那样，在对比示例(按照使用侧表面陶瓷生片在内电极的整个部分通过宽度方向侧表面暴露的陶瓷主体的侧表面上形成侧边缘部的方式制备)的情况下，发生在侧边缘部的形成期间侧边缘部从主体脱层的外观故障，因此，存在绝缘电阻特性劣化和防水特性劣化方面的问题。
然而，当施加高热和高压力来形成侧边缘部以防止脱层故障时，纤薄的介电层和内电极可能被损坏，从而使电特性劣化。
然而，在示例性实施例(内电极的暴露被最小化为与减少后的引出部的长度一样多且侧边缘部使用侧表面陶瓷生片在具有增大的介电面积比的陶瓷主体的侧表面上形成)的情况下，即使施加低温和低的压力，陶瓷主体与侧边缘部之间的粘合力也可以是优异的，不存在脱层故障，绝缘电阻特性是优异的，并且防水可靠性增强。
虽然已经在上面示出和描述了示例性实施例，但是对于本领域技术人员来说显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变化。

Claims (16)

1.一种多层陶瓷电容器，包括：
陶瓷主体，包括：有效部，包括介电层和隔着所述介电层彼此叠置的多个内电极；以及覆盖部，形成在所述有效部的上方和下方，并且所述陶瓷主体包括彼此背对的第一表面和第二表面、连接所述第一表面和所述第二表面的第三表面和第四表面以及连接到所述第一表面至所述第四表面且彼此背对的第五表面和第六表面；以及
第一侧边缘部和第二侧边缘部，设置在所述第一表面和所述第二表面上，
其中，所述多个内电极包括主体部和引出部，所述引出部具有比所述主体部的宽度小的宽度并且具有通过所述第三表面或所述第四表面暴露的端部；
其中，所述主体部的表面通过所述陶瓷主体的所述第一表面和所述第二表面暴露，并且所述第一侧边缘部和所述第二侧边缘部设置在所述主体部的通过所述第一表面和所述第二表面暴露的表面上；并且
其中，在所述陶瓷主体的长度-厚度方向上的截面中，除了所述有效部之外的区域的面积Sd与所述截面的总面积Sc的比Sd/Sc大于27％。
2.根据权利要求1所述的多层陶瓷电容器，其中，在所述陶瓷主体的长度-厚度方向的截面中，除了所述有效部之外的区域的面积Sd与所述截面的总面积Sc的比Sd/Sc等于或大于29％。
3.根据权利要求1所述的多层陶瓷电容器，其中，所述引出部的在所述第三表面和所述第四表面上的暴露表面与所述陶瓷主体的所述第一表面和所述第二表面分开。
4.根据权利要求1所述的多层陶瓷电容器，其中，所述第一侧边缘部或所述第二侧边缘部的接触被设置为所述多个内电极的堆叠方向上的最外部的内电极的边缘的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的接触所述多个内电极中的设置在所述多个内电极的堆叠方向上的中央部的内电极的边缘的区域的比在0.9至1.0的范围内。
5.根据权利要求1所述的多层陶瓷电容器，其中，所述第一侧边缘部或所述第二侧边缘部的接触所述陶瓷主体的边缘的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的接触多个所述内电极中的设置在所述多个内电极的堆叠方向上的中央部的内电极的边缘的区域的厚度的比在0.9至1.0的范围内。
6.根据权利要求1所述的多层陶瓷电容器，其中，所述介电层具有等于或小于0.4μm的厚度，并且所述内电极具有等于或小于0.4μm的厚度。
7.根据权利要求1所述的多层陶瓷电容器，其中，所述第一侧边缘部具有在2μm至10μm的范围内的平均厚度，所述第二侧边缘部具有在2μm至10μm的范围内的平均厚度。
8.根据权利要求1所述的多层陶瓷电容器，其中，所述陶瓷主体的长度-厚度方向上的截面位于所述多个内电极的所述主体部的宽度方向相对的端部之间以及所述引出部的宽度方向的相对的端部之间的区域中。
9.一种制造多层陶瓷电容器的方法，所述方法包括：
制备第一陶瓷生片和第二陶瓷生片，所述第一陶瓷生片上形成有多个第一内电极图案，所述第二陶瓷生片上形成有多个第二内电极图案；
通过堆叠所述第一陶瓷生片和所述第二陶瓷生片使得所述第一内电极图案和所述第二内电极图案彼此部分地叠置来形成陶瓷生片堆叠体；
切割所述陶瓷生片堆叠体，以具有所述第一内电极图案的端部和所述第二内电极图案的端部在宽度方向上通过其暴露的侧表面；
在所述第一内电极图案的端部和所述第二内电极图案的端部通过其暴露的所述侧表面上形成第一侧边缘部和第二侧边缘部；以及
通过烧结切割的所述陶瓷生片堆叠体来制备包括有效部和覆盖部的陶瓷主体，所述有效部包括介电层和隔着所述介电层彼此叠置的多个内电极，所述覆盖部形成在所述有效部的上方和下方，并且所述陶瓷主体包括彼此背对的第一表面和第二表面、连接所述第一表面和所述第二表面的第三表面和第四表面以及连接到所述第一表面至所述第四表面且彼此背对的第五表面和第六表面，
其中，所述多个内电极包括主体部和引出部，所述引出部具有比所述主体部的宽度小的宽度并且具有通过所述第三表面或所述第四表面暴露的一个端部；
其中，所述多个内电极的所述主体部通过所述陶瓷主体的所述第一表面和所述第二表面暴露，并且所述第一侧边缘部和所述第二侧边缘部设置在通过所述第一表面和所述第二表面暴露的所述主体部上；并且
其中，在所述陶瓷主体的长度-厚度方向上的截面中，除了所述有效部之外的区域的面积Sd与所述截面的总面积Sc的比Sd/Sc大于27％。
10.根据权利要求9所述的方法，其中，在所述陶瓷主体的长度-厚度方向上的截面中，除了所述有效部之外的所述区域的面积Sd与所述截面的总面积Sc的比Sd/Sc等于或大于29％。
11.根据权利要求9所述的方法，其中，所述多个内电极的所述引出部与所述陶瓷主体的所述第一表面和所述第二表面分开。
12.根据权利要求9所述的方法，其中，所述第一陶瓷生片和所述第二陶瓷生片具有等于或小于0.6μm的厚度，并且所述第一内电极和所述第二内电极具有等于或小于0.5μm的厚度。
13.根据权利要求9所述的方法，其中，所述第一侧边缘部或所述第二侧边缘部的接触被设置为所述多个内电极的堆叠方向上的最外部的内电极的边缘的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的接触所述多个内电极中的设置在所述多个内电极的堆叠方向上的中央部的内电极的边缘的区域的比在0.9至1.0的范围内。
14.根据权利要求9所述的方法，其中，所述第一侧边缘部或所述第二侧边缘部的接触所述陶瓷生片堆叠体的边缘的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的接触所述多个内电极中的设置在所述多个内电极的堆叠方向上的中央部的内电极的边缘的区域的厚度的比在0.9至1.0的范围内。
15.根据权利要求9所述的方法，其中，所述第一侧边缘部具有在2μm至10μm的范围内的平均厚度，所述第二侧边缘部具有在2μm至10μm的范围内的平均厚度。
16.根据权利要求9所述的方法，其中，所述陶瓷主体的长度-厚度方向上的截面是在所述多个内电极的所述主体部的宽度方向相对的端部之间以及所述引出部的宽度方向相对的端部之间的区域中获得的截面。
CN201910001902.XA 2018-08-14 2019-01-02 多层陶瓷电容器及制造多层陶瓷电容器的方法 Active CN110828165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211304487.3A CN115512965A (zh) 2018-08-14 2019-01-02 多层陶瓷电容器及制造多层陶瓷电容器的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180094924A KR102620526B1 (ko) 2018-08-14 2018-08-14 적층 세라믹 커패시터 및 그 제조 방법
KR10-2018-0094924 2018-08-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211304487.3A Division CN115512965A (zh) 2018-08-14 2019-01-02 多层陶瓷电容器及制造多层陶瓷电容器的方法

Publications (2)

Publication Number Publication Date
CN110828165A true CN110828165A (zh) 2020-02-21
CN110828165B CN110828165B (zh) 2022-11-11

Family

ID=68420416

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211304487.3A Pending CN115512965A (zh) 2018-08-14 2019-01-02 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN201910001902.XA Active CN110828165B (zh) 2018-08-14 2019-01-02 多层陶瓷电容器及制造多层陶瓷电容器的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202211304487.3A Pending CN115512965A (zh) 2018-08-14 2019-01-02 多层陶瓷电容器及制造多层陶瓷电容器的方法

Country Status (3)

Country Link
US (3) US10699849B2 (zh)
KR (1) KR102620526B1 (zh)
CN (2) CN115512965A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품
KR20220121025A (ko) * 2021-02-24 2022-08-31 삼성전기주식회사 적층 세라믹 전자부품
JP2022133831A (ja) * 2021-03-02 2022-09-14 Tdk株式会社 積層コンデンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120073129A1 (en) * 2010-09-28 2012-03-29 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and a method for manufacturing the same
CN102568823A (zh) * 2010-12-08 2012-07-11 三星电机株式会社 多层陶瓷电容器及其制造方法
US20130141837A1 (en) * 2011-12-06 2013-06-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic part
CN103854850A (zh) * 2012-12-03 2014-06-11 三星电机株式会社 多层陶瓷电容器和用于安装该电容器的板件
CN104103423A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879605B2 (ja) 2002-07-09 2007-02-14 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP3918095B2 (ja) * 2002-11-28 2007-05-23 株式会社村田製作所 積層セラミック電子部品及びその製造方法
US6829134B2 (en) * 2002-07-09 2004-12-07 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing the same
JP2004007536A (ja) 2003-03-31 2004-01-08 Seiko Epson Corp 音響再生出力装置、その制御方法、記録媒体およびプログラム
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
US7980728B2 (en) 2008-05-27 2011-07-19 Abl Ip Holding Llc Solid state lighting using light transmissive solid in or forming optical integrating volume
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
JP5751080B2 (ja) * 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
KR101197787B1 (ko) * 2010-10-29 2012-11-05 삼성전기주식회사 적층형 세라믹 캐패시터 및 이의 제조방법
KR101187939B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5780169B2 (ja) * 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101832490B1 (ko) * 2011-05-31 2018-02-27 삼성전기주식회사 적층 세라믹 커패시터
KR101843184B1 (ko) * 2011-06-16 2018-03-29 삼성전기주식회사 적층형 칩 소자 및 그 제조방법
KR101539808B1 (ko) 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
KR102061505B1 (ko) * 2013-04-02 2020-01-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102057909B1 (ko) * 2013-06-14 2019-12-20 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP5897661B2 (ja) * 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
KR20160013703A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 적층 커패시터, 그 제조 방법 및 그를 사용하는 전자기기
KR102236098B1 (ko) * 2015-02-16 2021-04-05 삼성전기주식회사 적층 세라믹 전자 부품
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR102427928B1 (ko) * 2017-12-15 2022-08-02 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102609156B1 (ko) * 2018-08-29 2023-12-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120073129A1 (en) * 2010-09-28 2012-03-29 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and a method for manufacturing the same
CN102568823A (zh) * 2010-12-08 2012-07-11 三星电机株式会社 多层陶瓷电容器及其制造方法
US20130141837A1 (en) * 2011-12-06 2013-06-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic part
CN103854850A (zh) * 2012-12-03 2014-06-11 三星电机株式会社 多层陶瓷电容器和用于安装该电容器的板件
CN104103423A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法

Also Published As

Publication number Publication date
US10699849B2 (en) 2020-06-30
KR20190121145A (ko) 2019-10-25
US10622155B2 (en) 2020-04-14
US20200058447A1 (en) 2020-02-20
US20200058446A1 (en) 2020-02-20
CN110828165B (zh) 2022-11-11
US11145464B2 (en) 2021-10-12
CN115512965A (zh) 2022-12-23
KR102620526B1 (ko) 2024-01-03
US20200294721A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
CN110828165B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR102004776B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
CN110828166B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR20180007865A (ko) 적층형 커패시터 및 그 실장 기판
US11335503B2 (en) Ceramic capacitor having metal or metal oxide in side margin portions, and method of manufacturing the same
CN110875136B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR20190121141A (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN109935467B (zh) 电容器组件
US20220351904A1 (en) Multilayer capacitor
CN110853921B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20170109823A (ko) 커패시터 및 그 제조방법
KR102609156B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20190121221A (ko) 전자 부품

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant