KR20190109122A - 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20190109122A
KR20190109122A KR1020180031089A KR20180031089A KR20190109122A KR 20190109122 A KR20190109122 A KR 20190109122A KR 1020180031089 A KR1020180031089 A KR 1020180031089A KR 20180031089 A KR20180031089 A KR 20180031089A KR 20190109122 A KR20190109122 A KR 20190109122A
Authority
KR
South Korea
Prior art keywords
memory
voltage
erase
strings
unselected
Prior art date
Application number
KR1020180031089A
Other languages
English (en)
Other versions
KR102567373B1 (ko
Inventor
홍지만
김태훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180031089A priority Critical patent/KR102567373B1/ko
Priority to US16/168,380 priority patent/US10685714B2/en
Priority to CN201811364015.0A priority patent/CN110277126B/zh
Publication of KR20190109122A publication Critical patent/KR20190109122A/ko
Application granted granted Critical
Publication of KR102567373B1 publication Critical patent/KR102567373B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은, 복수의 메모리 셀들을 포함하는 메모리 블록; 상기 메모리 셀들에 대한 선택적 소거 동작을 수행하는 주변 회로들; 및 상기 선택적 소거 동작 시, 복수의 워드 라인들 중 선택된 워드 라인에 소거 허용 전압을 인가하고, 복수의 스트링들 중 선택된 스트링에 소거 전압을 인가하고, 비선택된 워드 라인 및 비선택된 스트링들을 플로팅시키도록 상기 주변 회로들을 제어하는 제어 로직을 포함하는 메모리 장치 및 이를 포함하는 메모리 시스템을 포함한다.

Description

메모리 장치 및 이를 포함하는 메모리 시스템{Memory device and memory system having the same}
본 발명은, 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 셀들에 대한 선택적 소거를 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템(memory system)은, 메모리 장치(memory device) 및 메모리 컨트롤러(memory controller)를 포함할 수 있다.
메모리 장치는, 메모리 컨트롤러의 제어에 따라 데이터를 저장하거나 저장된 데이터를 출력할 수 있다. 예를 들어, 메모리 장치는, 전압 공급이 차단되면 저장된 데이터가 소멸되는 휘발성 메모리 장치, 또는 전압 공급이 차단되더라도 저장된 데이터가 유지되는 비휘발성 메모리 장치로 이루어질 수 있다.
메모리 컨트롤러는, 호스트(host)와 메모리 장치 사이의 데이터 통신을 제어할 수 있다.
호스트는, PCI-E(Peripheral Component Interconnect-Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA) 또는 SAS(serial attached SCSI) 등의 인터페이스 프로토콜을 사용하여 메모리 시스템과 통신을 수행할 수 있다. 호스트와 메모리 시스템 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않는다. 예를 들어, 호스트는, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface) 또는 IDE(Integrated Drive Electronics) 등의 다양한 인터페이스를 이용하여 메모리 시스템과 통신할 수 있다.
본 발명의 실시 예들은, 메모리 셀들을 선택적으로 소거할 수 있는 메모리 장치 및 이를 포함하는 메모리 시스템을 제공한다.
본 발명의 일 실시 예에 따른 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 블록; 상기 메모리 셀들에 대한 선택적 소거 동작을 수행하는 주변 회로들; 및 상기 선택적 소거 동작 시, 복수의 워드 라인들 중 선택된 워드 라인에 소거 허용 전압을 인가하고, 비선택된 워드 라인들을 플로팅시키도록 상기 주변 회로들을 제어하는 제어 로직을 포함한다.
일 실시 예에서, 상기 메모리 블록은 비트 라인들과 소스 라인 사이에 연결된 복수의 스트링들을 포함하고, 상기 스트링들 각각은 드레인 선택 트랜지스터, 복수의 메모리 셀들 및 소스 선택 트랜지스터를 포함할 수 있다.
일 실시 예에서, 상기 소스 라인에는 양 전압이 인가되고, 상기 비트 라인들에는 소거 전압이 인가될 수 있다.
본 발명의 일 실시 예에 따른 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 블록; 상기 메모리 셀들에 대한 선택적 소거 동작을 수행하는 주변 회로들; 및 상기 선택적 소거 동작 시, 복수의 스트링들 중 선택된 스트링에 소거 전압을 인가하고, 비선택된 스트링들을 플로팅시키도록 상기 주변 회로들을 제어하는 제어 로직을 포함한다.
본 발명의 일 실시 예에 따른 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 블록; 상기 메모리 셀들에 대한 선택적 소거 동작을 수행하는 주변 회로들; 및 상기 선택적 소거 동작 시, 복수의 워드 라인들 중 선택된 워드 라인에 소거 허용 전압을 인가하고, 복수의 스트링들 중 선택된 스트링에 소거 전압을 인가하고, 비선택된 워드 라인 및 비선택된 스트링들을 플로팅시키도록 상기 주변 회로들을 제어하는 제어 로직을 포함한다.
본 발명의 일 실시 예에 따른 메모리 시스템은, 메모리 블록에 포함된 복수의 메모리 셀들 중 선택된 메모리 셀의 어드레스 및 선택 소거 커맨드를 출력하는 메모리 컨트롤러; 및 상기 선택 소거 커맨드 및 어드레스에 따라 선택적 소거 동작을 수행하되, 상기 메모리 블록에 포함된 워드 라인들 및 스트링들 중 일부를 플로팅시킴으로써 비선택된 메모리 셀들의 소거를 금지시키는 메모리 장치를 포함한다.
본 기술에 따르면, 메모리 셀들에 대한 선택적 소거를 수행할 수 있으므로, 소거 상태인 메모리 셀들과 프로그램 상태인 메모리 셀들의 문턱 전압들이 서로 중첩되는 현상을 방지할 수 있어, 메모리 장치 및 이를 포함하는 메모리 시스템의 신뢰도를 개선할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 예시도이다.
도 2는 도 1에 도시된 메모리 컨트롤러를 설명하기 위한 예시도이다.
도 3은 도 1 및 도 2에 도시된 메모리 장치를 설명하기 위한 예시도이다.
도 4는 3차원으로 구성된 메모리 블록의 실시 예를 설명하기 위한 도면이다.
도 5는 3차원으로 구성된 메모리 블록의 다른 실시 예를 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 따른 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 7은 메모리 셀들의 문턱 전압 분포를 설명하기 위한 예시도이다.
도 8은 본 발명의 일 실시 예에 따른 선택적 소거 동작을 설명하기 위한 예시도이다.
도 9는 본 발명의 일 실시 예에 따른 선택적 소거 동작을 설명하기 위한 예시도이다.
도 10은 본 발명의 일 실시 예에 따른 선택적 소거 동작을 설명하기 위한 예시도이다.
도 11은 선택적 소거 동작이 수행된 후의 메모리 셀들의 문턱 전압 분포를 설명하기 위한 예시도이다.
도 12는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 13은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 14는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 15는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부되는 도면을 참조하여 본 발명의 실시 예들을 설명한다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 설명하기 위한 예시도이다.
도 1을 참조하면, 메모리 시스템(memory system; 2000)은, 데이터가 저장되는 메모리 장치(memory device; 2200) 및 호스트(host; 1000)의 제어에 따라 메모리 장치(2200)를 제어하는 메모리 컨트롤러(memory controller; 2100)를 포함할 수 있다.
호스트(1000)는, PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA) 또는 SAS(serial attached SCSI) 등의 인터페이스 프로토콜을 사용하여 메모리 시스템(2000)과 통신할 수 있다. 호스트(1000)와 메모리 시스템(2000) 간에 이용되는 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface) 또는 IDE(Integrated Drive Electronics) 등의 인터페이스 프로토콜이 이용될 수도 있다.
메모리 컨트롤러(2100)는, 메모리 시스템(2000)의 동작을 전반적으로 제어하며, 호스트(1000)와 메모리 장치(2200) 사이의 데이터 교환을 제어할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는 호스트(1000)와 메모리 장치(2200) 사이에서 커맨드(command), 어드레스(address) 및 데이터(data)가 통신될 수 있도록 수신된 정보를 변환하고 변환된 정보를 저장 및 출력할 수 있다. 예를 들어, 프로그램 동작 시, 메모리 컨트롤러(2100)는, 커맨드(command), 어드레스(address) 및 데이터(data) 등을 메모리 장치(2200)에 전송할 수 있다.
메모리 컨트롤러(2100)는, 메모리 블록에 포함된 메모리 셀들에 대한 선택적 소거 동작이 이루어질 수 있도록 메모리 장치(2200)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 메모리 블록에 포함된 메모리 셀들 중 소거 대상 셀에 대한 소거 동작이 수행될 수 있도록 선택 소거 커맨드 및 소거 대상 셀의 어드레스를 메모리 장치(2200)에게 전송할 수 있다.
소거 대상 셀은, 메모리 블록에 포함된 메모리 셀들 중 적어도 하나의 메모리 셀일 수 있다. 예를 들어, 선택된 페이지(page)에 포함된 모든 메모리 셀들 또는 일부 메모리 셀들이 소거 대상 셀일 수 있다. 예를 들어, 선택된 스트링(string)에 포함된 모든 메모리 셀들 또는 일부 메모리 셀들이 소거 대상 셀일 수 있다. 예를 들어, 선택된 페이지와 선택된 스트링에 공통으로 포함되는 메모리 셀이 소거 대상 셀일 수 있다.
소거 대상 셀은, 소거 상태의 메모리 셀일 수 있으며, 특히 허용된 임계 전압을 초과하는 문턱 전압을 가지는 소거 상태의 메모리 셀일 수 있다.
소거 대상 셀은, 다양한 방법으로 선택될 수 있다. 예를 들어, 소거 대상 셀은, 메모리 블록으로부터 리드된 데이터에 따라 선택되거나, 문턱 전압이 빠르게 높아지는 메모리 셀들(예컨대, fast cell) 중에서 선택될 수 있다. 예를 들어, 메모리 컨트롤러(2100)는, 특정 페이지 또는 메모리 블록 전체에 대한 리드 동작을 수행하여 메모리 셀들의 문턱 전압 분포를 확인하고, 소거 상태의 메모리 셀들 중 문턱 전압이 허용된 임계 전압을 초과하는 메모리 셀을 소거 대상 셀로 선택할 수 있다. 이때, 리드 전압은, 허용된 임계 전압 이하의 전압 레벨 설정될 수 있다.
메모리 장치(2200)는, 메모리 컨트롤러(2100)로부터 수신된 커맨드에 따라 동작을 수행할 수 있다. 예를 들어, 메모리 장치(2200)는, 선택 소거 커맨드, 프로그램 커맨드, 리드 커맨드 및 노말 소거 커맨드 등을 메모리 컨트롤러(2100)로부터 수신할 수 있다. 예를 들어, 메모리 장치(2200)는, 노말 소거 커맨드와 어드레스에 응답하여 선택된 메모리 블록 전체에 대한 소거 동작을 수행할 수 있다. 예를 들어, 메모리 장치(2200)는, 선택 소거 커맨드와 어드레스에 응답하여 선택된 메모리 블록에 포함된 소거 대상 셀들, 즉 선택된 메모리 셀에 대한 소거 동작을 수행할 수 있다.
선택적 소거 동작 수행 시, 메모리 장치(2200)는 비선택된 메모리 셀들이 소거되지 않도록 비선택된 워드 라인들 및 비선택된 스트링들을 플로팅시킬 수 있다.
도 2는 도 1에 도시된 메모리 컨트롤러를 설명하기 위한 예시도이다.
도 2를 참조하면, 메모리 컨트롤러(2100)는, 호스트 인터페이스(host interface; 2110), ECC 유닛(Error Correcting Code unit; 2120), 메모리 인터페이스(memory interface; 2130), 버퍼 메모리(buffer memory; 2140), 중앙 처리 장치(Central Processing Unit; CPU; 2150) 및 내부 메모리(internal memory; 2160)를 포함할 수 있다. 호스트 인터페이스(2110), ECC 유닛(2120), 메모리 인터페이스(2130), 버퍼 메모리(2140) 및 내부 메모리(2160)는 CPU(2150)에 의해 제어될 수 있다.
호스트 인터페이스(2110)는, 통신 프로토콜을 이용하여 호스트(1000)와 데이터 교환을 수행할 수 있다.
ECC 유닛(2120)은, 프로그램 동작 또는 리드 동작 시 에러를 검출하고 검출된 에러를 정정할 수 있다.
메모리 인터페이스(2130)는, 통신 프로토콜을 이용하여 메모리 장치(2200)와 통신을 수행할 수 있다.
버퍼 메모리(2140)는, 메모리 컨트롤러(2100)가 메모리 장치(2200)를 제어하는 동안 데이터를 임시로 저장할 수 있다. 예를 들어, 호스트(1000)로부터 수신된 데이터는, 프로그램 동작이 완료될 때까지 버퍼 메모리(2140)에 임시로 저장될 수 있다. 또한, 리드 동작 시 메모리 장치(2200)로부터 리드된 데이터가 버퍼 메모리(2140)에 임시로 저장될 수도 있다. 실시 예에 따라, 버퍼 메모리(2140)는 메모리 컨트롤러(2100)의 외부에 포함될 수도 있다.
CPU(2150)는, 메모리 장치(2200)의 동작을 제어하기 위하여, 각종 연산을 수행하거나 커맨드 및 어드레스를 생성할 수 있다. 예를 들어, CPU(2150)는, 프로그램 동작, 리드 동작, 소거 동작, 서스펜드 동작 및 카피백 동작들에 필요한 다양한 커맨드들(commands)을 생성할 수 있다.
CPU(2150)는, 메모리 블록에 포함된 메모리 셀들 중 선택된 메모리 셀들에 대한 소거 동작이 수행될 수 있도록 선택 소거 커맨드와 선택된 메모리 셀의 어드레스를 생성할 수 있다. 예를 들어, CPU(2150)는, 호스트(1000)로부터 선택 소거 요청(selection erase request)을 수신받거나, 메모리 시스템(2000) 자체적으로 진행되는 백그라운드(background) 동작 시 선택 소거 커맨드를 생성할 수 있다.
내부 메모리(2160)는, 메모리 컨트롤러(2100)의 동작에 필요한 다양한 정보들을 저장하는 저장부(storage unit)로서 사용될 수 있다. 내부 메모리(2160)는 맵 테이블(map table)을 포함할 수 있다. 예를 들어, 맵 테이블에는 물리-논리 어드레스 정보와 논리-물리 어드레스 정보가 저장될 수 있다.
도 3은 도 1 및 도 2에 도시된 메모리 장치를 설명하기 위한 예시도이다.
메모리 장치(2200)는, 제어 로직(2210), 주변 회로들(2220) 및 메모리 셀 어레이(2240)를 포함할 수 있다. 주변 회로들(2220)은, 전압 생성 회로(voltage generation circuit; 2222), 로우 디코더(row decoder; 2224), 입출력 회로(input/output circuit; 2226), 칼럼 디코더(column decoder; 2228), 페이지 버퍼 그룹(page buffer group; 2232) 및 전류 센싱 회로(current sensing circuit; 2234)를 포함할 수 있다.
제어 로직(2210)은, 도 2에 도시된 메모리 컨트롤러(2100)의 제어 하에 주변 회로들(2220)을 제어할 수 있다. 제어 로직(2210)은, 입출력 회로(2226)를 통하여 메모리 컨트롤러(2100)로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 커맨드(CMD) 및 어드레스(ADD)에 응답하여 동작 신호(OP_CMD), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRY_BIT<#>)를 출력할 수 있다. 제어 로직(2210)은, 전류 센싱 회로(2234)로부터 수신되는 패스 신호(PASS) 또는 페일 신호(FAIL)에 응답하여 검증 동작이 패스되었는지 또는 페일되었는지 여부를 판단할 수 있다.
제어 로직(2210)은, 선택 소거 커맨드 및 어드레스가 수신되면 선택된 메모리 블록에 포함된 메모리 셀들 중 선택된 메모리 셀에 대한 소거 동작이 수행될 수 있도록 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 선택된 워드 라인에는 소거 허용 전압(예를 들어, 0V)을 인가하고, 선택된 스트링에 연결된 비트 라인에는 소거 전압(예를 들어, 양 전압)을 인가하도록, 주변 회로들(2220)을 제어할 수 있다.
선택된 메모리 셀들에 대한 소거 동작이 수행될 때, 비선택된 메모리 셀의 문턱 전압이 낮아지는 현상을 방지하기 위하여, 제어 로직(2210)은 비선택된 워드 라인 및 비선택된 스트링이 플로팅되도록 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 메모리 블록에 연결된 비트 라인들(BL1~BLm) 중 비선택된 스트링이 플로팅되도록 주변 회로들(2220)을 제어함으로써, 선택된 메모리 셀의 문턱 전압만 낮출 수 있다.
주변 회로들(2220)은, 제어 로직(2210)의 제어 하에, 선택된 메모리 블록에 포함된 메모리 셀들 중 선택된 메모리 셀들을 소거하기 위한 선택적 소거 동작을 수행할 수 있다. 또한, 주변 회로들(2220)은 메모리 셀 어레이(2240)에 데이터를 저장하기 위한 프로그램 동작(program operation), 메모리 셀 어레이(2240)에 저장된 데이터를 출력하기 위한 리드 동작(read operation), 메모리 셀 어레이(2240)에 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행할 수 있다.
전압 생성 회로(2222)는, 제어 로직(2210)으로부터 수신되는 동작 신호(OP_CMD)에 응답하여 프로그램 동작, 리드 동작 및 소거 동작에 이용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성 회로(2222)는, 프로그램 전압, 검증 전압, 패스 전압, 보상 프로그램 전압, 리드 전압, 소거 전압 및 턴-온 전압 등을 글로벌 라인들(GL)을 통해 로우 디코더(2224)로 전달할 수 있다. 또한, 전압 생성 회로(2222)는 동작 신호(OP_CMD)에 응답하여 일부 글로벌 라인들(GL)을 플로팅시킬 수 있다.
로우 디코더(2224)는, 제어 로직(2210)으로부터 수신되는 로우 어드레스(RADD)에 응답하여 메모리 셀 어레이(2240)에 포함된 메모리 블록들 중 선택된 메모리 블록에 연결된 로컬 라인들(Local Lines; LL)에 동작 전압들(Vop)을 전달할 수 있다. 로컬 라인들(LL)은, 로컬 워드 라인들(local word lines), 로컬 드레인 셀렉트 라인들(local drain select lines) 및 로컬 소스 셀렉트 라인들(local source select lines)을 포함할 수 있다. 이 외에도, 로컬 라인들(LL)은 소스 라인(source line) 등 메모리 블록에 연결된 다양한 라인들을 포함할 수 있다.
입출력 회로(2226)는, 입출력 라인들(IO)을 통해 메모리 컨트롤러로부터 수신되는 커맨드(CMD) 및 어드레스(ADD)를 제어 로직(2210)에 전달하거나, 칼럼 디코더(2228)와 데이터(DATA)를 주고 받을 수 있다.
칼럼 디코더(2228)는, 제어 로직(2210)으로부터 수신되는 칼럼 어드레스(CADD)에 응답하여 입출력 회로(2226)와 페이지 버퍼 그룹(2232) 사이에서 데이터를 전달할 수 있다. 예를 들어, 칼럼 디코더(2228)는, 데이터 라인들(DL)을 통해 페이지 버퍼들(PB1~PBm)과 데이터를 주고 받거나, 칼럼 라인들(CL)을 통해 입출력 회로(2226)와 데이터를 주고 받을 수 있다.
페이지 버퍼 그룹(2232)은, 메모리 블록들(BLK1~BLKi)에 공통으로 연결된 비트 라인들(BL1~BLm)에 연결될 수 있다. 페이지 버퍼 그룹(2232)은, 비트 라인들(BL1~BLm)에 연결된 복수의 페이지 버퍼들(PB1~PBm)을 포함할 수 있다. 예를 들어, 각각의 비트 라인마다 하나의 페이지 버퍼가 연결될 수 있다. 페이지 버퍼들(PB1~PBm)은, 제어 로직(2210)으로부터 수신되는 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들어, 페이지 버퍼들(PB1~PBm)은, 프로그램 동작 시 메모리 컨트롤러로부터 수신된 프로그램 데이터를 임시로 저장하고, 프로그램 데이터에 따라 비트 라인들(BL1~BLm)에 인가되는 전압을 조절할 수 있다. 또한, 페이지 버퍼들(PB1~PBm)은, 리드 동작 시 비트 라인들(BL1~BLm)을 통하여 수신되는 데이터를 임시로 저장하거나, 비트 라인들(BL1~BLm)의 전압 또는 전류를 센싱할 수 있다.
전류 센싱 회로(2234)는, 리드 동작 또는 검증 동작 시 제어 로직(2210)으로부터 수신되는 허용 비트(VRY_BTI<#>)에 응답하여 기준 전류를 생성하고, 기준 전류에 의하여 생성된 기준 전압과 페이지 버퍼 그룹(2232)으로부터 수신되는 센싱 전압(VPB)을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
메모리 셀 어레이(2240)는, 데이터가 저장되는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 메모리 블록들(BLK1~BLKi)에는 사용자 데이터(user data) 및 메모리 장치(2200)의 동작에 필요한 다양한 정보가 저장될 수 있다. 메모리 블록들(BLK1~BLKi)은, 2차원 구조로 구현되거나 3차원 구조로 구현될 수 있으며, 서로 동일하게 구성될 수 있다.
도 4는 3차원으로 구성된 메모리 블록의 실시 예를 설명하기 위한 도면이다.
도 4를 참조하면, 메모리 셀 어레이(2240)는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 제 1 메모리 블록(BLK1)을 예를 들어 설명하면, 제 1 메모리 블록(BLK1)은 복수의 스트링들(ST11~ST1m, ST21~ST2m)을 포함할 수 있다. 실시 예로서, 복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 'U'자형으로 형성될 수 있다. 제 1 메모리 블록(BLK1) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 4에서, 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되었으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
복수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 적어도 하나의 소스 셀렉트 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT) 및 적어도 하나의 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다.
소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn)은 서로 유사한 구조를 가질 수 있다. 예를 들면, 소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn) 각각은 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막을 포함할 수 있다. 예를 들면, 채널막을 제공하기 위한 필라(pillar)가 각 스트링에 제공될 수 있다. 예를 들면, 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 스트링에 제공될 수 있다.
각 스트링의 소스 셀렉트 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCp) 사이에 연결될 수 있다.
실시 예로서, 동일한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 행 방향으로 연장되는 소스 셀렉트 라인에 연결될 수 있고, 상이한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 상이한 소스 셀렉트 라인들에 연결될 수 있다. 도 4에서, 제 1 행의 스트링들(ST11~ST1m)의 소스 셀렉트 트랜지스터들은 제 1 소스 셀렉트 라인(SSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21~ST2m)의 소스 셀렉트 트랜지스터들은 제 2 소스 셀렉트 라인(SSL2)에 연결될 수 있다.
다른 실시 예로서, 스트링들(ST11~ST1m, ST21~ST2m)의 소스 셀렉트 트랜지스터들은 하나의 소스 셀렉트 라인에 공통으로 연결될 수 있다.
각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에 연결될 수 있다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 소스 셀렉트 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 서로 직렬로 연결될 수 있다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 파이프 트랜지스터(PT)와 드레인 셀렉트 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 서로 연결될 수 있다. 각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 각 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결될 수 있다.
각 스트링의 드레인 셀렉트 트랜지스터(DST)는 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들은 행 방향으로 연장되는 드레인 셀렉트 라인에 연결될 수 있다. 제 1 행의 스트링들(ST11~ST1m)의 드레인 셀렉트 트랜지스터들은 제 1 드레인 셀렉트 라인(DSL1)에 연결될 수 있다. 제 2 행의 스트링들(ST21~ST2m)의 드레인 셀렉트 트랜지스터들은 제 2 드레인 셀렉트 라인(DSL2)에 연결될 수 있다.
열 방향으로 배열되는 스트링들은 열 방향으로 연장되는 비트 라인들에 연결될 수 있다. 도 4에서 제 1 열의 스트링들(ST11, ST21)은 제 1 비트 라인(BL1)에 연결될 수 있다. 제 m 열의 스트링들(ST1m, ST2m)은 제 m 비트 라인(BLm)에 연결될 수 있다.
행 방향으로 배열되는 스트링들 중에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지(page)를 구성할 수 있다. 예를 들면, 제 1 행의 스트링들(ST11~ST1m) 중 제 1 워드 라인(WL1)에 연결된 메모리 셀들은 하나의 페이지를 구성할 수 있다. 제 2 행의 스트링들(ST21~ST2m) 중 제 1 워드 라인(WL1)에 연결된 메모리 셀들은 다른 하나의 페이지를 구성할 수 있다. 드레인 셀렉트 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 스트링들 중 하나의 페이지가 선택될 것이다.
도 5는 3차원으로 구성된 메모리 블록의 다른 실시 예를 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 셀 어레이(2240)는 복수의 메모리 블록들(BLK1~BLKi)을 포함할 수 있다. 제 1 메모리 블록(BLK1)을 예를 들어 설명하면, 제 1 메모리 블록(BLK1)은 복수의 스트링들(ST11'~ST1m', ST21'~ST2m')을 포함할 수 있다. 복수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은 수직 방향(Z 방향)을 따라 연장될 수 있다. 메모리 블록(BLKi) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 5에서는 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
복수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함할 수 있다.
각 스트링의 소스 선택 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 동일한 행에 배열된 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결될 수 있다. 제 1 행에 배열된 스트링들(ST11'~ST1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결될 수 있다. 제 2 행에 배열된 스트링들(ST21'~ST2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결될 수 있다. 다른 실시 예로서, 스트링들(ST11'~ST1m', ST21'~ST2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통으로 연결될 수 있다.
각 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 제 1 메모리 블록(BLK1)에 저장된 데이터의 신뢰성이 향상될 수 있다.
각 스트링의 드레인 선택 트랜지스터(DST)는 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들의 드레인 선택 트랜지스터들(DST)은 행 방향으로 연장되는 드레인 선택 라인에 연결될 수 있다. 제 1 행의 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들(DST)은 제 1 드레인 선택 라인(DSL1)에 연결될 수 있다. 제 2 행의 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들(DST)은 제 2 드레인 선택 라인(DSL2)에 연결될 수 있다.
즉, 각 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 제 1 메모리 블록(BLK1)은 도 4의 제1 메모리 블록(BLK1)과 유사한 등가 회로를 가질 수 있다.
도 6은 본 발명의 일 실시 예에 따른 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 6을 참조하여 설명하는 실시 예는, 도 1 내지 도 5를 참조하여 설명한 메모리 장치에 적용될 수 있다.
단계 '601'에서, 메모리 장치는, 메모리 컨트롤러로부터 선택 소거 커맨드 및 어드레스를 수신할 수 있다. 메모리 컨트롤러는 호스트로부터 선택 소거 요청(selection erase request)을 수신받거나, 메모리 컨트롤러가 포함된 메모리 시스템 자체적으로 진행되는 백그라운드(background) 동작 시 선택 소거 커맨드를 생성할 수 있다. 메모리 컨트롤러는, 선택 소거 커맨드와 함께 소거 대상 셀의 어드레스를 메모리 장치로 전송할 수 있다.
단계 '603'에서, 메모리 장치는, 수신된 선택 소거 커맨드 및 어드레스에 응답하여 선택된 메모리 블록에 포함된 메모리 셀들에 대한 선택적 소거 동작을 수행할 수 있다. 즉, 메모리 장치는, 선택된 메모리 블록에 포함된 메모리 셀들 중 선택된 메모리 셀에 대한 소거 동작을 수행할 수 있다.
예를 들어, 선택된 페이지에 포함된 모든 메모리 셀들이 소거 대상 셀인 경우, 메모리 장치는, 선택된 워드 라인에 소거 허용 전압(예를 들어, 0V)을 인가하고, 비선택된 워드 라인들을 플로팅시킴으로써, 선택된 페이지에 포함된 메모리 셀들의 문턱 전압을 낮추고, 비선택된 페이지들에 포함된 메모리 셀들의 문턱 전압은 이전 상태로 유지시킬 수 있다.
예를 들어, 선택된 스트링에 포함된 모든 메모리 셀들이 소거 대상 셀인 경우, 메모리 장치는, 선택된 스트링에 연결된 비트 라인에 소거 전압(예를 들어, 양 전압)을 인가하고, 비선택된 스트링들을 플로팅시킴으로써, 선택된 스트링에 포함된 메모리 셀들의 문턱 전압을 낮추고, 비선택된 페스트링들에 포함된 메모리 셀들의 문턱 전압은 이전 상태로 유지시킬 수 있다.
예를 들어, 선택된 페이지와 선택된 스트링에 공통으로 포함되는 메모리 셀이 소거 대상 셀인 경우, 메모리 장치는, 선택된 워드 라인에 소거 허용 전압(예를 들어, 0V)를 인가하고, 선택된 스트링에 연결된 비트 라인에 소거 전압(예를 들어, 양 전압)을 인가할 수 있다. 이때, 비선택된 페이지들과 비선택된 스트링들에 포함된 메모리 셀들의 문턱 전압을 유지시키기 위하여 메모리 장치는 비선택된 워드 라인 및 비선택된 스트링을 플로팅시킬 수 있다.
도 7은 메모리 셀들의 문턱 전압 분포를 설명하기 위한 예시도이다.
도 7에는, 일 예로서, MLC(Multi Level Cell) 방식으로 동작하는 메모리 셀들의 문턱 전압 분포가 도시되었다. 메모리 셀들은 소거 상태(E0), 제 1 프로그램 상태(P1), 제 2 프로그램 상태(P2) 또는 제 3 프로그램 상태(P3)로 프로그램 될 수 있다.
프로그램 동작이 수행된 메모리 블록에 포함된 메모리 셀들은 소거 상태(E0), 제 1 프로그램 상태(P1), 제 2 프로그램 상태(P2) 또는 제 3 프로그램 상태(P3)와 같이 다양한 문턱 전압 분포들을 가질 수 있다. 프로그램된 메모리 블록의 리드(read) 동작이 반복되면 리드 동작에 사용되는 리드 전압 및 패스 전압 등으로 인한 간섭 및 커플링이 발생할 수 있다. 특히, 소거 상태(E0)인 메모리 셀들의 문턱 전압은 리드 전압 및 패스 전압의 영향을 받아 높아질 수 있다. 예를 들면, 소거 상태(E0)인 메모리 셀들의 문턱 전압이 허용된 임계 전압을 초과하면(E0'), 프로그램 상태 중에서 가장 낮은 프로그램 상태인 제 1 프로그램 상태(P1)와의 문턱 전압 마진이 감소할 수 있다. 이러한 경우, 리드 동작 시 에러(read error)가 발생할 수 있으므로 메모리 장치 및 이를 포함하는 메모리 시스템의 신뢰도가 저하될 수 있다.
도 8은 본 발명의 일 실시 예에 따른 선택적 소거 동작을 설명하기 위한 예시도이다.
도 8을 참조하여 설명하는 실시 예에서, 선택된 페이지(Sel.PG)에 포함된 모든 메모리 셀들이 소거 대상 셀로 선택되고, 선택된 페이지(Sel.PG) 이외의 나머지 페이지들에 포함된 메모리 셀들은 소거 대상 셀로 선택되지 않은 경우(Erase inhibit)를 가정한다.
제어 로직(2210)은, 선택된 페이지(Sel.PG)에 포함된 모든 메모리 셀들에 대한 소거 동작이 이루어질 수 있도록 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 선택된 페이지(Sel.PG)에 연결된 선택된 워드 라인(WL4)에는 소거 허용 전압(예를 들어, 0V)이 인가될 수 있다.
이 때, 제어 로직(2210)은, 비선택된 페이지들에 포함된 메모리 셀들이 소거되지 않도록 하기 위하여, 비선택된 페이지들에 연결된 비선택된 워드 라인들(WL1~WL3, WL5~WLn)이 플로팅(floating)되도록 주변 회로들(2220)을 제어할 수 있다.
도 8을 참조하여 설명하는 실시 예에서는 선택된 페이지(Sel.PG)에 포함된 모든 메모리 셀들이 소거 대상 셀들이므로, 모든 비트 라인들(BL1~BLm)에는 소거 전압(Ver)이 인가될 수 있다. 예를 들면, 소거 전압(Ver)은 0V 보다 높은 양 전압일 수 있다. 예를 들면, 소거 전압(Ver)은, 15V 내지 20V로 설정될 수 있다. ISPE(Incremental Step Pulse Erase) 방식의 소거 동작이 수행되는 경우, 비트 라인들(BL1~BLm)에 인가되는 소거 전압(Ver)은 단계적으로 높아질 수 있다.
드레인 선택 트랜지스터들(DST) 및 소스 선택 트랜지스터들(SST) 각각은, 인가되는 전압(Vdsl, Vssl)에 따라 턴-온되거나 턴-오프될 수 있다. 이를 위해, 드레인 선택 라인(DSL) 및 소스 선택 라인(SSL)에는 턴-온 전압 또는 턴-오프 전압이 인가될 수 있다. 턴-온 전압은 양 전압일 수 있다. 턴-오프 전압은 턴-온 전압보다 낮은 전압일 수 있으며, 예를 들어 0V일 수 있다. 소스 라인(SL)에는 양 전압(Vcc)이 인가될 수 있다.
도 9는 본 발명의 일 실시 예에 따른 선택적 소거 동작을 설명하기 위한 예시도이다.
도 9를 참조하여 설명하는 실시 예에서, 선택된 스트링(Sel.ST)에 포함된 모든 메모리 셀들이 소거 대상 셀로 선택되고, 선택된 스트링(Sel.ST) 이외의 나머지 스트링들에 포함된 메모리 셀들은 소거 대상 셀로 선택되지 않은 경우(Erase inhibit)를 가정한다.
제어 로직(2210)은, 선택된 스트링(Sel.ST)에 포함된 모든 메모리 셀들에 대한 소거 동작이 이루어질 수 있도록 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 선택된 스트링(Sel.ST)에 연결된 비트 라인(BL3)에는 소거 전압(Ver)이 인가될 수 있다.
이 때, 제어 로직(2210)은, 비선택된 스트링들에 포함된 메모리 셀들이 소거되지 않도록 하기 위하여, 비선택된 스트링들이 플로팅되도록 주변 회로들(2220)을 제어할 수 있다.
도 9를 참조하여 설명하는 실시 예에서는 선택된 스트링(Sel.ST)에 포함된 모든 메모리 셀들이 소거 대상 셀들이므로, 모든 워드 라인들(WL1~WLn)에는 소거 허용 전압이 인가될 수 있다. 예를 들면, 소거 허용 전압은 0V일 수 있다. 선택된 스트링(Sel.ST)에 연결된 비트 라인(BL3)에는 소거 전압(Ver)이 인가될 수 있고, 비선택된 스트링들에 연결된 비트 라인들(BL1, BL2, BL4~BLm)에는 플로팅 전압(Vf)이 인가될 수 있다. 예를 들면, 플로팅 전압(Vf)은 소거 전압(Ver)보다 높게 설정될 수 있다. 소스 스트링들의 채널 전압 저하를 방지하고, 비선택된 스트링들의 채널 전압을 높이기 위하여 소스 라인(SL)에는 양 전압(Vcc)이 인가되고, 소스 선택 라인(SSL)에는 턴-오프 전압(Voff)이 인가될 수 있다. 이때, 선택된 비트 라인(BL3)에 인가된 소거 전압(Ver)이 선택된 스트링(Sel.ST)에 전달되도록 드레인 선택 라인(DSL)에는 턴-온 전압(Von)이 인가될 수 있다. 드레인 선택 라인(DSL)에 턴-온 전압(Von)이 인가되면, 드레인 선택 라인(DSL)에 연결된 모든 드레인 선택 트랜지스터들(DST)이 턴-온될 수 있다. 이 경우, 비선택된 비트 라인들(BL1, BL2, BL4~BLm)에 인가된 플로팅 전압(Vf)이 비선택된 스트링들에 인가되면, 비선택된 스트링들의 채널 전압이 높아질 수 있다. 비선택된 스트링들의 채널 전압이 드레인 선택 트랜지스터들(DST)의 문턱 전압 레벨까지 높아지면, 비선택된 스트링들에 포함된 드레인 선택 트랜지스터들(DST)만 턴-오프될 수 있다. 따라서, 비선택된 스트링들은 플로팅될 수 있으며, 이로 인해 비선택된 스트링들에 포함된 메모리 셀들은 소거 되지 않을 수 있다.
도 10은 본 발명의 일 실시 예에 따른 선택적 소거 동작을 설명하기 위한 예시도이다.
도 10을 참조하여 설명하는 실시 예에서, 선택된 페이지(Sel.PG)와 선택된 스트링(Sel.ST)에 공통으로 포함되는 메모리 셀(1002)이 소거 대상 셀로 선택되고, 나머지 메모리 셀들은 소거 대상 셀로 선택되지 않은 경우(Erase inhibit)를 가정한다. 즉, 도 10에서는 도 8 및 도 9에서 상술한 실시 예들을 혼합한 실시 예가 설명된다.
제어 로직(2210)은, 선택된 메모리 셀(1002)에 대한 소거 동작이 이루어질 수 있도록 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 선택된 워드 라인(WL4)에 소거 허용 전압(예를 들어, 0V)이 인가되고, 선택된 스트링에 연결된 비트 라인(BL3)에는 소거 전압(Ver)이 인가될 수 있다. 이 때, 제어 로직(2210)은, 비선택된 메모리 셀들이 소거되지 않도록 주변 회로들(2220)을 제어할 수 있다. 예를 들어, 제어 로직(2210)은, 비선택된 워드 라인들(WL1~WL3, WL5~WLn) 및 비선턱된 스트링들이 플로팅되도록 주변 회로들(2220)을 제어할 수 있다. 이를 위해, 소스 선택 라인(SSL)에는 턴-오프 전압(Voff)이 인가되고, 드레인 선택 라인(DSL)에는 턴-온 전압(Von)이 인가될 수 있다. 또한, 비선택된 스트링들에 연결된 비트 라인들(BL1, BL2, BL4~BLm)에는 플로팅 전압(Vf)이 인가될 수 있다.
도 11은 선택적 소거 동작이 수행된 후의 메모리 셀들의 문턱 전압 분포를 설명하기 위한 예시도이다.
도 11을 참조하면, 상술한 실시 예들에 따라 선택적 소거 동작이 수행되면, 선택적으로 소거 동작이 수행된 메모리 셀들의 문턱 전압이 낮아질 수 있다. 예를 들면, 허용된 임계 전압을 초과한 소거 상태(E0')의 메모리 셀들은 선택적 소거 동작에 의해 정상적인 소거 상태(E0)가 될 수 있다.
이로 인해, 프로그램 상태들 중에서 가장 낮은 프로그램 상태인 제 1 프로그램 상태(P1)와 소거 상태(E0) 간 문턱 전압 마진이 확보될 수 있다. 따라서, 메모리 장치의 리드 동작의 신뢰도가 개선될 수 있으며, 이로 인해 메모리 장치를 포함하는 메모리 시스템의 신뢰도가 향상될 수 있다.
도 12는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(Memory System; 30000)은, 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC(personal computer), PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다. 도 12에 도시된 메모리 장치(2200)는, 도 1 및 도 2에 도시된 메모리 장치(2200)에 대응될 수 있다. 도 12에 도시된 메모리 컨트롤러(2100)는, 도 1 및 도 2에 도시된 메모리 컨트롤러(2100) 에 대응될 수 있다.
메모리 컨트롤러(2100)는, 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(2200)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작 등을 제어할 수 있다.
메모리 장치(2200)에 프로그램된 데이터는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는, 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는, 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는, 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(2100) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(2100)는, 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(2200)에 전송할 수 있다. 또한, 무선 송수신기(3300)는, 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는, 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는, 메모리 컨트롤러(2100)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(3100)의 일부로서 구현될 수도 있고, 프로세서(3100)와는 별도의 칩으로 구현될 수 있다.
도 13은 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함할 수 있다. 도 13에 도시된 메모리 장치(2200)는, 도 1 및 도 2에 도시된 메모리 장치(2200)에 대응될 수 있다. 도 13에 도시된 메모리 컨트롤러(2100)는, 도 1 및 도 2에 도시된 메모리 컨트롤러(2100) 에 대응될 수 있다.
프로세서(Processor; 4100)는, 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(2200)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는, 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는, 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(2100)의 동작을 제어할 수 있다. 실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와는 별도의 칩으로 구현될 수 있다.
도 14는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(50000)은, 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은, 메모리 장치(2200)와 상기 메모리 장치(2200)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(2100)를 포함한다. 도 14에 도시된 메모리 장치(2200)는, 도 1 및 도 2에 도시된 메모리 장치(2200)에 대응될 수 있다. 도 14에 도시된 메모리 컨트롤러(2100)는, 도 1 및 도 2에 도시된 메모리 컨트롤러(2100) 에 대응될 수 있다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는, 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(2100)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)에 저장될 수 있다. 또한, 메모리 장치(2200)에 저장된 데이터는, 프로세서(5100) 또는 메모리 컨트롤러(2100)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라, 메모리 장치(2200)의 동작을 제어할 수 있는 메모리 컨트롤러(2100)는, 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와는 별개의 칩으로 구현될 수 있다.
도 15는 도 1 및 도 2에 도시된 메모리 컨트롤러를 포함하는 메모리 시스템의 다른 예를 설명하기 위한 도면이다.
도 15를 참조하면, 메모리 시스템(Memory System; 70000)은, 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(2200), 메모리 컨트롤러(2100) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다. 도 15에 도시된 메모리 장치(2200)는, 도 1 및 도 2에 도시된 메모리 장치(2200)에 대응될 수 있다. 도 15에 도시된 메모리 컨트롤러(2100)는, 도 1 및 도 2에 도시된 메모리 컨트롤러(2100) 에 대응될 수 있다.
메모리 컨트롤러(2100)는, 메모리 장치(2200)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는, 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(2100) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는, USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는, 호스트(60000)가 이용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; μP; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(2100)를 통하여 메모리 장치(2200)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
호스트 : 1000
메모리 시스템 : 2000
메모리 컨트롤러 : 2100
메모리 장치 : 2200
제어 로직 : 2210
주변 회로들 : 2220

Claims (13)

  1. 복수의 메모리 셀들을 포함하는 메모리 블록;
    상기 메모리 셀들에 대한 선택적 소거 동작을 수행하는 주변 회로들; 및
    상기 선택적 소거 동작 시, 복수의 스트링들 중 선택된 스트링에 소거 전압을 인가하고, 비선택된 스트링들을 플로팅시키도록 상기 주변 회로들을 제어하는 제어 로직
    을 포함하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 메모리 블록은, 비트 라인들과 소스 라인 사이에 연결된 복수의 스트링들을 포함하고,
    상기 스트링들 각각은, 드레인 선택 트랜지스터, 복수의 메모리 셀들 및 소스 선택 트랜지스터를 포함하는
    메모리 장치.
  3. 제 2 항에 있어서,
    상기 소스 라인에는 양 전압이 인가되고, 상기 비트 라인들 중 선택된 비트 라인들에는 소거 전압이 인가되고, 비선택된 비트 라인들에는 플로팅 전압이 인가되는
    메모리 장치.
  4. 제 3 항에 있어서,
    상기 메모리 블록에 포함된 모든 소스 선택 트랜지스터들은 턴-오프 되고, 상기 메모리 블록에 포함된 모든 드레인 선택 트랜지스터들은 턴-온된 후, 상기 비선택된 스트링들에 포함된 드레인 선택 트랜지스터들은 상기 플로팅 전압에 의해 턴-오프 되는
    메모리 장치.
  5. 제 1 항에 있어서,
    상기 메모리 블록에 포함된 모든 워드 라인들에는 소거 허용 전압이 인가되는
    메모리 장치.
  6. 복수의 메모리 셀들을 포함하는 메모리 블록;
    상기 메모리 셀들에 대한 선택적 소거 동작을 수행하는 주변 회로들; 및
    상기 선택적 소거 동작 시, 복수의 워드 라인들 중 선택된 워드 라인에 소거 허용 전압을 인가하고, 복수의 스트링들 중 선택된 스트링에 소거 전압을 인가하고, 비선택된 워드 라인 및 비선택된 스트링들을 플로팅시키도록 상기 주변 회로들을 제어하는 제어 로직
    을 포함하는 메모리 장치.
  7. 제 6 항에 있어서,
    상기 메모리 블록은, 비트 라인들과 소스 라인 사이에 연결된 복수의 스트링들을 포함하고,
    상기 스트링들 각각은, 드레인 선택 트랜지스터, 복수의 메모리 셀들 및 소스 선택 트랜지스터를 포함하는
    메모리 장치.
  8. 제 7 항에 있어서,
    상기 소스 라인에는 양 전압이 인가되고, 상기 비트 라인들 중 비선택된 비트 라인들에는 플로팅 전압이 인가되는
    메모리 장치.
  9. 제 8 항에 있어서,
    상기 메모리 블록에 포함된 모든 소스 선택 트랜지스터들은 턴-오프 되고, 상기 메모리 블록에 포함된 모든 드레인 선택 트랜지스터들은 턴-온된 후, 상기 비선택된 스트링들에 포함된 드레인 선택 트랜지스터들은 상기 플로팅 전압에 의해 턴-오프 되는
    메모리 장치.
  10. 메모리 블록에 포함된 복수의 메모리 셀들 중 선택된 메모리 셀의 어드레스 및 선택 소거 커맨드를 출력하는 메모리 컨트롤러; 및
    상기 선택 소거 커맨드 및 어드레스에 따라 선택적 소거 동작을 수행하되, 상기 메모리 블록에 포함된 워드 라인들 및 스트링들 중 일부를 플로팅시킴으로써 비선택된 메모리 셀들의 소거를 금지시키는 메모리 장치
    를 포함하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 워드 라인들 중 선택된 워드 라인에 소거 허용 전압이 인가되고, 비선택된 워드 라인에 플로팅 전압이 인가되고, 상기 스트링들에 연결된 모든 비트 라인들에 소거 전압이 인가되는
    메모리 시스템.
  12. 제 10 항에 있어서,
    상기 메모리 블록에 포함된 모든 워드 라인에 소거 허용 전압이 인가되고, 상기 스트링들 중 선택된 스트링에 연결된 비트 라인에 소거 전압이 인가되고, 비선택된 스트링에 연결된 비트라인에 플로팅 전압이 인가되는
    메모리 시스템.
  13. 제 10 항에 있어서,
    상기 워드 라인들 중 선택된 워드 라인에 소거 허용 전압이 인가되고, 비선택된 워드 라인에 플로팅 전압이 인가되고, 상기 스트링들 중 선택된 스트링에 연결된 비트 라인에 소거 전압이 인가되고, 비선택된 스트링에 연결된 비트라인에 플로팅 전압이 인가되는
    메모리 시스템.
KR1020180031089A 2018-03-16 2018-03-16 메모리 장치 및 이를 포함하는 메모리 시스템 KR102567373B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180031089A KR102567373B1 (ko) 2018-03-16 2018-03-16 메모리 장치 및 이를 포함하는 메모리 시스템
US16/168,380 US10685714B2 (en) 2018-03-16 2018-10-23 Memory device for performing a selective erase operation and memory system having the same
CN201811364015.0A CN110277126B (zh) 2018-03-16 2018-11-16 存储器装置和具有存储器装置的存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180031089A KR102567373B1 (ko) 2018-03-16 2018-03-16 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20190109122A true KR20190109122A (ko) 2019-09-25
KR102567373B1 KR102567373B1 (ko) 2023-08-17

Family

ID=67904529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180031089A KR102567373B1 (ko) 2018-03-16 2018-03-16 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US10685714B2 (ko)
KR (1) KR102567373B1 (ko)
CN (1) CN110277126B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111292791B (zh) * 2020-02-19 2021-10-15 无锡中微亿芯有限公司 一种用于n_flash型可编程逻辑器件的配置控制电路
KR20210111051A (ko) * 2020-03-02 2021-09-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20210121456A (ko) * 2020-03-30 2021-10-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20210128231A (ko) * 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
CN112614527B (zh) * 2021-01-06 2021-10-26 长江存储科技有限责任公司 一种存储器的控制方法、控制装置和存储介质
KR20230014726A (ko) * 2021-03-24 2023-01-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 장치 및 그 소거 동작

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070183223A1 (en) * 2005-05-11 2007-08-09 Micron Technology, Inc. Memory block erasing in a flash memory device
KR20120005845A (ko) * 2010-07-09 2012-01-17 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 소거방법
KR20140028732A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20140057901A (ko) * 2012-11-05 2014-05-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US20160141043A1 (en) * 2014-11-19 2016-05-19 SK Hynix Inc. Semiconductor device
US20160343454A1 (en) * 2015-05-19 2016-11-24 Sandisk Technologies Inc. Stress patterns to detect shorts in three dimensional non-volatile memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551492B2 (en) * 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
KR101193059B1 (ko) * 2011-04-21 2012-10-22 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 동작 방법
KR101811035B1 (ko) 2011-09-30 2017-12-21 삼성전자주식회사 불휘발성 메모리 및 그것의 소거 방법
KR101988434B1 (ko) * 2012-08-31 2019-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 서브-블록 관리 방법
KR102179284B1 (ko) 2014-05-12 2020-11-18 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 소거 방법
US9558835B2 (en) * 2015-06-22 2017-01-31 SK Hynix Inc. Semiconductor device and operating method thereof
US9972397B2 (en) * 2016-06-24 2018-05-15 SK Hynix Inc. Semiconductor memory device and operating method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070183223A1 (en) * 2005-05-11 2007-08-09 Micron Technology, Inc. Memory block erasing in a flash memory device
KR100940422B1 (ko) * 2005-05-11 2010-02-02 마이크론 테크놀로지, 인크. 플래시 메모리 디바이스에서의 메모리 블록 소거
KR20120005845A (ko) * 2010-07-09 2012-01-17 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 소거방법
KR20140028732A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20140057901A (ko) * 2012-11-05 2014-05-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US20160141043A1 (en) * 2014-11-19 2016-05-19 SK Hynix Inc. Semiconductor device
KR20160059745A (ko) * 2014-11-19 2016-05-27 에스케이하이닉스 주식회사 반도체 장치
US20160343454A1 (en) * 2015-05-19 2016-11-24 Sandisk Technologies Inc. Stress patterns to detect shorts in three dimensional non-volatile memory

Also Published As

Publication number Publication date
CN110277126B (zh) 2023-06-13
US10685714B2 (en) 2020-06-16
CN110277126A (zh) 2019-09-24
US20190287625A1 (en) 2019-09-19
KR102567373B1 (ko) 2023-08-17

Similar Documents

Publication Publication Date Title
KR102442219B1 (ko) 메모리 장치 및 이의 동작 방법
KR102505929B1 (ko) 메모리 장치 및 이의 동작 방법
KR102656828B1 (ko) 메모리 장치 및 이의 동작 방법
KR102567373B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
CN110879788B (zh) 存储器控制器、存储器系统以及存储器装置的操作方法
KR102409799B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR102608825B1 (ko) 메모리 컨트롤러 및 이의 동작 방법
KR102635466B1 (ko) 메모리 장치 및 그것의 동작 방법
KR102424372B1 (ko) 메모리 장치 및 그것의 동작 방법
KR20190016633A (ko) 메모리 장치 및 이의 동작 방법
KR102626048B1 (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20200050673A (ko) 메모리 장치 및 그것의 동작 방법
KR20190092941A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102396743B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20190094964A (ko) 메모리 시스템 및 그것의 동작 방법
KR102409798B1 (ko) 메모리 시스템 및 그것의 동작 방법
US11636906B2 (en) Memory device and method of applying operating voltage
KR20200019045A (ko) 메모리 장치 및 그것의 동작 방법
KR102461751B1 (ko) 메모리 장치 및 이의 동작 방법
KR20220060848A (ko) 메모리 장치 및 이의 동작 방법
KR20210147365A (ko) 메모리 장치 및 이의 동작 방법
KR20200021815A (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102591888B1 (ko) 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US20240004557A1 (en) Memory device, memory system including memory device, and method of operating memory system
US20210064241A1 (en) Memory system including a plurality of memory blocks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right