KR20190096940A - 방열 기판, 방열 회로 구성체, 및 그 제조 방법 - Google Patents

방열 기판, 방열 회로 구성체, 및 그 제조 방법 Download PDF

Info

Publication number
KR20190096940A
KR20190096940A KR1020197011077A KR20197011077A KR20190096940A KR 20190096940 A KR20190096940 A KR 20190096940A KR 1020197011077 A KR1020197011077 A KR 1020197011077A KR 20197011077 A KR20197011077 A KR 20197011077A KR 20190096940 A KR20190096940 A KR 20190096940A
Authority
KR
South Korea
Prior art keywords
heat dissipation
resin composition
heat
conductive resin
metal layer
Prior art date
Application number
KR1020197011077A
Other languages
English (en)
Other versions
KR102268410B1 (ko
Inventor
히로아키 우메다
가즈히로 마쓰다
겐 유카와
Original Assignee
타츠타 전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타츠타 전선 주식회사 filed Critical 타츠타 전선 주식회사
Publication of KR20190096940A publication Critical patent/KR20190096940A/ko
Application granted granted Critical
Publication of KR102268410B1 publication Critical patent/KR102268410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

비용을 삭감하면서, 안정된 밀착성을 확보할 수 있는 방열 기판 및 방열 회로 구성체, 및 그의 제조 방법을 제공한다.
제1 면과 제2 면을 구비하는 베이스 기재(基材)와, 제1 면 상에 형성된 도전로(導電路)와, 제1 면으로부터 제2 면까지를 관통하는 관통공과, 관통공에 삽입되고, 적어도 일부가 제1 면으로부터 돌출되어 있는 방열 부재와, 방열 부재의 측면을 덮고, 또한 관통공의 내주면(內周面)과, 이 내주면에 둘러싸인 방열 부재의 외주면(外周面) 사이에 간극없이 개재하는 열 전도성 수지 조성물과, 제1 면으로부터 돌출되어 있는 방열 부재를 덮는 금속층을 가지고, 금속층의 외측표면과 도전로의 외측표면이 대략 동일 평면 상에 있는 것을 특징으로 하는, 방열 기판으로 한다.

Description

방열 기판, 방열 회로 구성체, 및 그 제조 방법
본 발명은, 방열 부재를 가지는 회로 기판, 이것을 사용한 방열 회로 구성체, 및 그 제조 방법에 관한 것이다.
파워 모듈이나 하이파워 LED 등을 구현하는 기판에서는, 열을 방열하는 기능이 요구되고 있다. 이 목적을 위하여, 종래에는, 특허문헌 1에 개시되어 있는 방열 기판과 같이, 기판의 방열을 목적으로 하여 기판에 구멍을 형성하고, 방열 재료를 삽입하는 것이 행해지고 있었다.
방열 기판의 제조 방법으로서는, 예를 들면, 방열 재료를 기판에 삽입하고, 위로부터 압력을 가하여, 소성 변형시킴으로써 고정시키는 방법이 사용되고 있다. 그러나, 이 방법을 사용한 경우, 수작업이 되므로, 비용이 높아지기 쉽고, 압력이 부족하여 방열 재료가 누락되는 등의 문제도 발생하고 있다.
또한, 전술한 방법을 사용한 경우, 기판의 구멍의 내벽과 방열 재료 사이에는 간극이 생기는 것이 회피할 수 없다. 구체적으로는, 방열 재료를 기판에 삽입한후, 일반적으로는 도금법에 의해 회로 패턴이 형성된다. 그렇게 하면, 기판의 구멍의 내벽과 방열 재료의 간극에 도금액이 들어가므로, 그 후 방열 기판이 고열에 노출되었을 때, 도금액의 잔류 성분(주로 물)이 휘발하여 방열 재료와 기판 사이에 간극이 생기고, 방열 재료와 기판의 밀착성이 저해되는 과제가 있었다.
이에 따라, 비용을 삭감하면서, 안정된 밀착성을 확보하는 기술이 요구되고 있다.
일본특허 제4988609호 공보
본 발명은 전술한 점을 감안하여 이루어진 것이며, 비용을 삭감하면서, 안정된 밀착성을 확보할 수 있는 방열 기판 및 방열 회로 구성체, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 방열 기판은, 제1 실시형태에 있어서는, 제1 면과 제2 면을 구비하는 베이스 기재(基材)와, 제1 면 상에 형성된 도전로(導電路)와, 제1 면으로부터 제2 면까지를 관통하는 관통공과, 관통공에 삽입되고, 적어도 일부가 제1 면으로부터 돌출되어 있는 방열 부재와, 방열 부재의 측면을 덮고, 또한 관통공의 내주면(內周面)과, 이 내주면에 둘러싸인 방열 부재의 외주면(外周面) 사이에 간극없이 개재하는 열 전도성 수지 조성물과, 제1 면으로부터 돌출되어 있는 방열 부재를 덮는 금속층을 가지고, 금속층의 외측표면과 도전로의 외측표면이 대략 동일 평면 상에 있는 것으로 한다.
상기 방열 부재는, 상기 베이스 기재의 제2 면으로부터 돌출되어 있는 것으로 할 수 있다.
본 발명에 따른 방열 회로 구성체는, 상기 방열 기판과, 이 방열 기판의 상기 도전로 및 상기 금속층에 접속된 전자 부품을 가지는 것으로 한다.
본 발명에 따른 방열 기판의 제조 방법은, 제1 면과 제2 면을 구비하는 베이스 기재의 제1 면에, 제1 금속막을 설치하여 금속 적층체를 얻는 공정과, 이 금속 적층체에서의 제1 금속막의 외측표면으로부터 베이스 기재의 제2 면까지, 금속 적층체를 관통하는 관통공을 형성하는 공정과, 이 관통공 내에 방열 부재가 삽입되고, 이 방열 부재의 일부가 제1 금속막의 외측표면으로부터 돌출되어 있고, 이들 관통공 내주면과 방열 부재 사이에 열 전도성 수지 조성물이 간극없이 개재되어 있고 또한 방열 부재의 측면이 열 전도성 수지 조성물로 피복되어 있는 상태로 하는 공정과, 열 전도성 수지 조성물을 경화시키는 공정과, 제1 금속막, 열 전도성 수지 조성물 및 방열 부재의 각각의 외측표면이 대략 동일 평면을 이루도록 가공하는 공정과, 제1 금속막, 방열 부재 및 열 전도성 수지 조성물의 표면을 덮는 제2 금속막을 형성하는 공정과, 제2 금속막의 일부를 제거하여 임의의 패턴으로 가공함으로써, 방열 부재의 외측표면을 덮는 금속층 및 도전로를 설치하는 공정을 가지는 것으로 한다.
본 발명에 따른 방열 기판에 의하면, 방열 부재를 베이스 기재에 형성된 관통공에 용이하게 고정할 수 있어, 도금에 의해 베이스 기재 상에 도전로 등을 형성해도, 방열 부재와 베이스 기재의 밀착성이 손상되지 않는다. 따라서, 방열 기판을 고온 환경에 노출시켰을 때, 방열 부재가 누락되는 등의 문제점을 해소할 수 있다. 또한, 베이스 기재에 전자 부품으로부터 발생한 열을 방출하기 위한 금속층과 도전로를 그 표면이 대략 동일 평면이 되도록 형성할 수 있으므로, 도금 등의 애디티브법에 의해 도전 회로를 형성하는 것과 동시에, 또한 상기 금속층을 설치할 수 있어, 방열 기판을 효율적으로 제조할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 방열 회로 구성체를 나타낸 모식 단면도이다.
도 2는 본 발명의 제1 실시형태의 변경예에 따른 방열 회로 구성체를 나타낸 모식 단면도이다.
도 3은 본 발명의 제1 실시형태의 변경예에 따른 방열 회로 구성체를 나타낸 모식 단면도이다.
도 4는 본 발명의 제2 실시형태에 따른 방열 회로 구성체를 나타낸 모식 단면도이다.
도 5는 본 발명의 제2실시형태의 변경예에 따른 방열 회로 구성체를 나타낸 모식 단면도이다.
도 6은 본 발명의 제3 실시형태에 따른 방열 회로 구성체를 나타낸 모식 단면도이다.
도 7은 방열 회로 구성체를 고온 환경에 노출시켰을 때, 방열 특성이나 접속 안정성이 손상되는 태양을 나타낸 모식 단면도이다.
도 8은 본 발명의 제1 실시형태에 따른 방열 회로 구성체의 제조 방법의 일례를 나타낸 모식도이다.
도 9는 본 발명의 제2 실시형태에 따른 방열 회로 구성체의 제조 방법의 일례를 나타낸 모식도이다.
도 10은 본 발명의 제3 실시형태에 따른 방열 회로 구성체의 제조 방법의 일례를 나타낸 모식도이다.
도 11은 본 발명에 따른 방열 기판의 제조 방법의 일례를 나타낸 모식도이다.
도 12는 본 발명에 따른 열 전도성 수지 조성물 부착 방열 부재의 제조 방법 일례를 나타낸 단면도이다.
이하, 본 발명의 실시형태를, 보다 구체적으로 설명한다.
도 1∼도 3은, 본 발명의 제1 실시형태에 따른 방열 기판(11)과 전자 부품(9)이 접속되어 이루어지는 방열 회로 구성체(12)를 나타낸다. 방열 기판(11)은 그 도전로(4) 및 금속층(8)이 저융점 금속(10)을 통하여 전자 부품(9)과 접속되어 있다.
본 실시형태에 따른 방열 기판(11)은, 본 도면에 나타낸 바와 같이, 제1 면(1)과 제2 면(2)을 구비하는 베이스 기재(3)와, 제1 면 상에 형성된 도전로(4)와, 제1 면(1)으로부터 제2 면(2)까지를 관통하는 관통공(5)과, 관통공(5)에 삽입되고, 적어도 일부가 제1 면(1)으로부터 돌출되어 있는 방열 부재(6)와, 방열 부재(6)의 측면을 덮고, 또한 관통공(5)의 내주면과, 이 내주면에 둘러싸인 방열 부재(6)의 외주면 사이에 간극없이 개재하는 열 전도성 수지 조성물(7)과, 제1 면(1)으로부터 돌출되어 있는 방열 부재(6)를 덮는 금속층(8)을 가지고, 금속층(8)의 외측표면과 도전로(4)의 외측표면이 대략 동일 평면 상에 있는 것으로 한다.
베이스 기재(3)를 구성하는 재료로서는, 특별히 한정되지 않지만, 열경화성 수지나 열가소성 수지를 사용할 수 있고, 내열성의 관점에서 열경화성 수지를 사용하는 것이 바람직하다.
열경화성 수지로서는, 예를 들면, 에폭시 수지, 아크릴 수지, 폴리우레탄 수지, 폴리우레탄우레아 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리아미드이미드 수지, 폴리이미드 수지, 폴리카보네이트 수지, 지환 올레핀 수지, 폴리페닐렌에테르 수지, 페녹시 수지, 말레이미드 수지, 폴리이미드벤즈옥사졸 수지, 폴리벤즈옥사졸 수지, 폴리에스테르아미드 수지, 폴리에스테르이미드 수지, 비닐에스테르 수지, 폴리아세탈 수지, 폴리에테르케톤 수지, 폴리에테르에테르케톤 수지, 폴리퓨말레이트 수지, 벤즈옥사진 수지, 카르보디이미드 수지, 불소 수지, 폴리올레핀 수지, 실리콘 수지 등을 사용할 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.
열가소성 수지로서는, 예를 들면, 폴리아미드 수지, 액정 폴리머 수지, 메타크릴 수지, 아크릴 수지, 폴리스티렌, 폴리에스테르, 폴리우레탄, 폴리카보네이트, 부타디엔 고무, 에스테르아미드, 이소프렌 고무, 셀룰로오스, 페녹시 수지, 폴리비닐아세탈 수지, 폴리이미드 수지, 폴리아미드이미드 수지 등을 사용할 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.
베이스 기재(3)에서의 제1 면(1) 위에는, 도전로(4)가 형성되어 있다. 도전로(4)는, 베이스 기재(3) 상에 설치되는 복수의 전자 부품(9)끼리를 접속하거나, 신호를 전송하거나, 복수의 베이스 기재(3)끼리를 층간 접속하기 위해 형성된다.
도전로(4)를 형성하는 재료는, 특별히 한정되지 않지만, 동박(銅箔) 등의 도전성 재료를 사용할 수 있다.
또한, 도전로(4)는, 필요에 따라 제2 면(2) 위에도 형성할 수도 있다.
관통공(5)은, 베이스 기재(3)의 제1 면(1)으로부터 제2 면(2)에 걸쳐 관통하도록 설치되어 있다. 이 관통공(5)의 내벽 중 적어도 일부에는, 소위 스루홀 도금과 같은, 도전성 물질로 이루어지는 층이 형성되어 있어도 된다.
관통공(5)의 내벽(도전성 물질로 이루어지는 층이 설치되어 있는 경우에는 그 층)은, 열 전도성 수지 조성물(7)과 접촉하고 있고, 또한 방열 부재(6)의 전체 측면은 열 전도성 수지 조성물(7)에 의해 피복되어 있다. 즉, 관통공(5)의 내부에는 열 전도성 수지 조성물(7)이 충전되어 있고, 또한 방열 부재(6)의 측면은 열 전도성 수지 조성물(7)에 의해 완전히 피복되어 있으므로, 방열 부재(6)와 열 전도성 수지 조성물(7), 및 열 전도성 수지 조성물(7)과 관통공(5)의 내벽은, 간극없이 접속된다.
간극이 없는 것에 의해, 금속층(8)을 도금에 의해 형성할 때, 방열 부재(6)와 열 전도성 수지 조성물(7), 및 열 전도성 수지 조성물(7)과 관통공(5)의 내벽 사이에 도금액 등의 휘발 성분이 침입하는 것을 방지할 수 있다. 이에 따라, 방열 기판(11)이 고온에 노출되어도, 휘발 성분의 팽창에 의해 방열 부재(6)가 방열 기판(11)으로부터 탈락하는 것을 방지할 수 있다.
또한, 방열 부재(6) 및 열 전도성 수지 조성물(7)은 제1 면(1)으로부터 돌출되어 있고, 또한 돌출한 방열 부재(6) 및 열 전도성 수지 조성물(7)이 금속층(8)으로 덮어져 있다. 또한, 돌출한 방열 부재(6) 중 적어도 일부는, 열 전도성 수지 조성물(7)로 덮어져 있지 않고, 금속층(8)과 직접 접하고 있다.
돌출한 방열 부재(6) 및 열 전도성 수지 조성물(7)이 금속층(8)으로 덮어져 있고, 또한 방열 부재(6) 중 적어도 일부가 금속층(8)과 직접 접하고 있는 것에 의해, 전자 부품으로부터 발생한 열이 금속층(8)을 통하여 방열 부재(6)로 전달되기 쉬우므로, 열을 방열 기판(11)으로부터 효율적으로 배출할 수 있다.
또한 제2 면측에 있어서, 방열 부재(6) 및 열 전도성 수지 조성물(7)은, 도 1에 나타낸 바와 같이, 제2 면(2)으로부터도 돌출되어 있어도 되고, 도 2에 나타낸 바와 같이 제2 면(2)과 대략 동일 평면이 되도록 형성되어 있어도 되고, 또한 도 3에 나타낸 바와 같이 제2 면측에는, 방열 부재(6)는 표출하지 않고, 열 전도성 수지 조성물(7)과 제2 면(2)이 대략 동일 평면이 되도록 형성되어 있어도 된다.
관통공(5)의 평면에서 볼 때서의 형상은 특별히 한정되지 않고, 원형이나, 타원형, 다각형과 같은 형상이라도 되지만, 원형인 것이 바람직하다.
관통공(5)의 개구 직경은, 특별히 한정되지 않고, 탑재하는 전자 부품(9)의 크기 등에 따라 적절하게 선택할 수 있다.
관통공(5)의 내벽에 도전성 물질로 이루어지는 층을 설치하는 경우에는, 층을 구성하는 재료는, 동, 은, 금 등의 금속을 사용할 수 있다. 그 중에서도, 동은 공지의 도금 프로세스를 사용하여 저비용으로 스루홀 도금을 얻을 수 있는 점에서 바람직하다.
본 발명의 방열 부재(6)는, 양호한 열전도율을 나타내는 재료에 의해 형성된다. 이와 같은 재료로서는, 종래부터 동일한 목적으로 사용되고 있는 것이면 특별히 한정되지 않지만, 구체예로서는, 동, 포러스(porous) 동, 철, 니켈 등의 금속, 카본 성형품 등을 들 수 있다.
또한, 방열 부재(6)의 열전도율은, 특별히 한정되지 않지만, 바람직하게는100W/m·K 이상이며, 보다 바람직하게는 200W/m·K 이상이다.
카본 성형품으로서는, 특별히 한정되지 않지만, 예를 들면, 카본과 카본 파이버의 하이브리드 재료 등이 있다.
방열 부재(6)의 형상은, 특별히 한정되지 않지만, 통상은 원기둥형 등의 기둥형이 바람직하다. 또한, 방열 부재(6)를 평면에서 볼 때의 형상은, 관통공(5)의 평면에서 볼 때의 형상과 대략 동일한 것이 바람직하다.
본 발명에서의 열 전도성 수지 조성물(7)은, 이것으로 한정되지 않지만, 에폭시 수지를 포함하는 수지 성분, 경화제, 및 무기 필러를 함유하여 이루어지는 것으로 할 수 있다.
에폭시 수지로서는, 고형 에폭시 수지, 및 액상 에폭시 수지로부터 선택된 1종 또는 2종 이상의 수지를 사용할 수 있다.
여기서 「고형 에폭시 수지」란, 상온(常溫)(25℃)에 있어서 고체인 에폭시 수지를 일컫는다. 고형 에폭시 수지로서는, 분자 내에 에폭시기를 함유하는 것이며, 상온(25℃)에서 고체이면 특별히 한정되지 않지만, 구체예로서는, 트리스페놀 형 에폭시 수지, 트리스페놀메탄형 에폭시 수지, 비스페놀 A형 에폭시 수지, 페놀 노볼락형 에폭시 수지 등을 들 수 있다.
또한 액상 에폭시 수지로서는, 분자 내에 에폭시기를 함유하는 것이며, 상온(25℃)에서 액체이면 특별히 한정되지 않지만, 구체예로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 글리시딜아민계 에폭시 수지, 글리시딜에테르계 에폭시 수지 등을 들 수 있다.
고형 에폭시 수지와 액상 에폭시 수지는, 각각 단독으로 사용할 수 있지만, 고형 에폭시 수지와 액상 에폭시 수지를 병용하는 것이 바람직하다.
고형 에폭시 수지와 액상 에폭시 수지의 합계량 100질량부 중, 고형 에폭시 수지의 배합량은, 이것으로 한정되지 않지만, 바람직하게는 20∼90 질량부이며, 보다 바람직하게는 40∼80 질량부이다. 20질량부 이상이면, 용제 건조 후에도 택성(tackiness)이 남지 않아,취급이 용이하게 된다. 또한, 90질량부 이하이면, 용제가 휘발하기 어려우므로 페이스트의 표면에 막이 쉽게 생기지 않아, 방열 재료에 도포하기 쉬워진다.
본 실시형태에 따른 열 전도성 수지 조성물(7)은, 수지 성분으로서, 고형 에폭시 수지와 액상 에폭시 수지뿐만 아니라 비스말레이미드 화합물을 사용할 수도 있다.
비스말레이미드 화합물로서는, 하기 일반식(I)으로 표시되는 것을 사용할 수 있다.
Figure pct00001
단, 식(I) 중, X는, 지방족, 지환식 또는 방향족의 탄화수소기이며, 주쇄의 탄소수가 10∼30인 탄화수소기를 나타내고, 이들 기는, 헤테로 원자, 치환기 또는 실록산 골격을 가지고 있어도 된다. X는, 바람직하게는, 지방족 또는 지환식 탄화수소 또는 지환식 탄화수소기에 의해 수식(修飾)된 지방족 탄화수소기이며, 탄소수 10∼55의 지방족 탄화수소기인 것이 보다 바람직하고, 탄소수 10∼40인 것이 더욱 바람직하다.
Y는 지방족, 지환식 또는 방향족의 탄화수소기를 나타내고, 이들 기는 헤테로 원자, 치환기, 페닐에테르 골격, 술포닐 골격 또는 실록산 골격을 가지고 있어도 된다. Y는, 바람직하게는, 방향족 탄화수소기이다.
n은 반복단위수이며, 1∼20의 범위의 수를 나타낸다. n이 1 이상이면, 안정된 밀착성을 확보할 수 있는 열 전도성 수지 조성물 부착 방열 부재(도 11에서의 6A)가 얻어지기 쉽다. 또한, n은 20 이하가 바람직하고, 10 이하가 보다 바람직하다. n이 20 이하이면, 안정된 밀착성을 확보할 수 있는 열 전도성 수지 조성물 부착 방열 부재가 얻어지기 쉽다. 비스말레이미드 화합물은, n이 1∼20인 것을 1종 단독으로 사용할 수도 있고, 2종 이상 병용할 수도 있지만, n이 1∼10인 것의 혼합물인 것이 보다 바람직하다.
n이 1∼10인 것의 혼합물인 것에 의해, 내(耐)진동성이 향상되므로, 자동차 등의 진동이 심한 제품에 사용되는 베이스 기재에도 바람직하게 사용될 수 있다.
상기 비스말레이미드 화합물의 제조 방법은 특별히 한정되지 않고, 예를 들면, 산무수물과 디아민을 축합 반응시킨 후, 탈수하여 환화(環化)(이미드화)를 행하는 공지의 방법에 의해 제조할 수 있다.
상기 비스말레이미드 화합물은, 시판하고 있는 화합물을 사용할 수도 있고, 바람직한 예로서는, DESIGNERMOLECURES Inc.에서 제조한 BMI-3000(다이머 디아민, 피로멜리트산이무수물 및 말레산무수물에 의해 합성), BMI-1500, BMI-2550, BMI-1400, BMI-2310, BMI-3005 등을 바람직하게 사용할 수 있다.
상기한 것 중에서도 본 발명에서 특히 바람직하게 사용되는 비스말레이미드 화합물인 DESIGNERMOLECURES Inc.에서 제조한 BMI-3000은, 하기 구조식으로 표시된다. 식 중, n은 1∼20의 범위의 수이다.
Figure pct00002
비스말레이미드 화합물을 사용하는 경우에는, 비스말레이미드 화합물의 배합량은, 이것으로 한정되지 않지만, 수지 성분 100질량부 중, 5∼20 질량부인 것이 바람직하다.
상기 경화제는, 특별히 한정되지 않지만, 이미다졸계 경화제, 양이온계 경화제, 및 라디칼계 경화제로 이루어지는 군으로부터 선택된 1종을 단독으로 사용할 수도 있고, 2종 이상 배합하여 사용할 수도 있다.
이미다졸계 경화제로서는, 이미다졸, 2-운덱실이미다졸, 2-헵타데실이미다졸, 2-에틸이미다졸, 2-페닐이미다졸, 2-에틸-4-메틸이미다졸, 1-시아노에틸-2-운덱실이미다졸, 2-페닐이미다졸, 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진 등을 예로 들 수 있다. 경화제로서, 이미다졸계 경화제를 사용함으로써, 도전성, 방열성을 향상시킬 수 있다.
양이온계 경화제로서는, 삼불화붕소의 아민염, P-메톡시벤젠디아조늄헥사플루오로포스페이트, 디페닐요도늄헥사플루오로포스페이트, 트리페닐술포늄, 테트라-n-부틸포스포늄테트라페닐보레이트, 테트라-n-부틸포스포늄-o,o-디에틸포스포로디티오에이트 등으로 대표되는 오늄계 화합물 등을 예로 들 수 있다.
라디칼계 경화제(중합개시제)로서는, 디쿠밀퍼옥사이드, tert-부틸쿠밀퍼옥사이드, tert-부틸하이드로퍼옥사이드, 쿠멘하이드로퍼옥사이드, 아조계 화합물 등을 예로 들 수 있다.
경화제의 배합량은, 특별히 한정되지 않지만, 수지 성분 100질량부에 대하여, 바람직하게는 0.5∼30 질량부이며, 보다 바람직하게는 1∼20 질량부이며, 더욱 바람직하게는 3∼15 질량부이다.
상기 무기 필러도, 특별히 한정되지 않지만, 예로서는, 금, 은, 동, 니켈 등의 금속분(金屬粉), 금, 은, 동, 및 니켈로부터 선택된 2종 이상의 금속으로 이루어지는 합금분, 은 코팅 동분(銅粉), 금 코팅 동분, 은 코팅 니켈분, 금 코팅 니켈분, 그래핀, 카본 등의 탄소 소재, 실리카, 알루미나, 질소 붕소 등을 들 수 있다. 이들 무기 필러는, 1종을 단독으로 사용할 수도 있고, 2종 이상을 배합하여 사용할 수도 있다.
상기 무기 필러는, 원하는 도전성, 방열성 또는 선형 팽창 계수가 얻어지도록 선택하는 것이 바람직하다. 방열 부재(6)와 스루홀 도금의 도통(導通)을 필요로 하는 경우에는, 금, 은, 동, 또는 니켈 등의 금속분, 금, 은, 동, 및 니켈로부터 선택된 2종 이상의 금속으로 이루어지는 합금분, 은 코팅 동분, 금 코팅 동분, 은 코팅 니켈분, 금 코팅 니켈분, 그래핀, 또는 카본을 사용하는 것이 바람직하다. 도전성이 필요하지 않은 경우에는, 실리카, 알루미나, 질화붕소를 사용할 수도 있다.
무기 필러의 배합량은, 특별히 한정되지 않지만, 수지 성분, 경화제, 및 무기 필러의 총량에 대하여, 바람직하게는 20∼75 체적%(vol%)이며, 보다 바람직하게는 20∼70 체적%이며, 더욱 바람직하게는 30∼65 체적%이다.
열 전도성 수지 조성물(7)은, 상기한 각 성분을, 필요에 따라 사용되는 용제와 함께 충분히 혼합함으로써 얻어진다.
용제로서는, 특별히 한정되지 않지만, 유기용제가 바람직하게 사용되고, 그 구체예로서는, 메틸에틸케톤, 톨루엔, 메탄올, 테트랄린 등을 들 수 있다. 이들 용제는, 1종을 단독으로 사용할 수도 있고, 2종 이상을 배합하여 사용할 수도 있다.
용제의 배합량은, 특별히 한정되지 않지만, 수지 성분 100질량부에 대하여, 바람직하게는 20∼300 질량부이며, 보다 바람직하게는 40∼200 질량부이며, 더욱 바람직하게는 50∼150 질량부이다.
그리고, 열 전도성 수지 조성물(7)에는, 종래부터 동종의 열 전도성 수지 조성물(7)에 첨가된 적이 있는 첨가제를, 본 발명의 목적으로부터 벗어나지 않는 범위 내에서 첨가할 수도 있다.
상기 열 전도성 수지 조성물(7)은, 전술한 각 배합 성분의 종류의 선택 및 양의 조정에 의해, 용제를 포함하지 않은 상태에서의 80℃에서의 복소 점도가 1×102Pa·s∼5×106Pa·s인 것이 바람직하고, 1×102Pa·s∼1×106Pa·s인 것이 보다 바람직하다.
후술하는 바와 같이, 베이스 기재(3)에 형성된 관통공(5)에, 열 전도성 수지 조성물(7)을 통하여 방열 부재(6)가 삽입된 상태로 한 후, 가열하면서, 프레스하여, 열 전도성 수지 조성물(7)을 경화시킬 수 있다. 이 때, 80℃에서의 복소 점도가 1×102Pa·s 이상이면, 경화 시에 방열 부재(6)와 베이스 기재(3) 사이로부터 열 전도성 수지 조성물(7)이 과도하게 유출하는 것을 방지할 수 있고, 베이스 기재(3)와 방열 부재(6)의 밀착 강도를 확보하는 것이 용이하다. 또한, 80℃에 있어서의 복소 점도가 5×106Pa·s 이하이면, 열 전도성 수지 조성물(7)의 유동성(流動性)이 적절하게 되고, 방열 부재(6)와 베이스 기재(3) 사이에 간극이 쉽게 생기지 않고, 방열 부재(6)와 베이스 기재(3)의 밀착 강도를 확보하기 용이하게 된다.
후술하는 제조 공정의 도중 단계(도 8의 (d))에 있어서, 금속막(A')이 형성되는 표면인, 금속막(A), 방열 부재(6) 및 열 전도성 수지 조성물(7)은, 대략 동일 평면이 되도록 형성되어 있다. 이들 면이 대략 동일 평면이 되는 것에 의해, 그 위에 형성되는 금속막(A')(나중의 도전로(4)와 금속층(8))을 평면이 되도록 형성하기 쉽다. 금속막(A')이 평면이 되는 것에 의해, 에칭 등에 의해 형성되는 도전로(4) 및 금속층(8)을 대략 동일 평면이 되도록 형성할 수 있다. 따라서, 도전로(4) 및 금속층(8) 위에 저융점 금속(10)을 통하여 전자 부품(9)을 접속시켰을 때, 전자 부품(9)과 도전로(4) 및 금속층(8)의 거리가 균일하게 된다.
전자 부품(9)과 도전로(4) 및 금속층(8)의 거리가 불균일하면, 전자 부품(9)과 도전로(4) 및 금속층(8)의 접속부의 저항값이 상승하거나, 열전도가 악화된다.
구체적으로는, 도 7의 (a)에 나타낸 바와 같이, 전자 부품(9)과 도전로(4')의 거리보다 전자 부품(9)과 금속층(8')의 거리가 큰 경우, 전자 부품(9)과 금속층(8')을, 저융점 금속(10)을 사용한 땜납 리플로우에 의해 접속하면, 표면 장력에 의해 전자 부품(9)과 금속층(8') 사이에 형성되는 저융점 금속(10')은 가늘어진다. 이 때문에, 그 후에 고온 환경에 노출되면 저항값이 상승하거나, 전자 부품(9)으로부터 금속층(8')으로의 열전도가 좋지 못하게 된다.
또한, 도 7의 (b)에 나타낸 바와 같이, 전자 부품(9)과 금속층(8")의 거리보다 전자 부품(9)과 도전로(4")의 거리가 큰 경우에도 상기와 동일한 문제가 생기고, 전자 부품(9)과 도전로(4")를, 저융점 금속(10)을 사용한 땜납 리플로우에 의해 접속하면, 전자 부품(9)과 도전로(4") 사이에 형성되는 저융점 금속(10")은 가늘어진다.
저융점 금속(10)이 가늘어지는 것을 방지하기 위해서는, 저융점 금속(10)의 증량이 필요하며, 비용이 상승한다.
이에 비해 본 발명에서는, 금속막(A), 방열 부재(6) 및 열 전도성 수지 조성물(7)이, 대략 동일 평면에 형성되어 있으므로, 그 위에 형성되는 도전로(4)와 금속층(8)의 표면도 대략 동일 평면이 된다. 따라서, 상기와 같은 문제는 생기지 않고, 필요 최소한의 저융점 금속(10)에 의해 도전로(4) 및 금속층(8)과 전자 부품(9)을 접속할 수 있다.
금속층(8)을 구성하는 재료는, 도전로(4)와 동일한 재료를 사용할 수 있다.
또한, 금속층(8)은, 제1 면(1)을 평면에서 볼 때, 관통공(5), 방열 부재(6) 및 열 전도성 수지 조성물(7) 중 적어도 일부를 피복하고 있으면 되지만, 관통공(5), 방열 부재(6) 및 열 전도성 수지 조성물(7)을 모두 피복하고 있는 것이 바람직하다. 금속층(8)이 이와 같이 형성되어 있는 것에 의해, 전자 부품(9)으로부터 발생한 열을 손실하지 않고, 그리고 열 전도성 수지 조성물(7) 및 방열 부재(6)로 양호한 효율로 전달하기 쉽다.
또한, 금속층(8)은, 제2 면에도, 관통공(5), 방열 부재(6) 및 열 전도성 수지 조성물(7) 중 적어도 일부를 피복하도록 형성되어 있는 것이 바람직하고, 형성되어 있는 것에 의해, 방열 효과가 더욱 우수하게 된다.
다음으로 본 발명의 방열 회로 구성체에 대하여 설명한다. 도 1에 나타내 실시형태에 따른 방열 회로 구성체(12)는, 전술한 본 실시형태에 따른 방열 기판(11)의 금속층(8)이 저융점 금속(10)을 통하여 전자 부품(9)과 접속되어 이루어진다.
전자 부품(9)과 금속층(8)이 접속되어 있는 것에 의해, 전자 부품(9)으로부터 발생한 열을, 금속층(8)을 통하여 열 전도성 수지 조성물(7) 및 방열 부재(6)로 효과적으로 전달할 수 있다.
또한, 전자 부품(9)과 금속층(8)이 저융점 금속(10)에 의해 접속되어 있는 경우, 저융점 금속(10)은 열전도 효율이 우수하므로, 전자 부품(9)으로부터 발생한 열을, 열 전도성 수지 조성물(7) 및 방열 부재(6)를 통하여 베이스 기판(3)으로부터 양호한 효율로 방출할 수 있다. 저융점 금속(10)에 의한 접속은, 종래의 땜납 리플로우 공정을 사용하여 행할 수 있다.
이와 같은 저융점 금속(10)으로서는, 인듐, 주석, 납 및 비스무스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 금속 입자를 사용할 수 있다. 이들은 1종 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 이들 중에서도, 종래의 땜납 리플로우 프로세스를 사용할 수 있는 관점에서, 땜납을 사용하는 것이 바람직하다.
또한, 저융점 금속(10)은, 상기 금속 입자를 포함하는 페이스트상(狀) 조성물이라도 된다. 이와 같은 페이스트상 조성물로서는, 땜납 크림 등을 예로 들 수 있다.
저융점 금속(10)의 융점은, 180℃ 이하인 것이 바람직하고, 60∼180 ℃인 것이 보다 바람직하고, 120∼145 ℃인 것이 더욱 바람직하다.
페이스트상 조성물에서의 금속 입자의 비율은, 30vol%∼95vol%인 것이 바람직하고, 40vol%∼90vol%인 것이 보다 바람직하다. 금속 입자의 비율이 전술한 범위 내애면, 전자 부품(9)과 금속층(8)의 열전도 효율이 양호하게 되고, 또한 페이스트상 조성물의 인쇄성이 양호하게 된다.
또한, 페이스트상 조성물에는, 필요에 따라 고융점 금속을 가할 수도 있다. 저융점 금속(10)이 용융했을 때 고융점 금속과 합금을 형성할 수 있으므로, 전자 부품(9)과 도전로(4) 및 금속층(8)을 견고하게 접속할 수 있다.
고융점 금속의 융점은, 800℃ 이상인 것이 바람직하고, 800∼1500 ℃인 것이 보다 바람직하고, 900∼1100 ℃인 것이 더욱 바람직하다.
또한, 고융점 금속은, 동, 은, 금, 니켈, 은 코팅 동 및 은 코팅 동 합금으로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 것이 바람직하다. 이들 금속은 도전성이 우수하다. 이에 따라, 도전로(4)와 전자 부품(9) 사이의 도전성을 향상시킬 수 있다.
또한, 전자 부품(9)과 금속층(8)은, 저융점 금속(10) 대신, 열 전도성 수지 조성물(7)에 의해 접속되어 있어도 된다.
열 전도성 수지 조성물(7)로서는, 전술한 열 전도성 수지 조성물(7)을 사용할 수 있다. 열 전도성 수지 조성물(7)을 도전로(4)의 표면 및 금속층(8)의 표면에 도포 또는 탑재할 때는, 페이스트상이나 시트형의 열 전도성 수지 조성물(7)을 사용할 수 있다. 페이스트상의 열 전도성 수지 조성물(7)을 도포 또는 탑재하는 경우에는, 도전로(4) 또는 금속층(8)의 형상에 적합한 스크린을 사용하여 인쇄 도포할 수도 있다. 시트형의 열 전도성 수지 조성물(7)을 도포 또는 탑재하는 경우에는, 도전로(4) 또는 금속층(8)의 형상에 적합한 형상으로 열 전도성 수지 조성물(7)을 재단(裁斷)한 것을 사용할 수도 있다.
전자 부품(9)은, 예를 들면, 봉지재(封止材)에 의해 봉지된 반도체 회로와, 봉지재 표면으로부터 노출되어 있는 단자를 가지는 것을 사용할 수 있다. 단자는 금속 등의 도전성 재료에 의해 형성되어 있고, 반도체 회로와 도전로(4)를 전기적으로 접속한다. 또한, 단자는 금속층(8) 위에 설치된 저융점 금속(10)을 통하여 금속층(8)과 접속되어 있다. 반도체 회로로부터 발생한 열은, 단자로부터 저융점 금속(10)과 금속층(8)을 경유하여 열 전도성 수지 조성물(7) 및 방열 부재(6)로 전달되고, 회로 구성체의 외부로 방출된다.
도 4, 도 5는, 본 발명의 제2 실시형태에 따른 방열 기판(11) 및 방열 회로 구성체(12)를 나타낸다.
본 실시형태에 따른 방열 기판(11)은, 본 도면에 나타낸 바와 같이, 제1 면(1)과 제2 면(2)을 구비하는 베이스 기재(3)와, 제1 면 상에 형성된 도전로(4)와, 제1 면(1)으로부터 제2 면(2)까지를 관통하는 관통공(5)과, 관통공(5)에 삽입된 방열 부재(6)와, 관통공(5)의 내주면과, 이 내주면에 둘러싸인 방열 부재(6)의 외주면 사이에 간극없이 개재하는 열 전도성 수지 조성물(7)을 가지고, 관통공(5)으로부터 제1 면측으로 표출한 방열 부재(6) 및 열 전도성 수지 조성물(7)이, 제1 면(1)과 대략 동일 평면이 되도록 형성되고, 제1 면측으로 표출한 열 전도성 수지 조성물(7) 위에 금속층(8)이 설치되어 있다.
방열 부재(6) 및 열 전도성 수지 조성물(7)의 표면이 제1 면(1)과 대략 동일 평면이 되므로, 도전로(4)와 금속층(8)을, 방열 부재(6) 및 열 전도성 수지 조성물(7)의 표면에 동시에 형성시켰을 때, 도전로(4)의 두께를 금속층(8)의 두께와 대략 동일하게 되도록 형성하기 용이하다. 그리고, 동시에 형성된 도전로(4)와 금속층(8)의 표면도 대략 동일 평면이 되도록 형성하기 용이하다. 따라서, 도전로(4) 및 금속층(8) 위에 저융점 금속(10)을 통하여 전자 부품(9)을 접속시켰을 때, 전자 부품(9)과 도전로(4) 및 금속층(8)의 거리가 균일하게 된다.
또한, 금속층(8)은, 제1 면(1)을 평면에서 볼 때, 관통공(5), 방열 부재(6) 및 열 전도성 수지 조성물(7) 중 적어도 일부를 피복하고 있으면 되지만, 관통공(5), 방열 부재(6) 및 열 전도성 수지 조성물(7)을 모두 피복하고 있는 것이 바람직하다. 금속층(8)이 이와 같이 형성되어 있는 것에 의해, 전자 부품(9)으로부터 발생한 열을 손실하지 않고, 그리고 열 전도성 수지 조성물(7) 및 방열 부재(6)로 양호한 효율로 전달하기 쉽다.
또한 제2 면(2) 측에 있어서, 방열 부재(6) 및 열 전도성 수지 조성물(7)은, 도 4에 나타낸 바와 같이, 제2 면(2)과 대략 동일 평면이 되도록 형성되어 있어도 되고, 또한 도 5에 나타낸 바와 같이 제2 면측에는, 방열 부재(6)는 표출하지 않으며, 열 전도성 수지 조성물(7)과 제2 면(2)이 대략 동일 평면이 되도록 형성되어 있어도 된다.
그리고, 그 외의 구성 및 작용은 상기 제1 실시형태와 동일하므로, 그 설명은 생략한다.
도 6은, 본 발명의 제3 실시형태에 따른 방열 기판(11) 및 방열 회로 구성체(12)를 나타낸다.
본 실시형태에 따른 방열 기판(11)은, 본 도면에 나타낸 바와 같이, 제1 면(1)과 제2 면(2)을 구비하는 베이스 기재(3)와, 제1 면 상에 형성된 도전로(4)와, 제1 면(1)으로부터 제2 면(2)까지를 관통하는 관통공(5)과, 관통공(5)에 삽입된 방열 부재(6)와, 관통공(5)의 내주면과, 이 내주면에 둘러싸인 방열 부재(6)의 외주면 사이에 간극없이 개재하는 열 전도성 수지 조성물(7)을 가지고, 관통공(5)으로부터 제1 면측으로 표출한 열 전도성 수지 조성물(7)이, 제1 면(1)과 대략 동일 평면이 되도록 형성되고, 제1 면측으로 표출한 열 전도성 수지 조성물(7) 위에 금속층(8)이 설치되어 있다.
열 전도성 수지 조성물(7)의 표면이 제1 면(1)과 대략 동일 평면이 되는 것에 의해, 도전로(4)와 금속층(8)을, 열 전도성 수지 조성물(7)의 표면에 동시에 형성시켰을 때, 도전로(4)의 두께를 금속층(8)의 두께와 대략 동일하게 되도록 형성하기 용이하다. 그리고, 동시에 형성된 도전로(4)와 금속층(8)의 표면도 대략 동일 평면이 되도록 형성하기 용이하다. 따라서, 도전로(4) 및 금속층(8) 위에 저융점 금속(10)을 통하여 전자 부품(9)을 접속시켰을 때, 전자 부품(9)과 도전로(4) 및 금속층(8)의 거리가 균일하게 된다.
또한, 제1 면(1)을 평면에서 볼 때의 금속층(8)은, 관통공(5) 및 열 전도성 수지 조성물(7) 중 적어도 일부를 피복하고 있으면 되지만, 관통공(5) 및 열 전도성 수지 조성물(7)을 모두 피복하고 있는 것이 바람직하다. 금속층(8)이 이와 같이 형성되어 있는 것에 의해, 전자 부품(9)으로부터 발생한 열을 손실하지 않고, 그리고 열 전도성 수지 조성물(7) 및 방열 부재(6)로 양호한 효율로 전달하기 쉽다.
그리고, 그 외의 구성 및 작용은 상기 제1 실시형태 및 제2실시형태와 동일하므로, 그 설명은 생략한다.
다음으로, 본 발명의 제1 실시형태에 따른 방열 회로 구성체(12)의 제조 방법을 설명한다.
먼저, 도 8의 (a)에 나타낸 바와 같이, 베이스 기재(3)의 제1 면(1) 및 제2 면(2)에 금속막(A)을 형성한다.
금속막(A)을 형성하는 방법은 특별히 한정되지 않지만, 도금이나 증착 등의 애디티브법, 금속 입자나 금속 나노 입자를 함유하는 도전성 페이스트를 인쇄 경화하는 방법 등, 공지의 방법에 의해 형성할 수 있다. 이들 중에서도, 용이하게 금속층(A)을 형성하는 관점에서, 도금에 의해 형성하는 것이 바람직하다.
다음으로, 도 8의 (a)에 나타낸 베이스 기재(3)에, 제1 면(1) 상에 형성된 금속막(A)의 외측표면으로부터 제2 면(2) 상에 형성된 금속막(A)의 외측표면까지를 관통하는 관통공(5)을 설치한 베이스 기재(3)를 제조한다(도 8의 (b)). 베이스 기재(3)에 관통공(5)을 설치하는 방법은 특별히 한정되지 않지만, 드릴 등의 절삭 공구를 사용하는 방법이나, 탄소가스 레이저, YAG 레이저 등에 의해 베이스 기재(3)에 관통공(5)을 설치하는 방법을 예로 들 수 있다.
다음으로, 베이스 기재(3)에 형성된 관통공(5)에, 열 전도성 수지 조성물(7) 및 방열 부재(6)를 삽입한다. 구체적으로는, 관통공(5)을 설치한 베이스 기재(3)에, 열 전도성 수지 조성물(7)을 충전하고, 방열 부재(6)를 관통공(5)에 삽입해도 되고, 열 전도성 수지 조성물 부착 방열 부재(6A)를 삽입해도 된다.
방열 부재(6)를 관통공(5)에 압입한 후에는, 열 전도성 수지 조성물(7)을 가열 등에 의해 경화하여, 방열 부재(6)를 베이스 기재(3)에 고정할 수 있다.
방열 부재(6)를 베이스 기재(3)에 고정했을 때에는, 도 8의 (c)에 나타낸 바와 같이, 방열 부재(6) 및 열 전도성 수지 조성물(7)의 표면과 금속막(A)이 대략 동일 평면으로는 되어 있지 않다. 이에, 열 전도성 수지 조성물(7)의 표면과 금속막(A)이 대략 동일 평면이 되도록 가공한다(도 8의 (d)). 열 전도성 수지 조성물(7)의 표면과 금속막(A)이 대략 동일 평면이 되도록 가공하는 방법으로서는, 예를 들면, 절삭 가공이나 연마 가공 등, 공지의 방법이 있다. 또는, 열 전도성 수지 조성물 부착 방열 부재(6)를 관통공(5)에 삽입한 후, 열 전도성 수지 조성물(7)과 금속막(A)이 설치된 베이스 기재(3)를 프레스하는 것에 의해, 방열 부재(6)를 관통공(5)에 삽입하는 것과 동시에 대략 동일 평면으로 하는 방법이라도 된다.
프레스기는, 방열 부재(6)를 고정할 때 통상 사용되는 프레스기나, 진공 프레스기를 사용할 수 있다. 프레스 조건은 한정되지 않지만, 예를 들면, 150∼190 ℃, 면압력 5∼15 kg/cm2의 조건 하에서 30∼120 분간 프레스하여, 열 전도성 수지 조성물(7)을 경화시키는 것이 바람직하다.
이어서, 도 8의 (e)에 나타낸 바와 같이, 열 전도성 수지 조성물(7) 및 금속막(A)의 표면에, 예를 들면 도금 등의 애디티브법에 의해, 금속막(A')을 형성한 후, 도 8의 (f)에 나타낸 바와 같이, 레지스트 인쇄 등을 행하여, 도전로(4) 및 금속층(8)을 형성하여 방열 기판(11)을 얻는다.
이어서, 도 8의 (g)에 나타낸 바와 같이, 도전로(4) 및 금속층(8) 위에 저융점 금속(10)을 탑재한다.
도전로(4) 및 금속층(8) 위에 저융점 금속(10)을 탑재하는 방법은, 예를 들면, 금속 입자(솔더볼 등)를 도전로(4) 및 금속층(8) 위에 탑재하는 방법이나, 저융점 금속(10)을 포함하는 페이스트상 조성물(땜납 크림 등)을 스크린 인쇄하는 방법이 있다. 또한, 전자 부품(9)의 단자에 페이스트상 조성물을 전사법(轉寫法) 등에 의해 부착시켜, 도전로(4) 및 금속층(8) 위에 탑재시키는 방법을 사용할 수도 있다.
이어서, 도 8의 (h)에 나타낸 바와 같이, 상기 저융점 금속(10)을 통하여, 도전로(4) 및 금속층(8)과 전자 부품(9)을 접속하여, 방열 회로 구성체(12)를 얻는다.
저융점 금속(10)을 통하여 도전로(4) 및 금속층(8)과 전자 부품(9)을 접속하는 방법은, 예를 들면, 땜납 리플로우 공정에 의해 도전로(4) 및 금속층(8)과 전자 부품(9)을 접속하는 방법이 있다.
이와 같이 하여 얻어진 방열 회로 구성체(12)는, 전자 부품(9)과 도전로(4) 및 금속층(8)이 저융점 금속(10)으로 접속되어 있으므로, 접합 강도나 접속 안정성이 우수할 뿐만 아니라, 전자 부품(9)으로부터 발생한 열을 열 전도성 수지 조성물(7) 및 방열 부재(6)를 통하여 회로 구성체로부터 양호한 효율로 방출할 수 있다.
다음으로, 본 발명의 제2 실시형태에 따른 방열 회로 구성(12)의 제조 방법을 설명한다.
먼저, 도 9의 (a)에 나타낸 베이스 기재(3)에, 제1 면(1)으로부터 제2 면(2)까지를 관통하는 관통공(5)을 설치한 베이스 기재(3)를 제조한다(도 9의 (b)).
다음으로, 베이스 기재(3)에 형성된 관통공(5)에, 열 전도성 수지 조성물(7) 및 방열 부재(6)를 삽입한다. 삽입한 후에는, 열 전도성 수지 조성물(7)을 가열 등에 의해 경화하여, 방열 부재(6)를 베이스 기재(3)에 고정할 수 있다.
방열 부재(6)를 베이스 기재(3)에 고정했을 때에는, 도 9의 (c)에 나타낸 바와 같이, 방열 부재(6) 및 열 전도성 수지 조성물(7)의 표면과 베이스 기재(3)의 제1 면(1)이 대략 동일 평면으로는 되어 있지 않다. 이에, 열 전도성 수지 조성물(7)의 표면과 베이스 기재(3)의 제1 면(1)이 대략 동일 평면이 되도록 가공한다(도 9의 (d)).
이어서, 도 9의 (e)에 나타낸 바와 같이, 베이스 기재(3), 방열 부재(6) 및 열 전도성 수지 조성물(7) 상에, 금속막(A)을 형성한다.
그 후, 도 9의 (f)에 나타낸 바와 같이, 레지스트 인쇄 등을 행하여, 도전로(4) 및 금속층(8)을 형성하여 방열 기판(11)을 얻는다.
이어서, 도 9의 (g)에 나타낸 바와 같이, 도전로(4) 및 금속층(8) 위에 저융점 금속(10)을 탑재한 후, 도 9의 (h)에 나타낸 바와 같이, 상기 저융점 금속(10)을 통하여 도전로(4) 및 금속층(8)과 전자 부품(9)을 접속하여, 방열 회로 구성체(12)를 얻는다.
다음으로, 본 발명의 제3 실시형태에 따른 방열 회로 구성체(12)의 제조 방법을 설명한다.
먼저, 도 10의 (a)에 나타낸 베이스 기재(3)에, 제1 면(1)으로부터 제2 면(2)까지를 관통하는 관통공(5)을 설치한 베이스 기재(3)를 제조한다(도 10의 (b)).
다음으로, 베이스 기재(3)에 형성된 관통공(5)에, 열 전도성 수지 조성물(7) 및 방열 부재(6)를 삽입한다. 구체적으로는, 도 10의 (c)에 나타낸 바와 같이, 관통공(5)을 설치한 베이스 기재(3)에, 열 전도성 수지 조성물(7)을 충전한다.
이어서, 도 10의 (d)에 나타낸 바와 같이, 방열 부재(6)를 관통공(5)에 삽입한다. 방열 부재(6)를 관통공(5)에 압입한 후에는, 열 전도성 수지 조성물(7)을 가열 등에 의해 경화하여, 방열 부재(6)를 베이스 기재(3)에 고정할 수 있다.
방열 부재(6)를 베이스 기재(3)에 고정했을 때에는, 도 10의 (d)에 나타낸 바와 같이, 열 전도성 수지 조성물(7)의 표면과 베이스 기재(3)의 제1 면(1)이 대략 동일 평면으로는 되어 있지 않다. 이에, 열 전도성 수지 조성물(7)의 표면과 베이스 기재(3)의 제1 면(1)이 대략 동일 평면이 되도록 가공한다(도 10의 (e)).
이어서, 도 10의 (f)에 나타낸 바와 같이, 열 전도성 수지 조성물(7) 및 베이스 기재(3)의 표면에 도전로(4) 및 금속층(8)을 형성하여 방열 기판(11)을 얻는다.
도전로(4) 및 금속층(8)을 형성하는 방법은 특별히 한정되지 않지만, 도금이나 증착 등의 애디티브법, 금속 입자나 금속 나노 입자를 함유하는 도전성 페이스트를 인쇄 경화하는 방법 등, 공지의 방법에 의해 형성할 수 있다. 이들 중에서도, 도전로(4) 및 금속층(8)을 용이하게 형성하는 관점에서, 도금에 의해 형성하는 것이 바람직하다. 도금에 의해 도전로(4) 및 금속층(8)을 형성한 후, 레지스트 인쇄 등을 행하여, 임의의 패턴을 가지는 도전로(4) 및 금속층(8)으로 할 수 있다.
또한, 도전성 페이스트를 인쇄 경화하여 도전로(4) 및 금속층(8)을 형성하는 경우에는, 도전로(4) 및 금속층(8)의 형상에 적합한 스크린을 사용하여 도전성 페이스트를 인쇄하고, 경화하는 방법을 사용할 수 있다.
이어서, 도 10의 (g)에 나타낸 바와 같이, 도전로(4) 및 금속층(8) 위에 저융점 금속(10)을 탑재한다.
이어서, 도 10의 (h)에 나타낸 바와 같이, 상기 저융점 금속(10)을 통하여 도전로(4) 및 금속층(8)과 전자 부품(9)을 접속하여, 방열 회로 구성체(12)를 얻는다.
또한, 상기 도 10의 (c)∼ (e)에서 나타낸 관통공(5)에 열 전도성 수지 조성물(7)과 방열 부재(6)를 고정하는 방법은, 다른 방법을 취할 수도 있다.
예를 들면, 도 11의 (a)에 나타낸 바와 같이, 베이스 기재(3)의 제1 면(1)으로부터 제2 면(2)을 관통하는 관통공(5)이 설치된 베이스 기재(3)을 미리 가열하고, 도 11의 (b)에 나타낸 바와 같이 방열 부재(6)가 미리 열 전도성 수지 조성물(7)에 의해 피복된 열 전도성 수지 조성물 부착 방열 부재(6A)를 상기 베이스 기재(3)의 관통공(5)에 삽입한다. 여기서, 방열 부재(6A)를 관통공(5)에 삽입했을 때에는, 열 전도성 수지 조성물(7)의 표면과 베이스 기재(3)의 제1 면(1)은 대략 동일 평면으로는 되어 있지 않지만, 상기와 동일한 방법에 의해, 대략 동일 평면이 되도록 가공할 수 있다(도 11의 (c)).
상기 베이스 기재(3)을 미리 가열하는 온도도, 특별히 한정되지 않지만, 바람직하게는 40∼90 ℃이며, 보다 바람직하게는 50∼80 ℃이다. 이와 같이 베이스 기재(3)을 미리 가열함으로써, 상기 베이스 기재(3)의 관통공(5)에 열 전도성 수지 조성물 부착 방열 부재(6A)를 삽입할 때, 방열 부재(6)에 도포된 열 전도성 수지 조성물(7)이, 열에 의해 연화되므로, 용이하게 삽입하는 것이 가능하게 된다.
여기서, 열 전도성 수지 조성물 부착 방열 부재(6A)는, 방열 부재(6)의 표면의 일부 또는 전부가 상기 열 전도성 수지 조성물(7)에 의해 피복된 것이다.
열 전도성 수지 조성물 부착 방열 부재(6A)의 제조 방법은, 특별히 한정되지 않지만, 예를 들면 디핑법에 의해 제조할 수 있다. 디핑법의 경우, 열 전도성 수지 조성물(7)을 용제에 용해시킨 용액에 방열 부재(6)를 침지한 후, 끌어올리고, 용제를 건조 제거함으로써, 방열 부재(6)의 표면 전체가 열 전도성 수지 조성물(7)에 의해 피복된 열 전도성 수지 조성물 부착 방열 부재(6A)를 제조할 수 있다. 그리고, 필요에 따라, 방열 부재(6)를 상기 용액에 침지하기 전에, 방열 부재(6)의 표면 일부를 테이프 등으로 미리 피복할 수도 있다. 이와 같이 함으로써, 열 전도성 수지 조성물(7)이 방열 재료를 피복하는 위치나 면적을 자유롭게 설계할 수 있다.
다른 제조 방법으로서는, 예를 들면, 도 12의 (a)에 나타낸 바와 같이, 구멍을 설치한 불소수지제 시트(21)에, 방열 부재(6)를 삽입하고, (b)에 나타낸 바와 같이, 열 전도성 수지 조성물(7)을, 구멍과 방열 부재(6)와의 간극에 주입하고, (c)에 나타낸 바와 같이, 여분의 열 전도성 수지 조성물(7)을 제거한 후, 용제를 건조 제거하고, 불소수지제 시트(21)로부터 꺼내는 방법도 사용할 수 있다.
어느 방법이라도 용제를 건조 제거하는 조건은, 특별히 한정되지 않지만, 바람직하게는 50∼80 ℃에서 30∼120 분간이며, 보다 바람직하게는 50℃에서 30∼60 분간이다.
열 전도성 수지 조성물(7)이 적절한 점성을 가지고 있는 경우, 프레스 시에 베이스 기재(3)와 방열 부재(6) 사이로부터 열 전도성 수지 조성물(7)이 과도하게 유출되지 않고 프레스하는 것이 가능하며, 베이스 기재(3)에 대하여 용이하게 고정하는 것이 가능하다.
그리고, 상기 열 전도성 수지 조성물(7)의 사용법은 상기한 것으로 한정되지 않으며, 예를 들면 방열 부재(6)에 도포한 후, 용제를 건조 제거하지 않고 베이스 기재(3)에 삽입할 수도 있다.
또한, 상기 열 전도성 수지 조성물(7)을, 이형(離型) 필름 등에 도포하여 용제를 건조 제거시켜, 필름형으로 하여 사용할 수도 있다.
또한, 열 전도성 수지 조성물 부착 방열 부재(6)를 베이스 기재(3)에 삽입하고 프레스할 때, 가열에 의해 경화시키지 않고, 접착용 조성물의 소성 변형에 의해, 가고정하고 베이스 기재(3)에 고정시키는 것도 가능하다.
실시예
이하에 본 발명의 실시예를 나타내지만, 본 발명은 이하의 실시예에 의해 한정되는 것은 아니다. 그리고, 이하에 있어서 배합 비율 등은, 특별히 언급하지 않는 한 질량 기준으로 한다.
동, 포러스 동, 카본 섬유를 사용한 하이브리드 재료로 이루어지는, 직경 φ5.88mm, 두께 1.5mm의 원기둥형의 방열 부재의 상면 및 바닥면에 테이프를 부착하고, 디핑법에 의해 측주면(側周面)에 열 전도성 수지 조성물을 도포하고, 40℃에서 1시간 건조시킨 후, 테이프를 박리하고, 열 전도성 수지 조성물 부착 방열 부재를 제작했다.
베이스 기재인 FR-4(Flame Retardant Type4) 기판에 도금에 의해 금속막(A)을 설치한 후, 직경 φ6.0mm, 깊이 1.5mm의 스루홀 도금이 행해진 관통공을 형성했다. 관통공에 얻어진 열 전도성 수지 조성물 부착 방열 부재를 매립하고, 프레스기를 사용하여 최대 온도 190℃, 면압력: 10kg/cm2로 1시간 프레스를 행하였다. 도금에 의해 금속막(A')을 설치한 후, 에칭에 의해, 도전로 및 금속층을 형성하여, 도 1에 나타낸 구조를 가지는 방열 기판을 제작했다.
열 전도성 수지 조성물로서는, 다음의 수지 성분(수지 또는 수지 용액), 경화제, 및 무기 필러로서의 은 코팅 동분을 기재한 비율(질량부)로 혼합한 것을 사용했다. 그리고, 은 코팅 동분의 밀도를 9.1g/cm3, 그 이외의 원료의 밀도를 1.1g/cm3로 하여, 은 코팅 동분의 체적%을 계산할 수 있다. 또한, 이 열 전도성 수지 조성물에 80℃에서의 복소 점도를 측정한 바, 8.00E+05Pa·s였다.
·고형 에폭시 수지: 트리스페놀형 에폭시 수지, 가부시키가이샤 프린텍 제조 「VG3101L」, 50질량% 메틸에틸케톤 용액 70부
·액상 에폭시 수지: 비스페놀 F형 에폭시 수지, 가부시키가이샤 ADEKA 제조 「EP-4901E」 30부
·이미다졸계 경화제: 시코쿠화성공업(四國化成工業) 가부시키가이샤 제조 「2E4MZ(2-에틸-4-메틸이미다졸)」 6부
·은 코팅 동분: 은 코팅량 10질량%(50.6체적%), 구형(球形), 평균 입경(粒徑) 5㎛ 900부
얻어진 방열 기판에 대하여, 열 전도성 수지 조성물 부착 방열 부재와 스루홀 도금의 간극 평가 및 밀착 강도의 측정을 이하의 방법에 의해 행하였다.
열 전도성 수지 조성물 부착 방열 부재와 스루홀 도금의 간극 평가는, 방열 기판의 단면을 광학 현미경(배율: 80배)으로 관찰하여, 열 전도성 수지 조성물 부착 방열 부재와 스루홀 도금 사이에 간극이 없는 것을 확인했다.
밀착 강도는, 방열 기판과 땜납 디핑 후의 방열 기판에 대하여, 열 전도성 수지 조성물 부착 방열 부재 부분에 직경 φ2.5mm의 금속제의 막대를 가압하여 대고, 20mm/min으로 압입하고, 열 전도성 수지 조성물 부착 방열 부재가 탈락할 때까지의 강도를 측정했다. 이 강도는, 100N 이상인 것이 바람직한 바, 양쪽 모두 200N 이상인 것이 확인되었다.
1… 제1 면
2… 제2 면
3… 베이스 기재
4… 도전로
5… 관통공
6… 방열 부재
6A… 열 전도성 수지 조성물 부착 방열 부재
7… 열 전도성 수지 조성물
8… 금속층
9… 전자 부품
10… 저융점 금속
11… 방열 기판
12… 방열 회로 구성체
21… 불소수지제 시트
A… 금속막

Claims (4)

  1. 제1 면과 제2 면을 구비하는 베이스 기재(基材),
    상기 제1 면 상에 형성된 도전로(導電路),
    상기 제1 면으로부터 상기 제2 면까지를 관통하는 관통공,
    상기 관통공에 삽입되고, 적어도 일부가 상기 제1 면으로부터 돌출되어 있는 방열 부재,
    상기 방열 부재의 측면을 덮고, 또한 상기 관통공의 내주면(內周面)과, 이 내주면에 둘러싸인 방열 부재의 외주면(外周面) 사이에 간극없이 개재하는 열 전도성 수지 조성물, 및
    상기 제1 면으로부터 돌출되어 있는 방열 부재를 덮는 금속층을 포함하고,
    상기 금속층의 외측표면과 상기 도전로의 외측표면이 대략 동일 평면 상에 있는, 방열 기판.
  2. 제1항에 있어서,
    상기 방열 부재가, 상기 베이스 기재의 제2 면으로부터 돌출되어 있는, 방열 기판.
  3. 제1항 또는 제2항에 기재된 방열 기판, 및
    상기 방열 기판의 상기 도전로 및 상기 금속층에 접속된 전자 부품을 포함하는, 방열 회로 구성체.
  4. 제1 면과 제2 면을 구비하는 베이스 기재의 제1 면에, 제1 금속막을 설치하여 금속 적층체를 얻는 공정,
    상기 금속 적층체에서의 상기 제1 금속막의 외측표면으로부터 상기 베이스 기재의 제2 면까지, 상기 금속 적층체를 관통하는 관통공을 형성하는 공정,
    상기 관통공 내에 방열 부재가 삽입되고, 이 방열 부재의 일부가 상기 제1 금속막의 외측표면으로부터 돌출되어 있고, 이들 관통공 내주면과 방열 부재 사이에 열 전도성 수지 조성물이 간극없이 개재되어 있고 또한 방열 부재의 측면이 열 전도성 수지 조성물로 피복되어 있는 상태로 하는 공정,
    상기 열 전도성 수지 조성물을 경화시키는 공정,
    상기 제1 금속막, 상기 열 전도성 수지 조성물 및 상기 방열 부재의 각각의 외측표면이 대략 동일 평면을 이루도록 가공하는 공정,
    상기 제1 금속막, 방열 부재 및 열 전도성 수지 조성물의 표면을 덮는 제2 금속막을 형성하는 공정, 및
    상기 제2 금속막의 일부를 제거하여 임의의 패턴으로 가공함으로써, 상기 방열 부재의 외측표면을 덮는 금속층 및 도전로를 설치하는 공정을 포함하는, 방열 기판의 제조 방법.
KR1020197011077A 2016-12-28 2017-12-06 방열 기판, 방열 회로 구성체, 및 그 제조 방법 KR102268410B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-256396 2016-12-28
JP2016256396 2016-12-28
PCT/JP2017/043787 WO2018123480A1 (ja) 2016-12-28 2017-12-06 放熱基板、放熱回路構成体、及びその製造方法

Publications (2)

Publication Number Publication Date
KR20190096940A true KR20190096940A (ko) 2019-08-20
KR102268410B1 KR102268410B1 (ko) 2021-06-22

Family

ID=62710401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197011077A KR102268410B1 (ko) 2016-12-28 2017-12-06 방열 기판, 방열 회로 구성체, 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10893603B2 (ko)
JP (1) JP6803401B2 (ko)
KR (1) KR102268410B1 (ko)
CN (1) CN110088895B (ko)
WO (1) WO2018123480A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269678B1 (en) * 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
CN207780431U (zh) * 2018-01-02 2018-08-28 京东方科技集团股份有限公司 一种遮光胶带、背光源及显示装置
TWI683606B (zh) * 2018-09-18 2020-01-21 健鼎科技股份有限公司 印刷電路板及其製造方法
KR20210016231A (ko) * 2019-08-02 2021-02-15 삼성디스플레이 주식회사 패널 하부 시트 및 이를 포함하는 표시 장치
JP7406973B2 (ja) * 2019-12-11 2023-12-28 ローム株式会社 半導体装置
CN113365443B (zh) * 2020-03-06 2023-06-27 宏恒胜电子科技（淮安）有限公司 具内埋散热件的电路板及其制作方法
KR20220130916A (ko) * 2021-03-19 2022-09-27 삼성전기주식회사 전자부품 내장기판
FR3122768A1 (fr) * 2021-05-07 2022-11-11 Stmicroelectronics (Grenoble 2) Sas Boîtier optique
CN116528509B (zh) * 2023-04-28 2024-05-10 兴宁市精维进电子有限公司 一种嵌铜式线路板的生产加工工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120072689A (ko) * 2010-12-24 2012-07-04 엘지이노텍 주식회사 방열회로기판 및 그 제조 방법
JP4988609B2 (ja) 2008-01-11 2012-08-01 株式会社日立国際電気 配線基板
JP2014099544A (ja) * 2012-11-15 2014-05-29 Shirai Electronics Industrial Co Ltd 回路基板
WO2015022956A1 (ja) * 2013-08-14 2015-02-19 電気化学工業株式会社 窒化ホウ素－樹脂複合体回路基板、窒化ホウ素－樹脂複合体放熱板一体型回路基板
JP2015185671A (ja) * 2014-03-24 2015-10-22 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2016103611A (ja) * 2014-11-28 2016-06-02 デンカ株式会社 窒化ホウ素樹脂複合体回路基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253886B2 (ja) * 1997-03-27 2002-02-04 イビデン株式会社 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP4411720B2 (ja) * 2000-02-02 2010-02-10 パナソニック株式会社 熱伝導基板とその製造方法
US6423905B1 (en) * 2000-05-01 2002-07-23 International Business Machines Corporation Printed wiring board with improved plated through hole fatigue life
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2003324260A (ja) * 2002-05-01 2003-11-14 Victor Co Of Japan Ltd プリント配線板及びその製造方法
JP2003338577A (ja) * 2002-05-21 2003-11-28 Murata Mfg Co Ltd 回路基板装置
JP4742485B2 (ja) * 2003-03-24 2011-08-10 富士通株式会社 多層プリント配線板及びその製造方法
CN100475004C (zh) * 2003-05-23 2009-04-01 富士通株式会社 布线板制造方法
JP4218434B2 (ja) * 2003-06-16 2009-02-04 株式会社日立製作所 電子装置
JP2004007024A (ja) * 2003-10-02 2004-01-08 Matsushita Electric Ind Co Ltd 半導体装置
JP4741324B2 (ja) * 2005-09-06 2011-08-03 ユニチカ株式会社 プリント基板
JP2008270511A (ja) * 2007-04-20 2008-11-06 Denso Corp 電子装置
KR101114058B1 (ko) * 2009-03-12 2012-03-13 다츠다 덴센 가부시키가이샤 다층 배선 기판의 제조 방법과 이에 의해 수득되는 다층 배선 기판
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
WO2011086895A1 (ja) * 2010-01-13 2011-07-21 三菱電機株式会社 コア材および回路基板の製造方法
JP5410320B2 (ja) * 2010-02-08 2014-02-05 電気化学工業株式会社 電子部品
JP5874309B2 (ja) * 2011-10-21 2016-03-02 富士通株式会社 配線基板及びその製造方法
CN104685619A (zh) * 2012-09-25 2015-06-03 株式会社电装 电子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4988609B2 (ja) 2008-01-11 2012-08-01 株式会社日立国際電気 配線基板
KR20120072689A (ko) * 2010-12-24 2012-07-04 엘지이노텍 주식회사 방열회로기판 및 그 제조 방법
JP2014099544A (ja) * 2012-11-15 2014-05-29 Shirai Electronics Industrial Co Ltd 回路基板
WO2015022956A1 (ja) * 2013-08-14 2015-02-19 電気化学工業株式会社 窒化ホウ素－樹脂複合体回路基板、窒化ホウ素－樹脂複合体放熱板一体型回路基板
JP2015185671A (ja) * 2014-03-24 2015-10-22 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2016103611A (ja) * 2014-11-28 2016-06-02 デンカ株式会社 窒化ホウ素樹脂複合体回路基板

Also Published As

Publication number Publication date
US20200084875A1 (en) 2020-03-12
WO2018123480A1 (ja) 2018-07-05
KR102268410B1 (ko) 2021-06-22
US10893603B2 (en) 2021-01-12
CN110088895B (zh) 2023-05-23
CN110088895A (zh) 2019-08-02
JP6803401B2 (ja) 2020-12-23
JPWO2018123480A1 (ja) 2019-10-31

Similar Documents

Publication Publication Date Title
KR102268410B1 (ko) 방열 기판, 방열 회로 구성체, 및 그 제조 방법
US6281450B1 (en) Substrate for mounting semiconductor chips
JP2009024126A (ja) ポリマー組成物、熱伝導性シート、金属箔付高熱伝導接着シート、金属板付高熱伝導接着シート、金属ベース回路基板ならびにパワーモジュール
US11236227B2 (en) Heat dissipation material adhering composition, heat dissipation material having adhesive, inlay substrate, and method for manufacturing same
KR20030071484A (ko) 전극의 접속방법, 그것에 사용되는 표면처리 배선판 및접착필름 및 전극의 접속구조
JP2012072405A (ja) 高分子樹脂組成物及びこれを用いて製造された絶縁フィルム並びにその製造方法
KR100523510B1 (ko) 반도체장치용 접착제 조성물 및 그것을 이용한반도체장치용 접착시트
JPH0759691B2 (ja) アデイテイブ印刷配線板用接着剤
KR20200016264A (ko) 반도체용 필름형 접착제, 반도체 장치의 제조 방법 및 반도체 장치
WO2009107346A1 (ja) 回路板および回路板の製造方法
JP5605219B2 (ja) 樹脂組成物、樹脂付キャリア材料、多層プリント配線板および半導体装置
JP2019112633A (ja) 熱硬化性樹脂充填材、その硬化物および多層プリント配線板
KR100994629B1 (ko) 수지층피복 구리박을 사용한 다층 프린트배선판의 제조방법
JP2018145277A (ja) 樹脂組成物、接着フィルム、プリプレグ、多層プリント配線板及び半導体装置
KR101102218B1 (ko) 수지 조성물, 이를 이용한 프리프레그 및 프린트 배선판
JP4481733B2 (ja) 多層配線基板用導電性ペースト組成物
KR20100095195A (ko) 접착제 조성물 및 이를 적용한 커버레이 필름
JP2005353783A (ja) 多層配線基板用導電性ペースト組成物
JP2019068016A (ja) 補強部付フレキシブルプリント配線板の製造方法
TW201611209A (zh) 覆金屬箔基板、電路基板及發熱體搭載基板
TW201603658A (zh) 覆金屬箔基板、電路基板及發熱體搭載基板
JP2012216650A (ja) 絶縁層形成用組成物、絶縁層形成用フィルムおよび基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant