KR20190075954A - 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 - Google Patents

표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 Download PDF

Info

Publication number
KR20190075954A
KR20190075954A KR1020197013254A KR20197013254A KR20190075954A KR 20190075954 A KR20190075954 A KR 20190075954A KR 1020197013254 A KR1020197013254 A KR 1020197013254A KR 20197013254 A KR20197013254 A KR 20197013254A KR 20190075954 A KR20190075954 A KR 20190075954A
Authority
KR
South Korea
Prior art keywords
layer
display device
transistor
liquid crystal
region
Prior art date
Application number
KR1020197013254A
Other languages
English (en)
Other versions
KR102490188B1 (ko
Inventor
？페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20190075954A publication Critical patent/KR20190075954A/ko
Application granted granted Critical
Publication of KR102490188B1 publication Critical patent/KR102490188B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

개구율이 높은 액정 표시 장치를 제공한다. 소비전력이 낮은 액정 표시 장치를 제공한다. 표시 장치는 액정 소자, 트랜지스터, 주사선, 및 신호선을 포함한다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 트랜지스터는 화소 전극에 전기적으로 접속된다. 트랜지스터는 화소 전극에 접속되는 제 1 영역을 포함한다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 통과하고 표시 장치의 외부로 방출된다.

Description

표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
본 발명의 일 형태는 액정 표시 장치, 표시 모듈, 및 전자 기기에 관한 것이다. 본 발명의 일 형태는 액정 표시 장치의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야의 예에는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(터치 센서 등), 입출력 장치(터치 패널 등), 이들 중 어느 것의 구동 방법, 및 이들 중 어느 것의 제작 방법에 관한 것이다.
액정 표시 장치 및 발광 표시 장치로 대표되는 평판 디스플레이의 대부분에 사용되는 트랜지스터는, 유리 기판 위에 제공된 비정질 실리콘, 단결정 실리콘, 및 다결정 실리콘 등의 실리콘 반도체를 사용하여 형성된다. 또한 이러한 실리콘 반도체를 채용한 이러한 트랜지스터는 집적 회로(IC) 등에 사용된다.
근년, 실리콘 반도체 대신에, 반도체 특성을 나타내는 금속 산화물을 트랜지스터에 사용하는 기술이 주목을 받고 있다. 또한 본 명세서에서는, 반도체 특성을 나타내는 금속 산화물을 산화물 반도체라고 한다. 예를 들어, 특허문헌 1 및 2에는, 산화물 반도체로서 산화 아연 또는 In-Ga-Zn계 산화물을 사용하여 트랜지스터를 제작하고, 상기 트랜지스터를 표시 장치의 화소의 스위칭 소자 등으로서 사용하는 기술이 개시(開示)되어 있다.
일본 공개특허공보 특개2007-123861호 일본 공개특허공보 특개2007-096055호
본 발명의 일 형태의 과제는 개구율이 높은 액정 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 소비전력이 낮은 액정 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 해상도(definition)가 높은 액정 표시 장치를 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 신뢰성이 높은 액정 표시 장치를 제공하는 것이다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 형태에서, 이들 과제 모두를 반드시 달성하지 않아도 된다. 명세서, 도면, 및 청구항의 기재로부터 다른 과제를 추출할 수 있다.
(1) 본 발명의 일 형태는 액정 소자, 트랜지스터, 주사선, 및 신호선을 포함하는 표시 장치이다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 트랜지스터는 화소 전극에 전기적으로 접속된다. 트랜지스터는 화소 전극에 접속되는 제 1 영역을 포함한다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 통과하고 표시 장치의 외부로 방출된다.
(2) 본 발명의 다른 형태는 액정 소자, 트랜지스터, 주사선, 신호선, 및 터치 센서를 포함하는 표시 장치이다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 트랜지스터는 화소 전극에 전기적으로 접속된다. 트랜지스터는 화소 전극에 접속되는 제 1 영역을 포함한다. 터치 센서는 액정 소자 및 트랜지스터보다 표시면 측에 위치한다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 통과하고 표시 장치의 외부로 방출된다. 터치 센서는 한 쌍의 전극을 포함한다. 한 쌍의 전극 중 한쪽 또는 양쪽은 가시광을 투과시키는 제 2 영역을 포함한다. 제 1 영역 및 액정 소자를 통과한 가시광은 제 2 영역을 통과하고 표시 장치의 외부로 방출된다.
(3) 본 발명의 다른 형태는 액정 소자, 트랜지스터, 주사선, 신호선, 및 터치 센서를 포함하는 표시 장치이다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 트랜지스터는 화소 전극에 접속되는 제 1 영역을 포함한다. 터치 센서는 가시광을 투과시키는 제 2 영역을 포함한다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 액정 소자, 제 1 영역, 및 제 2 영역을 이 순서대로 통과하고 표시 장치의 외부로 방출된다. 표시 장치는 착색층을 더 포함하는 것이 바람직하다. 가시광은 착색층, 액정 소자, 제 1 영역, 및 제 2 영역을 이 순서대로 통과하고, 표시 장치의 외부로 방출되는 것이 바람직하다. 트랜지스터의 채널 영역 및 제 1 영역 각각은 금속 산화물을 포함하는 것이 바람직하다. 제 1 영역의 금속 산화물은, 채널 영역에 포함되는 금속 산화물에서의 금속 원소를 1종 이상 포함하는 것이 바람직하다.
(4) 본 발명의 다른 형태는 액정 소자, 제 1 절연층, 트랜지스터, 주사선, 및 신호선을 포함하는 표시 장치이다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 제 1 절연층은 화소 전극과 트랜지스터 사이에 위치한다. 제 1 절연층은 개구를 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 트랜지스터는 화소 전극에 전기적으로 접속된다. 트랜지스터는 화소 전극에 접속되는 제 1 영역을 포함한다. 제 1 영역은 화소 전극과 접하는 제 1 부분, 및 제 1 절연층에 포함되는 개구의 측면과 접하는 제 2 부분을 포함한다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 통과하고 표시 장치의 외부로 방출된다.
(5) 본 발명의 다른 형태는 액정 소자, 제 1 절연층, 트랜지스터, 주사선, 및 신호선을 포함하는 표시 장치이다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 제 1 절연층은 화소 전극과 트랜지스터 사이에 위치한다. 제 1 절연층은 개구를 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 트랜지스터는 화소 전극에 전기적으로 접속된다. 트랜지스터는 금속 산화물층, 게이트, 및 게이트 절연층을 포함한다. 금속 산화물층은 제 1 영역 및 제 2 영역을 포함한다. 제 1 영역은 화소 전극과 접하는 제 1 부분, 및 제 1 절연층에서의 개구의 측면과 접하는 제 2 부분을 포함한다. 제 2 영역은 게이트 절연층을 개재(介在)하여 게이트와 중첩된다. 제 1 영역의 저항률은 제 2 영역의 저항률보다 낮다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 통과하고 표시 장치의 외부로 방출된다.
구조 (4) 또는 (5)에 있어서, 표시 장치는 착색층을 더 포함하여도 좋다. 착색층은 트랜지스터를 개재하여 제 1 절연층과 반대 측에 위치하는 것이 바람직하다.
(6) 본 발명의 다른 형태는 액정 소자, 제 1 절연층, 트랜지스터, 주사선, 신호선, 및 터치 센서를 포함하는 표시 장치이다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 제 1 절연층은 화소 전극과 트랜지스터 사이에 위치한다. 제 1 절연층은 개구를 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 트랜지스터는 화소 전극에 전기적으로 접속된다. 트랜지스터는 화소 전극에 접속되는 제 1 영역을 포함한다. 제 1 영역은 화소 전극과 접하는 제 1 부분, 및 제 1 절연층에서의 개구의 측면과 접하는 제 2 부분을 포함한다. 터치 센서는 액정 소자 및 트랜지스터보다 표시면 측에 위치한다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 통과하고 표시 장치의 외부로 방출된다.
(7) 본 발명의 다른 형태는 액정 소자, 제 1 절연층, 트랜지스터, 주사선, 신호선, 및 터치 센서를 포함하는 표시 장치이다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 제 1 절연층은 화소 전극과 트랜지스터 사이에 위치한다. 제 1 절연층은 개구를 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 트랜지스터는 화소 전극에 전기적으로 접속된다. 트랜지스터는 금속 산화물층, 게이트, 및 게이트 절연층을 포함한다. 금속 산화물층은 제 1 영역 및 제 2 영역을 포함한다. 제 1 영역은 화소 전극과 접하는 제 1 부분, 및 제 1 절연층에 포함되는 개구의 측면과 접하는 제 2 부분을 포함한다. 제 2 영역은 게이트 절연층을 개재하여 게이트와 중첩된다. 제 1 영역의 저항률은 제 2 영역의 저항률보다 낮다. 터치 센서는 액정 소자 및 트랜지스터보다 표시면 측에 위치한다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 통과하고 표시 장치의 외부로 방출된다.
구조 (6) 또는 (7)에 있어서, 표시 장치는 착색층을 더 포함하여도 좋다. 착색층은 트랜지스터를 개재하여 제 1 절연층과 반대 측에 위치하는 것이 바람직하다. 터치 센서는 착색층보다 표시면 측에 위치하는 것이 바람직하다.
구조 (6) 또는 (7)에 있어서, 표시 장치에 포함되는 터치 센서는 한 쌍의 전극을 포함하는 것이 바람직하다. 한 쌍의 전극 중 한쪽 또는 양쪽은 가시광을 투과시키는 제 3 영역을 포함하는 것이 바람직하다. 제 1 영역 및 액정 소자를 통과한 가시광은 제 3 영역을 통과하고 표시 장치의 외부로 방출되는 것이 바람직하다.
상술한 구조 (4) 내지 (7) 중 임의의 구조를 가지는 표시 장치에 있어서, 화소 전극 중 액정층 측의 면 및 제 1 절연층 중 액정층 측의 면은 동일 면을 형성하는 것이 바람직하다.
상술한 구조 (4) 내지 (7) 중 임의의 구조를 가지는 표시 장치에 있어서, 화소 전극은 액정층과 제 1 절연층 사이에 위치하는 것이 바람직하다.
상술한 구조 (4) 내지 (7) 중 임의의 구조를 가지는 표시 장치는 화소 전극과 공통 전극 사이에 위치하는 제 2 절연층을 포함하는 것이 바람직하다. 또한 공통 전극 중 액정층 측의 면 및 제 2 절연층 중 액정층 측의 면은 동일 면을 형성하는 것이 바람직하다.
주사선은 트랜지스터의 채널 영역과 중첩되는 부분을 포함하는 것이 바람직하다.
가시광은 제 1 영역 및 액정 소자를 이 순서대로 통과하고 표시 장치의 외부로 방출되어도 좋다. 또는, 가시광은 액정 소자 및 제 1 영역을 이 순서대로 통과하고 표시 장치의 외부로 방출되어도 좋다.
주사선이 연장되는 방향은 신호선이 연장되는 방향과 교차되는 것이 바람직하다. 같은 색을 나타내는 복수의 화소(부화소)가 배치되는 방향은 신호선이 연장되는 방향과 교차되는 것이 바람직하다.
공통 전극은 트랜지스터와 액정층 사이에 위치하는 것이 바람직하다.
화소 전극, 공통 전극, 및 금속 산화물층 각각은 알루미늄, 갈륨, 이트륨, 및 주석 중 적어도 하나와, 인듐과, 아연을 포함하는 것이 바람직하다.
트랜지스터는 백 게이트를 포함하는 것이 바람직하다. 백 게이트는 금속 산화물층을 개재하여 게이트와 중첩되는 부분을 포함한다. 게이트 및 백 게이트는 전기적으로 접속된다. 게이트 또는 백 게이트는 알루미늄, 갈륨, 이트륨, 및 주석 중 적어도 하나와, 인듐과, 아연을 포함하는 것이 바람직하다.
본 발명의 다른 형태는 상술한 구성 중 하나를 가진 표시 장치를 포함하는 표시 모듈이다. 표시 모듈은 표시 모듈에 접속되는 FPC(flexible printed circuit) 기판 또는 TCP(tape carrier package) 등의 커넥터를 가지고, 또는 COG(chip on glass)법 또는 COF(chip on film)법 등의 방법에 의하여 IC가 표시 모듈에 실장되어 있다.
본 발명의 다른 형태는 상술한 표시 모듈과, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰 및 조작 버튼 중 적어도 하나를 포함하는 전자 기기이다.
본 발명의 일 형태는 개구율이 높은 액정 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 소비전력이 낮은 액정 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 해상도가 높은 액정 표시 장치를 제공할 수 있다. 본 발명의 일 형태는 신뢰성이 높은 액정 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상술한 효과 모두를 달성하지 않아도 된다. 다른 효과를 명세서, 도면, 및 청구항의 기재로부터 추출할 수 있다.
도 1의 (A) 및 (B)는 표시 장치의 예를 각각 도시한 단면도.
도 2의 (A) 내지 (C)는 표시 장치의 예를 각각 도시한 단면도.
도 3의 (A1) 및 (A2)는 표시 장치의 예를 도시한 상면도이고, 및 도 3의 (B) 및 (C)는 표시 장치의 예를 도시한 단면도.
도 4는 표시 장치의 예를 도시한 사시도.
도 5의 (A) 및 (B)는 부화소의 예를 도시한 상면도.
도 6은 표시 장치의 예를 도시한 단면도.
도 7은 표시 장치의 예를 도시한 단면도.
도 8은 표시 장치의 예를 도시한 단면도.
도 9의 (A) 내지 (D)는 표시 장치의 예를 각각 도시한 단면도.
도 10의 (A) 및 (B)는 부화소의 예를 도시한 상면도.
도 11은 표시 장치의 예를 도시한 단면도.
도 12는 표시 장치의 예를 도시한 단면도.
도 13의 (A) 및 (B)는 부화소의 예를 도시한 상면도.
도 14의 (A) 및 (B)는 부화소의 예를 도시한 상면도.
도 15의 (A) 및 (B)는 부화소의 예를 도시한 상면도.
도 16의 (A) 및 (B)는 부화소의 예를 도시한 상면도.
도 17의 (A) 및 (B)는 부화소의 예를 도시한 상면도.
도 18의 (A) 및 (B)는 부화소의 예를 도시한 상면도.
도 19의 (A) 및 (B)는 화소의 배치 및 구조예를 도시한 도면.
도 20의 (A) 및 (B)는 표시 장치의 예를 도시한 사시도.
도 21은 표시 장치의 예를 도시한 단면도.
도 22의 (A) 및 (B)는 표시 장치의 예를 도시한 사시도.
도 23은 표시 장치의 예를 도시한 단면도.
도 24는 표시 장치의 예를 도시한 단면도.
도 25는 표시 장치의 예를 도시한 단면도.
도 26의 (A) 내지 (D)는 입력 장치의 예를 도시한 상면도.
도 27의 (A) 내지 (E)는 입력 장치의 예를 도시한 상면도.
도 28은 표시 장치의 예를 도시한 단면도.
도 29의 (A) 및 (B)는 검지 소자 및 화소의 예를 도시한 도면.
도 30의 (A) 내지 (E)는 검지 소자 및 화소의 동작의 예를 도시한 도면.
도 31의 (A) 내지 (C)는 검지 소자 및 화소의 예를 도시한 상면도.
도 32는 표시 장치의 예를 도시한 단면도.
도 33의 (A) 및 (B)는 표시 장치의 예를 각각 도시한 단면도.
도 34의 (A) 내지 (C)는 표시 장치의 예를 각각 도시한 단면도.
도 35의 (A1) 및 (A2)는 표시 장치의 예를 도시한 상면도이고, 도 35의 (B) 및 (C)는 표시 장치의 예를 도시한 단면도.
도 36의 (A) 내지 (C)는 표시 장치의 예를 도시한 단면도.
도 37은 표시 장치의 예를 도시한 단면도.
도 38은 표시 장치의 예를 도시한 단면도.
도 39의 (A) 및 (B)는 부화소의 예를 도시한 상면도.
도 40은 표시 장치의 예를 도시한 단면도.
도 41은 표시 장치의 예를 도시한 단면도.
도 42의 (A) 내지 (C)는 표시 장치의 제작 방법의 예를 도시한 단면도.
도 43의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도.
도 44의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도.
도 45의 (A) 및 (B)는 표시 장치의 제작 방법의 예를 도시한 단면도.
도 46은 표시 장치의 제작 방법의 예를 도시한 단면도.
도 47은 표시 장치의 제작 방법의 예를 도시한 단면도.
도 48의 (A) 내지 (E)는 표시 장치의 예를 도시한 단면도.
도 49는 표시 장치의 예를 도시한 단면도.
도 50은 표시 장치의 예를 도시한 단면도.
도 51의 (A) 내지 (C)는 동작 모드의 예를 도시한 도면.
도 52의 (A)는 터치 센서를 도시한 블록도이고, 도 52의 (B)는 타이밍 차트.
도 53의 (A)는 표시 장치를 도시한 블록도이고, 도 53의 (B)는 타이밍 차트.
도 54의 (A) 내지 (D)는 표시 장치 및 터치 센서의 동작을 나타낸 도면.
도 55의 (A) 내지 (D)는 표시 장치 및 터치 센서의 동작을 나타낸 도면.
도 56의 (A) 내지 (C)는 전자 기기의 예를 각각 도시한 도면.
도 57의 (A) 내지 (C)는 전자 기기의 예를 각각 도시한 도면.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 또한 본 발명의 일 형태는 이하의 설명에 한정되지 않는다. 본 발명의 취지 및 범위에서 벗어나지 않고 본 발명의 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해될 것이다. 따라서, 본 발명은 이하의 실시형태의 설명에 한정하여 해석되지 말아야 한다.
또한 아래에서 설명하는 본 발명의 구조에서, 같은 부분 또는 유사한 기능을 가지는 부분은 다른 도면에서 같은 부호로 나타내어지며, 그 설명은 반복하지 않는다. 또한 유사한 기능을 가지는 부분에는 같은 해칭 패턴을 적용하고, 특별히 이 부분을 부호로 나타내지 않는 경우가 있다.
도면에 도시된 각 구조의 위치, 크기, 또는 범위 등은, 이해를 쉽게 하기 위하여 정확하게 나타내어지지 않는 경우가 있다. 그러므로, 개시된 발명은 도면에 개시된 위치, 크기, 또는 범위 등에 반드시 한정될 필요는 없다.
또한 "막" 및 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어, "도전층"이라는 용어를 "도전막"이라는 용어로 바꿀 수 있다. 또한 "절연막"이라는 용어를 "절연층"이라는 용어로 바꿀 수 있다.
본 명세서 등에서, 금속 산화물이란 넓은 의미에서 금속의 산화물을 뜻한다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 및 산화물 반도체(단순히 OS라고도 함) 등으로 분류된다. 예를 들어, 트랜지스터의 반도체층에 사용되는 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 바꿔 말하면, OS FET는 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터이다.
본 명세서 등에서는, 질소를 포함하는 금속 산화물도 금속 산화물이라고 부르는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
(실시형태 1)
본 실시형태에서는, 각각 본 발명의 일 형태인 표시 장치들에 대하여 도 1의 (A) 및 (B) 내지 도 31의 (A) 내지 (C)를 참조하여 설명한다.
<1. 표시 장치의 구조예 1>
우선, 본 실시형태의 표시 장치에 대하여 도 1의 (A) 및 (B), 도 2의 (A) 내지 (C), 그리고 도 3의 (A1) 내지 (C)를 참조하여 설명한다.
본 실시형태의 표시 장치들 각각은 액정 소자 및 트랜지스터를 포함한다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 트랜지스터는 화소 전극에 전기적으로 접속된다. 트랜지스터는 제 1 영역을 포함한다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 통과하고 표시 장치의 외부로 방출된다. 트랜지스터의 제 1 영역은 예를 들어 화소 전극에 접속되는 영역이어도 좋다.
본 실시형태의 표시 장치에서, 트랜지스터는 가시광을 투과시키는 영역을 포함한다. 예를 들어, 트랜지스터와 화소 전극의 콘택트 부분이 가시광을 투과시키는 경우, 콘택트 부분을 표시 영역에 제공할 수 있다. 그 결과, 화소의 개구율을 높일 수 있고, 표시 장치의 소비전력을 저감할 수 있다. 또한 표시 장치의 해상도를 높일 수 있다.
본 실시형태의 표시 장치는 주사선 및 신호선을 더 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 금속층을 주사선 및 신호선 각각에 사용하면, 주사선 및 신호선의 저항을 저감할 수 있다.
주사선은 트랜지스터의 채널 영역과 중첩되는 부분을 포함하는 것이 바람직하다. 트랜지스터의 채널 영역의 재료에 따라서는 광 조사에 의하여 트랜지스터의 특성이 변화되는 경우가 있다. 주사선이 트랜지스터의 채널 영역과 중첩되는 부분을 포함하는 경우, 채널 영역이 외광 또는 백라이트의 광 등으로 조사되는 것을 방지할 수 있다. 따라서, 트랜지스터의 신뢰성을 높일 수 있다.
도 1의 (A)에 도시된 표시 장치(10A)는 기판(11), 기판(12), 트랜지스터(14), 및 액정 소자(15) 등을 포함한다. 표시 장치(10A)의 기판(12) 측에는 백라이트 유닛(13)이 제공된다.
액정 소자(15)는 화소 전극(21), 액정층(22), 및 공통 전극(23)을 포함한다. 화소 전극(21)은, 절연층(26)에 제공된 개구를 통하여 트랜지스터(14)에 전기적으로 접속된다. 화소 전극(21)과 같은 단계 및 같은 재료를 사용하여 형성되는 도전층(25)이 절연층(26) 위에 제공된다. 도전층(25)은 커넥터(29)를 통하여 공통 전극(23)에 전기적으로 접속된다.
백라이트 유닛(13)으로부터의 광(45a)은 기판(12), 절연층(26), 화소 전극(21), 액정층(22), 공통 전극(23), 및 기판(11)을 통하여 표시 장치(10A)의 외부로 방출된다. 광(45a)을 투과시키는 이들 층의 재료로서, 가시광을 투과시키는 재료를 사용한다.
백라이트 유닛(13)으로부터의 광(45b)은 기판(12), 트랜지스터(14), 절연층(26), 화소 전극(21), 액정층(22), 공통 전극(23), 및 기판(11)을 통하여 표시 장치(10A)의 외부로 방출된다. 본 실시형태에서, 액정 소자(15)에 전기적으로 접속된 트랜지스터(14)는 가시광을 투과시키는 영역을 가지는 구조를 가진다. 따라서, 트랜지스터(14)가 제공된 영역도 표시 영역으로서 사용할 수 있다. 그러므로, 화소의 개구율을 높일 수 있다. 개구율이 높아질수록, 광 추출 효율을 높일 수 있다. 따라서, 표시 장치의 소비전력을 저감할 수 있다. 또한 표시 장치의 해상도를 높일 수 있다.
도 1의 (B)에 도시된 표시 장치(10B)는 백라이트 유닛(13)이 기판(11) 측에 제공되는 점에서 표시 장치(10A)와 상이하다. 다른 구조는 표시 장치(10A)와 유사하므로 설명을 생략한다.
표시 장치(10A)에서 광(45b)은 먼저, 트랜지스터(14)의 가시광을 투과시키는 영역에 들어간다. 그리고, 상기 가시광을 투과시키는 영역을 통과한 광(45b)이 액정 소자(15)에 들어간다. 한편, 표시 장치(10B)에서 광(45b)은 먼저 액정 소자(15)에 들어간다. 그리고, 액정 소자(15)를 통과한 광(45b)이 트랜지스터(14)의 가시광을 투과시키는 영역에 들어간다. 상술한 바와 같이, 백라이트 유닛(13)으로부터의 광은 트랜지스터(14) 및 액정 소자(15) 중 어느 쪽에 먼저 들어가도 좋다.
트랜지스터(14) 중 화소 전극(21)과 접하는 부분이 가시광을 투과시키는 표시 장치(10B)의 예에 대하여 설명한다. 광(45b)은 트랜지스터(14)와 화소 전극(21)의 콘택트 부분을 통과한다. 즉, 트랜지스터(14)와 화소 전극(21)의 콘택트 부분을 표시 영역으로서 사용할 수 있다. 따라서, 화소의 개구율을 높일 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
본 발명의 일 형태의 표시 장치는 터치 센서가 실장된 표시 장치에 적용할 수 있고, 이러한 표시 장치를 입출력 장치 또는 터치 패널이라고도 한다. 터치 센서는 액정 소자 및 트랜지스터보다 표시면 측에 위치한다.
도 2의 (A)에 도시된 표시 장치(15A)는 표시 장치(10A)의 기판(11) 측에 터치 센서 유닛(31)이 제공된 구조를 가진다.
도 2의 (B)에 도시된 표시 장치(15B)는 표시 장치(10A)의 기판(11)과 공통 전극(23) 사이에 터치 센서 유닛(31) 및 절연층(32)이 제공된 구조를 가진다. 또한 표시 장치(15B)는 도전층(27) 및 도전층(28)을 포함한다.
화소 전극(21)과 같은 공정 및 같은 재료를 사용하여 형성되는 도전층(27)이 절연층(26) 위에 제공된다. 공통 전극(23)과 같은 공정 및 같은 재료를 사용하여 형성되는 도전층(28)이 절연층(32)과 접하여 제공된다. 도전층(28)은 터치 센서 유닛(31)에 전기적으로 접속된다. 도전층(28)은 커넥터(29)를 통하여 도전층(27)에 전기적으로 접속된다. 이로써, 기판(12) 측에 접속된 하나 이상의 FPC를 통하여, 액정 소자(15)를 구동시키기 위한 신호 및 터치 센서 유닛(31)을 구동시키기 위한 신호 양쪽을 표시 장치(15B)에 공급할 수 있다. FPC 등을 기판(11) 측에 접속할 필요가 없으므로, 표시 장치의 구조를 더 간략화할 수 있다. FPC를 기판(11) 측 및 기판(12) 측의 양쪽에 접속하는 표시 장치에 비하여, 도 2의 (B)의 표시 장치는 전자 기기에 더 쉽게 포함될 수 있다. 또한 부품 수를 줄일 수 있다.
표시 장치(15B)에서는 한 쌍의 기판 사이에 터치 센서 유닛(31)을 제공할 수 있어, 기판 수를 줄일 수 있고, 표시 장치의 무게 및 두께를 저감할 수 있다.
도 2의 (C)에 도시된 표시 장치(15C)는 표시 장치(10B)의 기판(12)과 절연층(26) 사이에 터치 센서 유닛(31) 및 절연층(32)이 제공된 구조를 가진다. 또한 표시 장치(15C)는 도전층(33)을 포함한다.
트랜지스터(14)에 포함되는 하나 이상의 도전층과 같은 공정 및 같은 재료를 사용하여 형성되는 도전층(33)이 절연층(32)과 접하여 제공된다. 도전층(33)은 터치 센서 유닛(31)에 전기적으로 접속된다. 표시 장치(15C)에서 기판(11) 측에 접속된 하나 이상의 FPC에 의하여, 액정 소자(15)를 구동시키기 위한 신호 및 터치 센서 유닛(31)을 구동시키기 위한 신호 양쪽을 표시 장치(15C)에 공급할 수 있다. 따라서, 도 2의 (C)의 표시 장치를 전자 기기에 쉽게 포함시킬 수 있고, 이에 의하여 부품 수가 줄어든다.
표시 장치(15C)에서는 한 쌍의 기판 사이에 터치 센서 유닛(31)을 제공할 수 있어, 기판 수를 줄일 수 있고, 표시 장치의 무게 및 두께를 저감할 수 있다.
[화소]
다음으로, 본 실시형태의 표시 장치에 포함되는 화소에 대하여 도 3의 (A1) 내지 (C)를 참조하여 설명한다.
도 3의 (A1)는 화소(900)를 도시한 상면 모식도이다. 도 3의 (A1)에 도시된 화소(900)는 4개의 부화소를 포함한다. 도 3의 (A1)에 도시된 화소(900)는 부화소를 가로세로 2개씩(two-by-two) 포함한 화소의 예이다. 부화소들 각각에서, 투과형 액정 소자(930LC)(도 3의 (A1) 및 (A2)에 도시되지 않았음) 및 트랜지스터(914) 등이 제공된다. 도 3의 (A1)의 화소(900)에서, 2개의 배선(902) 및 2개의 배선(904)이 제공된다. 도 3의 (A1)는 부화소에 포함되는 액정 소자의 표시 영역(표시 영역(918R, 918G, 918B, 및 918W))을 도시한 것이다.
화소(900)는 배선(902 및 904) 등을 포함한다. 배선(902)은 예를 들어 주사선으로서 기능한다. 배선(904)은 예를 들어 신호선으로서 기능한다. 배선(902) 및 배선(904)은 한 부분에서 서로 교차된다.
트랜지스터(914)는 선택 트랜지스터로서 기능한다. 트랜지스터(914)의 게이트는 배선(902)에 전기적으로 접속된다. 트랜지스터(914)의 소스 및 드레인 중 한쪽은 배선(904)에 전기적으로 접속되고, 트랜지스터(914)의 소스 및 드레인 중 다른 쪽은 액정 소자(930LC)에 전기적으로 접속된다.
여기서, 배선(902 및 904)은 차광성을 가진다. 배선(902 및 904) 이외의 층, 즉 트랜지스터(914), 그리고 트랜지스터(914)에 접속되는 배선, 콘택트 부분, 및 용량 소자 등을 형성하는 층에는 투광성의 막을 사용하는 것이 바람직하다. 도 3의 (A2)는 도 3의 (A1)의 화소(900)에 포함되는 가시광을 투과시키는 영역(900t) 및 가시광을 차단하는 영역(900s)을 구별하여 도시한 것이다. 상술한 바와 같이 투광성의 막을 사용하여 트랜지스터를 형성하는 경우, 배선(902 및 904)이 제공된 부분 이외의 부분을 투과 영역(900t)으로 할 수 있다. 액정 소자의 투과 영역이 트랜지스터, 트랜지스터에 접속되는 배선, 콘택트 부분, 및 용량 소자 등과 중첩될 수 있어, 화소의 개구율을 높일 수 있다.
또한 화소의 면적에 대한 투과 영역의 면적의 비율이 높아질수록, 투과하는 광의 양을 증가시킬 수 있다. 예를 들어, 화소의 면적에 대한 투과 영역의 면적의 비율은 1% 이상 95% 이하, 바람직하게는 10% 이상 90% 이하, 더 바람직하게는 20% 이상 80% 이하로 할 수 있다. 특히, 그 비율은 40% 이상 또는 50% 이상인 것이 바람직하고, 60% 이상 80% 이하인 것이 더 바람직하다.
도 3의 (B) 및 (C) 각각은 도 3의 (A2)의 일점쇄선 A-B를 따라 취한 단면도이다. 또한 상면도에서 도시되지 않은 액정 소자(930LC), 착색막(932CF), 차광막(932BM), 용량 소자(915), 및 구동 회로부(901) 등의 단면도 아울러 도 3의 (B) 및 (C)에 도시하였다. 구동 회로부(901)는 주사선 구동 회로부 또는 신호선 구동 회로부로서 사용할 수 있다. 구동 회로부(901)는 트랜지스터(911)를 포함한다.
도 3의 (B) 및 (C) 각각에 도시된 바와 같이, 광은 백라이트 유닛(13)으로부터 파선(破線)의 화살표로 나타낸 방향으로 방출된다. 백라이트 유닛(13)으로부터의 광은 트랜지스터(914)와 액정 소자(930LC)의 콘택트 부분, 트랜지스터(914), 및 용량 소자(915) 등을 통하여 외부로 추출된다. 따라서, 트랜지스터(914) 및 용량 소자(915)를 형성하는 막 등도 투광성을 가지는 것이 바람직하다. 트랜지스터(914) 및 용량 소자(915) 등에 포함되는 투광성의 영역의 면적이 커질수록, 백라이트 유닛(13)으로부터의 광을 더 효율적으로 사용할 수 있다.
도 3의 (B) 및 (C) 각각에 도시된 바와 같이, 백라이트 유닛(13)으로부터의 광은 착색막(932CF)을 통하여 외부로 추출되어도 좋다. 착색막(932CF)을 통하여 광이 추출되는 경우, 원하는 색을 가지는 광을 얻을 수 있다. 착색막(932CF)의 색은 적색(R), 녹색(G), 청색(B), 시안(C), 마젠타(M), 및 황색(Y) 등으로부터 선택할 수 있다.
도 3의 (B)에서, 백라이트 유닛(13)으로부터의 광은 먼저 트랜지스터(914) 및 용량 소자(915) 등에 들어간다. 그리고, 트랜지스터(914) 및 용량 소자(915) 등을 통과한 광이 액정 소자(930LC)에 들어간다. 그 후, 액정 소자(930LC)를 통과한 광은 착색막(932CF)을 통하여 외부로 추출된다.
도 3의 (C)에서, 백라이트 유닛(13)으로부터의 광은 먼저 착색막(932CF)에 들어간다. 그리고, 착색막(932CF)을 통과한 광이 액정 소자(930LC)에 들어간다. 그 후, 액정 소자(930LC)를 통과한 광이 트랜지스터(914) 및 용량 소자(915) 등을 통하여 외부로 추출된다.
도 3의 (A1) 내지 (C)에 도시된 트랜지스터, 배선, 및 용량 소자 등에는 다음의 재료를 사용할 수 있다. 또한 본 실시형태에서 설명하는 각 구조예에서의 가시광을 투과시키는 반도체층 및 가시광을 투과시키는 도전층에도 이들 재료를 사용할 수 있다.
트랜지스터에 포함되는 반도체막은 투광성의 반도체 재료를 사용하여 형성할 수 있다. 투광성의 반도체 재료로서, 금속 산화물 및 산화물 반도체 등을 들 수 있다. 또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히, 인듐 및 아연이 포함되는 것이 바람직하다. 또한 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중 1종 이상이 포함되어도 좋다.
트랜지스터에 포함되는 도전막은 투광성의 도전 재료를 사용하여 형성할 수 있다. 투광성의 도전 재료는 인듐, 아연, 및 주석 중에서 선택된 1종 이상을 포함하는 것이 바람직하다. 구체적으로는 In 산화물, In-Sn 산화물(인듐 주석 산화물 또는 ITO라고도 함), In-Zn 산화물, In-W 산화물, In-W-Zn 산화물, In-Ti 산화물, In-Sn-Ti 산화물, In-Sn-Si 산화물, Zn 산화물, 또는 Ga-Zn 산화물 등을 사용할 수 있다.
트랜지스터의 도전막은, 불순물 원소를 포함하고 저항이 저감된 산화물 반도체이어도 좋다. 저항이 저감된 산화물 반도체를 OC(oxide conductor)로 간주할 수 있다.
예를 들어, 산화물 도전체를 형성하기 위하여, 산화물 반도체에 산소 결손을 형성하고 나서, 산소 결손에 수소를 첨가함으로써, 전도대 근방에 도너 준위가 형성된다. 도너 준위를 가지는 산화물 반도체는 도전성이 높아지고 도전체가 된다.
산화물 반도체는 에너지 갭이 크므로(예를 들어 에너지 갭 2.5eV 이상) 가시광 투과성을 가진다. 또한 상술한 바와 같이, 산화물 도전체는 전도대 근방에 도너 준위를 가지는 산화물 반도체이다. 따라서, 산화물 도전체에서는 도너 준위로 인한 흡수의 영향이 적고, 산화물 도전체는 산화물 반도체와 같은 정도의 가시광 투과성을 가진다.
산화물 도전체는 트랜지스터의 반도체막에 포함되는 금속 원소 중 1종 이상을 포함하는 것이 바람직하다. 트랜지스터에 포함되는 2층 이상을 같은 금속 원소를 포함하는 산화물 반도체를 사용하여 형성하면, 2공정 이상에서 같은 제작 장치(예를 들어 퇴적 장치 또는 가공 장치)를 사용할 수 있기 때문에 제작 비용을 삭감할 수 있다.
본 실시형태에서 설명하는 표시 장치의 화소의 구조에 의하여, 백라이트 유닛으로부터 방출되는 광을 효율적으로 사용할 수 있다. 따라서, 소비전력이 저감된 우수한 표시 장치를 제공할 수 있다.
<2. 표시 장치의 구조예 2>
다음으로, 본 실시형태의 표시 장치에 대하여 도 4, 도 5의 (A) 및 (B), 도 6, 그리고 도 7을 참조하여 설명한다. 도 4는 표시 장치(100A)를 도시한 사시도이다. 도 5의 (A) 및 (B)는 표시 장치(100A)에 포함되는 부화소의 상면도이다. 도 6은 표시 장치(100A)를 도시한 단면도이다. 도 7은 표시 장치(100B)를 도시한 단면도이다. 명료화를 위하여, 도 4에는 편광판(130) 등의 구성요소는 도시하지 않았다. 도 4에는 기판(61)을 점선으로 도시하였다.
표시 장치(100A)는 표시부(62) 및 구동 회로부(64)를 포함한다. FPC(72) 및 IC(73)가 표시 장치(100A)에 실장되어 있다.
표시부(62)는 복수의 화소를 포함하고, 화상을 표시하는 기능을 가진다.
화소는 복수의 부화소를 포함한다. 예를 들어, 표시부(62)는 적색을 나타내는 부화소, 녹색을 나타내는 부화소, 및 청색을 나타내는 부화소의 3개의 부화소로 구성되는 하나의 화소를 가짐으로써 풀 컬러 화상을 표시할 수 있다. 또한 부화소에 의하여 나타내어지는 색은 적색, 녹색, 및 청색에 한정되지 않는다. 예를 들어, 화소는 백색, 황색, 마젠타, 또는 시안의 색을 나타내는 부화소로 구성되어도 좋다. 본 명세서 등에서는, 부화소를 화소로서 단순히 설명하여도 좋다.
표시 장치(100A)는 주사선 구동 회로 및 신호선 구동 회로 중 한쪽 또는 양쪽을 포함하여도 좋다. 표시 장치(100A)는 주사선 구동 회로 및 신호선 구동 회로 중 어느 쪽도 포함하지 않아도 된다. 표시 장치(100A)가 터치 센서 등의 센서를 포함하는 경우, 표시 장치(100A)는 센서 구동 회로를 포함하여도 좋다. 본 실시형태에서는, 구동 회로부(64)를 주사선 구동 회로를 포함하는 것으로 예시한다. 주사선 구동 회로는 표시부(62)에 포함되는 주사선에 주사 신호를 출력하는 기능을 가진다.
표시 장치(100A)에서는, IC(73)가 COG 방식 등에 의하여 기판(51)에 실장되어 있다. IC(73)는 예를 들어 신호선 구동 회로, 주사선 구동 회로, 및 센서 구동 회로 중 어느 하나 이상을 포함한다.
FPC(72)는 표시 장치(100A)에 전기적으로 접속된다. IC(73) 및 구동 회로부(64)에는 FPC(72)를 통하여 외부로부터 신호 또는 전력이 공급된다. 또한 FPC(72)를 통하여 IC(73)로부터 외부에 신호를 출력할 수 있다.
FPC(72)에는 IC가 실장되어도 좋다. 예를 들어, 신호선 구동 회로, 주사선 구동 회로, 및 센서 구동 회로 중 어느 하나 이상을 포함하는 IC가 FPC(72)에 실장되어도 좋다.
배선(65)은 표시부(62) 및 구동 회로부(64)에 신호 및 전력을 공급한다. 상기 신호 및 전력은 FPC(72)를 통하여 외부로부터, 또는 IC(73)로부터 배선(65)에 입력된다.
도 6은 표시부(62), 구동 회로부(64), 및 배선(65)을 포함한 단면도이다. 도 6은 도 5의 (A)의 일점쇄선 X1-X2를 따른 단면도를 포함한다. 도 6 및 후속의 표시 장치의 단면도에서, 표시부(62)는 부화소의 표시 영역(68) 및 표시 영역(68) 주변에 있는 비표시 영역(66)을 포함한다.
도 5의 (A)는 공통 전극(112) 측으로부터 본 상면도이고, 부화소에서의 게이트(223)부터 공통 전극(112)까지의 적층 구조를 도시한 것이다(도 6 참조). 도 5의 (A)에서, 부화소의 표시 영역(68)은 굵은 점선으로 윤곽이 나타내어진다. 도 5의 (B)는, 공통 전극(112)을 제외한 도 5의 (A)의 적층 구조의 상면도이다.
표시 장치(100A)는 가로 전계 모드의 액정 소자를 포함하는 투과형 액정 표시 장치의 예이다.
도 6에 도시된 바와 같이, 표시 장치(100A)는 기판(51), 트랜지스터(201), 트랜지스터(206), 액정 소자(40), 보조 배선(139), 배향막(133a), 배향막(133b), 접속부(204), 접착층(141), 착색층(131), 차광층(132), 오버코트(121), 기판(61), 및 편광판(130) 등을 포함한다.
액정 소자(40)는 표시 영역(68)에 제공된다. 액정 소자(40)는 FFS(fringe field switching) 모드의 액정 소자이다.
액정 소자(40)는 화소 전극(111), 공통 전극(112), 및 액정층(113)을 포함한다. 화소 전극(111)과 공통 전극(112) 사이에서 발생하는 전계에 의하여 액정층(113)의 배향을 제어할 수 있다. 액정층(113)은 배향막들(133a 및 133b) 사이에 위치한다.
도 6에서, 화소 전극(111)은 도전층(222c)을 통하여 저저항 영역(231b)에 전기적으로 접속된다.
도전층(222c) 및 저저항 영역(231b)은 가시광을 투과시키는 재료를 사용하여 형성한다. 이로써, 화소 전극(111)과 트랜지스터 사이의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
공통 전극(112)은 빗살 형상을 가지는 상면 형상(평면 형상이라고도 함) 또는 슬릿이 제공된 상면 형상을 가져도 좋다. 도 5의 (A) 및 (B) 그리고 도 6은 하나의 부화소의 표시 영역(68)에서의 공통 전극(112)에 하나의 개구가 제공된 예를 도시한 것이다. 공통 전극(112)에는 하나 이상의 개구를 제공할 수 있다. 표시 장치의 해상도가 높을수록, 하나의 부화소에서의 표시 영역(68)의 면적은 작아진다. 따라서, 공통 전극(112)에 제공되는 개구의 개수는 복수에 한정되지 않고, 하나의 개구를 제공할 수 있다. 즉, 해상도가 높은 표시 장치에서는, 화소(부화소)의 면적이 작기 때문에, 공통 전극(112)에 하나의 개구만이 있더라도 부화소의 표시 영역 전체에 걸쳐 액정의 배향을 위하여 충분한 전계를 발생시킬 수 있다.
화소 전극(111)과 공통 전극(112) 사이에는 절연층(220)이 제공된다. 화소 전극(111)은 절연층(220)을 개재하여 공통 전극(112)과 중첩되는 부분을 포함한다. 또한 화소 전극(111)과 착색층(131)이 중첩되는 영역 중 일부에서는, 화소 전극(111) 상방에 공통 전극(112)이 배치되지 않는다. 공통 전극(112) 위에는 보조 배선(139)이 제공된다. 보조 배선(139)의 저항률은 공통 전극(112)의 저항률보다 낮은 것이 바람직하다. 공통 전극에 전기적으로 접속되는 보조 배선을 제공함으로써, 공통 전극의 저항에 기인한 전압 하강을 억제할 수 있다. 또한 금속 산화물을 포함하는 도전층과 금속을 포함하는 도전층의 적층 구조를 사용하는 경우에는, 하프톤 마스크를 사용하는 패터닝 기술에 의하여 이들 도전층을 형성함으로써, 제작 공정을 간략화할 수 있어 바람직하다.
보조 배선(139)은 공통 전극(112)보다 저항이 낮은 막이어도 좋다. 예를 들어, 보조 배선(139)은 몰리브데넘, 타이타늄, 크로뮴, 탄탈럼, 텅스텐, 알루미늄, 구리, 은, 네오디뮴, 및 스칸듐 등의 금속 재료, 및 이들 원소 중 임의의 것을 포함하는 합금 재료 중 임의의 것을 사용하여 단층 구조 또는 적층 구조를 가지도록 형성될 수 있다.
표시 장치의 사용자에 의하여 상기 보조 배선(139)이 보이지 않도록, 보조 배선(139)은 차광층(132) 등과 중첩되는 위치에 제공되는 것이 바람직하다.
배향막은 액정층(113)과 접하여 제공되는 것이 바람직하다. 배향막은 액정층(113)의 배향을 제어할 수 있다. 표시 장치(100A)에서는, 공통 전극(112)(또는 절연층(220))과 액정층(113) 사이에 배향막(133a)이 위치하고, 오버코트(121)와 액정층(113) 사이에 배향막(133b)이 위치한다.
액정 재료는, 양의 유전 이방성(Δε)을 가지는 포지티브형 액정 재료 및 음의 유전 이방성을 가지는 네거티브형 액정 재료로 분류된다. 양쪽 재료를 본 발명의 일 형태에서 사용할 수 있고, 적용되는 모드 및 설계에 따라 최적인 액정 재료를 선택할 수 있다.
본 발명의 일 형태에서는, 네거티브형 액정 재료를 사용하는 것이 바람직하다. 네거티브형 액정은 액정 분자의 분극화(polarization)에 기인하는 플렉소일렉트릭 효과(flexoelectric effect)의 영향이 적기 때문에, 액정층에 인가되는 전압의 극성에 의한 투과율의 차이가 적다. 이는, 플리커가 표시 장치의 사용자에 의하여 인식되는 것을 방지한다. 플렉소일렉트릭 효과는 분극화가 배향의 왜곡에 의하여 유발되는 형상이고, 주로 분자의 형상에 의존한다. 네거티브형 액정 재료는, 퍼짐(spreading) 및 구부러짐 등의 변형을 겪기 어렵다.
또한 여기서 액정 소자(40)는 FFS 모드를 사용한 소자이지만, 본 발명의 일 형태는 이에 한정되지 않고, 다양한 모드 중 임의의 것을 사용한 액정 소자를 사용할 수 있다. 예를 들어, VA(vertical alignment) 모드, TN(twisted nematic) 모드, IPS(in-plane switching) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optically compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(antiferroelectric liquid crystal) 모드, ECB(electrically controlled birefringence) 모드, VA-IPS 모드, 또는 게이트-호스트 모드를 사용한 액정 소자를 사용할 수 있다.
또한 표시 장치(100A)는 노멀리 블랙형 액정 표시 장치, 예를 들어, 수직 배향(VA) 모드를 사용한 투과형 액정 표시 장치이어도 좋다. 수직 배향 모드의 예에는 MVA(multi-domain vertical alignment) 모드, PVA(patterned vertical alignment) 모드, 및 ASV(advanced super view) 모드가 포함된다.
액정 소자는 액정의 광학 변조 작용에 의하여 광의 투과 및 비투과를 제어하는 소자이다. 액정의 광학 변조 작용은 액정에 인가되는 전계(수평 전계, 수직 전계, 및 경사 전계를 포함함)에 의하여 제어된다. 액정 소자에 사용되는 액정으로서는, 서모트로픽 액정, 저분자 액정, 고분자 액정, PDLC(polymer dispersed liquid crystal), 강유전 액정, 또는 반강유전 액정 등을 사용할 수 있다. 이러한 액정 재료는, 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 또는 등방상 등을 나타낸다.
또는, 가로 전계 모드를 채용하는 경우, 배향막이 불필요한 블루상(blue phase)을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상 중 하나이며, 콜레스테릭 액정의 온도가 상승되면서 콜레스테릭상이 등방상으로 전이하기 직전에 발현한다. 블루상은 좁은 온도 범위에서만 나타나기 때문에, 온도 범위를 개선하기 위하여, 5wt.% 이상의 키랄제를 혼합한 액정 조성물을 액정층(113)에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 응답 시간이 짧고 광학적 등방성을 나타내기 때문에, 배향 처리가 불필요하게 된다. 또한 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 시야각 의존성이 작다. 또한 배향막을 제공할 필요가 없고 러빙 처리가 불필요하기 때문에, 러빙 처리에 기인하는 정전기 방전 대미지를 방지할 수 있고, 제작 공정에서의 액정 표시 장치의 결함 또는 대미지를 저감할 수 있다.
표시 장치(100A)는 투과형 액정 표시 장치이므로, 화소 전극(111) 및 공통 전극(112)의 양쪽에, 가시광을 투과시키는 도전 재료를 사용한다. 트랜지스터(206)에 포함되는 하나 이상의 도전층에, 가시광을 투과시키는 도전 재료를 사용한다. 이로써, 트랜지스터(206)의 적어도 일부를 표시 영역(68)에 제공할 수 있다. 도 6에는, 가시광을 투과시키는 도전 재료를 도전층(222c)에 사용한 경우를 예로서 도시하였다.
예를 들어, 가시광을 투과시키는 도전 재료에는 인듐(In), 아연(Zn), 및 주석(Sn) 중 하나 이상을 포함하는 재료를 사용하는 것이 바람직하다. 구체적으로는, 예를 들어 산화 인듐, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 산화 텅스텐을 포함하는 산화 인듐, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 산화 인듐, 산화 타이타늄을 포함하는 인듐 주석 산화물, 산화 실리콘을 포함하는 인듐 주석 산화물(ITSO), 산화 아연, 및 갈륨을 포함하는 산화 아연이 있다. 또한 그래핀을 포함하는 막을 사용할 수도 있다. 그래핀을 포함하는 막은, 예를 들어, 산화 그래핀을 포함하는 막을 환원함으로써 형성할 수 있다.
바람직하게는 도전층(222c), 화소 전극(111), 및 공통 전극(112) 중 적어도 하나 이상이 산화물 도전층을 포함한다. 산화물 도전층은 트랜지스터(206)의 반도체층에 포함되는 금속 원소를 하나 이상 포함하는 것이 바람직하다. 예를 들어, 도전층(222c)은 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물(M은 Al, Ti, Ga, Ge, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)막인 것이 더 바람직하다. 마찬가지로, 화소 전극(111) 및 공통 전극(112) 각각은 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물막인 것이 더 바람직하다.
도전층(222c), 화소 전극(111), 및 공통 전극(112) 중 적어도 하나 이상을 산화물 반도체를 사용하여 형성하여도 좋다. 표시 장치를 구성하는 2개 이상의 층을 같은 금속 원소를 포함하는 산화물 반도체를 사용하여 형성하면, 2개 이상의 단계에서 같은 제작 장치(예를 들어, 막 형성 장치 또는 가공 장치)를 사용할 수 있어 제작 비용을 삭감할 수 있다.
산화물 반도체는, 반도체 재료의 막 내의 산소 결손 및/또는 반도체 재료의 막 내의 수소 또는 물 등의 불순물의 농도에 의하여 저항을 제어할 수 있는 반도체 재료이다. 따라서, 산화물 반도체층에 대하여 산소 결손 및/또는 불순물 농도를 증가시키는 처리, 또는 산화물 반도체층에 대하여 산소 결손 및/또는 불순물 농도를 저감시키는 처리를 선택함으로써, 산화물 도전층의 저항률을 제어할 수 있다.
또한 산화물 반도체층을 사용하여 형성된 이러한 산화물 도전층을, 캐리어 밀도가 높고 저항이 낮은 산화물 반도체층, 도전성을 가지는 산화물 반도체층, 또는 도전성이 높은 산화물 반도체층이라고 할 수 있다.
또한 같은 금속 원소를 사용하여 산화물 반도체층 및 산화물 도전층을 형성함으로써, 제작 비용을 삭감할 수 있다. 예를 들어, 금속 조성이 같은 금속 산화물 타깃을 사용함으로써 제작 비용을 삭감할 수 있다. 금속 조성이 같은 금속 산화물 타깃을 사용함으로써, 산화물 반도체층의 가공 시에 사용되는 에칭 가스 또는 에칭액을 산화물 도전층의 가공에도 사용할 수 있다. 또한 산화물 반도체층 및 산화물 도전층이 같은 금속 원소를 가지더라도, 금속 원소의 조성은 상이한 경우가 있다. 예를 들어, 표시 장치의 제작 공정 중에 막 내의 금속 원소가 탈리될 수 있고, 결과적으로 금속 조성이 상이해진다.
예를 들어, 수소를 포함하는 질화 실리콘막을 절연층(216)에 사용하고, 산화물 반도체를 도전층(222c)에 사용하면, 절연층(216)으로부터 공급되는 수소에 의하여 산화물 반도체의 도전율을 높일 수 있다. 마찬가지로 예를 들어, 수소를 포함하는 질화 실리콘막을 절연층(220)에 사용하고, 산화물 반도체를 화소 전극(111)에 사용하면, 절연층(220)으로부터 공급되는 수소에 의하여 산화물 반도체의 도전율을 높일 수 있다.
비표시 영역(66)에는 트랜지스터(206)가 제공된다.
트랜지스터(206)는 게이트(221), 게이트(223), 절연층(211), 절연층(213), 및 반도체층(채널 영역(231a) 및 한 쌍의 저저항 영역(231b))을 포함한다. 저저항 영역(231b)의 저항률은 채널 영역(231a)의 저항률보다 낮다. 본 실시형태에서는, 반도체층으로서 산화물 반도체층을 사용하는 경우를 예로서 설명한다. 산화물 반도체층은 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물(M은 Al, Ti, Ga, Ge, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)막인 것이 더 바람직하다. 산화물 반도체층의 자세한 사항에 대해서는 후술한다.
게이트(221)와 채널 영역(231a)은 절연층(213)을 개재하여 중첩된다. 게이트(223)와 채널 영역(231a)은 절연층(211)을 개재하여 중첩된다. 절연층(211 및 213)은 게이트 절연층으로서 기능한다. 절연층(212 및 214)에 제공된 개구를 통하여, 도전층(222a)은 저저항 영역들(231b) 중 한쪽에 접속되고, 도전층(222c)은 저저항 영역들(231b) 중 다른 쪽에 접속된다.
도 6에 도시된 트랜지스터(206)는 채널의 상방 및 하방에 게이트를 포함하는 트랜지스터이다.
도 5의 (B)에 도시된 콘택트 부분 Q1에서, 게이트(221 및 223)는 전기적으로 접속된다. 서로 전기적으로 접속된 2개의 게이트를 가지는 트랜지스터는, 다른 트랜지스터보다 전계 효과 이동도를 높일 수 있기 때문에, 다른 트랜지스터보다 온 상태 전류를 높일 수 있다. 이 결과, 고속 동작이 가능한 회로를 얻을 수 있다. 또한 회로부에 의하여 점유되는 면적을 축소할 수 있다. 온 상태 전류가 높은 트랜지스터를 사용하면, 크기 또는 해상도의 증가에 의하여 배선의 수가 증가된 표시 장치에서도 배선의 신호 지연을 저감할 수 있고, 표시의 불균일을 저감할 수 있다. 또한 이러한 구성을 사용함으로써 신뢰성이 높은 트랜지스터의 제작이 가능해진다.
도 5의 (B)에 도시된 콘택트 부분 Q2에서, 도전층(222c)은 화소 전극(111)에 접속된다. 상술한 바와 같이, 도전층(222c)은 가시광을 투과시키는 재료를 사용하여 형성된다. 따라서, 콘택트 부분 Q2를 표시 영역(68)에 제공할 수 있다. 이로써, 부화소의 개구율을 높일 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
바꿔 말하면, 도 5의 (A) 및 (B)에서, 하나의 도전층이 주사선(228) 및 게이트(223)로서 기능한다. 게이트(221 및 223) 중 저항이 더 낮은 한쪽이, 주사선으로서도 기능하는 도전층인 것이 바람직하다. 주사선(228)으로서 기능하는 도전층의 저항은 충분히 낮은 것이 바람직하다. 따라서, 주사선(228)으로서 기능하는 도전층은 금속 또는 합금 등을 사용하여 형성되는 것이 바람직하다. 주사선(228)으로서 기능하는 도전층에는, 가시광을 차단하는 기능을 가지는 재료를 사용하여도 좋다.
도 5의 (A) 및 (B)에서, 하나의 도전층이 신호선(229) 및 도전층(222a)의 양쪽으로서 기능한다고 생각할 수 있다. 신호선(229)으로서 기능하는 도전층의 저항은 충분히 낮은 것이 바람직하다. 따라서, 신호선(229)으로서 기능하는 도전층은 금속 또는 합금 등을 사용하여 형성되는 것이 바람직하다. 신호선(229)으로서 기능하는 도전층에는, 가시광을 차단하는 기능을 가지는 재료를 사용하여도 좋다. 즉, 본 발명의 일 형태에서, 도전층(222a)과 도전층(222c)이 상이한 재료를 사용하여 형성되는 점이 트랜지스터(206)의 특징이다.
구체적으로는, 도전층(222c)에 사용할 수 있는 가시광을 투과시키는 도전 재료의 저항률은 구리 또는 알루미늄 등 가시광을 차단하는 도전 재료의 저항률보다 높다. 따라서, 신호 지연을 방지하기 위하여, 주사선 및 신호선 등의 버스라인은, 저항률이 낮은 가시광을 차단하는 도전 재료(금속 재료)를 사용하여 형성되는 것이 바람직하다. 또한 화소의 크기, 버스라인의 폭, 및 버스라인의 두께 등에 따라서는, 버스라인을 형성하기 위하여 가시광을 투과시키는 도전 재료를 사용할 수 있다.
게이트(221 및 223)는 금속 재료 및 산화물 도전체 중 한쪽의 단층, 또는 금속 재료와 산화물 도전체 양쪽의 적층을 각각 포함할 수 있다. 예를 들어, 게이트(221 및 223) 중 한쪽이 산화물 도전체를 포함하여도 좋고, 게이트(221 및 223) 중 다른 쪽이 금속 재료를 포함하여도 좋다.
트랜지스터(206)는 반도체층으로서 산화물 반도체층을 포함하고, 게이트(221 및 223) 중 적어도 한쪽으로서 산화물 도전층을 포함하여 형성할 수 있다. 이 경우, 산화물 반도체층 및 산화물 도전층은 산화물 반도체를 사용하여 형성되는 것이 바람직하다.
가시광을 차단하는 도전층을 게이트(223)에 사용하면, 백라이트로부터의 광으로 채널 영역(231a)이 조사되는 것을 방지할 수 있다. 상술한 바와 같이 채널 영역(231a)이 가시광을 차단하는 도전층과 중첩되면, 광으로 인한 트랜지스터의 특성 변동이 억제될 수 있다. 이로써, 트랜지스터의 신뢰성을 높일 수 있다.
채널 영역(231a)의 기판(61) 측에 차광층(132)이 제공되고, 채널 영역(231a)의 기판(51) 측에, 가시광을 차단하는 게이트(223)가 제공됨으로써, 외광 및 백라이트로부터의 광으로 채널 영역(231a)이 조사되는 것을 방지할 수 있다.
본 발명의 일 형태에서, 가시광을 차단하는 도전층은 반도체층의 일부와 중첩되고 반도체층의 다른 부분과는 중첩되지 않아도 된다. 예를 들어, 가시광을 차단하는 도전층은 적어도 채널 영역(231a)과 중첩되어도 좋다. 구체적으로, 도 6 등에 도시된 바와 같이 채널 영역(231a)과 인접한 저저항 영역(231b)은 게이트(223)와 중첩되지 않는 영역을 포함한다. 또한 저저항 영역(231b)을 상술한 산화물 도전체(OC)와 바꾸어도 좋다. 상술한 바와 같이 산화물 도전체(OC)는 가시광을 투과시키기 때문에, 광은 저저항 영역(231b)을 통과하여 추출될 수 있다.
트랜지스터의 반도체층에 실리콘, 대표적으로 비정질 실리콘 또는 저온 폴리실리콘(LTPS)을 사용하는 경우, 저저항 영역에 상당하는 영역은, 실리콘에 인 또는 붕소 등의 불순물을 포함하는 영역이라고 할 수도 있다. 또한 실리콘은 약 1.1eV의 밴드갭을 가진다. 인 또는 붕소 등의 불순물이 실리콘에 포함되면, 밴드갭이 작아지는 경우가 있다. 따라서, 트랜지스터의 반도체층에 실리콘을 사용하는 경우, 실리콘에 형성된 저저항 영역은 가시광 투과성이 낮기 때문에, 광 추출을 위하여 저저항 영역이 광을 투과시키기 어려운 경우가 있다. 그러나, 본 발명의 일 형태에서 산화물 반도체(OS) 및 산화물 도전체(OC)는 가시광을 투과시키기 때문에, 화소 또는 부화소의 개구율을 향상시킬 수 있다.
트랜지스터(206)는 절연층(212 및 214) 그리고 절연층(215 및 216)으로 덮여 있다. 또한 절연층(212, 214, 및 216)을 트랜지스터(206)의 구성요소로서 생각할 수 있다. 트랜지스터는 트랜지스터를 구성하는 반도체로의 불순물 확산을 저감하는 절연층으로 덮이는 것이 바람직하다. 절연층(215)은 평탄화층으로서 기능한다.
절연층(211 및 213) 각각은 과잉 산소 영역을 포함하는 것이 바람직하다. 게이트 절연층이 과잉 산소 영역을 포함하면, 채널 영역(231a)에 과잉 산소를 공급할 수 있다. 채널 영역(231a)에 형성될 가능성이 있는 산소 결손을 과잉 산소로 채울 수 있기 때문에, 신뢰성이 높은 트랜지스터를 제공할 수 있다.
절연층(212)은 질소 또는 수소를 포함하는 것이 바람직하다. 절연층(212)과 저저항 영역(231b)이 서로 접하면, 절연층(212) 내의 질소 또는 수소가 저저항 영역(231b)에 첨가된다. 질소 또는 수소가 첨가되면 저저항 영역(231b)의 캐리어 밀도가 높아진다. 또는, 절연층(214)이 질소 또는 수소를 포함하고 절연층(212)이 질소 또는 수소를 투과시키는 경우, 질소 또는 수소를 저저항 영역(231b)에 첨가할 수 있다.
표시 장치(100A)에서는, 액정층(113)보다 기판(61) 측에 착색층(131) 및 차광층(132)이 제공된다. 착색층(131)은 적어도 부화소의 표시 영역(68)과 중첩되는 영역에 위치한다. 화소(부화소)의 비표시 영역(66)에는 차광층(132)이 제공된다. 차광층(132)은 트랜지스터(206)의 적어도 일부와 중첩된다.
착색층(131) 또는 차광층(132)과, 액정층(113) 사이에는 오버코트(121)를 제공하는 것이 바람직하다. 오버코트(121)는, 착색층(131) 및 차광층(132) 등에 포함되는 불순물이 액정층(113)으로 확산되는 것을 저감할 수 있다.
기판(51 및 61)은 접착층(141)에 의하여 서로 접합된다. 기판(51 및 61) 그리고 접착층(141)으로 둘러싸인 영역에 액정층(113)이 밀봉된다.
표시 장치(100A)가 투과형 액정 표시 장치로서 기능하는 경우, 2개의 편광판 사이에 표시부(62)가 끼워지도록 2개의 편광판을 배치한다. 도 6은 기판(61) 측의 편광판(130)을 도시한 것이다. 기판(51) 측의 편광판의 외부에 제공된 백라이트로부터의 광(45)은 편광판을 통하여 표시 장치(100A)에 들어간다. 이 경우, 화소 전극(111)과 공통 전극(112) 사이에 공급되는 전압에 의하여 액정층(113)의 배향을 제어함으로써 광의 광학 변조를 제어할 수 있다. 즉, 편광판(130)을 통하여 사출되는 광의 강도를 제어할 수 있다. 또한 착색층(131)은 입사광으로부터 특정한 파장 범위 외의 파장의 광을 흡수한다. 그 결과, 추출되는 광은 예를 들어 적색, 청색, 또는 녹색을 나타낸다.
편광판에 더하여, 예를 들어, 원 편광판(circular polarizer)을 사용할 수 있다. 원 편광판의 예에는, 직선 편광판과 1/4 파장 위상차판을 적층시킴으로써 형성되는 편광판이 포함된다. 원 편광판에 의하여 표시 장치의 표시 품질의 시야각 의존성을 저감할 수 있다.
액정 소자(40)는 게스트-호스트 액정 모드로 구동되는 것이 바람직하다. 게스트-호스트 액정 모드를 사용하는 경우에는 편광판을 사용할 필요가 없다. 편광판으로 인한 광 흡수를 저감할 수 있으므로, 광 추출 효율을 높일 수 있고, 표시 장치에 의하여 표시되는 화상을 밝게 할 수 있다.
구동 회로부(64)는 트랜지스터(201)를 포함한다.
트랜지스터(201)는 게이트(221), 게이트(223), 절연층(211), 절연층(213), 반도체층(채널 영역(231a) 및 한 쌍의 저저항 영역(231b)), 도전층(222a), 및 도전층(222b)을 포함한다. 도전층(222a 및 222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 도전층(222a)은 저저항 영역들(231b) 중 한쪽에 전기적으로 접속되고, 도전층(222b)은 저저항 영역들(231b) 중 다른 쪽에 전기적으로 접속된다.
구동 회로부(64)에 제공된 트랜지스터는 가시광을 투과시키는 기능을 반드시 가지지 않아도 된다. 따라서, 도전층(222b)과 같은 단계에서 같은 재료를 사용하여 도전층(222a)을 형성할 수 있다.
접속부(204)에서는, 배선(65)과 도전층(251)이 서로 접속되고, 도전층(251)과 커넥터(242)가 서로 접속된다. 즉, 접속부(204)에서는, 도전층(251) 및 커넥터(242)를 통하여 배선(65)이 FPC(72)에 전기적으로 접속된다. 이 구성을 채용함으로써, FPC(72)로부터 배선(65)에 신호 및 전력을 공급할 수 있다.
배선(65)은, 트랜지스터(201)에 포함되는 도전층(222a 및 222b) 그리고 트랜지스터(206)에 포함되는 도전층(222a)에 사용되는 것과 같은 재료 및 같은 제작 단계에 의하여 형성할 수 있다. 도전층(251)은 액정 소자(40)에 포함되는 화소 전극(111)에 사용되는 것과 같은 재료 및 같은 제작 단계에 의하여 형성할 수 있다. 이러한 식, 즉, 표시부(62) 및 구동 회로부(64)를 구성하는 도전층에 사용되는 것과 같은 재료 및 같은 제작 공정을 사용하여 접속부(204)를 구성하는 도전층을 제작하면, 공정 단계 수가 증가되지 않아 바람직하다.
트랜지스터(201 및 206)는 같은 구조를 가져도 좋고 가지지 않아도 된다. 즉, 구동 회로부(64)에 포함되는 트랜지스터 및 표시부(62)에 포함되는 트랜지스터는 같은 구조를 가져도 좋고 가지지 않아도 된다. 또한 구동 회로부(64)가 다른 구조를 가지는 복수의 트랜지스터를 가져도 좋고, 표시부(62)가 다른 구조를 가지는 복수의 트랜지스터를 가져도 좋다. 예를 들어, 주사선 구동 회로에 포함되는 시프트 레지스터 회로, 버퍼 회로, 및 보호 회로 중 하나 이상에, 서로 전기적으로 접속된 2개의 게이트를 포함하는 트랜지스터를 사용하는 것이 바람직하다.
도 7은 표시 장치(100B)의 단면도를 나타낸 것이다. 또한 표시 장치(100B)의 사시도는 도 4에 도시된 표시 장치(100A)의 사시도와 유사하므로, 설명은 생략한다.
표시 장치(100A)는 트랜지스터가 2개의 게이트를 포함하는 예를 나타낸 것이고, 표시 장치(100B)에서는 트랜지스터(201 및 206)는 각각 게이트(221)만을 포함한다. 또한 표시 장치(100B)는 스페이서(117)를 포함한다. 표시 장치(100A)의 구성요소와 유사한 표시 장치(100B)의 구성요소에 대해서는 자세히 설명하지 않는다.
트랜지스터(201 및 206)는 절연층(211) 위에 제공된다. 절연층(211)은 하지막으로서 기능한다. 트랜지스터(206)는 게이트(221), 절연층(213), 및 반도체층(채널 영역(231a) 및 한 쌍의 저저항 영역(231b))을 포함한다. 절연층(212 및 214)에 제공된 개구를 통하여, 도전층(222a)은 저저항 영역들(231b) 중 한쪽에 접속되고, 도전층(222b 또는 222c)은 저저항 영역들(231b) 중 다른 쪽에 접속된다. 절연층(215)은 평탄화층으로서 기능한다.
트랜지스터(201)에 포함되는 도전층(222b)은 도전층(222a)과 같은 재료 및 같은 단계를 사용하여 형성할 수 있다. 트랜지스터(201)에 포함되는 도전층(222c)은 가시광을 투과시키는 재료를 사용하여 형성한다.
스페이서(117)는 기판(51)과 기판(61) 사이의 거리를 일정 거리 이상으로 유지하는 기능을 가진다.
도 7에 나타낸 예에서는, 스페이서(117)의 저면이 오버코트(121)와 접하지만, 본 발명의 일 형태는 이에 한정되지 않는다. 스페이서(117)는 기판(51) 측 또는 기판(61) 측에 제공되어도 좋다.
도 7에 나타낸 예에서, 배향막들(133a 및 133b)은 배향막들(133a 및 133b)이 스페이서(117)와 중첩되는 영역에서 서로 접하지 않지만, 배향막들(133a 및 133b)은 서로 접하여도 좋다. 또한 한쪽 기판 위에 제공된 스페이서(117)는 다른 쪽 기판 위에 제공된 구조물과 접하여도 좋지만, 반드시 그러할 필요는 없다. 예를 들어, 액정층(113)이 스페이서(117)와 상기 구조물 사이에 위치하여도 좋다.
스페이서(117)로서 입자 형상의 스페이서를 사용하여도 좋다. 입자 형상의 스페이서로서는, 실리카 등의 재료를 사용할 수 있다. 스페이서는 수지 또는 고무 등 탄성을 가지는 재료로 만들어지는 것이 바람직하다. 이 경우, 입자 형상의 스페이서는 수직으로 찌부러진 형상을 취할 수 있다.
다음으로, 본 실시형태의 표시 장치의 구성요소에 사용할 수 있는 재료 등의 자세한 사항에 대하여 설명한다. 또한 이미 설명한 구성요소에 대한 설명은 생략하는 경우가 있다. 이하에서 설명하는 재료를, 후술하는 표시 장치, 터치 패널, 및 이들의 구성요소에 적절히 사용할 수 있다.
<<기판(51 및 61)>>
본 발명의 일 형태의 표시 장치에 사용되는 기판의 재료에 큰 제한은 없고, 다양한 기판을 사용할 수 있다. 예를 들어, 유리 기판, 석영 기판, 사파이어 기판, 반도체 기판, 세라믹 기판, 금속 기판, 또는 플라스틱 기판을 사용할 수 있다.
얇은 기판을 사용함으로써, 표시 장치의 무게 및 두께를 저감할 수 있다. 또한 가요성을 가질 정도로 얇은 기판을 사용함으로써, 가요성 표시 장치를 얻을 수 있다.
본 발명의 일 형태의 표시 장치는, 제작 기판 위에 트랜지스터 등을 형성한 다음, 다른 기판으로 트랜지스터 등을 전치함으로써 제작된다. 제작 기판을 사용하면, 특성이 양호한 트랜지스터의 형성, 소비전력이 낮은 트랜지스터의 형성, 내구성이 있는 표시 장치의 제작, 표시 장치에 대한 내열성의 부여, 더 가벼운 표시 장치의 제작, 또는 더 얇은 표시 장치의 제작이 가능하다. 트랜지스터가 전치되는 기판의 예에는, 트랜지스터를 형성할 수 있는 기판에 더하여, 종이 기판, 셀로판 기판, 석재 기판, 목재 기판, 직물 기판(천연 섬유(예를 들어, 견(silk), 솜(cotton), 또는 삼(hemp)), 합성 섬유(예를 들어, 나일론, 폴리우레탄, 또는 폴리에스터), 및 재생 섬유(예를 들어, 아세테이트, 큐프라, 레이온, 또는 재생 폴리에스터) 등을 포함함), 피혁 기판, 및 고무 기판 등이 포함된다.
<<트랜지스터(201 및 206)>>
본 발명의 일 형태의 표시 장치에 포함되는 트랜지스터는 톱 게이트 구조 또는 보텀 게이트 구조를 가져도 좋다. 채널의 상방 및 하방에 게이트 전극이 제공되어도 좋다. 트랜지스터에 사용되는 반도체 재료는 특별히 한정되지 않고, 예를 들어, 산화물 반도체, 실리콘, 또는 저마늄을 사용할 수 있다.
트랜지스터에 사용되는 반도체 재료의 결정성에 특별한 제한은 없고, 비정질 반도체 또는 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 부분적으로 결정 영역을 포함하는 반도체)를 사용하여도 좋다. 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 저감할 수 있어 바람직하다.
예를 들어, 제 14족 원소, 화합물 반도체, 또는 산화물 반도체를 반도체층에 사용할 수 있다. 대표적으로는, 실리콘을 포함하는 반도체, 갈륨 비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체를 반도체층에 사용할 수 있다.
트랜지스터의 채널이 형성되는 반도체에 산화물 반도체를 사용하는 것이 바람직하다. 특히, 실리콘보다 밴드갭이 큰 산화물 반도체를 사용하는 것이 바람직하다. 실리콘보다 밴드갭이 크고 캐리어 밀도가 작은 반도체 재료를 사용하면, 트랜지스터의 오프 상태 시의 전류(오프 상태 전류)를 저감할 수 있어 바람직하다.
산화물 반도체에 대해서는 상술한 설명 및 실시형태 5의 설명 등을 참조할 수 있다.
반도체층에 이러한 산화물 반도체를 사용함으로써, 전기 특성의 변화가 저감된, 신뢰성이 높은 트랜지스터를 제공할 수 있다.
트랜지스터의 오프 상태 전류는 낮기 때문에, 트랜지스터를 통하여 용량 소자에 축적된 전하가 오랫동안 유지될 수 있다. 이러한 트랜지스터를 화소에 사용함으로써, 표시된 화상의 계조(gray level)를 유지하면서, 구동 회로를 정지시킬 수 있다. 결과적으로, 소비전력이 매우 낮은 표시 장치가 얻어진다.
트랜지스터(201 및 206)는, 고순도화되어 산소 결손의 형성이 저감된 산화물 반도체층을 포함하는 것이 바람직하다. 이에 의하여, 트랜지스터의 오프 상태 전류가 낮아진다. 따라서, 화상 신호 등의 전기 신호를 오랫동안 유지할 수 있고, 온 상태에서는 기록의 간격을 길게 할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있어, 소비전력을 저감하는 효과로 이어진다.
트랜지스터(201 및 206)에서는, 비교적 높은 전계 효과 이동도를 얻을 수 있음으로써, 고속 동작이 가능하다. 고속 동작이 가능한 이러한 트랜지스터를 표시 장치에 사용함으로써, 표시부의 트랜지스터 및 구동 회로부의 트랜지스터를 같은 기판 위에 제작할 수 있다. 이는, 별도로 실리콘 웨이퍼 등에 의하여 형성된 반도체 장치를 구동 회로로서 사용할 필요가 없어, 표시 장치의 부품 수를 줄일 수 있다는 것을 의미한다. 또한 표시부에도 고속으로 동작할 수 있는 트랜지스터를 사용함으로써, 고품질의 화상을 제공할 수 있다.
<<절연층>>
표시 장치에 포함되는 절연층, 오버코트, 또는 스페이서 등에 사용할 수 있는 절연 재료로서는 유기 절연 재료 또는 무기 절연 재료를 사용할 수 있다. 유기 절연 재료의 예에는 아크릴 수지, 에폭시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리아마이드이미드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 및 페놀 수지가 포함된다. 무기 절연막의 예에는 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막이 포함된다.
<<도전층>>
트랜지스터의 게이트, 소스, 및 드레인, 및 표시 장치의 배선 및 전극 등의 도전층에는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속 중 임의의 것, 또는 이들 금속 중 임의의 것을 주성분으로서 포함하는 합금을 사용한 단층 구조 또는 적층 구조를 사용할 수 있다. 예를 들어, 타이타늄막을 알루미늄막 위에 적층한 2층 구조; 타이타늄막을 텅스텐막 위에 적층한 2층 구조; 구리막을 몰리브데넘막 위에 적층한 2층 구조; 구리막을 몰리브데넘 및 텅스텐을 포함하는 합금막 위에 적층한 2층 구조; 구리막을 구리, 마그네슘, 및 알루미늄을 포함하는 합금막 위에 적층한 2층 구조; 타이타늄막 또는 질화 타이타늄막, 알루미늄막 또는 구리막, 그리고 타이타늄막 또는 질화 타이타늄막을 이 순서대로 적층한 3층 구조; 혹은 몰리브데넘막 또는 질화 몰리브데넘막, 알루미늄막 또는 구리막, 그리고 몰리브데넘막 또는 질화 몰리브데넘막을 이 순서대로 적층한 3층 구조 등을 채용할 수 있다. 예를 들어, 도전층이 3층 구조를 가지는 경우, 제 1 층 및 제 3 층 각각이 타이타늄, 질화 타이타늄, 몰리브데넘, 텅스텐, 몰리브데넘 및 텅스텐을 포함하는 합금, 몰리브데넘 및 지르코늄을 포함하는 합금, 또는 질화 몰리브데넘으로 형성되는 막이고, 제 2 층이 구리, 알루미늄, 금, 은, 또는 구리 및 망가니즈를 포함하는 합금 등의 저저항 재료로 형성되는 막인 것이 바람직하다. 또한 ITO, 산화 텅스텐을 포함하는 산화 인듐, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 산화 인듐, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 또는 ITSO 등의 투광성 도전 재료를 사용하여도 좋다.
산화물 도전층은 산화물 반도체의 저항률을 제어함으로써 형성하여도 좋다.
<<접착층(141)>>
접착층(141)에는 열 경화 수지, 광 경화 수지, 또는 2액형(two-component type) 경화 수지 등의 경화 수지를 사용할 수 있다. 예를 들어 아크릴 수지, 우레탄 수지, 에폭시 수지, 또는 실록산 수지를 사용할 수 있다.
<<커넥터(242)>>
커넥터(242)로서는, 예를 들어 ACF(anisotropic conductive film) 또는 ACP(anisotropic conductive paste)를 사용할 수 있다.
<<착색층(131)>>
착색층(131)은 특정한 파장 범위의 광을 투과시키는 유색층(colored layer)이다. 착색층(131)에 사용할 수 있는 재료의 예에는 금속 재료, 수지 재료, 및 안료 또는 염료를 포함하는 수지 재료가 포함된다.
<<차광층(132)>>
차광층(132)은 예를 들어, 상이한 색의 인접한 착색층들(131) 사이에 제공된다. 예를 들어, 금속 재료, 혹은 안료 또는 염료를 포함하는 수지 재료에 의하여 형성된 블랙 매트릭스를 차광층(132)으로서 사용할 수 있다. 또한 구동 회로부(64) 등 표시부(62) 외의 영역에도 차광층(132)을 제공하면, 도파광(guided light) 등의 누설을 억제할 수 있어 바람직하다.
표시 장치를 구성하는 박막(즉, 절연막, 반도체막, 및 도전막 등)은 스퍼터링법, CVD(chemical vapor deposition)법, 진공 증착법, PLD(pulsed laser deposition)법, 및 ALD(atomic layer deposition)법 등 중 임의의 것에 의하여 형성할 수 있다. CVD법의 예로서는, PECVD(plasma-enhanced CVD)법 또는 열 CVD법을 들 수 있다. 열 CVD법의 예로서는, MOCVD(metal organic CVD)법을 들 수 있다.
또는, 표시 장치를 구성하는 박막(즉, 절연막, 반도체막, 및 도전막 등)은 스핀 코팅, 디핑(dipping), 스프레이 코팅, 잉크젯 인쇄, 디스펜싱, 스크린 인쇄, 또는 오프셋 인쇄 등의 방법에 의하여, 혹은 닥터 나이프, 슬릿 코터, 롤 코터, 커튼 코터, 또는 나이프 코터를 사용하여 형성할 수 있다.
표시 장치를 구성하는 박막은 포토리소그래피법 등을 사용하여 가공할 수 있다. 또는, 차폐 마스크를 사용하는 막 형성법에 의하여 섬 형상의 박막을 형성하여도 좋다. 또는, 나노 임프린팅법, 샌드 블라스팅법(sandblasting method), 또는 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법의 예에는, 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 이 박막을 가공하고, 레지스트 마스크를 제거하는 방법, 및 감광성 박막을 형성하고, 이 감광성 박막을 노광하고 현상하여 원하는 형상으로 가공하는 방법이 포함된다.
포토리소그래피법에서 노광에 사용하는 광으로서는, i선의 광(파장 365nm), g선의 광(파장 436nm), h선의 광(파장 405nm), 및 i선, g선, 및 h선을 혼합시킨 광을 들 수 있다. 또는, 자외광, KrF 레이저광, 또는 ArF 레이저광 등을 사용할 수 있다. 노광은 액침 노광 기술에 의하여 수행되어도 좋다. 노광에 사용되는 광으로서는 EUV(extreme ultra-violet light) 또는 X선 등을 들 수 있다. 노광에 사용하는 광 대신에 전자 빔을 사용할 수 있다. EUV, X선, 또는 전자 빔을 사용하면 매우 미세한 가공을 수행할 수 있어 바람직하다. 또한 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우, 포토마스크는 불필요하다.
박막의 에칭에는 드라이 에칭, 웨트 에칭, 또는 샌드 블라스팅법 등을 사용할 수 있다.
<3. 표시 장치의 구조예 3>
도 8, 도 9의 (A) 내지 (D), 도 10의 (A) 및 (B), 도 11, 그리고 도 12는 표시 장치의 예를 도시한 것이다. 도 8은 표시 장치(100C)를 도시한 단면도이다. 도 9의 (A)는 표시 장치(100D)를 도시한 단면도이다. 도 10의 (A) 및 (B)는 표시 장치에 포함되는 부화소를 각각 도시한 상면도이다. 도 11은 표시 장치(100E)를 도시한 단면도이다. 도 12는 표시 장치(100F)를 도시한 단면도이다. 또한 표시 장치(100C, 100D, 100E, 및 100F)의 사시도는, 도 4에 도시된 표시 장치(100A)의 사시도와 유사하므로 여기서는 도시하지 않았다.
도 8에 도시된 표시 장치(100C)는 화소 전극(111) 및 공통 전극(112)의 위치가, 상술한 표시 장치(100A)와 상이하다.
도 6에 도시된 표시 장치(100A)에서, 배향막(133a)은 제 1 공통 전극(112)과 접한다. 한편, 도 8에 도시된 표시 장치(100C)에서, 배향막(133a)은 화소 전극(111)과 접한다.
도 9의 (A) 내지 (D)에 도시된 표시 장치(100D)는 화소 전극(111) 및 공통 전극(112)의 형상이 표시 장치(100A)와 상이하다.
화소 전극(111) 및 공통 전극(112)의 양쪽은 빗살 형상을 가지는 상면 형상(평면 형상이라고도 함) 또는 슬릿이 제공된 상면 형상을 가져도 좋다.
도 9의 (A) 내지 (D)에 도시된 표시 장치(100D)에서는, 화소 전극(111) 및 공통 전극(112)이 같은 면에 제공된다.
또는, 전극들은 한쪽 전극의 슬릿의 단부가 다른 쪽 전극의 슬릿의 단부와 정렬되는 형상을 가져도 좋다. 이 경우의 단면도를 도 9의 (B)에 나타내었다.
또는, 위에서 보았을 때, 화소 전극(111) 및 공통 전극(112)은 서로 중첩되는 부분을 가져도 좋다. 이 경우의 단면도를 도 9의 (C)에 나타내었다.
또는, 위에서 보았을 때, 표시부(62)는 화소 전극(111)도 공통 전극(112)도 제공되지 않는 부분을 가져도 좋다. 이 경우의 단면도를 도 9의 (D)에 나타내었다.
도 10의 (A) 및 (B)는 액정 소자에 전기적으로 접속되는 트랜지스터로서 BGTC(bottom-gate top-contact) 트랜지스터를 사용한 부화소를 도시한 상면도이다. 도 10의 (A)는 트랜지스터, 화소 전극(111), 및 공통 전극(112)을 도시한 것이다. BGTC 트랜지스터는 게이트(221), 반도체층(231), 그리고 소스 전극 및 드레인 전극으로서 기능하는 도전층(222a 및 222c)을 포함한다. 도 10의 (B)는, 도 10의 (A)에 도시된 적층 구조에서 공통 전극(112)이 생략된 상면도이다.
도 10의 (A) 및 (B)에서, 하나의 도전층이 주사선(228) 및 게이트(221)의 양쪽으로서 기능하는 것으로 생각할 수 있다. 도 10의 (A) 및 (B)에서, 하나의 도전층이 신호선(229) 및 도전층(222a)의 양쪽으로서 기능하는 것으로 생각할 수도 있다.
도전층(222c)은 가시광을 투과시키는 재료를 사용하여 형성된다. 이로써, 화소 전극(111)과 트랜지스터 사이의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
도 11에 도시된 표시 장치(100E) 및 도 12에 도시된 표시 장치(100F)는 각각, 트랜지스터의 형상이 표시 장치(100A)와 상이하다.
도 11에 도시된 트랜지스터(201 및 206) 각각은 게이트(221), 절연층(213), 도전층(222a), 및 반도체층(231)을 포함한다. 트랜지스터(201)는 도전층(222b)을 더 포함한다. 트랜지스터(206)는 도전층(222c)을 더 포함한다.
게이트(221)와 반도체층(231)은 절연층(213)을 개재하여 중첩된다. 절연층(213)은 게이트 절연층으로서 기능한다. 도전층(222a, 222b, 및 222c) 각각은, 반도체층(231)에 접속되는 부분을 가진다. 도전층(222a) 및 도전층(222b 또는 222c) 중 한쪽은 소스 전극으로서 기능하고, 다른 쪽은 드레인 전극으로서 기능한다. 트랜지스터(201 및 206)는 절연층(212 및 214)으로 덮여 있다.
도 12에 도시된 트랜지스터(201 및 206) 각각은 게이트(221), 게이트(223), 절연층(212 내지 214), 도전층(222a), 및 반도체층(231)을 포함한다. 트랜지스터(201)는 도전층(222b)을 더 포함한다. 트랜지스터(206)는 도전층(222c)을 더 포함한다.
게이트(221)와 반도체층(231)은 절연층(213)을 개재하여 중첩된다. 게이트(223)와 반도체층(231)은 절연층(212 및 214)을 개재하여 중첩된다. 절연층(212 내지 214) 각각은 게이트 절연층으로서 기능한다. 도전층(222a, 222b, 및 222c) 각각은, 반도체층(231)에 접속되는 부분을 가진다. 도전층(222a) 및 도전층(222b 또는 222c) 중 한쪽은 소스 전극으로서 기능하고, 다른 쪽은 드레인 전극으로서 기능한다. 트랜지스터(201 및 206)는 절연층(215)으로 덮여 있다.
도 11 및 도 12 각각에서, 화소 전극(111)은 도전층(222c)에 전기적으로 접속된다.
도전층(222c)은 가시광을 투과시키는 재료를 사용하여 형성된다. 이로써, 화소 전극(111)과 트랜지스터 사이의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
상술한 바와 같이, 본 발명의 일 형태의 표시 장치는 다양한 형상의 트랜지스터 및 액정 소자를 포함할 수 있다.
<4. 표시 장치의 구조예 4>
도 13의 (A) 및 (B), 도 14의 (A) 및 (B), 도 15의 (A) 및 (B), 도 16의 (A) 및 (B), 도 17의 (A) 및 (B), 그리고 도 18의 (A) 및 (B)는 도 5의 (A) 및 (B)에 도시된 부화소와 상이한 부화소를 도시한 상면도이다.
도 5의 (A) 및 (B)는 FFS 모드의 액정 소자를 포함한 부화소를 도시한 상면도이다. 도 5의 (A) 및 (B)에는 트랜지스터 측으로부터 화소 전극(111) 및 공통 전극(112)이 이 순서대로 제공된 예를 도시하였다.
도 5의 (A) 및 (B)와 같이, 도 13의 (A) 및 (B) 그리고 도 14의 (A) 및 (B)는 FFS 모드의 액정 소자를 포함한 부화소를 도시한 상면도이다. 도 13의 (A) 및 (B) 그리고 도 14의 (A) 및 (B)의 예에서도, 트랜지스터 측으로부터 화소 전극(111) 및 공통 전극(112)이 이 순서대로 제공된다.
도 13의 (A) 및 도 14의 (A) 각각은 공통 전극(112) 측으로부터 본 상면도이고, 부화소의 게이트(223)부터 공통 전극(112)까지의 적층 구조를 도시한 것이다. 도 13의 (A) 및 도 14의 (A) 각각에서, 부화소에서의 표시 영역(68)을 굵은 점선으로 나타내었다. 도 13의 (B) 및 도 14의 (B) 각각은, 도 13의 (A) 및 도 14의 (A) 각각에 도시된 적층 구조로부터 공통 전극(112)이 생략된 상면도이다.
도 13의 (A) 및 도 14의 (A) 각각에 도시된 바와 같이, 하나의 부화소의 표시 영역(68)에 공통 전극(112)의 개구를 2개 이상 제공할 수 있다.
도 13의 (B) 및 도 14의 (B)에 도시된 콘택트 부분 Q1에서, 게이트들(221 및 223)은 전기적으로 접속된다.
도 13의 (B)에 도시된 콘택트 부분 Q2에서, 도전층(222b)은 화소 전극(111)에 접속된다. 도 14의 (B)에 도시된 콘택트 부분 Q2에서, 도전층(222c)은 화소 전극(111)에 접속된다.
도 14의 (A) 및 (B)에 도시된 구조에서 도전층(222c)은 가시광을 투과시킨다. 따라서, 표시 영역(68)에 콘택트 부분 Q2를 제공할 수 있다. 한편, 도 13의 (A) 및 (B)에 도시된 도전층(222b)은 가시광을 차단한다. 따라서, 도 14의 (A) 및 (B)에 도시된 구조에서의 부화소의 개구율을 도 13의 (A) 및 (B)에 도시된 구조보다 높게 할 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
본 발명의 일 형태에서, 화소 전극과 트랜지스터의 콘택트 부분을 표시 영역(68)에 제공함으로써, 개구율을 10% 이상, 바람직하게는 20% 이상 향상시킬 수 있다. 이로써, 백라이트의 소비전력을 10% 이상, 바람직하게는 20% 이상 저감할 수 있다.
도 13의 (A) 및 (B)에 도시된 구조에서는, 도전층(222a 및 222b)을 같은 재료를 사용하여 같은 단계에서 형성할 수 있기 때문에, 제작 공정을 간략화할 수 있어 비용이 절감된다.
도 15의 (A) 및 (B) 그리고 도 16의 (A) 및 (B)는 TN 모드 또는 VA 모드 등의 세로 전계 모드를 사용한 액정 소자를 각각 포함하는 부화소를 도시한 상면도이다.
도 15의 (A) 및 도 16의 (A) 각각은 화소 전극(111) 측으로부터 본, 부화소 중 게이트(223)부터 화소 전극(111)까지의 적층 구조를 도시한 상면도이다. 도 15의 (A) 및 도 16의 (A) 각각에서, 부화소에서의 표시 영역(68)을 굵은 점선으로 나타내었다. 도 15의 (B) 및 도 16의 (B) 각각은, 도 15의 (A) 또는 도 16의 (A)에 도시된 적층 구조로부터 화소 전극(111)이 생략된 상면도이다.
가로 전계 모드의 액정 소자를 사용하는 경우, 화소 전극(111)과 공통 전극(112) 사이에 용량을 형성할 수 있다. 한편, 세로 전계 모드의 액정 소자를 사용하는 경우, 용량 소자를 별도로 형성한다.
도 15의 (A) 및 (B) 그리고 도 16의 (A) 및 (B) 각각에서는 부화소에 용량선(244)이 제공된다. 용량선(244)은, 트랜지스터에 포함되는 도전층(예를 들어 게이트(221))과 같은 재료를 사용하여 같은 단계에서 형성되는 도전층에 전기적으로 접속된다. 도 15의 (A) 및 (B)에서, 가시광을 차단하는 도전층(222b)이 용량선(244)과 중첩되어 제공된다. 도 16의 (A) 및 (B)에서, 가시광을 투과시키는 도전층(222c)이 용량선(244)과 중첩되어 제공된다. 도 15의 (A) 및 (B)에서 도전층(222b)은 화소 전극(111)에 접속된다. 도 16의 (A) 및 (B)에서 도전층(222c)은 화소 전극(111)에 접속된다.
도 16의 (A) 및 (B)에 도시된 구조에서 도전층(222c)은 가시광을 투과시킨다. 따라서, 용량 소자의 적어도 일부, 및 도전층(222c)과 화소 전극(111)의 콘택트 부분을 표시 영역(68)에 제공할 수 있다. 도 15의 (A) 및 (B)에 도시된 도전층(222b)은 가시광을 차단한다. 따라서, 도 16의 (A) 및 (B)에 도시된 구조에서의 부화소의 개구율을 도 15의 (A) 및 (B)에 도시된 구조보다 높게 할 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
도 15의 (A) 및 (B)에 도시된 구조에서는, 도전층(222a 및 222b)을 같은 재료를 사용하여 같은 단계에서 형성할 수 있기 때문에, 제작 공정을 간략화할 수 있어 비용이 절감된다.
도 17의 (A) 및 (B) 그리고 도 18의 (A) 및 (B)는 세로 전계 모드의 액정 소자를 각각 포함한 부화소를 도시한 상면도이다.
도 17의 (A) 및 도 18의 (A) 각각은 화소 전극(111) 측으로부터 본 상면도이고, 부화소의 게이트(223)부터 화소 전극(111)까지의 적층 구조를 도시한 것이다. 도 17의 (A) 및 도 18의 (A) 각각에서, 부화소에서의 표시 영역(68)을 굵은 점선으로 나타내었다. 도 17의 (B) 및 도 18의 (B) 각각은, 도 17의 (A) 및 도 18의 (A)에 도시된 적층 구조로부터 화소 전극(111)이 생략된 상면도이다.
도 17의 (A) 및 (B) 그리고 도 18의 (A) 및 (B) 각각에서는 부화소에 용량선(244)이 제공된다. 용량선(244)은, 트랜지스터에 포함되는 도전층(예를 들어 게이트(221))과 같은 재료를 사용하여 같은 단계에서 형성되는 도전층에 전기적으로 접속된다. 도 17의 (A) 및 (B)에서, 가시광을 차단하는 도전층(222b)이 용량선(244)과 중첩되어 제공된다. 도 18의 (A) 및 (B)에서, 가시광을 투과시키는 도전층(222c)이 용량선(244)과 중첩되어 제공된다. 도 17의 (A) 및 (B)에서 도전층(222b)은 화소 전극(111)에 접속된다. 도 18의 (A) 및 (B)에서 도전층(222c)은 화소 전극(111)에 접속된다.
도 18의 (A) 및 (B)에 도시된 구조에서, 용량 소자의 적어도 일부, 및 도전층(222c)과 화소 전극(111)의 콘택트 부분을 표시 영역(68)에 제공할 수 있다. 따라서, 도 18의 (A) 및 (B)에 도시된 구조에서의 부화소의 개구율을 도 17의 (A) 및 (B)에 도시된 구조보다 높게 할 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
도 17의 (A) 및 (B)에 도시된 구조에서는, 도전층(222a 및 222b)을 같은 재료 및 같은 단계를 사용하여 형성할 수 있기 때문에, 제작 공정을 간략화할 수 있어 비용이 절감된다.
<5. 화소의 배치예>
화소의 배치예를 도 19의 (A) 및 (B)에 나타내었다. 도 19의 (A) 및 (B) 각각은 적색 부화소 R, 녹색 부화소 G, 및 청색 부화소 B가 하나의 화소를 형성하는 예를 도시한 것이다. 도 19의 (A) 및 (B)에서, 복수의 주사선(81)이 x방향으로 연장되고, 복수의 신호선(82)이 y방향으로 연장된다. 주사선(81) 및 신호선(82)은 서로 교차된다.
도 19의 (A)에서 이점쇄선으로 나타낸 바와 같이, 부화소는 트랜지스터(206), 용량 소자(34), 및 액정 소자(40)를 포함한다. 트랜지스터(206)의 게이트는 주사선(81)에 전기적으로 접속된다. 트랜지스터(206)의 소스 및 드레인 중 한쪽은 신호선(82)에 전기적으로 접속되고, 다른 쪽은 용량 소자(34)의 한쪽 전극 및 액정 소자(40)의 한쪽 전극에 전기적으로 접속된다. 용량 소자(34)의 다른 쪽 전극 및 액정 소자(40)의 다른 쪽 전극에는 각각 일정한 전위가 공급된다.
도 19의 (A) 및 (B)는 소스 라인 반전 구동을 적용하는 예를 나타낸 것이다. 신호 A1 및 A2는 극성이 같은 신호이다. 신호 B1 및 B2는 극성이 같은 신호이다. 신호 A1 및 B1은 극성이 다른 신호이다. 신호 A2 및 B2는 극성이 다른 신호이다.
표시 장치의 해상도가 높아질수록 부화소들 사이의 거리는 짧아진다. 따라서, 도 19의 (A)에서 일점쇄선으로 윤곽을 그린 프레임 내에 나타낸 바와 같이, 신호 A1이 입력되는 부화소에서의, 신호 B1이 입력되는 신호선(82) 근방에서는, 액정이 신호 A1 및 신호 B1 양쪽의 전위에 의한 영향을 받기 쉽다. 이에 의하여 액정에 배향 결함이 생기기 더 쉬워질 수 있다.
도 19의 (A)에서, 같은 색을 나타내는 복수의 부화소가 배치되는 방향은 y 방향이고, 신호선(82)이 연장되는 방향에 실질적으로 평행하다. 도 19의 (A)에서 일점쇄선으로 윤곽을 그린 프레임 내에 나타낸 바와 같이, 상이한 색을 나타내는 부화소들은, 부화소들의 긴 변이 서로 대향하는 상태로 인접한다.
도 19의 (B)에서, 같은 색을 나타내는 복수의 부화소가 배치되는 방향은 x 방향이고, 신호선(82)이 연장되는 방향과 교차된다. 도 19의 (B)에서 일점쇄선으로 윤곽을 그린 프레임 내에 나타낸 바와 같이, 같은 색을 나타내는 부화소들은, 부화소들의 짧은 변이 서로 대향하는 상태로 인접한다.
도 19의 (B)에 도시된 바와 같이 신호선(82)이 연장되는 방향에 실질적으로 평행한 부화소의 변이 부화소의 짧은 변인 경우에는, 신호선(82)이 연장되는 방향에 실질적으로 평행한 부화소의 변이 부화소의 긴 변인 경우(도 19의 (A)에 도시됨)에 비하여, 액정에 배향 결함이 생기기 더 쉬운 영역을 좁게 할 수 있다. 도 19의 (B)에 도시된 바와 같이 액정에 배향 결함이 생기기 더 쉬운 영역이 같은 색을 나타내는 부화소들 사이에 위치하면, 상이한 색을 나타내는 부화소들 사이에 상기 영역이 위치하는 경우(도 19의 (A) 참조)에 비하여, 표시의 결함이 표시 장치의 사용자에 의하여 인식되기 어려워진다. 본 발명의 일 형태에서, 같은 색을 나타내는 부화소가 배치되는 방향은, 신호선(82)이 연장되는 방향과 교차되는 것이 바람직하다.
<6. 표시 장치의 구조예 5>
본 발명의 일 형태는, 터치 센서가 실장된 표시 장치에 적용할 수 있으며, 이러한 표시 장치를 입출력 장치 또는 터치 패널이라고도 한다. 상술한 표시 장치의 구조 중 임의의 것을 터치 패널에 적용할 수 있다. 본 실시형태에서는, 표시 장치(100A)에 터치 센서가 실장된 예에 초점을 맞춰 설명한다.
본 발명의 일 형태의 터치 패널에 포함되는 검지 소자(센서 소자라고도 함)에 제한은 없다. 손가락 또는 스타일러스 등, 물체의 근접 또는 접촉을 검지할 수 있는 다양한 센서를 센서 소자로서 사용할 수 있다.
예를 들어, 센서에는 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 및 감압 방식 등 다양한 방식을 사용할 수 있다.
본 실시형태에서는 정전 용량 방식 센서 소자를 포함하는 터치 패널을 예로서 설명한다.
정전 용량 방식 터치 센서 소자의 예에는 표면형 정전 용량 방식 터치 센서 소자 및 투영형 정전 용량 방식 터치 센서 소자가 포함된다. 투영형 정전 용량 방식 센서 소자의 예에는 자기 용량 방식 센서 소자 및 상호 용량 방식 센서 소자가 포함된다. 상호 용량 방식 센서 소자를 사용하면 여러 지점을 동시에 검지할 수 있으므로 바람직하다.
본 발명의 일 형태의 터치 패널은, 따로따로 형성한 표시 장치와 센서 소자를 서로 접착하는 구조, 및 표시 소자를 지지하는 기판 및 대향 기판 중 한쪽 또는 양쪽에, 센서 소자에 포함되는 전극 등을 제공하는 구조를 포함한 다양한 구조 중 임의의 것을 가질 수 있다.
도 20의 (A) 및 (B) 및 도 21 각각은 터치 패널의 예를 도시한 것이다. 도 20의 (A)는 터치 패널(350A)의 사시도이다. 도 20의 (B)는 도 20의 (A)의 사시 모식도를 전개한 도면이다. 또한 간략화를 위하여, 도 20의 (A) 및 (B)에는 주요한 구성요소만을 도시하였다. 도 20의 (B)에서는, 기판(61) 및 기판(162)의 윤곽을 파선으로만 도시하였다. 도 21은 터치 패널(350A)의 단면도이다.
터치 패널(350A)은 따로따로 제작한 표시 장치와 센서 소자를 함께 접합시킨 구조를 가진다.
터치 패널(350A)은, 서로 중첩하여 제공된 입력 장치(375)와 표시 장치(370)를 포함한다.
입력 장치(375)는 기판(162), 전극(127), 전극(128), 복수의 배선(138), 및 복수의 배선(139)을 포함한다. FPC(72b)는 복수의 배선(137) 및 복수의 배선(138) 각각에 전기적으로 접속된다. IC(73b)는 FPC(72b)를 포함한다.
표시 장치(370)는 서로 대향하여 제공된 기판(51) 및 기판(61)을 포함한다. 표시 장치(370)는 표시부(62) 및 구동 회로부(64)를 포함한다. 기판(51) 위에 배선(65) 등이 제공된다. FPC(72a)는 배선(65)에 전기적으로 접속된다. FPC(72a)에는 IC(73a)가 제공된다.
배선(65)은 표시부(62) 및 구동 회로부(64)에 신호 및 전력을 공급한다. 상기 신호 및 전력은 FPC(72a)를 통하여 외부 또는 IC(73a)로부터 배선(65)에 입력된다.
도 21은 표시부(62), 구동 회로부(64), FPC(72a)를 포함하는 영역, 및 FPC(72b)를 포함하는 영역 등의 단면도이다.
기판(51 및 61)은 접착층(141)에 의하여 서로 접합된다. 기판(61 및 162)은 접착층(169)에 의하여 서로 접합된다. 여기서는, 기판(51)으로부터 기판(61)까지의 층들이 표시 장치(370)에 상당한다. 기판(162)으로부터 전극(124)까지의 층들이 입력 장치(375)에 상당한다. 즉, 접착층(169)은 표시 장치(370)와 입력 장치(375)를 함께 접합시킨다.
도 21에 도시된 표시 장치(370)의 구조는, 도 6에 도시된 표시 장치(100A)와 유사한 구조이므로, 여기서는 자세한 설명을 생략한다.
기판(51)에는 접착층(167)에 의하여 편광판(165)이 접합된다. 편광판(165)에는 접착층(163)에 의하여 백라이트(161)가 접합된다.
백라이트(161)로서 사용할 수 있는 백라이트의 형태의 예에는, 직하형(direct-below) 백라이트 및 에지 라이트형(edge-light) 백라이트 등이 포함된다. LED(light-emitting diode)를 가지는 직하형 백라이트를 사용하면, 복잡한 로컬 디밍이 가능하고 콘트라스트를 높일 수 있어 바람직하다. 에지 라이트형 백라이트를 사용하면 백라이트를 포함하는 모듈의 두께를 줄일 수 있어 바람직하다.
기판(162)에는 접착층(168)에 의하여 편광판(166)이 접합된다. 편광판(166)에는 접착층(164)에 의하여 보호 기판(160)이 접합된다. 전자 기기에 터치 패널(350A)이 포함되는 경우, 보호 기판(160)을 손가락 또는 스타일러스 등의 물체가 직접 접하는 기판으로서 사용하여도 좋다. 기판(51 및 61) 등으로서 사용할 수 있는 기판을 보호 기판(160)으로서 사용할 수 있다. 기판(51 및 61) 등으로서 사용할 수 있는 기판의 표면에 보호층이 형성된 구조를 보호 기판(160)에 사용하는 것이 바람직하다. 또는, 보호 기판(160)으로서 강화 유리 등을 사용하는 것이 바람직하다. 상기 보호층은 세라믹 코팅에 의하여 형성할 수 있다. 상기 보호층은 산화 실리콘, 산화 알루미늄, 산화 이트륨, 또는 YSZ(yttria-stabilized zirconia) 등의 무기 절연 재료를 사용하여 형성할 수 있다.
입력 장치(375)와 표시 장치(370) 사이에 편광판(166)을 제공하여도 좋다. 이 경우, 도 21에 도시된 보호 기판(160), 접착층(164), 및 접착층(168)을 반드시 제공할 필요는 없다. 바꿔 말하면, 터치 패널(350A)의 가장 바깥쪽 면에 기판(162)이 위치할 수 있다. 기판(162)에는, 보호 기판(160)에 사용할 수 있는 상술한 재료를 사용하는 것이 바람직하다.
기판(61) 측의 기판(162) 위에는 전극(127 및 128)이 제공된다. 전극(127 및 128)은 같은 평면에 형성된다. 전극(127 및 128)을 덮어 절연층(125)이 제공된다. 전극(124)은 절연층(125)에 제공된 개구를 통하여, 전극(127)의 양측에 제공되는 2개의 전극(128)에 전기적으로 접속된다.
입력 장치(375)에 포함되는 도전층에서, 표시 영역(68)과 중첩되는 도전층(예를 들어, 전극(127 및 128))은 가시광을 투과시키는 재료를 사용하여 형성된다.
전극(127 및 128)과 같은 도전층을 가공하여 얻어진 배선(137)은, 전극(124)과 같은 도전층을 가공하여 얻어진 도전층(126)에 접속된다. 도전층(126)은 커넥터(242b)를 통하여 FPC(72b)에 전기적으로 접속된다.
<7. 표시 장치의 구조예 6>
도 22의 (A) 및 (B) 및 도 23은 터치 패널의 예를 도시한 것이다. 도 22의 (A)는 터치 패널(350B)의 사시도이다. 도 22의 (B)는 도 22의 (A)를 전개한 사시 모식도이다. 또한 간략화를 위하여, 도 22의 (A) 및 (B)에는 주요한 구성요소만을 도시하였다. 도 22의 (B)에서는, 기판(61)의 윤곽을 파선으로만 도시하였다. 도 23은 터치 패널(350B)의 단면도이다.
터치 패널(350B)은 화상을 표시하는 기능을 가지고 터치 센서로서 기능하는 인셀 터치 패널이다.
터치 패널(350B)은 센서 소자를 구성하는 전극 등이 대향 기판에만 제공된 구조를 가진다. 이러한 구조는, 표시 장치 및 센서 소자를 따로따로 제작한 다음 함께 접합시키는 구조에 비하여, 터치 패널을 더 얇게 더 가볍게 할 수 있거나, 터치 패널 내의 부품 수를 줄일 수 있다.
도 22의 (A) 및 (B)에서, 기판(61)에는 입력 장치(376)가 제공된다. 입력 장치(376)의 배선(137 및 138) 등은 표시 장치(379)에 포함되는 FPC(72)에 전기적으로 접속된다.
상술한 구조에 의하여, 터치 패널(350B)에 접속되는 FPC를 하나의 기판 측(본 실시형태에서는 기판(51) 측)에만 제공할 수 있다. 터치 패널(350B)에 2개 이상의 FPC를 접착하여도 좋지만, 도 22의 (A) 및 (B)에 도시된 바와 같이 구조의 간략화를 위하여, 터치 패널(350B)에는 표시 장치(379) 및 입력 장치(376)의 양쪽에 신호를 공급하는 기능을 가지는 하나의 FPC(72)가 제공되는 것이 바람직하다.
IC(73)는 입력 장치(376)를 구동하는 기능을 포함하여도 좋다. 입력 장치(376)를 구동하는 다른 IC를 FPC(72) 위에 제공하여도 좋다. 또는, 입력 장치(376)를 구동하는 IC를 기판(51)에 실장하여도 좋다.
도 23은, 도 22의 (A)에 각각 도시된 FPC(72)를 포함하는 영역, 접속부(63), 구동 회로부(64), 및 표시부(62)를 포함한 단면도이다.
접속부(63)에서는, 배선(137)(또는 배선(138)) 중 하나 및 기판(51) 측에 제공되는 도전층 중 하나가 커넥터(243)를 통하여 전기적으로 접속된다.
커넥터(243)로서는, 예를 들어 도전성 입자를 사용할 수 있다. 도전성 입자로서는, 금속 재료로 피복된 유기 수지 또는 실리카 등의 입자를 사용할 수 있다. 금속 재료로서 니켈 또는 금을 사용하면 접촉 저항을 저감할 수 있어 바람직하다. 니켈로 피복하고 금으로 더 피복한 입자 등, 2종류 이상의 금속 재료의 층으로 피복한 입자를 사용하는 것도 바람직하다. 커넥터(243)로서 탄성 변형 또는 소성(塑性) 변형이 가능한 재료를 사용하는 것이 바람직하다. 도 23 등에 도시된 바와 같이, 도전성 입자는 수직으로 찌부러진 형상을 가지는 경우가 있다. 찌부러진 형상에 의하여, 커넥터(243)와, 커넥터(243)에 전기적으로 접속되는 도전층의 접촉 면적을 증대시킬 수 있고, 이에 의하여 접촉 저항이 저감되고 접속 불량 등의 문제가 저감된다.
커넥터(243)는 접착층(141)으로 덮이도록 제공되는 것이 바람직하다. 예를 들어, 경화 전의 접착층(141) 내에 커넥터(243)를 분산시킬 수 있다.
차광층(132)은 기판(61)과 접하여 제공된다. 따라서, 터치 센서에 사용되는 도전층이 사용자에 의하여 인식되는 것을 방지할 수 있다. 차광층(132)은 절연층(122)으로 덮여 있다. 전극(127)은 절연층(122)과 절연층(125) 사이에 제공된다. 전극(128)은 절연층(125)과 절연층(123) 사이에 제공된다. 전극(127 및 128)은 금속 또는 합금을 사용하여 형성할 수 있다. 착색층(131)은 절연층(123)과 접하여 제공된다. 또한 도 24에 도시된 터치 패널(350C)과 같이, 기판(61)과 접하는 차광층(132b)에 더하여 차광층(132a)이 절연층(123)과 접하여 제공되어도 좋다.
전극(127)과 같은 도전층을 가공하여 얻어진 배선(137)은, 전극(128)과 같은 도전층을 가공하여 얻어진 도전층(285)에 접속된다. 도전층(285)은 도전층(286)에 접속된다. 도전층(286)은 커넥터(243)를 통하여 도전층(284)에 전기적으로 접속된다. 또한 도전층(286)을 제공하지 않고, 도전층(285)과 커넥터(243)가 서로 접속되어도 좋다.
터치 패널(350B)에는 화소를 구동하는 신호 및 센서 소자를 구동하는 신호가 하나의 FPC로부터 공급된다. 따라서, 터치 패널(350B)을 전자 기기에 쉽게 포함시킬 수 있고, 이에 의하여 부품 수가 줄어들 수 있다.
<8. 표시 장치의 구조예 7>
도 25는 터치 패널(350D)을 도시한 단면도이다. 터치 패널(350D)에서는 기판(51) 위에 입력 장치가 제공된다.
터치 패널(350D)은 센서 소자를 구성하는 전극 등이, 트랜지스터 등이 형성된 기판에만 제공된 구조를 가진다. 이러한 구조는, 표시 장치 및 센서 소자를 따로따로 제작한 다음 함께 접합시키는 구조에 비하여, 터치 패널을 더 얇게 더 가볍게 할 수 있거나, 터치 패널 내의 부품 수를 줄일 수 있다. 또한 기판(61) 측의 구성요소 수를 줄일 수 있다.
액정 소자(40)를 구동하는 신호 및 센서 소자를 구동하는 신호의 양쪽을, 기판(51) 측에 접속되는 하나 이상의 FPC에 의하여 공급할 수 있다.
먼저, 기판(51) 위에 형성되는 각 구성요소에 대하여 설명한다.
기판(51) 위에 전극(127), 전극(128), 및 배선(137)이 제공된다. 전극(127), 전극(128), 및 배선(137) 위에는 절연층(125)이 제공된다. 절연층(125) 위에는 전극(124) 및 도전층(126)이 제공된다. 전극(124)은, 절연층(125)에 제공된 개구를 통하여, 전극(127)의 양측에 제공된 2개의 전극(128)에 전기적으로 접속된다. 도전층(126)은 절연층(125)의 개구를 통하여 배선(137)에 전기적으로 접속된다. 전극(124) 및 도전층(126) 위에는 절연층(170)이 제공된다. 절연층(170) 위에는 도전층(227)이 제공된다. 도전층(227)은 표시부(62) 전체에 제공되는 것이 바람직하다. 도전층(227)에는 정전위(constant potential)가 공급된다. 도전층(227)은 노이즈를 차단하는 실드로서 기능할 수 있다. 이로써, 트랜지스터 또는 센서 소자는 안정적으로 동작할 수 있다. 도전층(227) 위에는 절연층(171)이 제공된다.
입력 장치에 포함되는 도전층들 중, 표시 영역(68)과 중첩되는 도전층(예를 들어 전극(127 및 128))은 가시광을 투과시키는 재료를 사용하여 형성된다. 또한 도 23 및 도 24 등 각각과 같이, 입력 장치에 포함되는 도전층은 비표시 영역(66)에만 제공되어도 좋다. 입력 장치에 포함되는 도전층이 표시 영역(68)과 중첩되지 않으면, 입력 장치에 포함되는 도전층을 위한 재료의 가시광 투과성은 한정되지 않는다. 입력 장치에 포함되는 도전층에는 금속 등 저항률이 낮은 재료를 사용할 수 있다. 예를 들어, 터치 센서의 배선 및 전극에는 메탈 메시를 사용하는 것이 바람직하다. 이로써, 터치 센서의 배선 및 전극의 저항을 저감할 수 있고, 이는 대형 표시 장치의 터치 센서에 바람직하다. 또한 금속은 일반적으로 반사율이 높은 재료이지만, 금속은 산화 처리 등이 수행됨으로써 어두워질 수 있다. 따라서, 표시면 측으로부터 터치 패널을 본 경우에도, 외광의 반사로 인한 시인성 저하를 억제할 수 있다.
상기 배선 및 상기 전극을, 금속층과, 반사율이 낮은 층(암색층(dark-colored layer)이라고도 함)을 포함한 적층이 되도록 형성하여도 좋다. 또는, Ag 입자, Ag 파이버, 혹은 Cu 입자 등의 금속 입자, 카본 나노튜브(CNT) 혹은 그래핀 등의 탄소 나노입자, 또는 PEDOT, 폴리아닐린, 혹은 폴리피롤 등의 도전성 고분자를 사용하여 암색층을 형성하여도 좋다.
도전층(126)은 복수의 도전층 및 커넥터(242b)를 통하여 FPC(72b)에 전기적으로 접속된다. 복수의 도전층의 예로서는, 도전층(227)과 같은 재료 및 같은 단계를 사용하여 형성된 도전층, 트랜지스터에 포함되는 도전층과 같은 재료 및 같은 단계를 사용하여 형성된 도전층, 및 도전층(251) 등을 들 수 있다.
절연층(171) 위에 제공되는 구성요소는 도 6에 도시된 표시 장치(100A)에서의 기판(51) 위에 제공된 구성요소와 유사하다.
터치 패널(350D)의 제작 방법의 예에 대하여 설명한다. 터치 패널(350D)의 제작 방법은 기판(51) 위에 터치 센서를 형성하는 단계, 터치 센서 위에 트랜지스터(206), 제 1 도전층, 및 제 2 도전층 등을 형성하는 단계, 그리고 트랜지스터(206)에 전기적으로 접속되는 액정 소자(40)를 형성하는 단계를 포함한다.
터치 센서는, 먼저 기판(51) 위에 전극(127 및 128) 및 배선(137)을 형성하고, 전극(127 및 128) 및 배선(137) 위에 절연층(125)을 형성하고, 전극(128)에 도달하는 개구 및 배선(137)에 도달하는 개구를 절연층(125)에 형성하고, 절연층(125)에 제공된 개구를 통하여 전극(128)과 접하는 전극(124) 및 절연층(125)에 제공된 개구를 통하여 배선(137)과 접하는 도전층(126)을 형성하는 식으로 형성한다. 제 1 도전층은 터치 센서에 전기적으로 접속되어 형성된다. 구체적으로, 제 1 도전층은 배선(137) 및 도전층(126)을 통하여 전극(127 또는 128)에 전기적으로 접속된다. 제 2 도전층은 트랜지스터(206)에 전기적으로 접속되어 형성된다. 제 1 도전층 및 제 2 도전층 각각은 트랜지스터(206)에 포함되는 하나 이상의 도전층과 같은 단계 및 같은 재료를 사용하여 형성된다.
기판(61)에는 접착층(167)에 의하여 편광판(165)이 접합된다. 편광판(165)에는 접착층(163)에 의하여 백라이트(161)가 접합된다.
기판(51)에는 접착층(168)에 의하여 편광판(166)이 접합된다. 편광판(166)에는 접착층(164)에 의하여 보호 기판(160)이 접합된다.
백라이트(161)로부터의 광은 기판(61), 착색층(131), 및 액정 소자(40)를 통과하고 나서, 트랜지스터와 화소 전극의 콘택트 부분에 들어간다. 본 발명의 일 형태에서 트랜지스터와 화소 전극의 콘택트 부분은 가시광을 투과시키기 때문에, 콘택트 부분을 표시 영역(68)에 제공할 수 있다. 콘택트 부분을 통과한 광은 기판(51) 등을 통하여 터치 패널(350D)의 외부로 방출된다.
<9. 터치 센서의 구조예>
입력 장치(터치 센서)의 구조예에 대하여 아래에 설명한다. 상기 입력 장치는 본 실시형태에서 예시한 각 터치 패널에 사용할 수 있다.
도 26의 (A)는 입력 장치(415)의 상면도이다. 입력 장치(415)는 기판(416) 위에 복수의 전극(471), 복수의 전극(472), 복수의 배선(476), 및 복수의 배선(477)을 포함한다. 기판(416)에는, 복수의 배선(476) 및 복수의 배선(477) 각각에 전기적으로 접속되는 FPC(450)가 제공된다. 도 26의 (A)는 IC(449)가 FPC(450)에 제공되는 예를 도시한 것이다.
도 26의 (B)는 도 26의 (A)의 일점쇄선으로 둘러싸인 영역의 확대도이다. 전극(471)은 가로 방향으로 배치된 일렬의 마름모형의 전극 패턴의 형상이다. 일렬의 마름모형의 전극 패턴은 서로 전기적으로 접속된다. 전극(472)도 마찬가지로 세로 방향으로 배치된 일렬의 마름모형의 전극 패턴의 형상이고, 일렬의 마름모형의 전극 패턴은 전기적으로 접속된다. 전극(471)의 일부와 전극(472)의 일부는 중첩되고 서로 교차된다. 이 교차 부분에서는, 전극(471)과 전극(472) 사이의 전기적인 단락을 피하기 위하여 그들 사이에 절연체가 끼워져 있다.
도 26의 (C)에 도시된 바와 같이, 전극(472)이 복수의 섬 형상의 마름모형 전극(473) 및 브리지 전극(474)을 포함하여도 좋다. 섬 형상의 마름모형 전극(473)은 세로 방향으로 배치되고, 2개의 인접한 전극(473)은 브리지 전극(474)에 의하여 서로 전기적으로 접속된다. 이러한 구조에 의하여, 같은 도전막을 가공함으로써 전극(473) 및 전극(471)을 동시에 형성할 수 있다. 이에 의하여, 이들 전극의 두께가 달라지는 것을 방지할 수 있고, 장소에 따라 각 전극의 저항 및 광 투과율이 달라지는 것을 방지할 수 있다. 또한 여기서는 전극(472)이 브리지 전극(474)을 포함하지만, 전극(471)이 이러한 구조를 가져도 좋다.
도 26의 (D)에 도시된 바와 같이, 도 26의 (B)에 도시된 전극(471 및 472)의 마름모형의 전극 패턴을 도려내어 윤곽 부분만을 남긴 형태를 사용하여도 좋다. 이 경우, 전극(471 및 472)이 사용자에게 시인되지 않을 정도로 좁을 때에, 후술하는 바와 같이 금속 또는 합금 등의 차광성 재료를 사용하여 전극(471 및 472)을 형성할 수 있다. 또한 도 26의 (D)에 도시된 전극(471) 및 전극(472) 중 어느 쪽이 상술한 브리지 전극(474)을 포함하여도 좋다.
전극들(471) 중 하나는 배선들(476) 중 하나에 전기적으로 접속된다. 전극들(472) 중 하나는 배선들(477) 중 하나에 전기적으로 접속된다. 여기서, 전극들(471 및 472) 중 어느 한쪽이 행 배선에 상당하고, 다른 쪽이 열 배선에 상당한다.
IC(449)는 터치 센서를 구동하는 기능을 가진다. IC(449)로부터 출력된 신호는 배선(476 또는 477)을 통하여 전극들(471 및 472) 중 어느 쪽에 공급된다. 전극들(471 및 472) 중 어느 쪽에 흐르는 전류(또는 전위)는 배선(476 또는 477)을 통하여 IC(449)에 입력된다. 이 예에서는 IC(449)가 FPC(450)에 실장되지만 IC(449)는 기판(416)에 실장되어도 좋다.
입력 장치(415)가 표시 패널의 표시 화면과 중첩되는 경우, 투광성 도전 재료를 전극(471 및 472)에 사용하는 것이 바람직하다. 전극(471 및 472)에 투광성 도전 재료를 사용하고 표시 패널로부터의 광이 전극(471 또는 472)을 통하여 추출되는 경우에는, 전극들(471 및 472) 사이에 같은 도전 재료를 포함하는 도전막을 더미 패턴으로서 배치하는 것이 바람직하다. 전극들(471 및 472) 사이의 공간의 일부를 더미 패턴으로 메움으로써 광 투과율의 편차를 저감할 수 있다. 그 결과, 입력 장치(415)를 통과하는 광의 휘도의 불균일을 저감할 수 있다.
투광성 도전 재료로서는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 또는 갈륨 아연 산화물 등의 도전성 산화물을 사용할 수 있다. 또한 그래핀을 포함하는 막을 사용하여도 좋다.
또는, 투광성을 가질 정도로 얇은 금속막 또는 합금막을 사용할 수 있다. 예를 들어, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 혹은 타이타늄 등의 금속, 또는 이들 금속 중 임의의 것을 포함하는 합금을 사용할 수 있다. 또는, 상기 금속 또는 합금의 질화물(예를 들어, 질화 타이타늄) 등을 사용하여도 좋다. 또는, 상술한 재료를 포함하는 도전막을 2개 이상 적층한 적층막을 사용하여도 좋다.
전극(471 및 472)에는 사용자에게 시인되지 않을 정도로 얇게 가공된 도전막을 사용하여도 좋다. 예를 들어, 이러한 도전막을 격자 형상(메시 형상)으로 가공함으로써, 높은 도전성과 표시 장치의 높은 시인성의 양쪽을 실현할 수 있다. 도전막은 폭이 30nm 이상 100μm 이하, 바람직하게는 50nm 이상 50μm 이하, 더 바람직하게는 50nm 이상 20μm 이하인 부분을 가지는 것이 바람직하다. 특히, 도전막의 패턴 폭이 10μm 이하이면, 사용자에게 시인되기 매우 어려우므로 바람직하다.
예로서, 도 26의 (B)의 영역(460)을 확대한 모식도를 도 27의 (A) 내지 (D)에 도시하였다.
도 27의 (A)는 격자 형상의 도전막(461)을 사용하는 예를 도시한 것이다. 도전막(461)을, 표시 장치에 포함되는 표시 소자와 중첩되지 않도록 배치하면, 표시 소자로부터의 광이 차단되지 않으므로 바람직하다. 이 경우, 격자의 방향을 표시 소자의 배치의 방향과 같게 하고, 격자의 피치를 표시 소자의 배치의 피치의 정수배(整數倍)로 하는 것이 바람직하다.
도 27의 (B)는, 삼각형의 개구가 제공되도록 가공된 격자 형상의 도전막(462)의 예를 도시한 것이다. 이러한 구조에 의하여, 도 27의 (A)에 도시된 구조에 비하여 저항을 더 저감할 수 있다.
또는, 도 27의 (C)에 도시된 바와 같이, 불규칙한 패턴 형상을 가지는 도전막(463)을 사용하여도 좋다. 이러한 구조에 의하여, 표시 장치의 표시부와 중첩시켰을 때, 모아레(moire)의 발생을 방지할 수 있다.
전극(471 및 472)에는 도전성 나노와이어를 사용하여도 좋다. 도 27의 (D)는 나노와이어(464)를 사용한 예를 도시한 것이다. 나노와이어(464)를, 인접한 나노와이어와 접하도록 적절한 밀도로 분산시키면 이차원적인 네트워크가 형성될 수 있어, 나노와이어(464)는 투광성이 매우 높은 도전막으로서 기능할 수 있다. 예를 들어, 평균 직경이 1nm 이상 100nm 이하, 바람직하게는 5nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 25nm 이하인 나노와이어를 사용할 수 있다. 나노와이어(464)로서는 Ag 나노와이어, Cu 나노와이어, 혹은 Al 나노와이어 등의 금속 나노와이어, 또는 카본 나노튜브 등을 사용할 수 있다. Ag 나노와이어를 사용하는 경우, 89% 이상의 광 투과율, 40Ω/square 이상 100Ω/square 이하의 시트 저항값을 실현할 수 있다.
도 27의 (E)는, 도 26의 (B)의 전극(471 및 472)의 더 구체적인 구조예를 도시한 것이다. 도 27의 (E)는, 격자 형상의 도전막을 전극(471 및 472) 각각에 사용하는 예를 나타낸 것이다.
도 26의 (A) 등에는, 전극(471 및 472)의 상면 형상으로서, 복수의 마름모형이 한 방향으로 정렬되어 있는 예를 나타내었지만, 전극(471 및 472)의 형상은 이에 한정되지 않고 벨트 형상(장방형), 곡선을 가지는 벨트 형상, 및 지그재그 형상 등 다양한 상면 형상을 가질 수 있다. 또한 상기에서는 전극(471 및 472)이 서로 수직으로 배치되는 것을 나타내었지만, 이들을 반드시 수직으로 배치할 필요는 없고, 2개의 전극이 이루는 각이 90° 미만이어도 좋다.
<10. 표시 장치의 구조예 8>
도 28에는 터치 패널의 예를 도시하였다. 도 28은 터치 패널(350E)의 단면도이다.
터치 패널(350E)은 화상을 표시하는 기능을 가지고 터치 센서로서 기능하는 인셀 터치 패널이다.
터치 패널(350E)은 센서 소자를 구성하는 전극 등을 표시 소자를 지지하는 기판에만 제공한 구조를 가진다. 이러한 구조는, 표시 장치 및 센서 소자를 따로따로 제작한 다음 함께 접합시키는 구조, 또는 대향 기판 측에 센서 소자를 제작하는 구조에 비하여, 터치 패널을 더 얇게 더 가볍게 할 수 있거나, 또는 터치 패널 내의 부품 수를 줄일 수 있다.
도 28에 도시된 터치 패널(350E)은, 공통 전극 및 보조 배선(139)의 레이아웃이 상술한 표시 장치(100A)와 상이하다.
복수의 보조 배선(139)은 제 1 공통 전극(112a) 또는 제 1 공통 전극(112b)에 전기적으로 접속된다.
도 28에 도시된 터치 패널(350E)은, 제 1 공통 전극(112a)과 제 1 공통 전극(112b) 사이에 형성되는 용량을 이용하여 물체의 근접 또는 접촉 등을 검지할 수 있다. 즉, 터치 패널(350E)에서, 제 1 공통 전극(112a 및 112b)은 액정 소자의 공통 전극 및 센서 소자의 전극의 양쪽으로서 기능한다.
상술한 바와 같이, 본 발명의 일 형태의 터치 패널에서는 액정 소자의 전극이 센서 소자의 전극으로서도 기능하기 때문에, 제작 공정을 간략화할 수 있고 제작 비용을 삭감할 수 있다. 또한 터치 패널을 얇게, 그리고 가볍게 할 수 있다.
공통 전극은 보조 배선(139)에 전기적으로 접속된다. 보조 배선(139)을 제공함으로써, 센서 소자의 전극의 저항을 저감할 수 있다. 센서 소자의 전극의 저항이 저감되므로, 센서 소자의 전극의 시간 상수를 작게 할 수 있다. 센서 소자의 전극의 시간 상수가 작아질수록, 검출 감도를 높일 수 있고, 이에 의하여 검출의 정확도를 높일 수 있다.
예를 들어, 센서 소자의 전극의 시간 상수는 0초보다 크고 1Х10-4초 이하, 바람직하게는 0초보다 크고 5Х10-5초 이하, 더 바람직하게는 0초보다 크고 5Х10-6초 이하, 더욱 바람직하게는 0초보다 크고 5Х10-7초 이하, 더더욱 바람직하게는 0초보다 크고 2Х10-7초 이하이다. 특히, 시간 상수가 1Х10-6초 이하이면, 노이즈의 영향을 저감하면서 높은 검출 감도를 실현할 수 있다.
화소를 구동하는 신호 및 센서 소자를 구동하는 신호가 하나의 FPC에 의하여 터치 패널(350E)에 공급된다. 따라서, 터치 패널(350D)을 전자 기기에 쉽게 포함시킬 수 있고, 부품 수를 줄일 수 있다.
터치 패널(350E)의 동작 방법의 예 등에 대하여 이하에서 설명한다.
도 29의 (A)는 터치 패널(350E)의 표시부(62)에 제공된 화소 회로의 일부의 등가 회로도이다.
각 화소(부화소)는 적어도 트랜지스터(206) 및 액정 소자(40)를 포함한다. 트랜지스터(206)의 게이트는 배선(3501)에 전기적으로 접속된다. 트랜지스터(206)의 소스 및 드레인 중 한쪽은 배선(3502)에 전기적으로 접속된다.
화소 회로는 X 방향으로 연장되는 복수의 배선(예를 들어, 배선(3510_1) 및 배선(3510_2))과, Y 방향으로 연장되는 복수의 배선(예를 들어, 배선(3511_1))을 포함한다. 이들은 서로 교차되어 제공되고, 이들 사이에 용량이 형성된다.
화소 회로에 제공되는 화소들 중, 일부의 서로 인접한 화소들의 액정 소자의 전극은 서로 전기적으로 접속되어 하나의 블록을 형성한다. 블록은, 섬 형상의 블록(예를 들어, 블록(3515_1) 또는 블록(3515_2))과, X 방향 또는 Y 방향으로 연장되는 선형 블록(예를 들어, Y 방향으로 연장되는 블록(3516))의 2종류로 분류된다. 또한 도 29의 (A)에는 화소 회로의 일부만을 도시하였지만, 실제로는 이들 2종류의 블록이 X 방향 및 Y 방향으로 반복적으로 배치된다. 액정 소자의 한쪽 전극은 예를 들어 공통 전극이다. 액정 소자의 다른 쪽 전극은 예를 들어 화소 전극이다.
X 방향으로 연장되는 배선(3510_1)(또는 배선(3510_2))은 섬 형상의 블록(3515_1)(또는 블록(3515_2))에 전기적으로 접속된다. 도시하지 않았지만, X 방향으로 연장되는 배선(3510_1)은, 선형 블록을 개재하여 X 방향을 따라 불연속적으로 제공되는 복수의 섬 형상의 블록(3515_1)에 전기적으로 접속된다. 또한 Y 방향으로 연장되는 배선(3511_1)은 선형 블록(3516)에 전기적으로 접속된다.
도 29의 (B)는 X 방향으로 연장되는 복수의 배선들(배선(3510_1 내지 3510_6), 통틀어 배선(3510)이라고 부르는 경우가 있음)과, Y 방향으로 연장되는 복수의 배선들(배선(3511_1 내지 3511_6), 통틀어 배선(3511)이라고 부르는 경우가 있음)의 접속 관계를 도시한 등가 회로도이다. X 방향으로 연장되는 각 배선(3510), 및 Y 방향으로 연장되는 각 배선(3511)에 공통 전위를 입력할 수 있다. X 방향으로 연장되는 각 배선(3510)에는 펄스 전압 출력 회로로부터 펄스 전압을 입력할 수 있다. 또한 Y 방향으로 연장되는 각 배선(3511)은 검지 회로에 전기적으로 접속될 수 있다. 또한 배선(3510) 및 배선(3511)은 서로 교체될 수 있다.
터치 패널(350E)의 동작 방법의 예를 도 30의 (A) 및 (B)를 참조하여 설명한다.
여기서는, 1프레임 기간을 기록 기간과 검지 기간으로 나눈다. 기록 기간은 화소에 화상 데이터를 기록하는 기간이고, 배선(3501)(게이트선 또는 주사선이라고도 함)이 순차적으로 선택된다. 검지 기간은 센서 소자에 의하여 검지가 수행되는 기간이다.
도 30의 (A)는 기록 기간의 등가 회로도이다. 기록 기간에는, X 방향으로 연장되는 배선(3510)과 Y 방향으로 연장되는 배선(3511)의 양쪽에 공통 전위가 입력된다.
도 30의 (B)는 검지 기간의 등가 회로도이다. 검지 기간에는, Y 방향으로 연장되는 각 배선(3511)이 검출 회로에 전기적으로 접속된다. 또한 X 방향으로 연장되는 배선(3510)에는 펄스 전압 출력 회로로부터 펄스 전압이 입력된다.
도 30의 (C)는 상호 용량 방식 센서 소자의 입출력 파형의 타이밍 차트의 예를 도시한 것이다.
도 30의 (C)에서는, 1프레임 기간에 모든 행과 열에서 물체의 검지를 수행한다. 도 30의 (C)는 검지 기간에, 물체가 검지되지 않는 경우(비(非)터치)와 물체가 검지되는 경우(터치)의 2가지 경우를 나타낸 것이다.
배선(3510_1 내지 3510_6)에는 펄스 전압 출력 회로로부터 펄스 전압이 공급된다. 펄스 전압이 배선(3510_1 내지 3510_6)에 인가되는 경우, 용량 소자를 형성하는 한 쌍의 전극들 사이에 전계가 발생되고, 용량 소자에 전류가 흐른다. 예를 들어, 이 전극들 사이에 발생되는 전계는, 손가락 또는 스타일러스의 터치에 의하여 차폐됨으로써 변화된다. 즉, 터치 등에 의하여 용량 소자의 용량값이 변화된다. 이를 이용함으로써, 물체의 근접 또는 접촉을 검지할 수 있다.
배선(3511_1 내지 3511_6)은, 용량 소자의 용량값의 변화에 의하여 일어나는 배선(3511_1 내지 3511_6)에서의 전류 변화를 검출하기 위한 검출 회로에 접속된다. 배선(3511_1 내지 3511_6)에서 검출되는 전류값은, 물체의 근접 또는 접촉이 없는 경우에는 변화되지 않고, 물체의 근접 또는 접촉에 의하여 용량값이 감소되는 경우에는 감소된다. 전류 변화를 검출하기 위해서는, 전류의 총량을 검출하여도 좋다. 이 경우에는, 적분 회로 등을 사용하여 전류의 총량을 검출할 수 있다. 또는, 전류의 피크값을 검출할 수 있다. 이 경우에는, 전류를 전압으로 변환하고, 피크 전압값을 검출하여도 좋다.
또한 도 30의 (C)에서, 배선(3511_1 내지 3511_6)의 파형은 검출되는 전류값에 대응하는 전압값을 나타낸다. 도 30의 (C)에 도시된 바와 같이, 표시 동작의 타이밍은 검지 동작의 타이밍과 동기되는 것이 바람직하다.
배선(3511_1 내지 3511_6)의 파형은, 배선(3510_1 내지 3510_6)에 인가되는 펄스 전압에 따라 변화된다. 물체의 근접 또는 접촉이 없는 경우에는, 배선(3511_1 내지 3511_6)의 파형이 배선(3510_1 내지 3510_6)의 전압의 변화에 따라 균일하게 변화된다. 한편, 물체가 근접 또는 접하는 부분에서는 전류값이 감소되고, 이에 따라 전압값의 파형이 변화된다.
이러한 식으로 용량의 변화를 검출함으로써, 물체의 근접 또는 접촉을 검출할 수 있다. 손가락 또는 스타일러스 등의 물체가 터치 패널을 터치하지는 않지만 근접된 경우에도 신호가 검출되는 경우가 있다.
또한 도 30의 (C)는 배선(3510)에서 기록 기간에 공급되는 공통 전위가 검지 기간에 공급되는 저전위와 동등한 예를 도시한 것이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 공통 전위는 저전위와 달라도 좋다.
일례로서, 펄스 전압 출력 회로 및 검출 회로는 하나의 IC에 형성되는 것이 바람직하다. 예를 들어, 상기 IC는 터치 패널 또는 전자 기기의 하우징 내의 기판에 실장되는 것이 바람직하다. 터치 패널이 가요성을 가지는 경우, 터치 패널의 구부러진 부분에서는 기생 용량이 증대될 수 있을 가능성이 있고, 노이즈의 영향이 커질 수 있을 가능성이 있다. 이 관점에서, 노이즈에 의한 영향을 받기 어려운 구동 방법을 사용한 IC를 사용하는 것이 바람직하다. 예를 들어, 시그널-노이즈비(S/N비)를 높일 수 있는 구동 방법이 적용된 IC를 사용하는 것이 바람직하다.
상술한 바와 같이, 화상을 기록하는 기간과 센서 소자에 의하여 검지를 수행하는 기간을 따로따로 제공하는 것이 바람직하다. 이로써, 데이터가 화소에 기록될 때 발생되는 노이즈에 기인한 센서 소자의 감도 저하를 방지할 수 있다.
본 발명의 일 형태에서는, 도 30의 (D)에 도시된 바와 같이 1프레임 기간에 하나의 기록 기간과 하나의 검지 기간이 포함된다. 또는, 도 30의 (E)에 나타낸 바와 같이, 1프레임 기간에 2번의 검지 기간이 포함되어도 좋다. 1프레임 기간에 복수의 검출 기간이 포함되면, 검출 감도를 더 높일 수 있다. 예를 들어, 1프레임 기간에 2번 내지 4번의 검지 기간이 포함되어도 좋다.
다음으로, 터치 패널(350E)에 포함되는 센서 소자의 상면의 구조예에 대하여 도 31의 (A) 내지 (C)를 참조하여 설명한다.
도 31의 (A)는 센서 소자의 상면도를 나타낸 것이다. 센서 소자는 도전층(56a) 및 도전층(56b)을 포함한다. 도전층(56a)은 센서 소자의 한쪽 전극으로서 기능하고, 도전층(56b)은 센서 소자의 다른 쪽 전극으로서 기능한다. 센서 소자는, 도전층들(56a 및 56b) 사이에 형성되는 용량을 이용하여 물체의 근접 또는 접촉 등을 검지할 수 있다. 도시하지 않았지만, 도전층(56a 및 56b)은 빗살 형상을 가지는 상면 형상, 또는 슬릿이 제공된 상면 형상을 가져도 좋다.
본 발명의 일 형태에서, 도전층(56a 및 56b)은 액정 소자의 공통 전극으로서도 기능한다.
복수의 도전층(56a)은 Y 방향으로 제공되고, X 방향으로 연장된다. Y 방향으로 제공된 복수의 도전층(56b)은 Y 방향으로 연장된 도전층(58)을 통하여 서로 전기적으로 접속된다. 도 31의 (A)는 m개의 도전층(56a) 및 n개의 도전층(58)이 제공된 예를 도시한 것이다.
또한 복수의 도전층(56a)은 X 방향으로 제공되어도 좋고, 이 경우 Y 방향으로 연장되어도 좋다. X 방향으로 제공된 복수의 도전층(56b)은 X 방향으로 연장된 도전층(58)을 통하여 서로 전기적으로 접속되어도 좋다.
도 31의 (B)에 도시된 바와 같이, 센서 소자의 전극으로서 기능하는 도전층(56)은 복수의 화소(60)에 걸쳐 제공된다. 도전층(56)은 도 31의 (A)의 도전층(56a 및 56b) 각각에 상당한다. 화소(60)는 상이한 색을 나타내는 복수의 부화소로 형성된다. 도 31의 (B)는 부화소(60a, 60b, 및 60c)의 3개의 부화소로 화소(60)가 형성된 예를 나타낸 것이다.
센서 소자의 한 쌍의 전극은 각 보조 배선에 전기적으로 접속되는 것이 바람직하다. 도 31의 (C)에 도시된 바와 같이, 도전층(56)은 보조 배선(57)에 전기적으로 접속되어도 좋다. 또한 도 31의 (C)는 도전층 위에 보조 배선이 적층된 예를 도시한 것이지만, 도전층은 보조 배선 위에 적층되어도 좋다. X 방향으로 제공된 복수의 도전층(56)은 보조 배선(57)을 통하여 도전층(58)에 전기적으로 접속되어도 좋다.
가시광을 투과시키는 도전층의 저항률은 비교적 높은 경우가 있다. 따라서, 센서 소자의 한 쌍의 전극을 보조 배선과 전기적으로 접속시킴으로써 센서 소자의 한 쌍의 전극의 저항을 낮추는 것이 바람직하다.
센서 소자의 한 쌍의 전극의 저항을 낮추면, 한 쌍의 전극의 시간 상수를 작게 할 수 있다. 따라서, 센서 소자의 검출 감도를 높일 수 있고, 나아가서는 센서 소자의 검출 정확도를 높일 수 있다.
<11. 표시 장치의 구조예 9>
도 32는 본 실시형태의 표시 장치에 포함되는 화소의 예를 도시한 단면도이다.
도 32는 투과형 액정 표시 장치의 예를 도시한 것이다. 도 32에 도시된 바와 같이, 백라이트 유닛(13)으로부터의 광은 파선의 화살표의 방향으로 방출된다.
도 32에서, 백라이트 유닛(13)으로부터의 광은 트랜지스터(914)와 액정 소자(930LC)의 콘택트 부분, 트랜지스터(914), 및 용량부(916) 등을 통하여 외부로 추출된다.
도 32는 트랜지스터(914)의 반도체층 그리고 트랜지스터(914)의 소스 전극 및 드레인 전극 중 한쪽이 가시광 투과성을 가지는 예를 도시한 것이다. 소스 전극 및 드레인 전극 중 한쪽은 액정 소자(930LC)에 전기적으로 접속된다.
도 32에서 배선(904)은 트랜지스터(914)의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 배선(902)은 트랜지스터(914)의 게이트로서 기능한다. 배선은 저항률이 낮은 도전 재료를 사용하여 형성하는 것이 바람직하다. 배선(902 및 904)은 차광성을 가져도 좋다. 도 32의 트랜지스터(914)는 백 게이트를 포함한다. 백 게이트의 투광성은 특별히 한정되지 않는다.
도 32의 용량부(916)에서는, 가시광을 투과시키는 2개의 도전층 사이에 절연층이 끼워진다. 2개의 도전층 중 하나인 제 1 도전층은 배선(902)에 접속된다. 2개의 도전층 중 다른 하나인 제 2 도전층은 반도체층과 같은 단계 및 같은 재료를 사용하여 형성되고, 가시광 투과성을 가지는 제 3 도전층에 접속된다. 제 3 도전층은 소스 전극 및 드레인 전극 중 한쪽과 같은 단계 및 같은 재료를 사용하여 형성된다.
트랜지스터(914) 및 용량부(916) 등의 투광성의 영역의 면적이 클수록, 백라이트 유닛(13)으로부터의 광을 더 효율적으로 사용할 수 있다.
본 실시형태의 표시 장치에서의 트랜지스터는 가시광을 투과시키는 영역을 포함하기 때문에, 화소의 개구율을 높일 수 있다. 이로써, 표시 장치의 소비전력을 저감할 수 있다. 또한 표시 장치의 해상도를 높일 수 있다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다. 본 명세서의 하나의 실시형태에서 복수의 구조예를 설명하는 경우에는, 구조예들 중 여러 가지를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 각각 본 발명의 일 형태인 표시 장치에 대하여 도 33의 (A) 및 (B) 내지 도 50을 참조하여 설명한다.
<1. 표시 장치의 구조예 1>
먼저, 본 실시형태의 표시 장치에 대하여 도 33의 (A) 및 (B) 내지 도 35의 (A1) 내지 (C)를 참조하여 설명한다.
본 실시형태의 각 표시 장치는 액정 소자, 제 1 절연층, 및 트랜지스터를 포함한다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함한다. 제 1 절연층은 화소 전극과 트랜지스터 사이에 위치한다. 제 1 절연층은 개구를 포함한다. 트랜지스터는 화소 전극에 전기적으로 접속된다.
트랜지스터는 제 1 영역을 포함한다. 트랜지스터는 화소 전극과 접하는 제 1 부분, 및 제 1 절연층의 개구의 표면과 접하는 제 2 부분을 포함한다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과시키는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 통과하고 표시 장치의 외부로 방출된다. 트랜지스터에 포함되는 제 1 영역은 화소 전극에 접속되는 영역이어도 좋다.
본 실시형태의 각 표시 장치에서 트랜지스터는 가시광을 투과시키는 영역을 포함한다. 예를 들어, 트랜지스터와 화소 전극의 콘택트 부분이 가시광을 투과시키기 때문에, 콘택트 부분을 표시 영역에 제공할 수 있다. 이로써, 화소의 개구율을 높일 수 있고 표시 장치의 소비전력을 저감할 수 있다. 또한 표시 장치의 해상도를 높일 수 있다.
본 실시형태의 각 표시 장치에서, 액정 소자의 전극은 평탄하게 제공된다. 구체적으로, 화소 전극이 아니고 트랜지스터의 구성요소가, 트랜지스터와 화소 전극 사이의 절연층에 제공된 개구를 채워 제공된다. 따라서, 트랜지스터와 화소 전극의 콘택트 부분에서 화소 전극이 요철을 가지는 것을 방지할 수 있다. 액정 소자의 전극을 평탄하게 형성함으로써, 액정 소자에서의 셀 갭의 편차를 저감할 수 있다. 또한 액정의 초기 배치의 편차를 저감할 수 있음으로써, 표시 장치의 표시 불량을 저감할 수 있다. 또한 액정의 배치 불량으로 인한 개구율 저하를 저감할 수 있다.
본 실시형태의 표시 장치는 주사선 및 신호선을 더 포함한다. 주사선 및 신호선 각각은 트랜지스터에 전기적으로 접속된다. 주사선 및 신호선 각각은 금속층을 포함한다. 주사선 및 신호선 각각에 금속층을 사용하면, 주사선 및 신호선의 저항을 저감할 수 있다.
주사선은 트랜지스터의 채널 영역과 중첩되는 부분을 포함하는 것이 바람직하다. 트랜지스터의 채널 영역의 재료에 따라서는 광 조사로 인하여 트랜지스터의 특성이 변동되는 경우가 있다. 트랜지스터의 채널 영역과 중첩되는 부분을 주사선이 포함하면, 외광 또는 백라이트의 광 등으로 채널 영역이 조사되는 것을 방지할 수 있다. 이로써, 트랜지스터의 신뢰성을 높일 수 있다.
도 33의 (A)에 도시된 표시 장치(20A)는 기판(11), 기판(12), 접착층(16), 트랜지스터(14), 및 액정 소자(15) 등을 포함한다. 백라이트 유닛(13)은 표시 장치(20A)의 기판(12) 측에 제공된다.
액정 소자(15)는 화소 전극(21), 액정층(22), 및 공통 전극(23)을 포함한다. 트랜지스터(14)는 화소 전극(21)과 접하는 부분, 및 절연층(26)의 개구의 측면과 접하는 부분을 포함한다. 이로써, 절연층(26)에 제공된 개구를 통하여 화소 전극(21)과 트랜지스터(14)는 서로 전기적으로 접속된다. 도전층(25)은 커넥터(29)를 통하여 공통 전극(23)에 전기적으로 접속된다. 도전층(25)은 화소 전극(21)과 같은 단계 및 같은 재료를 사용하여 형성할 수 있다.
백라이트 유닛(13)으로부터의 광(45a)은 기판(12), 접착층(16), 절연층(26), 화소 전극(21), 액정층(22), 공통 전극(23), 및 기판(11)을 통하여 표시 장치(20A)의 외부로 방출된다. 광(45a)을 투과시키는 이들 층의 재료로서, 가시광을 투과시키는 재료를 사용한다.
백라이트 유닛(13)으로부터의 광(45b)은 기판(12), 접착층(16), 트랜지스터(14), 절연층(26), 화소 전극(21), 액정층(22), 공통 전극(23), 및 기판(11)을 통하여 표시 장치(20A)의 외부로 방출된다. 본 실시형태에서, 액정 소자(15)에 전기적으로 접속되는 트랜지스터(14)는 가시광을 투과시키는 영역을 가지는 구조를 가진다. 따라서, 트랜지스터(14)가 제공된 영역도 표시 영역으로서 사용할 수 있다. 이로써, 화소의 개구율을 높일 수 있다. 개구율이 높을수록, 광 추출 효율을 높일 수 있다. 따라서, 표시 장치의 소비전력을 저감할 수 있다. 또한 표시 장치의 해상도를 높일 수 있다.
본 발명의 일 형태에서의 표시 장치의 제작 방법에서는, 제 1 기판 위에 액정 소자의 전극을 형성한 후에 트랜지스터를 형성한다. 다음으로, 제 1 기판과 제 2 기판을 서로 접합한다. 그리고, 제 1 기판과 제 2 기판을 분리함으로써, 액정 소자의 전극 및 트랜지스터를 제 1 기판으로부터 제 2 기판으로 전치한다. 트랜지스터의 형성 전에 액정 소자의 전극을 형성하면, 트랜지스터 자체, 및 화소 전극과 트랜지스터의 콘택트 부분으로 인한 요철의 악영향 없이 액정 소자의 전극을 평탄하게 형성할 수 있다. 액정 소자의 전극을 평탄하게 형성하면, 액정 소자에서의 셀 갭의 편차를 저감할 수 있다. 액정 소자의 전극을 평탄하게 형성함으로써, 액정 소자에서의 셀 갭의 편차를 저감할 수 있다. 또한 액정의 초기 배치의 편차를 저감할 수 있음으로써, 표시 장치의 표시 불량을 저감할 수 있다. 또한 액정의 배치 불량으로 인한 개구율 저하를 저감할 수 있다.
본 발명의 일 형태에서의 표시 장치의 제작 방법에서는, 트랜지스터를 형성하는 데 사용되는 제 1 기판을 제작 공정 중에서 분리한다. 즉, 표시 장치의 구성요소에 포함되는 기판의 재료에 의하여 트랜지스터의 제작 조건이 한정되지 않는다. 예를 들어, 높은 온도를 사용하여 제 1 기판 위에 트랜지스터를 제작함으로써, 트랜지스터의 신뢰성을 더 높일 수 있다. 트랜지스터 등을 전치하는 제 2 기판, 및 제 2 기판과 함께 액정층을 밀봉하는 대향 기판 각각으로서 제 1 기판보다 더 얇고, 가볍고, 플렉시블한 기판을 사용함으로써, 표시 장치를 가볍게, 얇게, 플렉시블하게 할 수 있다.
도 33의 (B)에 도시된 표시 장치(20B)는 백라이트 유닛(13)이 기판(11) 측에 제공되는 점에서 표시 장치(20A)와 상이하다. 다른 구성요소는 표시 장치(20A)와 유사하므로 설명을 생략한다.
표시 장치(20A)에서 광(45b)은 먼저, 트랜지스터(14)의 가시광을 투과시키는 영역에 들어간다. 그리고, 상기 가시광을 투과시키는 영역을 통과한 광(45b)이 액정 소자(15)에 들어간다. 한편, 표시 장치(20B)에서 광(45b)은 먼저 액정 소자(15)에 들어간다. 그리고, 액정 소자(15)를 통과한 광(45b)이 트랜지스터(14)의 가시광을 투과시키는 영역에 들어간다. 상술한 바와 같이, 백라이트 유닛(13)으로부터의 광은 트랜지스터(14) 및 액정 소자(15) 중 어느 쪽에 먼저 들어가도 좋다.
표시 장치(20B)에서는, 트랜지스터(14) 중 화소 전극(21)에 접속되는 부분이 가시광을 투과시킨다. 광(45b)은 트랜지스터(14)와 화소 전극(21)의 콘택트 부분을 통과한다. 즉, 트랜지스터(14)와 화소 전극(21)의 콘택트 부분을 표시 영역으로서 사용할 수 있다. 따라서, 화소의 개구율을 높일 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
본 발명의 일 형태의 표시 장치는 터치 센서가 실장된 표시 장치에 적용할 수 있고, 이러한 표시 장치를 입출력 장치 또는 터치 패널이라고도 한다. 터치 센서는 액정 소자 및 트랜지스터보다 표시면 측에 위치한다.
도 34의 (A)에 도시된 표시 장치(35A)는 표시 장치(20A)의 기판(11) 측에 터치 센서 유닛(31)이 제공된 구조를 가진다.
도 34의 (B)에 도시된 표시 장치(35B)는 표시 장치(20A)의 기판(11)과 공통 전극(23) 사이에 터치 센서 유닛(31) 및 절연층(32)이 제공된 구조를 가진다. 또한 표시 장치(35B)는 도전층(27) 및 도전층(28)을 포함한다.
도전층(28)은 터치 센서 유닛(31)에 전기적으로 접속된다. 도전층(28)은 커넥터(29)를 통하여 도전층(27)에 전기적으로 접속된다. 이로써, 하나의 기판 측에만 FPC를 제공한 경우에도, 액정 소자(15)를 구동하는 신호 및 터치 센서 유닛(31)을 구동하는 신호의 양쪽을 표시 장치(35B)에 공급할 수 있다. 또는, 액정 소자(15)를 구동하는 신호를 공급하는 FPC 및 터치 센서 유닛(31)을 구동하는 신호를 공급하는 FPC를 같은 표면에 접속할 수 있다. FPC 등을 한 쌍의 기판에 접속할 필요가 없으므로, 표시 장치의 구조를 간략화할 수 있다. 이 표시 장치는, FPC가 기판(11 및 12)의 양측에 접속된 표시 장치에 비하여 더 쉽게 전자 기기에 포함시킬 수 있고, 부품 수를 줄일 수 있다. 또한 본 발명의 일 형태의 표시 장치에는 하나 이상의 FPC를 접속할 수 있다. 도전층(27)은 화소 전극(21)과 같은 단계 및 같은 재료를 사용하여 형성할 수 있다. 도전층(28)은 공통 전극(23)과 같은 단계 및 같은 재료를 사용하여 형성할 수 있다.
표시 장치(35B)에서는, 한 쌍의 기판 사이에 터치 센서 유닛(31)을 제공할 수 있어 기판 수를 줄일 수 있고, 표시 장치의 무게 및 두께를 저감할 수 있다.
도 34의 (C)에 도시된 표시 장치(35C)는 표시 장치(20B)의 기판(12)과 트랜지스터(14) 사이에 터치 센서 유닛(31) 및 절연층(32)이 제공된 구조를 가진다. 또한 표시 장치(35C)는 도전층(33)을 포함한다.
트랜지스터(14)에 포함되는 하나 이상의 도전층과 같은 공정 및 같은 재료를 사용하여 형성되는 도전층(33)은 절연층(26)과 접하여 제공된다. 도전층(33)은 터치 센서 유닛(31)에 전기적으로 접속된다. 표시 장치(35C)에서 하나의 기판 측에만 FPC를 제공한 경우에도, 액정 소자(15)를 구동하는 신호 및 터치 센서 유닛(31)을 구동하는 신호의 양쪽을 표시 장치(35C)에 공급할 수 있다. 또는, 액정 소자(15)를 구동하는 신호를 공급하는 FPC 및 터치 센서 유닛(31)을 구동하는 신호를 공급하는 FPC를 같은 표면에 접속할 수 있다. 따라서, 표시 장치를 전자 기기에 쉽게 포함시킬 수 있고, 부품 수를 줄일 수 있다.
표시 장치(35C)에서, 한 쌍의 기판 사이에 터치 센서 유닛(31)을 제공할 수 있어 기판 수를 줄일 수 있고, 표시 장치의 무게 및 두께를 저감할 수 있다.
[화소]
다음으로, 본 실시형태의 표시 장치 각각에 포함되는 화소에 대하여 도 35의 (A1) 내지 (C)를 참조하여 설명한다. 또한 도 3의 (A1) 내지 (C)를 참조한 실시형태 1에서의 설명도 참조할 수 있다.
도 35의 (A1)는 화소(900)를 도시한 상면 모식도이다. 도 35의 (A1)에 도시된 화소(900)는 4개의 부화소를 포함한다. 도 35의 (A1)에 도시된 화소(900)는 부화소를 가로세로 2개씩 포함한 화소의 예이다. 부화소들 각각에서, 광 투과형 액정 소자(930LC)(도 35의 (A1) 및 (A2)에 도시되지 않았음) 및 트랜지스터(914) 등이 제공된다. 도 35의 (A1)의 화소(900)에서, 2개의 배선(902) 및 2개의 배선(904)이 제공된다. 도 35의 (A1)는 부화소에 포함되는 액정 소자의 표시 영역(표시 영역(918R, 918G, 918B, 및 918W))을 도시한 것이다.
화소(900)는 배선(902 및 904) 등을 포함한다. 배선(902)은 예를 들어 주사선으로서 기능한다. 배선(904)은 예를 들어 신호선으로서 기능한다. 배선(902) 및 배선(904)은 한 부분에서 서로 교차된다.
트랜지스터(914)는 선택 트랜지스터로서 기능한다. 트랜지스터(914)의 게이트는 배선(902)에 전기적으로 접속된다. 트랜지스터(914)의 소스 및 드레인 중 한쪽은 배선(904)에 전기적으로 접속되고, 트랜지스터(914)의 소스 및 드레인 중 다른 쪽은 액정 소자(930LC)에 전기적으로 접속된다.
여기서, 배선(902 및 904)은 차광성을 가진다. 배선(902 및 904) 이외의 각 층, 즉 트랜지스터(914), 그리고 트랜지스터(914)에 접속되는 배선, 콘택트 부분, 및 용량 소자 등을 형성하는 각 층에는 투광성의 막을 사용하는 것이 바람직하다. 도 35의 (A2)는 도 35의 (A1)의 화소(900)에 포함되는 가시광을 투과시키는 영역(900t) 및 가시광을 차단하는 영역(900s)을 구별하여 도시한 것이다. 상술한 바와 같이 투광성의 막을 사용하여 트랜지스터를 형성하는 경우, 배선(902 및 904)이 제공된 부분 이외의 부분을 투과 영역(900t)으로 할 수 있다. 액정 소자의 투과 영역이 트랜지스터, 트랜지스터에 접속되는 배선, 콘택트 부분, 및 용량 소자 등과 중첩될 수 있어, 화소의 개구율을 높일 수 있다.
도 35의 (B) 및 (C) 각각은 도 35의 (A2)의 일점쇄선 A-B를 따라 취한 단면도이다. 또한 상면도에서 도시되지 않은 액정 소자(930LC), 착색막(932CF), 차광막(932BM), 용량 소자(915), 및 구동 회로부(901) 등의 단면도 도 35의 (B) 및 (C)에 도시하였다. 구동 회로부(901)로서 주사선 구동 회로부 또는 신호선 구동 회로부를 사용할 수 있다. 구동 회로부(901)는 트랜지스터(911)를 포함한다.
도 35의 (B) 및 (C) 각각에 도시된 바와 같이, 백라이트 유닛(13)으로부터의 광은 파선의 화살표로 나타낸 방향으로 방출된다. 백라이트 유닛(13)으로부터의 광은 트랜지스터(914)와 액정 소자(930LC)의 콘택트 부분, 트랜지스터(914), 및 용량 소자(915) 등을 통하여 외부로 추출된다. 따라서, 트랜지스터(914) 및 용량 소자(915)를 형성하는 막 등도 투광성을 가지는 것이 바람직하다. 트랜지스터(914) 및 용량 소자(915) 등에 포함되는 투광성의 영역의 면적이 커질수록, 백라이트 유닛(13)으로부터의 광을 더 효율적으로 사용할 수 있다.
도 35의 (B) 및 (C) 각각에 도시된 바와 같이, 백라이트 유닛(13)으로부터의 광은 착색막(932CF)을 통하여 외부로 추출되어도 좋다. 착색막(932CF)을 통하여 광이 외부로 추출되는 경우, 원하는 색을 가진 광을 얻을 수 있다.
도 35의 (B)에서, 백라이트 유닛(13)으로부터의 광은 먼저 착색막(932CF)에 들어간다. 그리고, 착색막(932CF)을 통과한 광이 액정 소자(930LC)에 들어간다. 그 후, 액정 소자(930LC)를 통과한 광이 트랜지스터(914) 및 용량 소자(915) 등을 통하여 외부로 추출된다.
도 35의 (C)에서, 백라이트 유닛(13)으로부터의 광은 먼저 트랜지스터(914) 및 용량 소자(915) 등에 들어간다. 그리고, 트랜지스터(914) 및 용량 소자(915) 등을 통과한 광이 액정 소자(930LC)에 들어간다. 그 후, 액정 소자(930LC)를 통과한 광은 착색막(932CF)을 통하여 외부로 추출된다.
도 35의 (A1) 내지 (C)에 도시된 트랜지스터, 배선, 및 용량 소자 등은 실시형태 1에서 예시한 재료를 사용하여 형성할 수 있다.
본 실시형태에서 설명하는 표시 장치의 화소 구조에 의하여, 백라이트 유닛으로부터 방출되는 광을 효율적으로 사용할 수 있다. 따라서, 소비전력이 저감된 우수한 표시 장치를 제공할 수 있다.
<2. 표시 장치의 구조예 2>
다음으로, 본 실시형태의 표시 장치에 대하여 도 36의 (A) 내지 (C) 및 도 37을 참조하여 설명한다. 도 36의 (A)는 표시 장치(110)를 도시한 단면도이다. 표시 장치(110)의 사시도는 표시 장치(100A)와 유사하므로, 도 4 및 실시형태 1의 설명을 참조할 수 있다. 도 37은 터치 패널(355)을 도시한 단면도이다.
표시 장치(110)는 가로 전계 모드의 액정 소자를 포함하는 투과형 액정 표시 장치의 예이다.
도 36의 (A)에 도시된 바와 같이, 표시 장치(110)는 기판(51), 접착층(142), 트랜지스터(201), 트랜지스터(206), 액정 소자(40), 배향막(133a), 배향막(133b), 접속부(204), 접착층(141), 스페이서(117), 착색층(131), 차광층(132), 기판(61), 및 편광판(130)을 포함한다.
표시부(62)는 트랜지스터(206) 및 액정 소자(40)를 포함한다.
트랜지스터(206)는 게이트(221), 게이트 절연층(213), 및 반도체층(채널 영역(231a) 및 저저항 영역(231b))을 포함한다. 절연층(213)은 게이트 절연층으로서 기능한다. 저저항 영역(231b)의 저항률은 채널 영역(231a)의 저항률보다 낮다. 반도체층은 가시광을 투과시킬 수 있다. 본 실시형태에서는, 반도체층으로서 산화물 반도체층을 사용하는 경우를 예로서 설명한다. 산화물 반도체층은 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물(M은 Al, Ti, Ga, Ge, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)막인 것이 더 바람직하다. 산화물 반도체층의 자세한 사항에 대해서는 후술한다.
도전층(222)은 절연층(212 및 214)에 형성된 개구를 통하여 저저항 영역(231b)에 접속된다.
트랜지스터(206)는 절연층(212 및 214)으로 덮여 있다. 또한 절연층(212 및 214)은 트랜지스터(206)의 구성요소로 생각할 수 있다. 트랜지스터는, 트랜지스터를 구성하는 반도체로의 불순물 확산을 저감하는 절연층으로 덮이는 것이 바람직하다.
절연층(213)은 과잉 산소 영역을 포함하는 것이 바람직하다. 절연층(213)이 과잉 산소 영역을 포함하면, 채널 영역(231a)에 과잉 산소를 공급할 수 있다. 채널 영역(231a)에 형성될 가능성이 있는 산소 결손을 과잉 산소로 채울 수 있기 때문에, 신뢰성이 높은 트랜지스터를 제공할 수 있다.
절연층(212)은 질소 또는 수소를 포함하는 것이 바람직하다. 절연층(212)과 저저항 영역(231b)이 서로 접하면, 절연층(212) 내의 질소 또는 수소가 저저항 영역(231b)에 첨가된다. 질소 또는 수소가 첨가되면 저저항 영역(231b)의 캐리어 밀도가 높아진다.
액정 소자(40)는 FFS 모드의 액정 소자이다. 액정 소자(40)는 화소 전극(111), 공통 전극(112), 및 액정층(113)을 포함한다. 화소 전극(111)과 공통 전극(112) 사이에 생기는 전계에 의하여 액정층(113)의 배향을 제어할 수 있다. 액정층(113)은 배향막들(133a 및 133b) 사이에 위치한다.
화소 전극(111)은 트랜지스터(206)의 반도체층의 저저항 영역(231b)에 전기적으로 접속된다.
접속부(207)에서는, 반도체층의 저저항 영역(231b)이 화소 전극(111)에 접속된다. 반도체층의 저저항 영역(231b)은 절연층(211)의 개구의 측면과 접하는 부분을 포함한다. 반도체층의 저저항 영역(231b)은 절연층(211)의 개구의 측면과 접하고, 동시에 화소 전극(111)에 접속된다. 이에 의하여 화소 전극(111)을 평탄하게 배치할 수 있다.
가시광을 투과시키는 재료를 반도체층에 사용함으로써, 접속부(207)를 화소의 개구(69)에 제공할 수 있다. 이 개구를 부화소의 개구 또는 표시 영역이라고 할 수도 있다.
접속부(207)는 기판(61) 측에 요철 표면을 포함하지 않는다. 또한 상술한 화소 전극(111), 절연층(220), 공통 전극(112), 및 배향막(133a)의 표면은 각각 접속부(207)와 중첩되고, 접속부(207)보다 기판(61) 측에 위치한다. 따라서, 액정층(113) 중 접속부(207)와 중첩되는 부분을 다른 부분과 마찬가지로 화상 표시에 사용할 수 있다. 즉, 접속부(207)가 제공되는 영역을 화소의 개구로서 사용할 수 있다. 이로써, 부화소의 개구율을 높일 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
또한 저저항 영역(231b)과 화소 전극(111)은 절연층(212) 및 기판(51) 사이의 도전층을 사용하여 서로 전기적으로 접속되어도 좋다. 이 경우, 도전층과 저저항 영역(231b) 사이의 접속부 및 도전층과 화소 전극(111) 사이의 접속부의 2개의 접속부가 제공될 필요가 있다. 한편, 도 36의 (A) 등에 도시된 구조는 이러한 접속부들을 줄일 수 있다. 따라서, 이 구조에 의하여, 디자인 룰을 변경하지 않고 더 작은 화소 크기를 실현할 수 있어, 해상도가 높은 표시 장치가 가능해진다. 상술한 바와 같이 반도체층의 저저항 영역(231b)이 화소 전극(111)에 직접 접속되는 경우, 화소의 레이아웃에서의 가능성을 넓힐 수 있다.
도 36의 (A)에 도시된 공통 전극(112)은 빗살 형상을 가지는 상면 형상, 또는 슬릿이 제공된 상면 형상을 가진다. 화소 전극(111)과 공통 전극(112) 사이에는 절연층(220)이 제공된다. 화소 전극(111)은 절연층(220)을 개재하여 공통 전극(112)과 중첩되는 부분을 포함한다. 또한 화소 전극(111)과 착색층(131)이 중첩되는 영역의 일부분에서는, 화소 전극(111) 상방에 공통 전극(112)이 배치되지 않는다.
배향막을 액정층(113)과 접하여 제공하는 것이 바람직하다. 배향막은 액정층(113)의 배향을 제어할 수 있다. 표시 장치(110)에서는, 공통 전극(112)(또는 절연층(220))과 액정층(113) 사이에 배향막(133a)이 위치하고, 오버코트(121)와 액정층(113) 사이에 배향막(133b)이 위치한다.
화소 전극(111)은 절연층(211)에 매립되어 있다. 화소 전극(111) 중 액정층(113) 측의 면은, 절연층(211) 중 액정층(113) 측의 면과 같은 면(또는 같은 평면)을 형성할 수 있다. 즉, 화소 전극(111) 중 액정층(113) 측의 면과 절연층(211) 중 액정층(113) 측의 면은 예를 들어, 같은 평면에 위치하거나, 같은 평면과 접하거나, 경계에 단차가 없거나, 높이가 같다.
표시 장치(110)에서, 절연층(211, 212, 및 214)의 두께는 트랜지스터(201 및 206)의 특성에 직접 영향을 미치지 않는다. 따라서, 절연층(211, 212, 및 214)을 두껍게 할 수 있다. 이에 의하여, 화소 전극(111)과 게이트(221) 사이, 화소 전극(111)과 도전층(222) 사이, 및 화소 전극(111)과 반도체층 사이의 기생 용량 등을 저감할 수 있다.
도 36의 (B)에는, 표시 장치(110)의 화소의 개구(69)에서의 액정층(113)과 그 주변의 단면도를 나타내었다. 도 36의 (B)에 도시된 바와 같이, 공통 전극(112)은 절연층(220)에 매립되어 있다. 공통 전극(112) 중 액정층(113) 측의 면은, 절연층(220) 중 액정층(113) 측의 면과 같은 면(또는 같은 평면)을 형성할 수 있다. 즉, 공통 전극(112) 중 액정층(113) 측의 면과 절연층(220) 중 액정층(113) 측의 면은 예를 들어, 같은 평면에 위치하거나, 같은 평면과 접하거나, 경계에 실질적인 단차가 없거나, 높이가 같다. 또한 배향막(133a)은 평탄하게 제공된다.
도 36의 (C)에서는, 절연층(220) 중 액정층(113) 측의 면 상방에 공통 전극(112)이 제공된다. 배향막(133a)은 공통 전극(112)의 두께를 반영한 요철 표면을 가진다(일점쇄선의 프레임 참조). 이에 의하여, 화소의 개구(69) 내에서 액정층(113)의 두께(셀 갭이라고도 함)에 편차가 생기게 되어, 화상의 양호한 표시가 저해된다.
또한 공통 전극(112)의 단부 가까이에서는, 배향막(133a)의 요철 표면에 기인하여 액정층(113)의 초기 배향에 편차가 생기기 더 쉬워지는 경우가 있다. 초기 배향의 편차가 생기기 더 쉬운 액정층(113)의 영역을 화상의 표시에 사용하면, 표시 장치(110)의 콘트라스트가 저하되는 경우가 있다. 또한 인접한 2개의 부화소들 사이에 초기 배향의 편차가 생기기 더 쉬운 영역이 존재하는 경우에는, 상기 영역을 차광층(132) 등으로 덮음으로써 콘트라스트의 저하를 저감할 수 있다. 그러나, 이에 의하여 개구율이 저하될 수 있다.
도 36의 (A) 및 (B)에 도시된 바와 같이, 공통 전극(112) 중 액정층(113) 측의 면과 절연층(220) 중 액정층(113) 측의 면이 같은 면을 형성하는 경우에는, 화소의 개구(69) 내에서 배향막들(133a 및 133b) 사이의 간격을 균일하게 할 수 있다. 즉, 공통 전극(112)의 두께는 액정층(113)의 두께에 영향을 미치지 않는다. 액정층(113)의 두께는 화소의 개구(69) 내에서 일정하게 된다. 상기에서, 표시 장치(110)는 높은 색 재현성으로 고품질의 화상을 표시할 수 있다.
또한 배향막(133a)을 평탄하게 제공함으로써, 공통 전극(112)의 단부 가까이에서도 초기 배향을 더 쉽게 균일하게 할 수 있다. 배향막(133a)을 평탄하게 제공함으로써, 인접한 2개의 부화소들 사이에서 액정층(113)의 초기 배향의 편차가 생기기 더 쉬운 영역의 발생을 저감할 수 있다. 따라서, 개구율을 높일 수 있고, 표시 장치는 높은 해상도를 쉽게 실현할 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
상술한 바와 같이, 본 발명의 일 형태에 따른 표시 장치는, 공통 전극(112)의 단부 가까이에 생기는 단차를 저감할 수 있어, 단차에 기인한 배향 결함이 적어진다.
표시 장치(110)는 투과형 액정 표시 장치이기 때문에, 화소 전극(111) 및 공통 전극(112)의 양쪽에 가시광을 투과시키는 도전 재료를 사용한다. 바람직하게는, 화소 전극(111) 및 공통 전극(112) 중 적어도 하나가 산화물 도전층을 포함한다. 화소 전극(111) 및 공통 전극(112) 중 적어도 하나를 산화물 반도체를 사용하여 형성하여도 좋다. 표시 장치를 구성하는 2개 이상의 층을 같은 금속 원소를 포함하는 산화물 반도체를 사용하여 형성함으로써, 2개 이상의 단계에서 같은 제작 장치(예를 들어, 막 형성 장치 또는 가공 장치)를 사용할 수 있어 제작 비용을 삭감할 수 있다.
화소 전극(111) 및 반도체층 양쪽에 산화물을 사용하는 것이 바람직하다. 예를 들어, 상술한 구성요소들 중 하나에 비(非)산화물 재료(예를 들어, 금속)를 사용하고 다른 하나의 구성요소에 산화물을 사용하면, 상기 비산화물 재료의 산화에 기인하여 화소 전극(111)과 반도체층 사이의 접촉 저항이 증가되는 경우가 있다. 화소 전극(111) 및 반도체층 양쪽에 산화물을 사용함으로써, 접촉 저항이 저감되고, 표시 장치(110)의 신뢰성을 더 높일 수 있다.
화소 전극(111)과 반도체층이 공통된 금속 원소를 가지는 산화물 반도체를 포함하는 경우, 화소 전극(111)과 반도체층의 저저항 영역(231b)의 접착력을 강화할 수 있는 경우가 있다.
예를 들어, 수소를 포함하는 질화 실리콘막을 절연층(211)에 사용하고, 산화물 반도체를 화소 전극(111)에 사용하면, 절연층(211)으로부터 공급되는 수소에 의하여 산화물 반도체의 도전율을 높일 수 있다.
예를 들어, 수소를 포함하는 질화 실리콘막을 절연층(220)에 사용하고, 산화물 반도체를 공통 전극(112)에 사용하면, 절연층(220)으로부터 공급되는 수소에 의하여 산화물 반도체의 도전율을 높일 수 있다.
트랜지스터(201) 및 트랜지스터(206)는 절연층(215)으로 덮이고, 절연층(215) 위에는 착색층(131) 및 차광층(132)이 제공된다. 착색층(131)은 적어도 화소의 개구(69)와 중첩되는 영역에 위치한다. 이 개구를 부화소의 개구라고도 할 수 있다. 화소(부화소)의 차광 영역(67)에는 차광층(132)이 제공된다. 차광층(132)은 적어도 트랜지스터(206)의 일부와 중첩된다. 기판(51)은 접착층(142)을 개재하여 착색층(131) 및 차광층(132)에 접합된다.
스페이서(117)는 기판(51)과 기판(61) 사이의 거리가 일정 거리 이하가 되는 것을 방지하는 기능을 가진다. 도 36의 (A)는 스페이서(117)의 저면이 기판(61)과 접한 예를 도시한 것이다. 또한 도 36의 (A)에서는, 스페이서(117)와 중첩되는 부분에서 배향막(133a 및 133b)이 서로 접한다.
기판(51 및 61)은 접착층(141)에 의하여 서로 접합된다. 기판(51 및 61) 및 접착층(141)으로 둘러싸인 영역에 액정층(113)이 밀봉된다.
표시 장치(110)가 투과형 액정 표시 장치로서 기능하는 경우, 2개의 편광판 사이에 표시부(62)가 끼워지도록 2개의 편광판이 위치한다. 도 36의 (A)는 기판(51) 측의 편광판(130)을 도시한 것이다. 기판(61) 측의 편광판의 외부에 제공된 백라이트로부터의 광(45)은 편광판을 통하여 표시 장치(110)에 들어간다. 이 경우, 화소 전극(111)과 공통 전극(112) 사이에 공급되는 전압에 의하여 액정층(113)의 배향을 제어함으로써 광의 광학 변조를 제어할 수 있다. 즉, 편광판(130)을 통하여 사출되는 광의 강도를 제어할 수 있다. 또한 착색층(131)은 특정한 파장 범위 외의 파장의 광을 입사광으로부터 흡수한다. 그 결과, 예를 들어, 추출되는 광은 적색, 청색, 또는 녹색을 나타내는 광이다.
구동 회로부(64)는 트랜지스터(201)를 포함한다.
트랜지스터(201)는 게이트(221), 게이트 절연층(213), 반도체층(채널 영역(231a) 및 저저항 영역(231b)), 도전층(222a), 및 도전층(222b)을 포함한다. 도전층(222a 및 222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 도전층(222a 및 222b) 각각은 저저항 영역(231b)에 전기적으로 접속된다.
접속부(204)에서는, 배선(65)과 도전층(255)이 서로 접속되고, 도전층(255)과 도전층(253)이 서로 접속되고, 도전층(253)과 도전층(251)이 서로 접속된다. 도전층(251)과 커넥터(242)는 서로 접속된다. 즉, 접속부(204)는 커넥터(242)를 통하여 FPC(72)에 전기적으로 접속된다. 이 구성을 채용함으로써, FPC(72)로부터 배선(65)에 신호 및 전력을 공급할 수 있다.
배선(65)은 트랜지스터(206)에 포함되는 도전층(222)에 사용되는 것과 같은 재료 및 같은 제작 단계에 의하여 형성할 수 있다. 도전층(255)은 반도체층에 포함되는 저저항 영역(231b)에 사용되는 것과 같은 재료 및 같은 제작 단계에 의하여 형성할 수 있다. 도전층(253)은 액정 소자(40)에 포함되는 화소 전극(111)에 사용되는 것과 같은 재료 및 같은 제작 단계에 의하여 형성할 수 있다. 도전층(251)은 액정 소자(40)에 포함되는 공통 전극(112)에 사용되는 것과 같은 재료 및 같은 제작 단계에 의하여 형성할 수 있다. 이러한 식, 즉, 표시부(62) 및 구동 회로부(64)를 구성하는 도전층에 사용되는 것과 같은 재료 및 같은 제작 공정을 사용하여 접속부(204)를 구성하는 도전층을 제작하면, 공정 단계 수를 줄일 수 있어 바람직하다.
도 37에 도시된 터치 패널(355)은 도 36의 (A)에서의 표시 장치(110)의 구성요소에 더하여, 다음의 구성요소를 포함한다. 표시 장치(110)와 같은 구성요소의 설명은 생략한다.
터치 패널(355)은 착색층(131)과 접착층(142) 사이에 오버코트(121) 및 터치 센서를 포함한다.
오버코트(121)는 착색층(131) 및 차광층(132) 위에 제공되는 것이 바람직하다. 오버코트(121)는 착색층(131) 및 차광층(132) 등에 포함되는 불순물이 터치 센서에 확산되는 것을 방지할 수 있다.
전극(127 및 128) 및 배선(136)은 오버코트(121) 위에 제공된다. 전극(127 및 128) 및 배선(136) 위에는 절연층(125)이 제공된다. 절연층(125) 위에는 전극(124) 및 도전층(126)이 제공된다. 전극(124)은, 절연층(125)에 제공된 개구를 통하여, 전극(127)의 양측에 제공된 2개의 전극(128)에 전기적으로 접속된다. 도전층(126)은 절연층(125)에 제공된 개구를 통하여 배선(136)에 전기적으로 접속된다. 기판(51)은 접착층(142)을 개재하여 전극(124) 및 도전층(126)에 접합된다.
본 발명의 일 형태에서, 액정 소자의 전극, 트랜지스터, 착색층, 및 터치 센서 등을 같은 기판 위에 형성할 수 있다. 따라서, 기판(61) 측의 구성요소 수를 줄일 수 있다.
또한 트랜지스터와 터치 센서 사이에 착색층이 제공됨으로써, 트랜지스터와 터치 센서 사이의 거리를 길게 할 수 있다. 이로써, 트랜지스터 구동 시의 노이즈가 터치 센서에 전달되는 것을 방지할 수 있다. 이러한 식으로, 터치 센서를 안정적으로 동작시킬 수 있다. 또한 트랜지스터와 터치 센서 사이에, 노이즈를 차단하는 실드로서 기능하는 층을 제공하여도 좋다. 예를 들어, 정전위가 공급되는 도전층을 제공하여도 좋다.
입력 장치에 포함되는 도전층 중에서, 개구(69)와 중첩되는 도전층(예를 들어, 전극(127 및 128))은 가시광을 투과시키는 재료를 사용하여 형성된다.
또한 입력 장치에 포함되는 도전층은 차광 영역(67)에만 제공되어도 좋다. 입력 장치에 포함되는 도전층이 개구(69)와 중첩되지 않으면, 입력 장치에 포함되는 도전층을 위한 재료의 가시광 투과성은 한정되지 않는다. 입력 장치에 포함되는 도전층에 금속 등 저항률이 낮은 재료를 사용할 수 있다. 예를 들어, 터치 센서의 배선 및 전극에는 메탈 메시를 사용하는 것이 바람직하다. 이로써, 터치 센서의 배선 및 전극의 저항을 저감할 수 있고, 이것은 대형 표시 장치의 터치 센서에 바람직하다. 또한 금속은 일반적으로 반사율이 높은 재료이지만, 산화 처리 등을 수행함으로써 금속을 어둡게 할 수 있다. 따라서, 표시면 측으로부터 터치 패널을 본 경우에도, 외광의 반사로 인한 시인성 저하를 억제할 수 있다.
상기 배선 및 상기 전극을, 금속층과, 반사율이 낮은 층(암색층(dark-colored layer)이라고도 함)을 포함한 적층이 되도록 형성하여도 좋다. 또는, Ag 입자, Ag 파이버, 혹은 Cu 입자 등의 금속 입자, 카본 나노튜브(CNT) 혹은 그래핀 등의 탄소 나노입자, 또는 PEDOT, 폴리아닐린, 혹은 폴리피롤 등의 도전성 고분자를 사용하여 암색층을 형성하여도 좋다.
도전층(126)은 배선(65), 도전층(255), 도전층(253), 도전층(251), 및 커넥터(242)를 통하여 FPC(72)에 전기적으로 접속된다. 이로써, 하나의 기판 측에만 FPC를 제공한 경우에도, 액정 소자(40)를 구동하는 신호 및 터치 센서를 구동하는 신호의 양쪽을 공급할 수 있다. 또는, 액정 소자(40)를 구동하는 신호를 공급하는 FPC 및 터치 센서를 구동하는 신호를 공급하는 FPC를 같은 표면에 접속할 수 있다. FPC 등을 한 쌍의 기판 각각에 접속할 필요가 없으므로, 표시 장치의 구조를 간략화할 수 있다. 이 표시 장치는, FPC가 기판(51 및 61)의 양측에 접속된 표시 장치에 비하여 더 쉽게 전자 기기에 포함시킬 수 있고, 부품 수를 줄일 수 있다. 또한 표시 장치에는 하나 이상의 FPC를 접속할 수 있다.
백라이트로부터의 광은 기판(61) 및 액정 소자(40)를 통과하고 나서, 트랜지스터와 화소 전극(111)의 콘택트 부분에 들어간다. 본 발명의 일 형태에서 트랜지스터와 화소 전극(111)의 콘택트 부분은 가시광을 투과시키기 때문에, 콘택트 부분을 개구(69)에 제공할 수 있다. 콘택트 부분을 통과한 광은 착색층(131), 터치 센서, 및 기판(51) 등을 통하여 터치 패널(355)의 외부로 방출된다.
본 실시형태에서의 표시 장치 및 터치 패널에 포함되는 각 구성요소에 사용할 수 있는 재료 등의 자세한 사항에 대해서는 실시형태 1을 참조할 수 있다.
<3. 표시 장치의 구조예 3>
도 38, 도 39의 (A) 및 (B), 도 40, 그리고 도 41은 표시 장치의 예를 각각 도시한 것이다. 도 38은 표시 장치(110A)의 단면도이고, 도 39의 (A) 및 (B)는 본 발명의 일 형태의 표시 장치에 포함되는 부화소의 상면도이고, 도 40은 표시 장치(110B)의 단면도이고, 도 41은 터치 패널(355A)의 단면도이다. 또한 표시 장치(110A), 표시 장치(110B), 및 터치 패널(355A)의 각 사시도는 도 4에 도시된 표시 장치(100A)와 유사하므로, 여기서는 설명을 생략한다.
도 38에 도시된 표시 장치(110A)는 화소 전극(111)과 공통 전극(112)의 위치 관계가, 상술한 표시 장치(110)와 상이하다.
도 36의 (A)에 도시된 표시 장치(110)에서, 배향막(133a)은 공통 전극(112)과 접한다. 한편, 도 38에 도시된 표시 장치(110A)에서, 배향막(133a)은 화소 전극(111)과 접한다.
도 38에 도시된 바와 같이, 표시 장치(110A)에서는, 반도체층의 저저항 영역(231b)이 절연층(211 및 220)의 개구의 측면과 접하고, 화소 전극(111)에 접속된다. 이에 의하여 화소 전극(111)을 평탄하게 배치할 수 있다.
표시 장치(110A)에서는, 공통 전극(112)이 절연층(211)에 매립되어 있다. 공통 전극(112) 중 액정층(113) 측의 면은, 절연층(211) 중 액정층(113) 측의 면과 같은 면을 형성할 수 있다.
화소 전극(111)은 절연층(220)에 매립되어 있다. 화소 전극(111) 중 액정층(113) 측의 면은, 절연층(220) 중 액정층(113) 측의 면과 같은 면을 형성할 수 있다. 또한 배향막(133a)은 평탄하게 제공된다.
도 38에 나타낸 바와 같이, 화소 전극(111) 중 액정층(113) 측의 면과 절연층(220) 중 액정층(113) 측의 면이 같은 면을 형성하는 경우에는, 화소의 개구(69) 내에서 배향막들(133a 및 133b) 사이의 간격을 균일하게 할 수 있다. 즉, 화소 전극(111)의 두께는 액정층(113)의 두께에 영향을 미치지 않는다. 액정층(113)의 두께는 화소의 개구(69) 내에서 일정하게 된다. 상기에서, 표시 장치(110A)는 높은 색 재현성으로 고품질의 화상을 표시할 수 있다.
또한 배향막(133a)을 평탄하게 제공함으로써, 화소 전극(111)의 단부 가까이에서도 초기 배향을 더 쉽게 균일하게 할 수 있다. 배향막(133a)을 평탄하게 제공함으로써, 인접한 2개의 부화소들 사이에서 액정층(113)의 초기 배향의 편차가 생기기 더 쉬운 영역의 발생을 저감할 수 있다. 따라서, 개구율을 높일 수 있고, 표시 장치는 높은 해상도를 쉽게 실현할 수 있다.
본 발명의 일 형태의 표시 장치에 포함되는 부화소의 상면도를 도 39의 (A) 및 (B)에 나타내었다. 도 39의 (A)는 부화소의 공통 전극(112)에서 도전층(222)까지의 적층 구조(예를 들어, 도 40 참조)를 공통 전극(112) 측으로부터 나타낸 상면도이다. 도 39의 (A)는 일점쇄선으로 윤곽을 그린 프레임 내의 부화소의 개구(69)를 도시한 것이다. 도 39의 (B)는 도 39의 (A)에 도시된 적층 구조에서 공통 전극(112)을 생략한 상면도이다.
도 40에 표시 장치(110B)의 단면도를 나타내었다. 도 40에 나타낸 표시 장치(110B)는 전술한 표시 장치(110)의 구조에 더하여, 절연층(211b) 및 게이트(223)를 포함한다.
본 발명의 일 형태의 표시 장치에서는, 채널의 상방 및 하방에 게이트 전극이 제공된 트랜지스터를 사용하여도 좋다.
도 39의 (A) 및 (B)에 도시된 접촉 부분 Q1에서, 게이트(221 및 223)는 전기적으로 접속된다.
도 39의 (A) 및 (B)에 도시된 접촉 부분 Q2에서는, 반도체층의 저저항 영역(231b)이 화소 전극(111)에 접속된다. 가시광을 투과시키는 재료를 반도체층에 사용함으로써, 접촉 부분 Q2를 부화소의 개구(69)에 제공할 수 있다. 이에 의하여 부화소의 개구율을 높일 수 있다. 또한 표시 장치의 소비전력을 저감할 수 있다.
도 39의 (A) 및 (B)에서, 하나의 도전층이 주사선(228) 및 게이트(223)로서 기능하고, 도전층의 다른 부분이 게이트(223)로서 기능한다. 바꿔 말하면, 도 39의 (A) 및 (B)에서 하나의 도전층이 주사선(229) 및 도전층(222)으로서 기능한다.
게이트(221 및 223) 각각은 금속 재료 및 산화물 도전체(OC) 중 한쪽의 단층, 또는 금속 재료 및 산화물 도전체 양쪽의 적층을 포함할 수 있다. 예를 들어, 게이트(221 및 223) 중 한쪽이 산화물 도전체를 포함하고, 게이트(221 및 223) 중 다른 쪽이 금속 재료를 포함하여도 좋다.
트랜지스터(206)는 반도체층으로서 산화물 반도체층을 포함하고, 게이트(221 및 223) 중 적어도 한쪽으로서 산화물 도전층을 포함하여 형성할 수 있다. 이 경우, 산화물 반도체층 및 산화물 도전층은 산화물 반도체를 사용하여 형성되는 것이 바람직하다.
가시광을 차단하는 도전층을 게이트(223)에 사용하면, 백라이트로부터의 광으로 채널 영역(231a)이 조사되는 것을 방지할 수 있다. 상술한 바와 같이 채널 영역(231a)이 가시광을 차단하는 도전층과 중첩되면, 광으로 인한 트랜지스터의 특성 변동이 억제될 수 있다. 이로써, 트랜지스터의 신뢰성을 높일 수 있다.
채널 영역(231a)의 기판(51) 측에 차광층(132)이 제공되고, 채널 영역(231a)의 기판(61) 측에, 가시광을 차단하는 게이트(223)가 제공됨으로써, 외광 및 백라이트로부터의 광으로 채널 영역(231a)이 조사되는 것을 방지할 수 있다.
도 39의 (A) 및 도 40은 하나의 부화소의 개구(69)로서 공통 전극(112)에 하나의 개구가 제공된 예를 도시한 것이다.
<4. 표시 장치의 제작 방법의 예>
도 41에 도시된 터치 패널(355A)의 제작 방법의 예에 대하여 도 42의 (A) 내지 (C)에서 도 47까지를 참조하여 설명한다. 또한 본 제작 방법의 예에서, 형성되는 트랜지스터 또는 액정 소자의 구조를 바꿈으로써, 본 실시형태에서의 다른 표시 장치 및 다른 터치 패널도 제작할 수 있다.
기능 소자를 제작 기판 위에 형성하고, 제작 기판으로부터 분리한 다음, 다른 기판으로 전치할 수 있다. 이 방법에 의하여, 예를 들어, 내열성이 높은 제작 기판 위에서 형성한 기능 소자를 내열성이 낮은 기판으로 전치할 수 있다. 따라서, 기능 소자의 제작 온도가, 내열성이 낮은 기판에 의하여 한정되지 않는다. 또한 제작 기판보다 가볍고, 플렉시블하고, 얇은 기판 등으로 기능 소자를 전치할 수 있어, 반도체 장치 및 표시 장치 등의 다양한 장치를 가볍게, 플렉시블하게, 그리고 얇게 할 수 있다.
구체적으로는, 제 1 기판 위에 분리층을 형성하고, 분리층 위에 기능 소자를 형성하고, 접착층을 사용하여 제 1 기판과 제 2 기판을 접합하고, 분리층을 사용하여 제 1 기판과 제 2 기판을 분리함으로써, 제 1 기판 위에 형성된 기능 소자를 제 2 기판으로 전치할 수 있다.
분리층에 사용할 수 있는 재료의 예에는 무기 재료 및 유기 재료가 포함된다.
무기 재료의 예에는 텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 및 실리콘 등의 원소 중 임의의 것을 포함하는 금속, 합금, 그리고 화합물 등이 포함된다.
유기 재료의 예에는 폴리이미드, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리카보네이트, 및 아크릴 수지 등이 포함된다.
분리층은 단층 구조 또는 적층 구조 등을 가져도 좋다. 예를 들어, 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조를 채용할 수 있다. 또는, 금속 산화물층과 수지층을 포함하는 적층 구조를 채용할 수 있다.
분리층의 재료에 따라서는 분리 계면이 달라진다. 구체적으로, 분리는 제 1 기판과 분리층 사이의 계면에서 일어나거나, 분리층 내에서 일어나거나, 또는 분리층과, 분리층과 접하여 제공된 피박리층 사이의 계면에서 일어난다.
본 실시형태에서는, 분리층이 금속 산화물층과 수지층을 포함하는 적층 구조를 가지고 분리가 금속 산화물층과 수지층 사이의 계면("분리층 내"라고도 함)에서 수행되는 예에 대하여 설명한다.
우선, 도 42의 (A)에 도시된 바와 같이, 제작 기판(301) 위에 금속 산화물층(303)을 형성하고, 금속 산화물층(303) 위에 수지층(305)을 형성한다.
제작 기판(301)은 쉽게 반송하는 데 충분히 높은 강성(stiffness)을 가지고, 제작 공정에서 가해지는 열에 대한 내성을 가진다. 제작 기판(301)에 사용할 수 있는 재료의 예에는 유리, 석영, 세라믹, 사파이어, 수지, 반도체, 금속, 및 합금이 포함된다. 유리의 예에는 무알칼리 유리, 바륨보로실리케이트 유리, 및 알루미노보로실리케이트 유리가 포함된다.
제작 기판(301)의 두께는 예를 들어, 0.5mm 이상 1mm 이하, 구체적으로는 0.5mm 또는 0.7mm이다.
금속 산화물층(303)은 다양한 금속 중 임의의 것의 산화물을 사용하여 형성할 수 있다. 금속 산화물의 예로서, 산화 타이타늄(TiO x ), 산화 몰리브데넘, 산화 알루미늄, 산화 텅스텐, 실리콘을 포함하는 인듐 주석 산화물(ITSO), 인듐 아연 산화물, 및 In-Ga-Zn 산화물 등을 들 수 있다.
금속 산화물의 다른 예로서, 산화 인듐, 타이타늄을 포함하는 산화 인듐, 텅스텐을 포함하는 산화 인듐, 인듐 주석 산화물(ITO), 타이타늄을 포함하는 ITO, 텅스텐을 포함하는 인듐 아연 산화물, 산화 아연(ZnO), 갈륨을 포함하는 ZnO, 산화 하프늄, 산화 이트륨, 산화 지르코늄, 산화 갈륨, 산화 탄탈럼, 산화 마그네슘, 산화 란타넘, 산화 세륨, 산화 네오디뮴, 산화 주석, 산화 비스무트, 타이타늄산염, 탄탈럼산염, 및 나이오븀산염 등을 들 수 있다.
금속 산화물층(303)의 형성 방법에 특별한 한정은 없다. 예를 들어, 스퍼터링법, 플라스마 강화 CVD법, 증착법, 졸겔법, 전기 영동법, 또는 스프레이법 등에 의하여 금속 산화물층(303)을 형성할 수 있다.
금속 산화물층(303)은, 금속층을 형성한 후에 금속층에 산소를 도입하는 식으로 형성할 수 있다. 이때, 금속층의 표면만 또는 금속층 전체가 산화된다. 전자의 경우, 금속층에 산소를 도입함으로써, 금속층과 금속 산화물층(303)이 적층된 구조가 형성된다. 분리층은 금속층, 금속 산화물층(303), 및 수지층(305)을 포함하는 적층 구조를 가져도 좋다.
예를 들어, 산소를 포함하는 분위기에서 금속층을 가열함으로써, 금속층의 산화를 수행할 수 있다. 산소를 포함하는 가스를 공급하면서 금속층을 가열하는 것이 바람직하다. 금속층을 가열하는 온도는, 100℃ 이상 500℃ 이하인 것이 바람직하고, 100℃ 이상 450℃ 이하인 것이 더 바람직하고, 100℃ 이상 400℃ 이하인 것이 더욱 바람직하고, 100℃ 이상 350℃ 이하인 것이 더더욱 바람직하다.
금속층을 가열하는 온도는 트랜지스터 제작 시의 최고 온도 이하로 하는 것이 바람직하다. 이 경우, 표시 장치 제작 시의 최고 온도가 높아지는 것을 방지할 수 있다. 금속층을 가열하는 온도를 트랜지스터 제작 시의 최고 온도 이하로 하면, 예를 들어 트랜지스터의 제작 공정의 제작 장치를, 본 실시형태의 표시 장치의 제작 방법에도 이용할 수 있어, 추가 설비 투자 등을 줄일 수 있다. 그 결과, 줄여진 비용으로 표시 장치를 제작할 수 있다. 예를 들어, 트랜지스터의 제작 온도가 350℃ 이하인 경우에는, 가열 처리의 온도를 350℃ 이하로 하는 것이 바람직하다.
또는, 금속층의 표면에 라디칼 처리를 수행함으로써 금속층을 산화시킬 수 있다. 라디칼 처리에서는, 산소 라디칼 및/또는 하이드록시 라디칼을 포함하는 분위기에 금속층의 표면을 노출시키는 것이 바람직하다. 예를 들어, 산소 및/또는 수증기(H2O)를 포함하는 분위기에서 플라스마 처리를 수행하는 것이 바람직하다.
수소, 산소, 수소 라디칼(H*), 산소 라디칼(O*), 또는 하이드록시 라디칼(OH*) 등이 금속 산화물층(303)의 표면에 존재하거나 또는 금속 산화물층(303)에 포함되게 함으로써, 금속 산화물층(303)과 수지층(305) 사이의 분리에 요구되는 힘을 저감할 수 있다. 따라서, 다시 말해서, 라디칼 처리 또는 플라스마 처리를 수행함으로써 금속 산화물층(303)을 형성하는 것이 바람직하다.
금속층을 산화시키기 위하여 금속층의 표면에 이러한 라디칼 처리 또는 플라스마 처리를 수행하면, 금속층을 고온으로 가열하는 단계의 필요성이 없어진다. 따라서, 표시 장치 제작 시의 최고 온도가 높아지는 것을 방지할 수 있다.
또는, 금속 산화물층(303)을 산소 분위기에서 형성할 수 있다. 예를 들어, 산소를 포함하는 가스를 공급하면서 스퍼터링법에 의하여 금속 산화물막을 형성함으로써, 금속 산화물층(303)을 형성할 수 있다. 이 경우에도 금속 산화물층(303)의 표면에 라디칼 처리를 수행하는 것이 바람직하다. 라디칼 처리에서는, 산소 라디칼, 수소 라디칼, 및 하이드록시 라디칼 중 적어도 하나를 포함하는 분위기에 금속 산화물층(303)의 표면을 노출시키는 것이 바람직하다. 예를 들어, 산소, 수소, 및 수증기(H2O) 중 하나 이상을 포함하는 분위기에서 플라스마 처리를 수행하는 것이 바람직하다.
라디칼 처리는 플라스마 발생 장치 또는 오존 발생 장치를 사용하여 수행할 수 있다.
예를 들어, 산소 플라스마 처리, 수소 플라스마 처리, 물 플라스마 처리, 또는 오존 처리 등을 수행할 수 있다. 산소 플라스마 처리는, 산소를 포함하는 분위기에서 플라스마를 생성시킴으로써 수행할 수 있다. 수소 플라스마 처리는 수소를 포함하는 분위기에서 플라스마를 생성시킴으로써 수행할 수 있다. 물 플라스마 처리는 수증기(H2O)를 포함하는 분위기에서 플라스마를 생성시킴으로써 수행할 수 있다. 물 플라스마 처리는, 금속 산화물층(303)의 표면 또는 금속 산화물층(303) 내에 수분을 대량으로 존재시킬 수 있기 때문에 특히 바람직하다.
플라스마 처리는 산소, 수소, 물(수증기), 및 불활성 가스(대표적으로 아르곤) 중 2개 이상을 포함하는 분위기에서 수행하여도 좋다. 플라스마 처리의 예에는, 산소 및 수소를 포함하는 분위기에서의 플라스마 처리, 산소 및 물을 포함하는 분위기에서의 플라스마 처리, 물 및 아르곤을 포함하는 분위기에서의 플라스마 처리, 산소 및 아르곤을 포함하는 분위기에서의 플라스마 처리, 그리고 산소, 물, 및 아르곤을 포함하는 분위기에서의 플라스마 처리가 포함된다. 플라스마 처리에 아르곤 가스를 사용하면 플라스마 처리 동안에 금속층 또는 금속 산화물층(303)이 손상되기 때문에 바람직하다.
2종류 이상의 플라스마 처리를 대기로의 노출 없이 연속적으로 수행하여도 좋다. 예를 들어, 아르곤 플라스마 처리 후에 물 플라스마 처리를 수행하여도 좋다.
또는, 이온 주입법, 이온 도핑법, 또는 플라스마 잠입 이온 주입법 등에 의하여 산소, 수소, 또는 물 등을 도입할 수 있다.
금속 산화물층(303)의 두께는 예를 들어 1nm 이상 200nm 이하인 것이 바람직하고, 5nm 이상 100nm 이하인 것이 더 바람직하고, 5nm 이상 50nm 이하인 것이 더욱 바람직하다. 금속층을 사용하여 금속 산화물층(303)을 형성하는 경우, 완성된 금속 산화물층(303)은, 처음에 형성한 금속층보다 두꺼운 경우가 있다.
금속 산화물층(303)에는 산화 타이타늄 또는 산화 텅스텐 등이 적합하다. 산화 타이타늄을 사용하면, 산화 텅스텐을 사용하는 경우보다 비용을 낮출 수 있기 때문에 바람직하다.
수지층(305)은 다양한 수지 재료(수지 전구체(precursor)를 포함함) 중 임의의 것을 사용하여 형성할 수 있다.
수지층(305)은 열 경화성 재료를 사용하여 형성하는 것이 바람직하다.
수지층(305)은 감광성을 가지는 재료 또는 감광성을 가지지 않는 재료(비감광성 재료라고도 부름)를 사용하여 형성하여도 좋다.
감광성을 가지는 재료를 사용하면, 포토리소그래피법에 의하여 원하는 형상을 가지는 수지층(305)을 형성할 수 있다. 구체적으로는, 수지층(305)이 되는 막의 퇴적 후에, 용매를 제거하기 위한 가열 처리(프리베이킹 처리라고도 함)를 수행하고 나서, 포토마스크를 사용하여 노광을 수행한다. 다음으로, 현상을 수행함으로써 불필요한 부분을 제거할 수 있다.
레지스트 마스크 또는 하드 마스크 등의 마스크를 수지층(305)이 되는 층 또는 수지층(305) 위에 형성하고 에칭을 수행하는 식으로, 원하는 형상을 가지는 수지층(305)을 형성할 수 있다. 이 방법은 비감광성 재료를 사용하는 경우에 특히 적합하다.
예를 들어, 수지층(305) 위에 무기막을 형성하고, 무기막 위에 레지스트 마스크를 형성한다. 레지스트 마스크를 사용하여 무기막을 에칭한 후, 무기막을 하드 마스크로서 사용하여 수지층(305)을 에칭할 수 있다.
하드 마스크로서 사용할 수 있는 무기막의 예로서는, 다양한 무기 절연막, 및 도전층에 사용할 수 있는 금속막과 합금막 등을 들 수 있다.
두께가 매우 얇은 마스크를 형성하고 에칭과 동시에 마스크를 제거하는 경우, 마스크의 제거 단계를 없앨 수 있어 바람직하다.
수지층(305)은 폴리이미드 수지 또는 폴리이미드 수지 전구체를 사용하여 형성하는 것이 바람직하다. 수지층(305)은 폴리이미드 수지 및 용매를 포함하는 재료, 또는 폴리아믹산(polyamic acid) 및 용매를 포함하는 재료 등을 사용하여 형성할 수 있다. 폴리이미드는 표시 장치의 평탄화막 등에 적합한 재료이므로 막 형성 장치 및 재료를 공유할 수 있다. 따라서, 본 발명의 일 형태의 구조를 얻기 위하여 다른 장치 및 다른 재료를 준비할 필요가 없다.
수지층(305)을 형성하기 위하여 사용할 수 있는 수지 재료의 예에는 아크릴 수지, 에폭시 수지, 폴리아마이드 수지, 폴리아마이드이미드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체가 포함된다.
수지층(305)은 스핀 코터를 사용하여 형성하는 것이 바람직하다. 스핀 코팅법에 의하여, 대형 기판 위에 박막을 균일하게 형성할 수 있다.
수지층(305)은 점도가 5cP 이상 500cP 미만인 용액을 사용하여 형성하는 것이 바람직하고, 5cP 이상 100cP 미만이 더 바람직하고, 10cP 이상 50cP 이하가 더욱 바람직하다. 용액의 점도가 낮을수록 도포가 쉬워진다. 또한 용액의 점도가 낮을수록 기포의 침입을 더 억제할 수 있기 때문에, 막의 품질을 더 높일 수 있다.
또는, 수지층(305)은 예를 들어 디핑, 스프레이 코팅, 잉크젯 인쇄, 디스펜싱, 스크린 인쇄, 혹은 오프셋 인쇄에 의하여, 또는 닥터나이프, 슬릿 코터, 롤 코터, 커튼 코터, 혹은 나이프 코터를 사용하여 형성할 수 있다.
가열 처리는 예를 들어, 산소, 질소, 및 희가스(예를 들어 아르곤) 중 하나 이상을 포함하는 가스를 가열 장치의 체임버에 공급하면서 수행할 수 있다. 또는, 가열 처리는 가열 장치의 체임버 또는 핫플레이트 등을 사용하여 대기 분위기에서 수행할 수 있다.
가열을 대기 분위기에서 수행하거나, 또는 산소를 포함하는 가스를 공급하면서 수행하면, 수지층(305)이 산화에 의하여 착색되어 가시광 투과성이 저하되는 경우가 있다.
이 이유로, 질소 가스를 공급하면서 가열을 수행하는 것이 바람직하다. 따라서, 수지층(305)의 가시광 투과성을 높일 수 있다.
가열 처리에 의하여 수지층(305) 내의 탈가스 성분(예를 들어 수소 또는 물)을 저감할 수 있다. 특히, 가열 처리는 수지층(305) 위에 형성되는 각 층의 제작 온도 이상의 온도에서 수행하는 것이 바람직하다. 이로써, 트랜지스터의 제작 공정에서 수지층(305)으로부터 방출되는 가스를 크게 저감할 수 있다.
예를 들어, 트랜지스터의 제작 온도가 350℃ 이하인 경우, 수지층(305)이 되는 막을 350℃ 이상 450℃ 이하의 온도에서 가열하는 것이 바람직하고, 400℃ 이하가 더 바람직하고, 375℃ 이하가 더욱 바람직하다. 이로써, 트랜지스터의 제작 공정에서 수지층(305)으로부터 방출되는 가스를 크게 저감할 수 있다.
가열 처리의 온도는 트랜지스터 제작 시의 최고 온도 이하로 하는 것이 바람직하다. 가열 처리의 온도를 트랜지스터 제작 시의 최고 온도 이하로 하면, 예를 들어 트랜지스터의 제작 공정의 제작 장치를 본 실시형태의 표시 장치의 제작 방법에도 이용할 수 있어, 추가 설비 투자 등을 줄일 수 있다. 그 결과, 줄여진 비용으로 표시 장치를 제작할 수 있다. 예를 들어, 트랜지스터의 제작 온도가 350℃ 이하인 경우에는, 가열 처리의 온도는 350℃ 이하인 것이 바람직하다.
트랜지스터 제작 시의 최고 온도가 가열 처리의 온도와 같은 경우, 가열 처리에 의하여 표시 장치 제작 시의 최고 온도가 높아지는 것을 방지할 수 있고, 또한 수지층(305)에서의 탈가스 성분을 저감할 수도 있어 바람직하다.
가열 온도가 비교적 낮은 경우에도, 처리 시간을 늘림으로써, 가열 온도가 더 높을 때 얻어지는 분리성만큼 높은 분리성이 가능해지는 경우가 있다. 따라서, 가열 장치의 구조 때문에 가열 온도를 높게 설정할 수 없을 때는 가열 시간을 길게 설정하는 것이 바람직하다.
가열 처리의 시간은 예를 들어, 5분 이상 24시간 이하인 것이 바람직하고, 30분 이상 12시간 이하인 것이 더 바람직하고, 1시간 이상 6시간 이하인 것이 더욱 바람직하다. 또한 가열 처리의 시간은 이들 예에 특별히 한정되지 않는다. 예를 들어, RTA(rapid thermal annealing)법에 의하여 수행되는 가열 처리의 시간은 5분 미만이어도 좋다.
가열 장치로서는 예를 들어, 전기로, 또는 저항 발열체 등의 발열체로부터의 열 전도 또는 열 복사에 의하여 물체를 가열하는 임의의 장치를 사용할 수 있다. 예를 들어 GRTA(gas rapid thermal annealing) 장치 또는 LRTA(lamp rapid thermal annealing) 장치 등의 RTA 장치를 사용할 수 있다. LRTA 장치는 할로젠 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 소듐 램프, 또는 고압 수은 램프 등의 램프로부터 방출되는 광(전자기파)의 복사에 의하여 물체를 가열하는 장치이다. GRTA 장치는 고온 가스를 사용한 가열 처리를 위한 장치이다. 이러한 RTA 장치에 의하여 처리 시간을 줄일 수 있기 때문에, RTA 장치는 대량 생산에 바람직하다. 또는, 인라인형 가열 장치(in-line heating apparatus)를 가열 처리에 사용하여도 좋다.
가열 처리 전에, 수지층(305)이 되는 막에 포함되는 용매를 제거하기 위한 가열 처리(프리베이킹 처리라고도 함)를 수행하여도 좋다. 프리베이킹 처리의 온도는 사용되는 재료에 따라 적절히 설정할 수 있다. 예를 들어, 프리베이킹 처리의 온도는 50℃ 이상 180℃ 이하, 80℃ 이상 150℃ 이하, 또는 90℃ 이상 120℃ 이하로 할 수 있다. 가열 처리가 프리베이킹 처리로서 기능하여도 좋고, 즉, 수지층(305)이 되는 막에 포함되는 용매는 가열 처리에 의하여 제거하여도 좋다.
수지층(305)은 가요성을 가진다. 제작 기판(301)은 수지층(305)보다 가요성이 낮다.
수지층(305)의 두께는 0.01μm 이상 10μm 미만인 것이 바람직하고, 0.1μm 이상 5μm 이하인 것이 더 바람직하고, 0.5μm 이상 3μm 이하인 것이 더욱 바람직하다. 수지층을 얇게 형성함으로써, 표시 장치를 적은 비용으로 제작할 수 있다. 표시 장치를 가볍게, 그리고 얇게 할 수 있다. 표시 장치의 가요성을 높일 수 있다. 점도가 낮은 용액을 사용하면 두께가 얇은 수지층(305)의 형성이 용이해진다. 본 발명의 일 형태는 상술한 예에 한정되지 않고, 수지층(305)의 두께는 10μm 이상이어도 좋다. 예를 들어, 수지층(305)의 두께는 10μm 이상 200μm 이하이어도 좋다. 수지층(305)의 두께가 10μm 이상이면 표시 장치의 강성을 높일 수 있어 바람직하다.
수지층(305)의 열팽창 계수는 0.1ppm/℃ 이상 50ppm/℃ 이하인 것이 바람직하고, 0.1ppm/℃ 이상 20ppm/℃ 이하인 것이 더 바람직하고, 0.1ppm/℃ 이상 10ppm/℃ 이하인 것이 더욱 바람직하다. 수지층(305)의 열팽창 계수가 낮을수록, 가열에 의하여 일어나는, 트랜지스터 등에 포함되는 층에서의 크랙의 발생 및 트랜지스터 등의 파손을 더 방지할 수 있다.
다음으로, 수지층(305) 위에 공통 전극(112) 및 도전층(251)을 형성한다. 또한 공통 전극(112)을 형성하기 전에 수지층(305) 위에 절연층(질화물 절연층 또는 산화물 절연층 등)을 형성하여도 좋다.
본 발명의 일 형태에서는, 트랜지스터를 형성하기 전에 공통 전극(112)을 형성하기 때문에, 공통 전극(112)을 평탄한 면에 형성할 수 있다.
다음으로, 공통 전극(112) 및 도전층(251)을 덮는 절연층(220)을 형성한다. 그리고, 절연층(220) 위에 화소 전극(111) 및 도전층(253)을 형성한다. 다음으로, 화소 전극(111) 및 도전층(253)을 덮는 절연층(211a)을 형성한다(도 42의 (B)).
다음으로, 절연층(211a) 위에 게이트(223)를 형성하고, 게이트(223)를 덮는 절연층(211b)을 형성한다(도 42의 (C)).
다음으로, 절연층(211a 및 211b)을 부분적으로 에칭함으로써, 화소 전극(111)에 도달하는 개구 및 도전층(253)에 도달하는 개구를 형성한다(도 43의 (A)). 절연층(211a 및 211b)을 함께 에칭하는 예를 나타내지만, 본 발명의 일 형태는 이 예에 한정되지 않는다.
다음으로, 절연층에 제공된 개구를 덮어 섬 형상의 반도체층(231)을 형성한다(도 43의 (B)).
다음으로, 반도체층(231)을 덮는 절연층(213_0)을 형성하고, 절연층(213_0) 위에 도전층(221_0)을 형성한다(도 44의 (A)).
다음으로, 절연층(213_0) 및 도전층(221_0)을 가공함으로써, 섬 형상의 게이트 절연층(213) 및 섬 형상의 게이트(221)를 형성한다. 그리고, 게이트 절연층(213) 및 게이트(221)를 덮는 절연층(212)을 형성한다(도 44의 (B)).
질소 또는 수소를 포함하는 절연층(212)을 형성한 다음, 절연층(212)에 대하여 가열 처리를 수행함으로써, 반도체층 중 게이트(221) 및 게이트 절연층(213)과 중첩되지 않는 부분에 질소 또는 수소를 공급하여, 저저항 영역(231b)을 형성한다.
섬 형상의 절연층(213) 및 섬 형상의 게이트(221)를 형성한 후이며 절연층(212)을 형성하기 전에 반도체층(231)에 불순물을 첨가하여 저저항 영역(231b)을 형성하여도 좋다. 절연층(212)을 형성한 후에 반도체층(231)에 불순물을 첨가하여 저저항 영역(231b)을 형성하여도 좋다. 후술하는 절연층(214 및 215) 중 적어도 한쪽을 형성한 후에 반도체층(231)에 불순물을 첨가하여도 좋다.
반도체층 중 게이트(221) 및 절연층(213)과 중첩되는 부분에 대한 불순물의 공급은, 중첩되지 않는 부분에 대한 불순물의 공급에 비하여 저감되기 때문에, 저항률의 저하가 억제되고, 게이트(221) 및 절연층(213)과 중첩되는 부분은 채널 영역(231a)으로서 기능할 수 있다.
다음으로, 절연층(214)을 형성한다. 절연층(212 및 214)을 부분적으로 에칭함으로써, 저저항 영역(231b)에 도달하는 개구 및 도전층(255)에 도달하는 개구를 형성한다. 또한 복수의 절연층을 다른 공정 단계에서 가공하여도 좋고, 또는 2개 이상의 층을 같은 공정 단계에서 동시에 가공할 수 있다. 이어서, 도전층이 절연층에 제공된 개구를 덮도록 저저항 영역(231b) 위에 도전층을 형성한 다음, 상기 도전층을 원하는 형상으로 가공함으로써 도전층(222) 및 배선(65)을 형성한다(도 45의 (A)).
다음으로, 도 45의 (B)에 도시된 바와 같이, 절연층(215)을 형성하고, 절연막(215) 위에 착색층(131) 및 차광층(132)을 형성한다.
절연층(215)은 평탄화 기능을 가져도 좋다.
감광성 재료를 사용하여 착색층(131)을 형성하는 경우, 포토리소그래피법 등에 의하여 섬 형상으로 가공할 수 있다. 차광층(132)은 금속 또는 수지 등을 사용하여 형성할 수 있다.
다음으로, 착색층(131) 및 차광층(132)을 덮는 오버코트(121)를 형성한다. 오버코트(121) 및 절연층(215)에는, 배선(65)에 도달하는 개구를 제공한다.
다음으로, 오버코트(121) 위에 검지 소자를 형성한다. 구체적으로는, 오버코트(121) 위에 전극(127), 전극(128), 및 배선(136)을 형성한다. 배선(136)은 오버코트(121) 및 절연층(215)에 제공된 개구를 덮어 형성되고 배선(65)에 전기적으로 접속된다. 이어서, 전극(127), 전극(128), 및 배선(136)을 덮는 절연층(125)을 형성한다. 절연층(125)에는, 전극(128)에 도달하는 개구 및 배선(136)에 도달하는 개구를 제공한다. 다음으로, 절연층(125) 위에 전극(124) 및 도전층(126)을 제공한다. 전극(124)은 절연층(125)에 제공된 개구를 덮어 형성되고 전극(128)에 전기적으로 접속된다. 도전층(126)은 절연층(125)에 제공된 개구를 덮어 형성되고 배선(136)에 전기적으로 접속된다.
그 후, 접착층(142)을 사용하여 제작 기판(301)과 기판(51)을 서로 접합한다(도 45의 (B)).
다음으로, 도 46에 도시된 바와 같이 금속 산화물층(303)과 수지층(305)을 분리한다.
본 실시형태에서는, 광 조사에 의하여 금속 산화물층(303)과 수지층(305)을 분리한다. 또한 가열 처리 등에 의하여 분리를 수행하여도 좋다.
광 조사의 단계에서, 제작 기판(301)을 통하여 금속 산화물층(303)과 수지층(305) 사이의 계면 또는 그 근방을 레이저광으로 조사하는 것이 바람직하다. 금속 산화물층(303)의 내부가 레이저광으로 조사되어도 좋고, 수지층(305)의 내부가 레이저광으로 조사되어도 좋다.
금속 산화물층(303)은 레이저광을 흡수한다. 수지층(305)이 레이저광을 흡수하여도 좋다.
제작 기판(301)과 금속 산화물층(303)을 포함하는 적층의 레이저광(55)의 흡수율은 50% 이상 100% 이하인 것이 바람직하고, 75% 이상 100% 이하인 것이 더 바람직하고, 80% 이상 100% 이하인 것이 더욱 바람직하다. 레이저광의 대부분은 적층에 의하여 흡수되기 때문에, 금속 산화물층(303)과 수지층(305) 사이의 계면에서 분리를 확실하게 수행할 수 있다. 또한 수지층(305)에 대한 광으로 인한 대미지를 저감할 수 있다.
레이저광으로 조사함으로써 금속 산화물층(303)과 수지층(305) 사이의 밀착성 또는 접착성이 저하된다. 수지층(305)은 레이저광 조사에 의하여 취약화되는 경우가 있다.
레이저광으로서는, 적어도 레이저광의 일부가 제작 기판(301)을 투과하고 금속 산화물층(303)에 의하여 흡수되는 파장을 가지는 광을 선택한다. 레이저광은 가시광부터 자외광까지의 파장 범위에 있는 광인 것이 바람직하다. 예를 들어, 180nm 이상 450nm 이하, 바람직하게는 200nm 이상 400nm 이하, 더 바람직하게는 250nm 이상 350nm 이하의 파장의 광을 사용할 수 있다.
레이저광은 금속 산화물층(303)의 에너지 갭보다 높은 에너지를 가지는 것이 바람직하다. 예를 들어, 산화 타이타늄의 에너지 갭은 약 3.2eV이다. 금속 산화물층(303)에 산화 타이타늄을 사용하는 경우, 3.2eV보다 높은 에너지를 가지는 광을 사용하는 것이 바람직하다.
특히, 파장 308nm의 엑시머 레이저를 사용하면 생산성이 높아지기 때문에 바람직하다. 엑시머 레이저는 LTPS의 레이저 결정화에도 사용할 수 있으므로, 기존의 LTPS 제조 라인의 장치를 사용할 수 있고 새로운 설비 투자를 필요로 하지 않기 때문에 바람직하다. 파장 308nm의 광의 에너지는 약 4.0eV이다. 즉, 산화 타이타늄을 금속 산화물층(303)에 사용하는 경우, 파장 308nm의 엑시머 레이저를 사용하는 것이 바람직하다. 또는, Nd:YAG 레이저의 제 3 고조파인 파장 355nm의 UV 레이저 등의 고체 UV 레이저(반도체 UV 레이저라고도 함)를 사용하여도 좋다. 고체 레이저는 가스를 사용하지 않으므로 엑시머 레이저에 비하여 러닝 코스트를 저감할 수 있기 때문에 바람직하다. 피코초 레이저 등의 펄스 레이저를 사용하여도 좋다.
레이저광으로서 선형 레이저광을 사용하는 경우, 제작 기판(301)과 광원을 상대적으로 이동시킴으로써, 레이저광으로 주사를 수행하고, 분리되는 영역을 전체적으로 레이저광으로 조사한다.
여기서, 물 또는 수용액 등, 물을 포함하는 액체를 분리 계면에 첨가하고 상기 액체를 분리 계면에 침투시키는 식으로 분리를 수행하면, 분리의 용이성을 높일 수 있다. 또한 분리에서 생기는 정전기가 트랜지스터 등의 기능 소자에 미치는 악영향(예를 들어 정전기로부터의 반도체 소자에 대한 대미지)을 억제할 수 있다.
공급하는 액체는 물(바람직하게는 순수), 중성, 알칼리성, 혹은 산성의 수용액, 또는 소금이 용해된 수용액 등으로 할 수 있다. 액체의 다른 예에는 에탄올 및 아세톤이 포함된다. 다양한 유기 용매 중 임의의 것을 사용하여도 좋다.
제작 기판(301)과 수지층(305)을 분리하기 전에, 레이저광 또는 예리한 칼날 등을 사용하여 분리의 기점을 형성하는 것이 바람직하다. 수지층(305)의 일부를 갈라지게 함으로써(또는 파괴시킴으로써) 분리의 기점을 형성할 수 있다. 예를 들어, 레이저광의 조사에 의하여 수지층(305)의 일부를 용해, 증발, 또는 열적으로 파괴시킬 수 있다.
다음으로, 물리적인 힘(예를 들어, 사람의 손 혹은 지그를 사용한 분리 처리, 또는 기판에 밀착된 롤러의 회전에 의한 분리 처리)으로, 형성된 분리의 기점으로부터 수지층(305) 및 제작 기판(301)을 분리한다. 도 46의 하부에는, 수지층(305)으로부터 분리된 금속 산화물층(303) 및 제작 기판(301)을 도시하였다.
다음으로, 수지층(305)의 모두 또는 일부를 제거하여도 좋다. 수지층(305)은 웨트 에칭 장치, 드라이 에칭 장치, 또는 애싱 장치 등을 사용하여 제거할 수 있다. 특히, 산소 플라스마를 사용한 애싱에 의하여 수지층(305)을 제거하는 것이 바람직하다. 수지층(305)의 두께가 얇으면 수지층(305)을 제거하는 단계에 걸리는 시간을 줄일 수 있어 바람직하다. 수지층(305) 제거에 의하여 공통 전극(112) 및 도전층(251)을 노출시킬 수 있다(도 47). 또한 도전층(251)이 노출되도록 수지층(305)을 부분적으로 제거하여도 좋다. 또한 수지층(305)을 배향막(133a)으로서 사용하여도 좋다.
다음으로, 공통 전극(112) 위에 배향막(133a)을 형성한다.
이어서, 접착층(141)을 사용하여, 기판(51)과, 배향막(133b)이 형성된 기판(61) 사이에 액정층(113)을 밀봉한다. 이러한 식으로 터치 패널(355A)(도 41)을 형성할 수 있다.
상술한 바와 같이 본 발명의 일 형태에서는, 트랜지스터 및 액정 소자 등 표시 장치를 구성하는 기능 소자가 제작 기판 위에 형성된다. 따라서, 기능 소자의 형성 공정 중에 가해지는 열에 대한 한정이 거의 없다. 고온 프로세스로 제작되는 신뢰성이 높은 기능 소자를, 표시 장치를 구성하는 기판 위에 높은 수율로 전치할 수 있다. 이로써, 신뢰성이 높은 표시 장치를 제작할 수 있다.
본 발명의 일 형태에서는, 트랜지스터를 형성하기 전에 액정 소자의 전극을 형성하기 때문에, 액정 소자의 전극을 평탄한 면에 형성할 수 있다. 따라서, 셀 갭의 편차 및 액정의 초기 배향의 편차를 저감할 수 있다. 이에 의하여 개구율을 높이고, 해상도가 높은 표시 장치를 제작할 수 있다.
<5. 표시 장치의 구조예 4>
도 48의 (A)는 표시 장치의 예를 도시한 것이다. 도 48의 (A)는 표시 장치(110C)의 단면도이다. 또한 여기서 표시 장치(110C)의 사시도는, 도 4에 도시된 표시 장치(100A)의 사시도와 유사하므로 도시하지 않았다.
도 48의 (A)에 도시된 표시 장치(110C)는 화소 전극(111) 및 공통 전극(112)의 형상의 관점에서 표시 장치(110B)와 다르다.
화소 전극(111) 및 공통 전극(112)의 양쪽은 빗살 형상을 가지는 상면 형상 또는 슬릿이 제공된 상면 형상을 가져도 좋다.
도 48의 (A)에 도시된 표시 장치(110C)의 표시부(62)는, 위에서 보았을 때에 화소 전극(111) 및 공통 전극(112) 중 어느 것도 제공되지 않는 부분을 가진다.
또는, 전극은 한쪽 전극의 슬릿의 단부가 다른 쪽 전극의 슬릿의 단부와 중첩되는 형상을 가져도 좋다. 이 경우의 단면도를 도 48의 (B)에 나타내었다.
또는, 위에서 보았을 때에 화소 전극(111) 및 공통 전극(112)은 서로 중첩되는 부분을 가져도 좋다. 이 경우의 단면도를 도 48의 (C)에 나타내었다.
또는, 위에서 보았을 때에, 한쪽 전극의 한쪽 단부는 다른 쪽 전극과 중첩되고, 한쪽 전극의 다른 쪽 단부는 다른 쪽 전극과 중첩되지 않아도 된다. 이 경우의 단면도를 도 48의 (D)에 나타내었다.
또는, 도 48의 (E)에 도시된 바와 같이, 화소 전극(111) 및 공통 전극(112)은 같은 평면에 제공되어도 좋다.
<6. 표시 장치의 구조예 5>
도 49는 터치 패널(355B)의 단면도이다. 터치 패널(355B)의 사시도에 대해서는, 도 20의 (A) 내지 (C) 각각에 도시된 터치 패널(350A)과 유사하므로 실시형태 1을 참조할 수 있다.
터치 패널(355B)은 따로따로 제작한 표시 장치와 센서 소자를 함께 접합시킨 구조를 가진다.
터치 패널(355B)은 서로 중첩되어 제공된 입력 장치(375)와 표시 장치(370)를 포함한다.
도 49는 표시부(62), 구동 회로부(64), FPC(72a)를 포함하는 영역, 및 FPC(72b)를 포함하는 영역 등의 단면도이다.
기판(51 및 61)은 접착층(141)에 의하여 서로 접합된다. 기판(61 및 162)은 접착층(169)에 의하여 서로 접합된다. 여기서는, 기판(51)으로부터 기판(61)까지의 층들이 표시 장치(370)에 상당한다. 기판(162)으로부터 전극(124)까지의 층들이 입력 장치(375)에 상당한다. 즉, 접착층(169)은 표시 장치(370)와 입력 장치(375)를 함께 접합시킨다.
도 49에 도시된 표시 장치(370)의 구조는, 도 38에 도시된 표시 장치(110A)와 유사한 구조이므로, 여기서는 자세한 설명을 생략한다.
기판(51)에는 접착층(167)에 의하여 편광판(165)이 접합된다. 편광판(165)에는 접착층(163)에 의하여 백라이트(161)가 접합된다.
기판(162)에는 접착층(168)에 의하여 편광판(166)이 접합된다. 편광판(166)에는 접착층(164)에 의하여 보호 기판(160)이 접합된다.
입력 장치(375)와 표시 장치(370) 사이에 편광판(166)을 제공하여도 좋다. 이 경우, 도 49에 도시된 보호 기판(160), 접착층(164), 및 접착층(168)을 반드시 제공할 필요는 없다. 바꿔 말하면, 터치 패널(355B)의 가장 바깥쪽 면에 기판(162)을 배치할 수 있다.
기판(61) 측의 기판(162) 위에 전극(127 및 128)이 제공된다. 전극(127 및 128)은 같은 평면에 형성된다. 전극(127 및 128)을 덮어 절연층(125)이 제공된다. 전극(124)은 절연층(125)에 제공된 개구를 통하여, 전극(127)의 양측에 제공되는 2개의 전극(128)에 전기적으로 접속된다.
입력 장치(375)에 포함되는 도전층에서, 화소의 개구와 중첩되는 도전층(예를 들어, 전극(127 및 128))은 가시광을 투과시키는 재료를 사용하여 형성된다.
전극(127 및 128)과 같은 도전층을 가공하여 얻어진 배선(136)은, 전극(124)과 같은 도전층을 가공하여 얻어진 도전층(126)에 접속된다. 도전층(126)은 커넥터(242b)를 통하여 FPC(72b)에 전기적으로 접속된다.
<7. 표시 장치의 구조예 6>
도 50은 터치 패널의 예를 도시한 것이다. 도 50은 터치 패널(355C)의 단면도이다.
터치 패널(355C)은 화상을 표시하는 기능을 가지고 터치 센서로서 기능하는 인셀 터치 패널이다.
터치 패널(355C)은 센서 소자를 구성하는 전극 등을 표시 소자를 지지하는 기판에만 제공한 구조를 가진다. 이러한 구조는, 표시 장치 및 센서 소자를 따로따로 제작한 다음 함께 접합시키는 구조, 또는 대향 기판 측에 센서 소자를 제작하는 구조에 비하여, 터치 패널을 더 얇게 더 가볍게 할 수 있거나, 또는 터치 패널 내의 부품 수를 줄일 수 있다.
도 50에 도시된 터치 패널(355C)은 상술한 표시 장치(110B)의 구조에 더하여 보조 배선(119)을 포함한다.
보조 배선(119)은 공통 전극(112)에 전기적으로 접속된다. 공통 전극에 전기적으로 접속되는 보조 배선을 제공함으로써, 공통 전극의 저항에 기인한 전압의 하강을 억제할 수 있다. 또한 금속 산화물을 포함하는 도전층과 금속을 포함하는 도전층의 적층 구조를 사용하는 경우, 바람직하게는 하프톤 마스크를 사용한 패터닝 기술에 의하여 이들 도전층을 형성함으로써, 제작 공정을 간략화할 수 있다.
표시 장치의 사용자에 의하여 상기 보조 배선(119)이 보이지 않도록 하기 위하여, 보조 배선(119)은 차광층(132) 등과 중첩되는 위치에 제공된다.
도 50은 인접한 2개의 부화소를 포함한 단면도이다. 도 50에 도시된 2개의 부화소는 다른 화소에 포함되는 부화소이다.
도 50에 도시된 터치 패널(355C)은, 왼쪽 부화소에 포함되는 공통 전극(112)과 오른쪽 부화소에 포함되는 공통 전극(112) 사이에 형성되는 용량을 이용하여 물체의 근접 또는 접촉 등을 검지할 수 있다. 즉, 터치 패널(355C)에서, 공통 전극(112)은 액정 소자의 공통 전극 및 센서 소자의 전극의 양쪽으로서 기능한다.
상술한 바와 같이, 본 발명의 일 형태의 터치 패널에서는 액정 소자의 일부를 구성하는 전극이 센서 소자의 일부를 구성하는 전극으로서도 기능하기 때문에, 제작 공정을 간략화할 수 있고 제작 비용을 삭감할 수 있다. 또한 터치 패널을 얇게, 그리고 가볍게 할 수 있다.
공통 전극(112)은 보조 배선(119)에 전기적으로 접속된다. 보조 배선(119)을 제공함으로써, 센서 소자의 전극의 저항을 저감할 수 있다. 센서 소자의 전극의 저항이 저감되면, 센서 소자의 전극의 시간 상수를 작게 할 수 있다. 센서 소자의 전극의 시간 상수가 작을수록, 검출 감도를 높일 수 있고, 이에 의하여 검출의 정확도를 높일 수 있다.
화소를 구동하는 신호 및 센서 소자를 구동하는 신호가 하나의 FPC에 의하여 터치 패널(355C)에 공급되어도 좋다. 따라서, 터치 패널(355C)을 전자 기기에 쉽게 포함시킬 수 있고, 부품 수를 줄일 수 있다.
터치 패널(355C)에는, 예를 들어 실시형태 1에서의 터치 패널(350E)의 동작 방법(도 29의 (A) 및 (B) 내지 도 31의 (A) 및 (B) 참조)을 적용할 수 있다.
본 실시형태의 표시 장치에서의 트랜지스터는 가시광을 투과시키는 영역을 포함하기 때문에, 화소의 개구율을 높일 수 있다. 이로써, 표시 장치의 소비전력을 저감할 수 있다. 또한 표시 장치의 해상도를 높일 수 있다.
본 실시형태의 각 표시 장치에서, 액정 소자의 전극은 평탄하게 제공된다. 표시 장치의 표시 불량을 저감할 수 있다. 또한 액정의 배치 불량으로 인한 개구율 저하를 저감할 수 있다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 채용할 수 있는 동작 모드에 대하여 도 51의 (A) 내지 (C)를 참조하여 설명한다.
프레임 주파수가 통상적인(대표적으로는 60Hz 이상 240Hz 이하) 통상 구동 모드(Normal mode), 및 프레임 주파수가 낮은 아이들링 스톱(IDS: idling stop) 구동 모드에 대하여 아래에서 설명한다.
또한 IDS 구동 모드는 화상 데이터가 기록된 후에 화상 데이터의 재기록을 정지하는 구동 방법을 말한다. 이에 의하여 화상 데이터의 기록과 다음 화상 데이터의 기록 사이의 간격이 증가됨으로써, 이 간격에서의 화상 데이터의 기록에 의하여 소비될 수 있는 전력이 저감된다. IDS 구동 모드는, 예를 들어 통상 구동 모드의 1/100 내지 1/10의 프레임 주파수로 수행할 수 있다. 정지 화상은 연속되는 프레임들에서 같은 비디오 신호에 의하여 표시된다. 따라서, IDS 구동 모드는 정지 화상을 표시할 때 특히 효과적이다. IDS 구동을 사용하여 화상을 표시하면, 소비전력이 저감되고, 화상의 깜박거림(플리커)이 억제되며, 눈 피로가 저감될 수 있다.
도 51의 (A)는 화소 회로도이고, 도 51의 (B) 및 (C)는 통상 구동 모드 및 IDS 구동 모드를 나타낸 타이밍 차트이다. 또한 도 51의 (A)에는, 제 1 표시 소자(501)(여기서는 반사형 액정 소자), 및 제 1 표시 소자(501)에 전기적으로 접속되는 화소 회로(506)를 도시하였다. 도 51의 (A)에 도시된 화소 회로(506)에서는, 신호선(SL), 게이트선(GL), 신호선(SL)과 게이트선(GL)에 접속된 트랜지스터(M1), 및 트랜지스터(M1)에 접속된 용량 소자(CsLC)가 도시되어 있다.
트랜지스터(M1)는 데이터(D1)의 리크 패스가 되는 경우가 있다. 따라서, 트랜지스터(M1)의 오프 상태 전류는 가능한 한 낮은 것이 바람직하다. 트랜지스터(M1)로서는, 채널이 형성되는 반도체층에 금속 산화물을 포함하는 트랜지스터를 사용하는 것이 바람직하다. 증폭 기능, 정류 기능, 및 스위칭 기능 중 적어도 하나를 가지는 금속 산화물을 금속 산화물 반도체 또는 산화물 반도체(약칭하여 OS)라고 할 수 있다. 트랜지스터의 대표적인 예로서, 채널이 형성되는 반도체층에 산화물 반도체를 포함하는 트랜지스터(OS 트랜지스터)에 대하여 설명한다. OS 트랜지스터는, 다결정 실리콘 등을 포함하는 트랜지스터에 비하여, 오프 상태 시의 누설 전류(오프 상태 전류)가 매우 낮은 특징을 가진다. 트랜지스터(M1)로서 OS 트랜지스터를 사용하면, 노드(ND1)에 공급된 전하를 오랫동안 유지할 수 있다.
도 51의 (A)에 도시된 회로도에서, 액정 소자(LC)는 데이터(D1)의 리크 패스가 된다. 따라서, IDS 구동을 적절히 수행하기 위하여, 액정 소자(LC)의 저항률은 1.0×1014Ω·cm 이상인 것이 바람직하다.
또한 예를 들어, 상술한 OS 트랜지스터의 채널 영역에는 In-Ga-Zn 산화물 또는 In-Zn 산화물 등을 적합하게 사용할 수 있다. In-Ga-Zn 산화물은 대표적으로 In:Ga:Zn=4:2:4.1 또는 그 근방의 원자수비를 가질 수 있다.
도 51의 (B)는 통상 구동 모드에서 신호선(SL) 및 게이트선(GL)에 공급되는 신호의 파형을 나타낸 타이밍 차트이다. 통상 구동 모드에서, 동작에는 통상의 프레임 주파수(예를 들어 60Hz)를 사용한다. 도 51의 (B)는 기간(T1 내지 T3)을 나타낸 것이다. 각 프레임 기간에서 게이트선(GL)에 주사 신호가 공급되고, 데이터(D1)가 신호선(SL)으로부터 노드(ND1)에 기록된다. 이 동작은, 기간(T1 내지 T3)에 같은 데이터(D1)를 기록하기 위한 경우 및 기간(T1 내지 T3)에 상이한 데이터를 기록하기 위한 경우의 양쪽 경우에 수행된다.
도 51의 (C)는 IDS 구동 모드에서 신호선(SL) 및 게이트선(GL)에 공급되는 신호의 파형을 나타낸 타이밍 차트이다. IDS 구동에서, 동작에는 낮은 프레임 주파수(예를 들어 1Hz)를 사용한다. 1프레임 기간은 기간(T1)으로 나타내어지고, 데이터 기록 기간(TW) 및 데이터 유지 기간(TRET)을 포함한다. IDS 구동 모드에서는, 기간(TW)에 있어서 게이트선(GL)에 주사 신호가 공급되고 신호선(SL)의 데이터(D1)가 기록되고, 기간(TRET)에 있어서 게이트선(GL)이 로레벨(low-level) 전압으로 고정되고, 트랜지스터(M1)가 오프 상태가 되어, 기록된 데이터(D1)가 유지된다. 또한 낮은 프레임 주파수는 예를 들어 0.1Hz 이상 60Hz 미만으로 할 수 있다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 터치 센서의 구동 방법에 대하여 도면을 참조하여 설명한다.
<센서의 검지 방법의 예>
도 52의 (A)는 상호 용량 방식 터치 센서의 구조를 도시한 블록도이다. 도 52의 (A)는 펄스 전압 출력 회로(551) 및 전류 검지 회로(552)를 도시한 것이다. 또한 도 52의 (A)에서, 6개의 배선(X1 내지 X6)은 펄스 전압이 인가되는 전극(521)을 나타내고, 6개의 배선(Y1 내지 Y6)은 전류의 변화를 검지하는 전극(522)을 나타낸다. 도 52의 (A)에는 전극(521 및 522)이 서로 중첩되는 곳에 형성되는 용량 소자(553)도 도시하였다. 또한 전극(521 및 522)의 기능은 교체할 수 있다.
펄스 전압 출력 회로(551)는 배선(X1 내지 X6)에 펄스 전압을 순차적으로 인가하기 위한 회로이다. 배선(X1 내지 X6)에 펄스 전압이 인가됨으로써 용량 소자(553)의 전극들(521 및 522) 사이에 전계가 발생된다. 이 전극들 사이의 전계가 차폐될 때, 예를 들어 용량 소자(553)(상호 용량)에서 변화가 일어난다. 이 변화를 이용하여, 검지 대상의 근접 또는 접촉을 검지할 수 있다.
전류 검지 회로(552)는, 용량 소자(553)에서의 상호 용량의 변화에 의하여 일어나는, 배선(Y1 내지 Y6)을 흐르는 전류의 변화를 검출하기 위한 회로이다. 검지 대상의 근접 또는 접촉이 없으면 배선(Y1 내지 Y6)에서 전류값의 변화가 검출되지 않지만, 검지 대상의 근접 또는 접촉에 의하여 상호 용량이 감소되면 전류값의 감소가 검출된다. 또한 전류의 검지에는 적분 회로 등을 사용한다.
또한 펄스 전압 출력 회로(551) 및 전류 검지 회로(552) 중 한쪽 또는 양쪽을, 도 4 등에 나타낸 기판(51) 또는 기판(61) 위에 형성하여도 좋다. 예를 들어, 표시부(62) 및 구동 회로부(64) 등을 동시에 형성하면, 공정을 간략화할 수 있고 터치 센서의 구동에 사용되는 부품 수를 줄일 수 있기 때문에 바람직하다. 펄스 전압 출력 회로(551) 및 전류 검지 회로(552) 중 한쪽 또는 양쪽을 IC(73)에 실장하여도 좋다.
특히, 기판(51) 위의 트랜지스터에서 채널이 형성되는 반도체층에 다결정 실리콘 또는 단결정 실리콘 등의 결정성 실리콘을 사용하는 경우, 펄스 전압 출력 회로(551) 또는 전류 검지 회로(552) 등의 구동 특성이 높아지기 때문에, 터치 센서의 감도를 높일 수 있다.
도 52의 (B)는 도 52의 (A)에 도시된 상호 용량 방식 터치 센서에서의 입출력 파형을 나타낸 타이밍 차트이다. 도 52의 (B)에서는 1프레임 기간에 모든 행렬에서 검지 대상의 검지가 수행된다. 도 52의 (B)는 검지 대상이 검지되지 않는 기간(비(非)터치) 및 검지 대상이 검지되는 기간(터치)을 나타낸 것이다. 검지된 배선(Y1 내지 Y6)의 전류값은 전압값의 파형으로서 나타내었다.
배선(X1 내지 X6)에는 펄스 전압이 순차적으로 인가되고, 이 펄스 전압에 따라 배선(Y1 내지 Y6)의 파형이 변화된다. 검지 대상의 근접 또는 접촉이 없는 경우에는 배선(X1 내지 X6)의 전압의 변화에 따라 배선(Y1 내지 Y6)의 파형이 균일하게 변화된다. 검지 대상이 근접 또는 접촉하는 부분에서는 전류값이 감소되기 때문에 전압값의 파형이 변화된다.
이러한 식으로 상호 용량의 변화를 검지함으로써 검지 대상의 근접 또는 접촉을 검지할 수 있다.
<표시 장치의 구동 방법의 예>
도 53의 (A)는 표시 장치의 구성예를 도시한 블록도이다. 도 53의 (A)는 게이트 구동 회로(GD)(주사선 구동 회로), 소스 구동 회로(SD)(신호선 구동 회로), 및 복수의 화소(pix)를 포함한 표시부를 도시한 것이다. 도 53의 (A)에는, 게이트 구동 회로(GD)에 전기적으로 접속된 게이트선(x_1 내지 x_m(m은 자연수)) 및 소스 구동 회로(SD)에 전기적으로 접속된 소스선(y_1 내지 y_n(n은 자연수))을 나타내었다. 이들 선에 대응하도록 화소(pix)를 (1,1) 내지 (n,m)으로 표시하였다.
도 53의 (B)는 도 53의 (A)에 나타낸 표시 장치에서 게이트선 및 소스선에 공급되는 신호의 타이밍 차트이다. 도 53의 (B)의 기간은 프레임 기간마다 데이터 신호를 재기록하는 경우와, 데이터 신호를 재기록하지 않는 경우를 나타낸다. 또한 도 53의 (B)에서는 귀선 기간(retrace period) 등의 기간을 고려하지 않았다.
프레임 기간마다 데이터 신호를 재기록하는 경우, 게이트선(x_1 내지 x_m)에 주사 신호가 순차적으로 공급된다. 주사 신호가 H 레벨인 수평 주사 기간 1H에는, 각 열의 소스선(y_1 내지 y_n)에 데이터 신호(D)가 공급된다.
프레임 기간마다 데이터 신호를 재기록하지 않는 경우에는, 게이트선(x_1 내지 x_m)에 대한 주사 신호의 공급을 정지한다. 수평 주사 기간 1H에는, 각 열의 소스선(y_1 내지 y_n)에 대한 데이터 신호의 공급을 정지한다.
프레임 기간마다 데이터 신호를 재기록하지 않는 구동 방법은, 화소(pix)에 포함되는 트랜지스터에서 채널이 형성되는 반도체층에 산화물 반도체를 사용하는 경우에 특히 효과적이다. 산화물 반도체를 포함하는 트랜지스터는 실리콘 등의 반도체를 포함하는 트랜지스터보다 오프 상태 전류가 매우 낮다. 그러므로, 프레임 기간마다 데이터 신호를 재기록하지 않고 이전의 기간에 기록된 데이터 신호를 유지할 수 있고, 예를 들어 1초 이상, 바람직하게는 5초 이상 화소의 그레이스케일을 유지할 수 있다.
화소(pix)에 포함되는 트랜지스터의 채널이 형성되는 반도체층에 다결정 실리콘 등을 사용하는 경우, 화소의 저장 용량이 미리 증가시키는 것이 바람직하다. 저장 용량이 클수록, 화소의 그레이스케일을 길게 유지할 수 있다. 저장 용량은, 저장 용량 소자에 전기적으로 접속되는 트랜지스터 또는 표시 소자의 누설 전류에 따라 결정할 수 있다. 예를 들어, 화소마다 저장 용량을 5fF 내지 5pF, 바람직하게는 10fF 내지 5pF, 더 바람직하게는 20fF 내지 1pF로 하면, 프레임 기간마다 데이터 신호를 재기록하지 않고, 이전의 기간에 기록된 데이터 신호를 유지할 수 있다. 예를 들어, 화소의 그레이스케일을 몇 프레임 기간 또는 몇 십 프레임 기간 유지할 수 있다.
<표시부 및 터치 센서의 구동 방법의 예>
도 54의 (A) 내지 (D)는, 도 52의 (A) 및 (B)를 참조하여 설명한 터치 센서와 도 53의 (A) 및 (B)를 참조하여 설명한 표시부를 1sec(1초) 구동시킨 연속적인 프레임 기간에서의 동작의 예를 나타낸 것이다. 도 54의 (A)에서, 표시부의 1프레임 기간은 16.7ms(프레임 주파수: 60Hz)이고, 터치 센서의 1프레임 기간은 16.7ms(프레임 주파수: 60Hz)이다.
본 발명의 일 형태의 표시 장치에서는, 표시부와 터치 센서가 서로 독립적으로 동작하고, 표시 장치는 표시 기간과 동시에 터치 검지 기간을 가질 수 있다. 이것이 도 54의 (A)에 나타낸 바와 같이 표시부의 1프레임 기간과 터치 센서의 1프레임 기간이 모두 16.7ms(프레임 주파수: 60Hz)일 수 있는 이유이다. 터치 센서의 프레임 주파수가 표시부와 달라도 좋다. 예를 들어 도 54의 (B)에 나타낸 바와 같이 표시부의 1프레임 기간을 8.3ms(프레임 주파수: 120Hz)로 하고, 터치 센서의 1프레임 기간을 16.7ms(프레임 주파수: 60Hz)로 하여도 좋다. 표시부의 프레임 주파수를 33.3ms(프레임 주파수: 30Hz)로 하여도 좋다(미도시).
표시부의 프레임 주파수를 변경 가능하게 하여도 좋고, 즉 동영상 표시에서의 프레임 주파수를 크게(예를 들어 60Hz 이상 또는 120Hz 이상) 하는 한편, 정지 화상 표시에서의 프레임 주파수를 작게(예를 들어 60Hz 이하, 30Hz 이하, 또는 1Hz 이하) 하여도 좋다. 이 구조에 의하여 표시 장치의 소비전력을 저감할 수 있다. 터치 센서의 프레임 주파수를 변경 가능하게 하고, 대기(waiting)에서의 프레임 주파수를 터치 검지에서의 프레임 주파수와 다르게 하여도 좋다.
또한 본 발명의 일 형태의 표시 장치에서는, 데이터 신호를 표시부에 재기록하지 않고 이전의 기간에 기록된 데이터 신호를 유지하는 동작이 가능하다. 이 경우, 표시부의 1프레임 기간을 16.7ms보다 길게 할 수 있다. 따라서, 도 54의 (C)에 나타낸 바와 같이, 표시부의 1프레임 기간이 1sec(프레임 주파수: 1Hz)가 되고 터치 센서의 1프레임 기간이 16.7ms(프레임 주파수: 60Hz)가 되도록 동작을 전환할 수 있다.
또한 표시부에 데이터 신호가 재기록되지 않고 이전의 기간에 기록된 데이터 신호가 유지되는 동작에 대해서는 상술한 IDS 구동 모드를 참조할 수 있다. IDS 구동 모드로서, 표시부의 특정 영역에만 데이터 신호가 재기록되는 부분 IDS 구동 모드를 채용하여도 좋다. 부분 IDS 구동 모드는, 표시부의 특정 영역에만 데이터 신호가 재기록되고 이전의 기간에 기록된 데이터 신호가 다른 영역에 유지되는 모드이다.
또한 본 실시형태에서 개시한 터치 센서의 구동 방법에 의하여, 도 54의 (C)의 경우에 터치 센서를 연속적으로 구동시킬 수 있다. 따라서, 도 54의 (D)에 나타낸 바와 같이 검지 대상의 접근 또는 접촉을 터치 센서가 검지하였을 때 표시부의 데이터 신호를 재기록할 수도 있다.
터치 센서의 검지 기간에 표시부에서 데이터 신호의 재기록을 수행하면, 데이터 신호의 재기록에 기인하는 노이즈가 터치 센서를 통하여 전달되어 터치 센서의 감도가 저하될 수 있다. 이 이유로, 표시부에서의 데이터 신호의 재기록과 터치 센서에 의한 검지는 상이한 기간에 수행되는 것이 바람직하다.
도 55의 (A)는 표시부에서의 데이터 신호의 재기록과 터치 센서에 의한 검지가 번갈아 수행되는 예를 나타낸 것이다. 도 55의 (B)는, 표시부에서의 데이터 신호의 재기록 동작을 두 번 할 때마다 한 번 터치 센서에 의한 검지를 수행하는 예를 나타낸 것이다. 또한 재기록을 세 번 이상 할 때마다 한 번 터치 센서에 의한 검지를 수행하여도 좋다.
화소(pix)에 사용되는 트랜지스터의 반도체층(채널이 형성됨)에 산화물 반도체를 사용하면, 오프 상태 전류를 크게 저감할 수 있고 데이터 신호 재기록의 빈도를 충분히 줄일 수 있다. 구체적으로는 데이터 신호의 재기록들 사이에 충분히 긴 휴지 기간을 설정할 수 있다. 휴지 기간은 예를 들어, 0.5초 이상, 1초 이상, 또는 5초 이상으로 할 수 있다. 휴지 기간의 상한은 트랜지스터에 접속되는 용량 소자 또는 표시 소자의 누설 전류에 의존하며 예를 들어 1분 이하, 10분 이하, 1시간 이하, 또는 하루 이하이다.
도 55의 (C)는 5초에 한 번 표시부에서의 데이터 신호의 재기록을 수행하는 예를 나타낸 것이다. 도 55의 (C)에서는 데이터 신호의 재기록과 다음 재기록 사이에 표시부의 재기록 동작을 정지하는 휴지 기간이 설정되어 있다. 휴지 기간에는 터치 센서를 프레임 주파수 iHz(i는 표시 장치의 프레임 주파수 이상; 여기서는 0.2Hz 이상)로 동작시킬 수 있다. 도 55의 (C)에 나타낸 바와 같이, 터치 센서에 의한 검지를 휴지 기간에 수행하고 표시부에서의 데이터 신호의 재기록 기간에는 수행하지 않도록 하면, 터치 센서의 감도를 높일 수 있다. 도 55의 (D)에 나타낸 바와 같이 표시부에서의 데이터 신호의 재기록과 터치 센서에 의한 검지를 동시에 수행하면 구동 신호를 간략화할 수 있다.
표시부에서의 데이터 신호의 재기록이 수행되지 않는 휴지 기간에서, 표시부에 대한 데이터 신호의 공급뿐만 아니라, 게이트 구동 회로(GD) 및 소스 구동 회로(SD) 중 한쪽 또는 양쪽의 동작도 정지하여도 좋다. 또한, 게이트 구동 회로(GD) 및 소스 구동 회로(SD) 중 한쪽 또는 양쪽에 대한 전력 공급을 정지하여도 좋다. 이로써, 노이즈가 더 저감되고, 터치 센서의 감도를 더 높일 수 있다. 또한 표시 장치의 소비전력을 더 저감할 수 있다.
본 발명의 일 형태의 표시 장치는 2개의 기판 사이에 표시부 및 터치 센서를 포함한다. 이 구조에 의하여, 표시부와 터치 센서 사이의 거리를 줄일 수 있다. 이때, 표시부 구동 시에 노이즈가 터치 센서에 쉽게 전달되어 터치 센서의 감도가 저하될 수 있다. 본 실시형태의 구동 방법을 채용하면, 터치 센서를 포함하며 두께가 얇고 감도가 높은 표시 장치를 얻을 수 있다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태에서 개시하는 트랜지스터의 반도체층에 사용할 수 있는 금속 산화물에 대하여 설명한다. 또한 트랜지스터의 반도체층에 금속 산화물을 사용하는 경우, 이 금속 산화물을 산화물 반도체라고 바꿔 말할 수 있다.
산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체의 예에는 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체가 포함된다.
본 발명의 일 형태에서 개시하는 트랜지스터의 반도체층에는 CAC-OS(cloud-aligned composite oxide semiconductor)를 사용하여도 좋다.
본 발명의 일 형태에서 개시하는 트랜지스터의 반도체층에는 상술한 비단결정 산화물 반도체 또는 CAC-OS를 적합하게 사용할 수 있다. 비단결정 산화물 반도체로서는 nc-OS 또는 CAAC-OS를 적합하게 사용할 수 있다.
본 발명의 일 형태에서, 트랜지스터의 반도체층에는 CAC-OS를 사용하는 것이 바람직하다. CAC-OS의 사용에 의하여 트랜지스터는 높은 전기 특성 또는 높은 신뢰성을 가질 수 있다.
CAC-OS에 대하여 아래에서 자세히 설명한다.
CAC-OS 또는 CAC metal oxide는 재료의 일부에서 도전성 기능을 가지고, 재료의 다른 일부에서 절연성 기능을 가지고, 전체로서는 CAC-OS 또는 CAC metal oxide는 반도체의 기능을 가진다. CAC-OS 또는 CAC metal oxide가 트랜지스터의 채널 형성 영역에 사용되는 경우, 도전성 기능은 캐리어로서 기능하는 전자(또는 정공)를 흘리게 하기 위한 것이고, 절연성 기능은 캐리어로서 기능하는 전자를 흘리지 않게 하기 위한 것이다. 도전성 기능과 절연성 기능의 상보적인 작용에 의하여, CAC-OS 또는 CAC metal oxide는 스위칭 기능(온/오프 기능)을 가질 수 있다. CAC-OS 또는 CAC metal oxide에서는, 기능을 분리함으로써 각 기능을 최대화시킬 수 있다.
CAC-OS 또는 CAC metal oxide는 도전성 영역 및 절연성 영역을 포함한다. 도전성 영역은 상술한 도전성 기능을 가지고, 절연성 영역은 상술한 절연성 기능을 가진다. 재료 내의 도전성 영역 및 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 도전성 영역 및 절연성 영역은 재료 내에서 고르지 않게 분포되어 있는 경우가 있다. 도전성 영역은 그 경계가 흐릿해져 클라우드상(cloud-like)으로 연결되어 있는 것이 관찰되는 경우가 있다.
CAC-OS 또는 CAC metal oxide에서, 도전성 영역 및 절연성 영역 각각은 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기를 가지고, 재료 내에서 분산되어 있는 경우가 있다.
CAC-OS 또는 CAC metal oxide는 밴드갭이 상이한 성분을 포함한다. 예를 들어, CAC-OS 또는 CAC metal oxide는 절연성 영역에 기인하는 와이드 갭(wide gap)을 가지는 성분 및 도전성 영역에 기인하는 내로 갭(narrow gap)을 가지는 성분을 포함한다. 이러한 구성의 경우, 내로 갭을 가지는 성분에서 캐리어가 주로 흐른다. 내로 갭을 가지는 성분은 와이드 갭을 가지는 성분을 보완하고, 내로 갭을 가지는 성분과 연동하여 와이드 갭을 가지는 성분에서도 캐리어가 흐른다. 그러므로, 상술한 CAC-OS 또는 CAC metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서의 높은 전류 구동 능력, 즉 높은 온 상태 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
바꿔 말하면, CAC-OS 또는 CAC-metal oxide를 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 할 수 있다.
CAC-OS는 예를 들어 금속 산화물에 포함되는 원소가 고르지 않게 분포되어 있는 구성을 가진다. 고르지 않게 분포된 원소는 각각 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 이와 유사한 크기를 가진다. 또한 아래에서 설명하는 금속 산화물에서, 하나 이상의 금속 원소가 고르지 않게 분포되어 있고 이 금속 원소(들)를 포함하는 영역이 혼합되어 있는 상태를 모자이크 패턴 또는 패치상 패턴이라고 한다. 각 영역은 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 이와 유사한 크기를 가진다.
또한 금속 산화물은 적어도 인듐을 포함하는 것이 바람직하다. 특히, 인듐 및 아연을 포함하는 것이 바람직하다. 또한 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘에서 선택된 하나 이상의 원소가 포함되어도 좋다.
예를 들어 CAC-OS 중, CAC 구성을 가지는 In-Ga-Zn 산화물(이러한 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 하여도 좋음)은 산화 인듐(InO X 1, 여기서 X1은 0보다 큰 실수(實數)) 또는 인듐 아연 산화물(In X 2Zn Y 2O Z 2, 여기서 X2, Y2, 및 Z2는 0보다 큰 실수)와, 산화 갈륨(GaO X 3, 여기서 X3은 0보다 큰 실수) 또는 갈륨 아연 산화물(Ga X 4Zn Y 4O Z 4, 여기서 X4, Y4, 및 Z4는 0보다 큰 실수)로 재료가 분리되어 모자이크 패턴이 형성되는 구성을 가진다. 그리고, 모자이크 패턴을 형성하는 InO X 1 또는 In X 2Zn Y 2O Z 2가 막 내에 균일하게 분포되어 있다. 이 구성을 클라우드상 구성이라고도 한다.
즉, CAC-OS는 GaO X 3을 주성분으로 포함하는 영역과, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역이 혼합되어 있는 구성을 가진 복합 금속 산화물이다. 또한 본 명세서에서, 예를 들어 제 1 영역에서의 원소 M에 대한 In의 원자수비가 제 2 영역에서의 원소 M에 대한 In의 원자수비보다 클 때, 제 1 영역은 제 2 영역보다 In 농도가 높다.
또한 IGZO로서, In, Ga, Zn, 및 O를 포함하는 화합물도 알려져 있다. IGZO의 대표적인 예에는 InGaO3(ZnO) m 1(m1은 자연수)로 나타내어지는 결정성 화합물 및 In(1+ x 0)Ga(1- x 0)O3(ZnO) m 0(-1=x0≤=1, m0은 임의의 수)로 나타내어지는 결정성 화합물이 포함된다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC(c-axis-aligned crystalline) 구조를 가진다. 또한 CAAC 구조는 복수의 IGZO 나노 결정이 c축 배향을 가지고 a-b면 방향에서는 배향하지 않고 연결되어 있는 결정 구조이다.
한편, CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. In, Ga, Zn, 및 O를 포함하는 CAC-OS의 재료 구성에서, Ga을 주성분으로 포함하는 나노 입자 영역이 CAC-OS의 일부에 관찰되고, In을 주성분으로 포함하는 나노 입자 영역이 일부에 관찰된다. 이들 나노 입자 영역은 무작위로 분산되어 모자이크 패턴을 형성한다. 그러므로, 이 결정 구조는 CAC-OS에서 부차적인 요소이다.
또한 CAC-OS에서, 원자수비가 상이한 2개 이상의 막을 포함하는 적층 구조는 포함되지 않는다. 예를 들어 In을 주성분으로 포함하는 막과 Ga을 주성분으로 포함하는 막의 2층 구조는 포함되지 않는다.
GaO X 3을 주성분으로 포함하는 영역과 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역의 경계가 명확하게 관찰되지 않는 경우가 있다.
CAC-OS에서 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중 하나 이상이 포함되는 경우, CAC-OS의 일부에 선택된 금속 원소(들)를 주성분으로 포함하는 나노 입자 영역이 관찰되고, 그 일부에 In을 주성분으로 포함하는 나노 입자 영역이 관찰되고, 이들 나노 입자 영역은 CAC-OS에서 무작위로 분산되어 모자이크 패턴을 형성한다.
예를 들어 기판을 의도적으로 가열하지 않는 조건하에서 스퍼터링법에 의하여 CAC-OS를 형성할 수 있다. 스퍼터링법에 의하여 CAC-OS를 형성하는 경우, 퇴적 가스로서, 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 하나 이상을 사용하여도 좋다. 퇴적 시의 퇴적 가스의 총유량에 대한 산소 가스의 유량비는 가능한 한 낮은 것이 바람직하고, 예를 들어 산소 가스의 유량비는 0% 이상 30% 미만인 것이 바람직하고, 0% 이상 10% 이하인 것이 더 바람직하다.
CAC-OS는 X선 회절(XRD) 측정 방법인, out-of-plane법에 의한 θ/2θ 스캔을 사용한 측정에서 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉, X선 회절은 측정 영역에서 a-b면 방향 및 c축 방향에서의 배향성을 나타내지 않는다.
프로브 직경 1nm의 전자 빔(나노미터 크기의 전자 빔이라고도 함)을 사용한 조사에 의하여 얻어지는, CAC-OS의 전자 회절 패턴에서, 휘도가 높은 링 형상의 영역, 및 이 링 형성의 영역에서 복수의 휘점이 관찰된다. 그러므로, 전자 회절 패턴은 CAC-OS의 결정 구조가, 평면 방향 및 단면 방향에서 배향성이 없는 나노 결정(nc) 구조를 포함하는 것을 가리킨다.
예를 들어 에너지 분산형 X선 분광법(EDX)의 매핑 화상으로부터, CAC 구성을 가지는 In-Ga-Zn 산화물은 GaO X 3을 주성분으로 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역이 고르지 않게 분포되고 혼합되어 있는 구조를 가지는 것이 확인된다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조를 가지고, IGZO 화합물과 상이한 특징을 가진다. 즉, CAC-OS에서, GaO X 3 등을 주성분으로 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역은 분리되어, 모자이크 패턴을 형성한다.
In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역의 도전성은, GaO X 3 등을 주성분으로 포함하는 영역의 도전성보다 높다. 바꿔 말하면 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역을 캐리어가 흐를 때, 산화물 반도체의 도전성이 발현된다. 따라서, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역이 산화물 반도체에서 클라우드상으로 분포되는 경우, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaO X 3 등을 주성분으로 포함하는 영역의 절연성은 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로 포함하는 영역의 절연성보다 높다. 바꿔 말하면 GaO X 3 등을 주성분으로 포함하는 영역이 산화물 반도체에 분포되면, 누설 전류를 억제할 수 있고 양호한 스위칭 동작을 실현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaO X 3 등에서 유래하는 절연성과 In X 2Zn Y 2O Z 2 또는 InO X 1에서 유래하는 도전성이 서로를 보완함으로써, 높은 온 상태 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
CAC-OS를 포함하는 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 디스플레이로 대표되는 다양한 반도체 장치에 적합하게 사용된다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기에 대하여 설명한다.
전자 기기의 예에는, 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대 게임기, 휴대 정보 단말, 음향 재생 장치, 및 파친코기 등의 대형 게임기가 포함된다.
도 56의 (A) 내지 (C)는 휴대 정보 단말을 도시한 것이다. 본 실시형태의 각 휴대 정보 단말은 예를 들어 전화기, 수첩, 및 정보 열람 장치 중 하나 이상으로서 기능한다. 구체적으로, 본 실시형태의 각 휴대 정보 단말을 스마트폰 또는 스마트워치로서 사용할 수 있다. 본 실시형태의 각 휴대 정보 단말은 예를 들어 휴대 전화, 이메일, 문자의 열람 및 편집, 음악 재생, 비디오 재생, 인터넷 통신, 및 게임 등 다양한 애플리케이션을 실행할 수 있다. 도 56의 (A) 내지 (C)에 도시된 각 휴대 정보 단말은 다양한 기능을 가질 수 있다. 도 56의 (A) 내지 (C)에 도시된 휴대 정보 단말은 다양한 기능, 예를 들어 표시부에 다양한 데이터(정지 화상, 동영상, 및 텍스트 화상 등)를 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시간 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능에 의하여 다양한 컴퓨터 네트워크에 접속되는 기능, 무선 통신 기능에 의하여 다양한 데이터를 송수신하는 기능, 및 기억 매체에 저장된 프로그램 또는 데이터를 판독하고 표시부에 상기 프로그램 또는 데이터를 표시하는 기능 등을 가질 수 있다. 또한 도 56의 (A) 내지 (C)에 도시된 휴대 정보 단말의 기능은 상기에 한정되지 않고, 휴대 정보 단말은 다른 기능을 가져도 좋다.
도 56의 (A) 내지 (C)에 도시된 각 휴대 정보 단말은 예를 들어 휴대 전화, 이메일, 문장의 열람 및 편집, 음악 재생, 인터넷 통신, 및 컴퓨터 게임 등 다양한 애플리케이션을 실행할 수 있다. 도 56의 (A) 내지 (C)에 도시된 각 휴대 정보 단말은 기존의 통신 규격에 기초한 통신 방법인 근거리 무선 통신(near field communication)을 채용할 수 있다. 이 경우, 예를 들어 도 56의 (C)에 도시된 휴대 정보 단말(820)과, 무선 통신이 가능한 헤드셋 사이의 상호 통신이 수행될 수 있기 때문에, 핸즈프리(hands-free) 통화가 가능하다.
도 56의 (A)에 도시된 휴대 정보 단말(800)은 하우징(811), 표시부(812), 조작 버튼(813), 외부 접속 포트(814), 스피커(815), 및 마이크로폰(816) 등을 포함한다. 휴대 정보 단말(800)의 표시부(812)는 평면을 가진다.
도 56의 (B)에 도시된 휴대 정보 단말(810)은 하우징(811), 표시부(812), 조작 버튼(813), 외부 접속 포트(814), 스피커(815), 마이크로폰(816), 및 카메라(817) 등을 포함한다. 휴대 정보 단말(810)의 표시부(812)는 곡면을 가진다.
도 56의 (C)는 손목시계형 휴대 정보 단말(820)을 도시한 것이다. 손목시계형 휴대 정보 단말(820)은 하우징(811), 표시부(812), 스피커(815), 및 조작 키(818)(전원 스위치 또는 조작 스위치를 포함함) 등을 포함한다. 손목시계형 휴대 정보 단말(820)의 표시부(812)의 외형은 원형이다. 표시부(812)는 평면을 가진다.
본 발명의 일 형태의 표시 장치를 표시부(812)에 사용할 수 있다. 이로써, 휴대 정보 단말의 표시부는 높은 개구율을 가질 수 있다.
본 실시형태의 각 휴대 정보 단말은 표시부(812)에 터치 센서를 포함한다. 표시부(812)를 손가락 또는 스타일러스 등으로 터치함으로써, 전화를 걸거나 문자를 입력하는 등의 동작을 수행할 수 있다.
조작 버튼(813)에 의하여 전원을 온 또는 오프로 할 수 있다. 또한 표시부(812)에 표시되는 화상의 종류를 전환할 수 있고, 예를 들어 조작 버튼(813)에 의하여 메일 작성 화면에서 메인 메뉴 화면으로 화상 전환을 수행한다.
각 휴대 정보 단말 내부에 자이로스코프 센서 또는 가속도 센서 등의 검출 장치를 제공하면, 휴대 정보 단말의 방향(휴대 정보 단말이 수평으로 위치하는지 또는 수직으로 위치하는지)을 판단함으로써, 표시부(812)의 화면 표시의 방향이 자동적으로 전환될 수 있다. 또한 표시부(812)의 터치, 조작 버튼(813)으로의 조작, 또는 마이크로폰(816)을 사용한 음성 입력 등에 의하여, 화면 표시의 방향을 전환할 수 있다.
도 57의 (A)에 도시된 텔레비전 장치(7100)에서는 하우징(7101)에 표시부(7102)가 포함된다. 표시부(7102)는 화상을 표시할 수 있다. 본 발명의 일 형태의 표시 장치를 표시부(7102)에 사용할 수 있다. 따라서, 개구율이 높은 표시부를 가진 텔레비전 장치를 제작할 수 있다. 또한 여기서 하우징(7101)은 스탠드(7103)에 의하여 지탱된다.
텔레비전 장치(7100)는 하우징(7101)에 제공된 조작 스위치 또는 독립된 리모트 컨트롤러(7111)로 조작할 수 있다. 리모트 컨트롤러(7111)의 조작 키로 채널 및 음량을 제어할 수 있고, 표시부(7102)에 표시되는 영상을 제어할 수 있다. 리모트 컨트롤러(7111)에는, 리모트 컨트롤러(7111)로부터 출력된 데이터를 표시하기 위한 표시부가 제공되어도 좋다.
또한 텔레비전 장치(7100)에는 수신기, 모뎀 등이 제공되어도 좋다. 수신기를 사용하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한 텔레비전 장치를 모뎀을 통하여 유선 또는 무선의 통신 네트워크에 접속하면, 단방향(송신기로부터 수신기) 또는 쌍방향(송신기와 수신기 사이 또는 수신기들 사이)의 정보 통신을 수행할 수 있다.
도 57의 (B)에 도시된 컴퓨터(7200)는 본체(7201), 하우징(7202), 표시부(7203), 키보드(7204), 외부 접속 포트(7205), 및 포인팅 디바이스(7206) 등을 포함한다. 또한 이 컴퓨터는 본 발명의 일 형태의 표시 장치를 표시부(7203)에 사용함으로써 제작된다. 이로써, 컴퓨터의 표시부는 높은 개구율을 가질 수 있다.
도 57의 (C)에 도시된 카메라(7300)는 하우징(7301), 표시부(7302), 조작 버튼(7303), 및 셔터 버튼(7304) 등을 포함한다. 또한 카메라(7300)에는 탈착 가능한 렌즈(7306)가 장착된다.
본 발명의 일 형태의 표시 장치를 표시부(7302)에 사용할 수 있다. 이로써, 카메라의 표시부는 높은 개구율을 가질 수 있다.
여기서 카메라(7300)의 렌즈(7306)는 교환을 위하여 하우징(7301)으로부터 떼어 낼 수 있지만 렌즈(7306)는 하우징(7301)에 포함되어 있어도 좋다.
셔터 버튼(7304)을 늘림으로써 카메라(7300)에 의하여 정지 화상 또는 동영상을 촬상할 수 있다. 또한 터치 패널로서 기능하는 표시부(7302)를 터치함으로써 화상을 촬상할 수 있다.
또한 카메라(7300)에는 스트로보스코프 또는 뷰파인더 등이 추가로 장착될 수 있다. 또는 이들이 하우징(7301)에 포함되어도 좋다.
본 실시형태는 다른 실시형태들 중 임의의 것과 적절히 조합할 수 있다.
10A: 표시 장치, 10B: 표시 장치, 11: 기판, 12: 기판, 13: 백라이트 유닛, 14: 트랜지스터, 15: 액정 소자, 15A: 표시 장치, 15B: 표시 장치, 15C: 표시 장치, 16: 접착층, 20A: 표시 장치, 20B: 표시 장치, 21: 화소 전극, 22: 액정층, 23: 공통 전극, 25: 도전층, 26: 절연층, 27: 도전층, 28: 도전층, 29: 커넥터, 31: 터치 센서 유닛, 32: 절연층, 33: 도전층, 34: 용량 소자, 35A: 표시 장치, 35B: 표시 장치, 35C: 표시 장치, 40: 액정 소자, 45: 광, 45a: 광, 45b: 광, 51: 기판, 56: 도전층, 56a: 도전층, 56b: 도전층, 57: 보조 배선, 58: 도전층, 60: 화소, 60a: 부화소, 60b: 부화소, 60c: 부화소, 61: 기판, 62: 표시부, 63: 접속부, 64: 구동 회로부, 65: 배선, 66: 비표시 영역, 67: 차광 영역, 68: 표시 영역, 69: 개구, 72: FPC, 72a: FPC, 72b: FPC, 73: IC, 73a: IC, 73b: IC, 81: 주사선, 82: 신호선, 100A: 표시 장치, 100B: 표시 장치, 100C: 표시 장치, 100D: 표시 장치, 100E: 표시 장치, 100F: 표시 장치, 110: 표시 장치, 110A: 표시 장치, 110B: 표시 장치, 110C: 표시 장치, 111: 화소 전극, 112: 공통 전극, 112a: 공통 전극, 112b: 공통 전극, 113: 액정층, 117: 스페이서, 119: 보조 배선, 121: 오버코트, 122: 절연층, 123: 절연층, 124: 전극, 125: 절연층, 126: 도전층, 127: 전극, 128: 전극, 130: 편광판, 131: 착색층, 132: 차광층, 132a: 차광층, 132b: 차광층, 133a: 배향막, 133b: 배향막, 136: 배선, 137: 배선, 138: 배선, 139: 보조 배선, 141: 접착층, 142: 접착층, 201: 트랜지스터, 204: 접속부, 206: 트랜지스터, 207: 접속부, 211: 절연층, 211a: 절연층, 211b: 절연층, 212: 절연층, 213: 절연층, 214: 절연층, 215: 절연층, 216: 절연층, 220: 절연층, 221: 게이트, 222: 도전층, 222a: 도전층, 222b: 도전층, 222c: 도전층, 223: 게이트, 227: 도전층, 228: 주사선, 229: 신호선, 231: 반도체층, 231a: 채널 영역, 231b: 저저항 영역, 242: 커넥터, 242b: 커넥터, 243: 커넥터, 244: 용량선, 251: 도전층, 253: 도전층, 255: 도전층, 284: 도전층, 285: 도전층, 286: 도전층, 900: 화소, 900s: 차광 영역, 900t: 투과 영역, 901: 구동 회로부, 902: 배선, 904: 배선, 911: 트랜지스터, 914: 트랜지스터, 915: 용량 소자, 916: 용량부, 918B: 표시 영역, 918G: 표시 영역, 918R: 표시 영역, 918W: 표시 영역, 930LC: 액정 소자, 932BM: 차광막, 및 932CF: 착색막.
본 출원은 2016년 11월 9일에 일본 특허청에 출원된 일련 번호 2016-219157의 일본 특허 출원, 및 2016년 11월 9일에 일본 특허청에 출원된 일련 번호 2016-219160의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (19)

  1. 표시 장치로서,
    액정 소자;
    트랜지스터;
    주사선;
    신호선; 및
    터치 센서를 포함하고,
    상기 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함하고,
    상기 주사선 및 상기 신호선 각각은 상기 트랜지스터에 전기적으로 접속되고,
    상기 주사선 및 상기 신호선 각각은 금속층을 포함하고,
    상기 트랜지스터는 상기 화소 전극에 접속되는 제 1 영역을 포함하고,
    상기 터치 센서는 가시광을 투과시키는 제 2 영역을 포함하고,
    상기 화소 전극, 상기 공통 전극, 및 상기 제 1 영역은 가시광을 투과시키고,
    상기 가시광은 상기 액정 소자, 상기 제 1 영역, 및 상기 제 2 영역을 이 순서대로 통과하고 상기 표시 장치의 외부로 방출되는, 표시 장치.
  2. 제 1 항에 있어서,
    착색층을 더 포함하고,
    상기 가시광은 상기 착색층, 상기 액정 소자, 상기 제 1 영역, 및 상기 제 2 영역을 이 순서대로 통과하고 상기 표시 장치의 외부로 방출되는, 표시 장치.
  3. 제 1 항에 있어서,
    상기 트랜지스터의 채널 영역은 금속 산화물을 포함하고,
    상기 제 1 영역은 금속 산화물을 포함하는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 제 1 영역의 상기 금속 산화물은 상기 채널 영역에 포함되는 상기 금속 산화물에서의 금속 원소를 1종 이상 포함하는, 표시 장치.
  5. 표시 장치로서,
    액정 소자;
    제 1 절연층;
    트랜지스터;
    주사선; 및
    신호선을 포함하고,
    상기 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함하고,
    상기 제 1 절연층은 상기 화소 전극과 상기 트랜지스터 사이에 위치하고,
    상기 제 1 절연층은 개구를 포함하고,
    상기 주사선 및 상기 신호선 각각은 상기 트랜지스터에 전기적으로 접속되고,
    상기 주사선 및 상기 신호선 각각은 금속층을 포함하고,
    상기 트랜지스터는 상기 화소 전극에 접속되는 제 1 영역을 포함하고,
    상기 제 1 영역은 상기 화소 전극과 접하는 제 1 부분, 및 상기 제 1 절연층에서의 상기 개구의 측면과 접하는 제 2 부분을 포함하고,
    상기 화소 전극, 상기 공통 전극, 상기 제 1 영역은 가시광을 투과시키고,
    상기 가시광은 상기 제 1 영역 및 상기 액정 소자를 통과하고 상기 표시 장치의 외부로 방출되는, 표시 장치.
  6. 제 5 항에 있어서,
    착색층을 더 포함하고,
    상기 착색층은 상기 트랜지스터를 개재하여 상기 제 1 절연층과 반대 측에 위치하는, 표시 장치.
  7. 제 5 항에 있어서,
    터치 센서를 더 포함하고,
    상기 터치 센서는 상기 액정 소자 및 상기 트랜지스터보다 표시면 측에 위치하는, 표시 장치.
  8. 제 7 항에 있어서,
    상기 터치 센서는 한 쌍의 전극을 포함하고,
    상기 한 쌍의 전극 중 한쪽 또는 양쪽은 가시광을 투과시키는 제 3 영역을 포함하고,
    상기 제 1 영역 및 상기 액정 소자를 통과한 상기 가시광은 상기 제 3 영역을 통과하고 상기 표시 장치의 외부로 방출되는, 표시 장치.
  9. 제 5 항에 있어서,
    상기 화소 전극 중 상기 액정층 측의 면 및 상기 제 1 절연층 중 상기 액정층 측의 면은 동일 면을 형성하는, 표시 장치.
  10. 제 5 항에 있어서,
    상기 주사선이 연장되는 방향은 상기 신호선이 연장되는 방향과 교차되고,
    같은 색을 나타내는 복수의 화소가, 상기 신호선이 연장되는 상기 방향과 교차되는 방향으로 배치되는, 표시 장치.
  11. 표시 장치로서,
    액정 소자;
    제 1 절연층;
    트랜지스터;
    주사선; 및
    신호선을 포함하고,
    상기 액정 소자는 화소 전극, 액정층, 및 공통 전극을 포함하고,
    상기 제 1 절연층은 상기 화소 전극과 상기 트랜지스터 사이에 위치하고,
    상기 제 1 절연층은 개구를 포함하고,
    상기 주사선 및 상기 신호선 각각은 상기 트랜지스터에 전기적으로 접속되고,
    상기 주사선 및 상기 신호선 각각은 금속층을 포함하고,
    상기 트랜지스터는 상기 화소 전극에 전기적으로 접속되고,
    상기 트랜지스터는 금속 산화물층, 게이트, 및 게이트 절연층을 포함하고,
    상기 금속 산화물층은 제 1 영역 및 제 2 영역을 포함하고,
    상기 제 1 영역은 상기 화소 전극과 접하는 제 1 부분, 및 상기 제 1 절연층에 포함되는 상기 개구의 측면과 접하는 제 2 부분을 포함하고,
    상기 제 2 영역은 상기 게이트 절연층을 개재하여 상기 게이트와 중첩되고,
    상기 제 1 영역의 저항률은 상기 제 2 영역의 저항률보다 낮고,
    상기 화소 전극, 상기 공통 전극, 상기 제 1 영역은 가시광을 투과시키고,
    상기 가시광은 상기 제 1 영역 및 상기 액정 소자를 통과하고 상기 표시 장치의 외부로 방출되는, 표시 장치.
  12. 제 11 항에 있어서,
    착색층을 더 포함하고,
    상기 착색층은 상기 트랜지스터를 개재하여 상기 제 1 절연층과 반대 측에 위치하는, 표시 장치.
  13. 제 11 항에 있어서,
    터치 센서를 더 포함하고,
    상기 터치 센서는 상기 액정 소자 및 상기 트랜지스터보다 표시면 측에 위치하는, 표시 장치.
  14. 제 13 항에 있어서,
    상기 터치 센서는 한 쌍의 전극을 포함하고,
    상기 한 쌍의 전극 중 한쪽 또는 양쪽은 가시광을 투과시키는 제 3 영역을 포함하고,
    상기 제 1 영역 및 상기 액정 소자를 통과한 상기 가시광은 상기 제 3 영역을 통과하고 상기 표시 장치의 외부로 방출되는, 표시 장치.
  15. 제 11 항에 있어서,
    상기 화소 전극 중 상기 액정층 측의 면 및 상기 제 1 절연층 중 상기 액정층 측의 면은 동일 면을 형성하는, 표시 장치.
  16. 제 11 항에 있어서,
    상기 주사선이 연장되는 방향은 상기 신호선이 연장되는 방향과 교차되고,
    같은 색을 나타내는 복수의 화소가, 상기 신호선이 연장되는 상기 방향과 교차되는 방향으로 배치되는, 표시 장치.
  17. 표시 모듈로서,
    제 11 항에 따른 표시 장치; 및
    회로 기판을 포함하는, 표시 모듈.
  18. 전자 기기로서,
    제 17 항에 따른 표시 모듈; 및
    안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 어느 하나를 포함하는, 전자 기기.
  19. 표시 장치의 제작 방법으로서,
    기판 위에 터치 센서를 형성하는 단계;
    상기 터치 센서 위에 트랜지스터, 제 1 도전층, 및 제 2 도전층을 형성하는 단계; 및
    상기 트랜지스터에 전기적으로 접속되는 액정 소자를 형성하는 단계를 포함하고,
    상기 제 1 도전층은 상기 터치 센서에 전기적으로 접속되고,
    상기 제 2 도전층은 상기 트랜지스터에 전기적으로 접속되고,
    상기 제 1 도전층 및 상기 제 2 도전층 각각은 상기 트랜지스터에 포함되는 하나 이상의 도전층과 같은 단계 및 같은 재료를 사용하여 형성되는, 표시 장치의 제작 방법.
KR1020197013254A 2016-11-09 2017-11-02 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법 KR102490188B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016219157 2016-11-09
JPJP-P-2016-219157 2016-11-09
JP2016219160 2016-11-09
JPJP-P-2016-219160 2016-11-09
PCT/IB2017/056803 WO2018087631A1 (en) 2016-11-09 2017-11-02 Display device, display module, electronic device, and method for manufacturing the display device

Publications (2)

Publication Number Publication Date
KR20190075954A true KR20190075954A (ko) 2019-07-01
KR102490188B1 KR102490188B1 (ko) 2023-01-18

Family

ID=62109590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197013254A KR102490188B1 (ko) 2016-11-09 2017-11-02 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법

Country Status (5)

Country Link
US (1) US10955950B2 (ko)
JP (2) JP2018081309A (ko)
KR (1) KR102490188B1 (ko)
CN (1) CN109906405B (ko)
WO (1) WO2018087631A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507513A (zh) * 2017-08-25 2017-12-22 武汉华星光电技术有限公司 一种显示面板和显示器
WO2019066336A1 (ko) * 2017-09-26 2019-04-04 주식회사 엘지화학 투명 발광소자 디스플레이용 전극 기판 및 이의 제조방법
JP7171738B2 (ja) 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
JP2019132987A (ja) * 2018-01-31 2019-08-08 株式会社ジャパンディスプレイ 表示装置
KR102521879B1 (ko) * 2018-04-12 2023-04-18 삼성디스플레이 주식회사 표시장치
JP7289294B2 (ja) * 2018-05-18 2023-06-09 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器、及び、表示装置の作製方法
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
JP2020095075A (ja) * 2018-12-10 2020-06-18 株式会社ピクトリープ センシング機能付き表示装置および電子機器
CN109786585B (zh) * 2019-01-18 2020-12-15 京东方科技集团股份有限公司 柔性显示基板及其制作方法、显示装置
TWI703370B (zh) * 2019-02-22 2020-09-01 友達光電股份有限公司 畫素陣列基板
KR102612405B1 (ko) * 2019-07-09 2023-12-12 엘지디스플레이 주식회사 전자장치
CN113793864A (zh) * 2021-09-16 2021-12-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20090119705A (ko) * 2008-05-16 2009-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR101367576B1 (ko) * 2011-12-27 2014-03-12 하이디스 테크놀로지 주식회사 정전식 터치센서 내장형 액정표시장치
JP2016189190A (ja) * 2015-03-27 2016-11-04 株式会社半導体エネルギー研究所 タッチパネル

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3738799B2 (ja) * 1996-11-22 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP4229107B2 (ja) 1996-11-22 2009-02-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
TW575775B (en) * 2001-01-29 2004-02-11 Hitachi Ltd Liquid crystal display device
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100892945B1 (ko) 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR20060097381A (ko) 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
CN100517075C (zh) * 2006-03-09 2009-07-22 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011053261A (ja) * 2009-08-31 2011-03-17 Sony Corp 電気光学装置
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102576174B (zh) 2009-10-09 2018-02-23 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
KR101778513B1 (ko) 2009-10-09 2017-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
WO2011096276A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9244573B2 (en) 2010-03-03 2016-01-26 Miraenanotech Co., Ltd. Capacitive touch panel including embedded sensing electrodes
TWI441119B (zh) 2010-04-02 2014-06-11 Arolltech Co Ltd 具內嵌觸控裝置之顯示器
KR101843337B1 (ko) 2010-10-28 2018-03-30 삼성전자주식회사 디스플레이 모듈 및 디스플레이 시스템
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR101258903B1 (ko) * 2012-02-24 2013-04-29 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치 제조방법
KR20130115621A (ko) 2012-04-12 2013-10-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103268036B (zh) * 2012-08-17 2016-03-30 上海天马微电子有限公司 一种内嵌式触摸屏彩膜基板及内嵌式触摸屏
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102854683B (zh) * 2012-09-26 2014-11-12 南京中电熊猫液晶显示科技有限公司 一种金属氧化物平面开关型液晶显示面板及其制造方法
JP5909198B2 (ja) * 2013-01-21 2016-04-26 株式会社ジャパンディスプレイ 液晶表示パネル及び電子機器
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP2016029464A (ja) 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 表示装置
WO2016108122A1 (en) 2014-12-29 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having semiconductor device
JP6662665B2 (ja) 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
KR102494418B1 (ko) 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
CN113990756A (zh) 2015-05-22 2022-01-28 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017098376A1 (en) 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and separation method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20090119705A (ko) * 2008-05-16 2009-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR101367576B1 (ko) * 2011-12-27 2014-03-12 하이디스 테크놀로지 주식회사 정전식 터치센서 내장형 액정표시장치
JP2016189190A (ja) * 2015-03-27 2016-11-04 株式会社半導体エネルギー研究所 タッチパネル

Also Published As

Publication number Publication date
KR102490188B1 (ko) 2023-01-18
US10955950B2 (en) 2021-03-23
JP7460314B2 (ja) 2024-04-02
CN109906405B (zh) 2022-04-26
JP2023029646A (ja) 2023-03-03
CN109906405A (zh) 2019-06-18
JP2018081309A (ja) 2018-05-24
WO2018087631A1 (en) 2018-05-17
US20190265532A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
KR102490188B1 (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR102643613B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
TWI559501B (zh) 半導體裝置和其製造方法
US11177373B2 (en) Method for manufacturing semiconductor device
JP7297984B2 (ja) 表示装置、表示モジュールおよび電子機器
US20180149920A1 (en) Display device, display module, and electronic device
KR102505685B1 (ko) 표시 장치 및 그 제작 방법
KR20180073462A (ko) 표시 장치 및 표시 방법
JP2022103303A (ja) 表示装置、電子機器
JP2018129462A (ja) 表示装置およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant