KR20190035815A - 디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드 - Google Patents

디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드 Download PDF

Info

Publication number
KR20190035815A
KR20190035815A KR1020197005930A KR20197005930A KR20190035815A KR 20190035815 A KR20190035815 A KR 20190035815A KR 1020197005930 A KR1020197005930 A KR 1020197005930A KR 20197005930 A KR20197005930 A KR 20197005930A KR 20190035815 A KR20190035815 A KR 20190035815A
Authority
KR
South Korea
Prior art keywords
operational amplifier
resistor
power supply
input terminal
circuit
Prior art date
Application number
KR1020197005930A
Other languages
English (en)
Other versions
KR102157449B1 (ko
Inventor
겐이치 나리카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190035815A publication Critical patent/KR20190035815A/ko
Application granted granted Critical
Publication of KR102157449B1 publication Critical patent/KR102157449B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

비용을 상승시키지 않고, 다수의 디바이스를 흐르는 전류를 측정할 수 있는 디바이스 검사 회로를 제공한다. 박스측 검사 회로(21)의 전력 공급 회로(27)는, 연산 증폭기(29) 및 센스 저항(30)을 구비하고, 전류 측정 기능을 갖는 전원(25), 연산 증폭기(29), 센스 저항(30) 및 DUT(26)를 이 순서대로 직렬로 접속하고, 전원(25)을 연산 증폭기(29)의 비반전 입력 단자에 접속하고, 또한 전력 공급 회로(27)는, 센스 저항(30) 및 DUT(26)의 사이의 전압을 연산 증폭기(29)의 반전 입력 단자에 인가하는 부귀환 유로(32)와, 연산 증폭기(29) 및 센스 저항(30)의 사이의 상류 센스 포인트(33) 및 연산 증폭기(29)의 비반전 입력 단자를 접속하는 정귀환 유로(34)를 구비하고, 정귀환 유로(34)는 귀환 저항(35)을 갖는다.

Description

디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드
본 발명은, 기판에 형성된 반도체 디바이스를 검사하기 위한 디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드에 관한 것이다.
반도체 디바이스의 제조 공정에서의 빠른 단계에서 결함 등을 발견하기 위해서, 기판으로서의 반도체 웨이퍼(이하, 간단히 「웨이퍼」라고 함)에 형성된 반도체 디바이스를 당해 웨이퍼로부터 잘라내지 않고 검사하기 위한 디바이스 검사 장치인 프로버가 개발되어 있다.
프로버는, 다수의 핀 형상의 프로브를 갖는 프로브 카드와, 웨이퍼를 적재해서 상하 좌우로 자유롭게 이동하는 스테이지를 구비하고, 프로브 카드의 각 프로브를 검사 대상인 반도체 디바이스(Device Under Test, 이하, 「DUT」라고 함)가 갖는 전극 패드나 땜납 범프에 접촉시켜, DUT로부터의 신호를 프로버 상에 마련되는 LSI 테스터에 전달시켜 DUT의 전기적 특성을 검사한다(예를 들어, 특허문헌 1 참조).
특히, 검사 효율을 향상시켜 스루풋을 향상시키는 관점에서, 웨이퍼에 형성된 복수의 DUT의 전기적 특성을 동시에 검사하는 프로버가 개발되어 있다. 이러한 프로버에서는, 통상 도 10에 도시하는 바와 같이, DUT(100)의 하나하나에 대응해서 당해 DUT(100)에 전력을 공급하는 전원(101)이 마련되어 있다.
최근 몇년간, 웨이퍼의 대구경화나 반도체 디바이스의 생산 효율 향상의 관점에서 웨이퍼에 형성되는 DUT의 수는 대폭 증가하여, 예를 들어 1000개를 초과하는 경우가 있다. 이때, DUT(100)의 하나하나에 대응해서 프로버에 전원(101)을 마련하는 것은, 프로버 내에서의 레이아웃 상의 제약으로 인해 곤란하며, 프로버의 비용을 상승시킨다. 또한, 전원(101)을 LSI 테스터에 마련하는 경우도 있는데, 이 경우에도, DUT(100)의 하나하나에 대응해서 LSI 테스터에 전원(101)을 마련하는 것은, LSI 테스터 내에서의 레이아웃 상의 제약으로 인해 곤란하며, LSI 테스터의 비용을 상승시킨다.
그래서, 도 11에 도시한 바와 같이, 하나의 전원(101)으로부터 복수의 DUT(100)에 전력을 공급하는 것이 검토되어 있다. 이 경우, 각 DUT(100)에 공급되는 전력을 제어하기 위해서 각 DUT(100)에 대응해서 전력 공급 회로(102)가 마련되지만, 각 DUT(100)에 공급되는 전력이 부족하여, 각 DUT(100)의 인가 전압이 저하될 가능성이 있기 때문에, 전력 공급 회로(102)는 전원(101)으로부터 공급되는 전력을 증폭하기 위한 연산 증폭기를 갖는다.
그런데, 종래, DUT(100)를 흐르는 전류(이하, 「디바이스 전류」라고 함)는 전원(101)을 흐르는 전류와 동일 값이므로, 전원(101)이 갖는 전류 측정 기능을 사용해서 전원(101)을 흐르는 전류를 디바이스 전류로서 측정하고 있었지만, 전력 공급 회로(102)가 마련되는 경우, 전원(101) 및 DUT(100)의 사이에 연산 증폭기가 개재하게 되기 때문에, 디바이스 전류와 전원(101)을 흐르는 전류는 동일 값이 되지 않는다. 따라서, 전력 공급 회로(102)에 있어서, 도 12에 도시하는 바와 같이, 연산 증폭기(103) 및 DUT(100)의 사이에 감지 증폭기(104)나 AD 컨버터(105)를 배치하고, 감지 증폭기(104)나 AD 컨버터(105)를 사용해서 연산 증폭기(103)로부터 DUT(100)를 향해서 흐르는 전류를 직접 측정할 필요가 있다.
일본 특허 공개 평 7-297242호 공보
그러나, 감지 증폭기(104)나 AD 컨버터(105)는 하나의 DUT(100)에 대응해서 하나씩 마련할 필요가 있는 바, 상술한 바와 같은, 웨이퍼에 형성되는 DUT의 수가 1000개를 초과하는 경우, DUT의 수에 대응해서 동일 수의 감지 증폭기(104)나 AD 컨버터(105)를 마련하는 것은, 프로버 내에서의 레이아웃 상의 제약으로 인해 곤란해서, 결과적으로, 다수의 DUT를 흐르는 전류의 측정이 곤란해진다. 또한, 다수의 감지 증폭기(104)나 AD 컨버터(105)의 존재가 프로버의 비용을 상승시킨다는 문제가 발생한다.
본 발명의 목적은, 비용을 상승시키지 않고, 다수의 디바이스를 흐르는 전류를 측정할 수 있는 디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드를 제공하는 데 있다.
상기 목적을 달성하기 위해서, 본 발명에 따르면, 전류 측정 기능을 갖는 전원, 연산 증폭기 및 제1 저항을 구비하고, 상기 전원, 상기 연산 증폭기, 상기 제1 저항 및 디바이스를 이 순서대로 직렬로 접속하고, 상기 전원을 상기 연산 증폭기의 비반전 입력 단자에 접속하는 디바이스 검사 회로이며, 상기 제1 저항 및 상기 디바이스의 사이의 전압을 상기 연산 증폭기의 반전 입력 단자에 인가하는 제1 귀환 유로와, 상기 연산 증폭기 및 상기 제1 저항의 사이의 포인트 및 상기 연산 증폭기의 비반전 입력 단자를 접속하는 제2 귀환 유로를 더 구비하고, 상기 제2 귀환 유로는 제2 저항을 갖는 디바이스 검사 회로가 제공된다.
본 발명에 따르면, 제1 저항 및 디바이스의 사이의 전압이 연산 증폭기의 반전 입력 단자에 인가되기 때문에, 연산 증폭기의 부귀환 동작에 의해, 연산 증폭기의 비반전 입력 단자의 전위가 제1 저항 및 디바이스의 사이의 전위와 동등해진다. 또한, 제2 귀환 유로는, 연산 증폭기 및 제1 저항의 사이의 포인트 및 연산 증폭기의 비반전 입력 단자를 접속하기 때문에, 제2 귀환 유로에서의 전압 강하값은 제1 저항에서의 전압 강하값과 동등해진다. 또한, 제2 귀환 유로를 흐르는 전류는 전원이 갖는 전류 측정 기능을 사용하여 측정할 수 있다. 따라서, 옴의 법칙에 의해, 제1 저항, 제2 저항 및 제2 귀환 유로를 흐르는 전류에 기초하여 제1 저항을 흐르는 전류를 산출할 수 있다. 그 결과, 각 디바이스에 대응해서 감지 증폭기나 AD 컨버터를 마련하지 않고, 제1 저항으로부터 디바이스를 향해서 흐르는 전류를 산출할 수 있다. 즉, 비용을 상승시키지 않고, 다수의 디바이스를 흐르는 전류를 측정할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 디바이스 검사 장치로서의 프로버의 구성을 개략적으로 설명하기 위한 사시도이다.
도 2는 도 1의 프로버의 구성을 개략적으로 설명하기 위한 정면도이다.
도 3은 도 2에서의 프로브 카드의 구성을 도시하는 확대 정면도이다.
도 4는 도 2에서의 박스측 검사 회로의 구성을 도시하는 회로도이다.
도 5는 본 발명의 제2 실시 형태에 관한 디바이스 검사 회로에서의 전력 공급 회로의 구성을 도시하는 회로도이다.
도 6은 본 발명의 제3 실시 형태에 관한 디바이스 검사 회로에서의 전력 공급 회로의 구성을 도시하는 회로도이다.
도 7은 본 발명의 제4 실시 형태에 관한 디바이스 검사 회로에서의 전력 공급 회로의 구성을 도시하는 회로도이다.
도 8은 본 발명의 제5 실시 형태에 관한 디바이스 검사 회로에서의 전력 공급 회로의 구성을 도시하는 회로도이다.
도 9는 하나의 전원으로부터 하나의 DUT에만 전력을 공급하는 경우의 전력 공급 회로의 구성을 도시하는 회로도이다.
도 10은 종래의 프로버에서의 전원 및 DUT의 대응 관계를 설명하기 위한 회로도이다.
도 11은 하나의 전원으로부터 복수의 DUT에 전력을 공급하는 경우에 있어서의 전원 및 각 DUT의 대응 관계를 설명하기 위한 회로도이다.
도 12는 하나의 전원으로부터 복수의 DUT에 전력을 공급하는 경우에 있어서의 통상의 전력 공급 회로의 구성을 도시하는 회로도이다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다.
먼저, 본 발명의 제1 실시 형태에 대해서 설명한다.
도 1은, 본 실시 형태에 관한 디바이스 검사 장치로서의 프로버의 구성을 개략적으로 설명하기 위한 사시도이며, 도 2는, 동 정면도이다. 도 2는 부분적으로 단면도로서 그려지며, 후술하는 본체(12), 로더(13) 및 테스트 박스(14)에 내장되는 구성 요소가 도시된다.
도 1 및 도 2에서, 프로버(10)는, 웨이퍼(W)를 적재하는 스테이지(11)를 내장한 본체(12)와, 해당 본체(12)에 인접해서 배치되는 로더(13)와, 본체(12)를 덮도록 배치되는 테스트 박스(14)를 구비하고, 웨이퍼(W)에 형성된 다수의 DUT의 전기적 특성의 검사를 동시에 행한다. 본체(12)는 내부가 공동인 하우징 형상을 하고 있고, 당해 내부에는 상술한 스테이지(11) 이외에, 해당 스테이지(11)에 대향하도록 프로브 카드(15)가 배치되고, 프로브 카드(15)는 웨이퍼(W)와 대향한다. 프로브 카드(15)는, 판상의 카드 보드(16)와, 카드 보드(16)에서의 웨이퍼(W)와 대향하는 하면에 배치되는 프로브 헤드(17)를 갖는다. 도 3에 도시한 바와 같이, 프로브 헤드(17)는, 웨이퍼(W)에 형성된 각 DUT의 전극 패드나 땜납 범프에 대응하는 다수의 바늘 형상의 프로브(18)를 갖는다.
웨이퍼(W)는, 스테이지(11)에 대한 상대 위치가 어긋나지 않도록 해당 스테이지(11)에 고정된다. 스테이지(11)는, 수평 방향 및 상하 방향에 대해서 이동 가능하여, 프로브 카드(15) 및 웨이퍼(W)의 상대 위치를 조정해서 각 DUT의 전극 패드나 땜납 범프를 프로브 헤드(17)의 각 프로브(18)에 정확하게 접촉시킨다. 로더(13)는, 반송 용기인 FOUP(도시 생략)로부터 다수의 DUT가 형성된 웨이퍼(W)를 취출해서 본체(12)의 내부 스테이지(11)에 적재한다. 프로브 카드(15)의 카드 보드(16)에는 카드측 검사 회로(19)가 형성되고(도 3 참조), 해당 카드측 검사 회로(19)는 프로브 헤드(17)에 접속된다.
테스트 박스(14)는, 배선인 하니스(20)와, 박스측 검사 회로(21)(디바이스 검사 회로)가 형성되는 테스트 보드(22)를 갖는다. 하니스(20)는, 테스트 박스(14)의 테스트 보드(22)와 프로브 카드(15)의 카드 보드(16)를 접속한다. 프로버(10)에서는, 카드측 검사 회로(19)나 박스측 검사 회로(21)에 의해, 반도체 디바이스가 실장되는 마더보드의 회로 구성의 일부가 재현된다. 로더(13)는, 전원, 컨트롤러나 간소한 측정 모듈로 이루어지는 베이스 유닛(23)을 내장하다. 베이스 유닛(23)은, 배선(24)에 의해 박스측 검사 회로(21)에 접속되고, 컨트롤러는, 박스측 검사 회로(21)에 DUT의 전기적 특성의 검사 개시를 지시한다.
DUT의 전기적 특성의 검사를 행할 때, 박스측 검사 회로(21)는, 카드측 검사 회로(19)나 프로브 카드(15)를 통해서 각 DUT에 전력을 공급함과 함께 카드측 검사 회로(19)에 데이터를 송신한다. 또한, 박스측 검사 회로(21)는, 송신된 데이터가 각 DUT와 접속된 카드측 검사 회로(19)에 의해 정확하게 처리되었는지 여부를 카드측 검사 회로(19)로부터의 전기 신호에 기초하여 판정한다.
도 4는, 도 2에서의 박스측 검사 회로의 구성을 도시하는 회로도이다. 또한, 도 4에서는, 전력의 공급에 관계되는 구성 요소만이 도시된다.
도 4에서, 박스측 검사 회로(21)는, 전류 측정 기능을 갖는 전원(25)과, 웨이퍼(W)에 형성된 각 DUT(26)에 일대일로 접속되는 복수의 전력 공급 회로(27)와, 스위치 제어부(28)를 갖는다. 전원(25)은 복수의 전력 공급 회로(27)로 분기해서 접속되어, 전원(25)으로부터의 전력이 각 전력 공급 회로(27)에 분할해서 공급된다. 각 전력 공급 회로(27)는, 연산 증폭기(29)와, 센스 저항(30)(제1 저항)을 갖고, 박스측 검사 회로(21)에서는, 전원(25), 연산 증폭기(29), 센스 저항(30), 프로브(18) 및 DUT(26)가 이 순서대로 직렬로 접속되고, 전원(25)은 연산 증폭기(29)의 비반전 입력 단자에 접속되어, 연산 증폭기(29)는 당해 전력 공급 회로(27)에 분할해서 공급되는 전원(25)으로부터의 전력을 증폭해서 DUT(26)에 공급한다. 또한, 각 전력 공급 회로(27)는, 센스 저항(30) 및 DUT(26)의 사이에 존재하는 하류 센스 포인트(31) 및 연산 증폭기(29)의 반전 입력 단자를 접속하는 부귀환 유로(32)(제1 귀환 유로)와, 연산 증폭기(29) 및 센스 저항(30)의 사이에 존재하는 상류 센스 포인트(33) 및 연산 증폭기(29)의 비반전 입력 단자를 접속하는 정귀환 유로(34)(제2 귀환 유로)를 갖는다.
부귀환 유로(32)는, 하류 센스 포인트(31)에서의 전압, 즉, 센스 저항(30) 및 DUT(26)의 사이의 전압을 연산 증폭기(29)의 반전 입력 단자에 인가한다. 정귀환 유로(34)는, 귀환 저항(35)(제2 저항)과, 온 오프 동작에 의해 정귀환 유로(34)를 차단 가능한 스위치(36)를 갖고, 스위치(36)는 스위치 제어부(28)에 접속되고, 스위치 제어부(28)는 스위치(36)의 온 오프 동작을 제어한다. 또한, 스위치(36)는 통상, 오프로 되어 있다.
박스측 검사 회로(21)에 있어서, 연산 증폭기(29)의 반전 입력 단자에는, 상술한 바와 같이, 하류 센스 포인트(31)에서의 전압이 인가되기 때문에, 부귀환 동작에 의해, 연산 증폭기(29)의 비반전 입력 단자의 전위는, 연산 증폭기(29)의 반전 입력 단자의 전위, 즉, 하류 센스 포인트(31)에서의 전위와 동등해진다.
한편, 박스측 검사 회로(21)에 있어서, 스위치(36)가 온으로 되면, 상류 센스 포인트(33) 및 연산 증폭기(29)의 비반전 입력 단자가 접속되는데, 연산 증폭기(29)의 비반전 입력 단자의 전위는 하류 센스 포인트(31)에서의 전위와 동등하기 때문에, 정귀환 유로(34)에서의 전압 강하값은 상류 센스 포인트(33)에서의 전위 및 하류 센스 포인트(31)에서의 전위의 차, 즉, 센스 저항(30)에서의 전압 강하값과 동일해진다. 여기서, 센스 저항(30)의 저항값을 R1(Ω)로 하고, 센스 저항(30)을 흐르는 전류를 I1(A)로 하고, 귀환 저항(35)의 저항값을 R2(Ω)로 하고, 귀환 저항(35)을 흐르는 전류를 I2(A)로 하면, 옴의 법칙에 의해, 센스 저항(30)에서의 전압 강하값은 I1×R1(V)이 되고, 정귀환 유로(34)에서의 전압 강하값은 I2×R2(V)가 되기 때문에 하기 식 (1)이 성립한다.
I1×R1=I2×R2 … (1)
여기서, 센스 저항(30)의 저항값 R1, 귀환 저항(35)의 저항값 R2는 기지이며, 정귀환 유로(34)를 흐르는 전류(이하, 「귀환 전류」라고 함) I2는, 전원(25)이 갖는 전류 측정 기능을 사용해서 계측 가능하다. 따라서, 센스 저항(30)을 흐르는 전류, 즉, DUT(26)를 흐르는 전류(이하, 「디바이스 전류」라고 함) I1은, 하기 식 (2)에 기초하여 산출할 수 있다.
I1=I2×R2/R1 … (2)
이상으로부터, 박스측 검사 회로(21)에서는, 각 DUT(26)에 대응해서 감지 증폭기나 AD 컨버터를 마련하지 않고, 센스 저항(30)을 흐르는 디바이스 전류를 산출할 수 있다. 즉, 프로버의 비용을 상승시키지 않고, 웨이퍼(W)에 형성된 다수의 DUT(26)를 흐르는 전류를 측정할 수 있다.
또한, 박스측 검사 회로(21)에서는, 하나의 전원(25)이 복수의 전력 공급 회로(27)의 연산 증폭기(29)의 비반전 입력 단자에 접속되고, 복수의 전력 공급 회로(27)는 복수의 DUT(26)에 일대일로 접속되므로, 하나의 전원(25)으로부터 복수의 DUT(26)에 전력을 공급할 수 있고, 따라서, 전원(25)의 수를 삭감해서 보다 비용을 삭감할 수 있다.
또한, 박스측 검사 회로(21)에서는, 전원(25)의 전류 측정 기능에 의해 각 전력 공급 회로(27)의 정귀환 유로(34)에서의 귀환 전류 I2를 계측하는데, 하나의 전원(25)은 복수의 전력 공급 회로(27)에 접속되기 때문에, 전원(25)이 복수의 귀환 전류 I2를 동시에 계측해버릴 가능성이 있지만, 각 전력 공급 회로(27)에서 정귀환 유로(34)는 스위치(36)를 가지므로, 각 정귀환 유로(34)에서의 스위치(36)의 동작을 제어함으로써, 하나의 정귀환 유로(34)에만 귀환 전류 I2를 흘릴 수 있고, 그 결과, 전원(25)이 복수의 귀환 전류 I2를 동시에 계측해버리는 것을 방지할 수 있다. 또한, 각 전력 공급 회로(27)에서의 정귀환 유로(34)의 스위치(36) 각각을 순차 온으로 함으로써, 모든 전력 공급 회로(27)에서의 귀환 전류 I2를 순차 계측할 수 있으며, 결과적으로, 모든 DUT(26)의 디바이스 전류를 산출할 수 있다.
또한, 도 4에서는, 박스측 검사 회로(21)에서 하나의 전원(25)이 도시되지만, 박스측 검사 회로(21)가 갖는 전원(25)의 수는 하나에 한정되지 않는다. 또한, 도 4에서는, 전원(25)에 3개의 전력 공급 회로(27)이 접속되지만, 전원(25)에 접속되는 전력 공급 회로(27)의 수는 3개에 한정되지 않는다.
이어서, 본 발명의 제2 실시 형태에 대해서 설명한다.
제2 실시 형태는, 그 구성, 작용이 상술한 제1 실시 형태와 기본적으로 동일하므로, 중복된 구성, 작용에 대해서는 설명을 생략하고, 이하에 상이한 구성, 작용에 관한 설명을 행한다.
도 5는, 본 발명의 제2 실시 형태에 관한 디바이스 검사 회로에서의 전력 공급 회로의 구성을 도시하는 회로도이다.
DUT(26)의 스탠바이 시에 있어서의 디바이스 전류 I1을 산출할 때, 스탠바이 시에 있어서의 디바이스 전류 I1은 미약하기 때문에, 센스 저항(30)에서의 전압 강하값, 즉, 정귀환 유로(34)에서의 전압 강하값이 작아지고, 귀환 전류 I2도 작아지는 것으로 생각할 수 있다. 이 경우, 귀환 전류 I2의 계측 정밀도가 저하되어, 결과로서 디바이스 전류 I1의 산출 정밀도가 저하될 우려가 있다. 이에 대응하여, 센스 저항(30)의 저항값 R1을 최대한 크게 설정하는 것을 생각할 수 있다. 그런데, DUT(26)의 작동 시에는 스탠바이 시보다도 큰 디바이스 전류 I1이 흐르는데, 센스 저항(30)의 저항값 R1을 최대한 크게 설정하면, 디바이스 전류 I1이 센스 저항(30)을 흐르기 어려워져, DUT(26)에 충분한 전력이 공급되지 않게 될 우려가 있다.
본 실시 형태에서는, 이에 대응하여, 전력 공급 회로(37)가, 센스 저항(30)을 회피해서 연산 증폭기(29) 및 DUT(26)를 직접 접속하는 바이패스 유로(38)(회피 유로)를 갖는다. 해당 바이패스 유로(38)는 다이오드(39)를 갖고, 해당 다이오드(39)는 센스 저항(30)과 병렬로 접속된다. 또한, 다이오드(39)는 센스 저항(30)에서의 전압 강하값, 즉, 다이오드(39)에 인가되는 전압의 전위차가 소정값 이상이 되면, 전류를 급격하게 통과시킨다. 이에 의해, DUT(26)의 작동 시에 비교적 큰 디바이스 전류 I1이 센스 저항(30)을 통과하려고 해서 센스 저항(30)에서의 전압 강하값이 커지면, 디바이스 전류 I1은 센스 저항(30)을 우회해서 바이패스 유로(38)를 흘러, 그대로 DUT(26)에 도달한다. 그 결과, 센스 저항(30)의 저항값 R1을 최대한 크게 설정해도, DUT(26)의 작동 시에 비교적 큰 디바이스 전류 I1을 바이패스 유로(38)를 통해서 DUT(26)를 향해서 흘릴 수 있으며, 따라서, 작동하는 DUT(26)에 충분한 전력을 공급할 수 있다.
이어서, 본 발명의 제3 실시 형태에 대해서 설명한다.
제3 실시 형태는, 그 구성, 작용이 상술한 제2 실시 형태와 기본적으로 동일하므로, 중복된 구성, 작용에 대해서는 설명을 생략하고, 이하에 상이한 구성, 작용에 관한 설명을 행한다.
도 6은, 본 발명의 제3 실시 형태에 관한 디바이스 검사 회로에서의 전력 공급 회로의 구성을 도시하는 회로도이다.
제2 실시 형태에서 설명한 바와 같이, DUT(26)의 스탠바이 시에 있어서의 디바이스 전류 I1의 산출 정밀도의 저하를 억제하기 위해서, 센스 저항(30)의 저항값 R1을 최대한 크게 설정하면, DUT(26)에 충분한 전력이 공급되지 않게 될 우려가 있다. 본 실시 형태에서는, 이에 대응하여, 전력 공급 회로(40)가, 바이폴라 트랜지스터로 이루어지는 트랜지스터(41)와, 비교적 큰 전력을 공급하는, 도시하지 않은 추가 전원(다른 전원)을 갖는다. 트랜지스터(41)의 베이스는 연산 증폭기(29) 및 센스 저항(30)의 사이에 접속됨과 함께, 트랜지스터(41)의 이미터는 센스 저항(30) 및 DUT(26)의 사이에 접속된다. 즉, 트랜지스터(41)가 센스 저항(30)과 병렬로 배치된다. 따라서, 트랜지스터(41)의 베이스 및 이미터의 사이에는 센스 저항(30)에서의 전압 강하값 상당의 전위차가 발생해서 베이스 전류가 흐른다. 또한, 트랜지스터(41)의 콜렉터에는 추가 전원이 리미터 회로(42)(전류 제한 회로)를 통해서 접속된다. 이에 의해, DUT(26)의 작동 시에 비교적 큰 디바이스 전류 I1이 센스 저항(30)을 통과하려고 해서 센스 저항(30)에서의 전압 강하값이 커지면, 트랜지스터(41)에 베이스 전류가 흘러서 트랜지스터(41)가 온으로 되고, 트랜지스터(41)를 통해서 추가 전원으로부터 DUT(26)에 비교적 큰 전력이 공급된다. 그 결과, 센스 저항(30)의 저항값 R1을 최대한 크게 설정해도, 작동 시의 DUT(26)에 충분한 전력을 공급할 수 있다.
또한, 추가 전원 및 트랜지스터(41)의 사이에는 리미터 회로(42)가 개재하므로, DUT(26)가 단락되어 있어도, 추가 전원으로부터 DUT(26)를 향해서 추가 전원으로부터 대전류가 흐르는 것을 방지할 수 있으며, 따라서, DUT(26)가 파괴되는 것을 방지할 수 있다.
또한, 전력 공급 회로(40)에서는, 트랜지스터(41)로서 바이폴라 트랜지스터를 사용했지만, 전계 효과 트랜지스터를 사용해도 된다. 이 경우, 트랜지스터(41)의 게이트는 연산 증폭기(29) 및 센스 저항(30)의 사이에 접속됨과 함께, 트랜지스터(41)의 소스는 센스 저항(30) 및 DUT(26)의 사이에 접속된다. 또한, 트랜지스터(41)의 드레인에는 추가 전원이 리미터 회로(42)를 통해서 접속된다.
이어서, 본 발명의 제4 실시 형태에 대해서 설명한다.
제4 실시 형태는, 그 구성, 작용이 상술한 제1 실시 형태와 기본적으로 동일하므로, 중복된 구성, 작용에 대해서는 설명을 생략하고, 이하에 상이한 구성, 작용에 관한 설명을 행한다.
도 7은, 본 발명의 제4 실시 형태에 관한 디바이스 검사 회로에서의 전력 공급 회로의 구성을 도시하는 회로도이다.
상술한 바와 같이, 박스측 검사 회로(21)에서는, 하나의 전원(25)이 복수의 DUT(26)에 전력을 분할해서 공급하지만, 복수의 DUT(26) 중 하나의 DUT(26)에 문제가 발생한 경우, 당해 DUT(26)에 전력을 계속해서 공급하면 당해 DUT(26)가 파괴될 우려가 있기 때문에, 전원(25)은 전력의 공급을 중지해서 문제가 발생한 DUT(26)에 대한 전력의 공급을 중지할 필요가 있다. 그러나, 전원(25)으로부터의 전력의 공급을 중지하면 다른 DUT(26)에의 전력의 공급도 중지되어버리기 때문에, 문제가 발생하지 않은 다른 DUT(26)의 전기적 특성을 검사할 수 없어, 각 DUT(26)의 검사 효율의 저하를 초래한다는 우려가 있다.
본 실시 형태에서는, 이에 대응하여, 전력 공급 회로(43)가, 연산 증폭기(29) 및 센스 저항(30)의 사이에 개재하는 추가 스위치(44)(다른 스위치)를 갖는다. 이에 의해, DUT(26)에 문제가 발생한 경우, 전원(25)으로부터의 전력의 공급을 중지하지 않고, 추가 스위치(44)를 오프로 하는 것만으로 문제가 발생한 DUT(26)에 전력이 공급되는 것을 방지할 수 있다. 이에 의해, 문제가 발생하지 않은 다른 DUT(26)의 전기적 특성을 검사할 수 없게 되는 것을 방지할 수 있어, 각 DUT(26)의 검사 효율의 저하를 방지할 수 있다.
또한, 전력 공급 회로(43)는, 해당 추가 스위치(44) 및 센스 저항(30)의 사이에 개재하는 보조 저항(45)(제3 저항)을 갖고, 상류 센스 포인트(33)는 보조 저항(45) 및 센스 저항(30)의 사이에 배치된다. 이에 의해, 정귀환 유로(34)에서의 전압 강하값은, 보조 저항(45)에 의해 저하된 전위와 연산 증폭기(29)의 비반전 입력 단자의 전위의 차가 된다. 즉, 정귀환 유로(34)에서의 전압 강하값을 작게 할 수 있어, 예를 들어 정귀환 유로(34)에 과대한 전류가 흘러 귀환 저항(35)이 이상 발열하는 것을 방지할 수 있다. 또한, 전력 공급 회로(43)에서는, 센스 저항(30) 외에도 보조 저항(45)이 연산 증폭기(29)에 직렬로 접속된다. 이에 의해, 연산 증폭기(29)에 흐르는 전류를 제한할 수 있으며, 따라서, 연산 증폭기(29)에 과대한 전류가 흘러 연산 증폭기(29)가 이상 발열하는 것을 방지할 수 있다.
또한, 전력 공급 회로(43)에서는, 연산 증폭기(29), 추가 스위치(44), 보조 저항(45) 및 센스 저항(30)이 이 순서대로 직렬로 접속되었지만, 상류 센스 포인트(33)가 보조 저항(45) 및 센스 저항(30)의 사이에 배치되는 한, 추가 스위치(44) 및 보조 저항(45)의 순서를 바꾸어도 된다.
이어서, 본 발명의 제5 실시 형태에 대해서 설명한다.
제5 실시 형태는, 그 구성, 작용이 상술한 제1 실시 형태와 기본적으로 동일하므로, 중복된 구성, 작용에 대해서는 설명을 생략하고, 이하에 상이한 구성, 작용에 관한 설명을 행한다.
도 8은, 본 발명의 제5 실시 형태에 관한 디바이스 검사 회로에서의 전력 공급 회로의 구성을 도시하는 회로도이다.
상술한 바와 같이, 박스측 검사 회로(21)에서는, 하나의 전원(25)이 복수의 DUT(26)에 전력을 분할해서 공급하지만, 하나의 전원(25)이 전력을 공급하는 DUT(26)의 수가 증가하면, 각 DUT(26)의 스탠바이 시에는 충분한 전력을 각 DUT(26)에 공급할 수 있어도, 각 DUT(26)의 작동 시에는 충분한 전력을 각 DUT(26)에 공급할 수 없을 우려가 있다.
본 실시 형태에서는, 이에 대응하여, 전력 공급 회로(46)가, 바이폴라 트랜지스터로 이루어지는 트랜지스터(47)와, 비교적 큰 전력을 공급하는, 도시하지 않은 다른 추가 전원을 갖는다. 트랜지스터(47)는, 연산 증폭기(29) 및 센스 저항(30)의 사이에 개재하여, 트랜지스터(47)의 베이스가 연산 증폭기(29)에 접속됨과 함께, 트랜지스터(47)의 이미터가 센스 저항(30)에 접속된다. 따라서, 트랜지스터(41)의 베이스 및 이미터의 사이에는 연산 증폭기(29) 및 센스 저항(30)의 전위차에 기인해서 베이스 전류가 흐른다. 또한, 트랜지스터(47)의 콜렉터에는 다른 추가 전원이 리미터 회로(48)를 통해서 접속된다. 이에 의해, DUT(26)의 작동 시에 비교적 큰 디바이스 전류 I1을 흘리기 때문에, 연산 증폭기(29) 및 센스 저항(30)의 전위차가 커지면, 트랜지스터(47)에 베이스 전류가 흘러 트랜지스터(47)가 온으로 되고, 트랜지스터(47)를 통해서 다른 추가 전원으로부터 DUT(26)에 비교적 큰 전력이 공급된다. 그 결과, 하나의 전원(25)이 수많은 DUT(26)에 전력을 분할해서 공급하는 경우에도, 작동 시의 DUT(26)에 충분한 전력을 공급할 수 있다.
또한, 전력 공급 회로(46)에서는, 트랜지스터(47)로서 바이폴라 트랜지스터를 사용했지만, 전계 효과 트랜지스터를 사용해도 된다. 이 경우, 트랜지스터(47)의 게이트는 연산 증폭기(29)에 접속됨과 함께, 트랜지스터(47)의 소스는 센스 저항(30)에 접속된다. 또한, 트랜지스터(47)의 드레인에는 다른 추가 전원이 리미터 회로(48)를 통해서 접속된다.
이상, 본 발명에 대해서, 상기 각 실시 형태를 사용해서 설명했지만, 본 발명은 상기 각 실시 형태에 한정되는 것은 아니다.
예를 들어, 하나의 전원(25)으로부터 하나의 DUT(26)에만 전력을 공급하는 경우에도, 전원(25)의 공급 전력이 작을 때, 연산 증폭기(29)를 사용해서 공급 전력을 증폭하는 경우가 있다. 이때도, 전력 공급 회로(40)와 거의 마찬가지의 구성을 갖는 전력 공급 회로(49)를 사용하지만, 전원(25)은 복수의 귀환 전류 I2를 동시에 계측해버릴 가능성이 없기 때문에, 전력 공급 회로(49)에서는, 도 9에 도시하는 바와 같이, 정귀환 유로(34)에서 스위치(36)를 마련할 필요가 없고, 또한 스위치 제어부(28)도 마련할 필요가 없다. 이에 의해, 전력 공급 회로(49)의 구성을 전력 공급 회로(40)에 비해서 간소화할 수 있다.
또한, 상술한 각 실시 형태에서는, 전력 공급 회로(27(37, 40, 43, 46, 49))가 테스트 박스(14)의 박스측 검사 회로(21)에서 형성되었지만, 전력 공급 회로(27(37, 40, 43, 46, 49))를 프로브 카드(15)의 카드측 검사 회로(19)에 형성해도 된다.
본 출원은, 2016년 8월 12일에 출원된 일본 출원 제2016-158906호에 기초하는 우선권을 주장하는 것이며, 당해 일본 출원에 기재된 전체 내용을 본 출원에 원용한다.
W : 웨이퍼 10 : 프로버
14 : 테스트 박스 15 : 프로브 카드
19 : 카드측 검사 회로 21 : 박스측 검사 회로
25 : 전원 26 : DUT
27, 37, 40, 43, 46, 49 : 전력 공급 회로
29 : 연산 증폭기 30 : 센스 저항
32 : 부귀환 유로 33 : 상류 센스 포인트
34 : 정귀환 유로 35 : 귀환 저항
36 : 스위치 38 : 바이패스 유로
41, 47 : 트랜지스터 42, 48 : 리미터 회로
44 : 추가 스위치 45 : 보조 저항

Claims (10)

  1. 전류 측정 기능을 갖는 전원, 연산 증폭기 및 제1 저항을 구비하고, 상기 전원, 상기 연산 증폭기, 상기 제1 저항 및 디바이스를 이 순서대로 직렬로 접속하고, 상기 전원을 상기 연산 증폭기의 비반전 입력 단자에 접속하는 디바이스 검사 회로이며,
    상기 제1 저항 및 상기 디바이스의 사이의 전압을 상기 연산 증폭기의 반전 입력 단자에 인가하는 제1 귀환 유로와,
    상기 연산 증폭기 및 상기 제1 저항의 사이의 포인트 및 상기 연산 증폭기의 비반전 입력 단자를 접속하는 제2 귀환 유로를 더 구비하고,
    상기 제2 귀환 유로는 제2 저항을 갖는 것을 특징으로 하는 디바이스 검사 회로.
  2. 제1항에 있어서,
    상기 연산 증폭기, 상기 제1 저항, 상기 제1 귀환 유로 및 상기 제2 귀환 유로가 전력 공급 회로를 구성하고, 하나의 상기 전원이 복수의 상기 전력 공급 회로의 상기 연산 증폭기의 비반전 입력 단자에 접속되고, 복수의 상기 전력 공급 회로는 복수의 상기 디바이스에 일대일로 접속되는 것을 특징으로 하는, 디바이스 검사 회로.
  3. 제2항에 있어서,
    각 상기 전력 공급 회로에서 상기 제2 귀환 유로는, 스위치를 갖는 것을 특징으로 하는, 디바이스 검사 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 연산 증폭기 및 상기 디바이스를, 상기 제1 저항을 회피해서 직접 접속하는 회피 유로를 갖는 것을 특징으로 하는, 디바이스 검사 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    다른 전원과 트랜지스터를 더 구비하고, 상기 다른 전원은 상기 트랜지스터를 통해서 상기 디바이스에 접속되고, 상기 트랜지스터는 상기 제1 저항과 병렬로 배치되는 것을 특징으로 하는, 디바이스 검사 회로.
  6. 제5항에 있어서,
    상기 다른 전원 및 상기 트랜지스터의 사이에는 전류 제한 회로가 개재하는 것을 특징으로 하는, 디바이스 검사 회로.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 연산 증폭기 및 상기 제1 저항의 사이에는 다른 스위치가 개재하는 것을 특징으로 하는, 디바이스 검사 회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 연산 증폭기 및 상기 제1 저항의 사이에는 제3 저항이 개재하고, 상기 제2 귀환 유로는, 상기 제3 저항 및 상기 제1 저항의 사이의 포인트 및 상기 연산 증폭기의 비반전 입력 단자를 접속하는 것을 특징으로 하는, 디바이스 검사 회로.
  9. 디바이스의 전기적 특성을 검사하는 디바이스 검사 장치이며,
    전류 측정 기능을 갖는 전원, 연산 증폭기 및 제1 저항을 갖고, 상기 전원, 상기 연산 증폭기, 상기 제1 저항 및 디바이스를 이 순서대로 직렬로 접속하고, 상기 전원을 상기 연산 증폭기의 비반전 입력 단자에 접속하는 디바이스 검사 회로를 구비하고,
    상기 디바이스 검사 회로는, 상기 제1 저항 및 상기 디바이스의 사이의 전압을 상기 연산 증폭기의 반전 입력 단자에 인가하는 제1 귀환 유로와, 상기 연산 증폭기 및 상기 제1 저항의 사이의 포인트 및 상기 연산 증폭기의 비반전 입력 단자를 접속하는 제2 귀환 유로를 더 갖고,
    상기 제2 귀환 유로는 제2 저항을 갖는 것을 특징으로 하는 디바이스 검사 장치.
  10. 연산 증폭기, 제1 저항 및 프로브를 구비하고, 해당 프로브와 디바이스를 접촉시켜 상기 디바이스의 전기적 특성을 검사하는 프로브 카드이며,
    전류 측정 기능을 갖는 전원, 상기 연산 증폭기, 상기 제1 저항, 상기 프로브 및 상기 디바이스를 이 순서대로 직렬로 접속하고, 상기 전원을 상기 연산 증폭기의 비반전 입력 단자에 접속하고,
    상기 제1 저항 및 상기 디바이스의 사이의 전압을 상기 연산 증폭기의 반전 입력 단자에 인가하는 제1 귀환 유로와, 상기 연산 증폭기 및 상기 제1 저항의 사이의 포인트 및 상기 연산 증폭기의 비반전 입력 단자를 접속하는 제2 귀환 유로를 더 구비하고,
    상기 제2 귀환 유로는 제2 저항을 갖는 것을 특징으로 하는 프로브 카드.
KR1020197005930A 2016-08-12 2017-06-06 디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드 KR102157449B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016158906A JP6738236B2 (ja) 2016-08-12 2016-08-12 デバイス検査回路、デバイス検査装置及びプローブカード
JPJP-P-2016-158906 2016-08-12
PCT/JP2017/021556 WO2018029971A1 (ja) 2016-08-12 2017-06-06 デバイス検査回路、デバイス検査装置及びプローブカード

Publications (2)

Publication Number Publication Date
KR20190035815A true KR20190035815A (ko) 2019-04-03
KR102157449B1 KR102157449B1 (ko) 2020-09-17

Family

ID=61161863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005930A KR102157449B1 (ko) 2016-08-12 2017-06-06 디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드

Country Status (6)

Country Link
US (1) US10859601B2 (ko)
JP (1) JP6738236B2 (ko)
KR (1) KR102157449B1 (ko)
CN (1) CN109564262B (ko)
TW (1) TWI738842B (ko)
WO (1) WO2018029971A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11324100B2 (en) * 2018-01-24 2022-05-03 Seiko Epson Corporation Light source apparatus and projection-type display apparatus
US20210208197A1 (en) * 2020-01-02 2021-07-08 Texas Instruments Incorporated On-chip current sensor
JP2022091378A (ja) * 2020-12-09 2022-06-21 東京エレクトロン株式会社 電源および検査装置
TWI770740B (zh) * 2020-12-28 2022-07-11 致茂電子股份有限公司 電子負載設備
US20230104095A1 (en) * 2021-10-04 2023-04-06 Nanya Technology Corporation Testing device and method for testing devices under test

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041174Y2 (ja) * 1982-04-13 1985-12-13 コクヨ株式会社 小物類の陳列棚
JPH07297242A (ja) 1994-04-19 1995-11-10 Tokyo Electron Ltd プローブ方法及びその装置
JPH11153641A (ja) * 1997-11-21 1999-06-08 Ando Electric Co Ltd 半導体デバイス試験装置
JP2001222329A (ja) * 2000-02-10 2001-08-17 Advantest Corp 定電圧電源回路および試験装置
KR20080050424A (ko) * 2005-09-28 2008-06-05 테라다인 인코퍼레이티드 핀 일렉트로닉스 드라이버
JP2016035957A (ja) * 2014-08-01 2016-03-17 東京エレクトロン株式会社 デバイスの検査方法、プローブカード、インターポーザ及び検査装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0641174Y2 (ja) * 1985-07-31 1994-10-26 株式会社アドバンテスト 電圧−電流測定装置
JPH0611509Y2 (ja) * 1986-05-02 1994-03-23 株式会社アドバンテスト マトリツクススイツチ回路
JP2660889B2 (ja) * 1992-09-08 1997-10-08 ソニー・テクトロニクス株式会社 電源電流測定装置
CN2139715Y (zh) * 1992-10-14 1993-08-04 高海燕 调频式稳压(流)节能电源控制装置
JP3072880B2 (ja) * 1994-06-02 2000-08-07 株式会社アドバンテスト Ｉｃ試験用電圧発生回路
JP3508489B2 (ja) * 1997-07-29 2004-03-22 安藤電気株式会社 プログラマブル比較器のキャリブレーション装置
JP2003167025A (ja) * 2001-11-30 2003-06-13 Hitachi Electronics Eng Co Ltd 半導体試験装置のデバイス用電源装置
US6563352B1 (en) * 2002-03-29 2003-05-13 Teradyne, Inc. Driver circuit employing high-speed tri-state for automatic test equipment
JP3901698B2 (ja) * 2004-03-26 2007-04-04 ローム株式会社 電流検出機能付き半導体集積回路、及びそれを用いた電源装置
JP2005315729A (ja) * 2004-04-28 2005-11-10 Advantest Corp 直流試験装置
US6956393B1 (en) * 2004-05-26 2005-10-18 Advantest Corporation Source current measurement apparatus and test apparatus
CN2720457Y (zh) * 2004-07-19 2005-08-24 山东博特光电技术有限公司 半导体激光器特性参数测试装置
CN203422416U (zh) * 2013-08-29 2014-02-05 北京经纬恒润科技有限公司 一种高端电流检测电路
JP6041174B1 (ja) * 2016-03-08 2016-12-07 富士ゼロックス株式会社 画像形成装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041174Y2 (ja) * 1982-04-13 1985-12-13 コクヨ株式会社 小物類の陳列棚
JPH07297242A (ja) 1994-04-19 1995-11-10 Tokyo Electron Ltd プローブ方法及びその装置
JPH11153641A (ja) * 1997-11-21 1999-06-08 Ando Electric Co Ltd 半導体デバイス試験装置
JP2001222329A (ja) * 2000-02-10 2001-08-17 Advantest Corp 定電圧電源回路および試験装置
KR20080050424A (ko) * 2005-09-28 2008-06-05 테라다인 인코퍼레이티드 핀 일렉트로닉스 드라이버
JP2016035957A (ja) * 2014-08-01 2016-03-17 東京エレクトロン株式会社 デバイスの検査方法、プローブカード、インターポーザ及び検査装置

Also Published As

Publication number Publication date
CN109564262A (zh) 2019-04-02
JP6738236B2 (ja) 2020-08-12
TWI738842B (zh) 2021-09-11
CN109564262B (zh) 2021-03-05
TW201821817A (zh) 2018-06-16
US20190178913A1 (en) 2019-06-13
JP2018025519A (ja) 2018-02-15
US10859601B2 (en) 2020-12-08
WO2018029971A1 (ja) 2018-02-15
KR102157449B1 (ko) 2020-09-17

Similar Documents

Publication Publication Date Title
KR20190035815A (ko) 디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드
US9391447B2 (en) Interposer to regulate current for wafer test tooling
US20130038340A1 (en) Measuring apparatus and measuring method
JPH06109797A (ja) 接続検査のための装置と方法
JP2017510988A (ja) 半導体デバイスを試験する方法、製造する方法、デバイスインターフェース基板及び試験システム
JP2010210238A (ja) プローブカード、それを備えた半導体検査装置及びプローブカードのヒューズチェック方法
JPH10271659A (ja) 半導体過電流検知回路とその検査方法
TW201606312A (zh) 半導體模組、電性連接體以及檢查裝置
KR102020258B1 (ko) 부품내장기판의 검사방법
JP5032892B2 (ja) 回路基板検査方法及び装置
JP2007315789A (ja) 半導体集積回路およびその実装検査方法
JP2007010635A (ja) 電流検出回路の調整方法および検査装置
US8330483B2 (en) Semiconductor device to detect abnormal leakage current caused by a defect
JP2008224558A (ja) 半導体試験装置
JP7392533B2 (ja) 検査システム
JP2014163851A (ja) オープン検出端子付き半導体集積回路
JP2009065037A (ja) 半導体集積回路とその検査装置
KR101652648B1 (ko) 반도체 장치의 검사 장치, 검사 시스템, 검사 방법, 및 검사가 완료된 반도체 장치의 생산 방법
JP4727641B2 (ja) テスター装置
Tyulevin et al. Methods of the learning experiment of bipolar microcircuits
JP2010190839A (ja) 半導体装置
JP2010223791A (ja) 半導体装置及びその検査方法
JP2006322786A (ja) ベアチップ実装回路装置及びその高電源電圧印加試験方法
JP2016066862A (ja) 半導体装置
JP2002334966A (ja) マルチチップモジュールおよびその検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right