JP2003167025A - 半導体試験装置のデバイス用電源装置 - Google Patents
半導体試験装置のデバイス用電源装置Info
- Publication number
- JP2003167025A JP2003167025A JP2001366683A JP2001366683A JP2003167025A JP 2003167025 A JP2003167025 A JP 2003167025A JP 2001366683 A JP2001366683 A JP 2001366683A JP 2001366683 A JP2001366683 A JP 2001366683A JP 2003167025 A JP2003167025 A JP 2003167025A
- Authority
- JP
- Japan
- Prior art keywords
- current
- under test
- voltage
- device under
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 被測定デバイスのバイパスコンデンサの充放
電又は被測定デバイスの短絡故障によって過電流が流れ
るのを防止する。 【解決手段】 電圧印加電流測定試験において測定時
は、スイッチＳ1 を閉じてスイッチＳ2 を開く。電流検
出抵抗Ｒm1 ，Ｒm2 ，Ｒm3 は、帰還ループ内にあり、
メインアンプ１１と被測定デバイス１との間に流れる電
流を制限しない。印加電圧を変更する時は、スイッチＳ
1 を開いてスイッチＳ2 を閉じる。電流検出抵抗Ｒ
m1 ，Ｒm2 ，Ｒm3 は、帰還ループの外にあり、被測定
デバイス１の負荷容量ＣL の充放電又は被測定デバイス
の１短絡故障によって過電流が流れるのを防止する。バ
イパスコンデンサＣL の充放電に必要な時間が経過した
後、スイッチＳ1 を閉じてスイッチＳ2 を開き、変更後
の印加電圧で電圧印加電流測定試験を行う。
電又は被測定デバイスの短絡故障によって過電流が流れ
るのを防止する。 【解決手段】 電圧印加電流測定試験において測定時
は、スイッチＳ1 を閉じてスイッチＳ2 を開く。電流検
出抵抗Ｒm1 ，Ｒm2 ，Ｒm3 は、帰還ループ内にあり、
メインアンプ１１と被測定デバイス１との間に流れる電
流を制限しない。印加電圧を変更する時は、スイッチＳ
1 を開いてスイッチＳ2 を閉じる。電流検出抵抗Ｒ
m1 ，Ｒm2 ，Ｒm3 は、帰還ループの外にあり、被測定
デバイス１の負荷容量ＣL の充放電又は被測定デバイス
の１短絡故障によって過電流が流れるのを防止する。バ
イパスコンデンサＣL の充放電に必要な時間が経過した
後、スイッチＳ1 を閉じてスイッチＳ2 を開き、変更後
の印加電圧で電圧印加電流測定試験を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路
（半導体デバイス）の電気的特性を検査する半導体試験
装置のデバイス用電源装置に係り、特にバイパスコンデ
ンサを取り付けて行なう半導体デバイスの検査に好適な
半導体試験装置のデバイス用電源装置に関する。
（半導体デバイス）の電気的特性を検査する半導体試験
装置のデバイス用電源装置に係り、特にバイパスコンデ
ンサを取り付けて行なう半導体デバイスの検査に好適な
半導体試験装置のデバイス用電源装置に関する。
【０００２】
【従来の技術】性能や品質の保証された半導体デバイス
を最終製品として出荷するためには、製造部門、検査部
門の各工程で半導体デバイスの全部又は一部を抜き取
り、その電気的特性を検査する必要がある。半導体試験
装置は、このような電気的特性を検査する装置である。
半導体試験装置における試験は、直流試験（ＤＣ測定試
験）とファンクション試験（ＦＣ測定試験）とに大別さ
れる。直流試験は、被測定デバイスへ所定の電圧又は電
流を印加することにより、被測定デバイスの基本的動作
に不良が無いかどうかを検査するものである。一方、フ
ァンクション試験は、被測定デバイスへ所定のパターン
データの試験波形を与え、それによる被測定デバイスの
出力データを読み取り、予め用意した期待値データと比
較することによって、被測定デバイスの基本的動作及び
機能に問題が無いかどうかを検査するものである。
を最終製品として出荷するためには、製造部門、検査部
門の各工程で半導体デバイスの全部又は一部を抜き取
り、その電気的特性を検査する必要がある。半導体試験
装置は、このような電気的特性を検査する装置である。
半導体試験装置における試験は、直流試験（ＤＣ測定試
験）とファンクション試験（ＦＣ測定試験）とに大別さ
れる。直流試験は、被測定デバイスへ所定の電圧又は電
流を印加することにより、被測定デバイスの基本的動作
に不良が無いかどうかを検査するものである。一方、フ
ァンクション試験は、被測定デバイスへ所定のパターン
データの試験波形を与え、それによる被測定デバイスの
出力データを読み取り、予め用意した期待値データと比
較することによって、被測定デバイスの基本的動作及び
機能に問題が無いかどうかを検査するものである。
【０００３】一般に、このような直流試験及びファンク
ション試験において被測定デバイスへ必要な電源を供給
する半導体試験装置のデバイス用電源装置は、被測定デ
バイスへ電圧を印加して被測定デバイスの消費電流を測
定する電圧印加電流測定機能と、被測定デバイスへ電流
を印加して被測定デバイスの出力電圧を測定する電流印
加電圧測定機能とを備えている。デバイス用電源装置か
らの印加電圧又は印加電流は、コンタクトプローブ等を
介して被測定デバイスへ供給される。
ション試験において被測定デバイスへ必要な電源を供給
する半導体試験装置のデバイス用電源装置は、被測定デ
バイスへ電圧を印加して被測定デバイスの消費電流を測
定する電圧印加電流測定機能と、被測定デバイスへ電流
を印加して被測定デバイスの出力電圧を測定する電流印
加電圧測定機能とを備えている。デバイス用電源装置か
らの印加電圧又は印加電流は、コンタクトプローブ等を
介して被測定デバイスへ供給される。
【０００４】
【発明が解決しようとする課題】例えばメモリや論理回
路が主体のロジックＩＣ等の検査では、高速動作による
電流の急変に対応するためにほとんどの場合ＩＣ直近の
電源ラインに、バイパスコンデンサを取り付けて検査を
行なう。このようなバイパスコンデンサを取り付けて行
なう半導体デバイスの検査では、電圧印加状態で印加電
圧を変更すると、被測定デバイスのバイパスコンデンサ
の充電又は放電のために、デバイス用電源装置と被測定
デバイスとの間でコンタクトプローブ等を介して瞬間的
に大きな電流が流れて、コンタクトプローブ等が破壊さ
れる場合があった。また、被測定デバイスが短絡故障し
ている場合も、過電流が流れてコンタクトプローブ等が
破壊されるという問題があった。一般に、デバイス用電
源装置は、被測定デバイスの破壊を防止するための電流
制限回路を備えているが、被測定デバイスに流れる電流
を検出して帰還をかけるために動作が遅く、コンタクト
プローブ等の破壊を効果的に防止することができなかっ
た。
路が主体のロジックＩＣ等の検査では、高速動作による
電流の急変に対応するためにほとんどの場合ＩＣ直近の
電源ラインに、バイパスコンデンサを取り付けて検査を
行なう。このようなバイパスコンデンサを取り付けて行
なう半導体デバイスの検査では、電圧印加状態で印加電
圧を変更すると、被測定デバイスのバイパスコンデンサ
の充電又は放電のために、デバイス用電源装置と被測定
デバイスとの間でコンタクトプローブ等を介して瞬間的
に大きな電流が流れて、コンタクトプローブ等が破壊さ
れる場合があった。また、被測定デバイスが短絡故障し
ている場合も、過電流が流れてコンタクトプローブ等が
破壊されるという問題があった。一般に、デバイス用電
源装置は、被測定デバイスの破壊を防止するための電流
制限回路を備えているが、被測定デバイスに流れる電流
を検出して帰還をかけるために動作が遅く、コンタクト
プローブ等の破壊を効果的に防止することができなかっ
た。
【０００５】一方、電流印加状態では、デバイス用電源
装置の印加電流を零に設定しても被測定デバイスの出力
電圧が零になるとは限らず、被測定デバイスのバイパス
コンデンサが充電されたままの場合がある。バイパスコ
ンデンサが充電されたまま試験を終了して被測定デバイ
スを交換すると、被測定デバイスが破壊される恐れがあ
った。
装置の印加電流を零に設定しても被測定デバイスの出力
電圧が零になるとは限らず、被測定デバイスのバイパス
コンデンサが充電されたままの場合がある。バイパスコ
ンデンサが充電されたまま試験を終了して被測定デバイ
スを交換すると、被測定デバイスが破壊される恐れがあ
った。
【０００６】本発明は、電圧印加時に、被測定デバイス
のバイパスコンデンサの充放電又は被測定デバイスの短
絡故障によって過電流が流れるのを防止することを目的
とする。
のバイパスコンデンサの充放電又は被測定デバイスの短
絡故障によって過電流が流れるのを防止することを目的
とする。
【０００７】本発明はまた、電流印加後に、被測定デバ
イスのバイパスコンデンサの放電を容易に行うことので
きる半導体試験装置のデバイス用電源装置を提供するこ
とを目的とする。
イスのバイパスコンデンサの放電を容易に行うことので
きる半導体試験装置のデバイス用電源装置を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】請求項１に記載された半
導体試験装置のデバイス用電源装置は、被測定デバイス
へ印加する電圧を発生する電圧発生手段と、電圧発生手
段の出力と被測定デバイスとの間に設けられた電流制限
手段と、電流制限手段の被測定デバイス側の電圧を電圧
発生手段の入力へ帰還する第１の帰還手段と、第１の帰
還手段と電圧発生手段の入力との間に設けられた第１の
切り替え手段と、電圧発生手段の出力を電圧発生手段の
入力へ帰還する第２の帰還手段と、第２の帰還手段と電
圧発生手段の入力との間に設けられた第２の切り替え手
段とを備えたものである。
導体試験装置のデバイス用電源装置は、被測定デバイス
へ印加する電圧を発生する電圧発生手段と、電圧発生手
段の出力と被測定デバイスとの間に設けられた電流制限
手段と、電流制限手段の被測定デバイス側の電圧を電圧
発生手段の入力へ帰還する第１の帰還手段と、第１の帰
還手段と電圧発生手段の入力との間に設けられた第１の
切り替え手段と、電圧発生手段の出力を電圧発生手段の
入力へ帰還する第２の帰還手段と、第２の帰還手段と電
圧発生手段の入力との間に設けられた第２の切り替え手
段とを備えたものである。
【０００９】電圧印加電流測定試験において測定時は、
第１の切り替え手段を閉じて第２の切り替え手段を開
く。第１の帰還手段は、電流制限手段の被測定デバイス
側の電圧を電圧発生手段の入力へ帰還することにより、
被測定デバイスへ目標電圧を印加する。このとき、電流
制限手段は、帰還ループ内にあるため、電圧発生手段と
被測定デバイスとの間に流れる電流を制限することはな
い。一方、電圧印加電流測定試験において印加電圧を変
更する時は、第１の切り替え手段を開いて第２の切り替
え手段を閉じる。第２の帰還手段は、電圧発生手段の出
力から電圧発生手段の入力へ帰還をかける。このとき、
電流制限手段は、帰還ループの外にあり、電圧発生手段
と被測定デバイスとの間に流れる電流を制限する。
第１の切り替え手段を閉じて第２の切り替え手段を開
く。第１の帰還手段は、電流制限手段の被測定デバイス
側の電圧を電圧発生手段の入力へ帰還することにより、
被測定デバイスへ目標電圧を印加する。このとき、電流
制限手段は、帰還ループ内にあるため、電圧発生手段と
被測定デバイスとの間に流れる電流を制限することはな
い。一方、電圧印加電流測定試験において印加電圧を変
更する時は、第１の切り替え手段を開いて第２の切り替
え手段を閉じる。第２の帰還手段は、電圧発生手段の出
力から電圧発生手段の入力へ帰還をかける。このとき、
電流制限手段は、帰還ループの外にあり、電圧発生手段
と被測定デバイスとの間に流れる電流を制限する。
【００１０】請求項４に記載された半導体試験装置のデ
バイス用電源装置は、被測定デバイスへ印加する電流を
発生する電流発生手段と、電流発生手段の出力と被測定
デバイスとの間に設けられた電流制限手段と、被測定デ
バイスに流れる電流を検出する電流検出手段と、電流検
出手段の検出結果を電流発生手段の入力へ帰還する第１
の帰還手段と、第１の帰還手段と電流発生手段の入力と
の間に設けられた第１の切り替え手段と、電流発生手段
の出力を電流発生手段の入力へ帰還する第２の帰還手段
と、第２の帰還手段と電流発生手段の入力との間に設け
られた第２の切り替え手段とを備えたものである。
バイス用電源装置は、被測定デバイスへ印加する電流を
発生する電流発生手段と、電流発生手段の出力と被測定
デバイスとの間に設けられた電流制限手段と、被測定デ
バイスに流れる電流を検出する電流検出手段と、電流検
出手段の検出結果を電流発生手段の入力へ帰還する第１
の帰還手段と、第１の帰還手段と電流発生手段の入力と
の間に設けられた第１の切り替え手段と、電流発生手段
の出力を電流発生手段の入力へ帰還する第２の帰還手段
と、第２の帰還手段と電流発生手段の入力との間に設け
られた第２の切り替え手段とを備えたものである。
【００１１】電流印加電圧測定試験において測定時は、
第１の切り替え手段を閉じて第２の切り替え手段を開
く。第１の帰還手段は、電流検出手段の検出結果を電流
発生手段の入力へ帰還することにより、被測定デバイス
へ目標電流を印加する。電流印加電圧測定試験終了後
は、第１の切り替え手段を開いて第２の切り替え手段を
閉じる。第２の帰還手段は、電流発生手段の出力から電
流発生手段の入力へ帰還をかける。この状態で、印加電
圧を零にして、被測定デバイスのバイパスコンデンサを
放電させる。このとき、電流制限手段は、帰還ループの
外にあり、電流発生手段と被測定デバイスとの間に流れ
る電流を制限する。
第１の切り替え手段を閉じて第２の切り替え手段を開
く。第１の帰還手段は、電流検出手段の検出結果を電流
発生手段の入力へ帰還することにより、被測定デバイス
へ目標電流を印加する。電流印加電圧測定試験終了後
は、第１の切り替え手段を開いて第２の切り替え手段を
閉じる。第２の帰還手段は、電流発生手段の出力から電
流発生手段の入力へ帰還をかける。この状態で、印加電
圧を零にして、被測定デバイスのバイパスコンデンサを
放電させる。このとき、電流制限手段は、帰還ループの
外にあり、電流発生手段と被測定デバイスとの間に流れ
る電流を制限する。
【００１２】請求項２又は請求項５に記載された半導体
試験装置のデバイス用電源装置は、請求項１又は請求項
４のものにおいて、電流制限手段が切り替え可能な複数
の抵抗群からなるものである。電流制限手段は、複数の
抵抗群を切り替えることにより、電流制限値を被測定デ
バイスの特性やコンタクトプローブの特性等に応じて最
適な値に設定することができる。
試験装置のデバイス用電源装置は、請求項１又は請求項
４のものにおいて、電流制限手段が切り替え可能な複数
の抵抗群からなるものである。電流制限手段は、複数の
抵抗群を切り替えることにより、電流制限値を被測定デ
バイスの特性やコンタクトプローブの特性等に応じて最
適な値に設定することができる。
【００１３】請求項３又は請求項６に記載された半導体
試験装置のデバイス用電源装置は、請求項１又は請求項
４のものにおいて、電流制限手段が電流検出抵抗を兼ね
たものである。従来からデバイス用電源装置の回路に組
み込まれている電流検出抵抗を利用することにより、装
置の部品点数の増加が抑えられる。
試験装置のデバイス用電源装置は、請求項１又は請求項
４のものにおいて、電流制限手段が電流検出抵抗を兼ね
たものである。従来からデバイス用電源装置の回路に組
み込まれている電流検出抵抗を利用することにより、装
置の部品点数の増加が抑えられる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従って説明する。図１は、本発明の一実施の形態
による半導体試験装置のデバイス用電源装置の概略構成
を示す図である。本実施の形態は、電圧印加状態のデバ
イス用電源装置の例を示している。デバイス用電源装置
は、ディジタル・アナログ変換回路１０ 、抵抗Ｒ1 ，
Ｒ2 ，Ｒ3 ，Ｒ4 、スイッチＳ1 ，Ｓ2 、メインアンプ
１１、バッファアンプ１２、電流検出抵抗Ｒm1 ，Ｒ
m2 ，Ｒm3 、抵抗切り替えスイッチＳm1 ，Ｓm2 、電流
検出アンプ１３、及びコンタクトプローブ１４ を含ん
で構成されている。
図面に従って説明する。図１は、本発明の一実施の形態
による半導体試験装置のデバイス用電源装置の概略構成
を示す図である。本実施の形態は、電圧印加状態のデバ
イス用電源装置の例を示している。デバイス用電源装置
は、ディジタル・アナログ変換回路１０ 、抵抗Ｒ1 ，
Ｒ2 ，Ｒ3 ，Ｒ4 、スイッチＳ1 ，Ｓ2 、メインアンプ
１１、バッファアンプ１２、電流検出抵抗Ｒm1 ，Ｒ
m2 ，Ｒm3 、抵抗切り替えスイッチＳm1 ，Ｓm2 、電流
検出アンプ１３、及びコンタクトプローブ１４ を含ん
で構成されている。
【００１５】まず、電圧印加電流測定試験において測定
時は、スイッチＳ1 を閉じてスイッチＳ2 を開く。ディ
ジタル・アナログ変換回路１０には目標電圧ＶIN が設
定されており、ディジタル・アナログ変換回路１０は設
定された目標電圧ＶIN に応じた所定の電圧を発生す
る。メインアンプ１１は、被測定デバイス１へ印加する
電圧を発生するもので、正側入力が接地され、負側入力
に抵抗Ｒ1 及びスイッチＳ1 を介してディジタル・アナ
ログ変換回路１０の出力が接続される。メインアンプ１
１で発生された電圧は、電流検出抵抗及びコンタクトプ
ローブ１４ を介して被測定デバイス１へ供給される。
バッファアンプ１２は、被測定デバイス１へ印加される
電圧ＶOUT を目標電圧ＶIN に保つように、抵抗Ｒ2 及
びスイッチＳ1 を介してメインアンプ１１の負側入力へ
帰還をかける。
時は、スイッチＳ1 を閉じてスイッチＳ2 を開く。ディ
ジタル・アナログ変換回路１０には目標電圧ＶIN が設
定されており、ディジタル・アナログ変換回路１０は設
定された目標電圧ＶIN に応じた所定の電圧を発生す
る。メインアンプ１１は、被測定デバイス１へ印加する
電圧を発生するもので、正側入力が接地され、負側入力
に抵抗Ｒ1 及びスイッチＳ1 を介してディジタル・アナ
ログ変換回路１０の出力が接続される。メインアンプ１
１で発生された電圧は、電流検出抵抗及びコンタクトプ
ローブ１４ を介して被測定デバイス１へ供給される。
バッファアンプ１２は、被測定デバイス１へ印加される
電圧ＶOUT を目標電圧ＶIN に保つように、抵抗Ｒ2 及
びスイッチＳ1 を介してメインアンプ１１の負側入力へ
帰還をかける。
【００１６】電流検出抵抗Ｒm1 ，Ｒm2 ，Ｒm3 （Ｒm1
＜Ｒm2 ＜Ｒm3 ）は、抵抗切り替えスイッチＳm1 ，Ｓ
m2 によって切り替え可能に構成されている。Ｓm1 を閉
じてＳm2 を開いた場合はＲm1 が、Ｓm1 を開いてＳm2
を閉じた場合はＲm1 ＋Ｒm2 が、Ｓm1 及びＳm2 を開い
た場合はＲm1 ＋Ｒm2 ＋Ｒm3 が、それぞれメインアン
プ１１と被測定デバイス１の間に接続される。接続され
た電流検出抵抗の合計値をＲm とし、被測定デバイス１
に流れる電流をＩd とすると、電流検出抵抗の両端には
電圧Ｅm ＝Ｉd ×Ｒm が発生する。このとき、電流検出
抵抗は、帰還ループ内にあるため、メインアンプ１１と
被測定デバイス１との間に流れる電流を制限することは
ない。メインアンプ１１の出力電圧はＶOUT ＋Ｉd ×Ｒ
m となり、電流検出抵抗に電流Ｉd が流れた分だけメイ
ンアンプ１１の出力電圧が持ち上げられる。
＜Ｒm2 ＜Ｒm3 ）は、抵抗切り替えスイッチＳm1 ，Ｓ
m2 によって切り替え可能に構成されている。Ｓm1 を閉
じてＳm2 を開いた場合はＲm1 が、Ｓm1 を開いてＳm2
を閉じた場合はＲm1 ＋Ｒm2 が、Ｓm1 及びＳm2 を開い
た場合はＲm1 ＋Ｒm2 ＋Ｒm3 が、それぞれメインアン
プ１１と被測定デバイス１の間に接続される。接続され
た電流検出抵抗の合計値をＲm とし、被測定デバイス１
に流れる電流をＩd とすると、電流検出抵抗の両端には
電圧Ｅm ＝Ｉd ×Ｒm が発生する。このとき、電流検出
抵抗は、帰還ループ内にあるため、メインアンプ１１と
被測定デバイス１との間に流れる電流を制限することは
ない。メインアンプ１１の出力電圧はＶOUT ＋Ｉd ×Ｒ
m となり、電流検出抵抗に電流Ｉd が流れた分だけメイ
ンアンプ１１の出力電圧が持ち上げられる。
【００１７】電流検出アンプ１３は、被測定デバイス１
に流れる電流Ｉd を電流検出抵抗の両端の電圧Ｅm とし
て検出し、検出結果を図示しない電流測定系へ出力す
る。図示しない電流測定系は、電流検出アンプ１３の検
出結果から被測定デバイス１に流れる電流Ｉd を測定す
る。
に流れる電流Ｉd を電流検出抵抗の両端の電圧Ｅm とし
て検出し、検出結果を図示しない電流測定系へ出力す
る。図示しない電流測定系は、電流検出アンプ１３の検
出結果から被測定デバイス１に流れる電流Ｉd を測定す
る。
【００１８】次に、電圧印加電流測定試験において印加
電圧を変更する時は、スイッチＳ1 を開いてスイッチＳ2
を閉じる。ディジタル・アナログ変換回路１０に新た
な目標電圧ＶIN を設定し、ディジタル・アナログ変換
回路１０は設定された目標電圧ＶIN に応じた所定の電
圧を発生する。メインアンプ１１は、負側入力に抵抗Ｒ
3 及びスイッチＳ2 を介してディジタル・アナログ変換
回路１０の出力が接続され、目標電圧ＶIN の変更に応
じて出力電圧が変化する。メインアンプ１１の出力は、
抵抗Ｒ4 及びスイッチＳ2 を介してメインアンプ１１の
負側入力へ帰還される。ここで、抵抗Ｒ3 の抵抗値は抵
抗Ｒ1 の抵抗値と等しく、抵抗Ｒ4 の抵抗値は抵抗Ｒ2
の抵抗値と等しい。
電圧を変更する時は、スイッチＳ1 を開いてスイッチＳ2
を閉じる。ディジタル・アナログ変換回路１０に新た
な目標電圧ＶIN を設定し、ディジタル・アナログ変換
回路１０は設定された目標電圧ＶIN に応じた所定の電
圧を発生する。メインアンプ１１は、負側入力に抵抗Ｒ
3 及びスイッチＳ2 を介してディジタル・アナログ変換
回路１０の出力が接続され、目標電圧ＶIN の変更に応
じて出力電圧が変化する。メインアンプ１１の出力は、
抵抗Ｒ4 及びスイッチＳ2 を介してメインアンプ１１の
負側入力へ帰還される。ここで、抵抗Ｒ3 の抵抗値は抵
抗Ｒ1 の抵抗値と等しく、抵抗Ｒ4 の抵抗値は抵抗Ｒ2
の抵抗値と等しい。
【００１９】メインアンプ１１の出力電圧が変化する
と、被測定デバイス１のバイパスコンデンサＣLの充電
又は放電によって、メインアンプ１１から被測定デバイ
ス１へ、または被測定デバイス１からメインアンプ１１
へ、電流検出抵抗及びコンタクトプローブ１４ を介し
て電流が流れる。このとき、電流検出抵抗は、帰還ルー
プの外にあ り、メインアンプ１１と被測定デバイス１
との間に流れる電流を制限する。変更後の目標電圧ＶIN
に対し、メインアンプ１１と被測定デバイス１との間
に流れ る電流の最大値は、Ｉdmax ＝ＶIN ／Ｒm に制
限される。被測定デバイス１のバイパスコンデンサＣL
の充電又は放電に必要な時間が経過した後、スイッチＳ
1 を閉じてスイッチＳ2 を開き、変更後の印加電圧で電
圧印加電流測定試験を行う。
と、被測定デバイス１のバイパスコンデンサＣLの充電
又は放電によって、メインアンプ１１から被測定デバイ
ス１へ、または被測定デバイス１からメインアンプ１１
へ、電流検出抵抗及びコンタクトプローブ１４ を介し
て電流が流れる。このとき、電流検出抵抗は、帰還ルー
プの外にあ り、メインアンプ１１と被測定デバイス１
との間に流れる電流を制限する。変更後の目標電圧ＶIN
に対し、メインアンプ１１と被測定デバイス１との間
に流れ る電流の最大値は、Ｉdmax ＝ＶIN ／Ｒm に制
限される。被測定デバイス１のバイパスコンデンサＣL
の充電又は放電に必要な時間が経過した後、スイッチＳ
1 を閉じてスイッチＳ2 を開き、変更後の印加電圧で電
圧印加電流測定試験を行う。
【００２０】図２は、本発明の他の実施の形態による半
導体試験装置のデバイス用電源装置の概略構成を示す図
である。本実施の形態は、電流印加状態のデバイス用電
源装置の例を示している。デバイス用電源装置は、ディ
ジタル・アナログ変換回路１０ 、抵抗Ｒ1 ，Ｒ2 ，Ｒ3
，Ｒ4 、スイッチＳ1 ，Ｓ2 、メインアンプ１１、電
流検出抵抗Ｒm1 ，Ｒm2 ，Ｒm3 、抵抗切り替えスイッ
チＳm1 ，Ｓm2 、電流検出アンプ１３、及びコンタクト
プローブ１４ を含んで構成されている。
導体試験装置のデバイス用電源装置の概略構成を示す図
である。本実施の形態は、電流印加状態のデバイス用電
源装置の例を示している。デバイス用電源装置は、ディ
ジタル・アナログ変換回路１０ 、抵抗Ｒ1 ，Ｒ2 ，Ｒ3
，Ｒ4 、スイッチＳ1 ，Ｓ2 、メインアンプ１１、電
流検出抵抗Ｒm1 ，Ｒm2 ，Ｒm3 、抵抗切り替えスイッ
チＳm1 ，Ｓm2 、電流検出アンプ１３、及びコンタクト
プローブ１４ を含んで構成されている。
【００２１】まず、電流印加電圧測定試験において測定
時は、スイッチＳ1 を閉じてスイッチＳ2 を開く。ディ
ジタル・アナログ変換回路１０は、設定された目標電流
に応じた所定の電圧を発生する。メインアンプ１１は、
被測定デバイス１へ印加する電流を発生するもので、正
側入力が接地され、負側入力に抵抗Ｒ1 及びスイッチＳ
1 を介してディジタル・アナログ変換回路１０の出力が
接続される。メインアンプ１１で発生された電流は、電
流検出抵抗及びコンタクトプローブ１４ を介して被測
定デバイス１へ供給される。
時は、スイッチＳ1 を閉じてスイッチＳ2 を開く。ディ
ジタル・アナログ変換回路１０は、設定された目標電流
に応じた所定の電圧を発生する。メインアンプ１１は、
被測定デバイス１へ印加する電流を発生するもので、正
側入力が接地され、負側入力に抵抗Ｒ1 及びスイッチＳ
1 を介してディジタル・アナログ変換回路１０の出力が
接続される。メインアンプ１１で発生された電流は、電
流検出抵抗及びコンタクトプローブ１４ を介して被測
定デバイス１へ供給される。
【００２２】電流検出抵抗Ｒm1 ，Ｒm2 ，Ｒm3 は、図
１と同様に抵抗切り替えスイッチＳm
1 ,Sm2 によって切り替え可能に構成されている。メイ
ンアンプ１１と被測定 デ
バイス１の間に接続された電流検出抵抗の合計値をＲm
とし、被測定デバイス１に流れる電流をＩd とすると、
電流検出抵抗の両端には電圧Ｅm ＝Ｉd ×Ｒmが発生す
る。電流検出アンプ１３は、被測定デバイス１に流れる
電流Ｉd を電流検出抵抗の両端の電圧Ｅm として検出
し、被測定デバイス１に流れる電流Ｉd を目標電流に保
つように、検出結果を抵抗Ｒ2 及びスイッチＳ1 を介し
てメインアンプ１１の負側入力へ帰還する。
１と同様に抵抗切り替えスイッチＳm
1 ,Sm2 によって切り替え可能に構成されている。メイ
ンアンプ１１と被測定 デ
バイス１の間に接続された電流検出抵抗の合計値をＲm
とし、被測定デバイス１に流れる電流をＩd とすると、
電流検出抵抗の両端には電圧Ｅm ＝Ｉd ×Ｒmが発生す
る。電流検出アンプ１３は、被測定デバイス１に流れる
電流Ｉd を電流検出抵抗の両端の電圧Ｅm として検出
し、被測定デバイス１に流れる電流Ｉd を目標電流に保
つように、検出結果を抵抗Ｒ2 及びスイッチＳ1 を介し
てメインアンプ１１の負側入力へ帰還する。
【００２３】次に、電流印加電圧測定試験終了後は、ス
イッチＳ1 を開いてスイッチＳ2 を閉じる。続いて、デ
ィジタル・アナログ変換回路１０の出力電圧を零にす
る。メインアンプ１１は、負側入力に抵抗Ｒ3 及びスイ
ッチＳ2 を介してディジタル・アナログ変換回路１０の
出力が接続され、出力電圧が零になる。メインアンプ１
１の出力は、抵抗Ｒ4 及びスイッチＳ2 を介してメイン
アンプ１１の負側入力へ帰還される。
イッチＳ1 を開いてスイッチＳ2 を閉じる。続いて、デ
ィジタル・アナログ変換回路１０の出力電圧を零にす
る。メインアンプ１１は、負側入力に抵抗Ｒ3 及びスイ
ッチＳ2 を介してディジタル・アナログ変換回路１０の
出力が接続され、出力電圧が零になる。メインアンプ１
１の出力は、抵抗Ｒ4 及びスイッチＳ2 を介してメイン
アンプ１１の負側入力へ帰還される。
【００２４】メインアンプ１１の出力電圧が零になる
と、被測定デバイス１のバイパスコンデンサＣLの放電
によって、被測定デバイス１からメインアンプ１１へ電
流検出抵抗及びコンタクトプローブ１４ を介して電流
が流れる。このとき、電流検出抵抗は、帰 還ループの
外にあり、被測定デバイス１からメインアンプ１１へ流
れる電流を制限する。また、このときに被測定デバイス
１が電圧出力モードの場合でも、メインアンプ１１と被
測定デバイス１との間に電流検出抵抗があるため、回路
の短絡を防ぐことができる。被測定デバイス１のバイパ
スコンデンサＣLの放電に必要な時間が経過した後、被
測定デバイス１を交換する。
と、被測定デバイス１のバイパスコンデンサＣLの放電
によって、被測定デバイス１からメインアンプ１１へ電
流検出抵抗及びコンタクトプローブ１４ を介して電流
が流れる。このとき、電流検出抵抗は、帰 還ループの
外にあり、被測定デバイス１からメインアンプ１１へ流
れる電流を制限する。また、このときに被測定デバイス
１が電圧出力モードの場合でも、メインアンプ１１と被
測定デバイス１との間に電流検出抵抗があるため、回路
の短絡を防ぐことができる。被測定デバイス１のバイパ
スコンデンサＣLの放電に必要な時間が経過した後、被
測定デバイス１を交換する。
【００２５】なお、以上説明した実施の形態では、電流
制限手段が３つの電流検出抵抗Ｒm1 ,Rm2 ，Ｒm3 を含ん
でいたが、電流検出抵抗は１つでもよいし、２つ又は４
つ以上の電流検出抵抗を切り替え可能に構成してもよ
い。
制限手段が３つの電流検出抵抗Ｒm1 ,Rm2 ，Ｒm3 を含ん
でいたが、電流検出抵抗は１つでもよいし、２つ又は４
つ以上の電流検出抵抗を切り替え可能に構成してもよ
い。
【００２６】以上説明した実施の形態によれば、電流制
限手段が切り替え可能な複数の抵抗群からなるので、電
流制限値を被測定デバイスの特性やコンタクトプローブ
の特性等に応じて最適な値に設定することができる。
限手段が切り替え可能な複数の抵抗群からなるので、電
流制限値を被測定デバイスの特性やコンタクトプローブ
の特性等に応じて最適な値に設定することができる。
【００２７】また、以上説明した実施の形態によれば、
電流制限手段として従来からデバイス用電源装置の回路
に組み込まれている電流検出抵抗を利用することによ
り、装置の部品点数の増加を抑えることができる。
電流制限手段として従来からデバイス用電源装置の回路
に組み込まれている電流検出抵抗を利用することによ
り、装置の部品点数の増加を抑えることができる。
【００２８】
【発明の効果】本発明の半導体試験装置のデバイス用電
源装置によれば、電流制限手段の働きによって、電圧印
加時に、被測定デバイスのバイパスコンデンサの充放電
又は被測定デバイスの短絡故障によって過電流が流れる
のを防止することができる。従って、コンタクトプロー
ブ等の破壊を効果的に防止することができる。
源装置によれば、電流制限手段の働きによって、電圧印
加時に、被測定デバイスのバイパスコンデンサの充放電
又は被測定デバイスの短絡故障によって過電流が流れる
のを防止することができる。従って、コンタクトプロー
ブ等の破壊を効果的に防止することができる。
【００２９】また、本発明の半導体試験装置のデバイス
用電源装置によれば、電流印加後に、電流制限手段を介
して、被測定デバイスのバイパスコンデンサの放電を容
易に行うことができる。従って、被測定デバイスを交換
する際に被測定デバイスが破壊されるのを防止すること
ができる。
用電源装置によれば、電流印加後に、電流制限手段を介
して、被測定デバイスのバイパスコンデンサの放電を容
易に行うことができる。従って、被測定デバイスを交換
する際に被測定デバイスが破壊されるのを防止すること
ができる。
【図１】 本発明の一実施の形態による半導体試験装置
のデバイス用電源装置の概略構成を示す図である。
のデバイス用電源装置の概略構成を示す図である。
【図２】 本発明の他の実施の形態による半導体試験装
置のデバイス用電源装置の概略構成を示す図である。
置のデバイス用電源装置の概略構成を示す図である。
１…被測定デバイス、１０…ディジタル・アナログ変換
回路、１１…メインアンプ、１２…バッファアンプ、１
３…電流検出アンプ、１４…コンタクトプローブ
回路、１１…メインアンプ、１２…バッファアンプ、１
３…電流検出アンプ、１４…コンタクトプローブ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 井上 文仁
東京都渋谷区東３丁目16番３号 日立電子
エンジニアリング株式会社内
(72)発明者 久津野 孝夫
東京都渋谷区東３丁目16番３号 日立電子
エンジニアリング株式会社内
Ｆターム(参考） 2G132 AA01 AB01 AD01 AE11 AE27
AF01 AL31
Claims (6)
- 【請求項１】 被測定デバイスへ印加する電圧を発生す
る電圧発生手段と、 前記電圧発生手段の出力と被測定デバイスとの間に設け
られた電流制限手段と、 前記電流制限手段の被測定デバイス側の電圧を前記電圧
発生手段の入力へ帰還する第１の帰還手段と、 前記第１の帰還手段と前記電圧発生手段の入力との間に
設けられた第１の切り替え手段と、 前記電圧発生手段の出力を前記電圧発生手段の入力へ帰
還する第２の帰還手段と、 前記第２の帰還手段と前記電圧発生手段の入力との間に
設けられた第２の切り替え手段とを備えたことを特徴と
する半導体試験装置のデバイス用電源装置。 - 【請求項２】 前記電流制限手段は、切り替え可能な複
数の抵抗群からなることを特徴とする請求項１に記載の
半導体試験装置のデバイス用電源装置。 - 【請求項３】 前記電流制限手段は、被測定デバイスに
流れる電流を検出する電流検出抵抗を兼ねたことを特徴
とする請求項１に記載の半導体試験装置のデバイス用電
源装置。 - 【請求項４】 被測定デバイスへ印加する電流を発生す
る電流発生手段と、 前記電流発生手段の出力と被測定デバイスとの間に設け
られた電流制限手段と、 被測定デバイスに流れる電流を検出する電流検出手段
と、 前記電流検出手段の検出結果を前記電流発生手段の入力
へ帰還する第１の帰還手段と、 前記第１の帰還手段と前記電流発生手段の入力との間に
設けられた第１の切り替え手段と、 前記電流発生手段の出力を前記電流発生手段の入力へ帰
還する第２の帰還手段と、 前記第２の帰還手段と前記電流発生手段の入力との間に
設けられた第２の切り替え手段とを備えたことを特徴と
する半導体試験装置のデバイス用電源装置。 - 【請求項５】 前記電流制限手段は、切り替え可能な複
数の抵抗群からなることを特徴とする請求項４に記載の
半導体試験装置のデバイス用電源装置。 - 【請求項６】 前記電流検出手段は電流検出抵抗を備
え、 前記電流制限手段は前記電流検出抵抗を兼ねたことを特
徴とする請求項４に記載の半導体試験装置のデバイス用
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001366683A JP2003167025A (ja) | 2001-11-30 | 2001-11-30 | 半導体試験装置のデバイス用電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001366683A JP2003167025A (ja) | 2001-11-30 | 2001-11-30 | 半導体試験装置のデバイス用電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003167025A true JP2003167025A (ja) | 2003-06-13 |
Family
ID=19176546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001366683A Pending JP2003167025A (ja) | 2001-11-30 | 2001-11-30 | 半導体試験装置のデバイス用電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003167025A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074352A (ja) * | 2005-09-07 | 2007-03-22 | Murata Mfg Co Ltd | 被測定デバイスの測定装置及び測定方法 |
| EP2371477A2 (en) | 2003-06-11 | 2011-10-05 | IHI Corporation | Connection method of metal component and connection structure |
| WO2018216954A1 (ko) * | 2017-05-24 | 2018-11-29 | 김병규 | 충방전 수단을 구비한 전류 계측 장치 및 이를 이용하는 전류 계측 방법 |
| CN109564262A (zh) * | 2016-08-12 | 2019-04-02 | 东京毅力科创株式会社 | 器件检查电路、器件检查装置和探针卡 |
-
2001
- 2001-11-30 JP JP2001366683A patent/JP2003167025A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2371477A2 (en) | 2003-06-11 | 2011-10-05 | IHI Corporation | Connection method of metal component and connection structure |
| JP2007074352A (ja) * | 2005-09-07 | 2007-03-22 | Murata Mfg Co Ltd | 被測定デバイスの測定装置及び測定方法 |
| JP4506624B2 (ja) * | 2005-09-07 | 2010-07-21 | 株式会社村田製作所 | 被測定デバイスの測定装置及び測定方法 |
| CN109564262A (zh) * | 2016-08-12 | 2019-04-02 | 东京毅力科创株式会社 | 器件检查电路、器件检查装置和探针卡 |
| CN109564262B (zh) * | 2016-08-12 | 2021-03-05 | 东京毅力科创株式会社 | 器件检查电路、器件检查装置和探针卡 |
| WO2018216954A1 (ko) * | 2017-05-24 | 2018-11-29 | 김병규 | 충방전 수단을 구비한 전류 계측 장치 및 이를 이용하는 전류 계측 방법 |
| US11255886B2 (en) | 2017-05-24 | 2022-02-22 | Phosphil Inc. | Current measurement apparatus including charge/discharge means and current measurement method using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7132844B2 (en) | Testing device and testing method for testing an electronic device | |
| US20060010360A1 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| US20050088197A1 (en) | Pin driver for AC and DC semiconductor device testing | |
| US5731700A (en) | Quiescent power supply current test method and apparatus for integrated circuits | |
| TW322529B (en) | Multiple on-chip iddq monitors | |
| KR20010031518A (ko) | 패턴 발생기 제어 데이터 버스를 가지는 집적 회로 테스터 | |
| US6404220B1 (en) | IC testing method and IC testing device using the same | |
| KR20010089599A (ko) | 데이터 버스로 제어되는 패턴 발생기를 가진 집적 회로테스터 | |
| KR20010020388A (ko) | 누설 전류 보상회로를 구비하는 집적회로 테스터 | |
| JPH11174113A (ja) | Ｉｃテスタの電圧印加電流測定回路 | |
| WO2004104606A1 (ja) | 電源装置、試験装置及び電源電圧安定化装置 | |
| JP2003167025A (ja) | 半導体試験装置のデバイス用電源装置 | |
| EP2006696A1 (en) | Testable integrated circuit and test method | |
| WO2004104605A1 (ja) | 電流測定装置及び試験装置 | |
| US6744271B2 (en) | Internal generation of reference voltage | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP2000171493A (ja) | 電流測定方法及び電流測定装置 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JP2004347421A (ja) | 電流測定装置及び試験装置 | |
| JPS641649Y2 (ja) | ||
| JP3509043B2 (ja) | Ｉｃテスタ | |
| EP0672911A1 (en) | Quiescent supply current test device | |
| JP2005140555A5 (ja) | ||
| JPS63113374A (ja) | 集積回路測定装置 | |
| JPH0524222Y2 (ja) |