KR20180033028A - 웨이퍼 절단 방법 - Google Patents

웨이퍼 절단 방법 Download PDF

Info

Publication number
KR20180033028A
KR20180033028A KR1020160146339A KR20160146339A KR20180033028A KR 20180033028 A KR20180033028 A KR 20180033028A KR 1020160146339 A KR1020160146339 A KR 1020160146339A KR 20160146339 A KR20160146339 A KR 20160146339A KR 20180033028 A KR20180033028 A KR 20180033028A
Authority
KR
South Korea
Prior art keywords
cutting
wafer
brush
contact portion
metal
Prior art date
Application number
KR1020160146339A
Other languages
English (en)
Other versions
KR101847948B1 (ko
Inventor
쟈-룽 두
즈-룽 전
원-샹 랴오
충-샹 웨이
융-지 류
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20180033028A publication Critical patent/KR20180033028A/ko
Application granted granted Critical
Publication of KR101847948B1 publication Critical patent/KR101847948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명의 웨이퍼 절단 방법은 웨이퍼를 제공하는 단계; 및 절단 단계와 가압접촉 단계를 진행하는 단계를 포함하고, 상기 웨이퍼는 복수의 다이 및 금속층을 구비하고, 상기 금속층은 인접한 2개의 상기 다이 사이의 절단 스트리트에 형성되고, 상기 절단 단계에서는 절단 날로 상기 절단 스트리트를 따라 상기 금속층을 절단하여, 상기 웨이퍼에 복수의 절단홈이 형성되게 하고, 절단된 상기 금속층은 복수의 금속 잔류부를 상기 복수의 다이에 남기고, 상기 가압접촉 단계에서는 브러시로 상기 절단홈를 따라 상기 복수의 금속 잔류부에 가압접촉시켜, 상기 각 금속 잔류부가 상기 각 다이의 표면에 돌출되지 않게 한다.

Description

웨이퍼 절단 방법{WAFER DICING METHOD}
본 발명은 웨이퍼 절단 방법에 관한 것으로, 특히 금속 잔류부가 다이 표면에 돌출되는 것을 방지할 수 있는 웨이퍼 절단 방법에 관한 것이다.
도 11을 참고하면, 기존의 웨이퍼 절단 방법은 먼저 웨이퍼(400)를 테이프(500)로 탑재대(600)에 고정시킨 다음, 절단 날(미도시)을 이용하여 복수의 칩(410)을 형성하도록 상기 웨이퍼(400)를 절단한다. 그러나, 절단 과정에서 상기 칩(410) 표면에 돌출되는 금속 잔류부(411)가 많이 형성되며, 도 12를 참고하면, 플립 칩 기술로 상기 칩(410)을 기판(700) 상의 복수의 범프(710)와 접속시킬 때[상기 기판(700)은 연성 기판, 유리 기판 또는 기타 재질의 기판일 수 있음], 상기 칩(410) 표면에 돌출된 상기 복수의 금속 잔류부(411)는 상기 기판(700)에 접촉하게 되어, 반도체 구조의 누전 또는 단락을 발생시키거나, 또는 전기 신호의 입력 또는 출력에 영향을 미치게 된다.
본 발명의 주요 목적은 금속층의 절단으로 인해 형성된 금속 잔류부에 브러시를 가압접촉시켜, 금속 잔류부가 다이 표면에 돌출되는 것을 방지하는 것이다.
본 발명의 웨이퍼 절단 방법은, 웨이퍼를 제공하는 단계; 및 절단 단계와 가압접촉 단계를 진행하는 단계를 포함하고, 상기 웨이퍼는 복수의 다이 및 금속층을 구비하고, 상기 각 다이는 표면을 가지며, 인접한 2개의 상기 다이 사이에 절단 스트리트를 구비하고, 상기 금속층은 상기 절단 스트리트에 형성되고, 상기 절단 단계에서는 절단 날로 상기 절단 스트리트를 따라 상기 금속층을 절단하여, 상기 웨이퍼에 복수의 절단홈이 형성되게 하고, 절단된 상기 금속층은 복수의 금속 잔류부를 상기 복수의 다이에 남기고, 상기 가압접촉 단계에서는 브러시의 접촉부로 상기 절단홈을 따라 상기 각 금속 잔류부에 가압접촉시켜, 상기 각 금속 잔류부가 상기 각 다이의 표면에 돌출되지 않게 한다.
본 발명은 상기 가압접촉 단계에서 상기 브러시를 상기 복수의 금속 잔류부에 가압접촉시켜, 상기 절단 단계에서 잔류된 상기 각 금속 잔류부가 상기 다이의 상기 표면에 돌출되지 않게 하고, 또한 상기 각 금속 잔류부가 상기 다이의 상기 표면에 돌출되지 않게 하는 목적은 상기 복수의 금속 잔류부가 후속 패키징 공정에서 기타 소자와 접촉하여 누전 또는 단락이 발생하거나 또는 전기 신호의 전송에 영향을 미치는 것을 방지하는 것이고, 또한 상기 복수의 금속 잔류부가 후속 패키징 공정에서 기타 소자를 파괴하지 못하도록 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 웨이퍼 절단 방법의 흐름도이다.
도 2는 본 발명의 제1 실시예에 따른 웨이퍼 및 웨이퍼 절단장치의 사시도이다.
도 3 내지 도 5는 본 발명의 제1 실시예에 따른 상기 웨이퍼 및 상기 웨이퍼 절단장치의 측면도이다.
도 6은 도 5의 A-A선에 따른 단면도이다.
도 7은 도 5의 B-B선에 따른 단면도이다.
도 8은 도 5의 C-C선에 따른 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 웨이퍼 및 웨이퍼 절단장치의 측면도이다.
도 10은 본 발명의 제2 실시예에 따른 상기 웨이퍼 및 상기 웨이퍼 절단장치의 측면도이다.
도 11은 기존 웨이퍼의 절단 후의 개략도이다.
도 12는 기존 칩의 플립 칩 후의 개략도이다.
도 1을 참고하면, 도 1은 본 발명의 제1 실시예이며, 웨이퍼 절단 방법(10)은 "웨이퍼를 제공하는 단계(11)" 및 "절단 단계와 가압접촉 단계를 진행하는 단계(12)"를 포함한다.
도 1 내지 도 3을 참고하면, 단계(11)에서 웨이퍼(100)를 제공하고, 상기 웨이퍼(100)는 복수의 다이(110) 및 금속층(120)을 구비하고, 상기 복수의 다이(110)는 어레이 배열을 이루고, 상기 각 다이(110)는 표면(111)을 가지며, 상기 표면(111)은 상기 각 다이(110)의 활성면 또는 비활성면일 수 있으며, 인접한 2개의 상기 다이(110) 사이에 절단 스트리트(130)를 구비하고, 상기 금속층(120)은 상기 절단 스트리트(130)에 형성되고, 바람직하게 상기 웨이퍼(100)는 실리콘 또는 III-V족 화합물(예를 들어 GaAs) 등 재료에서 선택될 수 있으며, 상기 금속층(120)은 전기적 테스트를 진행할 수 있도록 상기 복수의 다이(110)와 전기적으로 접속되거나, 또는 절단 단계 시, 상기 복수의 금속층(120)은 절단 날이 위치맞춤 할 수 있도록 한다.
도 2 및 도 3을 참고하면, 본 발명은 웨이퍼 절단장치(200)로 상기 웨이퍼(100)를 절단하고, 상기 웨이퍼 절단장치(200)는 탑재대(210), 절단 날(220) 및 브러시(230)를 포함하고, 상기 절단 날(220) 및 상기 브러시(230)는 상기 탑재대(210) 상부에 설치되어 상기 각 다이(110)의 상기 표면(111)을 향하고, 상기 웨이퍼(100)는 상기 탑재대(210)의 탑재면(211)에 설치되고, 본 실시예에서, 상기 탑재대(210)는 상기 웨이퍼(100)를 탑재하여, 상기 웨이퍼(100)를 상기 절단 날(220) 및 상기 브러시(230)에 대해 상대적으로 위치 이동시키고, 위치 이동은 수평 위치 이동 및 수직 위치 이동을 포함한다. 또는 다른 실시예에서, 상기 절단 날(220) 및 상기 브러시(230)는 상기 웨이퍼(100)에 대해 상대적으로 위치 이동하고, 위치 이동은 수평 위치 이동 및 수직 위치 이동을 포함하고, 바람직하게 상기 절단 날(220)은 절단 휠이고, 상기 브러시(230)의 접촉부(231)는 연성 재료로 제조되므로, 상기 웨이퍼(100)를 손상시키지 않으며, 바람직하게 상기 브러시(230)의 상기 접촉부(231)는 인조모, 동물모 또는 식물모 등 연성 재료에서 선택될 수 있으며, 본 실시예에서, 상기 브러시(230)의 상기 접촉부(231)는 듀폰 나일론612 브러시모에서 선택된다.
도 2 및 도 3을 참고하면, 상기 웨이퍼(100)와 상기 탑재대(210) 사이에 고정 테이프(300)가 있으며, 상기 고정 테이프(300)는 상기 웨이퍼(100)를 고정시켜, 상기 웨이퍼(100)가 절단 과정에서 위치 이동이 발생되지 않도록 한다.
도 3을 참고하면, 상기 절단 날(220)은 말단(221)을 구비하고, 상기 브러시(230)의 상기 접촉부(231)는 접촉단(231a)을 구비하고, 상기 절단 날(220)의 상기 말단(221) 및 상기 접촉부(231)의 상기 접촉단(231a)은 상기 탑재대(210)의 상기 탑재면(211)을 향하고, 본 실시예에서, 상기 절단 날(220)의 상기 말단(221)과 상기 탑재면(211) 사이에 제1 높이(H1)를 가지며, 상기 접촉부(231)의 상기 접촉단(231a)과 상기 탑재면(211) 사이에 제2 높이(H2)를 가지며, 상기 절단 단계 및 상기 가압접촉 단계를 진행하기 전에, 상기 제1 높이(H1)를 상기 제2 높이(H2)보다 작지 않게 함으로써, 상기 탑재대(210)를 수직으로 상향 위치 이동시켜 상기 절단 날(220)을 상기 웨이퍼(100)에 접촉시킬 때, 상기 브러시(230)의 상기 접촉부(231)가 상기 웨이퍼(100)에 접촉되지 않는 것을 방지한다. 본 실시예에서, 상기 제1 높이(H1)는 상기 제2 높이(H2)보다 크다.
도 1, 도 4 및 도 5를 참고하면, 단계(12)에서 절단 단계와 가압접촉 단계를 진행하고, 상기 절단 단계에서는 상기 절단 날(220)로 상기 절단 스트리트(130)를 따라 상기 금속층(120)을 절단하여, 상기 웨이퍼(100)에 복수의 절단홈(140)이 형성되게 하여, 상기 절단홈(140)의 양측에 위치한 상기 복수의 다이(110)가 서로 전기적으로 분리되게 한다. 도 5를 참고하면, 본 실시예에서, 상기 탑재대(210)는 상기 웨이퍼(100)를 탑재하여 수직으로 상향 위치 이동시켜, 상기 절단 날(220)이 상기 웨이퍼(100)에 접촉되게 한 다음, 상기 탑재대(210)는 상기 웨이퍼(100)를 움직여 상기 절단 날(220)에 대해 상대적으로 수평 위치 이동시킴으로써, 상기 절단 날(220)이 상기 절단 스트리트(130)를 따라 상기 금속층(120)을 절단하여 상기 절단홈(140)이 형성되도록 한다. 본 실시예에서, 상기 절단 날(220)이 상기 절단 스트리트(130)를 따라 상기 금속층(120)을 절단할 때, 상기 브러시(230)의 상기 접촉부(231)는 상기 절단 날(220)을 따라 상기 다이(110)의 상기 표면(111) 및 적어도 하나의 절단홈(140)에 접촉한다.
도 5 및 도 6을 참고하면, 도 6은 도 5의 A-A선에 따른 단면도이며, 상기 절단 날(220)이 상기 절단 스트리트(130)를 따라 상기 금속층(120)을 절단할 때, 상기 금속층(120)은 복수의 금속 잔류부(121)를 상기 복수의 다이(110)에 남기고, 상기 복수의 금속 잔류부(121)는 절단 응력의 영향을 받아 상기 각 다이(110)의 상기 표면(111)에 돌출된다.
도 5 및 도 7을 참고하면, 도 7은 도 5의 B-B선에 따른 단면도이며, 상기 가압접촉 단계에서, 상기 브러시(230)의 상기 접촉부(231)는 상기 절단홈(140)을 따라 상기 각 다이(110)의 상기 표면(111) 및 상기 절단홈(140)에 접촉하여, 상기 각 금속 잔류부(121)에 가압접촉하고, 상기 접촉부(231)는 연성 재료이므로, 상기 접촉부(231)는 상기 가압접촉 단계에서 변형을 일으킨다.
도 5 및 도 8을 참고하면, 도 8은 도 5의 C-C선에 따른 단면도이며, 상기 가압접촉 단계는 상기 각 금속 잔류부(121)가 상기 다이(110)의 상기 표면(111)에 돌출되는 것을 방지하기 위한 것이다. 바람직하게, 상기 브러시(230)의 상기 접촉부(231)가 상기 각 금속 잔류부(121)에 가압접촉되면, 상기 각 금속 잔류부(121)는 상기 브러시(230)의 상기 접촉부(231)의 가로 방향의 미는 힘 또는 세로 방향의 압력에 의해 상기 다이(110)로부터 떨어져 나가거나 또는 상기 절단홈(140) 내부까지 아래로 휘어지며, 이에 의해 상기 복수의 금속 잔류부(121)가 상기 각 다이(110)의 상기 표면(111)에 돌출되는 문제를 효과적으로 극복할 수 있으므로, 상기 복수의 금속 잔류부(121)가 후속 패키징 공정에서 기타 소자와 전기적으로 접속되어 누전 또는 단락이 발생하는 것을 방지할 수 있으며, 또한 상기 복수의 금속 잔류부(212)가 전기 신호의 입력 또는 출력에 영향을 미치거나, 또는 기타 소자를 손상시켜 반도체 구조의 효능에 영향을 미치는 것을 방지할 수도 있다.
본 실시예에서, 상기 절단 단계 및 상기 가압접촉 단계는 동시에 진행되므로, 상기 절단 단계 및 상기 가압접촉 단계를 진행함과 동시에 에어커튼 또는 워터커튼을 상기 웨이퍼(100)에 분사하여, 상기 절단 단계에서 형성된 웨이퍼 파편 및 상기 가압접촉 단계에서 떨어져 나온 상기 금속 잔류부(121)를 제거함으로써, 웨이퍼 파편 또는 상기 금속 잔류부(121)가 상기 웨이퍼(100)에 잔류하는 것을 방지한다.
도 5를 참고하면, 본 실시예에서, 상기 절단 날(220)의 절단 방향을 따라, 상기 브러시(230)의 상기 접촉부(231)는 상기 절단 날(220)의 후방에 설치되고, 상기 절단 날(220)과 상기 브러시(230)의 상기 접촉부(231)는 동일한 절단 스트리트(130) 상에 위치하며, 상기 절단 단계 및 상기 가압접촉 단계가 동시에 진행되므로, 상기 절단 날(220)이 상기 절단 스트리트(130)를 따라 상기 금속층(120)을 절단하여 상기 절단홈(140)을 형성할 때, 상기 브러시(230)의 상기 접촉부(231)는 곧바로 상기 절단홈(140)을 따라 상기 복수의 금속 잔류부(121)에 가압접촉하여, 상기 각 금속 잔류부(121)가 상기 다이(110)로부터 떨어져 나가거나 또는 상기 절단홈(140) 내부까지 휘어지게 함으로써, 상기 복수의 금속 잔류부(121)가 상기 다이(110)의 상기 표면(111)에 돌출되는 것을 방지한다.
기타 실시예에서, 상기 가압접촉 단계는 상기 절단 단계가 끝난 다음 진행될 수 있다. 즉, 상기 절단 날(220)이 상기 웨이퍼(100)를 절단하여, 모든 상기 복수의 다이(110)가 서로 전기적으로 분리되게 한 다음, 상기 브러시(230)의 상기 접촉부(231)를 순서대로 상기 각 절단홈(140)을 따라 상기 복수의 금속 잔류부(121)에 가압접촉시켜, 상기 각 금속 잔류부(121)가 상기 다이(110)로부터 떨어져 나가거나 또는 상기 절단홈(140) 내부까지 휘어지게 한다.
도 9 및 도 10을 참고하면, 본 발명의 제2 실시예이며, 제2 실시예와 상기 제1 실시예의 차이는 상기 절단 날(220)의 절단 방향을 따라, 상기 브러시(230)의 상기 접촉부(231)가 상기 절단 날(220)의 측면에 설치되고, 상기 절단 날(220)과 상기 브러시(230)의 상기 접촉부(231)는 서로 다른 절단 스트리트(130) 상에 위치하는 것이다. 상기 절단 단계 및 상기 가압접촉 단계가 동시에 진행되므로, 상기 절단 날(220)이 상기 웨이퍼(100)를 절단하여 상기 절단홈(140)을 형성할 때, 상기 절단 날(220)의 측면에 위치한 상기 브러시(230)는 이전에 형성된 상기 절단홈(140)을 따라 상기 복수의 금속 잔류부(121)에 가압접촉하여, 상기 각 금속 잔류부(121)가 상기 다이(110)로부터 떨어져 나가거나 또는 상기 절단홈(140) 내부까지 휘어지게 한다. 도 10을 참고하면, 바람직하게 상기 브러시(230)의 상기 접촉부(231)와 상기 절단 날(220)은 적어도 하나의 절단 스트리트(130)를 사이에 두어, 상기 브러시(230)의 상기 접촉부(231)와 상기 절단 날(220)이 상호 간섭하는 것을 방지한다.
본 발명의 보호 범위는 특허청구범위에 의해 정해진 것을 기준으로 하며 당업자가 본 발명의 정신 및 범위 내에서 진행한 모든 변경 및 수정은 모두 본 발명의 보호 범위에 속한다.
100: 웨이퍼
110: 다이
111: 표면
120: 금속층
130: 절단 스트리트
200: 웨이퍼 절단장치
210: 탑재대
220: 절단 날
230: 브러시
231: 접촉부

Claims (9)

  1. 웨이퍼를 제공하는 단계; 및
    절단 단계와 가압접촉 단계를 진행하는 단계
    를 포함하고,
    상기 웨이퍼는 복수의 다이 및 금속층을 구비하고, 각 상기 다이는 표면을 가지며, 인접한 2개의 상기 다이 사이에 절단 스트리트를 구비하고, 상기 금속층은 상기 절단 스트리트에 형성되고,
    상기 절단 단계에서는 절단 날로 상기 절단 스트리트를 따라 상기 금속층을 절단하여, 상기 웨이퍼에 복수의 절단홈이 형성되게 하고, 절단된 상기 금속층은 복수의 금속 잔류부를 상기 복수의 다이에 남기고, 상기 가압접촉 단계에서는 브러시의 접촉부로 상기 절단홈을 따라 각 상기 금속 잔류부에 가압접촉시켜, 상기 각 금속 잔류부가 각 상기 다이의 상기 표면에 돌출되지 않게 하는,
    웨이퍼 절단 방법.
  2. 제1항에 있어서,
    상기 브러시의 상기 접촉부가 상기 각 금속 잔류부에 가압접촉되면, 상기 각 금속 잔류부가 상기 다이로부터 떨어져 나가거나 또는 상기 절단홈 내부까지 휘어지는, 웨이퍼 절단 방법.
  3. 제1항에 있어서,
    상기 절단 단계 및 상기 가압접촉 단계는 동시에 진행되는, 웨이퍼 절단 방법.
  4. 제3항에 있어서,
    상기 절단 날의 절단 방향을 따라, 상기 브러시의 상기 접촉부는 상기 절단 날의 후방에 설치되고, 상기 절단 날과 상기 접촉부는 동일한 절단 스트리트에 위치하는, 웨이퍼 절단 방법.
  5. 제3항에 있어서,
    상기 절단 날의 절단 방향을 따라, 상기 브러시의 상기 접촉부는 상기 절단 날의 측면에 설치되고, 상기 절단 날과 상기 접촉부는 서로 다른 절단 스트리트에 위치하는, 웨이퍼 절단 방법.
  6. 제5항에 있어서,
    상기 브러시의 상기 접촉부와 상기 절단 날은 적어도 하나의 절단 스트리트를 사이에 두는, 웨이퍼 절단 방법.
  7. 제1항에 있어서,
    상기 가압접촉 단계는 상기 절단 단계가 끝난 후 진행되는, 웨이퍼 절단 방법.
  8. 제1항에 있어서,
    상기 웨이퍼는 탑재대의 탑재면에 설치되고, 상기 절단 날은 말단을 구비하고, 상기 말단과 상기 탑재면 사이는 제1 높이를 가지며, 상기 브러시의 상기 접촉부는 접촉단을 구비하고, 상기 접촉단과 상기 탑재면 사이는 제2 높이를 가지며, 상기 절단 단계 및 상기 가압접촉 단계를 진행하기 전에, 상기 제1 높이는 상기 제2 높이보다 크거나 같은, 웨이퍼 절단 방법.
  9. 제1항에 있어서,
    상기 브러시의 상기 접촉부는 연성 재료로 제조되고, 상기 접촉부는 상기 가압접촉 단계에서 각 상기 다이의 상기 표면 및 상기 절단홈에 접촉되면서 변형을 일으키는, 웨이퍼 절단 방법.
KR1020160146339A 2016-09-23 2016-11-04 웨이퍼 절단 방법 KR101847948B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105130694 2016-09-23
TW105130694A TW201812887A (zh) 2016-09-23 2016-09-23 晶圓切割方法

Publications (2)

Publication Number Publication Date
KR20180033028A true KR20180033028A (ko) 2018-04-02
KR101847948B1 KR101847948B1 (ko) 2018-04-11

Family

ID=61629247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160146339A KR101847948B1 (ko) 2016-09-23 2016-11-04 웨이퍼 절단 방법

Country Status (6)

Country Link
US (1) US9929051B1 (ko)
JP (1) JP2018050020A (ko)
KR (1) KR101847948B1 (ko)
CN (1) CN107871707A (ko)
SG (2) SG10201609698PA (ko)
TW (1) TW201812887A (ko)

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735483A (en) * 1970-03-20 1973-05-29 Gen Electric Semiconductor passivating process
JPS61181615A (ja) 1985-02-07 1986-08-14 三菱電機株式会社 半導体ウエ−ハ切断装置
JPH02155611A (ja) 1988-12-07 1990-06-14 Mitsubishi Electric Corp ダイシング装置
JP2680453B2 (ja) * 1989-12-11 1997-11-19 株式会社東京精密 ダイシング方法
US6165813A (en) * 1995-04-03 2000-12-26 Xerox Corporation Replacing semiconductor chips in a full-width chip array
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
JP2000173952A (ja) * 1998-12-03 2000-06-23 Fujitsu Quantum Device Kk 半導体装置及びその製造方法
JP2001326193A (ja) 2000-05-15 2001-11-22 Sony Corp ダイシング装置および方法
US6423565B1 (en) * 2000-05-30 2002-07-23 Kurt L. Barth Apparatus and processes for the massproduction of photovotaic modules
JP2002043474A (ja) * 2000-07-21 2002-02-08 Nakamura Seisakusho Kk 電子部品用パッケージの形成方法
WO2002074686A2 (en) * 2000-12-05 2002-09-26 Analog Devices, Inc. A method and device for protecting micro electromechanical systems structures during dicing of a wafer
JP2002224929A (ja) * 2001-01-30 2002-08-13 Takemoto Denki Seisakusho:Kk 板状被加工物の切削装置
JP2003133256A (ja) 2001-10-23 2003-05-09 Sharp Corp ダイシング装置
JP2003209089A (ja) 2002-01-17 2003-07-25 Sony Corp ウェハの洗浄方法、洗浄装置およびダイシング装置
CN100477139C (zh) * 2002-12-27 2009-04-08 富士通株式会社 凸块形成方法、半导体器件及其制造方法、基板处理装置和半导体制造装置
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
JP2005142399A (ja) 2003-11-07 2005-06-02 Tokyo Seimitsu Co Ltd ダイシング方法
JP2005191332A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置製造装置
US6974726B2 (en) * 2003-12-30 2005-12-13 Intel Corporation Silicon wafer with soluble protective coating
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
JP2007125667A (ja) * 2005-11-07 2007-05-24 Disco Abrasive Syst Ltd 基板の切断装置
JP4777072B2 (ja) 2006-01-11 2011-09-21 株式会社東京精密 ダイシング装置
KR20090024408A (ko) 2007-09-04 2009-03-09 삼성전자주식회사 스크라이브 래인 내의 금속 버를 제거하는 노즐을 갖는웨이퍼 소잉 장치, 웨이퍼 소잉 방법 및 이를 이용하여제작된 반도체 패키지
US7951688B2 (en) * 2007-10-01 2011-05-31 Fairchild Semiconductor Corporation Method and structure for dividing a substrate into individual devices
JP5156459B2 (ja) 2008-04-09 2013-03-06 Ｔｏｗａ株式会社 基板の切断方法及び装置
GB2464549B (en) * 2008-10-22 2013-03-27 Cambridge Silicon Radio Ltd Improved wafer level chip scale packaging
US9548240B2 (en) * 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
DE102010040062B4 (de) * 2010-08-31 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch
US8365398B2 (en) * 2011-01-26 2013-02-05 Jeng-Jye Shau Accurate alignment for stacked substrates
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
US9355906B2 (en) * 2013-03-12 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods of manufacture thereof
US9458012B2 (en) * 2014-02-18 2016-10-04 Freescale Semiconductor, Inc. Method for shielding MEMS structures during front side wafer dicing
JP2015220240A (ja) 2014-05-14 2015-12-07 株式会社ディスコ ウェーハの加工方法
JP6338478B2 (ja) 2014-07-18 2018-06-06 Ｔｏｗａ株式会社 切断方法及び製品の製造方法
JP5976055B2 (ja) 2014-08-21 2016-08-23 力晶科技股▲ふん▼有限公司 半導体ウエハ、半導体チップ及び半導体装置とそれらの製造方法
JP2016134433A (ja) 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
KR20160057966A (ko) * 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치

Also Published As

Publication number Publication date
SG10201808373QA (en) 2018-10-30
JP2018050020A (ja) 2018-03-29
SG10201609698PA (en) 2018-04-27
TW201812887A (zh) 2018-04-01
CN107871707A (zh) 2018-04-03
US9929051B1 (en) 2018-03-27
US20180090379A1 (en) 2018-03-29
KR101847948B1 (ko) 2018-04-11

Similar Documents

Publication Publication Date Title
US10014217B2 (en) Method of singulating semiconductor wafer having a plurality of die and a back layer disposed along a major surface
US5904546A (en) Method and apparatus for dicing semiconductor wafers
CN102218777B (zh) 脆性材料基板的分断方法
US8673741B2 (en) Etching a laser-cut semiconductor before dicing a die attach film (DAF) or other material layer
TWI698954B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US20100015782A1 (en) Wafer Dicing Methods
KR20190012268A (ko) 물리적으로 제거가능한 마스크를 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
US20050139962A1 (en) Silicon wafer with soluable protective coating
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
KR20170075702A (ko) 반도체 다이 싱귤레이션 방법
US9130030B1 (en) Baking tool for improved wafer coating process
CN105706215A (zh) 半导体元件的制造方法和半导体元件
JP6299412B2 (ja) 半導体装置および半導体装置の製造方法
KR101847948B1 (ko) 웨이퍼 절단 방법
EP3039710B1 (en) Wafer dicing method for improving die packaging quality
US9583375B2 (en) Water soluble mask formation by dry film lamination
CN111933617A (zh) 切割道结构、半导体基板及其制造方法
KR20070008834A (ko) 반도체 소자의 제조방법
CN103383920A (zh) 晶片级-芯片规模封装器件的钝化
US20230274978A1 (en) Efficient removal of street test devices during wafer dicing
US8293640B2 (en) Semiconductor structure and manufacturing method thereof
CN115708197A (zh) 半导体芯片的制造方法
JP2012124212A (ja) 半導体チップの製造方法
US20080026491A1 (en) Method of wafer segmenting
CN105826332A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant