JP2012124212A - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP2012124212A JP2012124212A JP2010271484A JP2010271484A JP2012124212A JP 2012124212 A JP2012124212 A JP 2012124212A JP 2010271484 A JP2010271484 A JP 2010271484A JP 2010271484 A JP2010271484 A JP 2010271484A JP 2012124212 A JP2012124212 A JP 2012124212A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- dicing line
- protective film
- surface protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【解決手段】ダイシングライン部において、ブレードを用いて、金属層を含む配線形成層を除去して、半導体層を露呈させるとともに配線形成層の端縁より金属層を露出させる配線形成層除去工程と、半導体ウェハのデバイス面側を覆う表面保護膜を形成する表面保護膜形成工程と、半導体ウェハに対してデバイス面側よりプラズマエッチングを行って、ダイシングライン部において、露出された金属層が表面保護膜により覆われた状態を維持しながら、半導体層を覆う表面保護膜を除去する表面保護膜エッチング工程と、半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、半導体層を掘り下げる半導体層エッチング工程とを実施して、それぞれのチップ部を個々の半導体チップに分割する。
【選択図】図3
Description
ダイシングライン部において、ブレードを用いて、金属層を含む配線形成層を除去して、半導体層を露出させるとともに配線形成層の端縁より金属層を露出させる配線形成層除去工程と、
それぞれのチップ部およびダイシングライン部を覆うように、表面保護膜を形成する表面保護膜形成工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出された金属層を覆う表面保護膜を残しながら、半導体層を覆う表面保護膜を除去する表面保護膜エッチング工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出した半導体層を掘り下げて溝を形成する半導体層エッチング工程をとを含む、ダイシングラインの加工方法を提供する。
ダイシングライン部において、ブレードを用いて、金属層を含む配線形成層を除去して、半導体層を露出させるとともに配線形成層の端縁より金属層を露出させる配線形成層除去工程と、
それぞれのチップ部およびダイシングライン部を覆うように、表面保護膜を形成する表面保護膜形成工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出された金属層を覆う表面保護膜を残しながら、半導体層を覆う表面保護膜を除去する表面保護膜エッチング工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出した半導体層を掘り下げる半導体層エッチング工程と、
半導体ウェハの表面保護膜の配置側とは逆側の表面より、半導体層の研磨加工を行い、それぞれのチップ部を個々の半導体チップに分割する研磨工程とを含む、半導体チップの製造方法を提供する。
ダイシングライン部において、ブレードを用いて、金属層を含む配線形成層を除去して、半導体層を露出させるとともに配線形成層の端縁より金属層を露出させる配線形成層除去工程と、
それぞれのチップ部およびダイシングライン部を覆うように、表面保護膜を形成する表面保護膜形成工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出された金属層を覆う表面保護膜を残しながら、半導体層を覆う表面保護膜を除去する表面保護膜エッチング工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出した半導体層を掘り下げて溝を形成する半導体層エッチング工程と、
ダイシングライン部に形成された溝に沿って半導体ウェハを劈開することで、それぞれのチップ部を個々の半導体チップに分割する研磨工程とを含む、半導体チップの製造方法を提供する。
表面保護膜エッチング工程において、フロロカーボン系ガス主体のガスを用いたプラズマエッチングを行うことにより、ダイシングライン部において、配線形成層の端縁に形成されたSiO2膜を残しながら、半導体層の層面に形成されたSiO2膜の除去を行う、第2または第3態様に記載の半導体チップの製造方法を提供する。
ダイシングライン部において、ブレードを用いて、金属層を含む配線形成層を除去して、半導体層を露出させるとともに配線形成層の端縁より金属層を露出させる配線形成層除去工程と、
それぞれのチップ部およびダイシングライン部を覆うように、表面保護膜を形成する表面保護膜形成工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出された金属層を覆う表面保護膜を残しながら、半導体層を覆う表面保護膜を除去する表面保護膜エッチング工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出した半導体層を除去して、それぞれのチップ部を個々の半導体チップに分割する半導体層エッチング工程とを含む、半導体チップの製造方法を提供する。
表面保護膜エッチング工程において、フロロカーボン系ガス主体のガスを用いたプラズマエッチングにより、ダイシングライン部において、配線形成層の端縁に形成されたSiO2膜を残しながら、半導体層の層面に形成されたSiO2膜の除去を行う、第5態様に記載の半導体チップの製造方法を提供する。
本発明の実施の形態1にかかる半導体チップの製造方法にて取り扱われる半導体ウェハ1の構成について、図1の半導体ウェハ1の断面図(部分)を用いて説明する。
まず、図3のフローチャートのステップS1において、分割処理を行うべく半導体ウェハ1を準備する。その後、半導体ウェハ1の表面1A側より、ブレード11を用いて、それぞれのダイシングライン部5の配線形成層3の除去を行う(ステップS2:配線形成層除去工程)。
次に、半導体ウェハ1の表面1A側において、表面保護膜を形成する(ステップS3)。具体的には、半導体ウェハ1の表面1A側全面に対して、化学蒸着法(CVD)を用いて、表面保護膜としてSiO2膜を形成する。その結果、図4(B)に示すように、それぞれのチップ部6およびダイシングライン部5を含めた半導体ウェハ1の表面1Aの全体が、SiO2膜12により覆われた状態とされ、ダイシングライン部5において、配線形成層3の端縁にて露出した金属層3bもSiO2膜12により覆われた状態とされる。
次に、表面1A側にSiO2膜12が形成された半導体ウェハ1に対して、表面1A側よりプラズマを用いたエッチング処理を行い、ダイシングライン部5の半導体層2並びにボンディングパッド7の表面を覆うSiO2膜12の除去を行う(ステップS4)。具体的には、SiO2膜12が配置された状態の半導体ウェハ1を、ドライエッチング装置(図示せず)内に配置して、装置内を所定の圧力条件およびガス条件に保った後、プラズマを発生させることにより、SiO2膜12がプラズマによりエッチングされる。このドライエッチング装置ではフロロカーボン系のガスを主体とするガスを用いてエッチング処理を行う。フロロカーボン系ガスとしてはCF4,CHF3,C4F8,C5F8等を使用する。表面保護膜エッチング工程では、異方性プラズマエッチングを行い、SiO2膜を厚み方向へエッチングすることでダイシングライン部5の半導体層2並びにボンディングパッド7の表面のSiO2膜12を除去する。異方性プラズマエッチングを用いるため、ダイシングライン部5の半導体層2並びにボンディングパッド7の表面のSiO2膜12が除去されたタイミングでエッチング停止すると、配線形成層3の端縁を覆うSiO2膜12aはほとんど除去されずに残存する(図4(C)参照)。
次に、半導体ウェハ1に対して、表面1A側よりプラズマを用いたエッチング処理を行う(ステップS5)。具体的には、ドライエッチング装置にて、装置内の圧力条件およびガス条件などを切り換えてプラズマを発生させることにより、半導体層2に対するエッチング処理が行われる。この半導体層エッチング工程では、例えばSF6主体のガスを用いてエッチング処理が行われ、パッシベーション膜4、配線形成層3、ボンディングパッド7、および端縁保護膜12aをマスクとして半導体層2のエッチング処理が行われる。図4(D)に示すように、ダイシングライン部5の半導体層2がプラズマにより所望の深さまで掘り下げられると、プラズマの発生を停止させて、プラズマエッチングを終了させる。なお、このプラズマエッチング工程では、例えばSF6主体のガスを用いてエッチング処理が行われる。
次に、図5(E)に示すように、半導体ウェハ1の表面1Aに保護シート13を貼り付けて、半導体ウェハ1の表面1Aにおけるそれぞれのチップ部6が保護シート13により保護された状態とされる(ステップS6)。
次に、図5(F)に示すように、半導体ウェハ1の裏面1Bに対して、研磨処理が行われ、半導体層2の薄化処理が行われる(ステップS7)。この研磨処理は、半導体層2が薄化されることにより、ダイシングライン部5にてそれぞれのチップ部6が分割されるまで行われる。その結果、それぞれのチップ部6が分割されて、個片化された半導体チップ9が製造される。なお、この研磨処理において、半導体ウェハ1の表面1Aは、貼り付けられた保護シート13により保護される。
次に、図5(G)に示すように、半導体ウェハ1の裏面1Bにエキスパンドシート14が貼り付けられるとともに、半導体ウェハ1の表面1Aに貼り付けられていた状態の保護シート13が除去される(ステップS8)。これにより、個片化されたそれぞれの半導体チップ9が、エキスパンドシート14に貼り付けられた状態とされ、半導体チップ9の製造工程が完了する。
上記実施の形態1では、半導体ウェハ1に対して、表面1A側よりプラズマを用いたエッチング処理を行って、ダイシングライン部5の半導体層2をプラズマにより所望の深さまで掘り下げて、ダイシングライン部5に沿った溝を形成した後(ステップS5)、半導体ウェハ1の裏面1Bに対して研磨処理を行って(ステップS7)、個片化された半導体チップ9を製造するような場合について説明した。このようにプラズマエッチング工程を行って、ダイシングライン部に沿った溝を形成した後、個片化された半導体チップを製造する方法は、研磨処理以外の工程を適用して行っても良い。
研磨処理以外の工程を適用した変形例1にかかる半導体チップの製造方法について、図11(A)〜(C)を用いて説明する。
次に劈開工程を適用した変形例2にかかる半導体チップの製造方法について、図12(A)〜(C)を用いて説明する。
なお、本発明は上記実施の形態1に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の実施の形態2にかかる半導体チップの製造方法について説明する。上記実施の形態1では、DBGにプラズマエッチング処理を適用した半導体チップの製造方法であるのに対して、本実施の形態2では、プラズマエッチング処理によりそれぞれの半導体チップに分割するいわゆるフルカットのプラズマダイシング工法を採用している。以下、この相違点を中心に説明する。なお、実施の形態1にて用いた構成部と同じ構成部には同じ参照番号を付すことによりその説明を省略する。
まず、図8のフローチャートのステップS11において、分割処理を行うべく半導体ウェハ1を準備するとともに、図9(A)に示すように、ステップS12にて半導体ウェハ1の裏面1Bに保護シート21を貼り付ける。
その後、図9(B)に示すように、半導体ウェハ1の表面1A側より、ブレード11を用いて、それぞれのダイシングライン部5の配線形成層3の除去を行う(ステップS13:配線形成層除去工程)。
次に、半導体ウェハ1の表面1A側において、表面保護膜を形成する(ステップS14)。具体的には、半導体ウェハ1の表面1A側全面に対して、化学蒸着法(CVD)を用いて、表面保護膜としてSiO2膜を形成する。その結果、図9(C)に示すように、それぞれのチップ部6およびダイシングライン部5を含めた半導体ウェハ1の表面1Aの全体が、SiO2膜12により覆われた状態とされ、ダイシングライン部5において、露出された半導体層2および配線形成層3の端縁にて露出した金属層3bもSiO2膜12により覆われた状態とされる。
次に、表面1A側にSiO2膜12が形成された半導体ウェハ1に対して、表面1A側よりプラズマを用いたエッチング処理を行い、ダイシングライン部5の半導体層2並びにボンディングパッド7の表面を覆うSiO2膜12の除去を行う(ステップS15)。ドライエッチング装置において、プラズマを発生させることにより、SiO2膜12がプラズマによりエッチングされる。このドライエッチング装置ではフロロカーボン系のガスを主体とするガスを用いて異方製プラズマエッチング処理を行う。フロロカーボン系ガスとしてはCF4,CHF3,C4F8,C5F8等を使用する。表面保護膜エッチング工程では、異方性プラズマエッチングを行い、SiO2膜を厚み方向へエッチングすることでダイシングライン部5の半導体層2並びにボンディングパッド7の表面のSiO2膜12を除去する。異方性プラズマエッチングを用いるため、ダイシングライン部5の半導体層2並びにボンディングパッド7の表面のSiO2膜12が除去されたタイミングでエッチング停止すると、配線形成層3の端縁を覆うSiO2膜12aはほとんど除去されずに残存する(図9(D)参照)。
次に、半導体ウェハ1に対して、表面1A側よりプラズマを用いたエッチング処理を行う(ステップS16)。本実施の形態2では、図10(E)に示すように、このエッチング処理により、ダイシングライン部5における全ての半導体層2が除去される(すなわち、フルカットエッチングを行う)。これにより、それぞれのチップ部6が除去されたダイシングライン部5により分割されて、それぞれの半導体チップ9が個片化された状態となる。
次に、図10(F)に示すように、半導体ウェハ1の表面1Aに粘着シート22を貼り付けるとともに、半導体ウェハ1の裏面1Bに貼り付けられていた状態の保護シート21が除去される。その後、図10(G)に示すように、半導体ウェハ1の裏面1Bにエキスパンドシート14が貼り付けられるとともに、半導体ウェハ1の表面1Aに貼り付けられていた粘着シート22が除去される(ステップS17)。これにより、個片化されたそれぞれの半導体チップ9が、エキスパンドシート14に貼り付けられた状態とされ、半導体チップ9の製造工程が完了する。
1A 表面
1B 裏面
2 半導体層
3 配線形成層
3a 絶縁層
3b 金属層
4 パッシベーション膜
5 ダイシングライン部
6 チップ部
7 ボンディングパッド
8 TEG
9 半導体チップ
11 ブレード
12 SiO2膜
12a 端縁保護膜
13 保護シート
14 エキスパンドシート
51 レーザ光
52 改質層
Claims (6)
- 半導体層と、半導体層上に配置されかつ金属層を含む配線形成層と、ダイシングライン部により画定される複数のチップ部とを備える半導体ウェハに対して、ダイシングライン部にて各々のチップ部を個別に分割するための溝を形成するダイシングラインの加工方法であって、
ダイシングライン部において、ブレードを用いて、金属層を含む配線形成層を除去して、半導体層を露出させるとともに配線形成層の端縁より金属層を露出させる配線形成層除去工程と、
それぞれのチップ部およびダイシングライン部を覆うように、表面保護膜を形成する表面保護膜形成工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出された金属層を覆う表面保護膜を残しながら、半導体層を覆う表面保護膜を除去する表面保護膜エッチング工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出した半導体層を掘り下げて溝を形成する半導体層エッチング工程をとを含む、ダイシングラインの加工方法。 - 半導体層と、半導体層上に配置されかつ金属層を含む配線形成層と、ダイシングライン部により画定される複数のチップ部とを備える半導体ウェハに対して、ダイシングライン部にて各々のチップ部を個別に分割して個片化された半導体チップを製造する方法であって、
ダイシングライン部において、ブレードを用いて、金属層を含む配線形成層を除去して、半導体層を露出させるとともに配線形成層の端縁より金属層を露出させる配線形成層除去工程と、
それぞれのチップ部およびダイシングライン部を覆うように、表面保護膜を形成する表面保護膜形成工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出された金属層を覆う表面保護膜を残しながら、半導体層を覆う表面保護膜を除去する表面保護膜エッチング工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出した半導体層を掘り下げる半導体層エッチング工程と、
半導体ウェハの表面保護膜の配置側とは逆側の表面より、半導体層の研磨加工を行い、それぞれのチップ部を個々の半導体チップに分割する研磨工程とを含む、半導体チップの製造方法。 - 半導体層と、半導体層上に配置されかつ金属層を含む配線形成層と、ダイシングライン部により画定される複数のチップ部とを備える半導体ウェハに対して、ダイシングライン部にて各々のチップ部を個別に分割するための溝を形成するダイシングラインの加工方法であって、
ダイシングライン部において、ブレードを用いて、金属層を含む配線形成層を除去して、半導体層を露出させるとともに配線形成層の端縁より金属層を露出させる配線形成層除去工程と、
それぞれのチップ部およびダイシングライン部を覆うように、表面保護膜を形成する表面保護膜形成工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出された金属層を覆う表面保護膜を残しながら、半導体層を覆う表面保護膜を除去する表面保護膜エッチング工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出した半導体層を掘り下げて溝を形成する半導体層エッチング工程と、
ダイシングライン部に形成された溝に沿って半導体ウェハを劈開することで、それぞれのチップ部を個々の半導体チップに分割する研磨工程とを含む、半導体チップの製造方法。 - 表面保護膜形成工程において、化学蒸着法(CVD)により表面保護膜としてSiO2膜を形成し、
表面保護膜エッチング工程において、フロロカーボン系ガス主体のガスを用いたプラズマエッチングを行うことにより、ダイシングライン部において、配線形成層の端縁に形成されたSiO2膜を残しながら、半導体層の層面に形成されたSiO2膜の除去を行う、請求項2または3に記載の半導体チップの製造方法。 - 半導体層と、半導体層上に配置されかつ金属層を含む配線形成層と、ダイシングライン部により画定される複数のチップ部とを備える半導体ウェハに対して、ダイシングライン部にて各々のチップ部を個別に分割して個片化された半導体チップを製造する方法であって、
ダイシングライン部において、ブレードを用いて、金属層を含む配線形成層を除去して、半導体層を露出させるとともに配線形成層の端縁より金属層を露出させる配線形成層除去工程と、
それぞれのチップ部およびダイシングライン部を覆うように、表面保護膜を形成する表面保護膜形成工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出された金属層を覆う表面保護膜を残しながら、半導体層を覆う表面保護膜を除去する表面保護膜エッチング工程と、
半導体ウェハに対してプラズマエッチングを行って、ダイシングライン部において、露出した半導体層を除去して、それぞれのチップ部を個々の半導体チップに分割する半導体層エッチング工程とを含む、半導体チップの製造方法。 - 表面保護膜形成工程において、化学蒸着法(CVD)により表面保護膜としてSiO2膜を形成し、
表面保護膜エッチング工程において、フロロカーボン系ガス主体のガスを用いたプラズマエッチングにより、ダイシングライン部において、配線形成層の端縁に形成されたSiO2膜を残しながら、半導体層の層面に形成されたSiO2膜の除去を行う、請求項5に記載の半導体チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010271484A JP5509051B2 (ja) | 2010-12-06 | 2010-12-06 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010271484A JP5509051B2 (ja) | 2010-12-06 | 2010-12-06 | 半導体チップの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012124212A true JP2012124212A (ja) | 2012-06-28 |
JP2012124212A5 JP2012124212A5 (ja) | 2013-05-30 |
JP5509051B2 JP5509051B2 (ja) | 2014-06-04 |
Family
ID=46505387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010271484A Active JP5509051B2 (ja) | 2010-12-06 | 2010-12-06 | 半導体チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5509051B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016076574A (ja) * | 2014-10-06 | 2016-05-12 | 株式会社ディスコ | ウエーハの分割方法 |
-
2010
- 2010-12-06 JP JP2010271484A patent/JP5509051B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016076574A (ja) * | 2014-10-06 | 2016-05-12 | 株式会社ディスコ | ウエーハの分割方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5509051B2 (ja) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5473879B2 (ja) | 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法 | |
JP5509057B2 (ja) | 半導体チップの製造方法 | |
JP4480728B2 (ja) | Memsマイクの製造方法 | |
JP5591181B2 (ja) | 半導体チップの製造方法 | |
JP2006179768A (ja) | 半導体チップの製造方法 | |
JP4338650B2 (ja) | 半導体チップの製造方法 | |
US8148240B2 (en) | Method of manufacturing semiconductor chips | |
JP2006344816A (ja) | 半導体チップの製造方法 | |
KR101784655B1 (ko) | 반도체 디바이스 및 방법 | |
US9490103B2 (en) | Separation of chips on a substrate | |
JP2009226582A (ja) | 半導体装置の製造方法 | |
JP2005051007A (ja) | 半導体チップの製造方法 | |
JP2004140179A (ja) | 半導体装置及びその製造方法 | |
US10685883B1 (en) | Method of wafer dicing and die | |
JP2016167573A (ja) | 半導体装置の製造方法 | |
JP5509051B2 (ja) | 半導体チップの製造方法 | |
JP2012033721A (ja) | 半導体装置の製造方法 | |
KR20070074937A (ko) | 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법 | |
JP6492286B2 (ja) | 素子チップの製造方法 | |
CN109979879B (zh) | 半导体芯片制造方法 | |
JP6591240B2 (ja) | デバイスの製造方法 | |
TWI771893B (zh) | 陣列式晶片的切割方法 | |
JP6492288B2 (ja) | 素子チップの製造方法 | |
US20240170332A1 (en) | Wafer with test structure and method of dicing wafer | |
CN111785686B (zh) | 切割晶圆的方法及晶粒 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5509051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |