KR20170134232A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20170134232A
KR20170134232A KR1020170063825A KR20170063825A KR20170134232A KR 20170134232 A KR20170134232 A KR 20170134232A KR 1020170063825 A KR1020170063825 A KR 1020170063825A KR 20170063825 A KR20170063825 A KR 20170063825A KR 20170134232 A KR20170134232 A KR 20170134232A
Authority
KR
South Korea
Prior art keywords
electrode terminal
die pad
lead
semiconductor element
terminal portion
Prior art date
Application number
KR1020170063825A
Other languages
English (en)
Other versions
KR102011559B1 (ko
Inventor
켄 사카모토
데츠야 우에다
게이타로 이치카와
유키 요시오카
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20170134232A publication Critical patent/KR20170134232A/ko
Application granted granted Critical
Publication of KR102011559B1 publication Critical patent/KR102011559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(과제) 전극 단자를 반도체 소자의 상면으로 연장시킨 반도체 장치에 있어서, 단일 리드 프레임으로부터 복수의 반도체 장치를 일괄하여 효율적으로 제조하는 것을 목적으로 한다.
(해결 수단) 다이 패드(2b)와 다이 패드의 주위에 마련된 전극 단자부(2a)를 갖고 띠 형상으로 배열된 복수의 회로 패턴과, 타이 바(2c)와, 테두리부와, 서스펜션 리드(2d)를 갖는 리드 프레임(2)에 있어서, 다이 패드에 반도체 소자를 접합하고, 복수의 전극 단자의 단부와 테두리부의 접속 부분, 회로 패턴의 배열 방향의 양 단부에 있어서의 테두리부와 타이 바(2c)의 접속 부분, 각 회로 패턴 사이에 있어서의 테두리부에서 타이 바(2c)와의 접속 부위로부터 배열 방향으로 연장되는 테두리부의 부위까지의 사이의 접속 부분을 각각 절단하고, 전극 단자부(2a)의 단부를 반도체 소자의 상면 방향으로 연장시키도록 굴곡시키고, 타이 바(2c) 및 전극 단자부(2a)에서 타이 바(2c)보다 위쪽에 위치하는 부위를 노출시키면서 리드 프레임을 일괄하여 수지 봉지한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 장치의 제조 방법에 관한 것이고, 특히 전극 단자를 반도체 소자의 상면으로 연장되도록 배치하는 반도체 장치의 제조 방법에 관한 것이다.
최근, 파워 반도체 장치는, 비용 절감이나 프린트 기판에서의 배치 면적 축소를 위해 장치의 소형화에 대한 요구가 높아지고 있다. 전극 단자가 반도체 장치의 측면(반도체 소자의 표면과 평행 방향)으로 연장되어 있는 일반적인 반도체 장치에서는, 프린트 기판에 배치하는 반도체 소자 수가 증가하면 배치 면적이 커져 버린다. 그 때문에, 전극 단자가 반도체 장치의 측면으로 연장되는 것이 아닌, 반도체 장치의 상면(반도체 소자의 표면과 수직 방향)으로 연장되도록 구성함으로써 반도체 장치를 소형화하고, 또한, 프린트 기판에서의 배치 면적을 작게 할 수 있는 반도체 장치의 제조 방법이 제안되고 있다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2002-33433호 공보
그렇지만, 특허 문헌 1에 기재된 반도체 장치의 제조 방법에서는, 전극 단자를 반도체 소자의 상면으로 연장시킨 반도체 장치에 있어서, 리드 포밍 공정으로부터 수지 봉지 공정까지 단일 리드 프레임으로부터 복수의 반도체 장치를 일괄하여 제조할 수 없어서, 생산 효율이 나빠진다고 하는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위해 이루어진 것이고, 전극 단자를 반도체 소자의 상면으로 연장시킨 반도체 장치에 있어서, 단일 리드 프레임으로부터 복수의 반도체 장치를 일괄하여 효율적으로 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명에 관련되는 반도체 장치의 제조 방법은, 다이 패드와 다이 패드의 주위에 마련된 전극 단자부를 갖고 띠 형상으로 배열된 복수의 회로 패턴과, 전극 단자부를 구성하는 복수의 전극 단자의 사이를 접속하면서 회로 패턴의 배열 방향으로 연장되는 타이 바와, 각 회로 패턴 사이에 경계 테두리를 갖고 복수의 전극 단자 및 타이 바의 양 단부에 접속되어 회로 패턴을 둘러싸도록 배치된 테두리부와, 테두리부와 다이 패드의 사이를 회로 패턴의 배열 방향으로 접속하는 서스펜션 리드를 갖는 리드 프레임에 있어서, 다이 패드에 반도체 소자를 접합하는 다이 본딩 공정과, 반도체 소자와 복수의 전극 단자를 금속 와이어에 의해 전기적으로 접속하는 와이어 본딩 공정과, 복수의 전극 단자의 단부와 테두리부의 접속 부분, 회로 패턴의 배열 방향의 양 단부에 있어서의 테두리부와 타이 바의 접속 부분, 회로 패턴 사이에 있어서의 테두리부에서 타이 바와의 접속 부위로부터 회로 패턴의 배열 방향으로 연장되는 테두리부의 부위까지의 사이의 접속 부분을 각각 절단하고, 전극 단자부에 있어서의 타이 바와 다이 패드의 사이의 부위를 굴곡시켜 타이 바를 포함하는 전극 단자부의 단부를 반도체 소자의 상면이 향하고 있는 방향으로 연장시키는 리드 포밍 공정과, 전극 단자부에서 타이 바보다 반도체 소자의 상면이 향하고 있는 방향에 위치하는 부위 및 타이 바가 노출되도록 리드 프레임을 수지 봉지하는 수지 봉지 공정과, 각 회로 패턴 사이를 각각 절단하여 개개의 반도체 장치로 분리하는 리드 커트 공정을 구비하는 것을 특징으로 한다.
본 발명에 관련되는 반도체 장치의 제조 방법에 의하면, 전극 단자를 반도체 소자의 상면으로 연장시킨 반도체 장치를, 리드 포밍 공정으로부터 수지 봉지 공정까지 단일 리드 프레임으로부터 복수의 반도체 장치를 일괄하여 제조하기 때문에, 생산 효율을 향상시킬 수 있다.
도 1은 실시의 형태 1에 관련되는 반도체 장치의 제조 방법으로 제조된 반도체 장치를 나타내는 평면도이다.
도 2는 실시의 형태 1에 관련되는 도 1의 반도체 장치에 있어서의 A-A’선의 단면도이다.
도 3은 실시의 형태 1에 관련되는 반도체 장치의 제조 방법의 플로차트이다.
도 4는 실시의 형태 1에 관련되는 반도체 장치의 제조 방법으로 제조된 반도체 장치에 있어서의 리드 프레임의 평면도이다.
도 5는 실시의 형태 1에 관련되는 반도체 장치의 제조 방법으로 제조된 반도체 장치에 있어서의 프레임 테두리를 나타내는 리드 프레임의 평면도이다.
도 6은 실시의 형태 1에 관련되는 반도체 장치의 제조 방법에 있어서의 와이어 본딩 공정 후의 반도체 장치의 구성을 나타내는 평면도이다.
도 7은 실시의 형태 1에 관련되는 반도체 장치의 제조 방법에 있어서의 프레임 테두리 절단 후의 반도체 장치의 구성을 나타내는 평면도이다.
도 8은 실시의 형태 1에 관련되는 반도체 장치의 제조 방법에 있어서의 리드 포밍 공정 후의 반도체 장치의 구성을 나타내는 평면도이다.
도 9는 실시의 형태 1에 관련되는 도 8의 반도체 장치에 있어서의 L-L’선의 단면도이다.
도 10은 실시의 형태 1에 관련되는 반도체 장치의 제조 방법에 있어서의 수지 봉지 금형의 구성을 나타내는 단면도이다.
도 11은 실시의 형태 1에 관련되는 반도체 장치의 제조 방법에 있어서의 수지 봉지 공정에서의 가동 클램프의 구성을 나타내는 사시도(a)와 평면도(b)와 수지 봉지 금형의 클램프 위치(c)를 나타내는 도면이다.
실시의 형태 1.
실시의 형태 1에 있어서의 반도체 장치의 제조 방법에 대하여 설명한다. 도 1은 실시의 형태 1의 반도체 장치의 제조 방법으로 제조된 반도체 장치를 나타내는 평면도이다. 반도체 장치(100)는, 반도체 소자(1a, 1b, 1c, 1d)가 리드 프레임(2)상에, 땜납 혹은 금속 와이어(3) 등으로 전기적으로 접속되고, 수지(4)에 의해 봉지됨으로써 구성된다. 반도체 소자는, 예컨대, IGBT, 다이오드, MOSFET 등을 일례로서 들 수 있다.
도 1에 나타내는 회로에 있어서는, IGBT(1a)와 다이오드(1b)가 병렬 회로를 구성하고, IGBT(1c)와 다이오드(1d)가 병렬 회로를 구성하고, 양자가 전기적으로 직렬 접속하여 인버터 회로를 구성한다. 전극 단자는 주 단자(11, 12, 13)와 제어 단자(14, 15)로 구성되고, 전류 경로로서 기능한다. 주 단자(11)는, IGBT(1a)의 콜렉터 전극 및 다이오드(1b)의 애노드 전극과 전기적으로 접속되어 있다. IGBT(1a)의 이미터 전극과 다이오드(1b)의 캐소드 전극은, 와이어 본딩에 의해 전기적으로 접속되어 있다. 또한, 제어 단자(14)와 IGBT(1a)의 게이트 전극(도시하지 않음)은, 와이어 본딩에 의해 전기적으로 접속되어 있다. 또한, IGBT(1a)의 이미터 전극과 주 단자(12)는, 와이어 본딩에 의해 전기적으로 접속되어 있다. 주 단자(12)는, IGBT(1c)의 콜렉터 전극 및 다이오드(1d)의 애노드 전극과 전기적으로 접속되어 있고, IGBT(1c)의 이미터 전극과 다이오드(1d)의 캐소드 전극은, 와이어 본딩에 의해 전기적으로 접속되어 있다. 또한, 제어 단자(15)가 IGBT(1c)의 게이트 전극(도시하지 않음)과 와이어 본딩에 의해 전기적으로 접속되어 있다. 또한, 다이오드(1d)의 캐소드 전극은 주 단자(13)와 와이어 본딩에 의해 전기적으로 접속되어 있다. 또, 반도체 소자의 개수는 4개로 한정되는 것이 아니고, 임의의 수를 사용하더라도 좋다.
도 2는 도 1의 반도체 장치에 있어서의 A-A’선의 단면도이다. 리드 프레임의 전극 단자부(2a)가 반도체 장치의 상면(반도체 소자의 표면과 수직 방향)으로 연장되도록 배치되어 있고, 수지(4)의 외부로 노출되어 있다. 이와 같은 구성에서는, 반도체 장치의 측면 방향으로 전극 단자가 돌출하고 있지 않기 때문에, 반도체 장치를 소형화하는 것이 가능하게 된다. 또한, 이러한 반도체 장치를 외부 기판에 배치할 때에는 배치 면적을 작게 할 수 있는 효과가 있다. 이하, 반도체 장치(100)의 제조 방법에 대하여 설명한다.
도 3은 실시의 형태 1의 반도체 장치의 제조 방법의 플로차트, 도 4 및 도 5는 실시의 형태 1에 관련되는 반도체 장치의 제조 방법에 사용되는 리드 프레임의 평면도이고, 도 4에서는 반도체 장치의 전극 단자부가 되기 위한 부위, 도 5에서는, 프레임 테두리의 부위를 각각 파선으로 나타내고 있다.
도 4 및 도 5에 근거하여, 리드 프레임에 대하여 설명한다. 리드 프레임(2)은, 개개의 반도체 장치에 대응한 회로 패턴이, 개개의 전극 단자가 연장되는 방향이 측면이 되도록 일렬로 늘어선다. 다시 말해, 복수의 회로 패턴이 띠 형상으로 연속하여 있도록 배열된다. 배열 방향에 대한 측면 부분은, 후술하는 리드 포밍 공정에 있어서, 구부러지는 부위에 대응한다. 리드 프레임(2)의 재질로서는, 예컨대 구리를 들 수 있지만, 다른 도전성이 우수한 금속 재료이더라도 좋다.
리드 프레임(2)에 있어서의 구성 요소로서, 개개의 반도체 장치에 대응하는 회로 패턴의 전극 단자부(2a)와 다이 패드부(2b)와, 타이 바(2c)와, 서스펜션 리드(2d)와, 프레임 테두리(2e)와, 경계 테두리(2f)를 일체로 구비한다. 또, 프레임 테두리(2e)와, 경계 테두리(2f)를 총칭하여 테두리부라고 부른다. 전극 단자부(2a)는, 도 1에서 설명한 주 단자(11, 12, 13)와 제어 단자(14, 15)에 대응하는 부위이고, 복수의 전극 단자로 구성된다.
한편, 다이 패드부(2b)는 반도체 소자를 리드 프레임에 탑재할 때의 탑재 부분이다. 타이 바(2c)는, 전극 단자부(2a)에 있어서, 이웃하는 2개의 각 전극 단자의 사이에 배치되고, 각 전극 단자를 연결하고 있다. 즉, 각 전극 단자부(2a)와 테두리부가, 개개의 전극 단자가 연장되는 방향에 대하여 직각을 이루는 방향으로 연장되는 각 타이 바(2c)에 의해 각각 연결되어 있다. 또한, 리드 프레임(2)의 각 반도체 장치에 대응하는 각 타이 바(2c)는, 리드 프레임 전체로서 본 경우, 배열 방향으로, 직선 형상이 되도록 각각 배치되어 있다.
또, 도 5의 프레임 테두리(2e)란, 2개의 파선의 사이에서 둘러싸여 있는 범위를 가리키고, 복수의 반도체 장치를 리드 프레임 단위로 반송할 때에 이용하는 부위이다. 여기서는, 프레임 테두리(2e)를 명시하기 위해, 도 4가 아닌, 도 5 중에 파선으로 나타내고 있다. 또한, 프레임 테두리(2e)로 둘러싸이는 영역은, 경계 테두리(2f)에 의해 각 반도체 장치에 대응하는 개개의 회로 패턴 영역으로 나누어져 있다. 배열 방향에 있어서, 경계 테두리(2f)는 타이 바(2c)와 교차하여 연결된다. 서스펜션 리드(2d)는, 테두리부(프레임 테두리(2e) 및 경계 테두리(2f))와 다이 패드(2b)의 사이에 마련되고, 리드 프레임 단위로 제조되는 각 공정에 있어서, 경계 테두리(2f) 및 타이 바(2c)와 협력하면서, 다이 패드부(2b)를 지지하는 기능을 하고 있다.
다음으로, 도 3의 각 공정에 대하여 설명한다. 우선, 다이 본딩 공정에 있어서, 반도체 소자(1a, 1b, 1c, 1d)를, 다이 패드부(2b)에, 땜납에 의해 접합한다. 계속하여, 와이어 본딩 공정에 있어서, 반도체 소자(1a, 1b, 1c, 1d)의 표면측의 전극(도시하지 않음)과 전극 단자부(2a), 및, 반도체 소자(1a)의 전극과 반도체 소자(1b)의 표면의 전극 사이, 및, 반도체 소자(1c)의 전극과 반도체 소자(1d)의 표면의 전극 사이를, 각각, 금속 와이어(3)에 의해 전기적으로 접속한다.
계속하여, 리드 포밍 공정에 대하여 설명한다. 도 6은 와이어 본딩 공정 후의 반도체 장치의 구성을 나타내는 평면도, 도 7은 리드 포밍 공정에 있어서의 프레임 테두리 절단 후의 반도체 장치의 구성을 나타내는 평면도, 도 8은 리드 포밍 공정 후의 반도체 장치의 구성을 나타내는 평면도, 도 9는 도 8의 반도체 장치에 있어서의 L-L’선의 단면도이다.
리드 포밍 공정에서는, 전극 단자부(2a)를 굴곡시키지만, 굴곡시키기 전 단계로서, 리드 프레임(2)의 프레임 테두리(2e)로부터, 전극 단자부(2a), 타이 바(2c), 및 경계 테두리(2f)를 각각 절단한다.
프레임 테두리(2e)로부터, 전극 단자부(2a), 타이 바(2c), 및 경계 테두리(2f)를 절단하는 위치는, D-D’선, E-E’선, F-F’선, G-G’선, H-H’선, I-I’선이고, 이들 선을 따라 리드 프레임을 절단한다. 또, 절단 방법은 펀칭 등에 의해 행한다. 서스펜션 리드(2d)가, 경계 테두리(2f) 및 타이 바(2c)와 협력하면서 프레임 테두리로부터 다이 패드부(2b)에 연결되는 것에 의해, 다이 패드부(2b)를 지지하고 있다. 따라서, 상기의 절단 위치에서 절단할 때에, 전극 단자부(2a) 혹은 다이 패드부(2b)가 절단에 의해 리드 프레임으로부터 낙하하는 것을 방지할 수 있다.
이러한 리드 프레임 구성의 채용에 의해, 전극 단자부(2a) 혹은 다이 패드부(2b)가 변형하는 것도 억제할 수 있고, 프레임 테두리(2e)를 굴곡시키는 일 없이 전극 단자부(2a)를 굴곡시킬 수 있다. 또, 서스펜션 리드(2d)의 두께를 두껍게, 서스펜션 리드의 폭을 일정한 범위 내의 폭으로 함으로써, 다이 패드부(2b)를 보다 한층 강고하게 지지할 수 있다. 서스펜션 리드(2d)의 두께는 0.4~0.7㎜, 폭은 10~20㎜로 구성하는 것이 바람직하다. 또한, 도 9에 나타내는 바와 같이, 서스펜션 리드(2d)에, 배열 방향과 직교하는 방향에 평행한 단차를 마련함으로써 다이 패드부(2b)를 보다 한층 강고하게 지지할 수 있다. 단차의 곡률 반경 R은 0.3㎜ 이상이 바람직하다.
프레임 테두리(2e)로부터 전극 단자부(2a)와 타이 바(2c)와 각 회로 패턴 사이의 경계 테두리(2f)를 절단한 후, 전극 단자부(2a)를, 반도체 소자의 상면으로 연장되는 방향이 되도록 굴곡시킨다. 굴곡 위치는, 도 7 중의 J-J’선, 및, K-K’선이다. 도 2와 같이 반도체 장치가 완성되었을 때에, 전극 단자가 수지 외부로 돌출하는 위치가 되도록 굴곡시킨다.
전극 단자부(2a)는, 타이 바(2c)보다 안쪽(반도체 소자측) 및 금속 와이어와 전극 단자부(2a)의 접속 위치보다 바깥쪽의 범위 내에서 굴곡시킨다. 전극 단자부(2a)의 굴곡 후는, 도 9와 같이 전극 단자부(2a)가 반도체 소자의 상면으로 연장된다. 또, 전극 단자부(2a)의 굴곡 방법으로서는, 롤러 굽힘 또는 캠 굽힘의 어느 것을 사용하더라도 좋다.
한편, 프레임 테두리(2e)는 굴곡시키지 않기 때문에, 프레임 테두리(2e) 부분을 핸들링 영역으로서 사용할 수 있는 결과, 복수의 반도체 장치를 리드 프레임과 일체의 상태로 용이하게 반송할 수 있다. 다시 말해, 리드 프레임(2)을 반송할 때에는, 프레임 테두리를 잡고, 밀고, 당기는 등의 동작에 의해 반송한다. 또한, 프레임 테두리(2e)에 위치 결정용의 홈 혹은 구멍을 마련함으로써(도시하지 않음), 리드 프레임 반송시의 위치 결정 정밀도를 높이는 것이 가능하게 되고, 각 공정에 있어서 반송 목적지의 위치의 재조정이 용이하게 되는 결과, 원활하게 가공을 행할 수 있다.
계속하여, 수지 봉지 공정에 대하여 설명한다. 도 10은 본 실시의 형태 1에 관련되는 반도체 장치의 제조 방법 중의 수지 봉지 공정에 이용되는 수지 봉지 금형의 구성을 나타내는 단면도이다. 도 10의 수지 봉지 금형은, 상형 정반(upper mold surface plate)(20)에 마련된 상부 금형(21)과, 하형 정반(lower mold surface plate)(30)에 마련된 하부 금형(31)을, 상하 한 쌍의 금형으로서 구비하고 있다. 상부 금형(21) 및 하부 금형(31)의 일부인 상부 금형 캐비티 블록(22)의 상부 금형 파팅면(parting surface)(22a)과 하부 금형 캐비티 블록(32)의 하부 금형 파팅면(32a)이 맞춰짐으로써, 금형 내부 공간(22b와 32b에 의해 형성되는 공간)이 형성된다. 그리고, 해당 금형 내부 공간에, 전극 단자부(2a)의 선단부와 타이 바(2c)와 경계 테두리(2f)의 선단부 이외의 나머지의 부분이 수납된다. 상기 수납 작업과 병행하여, 금형 내부 공간과 연통한 단자 구멍(22c)에 전극 단자부(2a)의 선단부와 타이 바(2c)와 경계 테두리(2f)의 선단부가 배치(삽입)된다. 프레임 테두리(2e)와 전극 단자부(2a)는, 그 금형 내부 공간과 일치하도록 리드 포밍 공정에서 분리되기 때문에, 전극 단자가 반도체 소자의 상면으로 연장되도록 구성된 복수의 반도체 장치를 프레임 테두리로 연결된 상태에서 일괄하여 수지 봉지할 수 있다.
도 11은 수지 봉지 공정에 있어서의 가동 클램프의 구성을 나타내는 사시도(a)와 평면도(b)와 수지 봉지 금형에서의 클램프 위치를 나타내는 도면(c)이다. 금형 상면(23)은 수지 봉지 금형의 상면을 나타내고 있고, 단자 구멍(22c)을 구비하고 있다. 단자 구멍(22c)을 통해서 수지 봉지 금형의 외부로 돌출하고 있는 전극 단자부(2a)의 선단부와 타이 바(2c)와 경계 테두리(2f)를, 가동 클램프(40)로 클램프하여 타이 바(2c), 및, 그 주변 부분의 표면 및 이면을 끼워 넣고, 가동 클램프(40)의 적어도 일부를 단자 구멍(22c)에 맞물리게 함으로써 전극 단자부(2a)의 일단측의 공간과 타단측(선단부측)의 공간을 실질적으로 차단한 상태로 한다.
끼워 넣은 후, 전극 단자부(2a)의 일단측으로부터 액상의 수지를 주입한다. 가동 클램프를 이용한 제조 방법에 의하면, 액상의 수지가, 전극 단자부(2a)의 타단측으로 유출되는 것을 억제하는 것이 가능하게 된다. 다시 말해, 전극 단자부(2a)의 타단(선단부)이, 트랜스퍼 몰드 수지가 되는 액상의 수지에 부착되거나 매몰되거나 하는 것을 타이 바(2c) 등에 의해 억제하는 것이 가능하게 된다.
액상의 수지를 주입할 때는, 수지 주입구인 게이트(도시하지 않음)로부터 금형 내부 공간에, 트랜스퍼 몰드 수지(도 1)가 되는 액상의 수지를 주입한다. 주입하는 수지로서는, 예컨대 에폭시 수지 등의 열경화성 수지가 적용된다. 또, 다이 패드부(2b)의 아래에 수지가 주입되는 풀 몰드 구조에 한하지 않고, 다이 패드부(2b)의 아래에 절연 시트나 절연 기판을 마련하고, 그 아래에 히트싱크를 금형 내부 공간에 마련하고 나서 수지 봉지하더라도 좋다.
상형 정반(20) 및 하형 정반(30)에는 히터(도시하지 않음)가 묻혀 있고, 이 히터에 의해 상부 금형(21) 및 하부 금형(31)이 승온된다. 금형 내부 공간에 주입된 수지는, 가압된 후, 상부 금형(21) 및 하부 금형(31)으로부터의 열량에 의해 경화되는 것에 의해, 트랜스퍼 몰드 수지가 되고, 수지 봉지 공정이 완료된다.
또, 수지 봉지 공정에서는, 다이 패드부(2b)를 지지하는 서스펜션 리드(2d)를 마련하는 것에 의해, 수지 주입 중에 있어서의 수지의 압력에 의한 다이 패드부의 부침을 억제할 수 있다.
수지 봉지 공정 후의 리드 커트 공정에서는, 타이 바(2c)와, 경계 테두리(2f)와, 서스펜션 리드(2d) 등이 펀칭에 의해 커트된다. 이러한 커트에 의해, 복수의 전극 단자(2a)가 각 전극 단자 사이에서 전기적으로 독립되고, 또한, 전극 단자가 반도체 소자의 상면으로 연장되도록 구성된 복수의 반도체 장치는, 개개의 반도체 장치로 분리되어, 도 2에 나타낸 반도체 장치가 완성된다.
또, 서스펜션 리드(2d)를 커트할 때에, 반도체 장치(100)를 구성하는 수지(4)로부터 서스펜션 리드(2d)를 인출하더라도 좋다. 서스펜션 리드(2d)가 수지 내부로부터 인출되어 커트되기 때문에, 전극 단자의 선단부로부터 서스펜션 리드까지의 절연 거리를 길게 할 수 있다.
실시의 형태 1의 반도체 장치의 제조 방법에 의하면, 다이 패드부를 지지하는 서스펜션 리드를 리드 프레임에 마련함으로써, 전극 단자부를 프레임 테두리로부터 선택적으로 절단하고, 절단한 전극 단자부를 반도체 소자의 상면 방향으로 연장되도록 굴곡시킴으로써, 다이 본드 공정으로부터 수지 봉지 공정까지, 특히, 리드 포밍 공정으로부터 수지 봉지 공정까지, 단일 리드 프레임을 이용하여 전극 단자가 반도체 소자의 상면 방향으로 연장되도록 구성된 복수의 반도체 장치를 일괄하여 제조 가능하게 된다. 또한, 상기 각 공정에 있어서 프레임 테두리를 이용함으로써 간편하게 반송할 수 있기 때문에, 생산 효율을 향상시킬 수 있다고 하는 효과를 갖는다.
또, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시의 형태 및 변형예를 자유롭게 조합하고, 각 실시의 형태를 적절하게, 변형, 생략하는 것이 가능하다.

Claims (6)

  1. 다이 패드와 상기 다이 패드의 주위에 마련된 전극 단자부를 갖고 띠 형상으로 배열된 복수의 회로 패턴과, 상기 전극 단자부를 구성하는 복수의 전극 단자의 사이를 접속하면서 상기 회로 패턴의 배열 방향으로 연장되는 타이 바와, 상기 각 회로 패턴 사이에 경계 테두리를 갖고 상기 복수의 전극 단자 및 상기 타이 바의 양 단부에 접속되어 상기 회로 패턴을 둘러싸도록 배치된 테두리부와, 상기 테두리부와 상기 다이 패드의 사이를 상기 회로 패턴의 배열 방향으로 접속하는 서스펜션 리드를 갖는 리드 프레임에 있어서, 상기 다이 패드에 반도체 소자를 접합하는 다이 본딩 공정과,
    상기 반도체 소자와 상기 복수의 전극 단자를 금속 와이어에 의해 전기적으로 접속하는 와이어 본딩 공정과,
    상기 복수의 전극 단자의 단부와 상기 테두리부의 접속 부분, 상기 회로 패턴의 배열 방향의 양 단부에 있어서의 상기 테두리부와 상기 타이 바의 접속 부분, 상기 회로 패턴 사이에 있어서의 상기 테두리부에서 상기 타이 바와의 접속 부위로부터 상기 회로 패턴의 배열 방향으로 연장되는 상기 테두리부의 부위까지의 사이의 접속 부분을 각각 절단하고, 상기 전극 단자부에 있어서의 상기 타이 바와 상기 다이 패드의 사이의 부위를 굴곡시켜 상기 타이 바를 포함하는 상기 전극 단자부의 단부를 상기 반도체 소자의 상면이 향하고 있는 방향으로 연장시키는 리드 포밍 공정과,
    상기 전극 단자부에서 상기 타이 바보다 상기 반도체 소자의 상면이 향하고 있는 방향에 위치하는 부위 및 상기 타이 바가 노출되도록 상기 리드 프레임을 수지 봉지하는 수지 봉지 공정과,
    상기 각 회로 패턴 사이를 각각 절단하여 개개의 반도체 장치로 분리하는 리드 커트 공정
    을 구비하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 수지 봉지 공정에 있어서, 상기 리드 포밍 공정을 거친 리드 프레임을 금형의 내부에 배치하고, 상기 금형의 상부에 마련되고 상기 회로 패턴의 배열 방향이 긴 쪽이 되는 직사각형 형상의 개구를 갖는 단자 구멍을 통해서 상기 금형 외부로 노출된 부위를 가동 클램프에 의해 클램프하는 것에 의해 상기 타이 바를 포함하는 부위를 협지함과 아울러, 상기 가동 클램프의 선단부를 상기 단자 구멍에 맞물리게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 서스펜션 리드에, 상기 회로 패턴의 배열 방향과 직교하는 방향에 평행한 단차를 마련하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 서스펜션 리드의 두께가 0.4~0.7㎜이고, 상기 회로 패턴의 배열 방향과 직교하는 방향의 폭이 10~20㎜인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 다이 패드와 상기 다이 패드의 주위에 마련된 전극 단자부를 갖고 띠 형상으로 배열된 복수의 회로 패턴과, 상기 전극 단자부와 접속하여 상기 전극 단자부와 상기 다이 패드를 둘러싸도록 배치된 테두리부와, 상기 테두리부와 상기 다이 패드의 사이를 접속하는 서스펜션 리드를 갖는 리드 프레임에 있어서, 상기 다이 패드에 반도체 소자를 접합하는 다이 본딩 공정과,
    상기 반도체 소자와 상기 전극 단자부를 금속 와이어에 의해 전기적으로 접속하는 와이어 본딩 공정과,
    상기 전극 단자부와 상기 테두리부의 접속 부위를 절단하고, 상기 반도체 소자의 상면이 향하고 있는 방향으로 상기 전극 단자부를 굴곡시켜 연장시키는 리드 포밍 공정과,
    상기 전극 단자부에서 상기 반도체 소자의 상면이 향하고 있는 방향에 위치하는 부위가 노출되도록 상기 리드 프레임을 수지 봉지하는 수지 봉지 공정과,
    상기 각 회로 패턴 사이를 각각 절단하여 개개의 반도체 장치로 분리하는 리드 커트 공정
    을 구비하는 반도체 장치의 제조 방법.
  6. 반도체 소자의 이면과 접합된 다이 패드를 갖는 리드 프레임과 상기 반도체 소자가 단일 수지로 덮이는 반도체 장치로서,
    상기 반도체 소자의 표면이 향하고 있는 방향으로 상기 리드 프레임의 전극 단자부가 상기 수지로부터 노출되어 연장되는 것을 특징으로 하는 반도체 장치.
KR1020170063825A 2016-05-26 2017-05-24 반도체 장치 및 그 제조 방법 KR102011559B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-104791 2016-05-26
JP2016104791A JP6673012B2 (ja) 2016-05-26 2016-05-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20170134232A true KR20170134232A (ko) 2017-12-06
KR102011559B1 KR102011559B1 (ko) 2019-08-16

Family

ID=60269134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170063825A KR102011559B1 (ko) 2016-05-26 2017-05-24 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10074598B2 (ko)
JP (1) JP6673012B2 (ko)
KR (1) KR102011559B1 (ko)
CN (2) CN107437509B (ko)
DE (1) DE102017205116B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109287130B (zh) * 2017-05-19 2022-06-17 新电元工业株式会社 电子模块、引线框以及电子模块的制造方法
JP7238277B2 (ja) * 2018-06-14 2023-03-14 富士電機株式会社 半導体装置、リードフレーム及び半導体装置の製造方法
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
JP7145798B2 (ja) * 2019-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法および半導体装置
US11152288B2 (en) * 2019-04-25 2021-10-19 Infineon Technologies Ag Lead frames for semiconductor packages
CN113423173B (zh) * 2021-05-29 2023-09-29 华为技术有限公司 电子元件封装体、电子元件封装组件及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012752A (ja) * 1998-06-18 2000-01-14 Sharp Corp リードフレームおよびそれを用いた半導体装置ならびに半導体装置の製造方法
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2004063616A (ja) * 2002-07-26 2004-02-26 Renesas Technology Corp リードフレーム、これを用いた半導体装置の製造方法および小型素子の電気特性検査方法
KR20140077485A (ko) * 2012-12-14 2014-06-24 삼성전기주식회사 전력 모듈 패키지

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62158352A (ja) * 1986-01-06 1987-07-14 Mitsubishi Electric Corp 樹脂封止半導体装置
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
JP2568748B2 (ja) * 1990-10-30 1997-01-08 三菱電機株式会社 半導体装置
JPH04273158A (ja) * 1991-02-27 1992-09-29 Nec Corp 半導体装置
JP3491481B2 (ja) 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
JP3667916B2 (ja) * 1997-02-04 2005-07-06 ローム株式会社 樹脂パッケージ型半導体装置、およびその製造方法
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
JP2002033433A (ja) 2000-07-13 2002-01-31 Hitachi Ltd 半導体装置およびその製法
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
CN101562163B (zh) * 2008-04-17 2011-06-01 力成科技股份有限公司 以导线架为基底的半导体封装构造及其适用的导线架
JP5634033B2 (ja) * 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP5564367B2 (ja) * 2010-08-26 2014-07-30 新電元工業株式会社 半導体装置及びリードフレーム
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置
US20130015567A1 (en) * 2010-10-21 2013-01-17 Panasonic Corporation Semiconductor device and production method for same
JP5602095B2 (ja) 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
JP2013187266A (ja) * 2012-03-06 2013-09-19 Sanken Electric Co Ltd リードフレーム及び半導体モジュール
JP2014082312A (ja) * 2012-10-16 2014-05-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6028592B2 (ja) * 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
JP2014220439A (ja) * 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012752A (ja) * 1998-06-18 2000-01-14 Sharp Corp リードフレームおよびそれを用いた半導体装置ならびに半導体装置の製造方法
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム
KR100454376B1 (ko) * 1998-09-11 2004-10-26 가부시키가이샤 히타치세이사쿠쇼 파워 반도체 모듈 및 그를 이용한 전동기 구동 시스템
JP2004063616A (ja) * 2002-07-26 2004-02-26 Renesas Technology Corp リードフレーム、これを用いた半導体装置の製造方法および小型素子の電気特性検査方法
KR20140077485A (ko) * 2012-12-14 2014-06-24 삼성전기주식회사 전력 모듈 패키지

Also Published As

Publication number Publication date
US10074598B2 (en) 2018-09-11
US20170345742A1 (en) 2017-11-30
KR102011559B1 (ko) 2019-08-16
JP6673012B2 (ja) 2020-03-25
CN107437509A (zh) 2017-12-05
DE102017205116A1 (de) 2017-11-30
JP2017212349A (ja) 2017-11-30
CN107437509B (zh) 2021-07-06
DE102017205116B4 (de) 2022-08-18
CN112382576A (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
KR102011559B1 (ko) 반도체 장치 및 그 제조 방법
US9006784B2 (en) Semiconductor device and manufacturing method thereof
US10886203B2 (en) Packaging structure with recessed outer and inner lead surfaces
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US20170006721A1 (en) Semiconductor device and semiconductor device fabrication method
KR20080073735A (ko) 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법
JP5414644B2 (ja) 半導体装置
KR20110094126A (ko) 클립 배선을 가지는 반도체 다이 패키지
US20150076674A1 (en) Semiconductor device and method of manufacturing the same
US11742279B2 (en) Semiconductor device
JP5771136B2 (ja) 樹脂封止型パワー半導体モジュール及びその製造方法
JP4413054B2 (ja) 混成集積回路装置の製造方法
JP6625037B2 (ja) 半導体装置および半導体装置の製造方法
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
JP2010109255A (ja) 半導体装置
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
US20150294929A1 (en) Semiconductor die package and method of assembling same
JP4887346B2 (ja) 半導体装置
JP6685615B1 (ja) 半導体モジュール及びリードフレーム
JP2000012752A (ja) リードフレームおよびそれを用いた半導体装置ならびに半導体装置の製造方法
JP2009152324A (ja) 半導体装置の製造方法
JP2018110169A (ja) 半導体装置および半導体装置製造方法
JP5566181B2 (ja) パワー半導体モジュールとその製造方法
JP6729245B2 (ja) リードフレーム
JP5048627B2 (ja) リードフレーム及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
X701 Decision to grant (after re-examination)