KR20140077485A - 전력 모듈 패키지 - Google Patents

전력 모듈 패키지 Download PDF

Info

Publication number
KR20140077485A
KR20140077485A KR20120146346A KR20120146346A KR20140077485A KR 20140077485 A KR20140077485 A KR 20140077485A KR 20120146346 A KR20120146346 A KR 20120146346A KR 20120146346 A KR20120146346 A KR 20120146346A KR 20140077485 A KR20140077485 A KR 20140077485A
Authority
KR
South Korea
Prior art keywords
module
substrate
connection terminal
semiconductor chip
case
Prior art date
Application number
KR20120146346A
Other languages
English (en)
Other versions
KR101443985B1 (ko
Inventor
김태현
김광수
윤선우
이영기
유도재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120146346A priority Critical patent/KR101443985B1/ko
Priority to US14/103,574 priority patent/US9076660B2/en
Publication of KR20140077485A publication Critical patent/KR20140077485A/ko
Application granted granted Critical
Publication of KR101443985B1 publication Critical patent/KR101443985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시 예에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 제1기판, 상기 제1기판 일면에 실장된 제1반도체칩 및 상기 제1기판의 두께 방향 양 측면으로부터 상기 제1기판 일면에 실장된 제1반도체칩은 커버하고 상기 제1기판 타면은 노출시키도록 형성된 제1밀봉부재로 이루어진 제1모듈 및 상기 제1모듈을 감싸는 케이스를 포함한다.

Description

전력 모듈 패키지{Power module package}
본 발명은 전력 모듈 패키지에 관한 것이다.
지하자원은 한정되어 있지만 매년 에너지 사용량은 증가하고 있다. 이에 전세계가 대체 에너지 개발에 많은 관심과 노력을 기울이고 있다.
이러한 노력은 적은 에너지로 높은 효율을 낼 수 있는 기술 개발로 이어지고 있으며, 그 중 하나가 전력모듈이다.
전력 모듈은 크게 인버터(inverter), 컨버터(converter), 모터 구동용으로 구분할 수 있는데 그 사용처에 따라 다양한 형태를 가지고, 그 사용량은 꾸준히 증가하고 있다.
종래의 케이스(case) 형태를 갖는 산업용 및 고용량 전력모듈들은 대량생산이 어렵고, 가격이 비싼 단점으로 인하여 접근성이 용이하지 않았다.
만일, 이러한 케이스(case) 형태를 갖는 전력모듈들이 대량 생산이 가능한 구조를 가지고 좀더 경박단소화된다면 더 많은 곳에서 저렴한 가격으로 적용이 가능할 것이고, 이는 에너지 절연 및 자원보호, 자연보호에 한 몫을 하게 될 것이다.
이러한 목표를 달성하기 위해선 전력모듈의 가장 큰 취약점인 발열문제를 해결하고 대량생산이 가능한 전력 모듈 패키지 구조가 우선 개발되어야 한다.
한편, 종래 전력 모듈 패키지의 구조가 미국등록특허 제5920119호에 개시되어 있다.
본 발명의 일 측면은 자동화 공정을 통한 제작 가능 및 공정 단순화에 따라 저가의 모듈 구현이 가능한 전력 모듈 패키지를 제공하는 것이다.
본 발명의 다른 측면은 파워부 발열이 제어부에 미치는 영향을 최소화함으로써 방열특성이 향상되어 고온에서 사용 가능한 전력 모듈 패키지를 제공하는 것이다.
본 발명의 또 다른 측면은 모듈의 리드 프레임과 방열판 간의 최소 크리피지(creepage) 및 클리어런스(clearance) 확보가 용이한 구조를 갖는 전력 모듈 패키지를 제공하는 것이다.
본 발명의 일 실시 예에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 제1기판, 상기 제1기판 일면에 실장된 제1반도체칩 및 상기 제1기판의 두께 방향 양 측면으로부터 상기 제1기판 일면에 실장된 제1반도체칩은 커버하고 상기 제1기판 타면은 노출시키도록 형성된 제1밀봉부재로 이루어진 제1모듈 및 상기 제1모듈을 감싸는 케이스를 포함한다.
여기에서, 상기 제1모듈은 일단 및 타단을 갖고, 상기 일단은 상기 제1밀봉부재 내에 위치하여 상기 제1반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제1밀봉부재로부터 외부로 돌출된 제1외부접속단자를 더 포함하며, 상기 케이스에는 상기 제1외부접속단자 타단이 삽입되는 삽입홀이 형성될 수 있다.
또한, 상기 제1모듈은 상기 제1기판 일면과 평행한 제1면, 상기 제1기판의 두께 방향 양 측면과 평행한 제2면 및 상기 제1기판 타면이 노출된 제3면을 갖고, 상기 케이스는 상기 제1모듈의 제1면 및 제2면은 커버하고, 상기 제3면은 노출시키도록 상기 제1모듈을 감쌀 수 있다.
또한, 상기 케이스는 상기 제1모듈의 제1면을 커버하는 제1플레이트 및 상기 제1모듈의 제2면을 커버하는 제2플레이트로 이루어지며, 상기 제1모듈의 제1면과 상기 제1플레이트는 서로 접하고, 상기 제1모듈의 제2면과 상기 제2플레이트는 서로 이격될 수 있다.
또한, 상기 제1모듈의 제1면과 상기 제1플레이트 사이에 형성된 접합부재를 더 포함할 수 있다.
또한, 상기 제1모듈의 제2면과 상기 제2플레이트 사이에 형성된 보호부재를 더 포함할 수 있다.
또한, 상기 케이스는 상기 제1모듈의 제1면을 커버하는 제1플레이트 및 상기 제1모듈의 제2면을 커버하는 제2플레이트로 이루어지며, 상기 제1플레이트 및 제1모듈을 관통하도록 체결된 제1체결부재를 더 포함할 수 있다.
또한, 상기 제1모듈의 제3면에 접하는 방열판을 더 포함하고, 상기 제1체결부재는 상기 제1플레이트 및 제1모듈을 관통하여 상기 방열판의 일정 깊이까지 삽입 체결될 수 있다.
또한, 상기 케이스는 상기 제1모듈의 제1면을 커버하는 제1플레이트 및 상기 제1모듈의 제2면을 커버하는 제2플레이트로 이루어지며, 상기 제1플레이트를 관통하여 상기 제1모듈의 일정 깊이까지 삽입 체결된 제2체결부재를 더 포함할 수 있다.
또한, 상기 케이스는 상기 제1모듈의 제1면을 커버하는 제1플레이트 및 상기 제1모듈의 제2면을 커버하는 제2플레이트로 이루어지고, 상기 제1모듈의 제1면과 접하는 제1플레이트의 내벽으로부터 돌출 형성되되, 상기 제1모듈을 관통하도록 체결된 제3체결부재를 더 포함할 수 있다.
이때, 상기 제3체결부재는 탄성을 가질 수 있다.
또한, 본 발명의 다른 실시 예에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 제1기판, 상기 제1기판 일면에 실장된 제1반도체칩 및 상기 제1기판의 두께 방향 양 측면으로부터 상기 제1기판 일면에 실장된 제1반도체칩은 커버하고 상기 제1기판 타면은 노출시키도록 형성된 제1밀봉부재로 이루어진 제1모듈, 상기 제1모듈 상에 배치되되, 일면 및 타면을 갖는 제2기판 및 상기 제2기판 일면에 실장된 제2반도체칩으로 이루어진 제2모듈 및 상기 제1모듈 및 제2모듈을 감싸는 케이스를 포함한다.
이때, 상기 제2모듈은 상기 제2기판의 두께 방향 양 측면으로부터 상기 제2기판 일면에 실장된 제2반도체칩은 커버하고 상기 제2기판 타면은 노출시키도록 형성된 제2밀봉부재를 더 포함할 수 있다.
또한, 상기 제1모듈은 각각 일단 및 타단을 갖고, 상기 일단은 상기 제1밀봉부재 내에 위치하여 상기 제1반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제1밀봉부재로부터 돌출된 제1외부접속단자 및 제1연결단자를 포함하고, 상기 제2모듈은 각각 일단 및 타단을 갖고, 상기 일단은 상기 제2밀봉부재 내에 위치하여 상기 제2반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제2밀봉부재로부터 돌출된 제2외부접속단자 및 제2연결단자를 포함하며, 상기 케이스에는 상기 제1모듈의 제1외부접속단자 및 상기 제2모듈의 제2외부접속단자가 각각 삽입되는 제1삽입홀 및 제2삽입홀이 형성되고, 상기 제1모듈의 제1연결단자와 상기 제2모듈의 제2연결단자를 서로 전기적으로 연결하는 접속부가 형성될 수 있다.
또한, 상기 제1모듈은 각각 일단 및 타단을 갖고, 상기 일단은 상기 제1밀봉부재 내에 위치하여 상기 제1반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제1밀봉부재로부터 돌출된 제1외부접속단자 및 제1연결단자를 포함하고, 상기 제2모듈은 일단 및 타단을 갖고, 상기 일단은 상기 제2밀봉부재 내에 위치하여 상기 제2반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제2밀봉부재로부터 돌출된 제2외부접속단자를 포함하며, 상기 제1모듈의 제1연결단자는 상기 제2모듈의 기판 타면에 접하여 상기 제1모듈과 상기 제2모듈을 전기적으로 연결하고, 상기 케이스에는 상기 제1모듈의 제1외부접속단자 및 상기 제2모듈의 제2외부접속단자가 각각 삽입되는 제1삽입홀 및 제2삽입홀이 형성될 수 있다.
또한, 상기 제2모듈은 상기 제2기판 일면 상의 상기 제2반도체칩과 대응되는 위치에 상기 제2반도체칩을 커버하도록 형성된 제2밀봉부재를 더 포함할 수 있다.
또한, 상기 제1모듈은 각각 일단 및 타단을 갖고, 상기 일단은 상기 제1밀봉부재 내에 위치하여 상기 제1반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제1밀봉부재로부터 돌출된 제1외부접속단자 및 제1연결단자를 포함하고, 상기 제2모듈은 일단 및 타단을 갖고, 상기 일단은 상기 제2기판 일면에 접하여 상기 제2반도체칩과 전기적으로 연결되고, 상기 타단은 외부로 돌출된 제2외부접속단자를 포함하며, 상기 제1모듈의 제1연결단자는 상기 제2기판 타면에 접하여 상기 제1모듈과 상기 제2모듈을 전기적으로 연결하고, 상기 케이스에는 상기 제1모듈의 제1외부접속단자 및 상기 제2모듈의 제2외부접속단자가 각각 삽입되는 제1삽입홀 및 제2삽입홀이 형성될 수 있다.
또한, 상기 제2기판의 타면은 상기 제1모듈 상에 접하고, 상기 케이스는 상기 제2기판 일면과 접하는 내벽으로부터 돌출 형성되되, 상기 제2기판을 관통하여 상기 제1모듈의 일정 깊이까지 삽입 체결된 체결부재를 더 포함할 수 있다.
또한, 상기 제1반도체칩은 전력 소자이고, 상기 제2반도체칩은 제어 소자일 수 있다.
또한, 상기 제1모듈 및 상기 제2모듈 사이에 형성된 접합부재를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위한 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 전력 모듈 패키지는 제1모듈과 케이스를 별도로 제작한 후 제1모듈에 케이스를 씌워 제작함으로써, 제1모듈과 케이스를 용이하게 결합 및 고정시킬 수 있으므로 자동화 공정이 가능하여 공정 단순화 및 공정 시간 단축의 효과가 있다.
또한, 본 발명에 따른 전력 모듈 패키지는 저가의 액상 수지로 모듈을 몰딩한 후 케이스와 결함함으로써, 공정 비용 절감의 효과가 있다.
또한, 본 발명에 따른 전력 모듈 패키지는 케이스 내벽에 체결부재를 형성하고 제1모듈의 체결홀에 상기 체결부재를 억지끼움함으로써, 제1모듈과 케이스의 임시 접합을 위한 접합부재 없이 제1모듈과 케이스를 결합 및 고정할 수 있는 효과가 있다.
또한, 본 발명에 따른 전력 모듈 패키지는 전력부와 제어부가 별도로 몰딩 형성됨으로써, 전력부로부터 발생되는 열이 제어부로 미치는 영향을 최소화하여 온도 특성이 향상되므로 고온에서 사용 가능한 효과가 있다.
또한, 본 발명에 따른 전력 모듈 패키지는 몰딩된 모듈과 케이스를 결합하여 제작함으로써, 모듈의 리드 프레임과 방열판 간의 최소 크리피지(creepage) 및 클리어런스(clearance) 확보가 용이한 효과가 있다.
도 1은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도,
도 2는 도 1의 전력 모듈 패키지의 상면 및 하면을 나타내는 평면도,
도 3 및 도 4는 각각, 도 2의 A-A' 단면도 및 제1체결부재가 체결된 구조를 나타내는 단면도,
도 5 및 도 6은 각각, 도 1의 전력 모듈 패키지에 형성된 체결홈 구조를 나타내는 단면도 및 상기 체결홈에 제2체결부재가 체결된 구조를 나타내는 단면도,
도 7 및 도 8은 도 1의 전력 모듈 패키지의 케이스 내벽으로부터 돌출 형성된 제3체결부재가 제1모듈에 체결된 구조를 나타내는 단면도,
도 9는 본 발명의 제2실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도,
도 10은 본 발명의 제3실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도, 및
도 11은 본 발명의 제4실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명하기로 한다.
제1실시예
도 1은 본 발명의 제1실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도이고, 도 2는 도 1의 전력 모듈 패키지의 상면 및 하면을 나타내는 평면도이며, 도 3 및 도 4는 각각, 도 2의 A-A' 단면도 및 제1체결부재가 체결된 구조를 나타내는 단면도이고, 도 5 및 도 6은 각각, 도 1의 전력 모듈 패키지에 형성된 체결홈 구조를 나타내는 단면도 및 상기 체결홈에 제2체결부재가 체결된 구조를 나타내는 단면도이며, 도 7 및 도 8은 도 1의 전력 모듈 패키지의 케이스 내벽으로부터 돌출 형성된 제3체결부재가 제1모듈에 체결된 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(100)는 제1모듈(110) 및 제1모듈(110)을 감싸는 케이스(150)를 포함할 수 있다.
본 실시 예에서 제1모듈(110)은 도 1에 도시한 바와 같이, 제1기판(107), 제1기판(107) 일면에 실장된 제1반도체칩(109) 및 제1기판(107)과 제1반도체칩(109)을 커버하도록 형성된 제1밀봉부재(113)를 포함할 수 있다.
여기에서, 제1기판(107)은 금속판(101), 금속판(101) 일면에 형성된 절연층(103) 및 절연층(103) 상에 형성된 회로패턴(105)으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 예를 들어, 양극산화층을 갖는 금속기판, 인쇄회로기판(Printed Circuit Board:PCB), 세라믹 기판, 디비씨(Direct Bonded Copper:DBC) 기판 등을 포함할 수 있다.
여기에서, 금속판(101)은 비교적 저가로 손쉽게 얻을 수 있는 금속재료일 뿐 아니라 고열전도도를 갖는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 고열전도도를 갖는 금속이라면 어느 것이든 사용 가능하다.
본 실시 예에서 제1기판(107)은 일면 및 타면을 갖는다. 이때, 상기 일면은 도 1을 기준으로, 제1반도체칩(109)이 실장되는 면, 즉, 회로패턴(105)이 형성된 면을 의미하고, 상기 타면은 그 반대인 면 즉, 금속판(101)의 노출된 면을 의미할 수 있다.
또한, 본 실시 예에서 회로패턴(105)은 도 1과 같이, 제1반도체칩(109)이 실장되는 칩 실장용 패드(105a) 및 제1외부접속단자(120a, 120b)가 접하는 외부접속패드(105b)를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서 제1밀봉부재(113)는 제1기판(107)의 두께 방향 양 측면으로부터 제1기판(107) 일면에 실장된 제1반도체칩(109)은 커버하고, 제1기판(107) 타면은 노출시키도록 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 제1밀봉부재(113)로는 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에 따른 제1모듈(110)은 제1외부접속단자(120a, 120b)를 포함할 수 있다.
여기에서, 제1외부접속단자(120a, 120b)는 각각 일단 및 타단을 갖고, 상기 일단은 제1밀봉부재(113) 내에 위치하여 상기 제1반도체칩(109)과 전기적으로 연결되고, 상기 타단은 제1밀봉부재(113)로부터 외부로 돌출될 수 있다.
또한, 제1외부접속단자(120a, 120b)는 제1기판(107) 상에 실장된 제1반도체칩(109)의 구동을 위한 외부의 구동 IC 또는 별도의 외부장치와 전기적으로 연결되는 구성으로서, 도 1과 같이, 리드 프레임(lead frame)으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 제1외부접속단자(120a, 120b)의 일단을 기판(107) 상에 형성된 외부접속패드(105b)에 접합하여 제1반도체칩(109)과 전기적으로 연결할 수도 있고, 또는, 와이어(wire)(111)를 이용하여 제1반도체칩(109)의 전극과 직접 연결하여 제1반도체칩(109)과 전기적으로 연결할 수도 있다.
또한, 제1외부접속단자(120a, 120b) 중 기판(107) 상의 외부접속패드(105b)에 일단이 접합된 제1외부접속단자(120a)는 도 1과 같이, 다운-셋(down-set) 형태로 형성되어 있으나, 특별히 이에 한정되는 것은 아니며, 다운-셋(down-set) 없이도 구현 가능함은 물론이다.
본 실시 예에서, 제1반도체칩(109)은 전력소자일 수 있으며, 상기 전력소자는 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체칩 또는 다이오드(diode)를 포함할 수 있다.
본 실시 예에서, 제1반도체칩(109)과 칩 실장 패드(105a) 사이에 접합층(112)이 형성될 수 있는데, 이 접합층(112)은 열을 효과적으로 방출하기 위하여 열전도율이 상대적으로 높은 솔더(solder) 또는 전도성 에폭시(epoxy)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서, 제1반도체칩(109)과 제1기판(107) 및 제1외부접속단자(120a, 120b)는 와이어(111)를 이용하여 전기적으로 연결될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 상기 와이어 본딩(wire bonding) 공정은 당 기술분야에서 잘 알려진 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 및 스티치 본딩(stitch bonding)에 의해 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 와이어(wire)로는 알루미늄(Al), 금(Au), 구리(Cu) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니며, 일반적으로 전력소자인 제1반도체칩(109)으로 고전압의 정격전압을 인가하는 와이어(wire)로는 알루미늄(Al)으로 이루어진 것을 사용하는데, 이는 고전압을 견디기 위해서는 두꺼운 와이어를 사용하여야 하는데, 금(Au) 또는 구리(Cu)를 사용하는 것보다 알루미늄(Al)을 사용하는 것이 비용 절감 차원에서 효과적이기 때문이다.
도 1을 살펴보면, 본 실시 예에 따른 제1모듈(110)은 제1기판(107)의 일면과 평행한 제1면(A), 상기 제1기판(107)의 두께 방향 양 측면과 평행한 제2면(B) 및 상기 제1기판(107) 타면이 노출되는 제3면(C)으로 이루어질 수 있으며, 케이스(150)는 제1모듈(110)의 제1면(A) 및 제2면(B)은 커버하고, 제3면(C)은 노출시키도록 제1모듈(110)을 감쌀 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에 따른 케이스(150)는 제1모듈(110)의 제1면(A)을 커버하는 제1플레이트(151)와 제1모듈(110)의 제2면(B)을 커버하는 제2플레이트(153)으로 이루어질 수 있으며, 도 1과 같이, 제1모듈(110)의 제1면(A)과 제1플레이트(151)는 서로 접하고, 제1모듈(110)의 제2면(B)과 제2플레이트(153)는 서로 이격될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 제1모듈(110)의 제2면(B)과 제2플레이트(153) 사이에는 노출되는 제1외부접속단자(120a, 120b)를 외부로부터 보호하고 절연시키기 위한 보호부재(130)가 형성될 수 있다.
여기에서, 상기 보호부재(130)는 절연성 에폭시(epoxy) 등을 사용하여 형성될 수 있으나, 특별히 이에 한정되는 것은 아니며, 예로써 별도의 케이스 커버(미도시)를 장착하여 제1외부접속단자(120a, 120b)를 외부로 노출되지 않도록 할 수 있다.
또한, 제1모듈(110)의 제1면(A) 및 상기 제1면(A)과 접하는 제1플레이트(151) 사이에 형성된 접합부재(미도시)를 더 포함할 수 있다. 여기에서, 접합부재(미도시)는 절연성 에폭시(epoxy) 등을 사용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 제1모듈(110)과 케이스(150)를 별도로 제작한 후, 제1모듈(110)에 케이스(150)를 씌울 때, 제1모듈(110)과 케이스(150)의 접하는 면 사이에 절연성 에폭시(epoxy) 등과 같은 접합부재(미도시)를 형성함으로써, 용이하게 제1모듈(110)과 케이스(150)를 고정시킬 수 있다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)의 케이스(150)에는 제1밀봉부재(113)로부터 돌출된 제1외부접속단자(120a, 120b)의 타단이 삽입될 수 있는 삽입홀(150a)이 형성될 수 있으며, 제1모듈(110)에 케이스(150)를 씌울 때, 제1외부접속단자(120a, 120b)가 각각 대응되는 삽입홀(150a)에 삽입되고, 삽입된 제1외부접속단자(120a, 120b)의 타단은 케이스(150) 표면으로부터 외부로 돌출될 수 있다.
한편, 본 실시 예에 따른 전력 모듈 패키지(100)는 케이스(150)와 제1모듈(110)이 결합된 상태를 고정시키기 위한 체결부재를 더 포함할 수 있다.
이때, 상기 체결부재는 특별히 한정되지 않고 다양한 형상으로 구현될 수 있으며, 이후 다양한 실시 예에 따른 체결부재들에 대하여 상세히 설명할 것이다.
먼저 첫 번째 실시 예로, 도 4를 참조하면, 본 실시 예에 따른 전력 모듈 패키지(100)는 케이스(150)의 제1플레이트(151) 표면으로부터 상기 제1플레이트(151) 및 제1모듈(110)을 관통하도록 체결된 제1체결부재(410)를 포함할 수 있다.
이때, 제1체결부재(410)는 도 3에 도시한 바와 같이, 케이스(150) 및 제1모듈(110)을 관통하여 형성된 체결홀(310)에 체결될 수 있다.
여기에서, 체결홀(310)은 도 2 및 도 3에 도시한 바와 같이, 제1플레이트(151)에 복수 개의 제1관통홀(155)이 형성된 케이스(150)와 상기 제1관통홀(155)과 대응되는 위치에 제2관통홀(115)이 형성된 제1모듈(110) 결합 시 제1관통홀(155)과 제2관통홀(115)을 정렬시킴으로써 형성될 수 있으나, 이는 하나의 실시 예일 뿐 특별히 이에 한정되는 것은 아니다.
이와 같이 형성된 체결홀(310)에 제1체결부재(410)를 스크류(screw) 방식으로 결합함으로써, 케이스(150)와 제1모듈(110)를 결합 및 고정시킬 수 있다.
이때, 본 실시 예에 따른 전력 모듈 패키지(100)는 제1모듈(110)의 제3면(C) 즉, 제1기판(107)의 금속판(101)이 노출된 면에 접하는 방열판(401)을 더 포함할 수 있다.
여기에서, 방열판(401)은 제1반도체칩(109)으로부터 발생되는 열을 공기중으로 발산하기 위해 제1기판(107)에 부착하는 것으로, 다수 개의 방열핀을 구비할 수 있다.
또한, 방열판(401)은 특별히 한정되는 것은 아니나, 구리(Cu) 또는 주석(Sn) 재질로 제작되거나 이 재질로 코팅하여 구성하는 것이 일반적인데, 이는 우수한 열전달성을 갖는 동시에 제1기판(107)과의 접합을 용이하게 하기 위함이다.
이와 같이, 제1모듈(110)의 제3면(C)에 방열판(401)을 추가 부착한 경우, 도 4에 도시한 바와 같이, 제1체결부재(410)를 제1플레이트(151) 표면으로부터 상기 제1플레이트(151) 및 제1모듈(110)을 관통하여 방열판(401)의 일정 깊이까지 삽입되도록 결합할 수 있다.
이때, 방열판(401)에서 제1모듈(110)의 제3면(C)과 접하는 면에는 상기 체결홀(300)과 대응되는 위치에 제1체결부재(410)가 체결될 수 있는 일정 깊이의 홈(미도시)이 형성될 수 있다.
두 번째 실시 예로, 도 6을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(100)는 케이스(150)의 제1플레이트(151) 표면으로부터 상기 제1플레이트(151)를 관통하여 제1모듈(110)의 일정 깊이까지 삽입 체결된 제2체결부재(610)를 포함할 수 있다.
이때, 제2체결부재(610)는 도 5에 도시한 바와 같이, 케이스(150)를 관통하여 제1모듈(110)의 일정 깊이까지 형성된 체결홈(510)에 체결될 수 있다.
여기에서, 체결홈(510)은 도 5와 같이, 제1플레이트(151)에 복수 개의 제1관통홀(155)이 형성된 케이스(150)와 상기 제1관통홀(155)과 대응되는 위치에 삽입홈(117)이 형성된 제1모듈(110) 결합 시 상기 제1관통홀(155)과 삽입홈(117)을 정렬시킴으로써 형성될 수 있으나, 이는 하나의 실시 예일 뿐 특별히 이에 한정되는 것은 아니다.
이와 같이 형성된 체결홈(510)에 제2체결부재(610)를 스크류(screw) 방식으로 결합함으로써, 케이스(150)와 제1모듈(110)을 결합 및 고정시킬 수 있다.
이는 전술한 첫 번째 실시 예와는 달리, 체결부재가 제1모듈(110)을 관통하는 것이 아니라, 일정 깊이까지만 삽입 체결된 실시 예에 관하여 설명한 것으로, 이때, 체결부재가 제1모듈(110)에 삽입되는 깊이는 한정되지 않으며, 다양한 깊이로 삽입될 수 있다.
다만, 도 6에 도시한 구조 즉, 케이스(150)는 관통하고 제1모듈(110)에는 일정 깊이까지 제2체결부재(610)를 삽입 체결한 구조는 제1모듈(110)의 형상이 정사각형에 가깝거나 또는 휨(warpage)이 심하지 않은 경우에 적용할 수 있으며, 도 4에 도시한 구조 즉, 케이스(150) 및 제1모듈(110)을 모두 관통하도록 제1체결부재(410)를 체결한 구조는 제1모듈(110)의 형상이 직사각형에 가깝거나 또는 휨(warpage)이 심한 경우에 적용할 수 있을 것이다.
세 번째 실시 예로, 도 7 및 도 8에 도시한 바와 같이, 케이스(150) 내벽으로부터 돌출 형성된 두 가지 형상의 제3체결부재(700, 800)를 포함할 수 있다. 이러한 형상의 체결부재를 이용함에 따라, 케이스(150) 내벽과 제1모듈(110) 사이에 임시결합을 위한 별도의 접합부재를 형성하지 않아도 케이스(150)의 제3체결부재(700, 800)를 제1모듈(110)의 체결홀(119)에 억지끼움함으로써, 간단히 케이스(150)와 제1모듈(110)을 결합시킬 수 있다.
이와 같은 제3체결부재(700, 800)를 사용함에 따라, 별도의 접합부재 도포 및 큐어링(curing) 공정이 불필요하여 전체 공정 시간이 단축되고, 공정 비용 역시 절감되는 이점이 있다.
이중 제3체결부재(700)는 도 7에 도시한 바와 같이, 두 개의 핀 형상 부재(701, 703)가 일정 간격 이격된 형태로 이루어질 수 있으며, 두 개의 부재(701, 703)는 탄성적으로 이동 가능하다.
여기에서 '탄성적'으로 이동 가능하다는 것은, 일정 간격으로 이격된 두 부재(701, 703)의 양쪽에서 내측 방향으로 압력이 가해지면, 각 부재(701, 703)는 그 사이의 간격이 줄어들면서 서로 접하게 되고, 내측 방향으로 가해지던 압력이 해제되면 탄성력에 의해 각 부재(701, 703)가 원래의 위치로 복원될 수 있는 것을 의미하는 것이다.
또한, 각 부재(701, 703)의 끝단 부분(여기에서 '끝단 부분'이란, 상기 부재 중 케이스(150) 내벽과 접하는 부분의 반대편 부분을 의미한다)에 각각 걸림돌기(701a, 703a)를 형성함으로써, 제3체결부재(700) 끝단 부분의 직경이 그 외 부분의 직경보다 크도록 형성할 수 있다.
또한, 제3체결부재(700)의 길이는 제1모듈(110)의 두께 방향 길이와 동일하도록 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
다만, 제3체결부재(700)의 길이를 제1모듈(110)의 두께 방향 길이와 동일하게 형성하면, 제3체결부재(700)의 끝단이 제1모듈(110)의 제3면(C)으로부터 돌출되지 않으므로, 도 4와 같이 제1모듈(110)의 제3면(C)에 방열 향상을 위한 방열판(401)을 접합할 때, 접합이 용이하도록 할 수 있다.
여기에서, 상술한 '동일'은 수학적인 의미에서 정확하게 동일한 치수를 의미하는 것은 아니며, 설계오차, 제조오차, 측정오차 등을 감안하여 실질적으로 동일한 치수를 의미하는 것이다. 이하, 본 발명에서 사용하는 '동일'의 의미는 전술한 바와 같이 실질적으로 동일함을 의미하는 것이다.
또한, 제1모듈(110)에는 도 7에 도시한 바와 같이, 상술한 제3체결부재(700)가 체결되는 체결홀(119)이 형성될 수 있다.
이때, 체결홀(119)은 도 7과 같이, 제1모듈(110) 두께 방향으로 관통하여 형성되되, 제3체결부재(700)의 걸림돌기(701a, 703a) 부분과 대응되는 부분(119a)의 직경이 이외 부분의 직경보다 큰 단차진 형태로 형성될 수 있다.
이에 따라, 케이스(150)의 제1플레이트(151) 표면으로부터 하부 방향으로 압력을 가하여 제3체결부재(700)의 걸림돌기(701a, 703a)를 체결홀(119)로 밀어넣으면, 두 부재(701, 703)에 내측 방향으로 압력이 가해지면서 제3체결부재(700)가 체결홀(119) 입구에 억지로 끼워지게 된다.
이후, 제3체결부재(700)의 걸림돌기(701a, 703a)가 체결홀(119) 중 직경이 커지는 부분(119a)까지 도달하도록 계속하여 하부 방향으로 압력을 가하고, 최종적으로 걸림돌기(701a, 703a)가 체결홀(119)의 직경이 커진 부분(119a)에 도달하게 되면 제3체결부재(700)의 두 부재(701, 703)에 가해진 압력이 해제되면서 각 부재(701, 703)는 원위치로 복원됨과 동시에 걸림돌기(701a, 703a)가 상기 단차진 부분에 걸림으로써, 제1모듈(110)과 케이스(150)가 결합 및 고정될 수 있다.
또한, 제3체결부재(800)는 도 8에 도시한 바와 같이, 케이스(150)의 제1플레이트(151) 내벽으로부터 돌출된 돌출부(151a), 일단 및 타단을 갖고, 상기 일단이 돌출부(151a)에 결합된 탄성부재(801), 탄성부재(801)의 타단이 결합된 걸림부(805) 및 탄성부재(801)를 감싸되, 상기 걸림부(805)와 일체로 형성된 몸통부(803)로 이루어질 수 있다.
이때, 제3체결부재(800)가 체결되는 체결홀(119)은 제1모듈(110)에 두께 방향으로 관통하여 형성될 수 있으며, 체결홀(119) 중 제3체결부재(800)의 걸림부(805) 부분과 대응되는 부분(119a)의 직경이 이외 부분의 직경보다 큰 단차진 형태로 형성될 수 있다.
이에 따라, 제3체결부재(800)의 걸림부(805)를 체결홀(119) 입구에 위치시킨 후, 케이스(150)의 제1플레이트(151) 표면으로부터 하부 방향으로 압력을 가하면 걸림부(805)가 체결홀(119) 입구에 억지로 삽입되면서 제3체결부재(800) 전체가 체결홀(119)로 끼워지고, 끝까지 밀어넣으면 걸림부(805)가 상기 단차진 부분에 걸리게 됨으로써, 제1모듈(110)과 케이스(150)가 결합 및 고정될 수 있다.
여기에서, 탄성부재(801)로는 스프링 등이 이용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 케이스(150) 내벽과 걸림부(805)를 탄성부재(801)로 연결함으로써, 탄성부재(801)의 탄성력에 의해 걸림부(805)가 케이스(150) 방향으로 당겨지게 되어 제1모듈(110)과 케이스(150)와의 체결 상태를 더욱 견고하게 하는 이점이 있다.
제2실시예
도 9는 본 발명의 제2실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도를 도시하였다.
본 실시 예에서는 전술한 제1실시 예와 중복되는 구성에 대한 설명은 생략할 것이며, 또한, 상기 제1실시 예들과 중복되는 구성에 대해서는 같은 도면부호를 부가할 것이다.
도 9를 참조하면, 본 실시 예에 따른 전력 모듈 패키지(200)는 제1모듈(110), 제1모듈(110) 상에 배치된 제2모듈(180) 및 제1모듈(110)과 제2모듈(180)을 감싸는 케이스(150)를 포함할 수 있다.
또한, 제1모듈(110)과 제2모듈(180) 사이에 형성된 접합부재(미도시)를 더 포함할 수 있다.
본 실시 예에 따른 제1모듈(110)은 제1외부접속단자(120a) 및 제1연결단자(121a)를 포함할 수 있다.
여기에서, 제1외부접속단자(120a) 및 제1연결단자(121a)는 각각 일단 및 타단을 갖고, 상기 일단은 제1밀봉부재(113) 내에 위치하여 제1반도체칩(109)과 전기적으로 연결되고, 상기 타단은 제1밀봉부재(113)로부터 돌출될 수 있다.
이때, 제1외부접속단자(120a)는 제1모듈(110)과 별도의 외부 장치(미도시)를 전기적으로 연결하는 기능을 할 수 있고, 제1연결단자(121a)는 제1모듈(110)과 제1모듈(110) 상에 배치된 제2모듈(180)을 전기적으로 연결하는 기능을 할 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서 제2모듈(180)은 일면 및 타면을 갖는 제2기판(181), 제2기판(181) 일면에 실장된 제2반도체칩(183) 및 제2기판(181)의 두께 방향 양 측면으로부터 제2기판(181) 일면에 실장된 제2반도체칩(183)은 커버하고, 제2기판(181) 타면은 노출시키도록 형성된 제2밀봉부재(187)를 포함할 수 있다.
여기에서, 제2기판(181)은 인쇄회로기판(Printed Circuit Board:PCB)일 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제2반도체칩(183)은 전력 소자의 구동을 제어하기 위한 제어 소자일 수 있다.
또한, 제2모듈(180)은 제2외부접속단자(190a) 및 제2연결단자(191a)를 포함할 수 있다.
여기에서, 제2외부접속단자(190a) 및 제2연결단자(191a)는 각각 일단 및 타단을 갖고, 상기 일단은 제2밀봉부재(187) 내에 위치하여 제2반도체칩(183)과 전기적으로 연결되고, 상기 타단은 제2밀봉부재(187)로부터 돌출될 수 있다.
이때, 제2외부접속단자(190a)는 제2모듈(180)과 별도의 외부 장치(미도시)를 전기적으로 연결하는 기능을 할 수 있고, 제2연결단자(191a)는 제2모듈(180)과 제1모듈(110)을 전기적으로 연결하는 기능을 할 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에 따른 케이스(150)에는 제1모듈(110)의 제1외부접속단자(120a)의 타단 및 제2모듈(180)의 제2외부접속단자(190a)의 타단이 각각 삽입되는 제1삽입홀(150a) 및 제2삽입홀(150b)이 형성될 수 있다.
또한, 본 실시 예에 따른 케이스(150)에는 제1모듈(110)의 제1연결단자(121a) 및 제2모듈(180)의 제2연결단자(191a)를 전기적으로 연결하기 위한 접속부(157)가 형성될 수 있으며, 접속부(157)는 도 9에 도시한 바와 같이 제1연결단자(121a)와 제2연결단자(191a)가 각각 삽입되는 복수의 홈(157b) 및 각 홈(157b)의 끝단에 연결 형성된 도전성 부재(157a)로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서 상기 도전성 부재(157a)는 금속으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 도전성을 갖는다면 어떤 재질이든 사용 가능할 것이다.
이에 따라, 각 홈(157b)으로 삽입된 제1연결단자(121a)와 제2연결단자(191a)는 상기 도전성 부재(157a)를 통해 서로 전기적으로 연결될 수 있으며, 이에 따라 제1모듈(110)과 제2모듈(180)이 전기적으로 연결될 수 있다.
한편, 도면으로 도시하지는 않았으나, 본 실시 예에 따른 전력 모듈 패키지(200)에도 전술한 제1실시 예에 따른 전력 모듈 패키지(100)에 적용된 다양한 실시 예의 체결부재가 적용될 수 있음은 물론이다.
제3실시예
도 10은 본 발명의 제3실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도를 도시하였다.
본 실시 예에서는 전술한 제2실시 예와 중복되는 구성에 대한 설명은 생략할 것이며, 또한, 상기 제2실시 예들과 중복되는 구성에 대해서는 같은 도면부호를 부가할 것이다.
도 10을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(300)는 제1모듈(110), 제1모듈(110) 상에 배치된 제2모듈(180) 및 제1모듈(110)과 제2모듈(180)을 감싸는 케이스(150)를 포함할 수 있다.
또한, 제1모듈(110)과 제2모듈(180) 사이에 형성된 접합부재(미도시)를 더 포함할 수 있다.
본 실시 예에 따른 제1모듈(110)은 제1외부접속단자(120a) 및 제1연결단자(121a)를 포함할 수 있다.
여기에서, 제1외부접속단자(120a) 및 제1연결단자(121a)는 각각 일단 및 타단을 갖고, 상기 일단은 제1밀봉부재(113) 내에 위치하여 제1반도체칩(109)과 전기적으로 연결되고, 상기 타단은 제1밀봉부재(113)로부터 돌출될 수 있다.
이때, 제1외부접속단자(120a)는 제1모듈(110)과 별도의 외부 장치(미도시)를 전기적으로 연결하는 기능을 할 수 있고, 제1연결단자(121a)는 제1모듈(110)과 제1모듈(110) 상에 배치된 제2모듈(180)을 전기적으로 연결하는 기능을 할 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서 제2모듈(180)은 일면 및 타면을 갖는 제2기판(181), 제2기판(181) 일면에 실장된 제2반도체칩(183) 및 제2기판(181)의 두께 방향 양 측면으로부터 제2기판(181) 일면에 실장된 제2반도체칩(183)은 커버하고, 제2기판(181) 타면은 노출시키도록 형성된 제2밀봉부재(187)를 포함할 수 있다.
또한, 제2모듈(180)은 제2외부접속단자(190a)를 포함할 수 있다.
여기에서, 제2외부접속단자(190a)는 일단 및 타단을 갖고, 상기 일단은 제2밀봉부재(187) 내에 위치하여 제2반도체칩(183)과 전기적으로 연결되고, 상기 타단은 제2밀봉부재(187)로부터 돌출될 수 있다.
이때, 제2외부접속단자(190a)는 제2모듈(180)과 별도의 외부 장치(미도시)를 전기적으로 연결하는 기능을 할 수 있으나, 특별히 이에 한정되는 것은 아니다.
본 실시 예에서 제2모듈(180)은 상술한 제2실시 예에서와 같이 별도의 연결단자를 구비하지 않고, 제1모듈(110)의 제1연결단자(121a)를 제2모듈(180)의 제2기판(181) 타면에 접하도록 함으로써, 제1모듈(110)과 제2모듈(180)을 전기적으로 연결할 수 있다.
이때, 제2모듈(180)의 제2기판(181)에서 제1모듈(110)의 제1연결단자(121a)의 타단이 접하는 부분에는 제2모듈(180)의 일면에 형성된 회로패턴(미도시)과 제1모듈(110)의 제1연결단자(121a)를 전기적으로 연결시키기 위한 비아(182)가 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
예로써, 제2기판(181)에 제1연결단자(121a) 타단이 삽입될 수 있는 홀(미도시)이 형성되고, 상기 홀(미도시)로 제1연결단자(121a)의 타단이 삽입됨으로써, 제1모듈(110)과 제2모듈(180)이 전기적으로 연결될 수 있을 것이다.
본 실시 예에 따른 케이스(150)는 제1모듈(110)의 제1외부접속단자(120a)의 타단 및 제2모듈(180)의 제2외부접속단자(190a)의 타단이 각각 삽입되는 제1삽입홀(150a) 및 제2삽입홀(150b)이 형성될 수 있다.
제4실시예
도 11은 본 발명의 제4실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 단면도를 도시하였다.
본 실시 예에서는 전술한 제2실시 예와 중복되는 구성에 대한 설명은 생략할 것이며, 또한, 상기 제2실시 예들과 중복되는 구성에 대해서는 같은 도면부호를 부가할 것이다.
도 11을 참조하면, 본 실시 예에 따른 전력 모듈 패키지(400)는 제1모듈(110), 제1모듈(110) 상에 배치된 제2모듈(480) 및 제1모듈(110)과 제2모듈(480)을 감싸는 케이스(150)를 포함할 수 있다.
또한, 제1모듈(110)과 제2모듈(480) 사이에 형성된 접합부재(미도시)를 더 포함할 수 있다.
본 실시 예에 따른 제1모듈(110)은 제1외부접속단자(120a) 및 제1연결단자(121a)를 포함할 수 있다.
여기에서, 제1외부접속단자(120a) 및 제1연결단자(121a)는 각각 일단 및 타단을 갖고, 상기 일단은 제1밀봉부재(113) 내에 위치하여 제1반도체칩(109)과 전기적으로 연결되고, 상기 타단은 제1밀봉부재(113)로부터 돌출될 수 있다.
이때, 제1외부접속단자(120a)는 제1모듈(110)과 별도의 외부 장치(미도시)를 전기적으로 연결하는 기능을 할 수 있고, 제1연결단자(121a)는 제1모듈(110)과 제1모듈(110) 상에 배치된 제2모듈(480)을 전기적으로 연결하는 기능을 할 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서 제2모듈(480)은 일면 및 타면을 갖는 제2기판(481), 제2기판(481) 일면에 실장된 제2반도체칩(483) 및 상기 제2기판(481)의 일면 상에서 제2반도체칩(483)이 실장된 부분은 감싸고, 제2반도체칩(483)이 실장되지 않은 부분은 노출시키도록 형성된 제2밀봉부재(487)를 포함할 수 있다.
또한, 본 실시 예에서 제2모듈(480)은 제2외부접속단자(490a)를 포함할 수 있다.
여기에서, 제2외부접속단자(490a)는 일단 및 타단을 갖고, 상기 일단은 제2밀봉부재(487)가 형성되지 않고 노출된 제2기판(481) 일면 상에 접하여 상기 제2반도체칩(483)과 전기적으로 연결되고, 상기 타단은 외부로 돌출될 수 있다.
본 실시 예에서 제2외부접속단자(490a)는 전술한 제2실시예 및 제3실시예에서의 제2외부접속단자(190a)와 비교하여 배치가 자유로운 이점이 있다.
본 실시 예에서 제2모듈(480)은 상술한 제2실시 예에서와 같이 별도의 연결단자를 구비하지 않고, 제1모듈(110)의 제1연결단자(121a)를 제2모듈(480)의 제2기판(481) 타면에 접하도록 함으로써, 제1모듈(110)과 제2모듈(480)을 전기적으로 연결할 수 있다.
이때, 제2모듈(480)의 제2기판(481)에서 제1모듈(110)의 제1연결단자(121a)가 접하는 부분에는 제2모듈(480)의 일면에 형성된 회로패턴(미도시)과 제1모듈(110)의 제1연결단자(121a)를 전기적으로 연결시키기 위한 비아(482)가 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
예로써, 제2기판(481)에 제1연결단자(121a) 타단이 삽입될 수 있는 홀(미도시)이 형성되고, 상기 홀(미도시)로 제1연결단자(121a)의 타단이 삽입됨으로써, 제1모듈(110)과 제2모듈(480)이 전기적으로 연결될 수 있을 것이다.
본 실시 예에 따른 케이스(150)는 제1모듈(110)의 제1외부접속단자(120a)의 타단 및 제2모듈(480)의 제2외부접속단자(490a)의 타단이 각각 삽입되는 제1삽입홀(150a) 및 제2삽입홀(150b)이 형성될 수 있다.
또한, 본 실시 예에서 케이스(150)는 도 11에 도시한 바와 같이, 제2기판(481) 일면과 접하는 내벽으로부터 돌출 형성되되, 제2기판(481)을 관통하여 제1모듈(110)의 일정 깊이까지 삽입 체결된 체결부재(900)를 더 포함할 수 있다.
또한, 본 실시 예에서 제2기판(481)에서 체결부재(900)가 체결될 부분에는 체결홀(481a)이, 제1모듈(110)에서 체결부재(900)가 체결될 부분에는 체결홈(417)이 형성될 수 있다.
여기에서, 체결홈(417)의 직경은 체결홀(481a)의 직경보다 크도록 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 체결부재(900)는 도 11과 같이, 두 개의 부재(901, 903)가 일정 간격 이격된 형태로 이루어질 수 있고, 두 개의 부재(901, 903)는 탄성적으로 이동 가능하며, 두 부재(901, 903)의 끝단에는 걸림돌기(901a, 903a)가 형성될 수 있다.
이때, 상기 체결부재(900)의 동작 메커니즘(mechanism)은 전술한 제1실시 예에서의 제3체결부재 중 첫 번째 제3체결부재(700)의 그것과 동일할 수 있다.
즉, 케이스(150)의 제1플레이트(151) 표면으로부터 하부 방향으로 압력을 가하여 체결부재(900)의 걸림돌기(901a, 903a)를 체결홀(481a) 입구로 밀어넣으면, 두 부재(901, 903)에 내측 방향으로 압력이 가해지면서 체결부재(900)가 체결홀(481a) 및 체결홈(417)에 억지로 끼워지게 된다.
이때, 걸림돌기(901a, 903a)가 체결홈(417)에 도달하면, 두 부재(901, 903)에 가해지던 압력이 해제됨과 동시에 걸림돌기(901a, 903a)가 제2기판(481)에 걸림으로써, 제1모듈(110)과 제2모듈(480) 및 케이스(150)가 결합 및 고정될 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200, 300, 400 : 전력 모듈 패키지
110 : 제1모듈 101 : 금속판
103 : 절연층 105 : 회로패턴
105a : 칩 실장용 패드 105b : 외부접속패드
107 : 제1기판 109 : 제1반도체칩
111, 185 : 와이어 112 : 접합층
113 : 제1밀봉부재 115 : 제2관통홀
117 : 삽입홈 119, 310 : 체결홀
120a, 120b : 제1외부접속단자 121a : 제1연결단자
130 : 보호부재 150 : 케이스
150a, 150b : 삽입홀 151 : 제1플레이트
151a : 돌출부 153 : 제2플레이트
155 : 제1관통홀 157 : 접속부
180, 480 : 제2모듈 181, 481 : 제2기판
182, 482 : 비아 183, 483 : 제2반도체칩
187, 487 : 제2밀봉부재 190a, 490a : 제2외부접속단자
191a : 제2연결단자 401 : 방열판
410 : 제1체결부재 417 : 체결홈
481a : 체결홀 510 : 체결홈
610 : 제2체결부재 700, 800 : 제3체결부재
701, 703, 901, 903 : 핀 형상 부재
701a, 703a : 걸림돌기 801 : 탄성부재
803 : 원통부재 805 : 걸림부
900 : 체결부재 901a, 903a : 걸림돌기

Claims (20)

  1. 일면 및 타면을 갖는 제1기판, 상기 제1기판 일면에 실장된 제1반도체칩 및 상기 제1기판의 두께 방향 양 측면으로부터 상기 제1기판 일면에 실장된 제1반도체칩은 커버하고 상기 제1기판 타면은 노출시키도록 형성된 제1밀봉부재로 이루어진 제1모듈; 및
    상기 제1모듈을 감싸는 케이스
    를 포함하는 전력 모듈 패키지.
  2. 청구항 1에 있어서,
    상기 제1모듈은,
    일단 및 타단을 갖고, 상기 일단은 상기 제1밀봉부재 내에 위치하여 상기 제1반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제1밀봉부재로부터 외부로 돌출된 제1외부접속단자를 더 포함하며,
    상기 케이스에는 상기 제1외부접속단자 타단이 삽입되는 삽입홀이 형성된 것을 특징으로 하는 전력 모듈 패키지.
  3. 청구항 1에 있어서,
    상기 제1모듈은 상기 제1기판 일면과 평행한 제1면, 상기 제1기판의 두께 방향 양 측면과 평행한 제2면 및 상기 제1기판 타면이 노출된 제3면을 갖고,
    상기 케이스는 상기 제1모듈의 제1면 및 제2면은 커버하고, 상기 제3면은 노출시키도록 상기 제1모듈을 감싸는 것을 특징으로 하는 전력 모듈 패키지.
  4. 청구항 3에 있어서,
    상기 케이스는 상기 제1모듈의 제1면을 커버하는 제1플레이트 및 상기 제1모듈의 제2면을 커버하는 제2플레이트로 이루어지며,
    상기 제1모듈의 제1면과 상기 제1플레이트는 서로 접하고, 상기 제1모듈의 제2면과 상기 제2플레이트는 서로 이격된 것을 특징으로 하는 전력 모듈 패키지.
  5. 청구항 4에 있어서,
    상기 제1모듈의 제1면과 상기 제1플레이트 사이에 형성된 접합부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  6. 청구항 4에 있어서,
    상기 제1모듈의 제2면과 상기 제2플레이트 사이에 형성된 보호부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  7. 청구항 3에 있어서,
    상기 케이스는 상기 제1모듈의 제1면을 커버하는 제1플레이트 및 상기 제1모듈의 제2면을 커버하는 제2플레이트로 이루어지며,
    상기 제1플레이트 및 제1모듈을 관통하도록 체결된 제1체결부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  8. 청구항 7에 있어서,
    상기 제1모듈의 제3면에 접하는 방열판을 더 포함하고,
    상기 제1체결부재는 상기 제1플레이트 및 제1모듈을 관통하여 상기 방열판의 일정 깊이까지 삽입 체결된 것을 특징으로 하는 전력 모듈 패키지.
  9. 청구항 3에 있어서,
    상기 케이스는 상기 제1모듈의 제1면을 커버하는 제1플레이트 및 상기 제1모듈의 제2면을 커버하는 제2플레이트로 이루어지며,
    상기 제1플레이트를 관통하여 상기 제1모듈의 일정 깊이까지 삽입 체결된 제2체결부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  10. 청구항 3에 있어서,
    상기 케이스는 상기 제1모듈의 제1면을 커버하는 제1플레이트 및 상기 제1모듈의 제2면을 커버하는 제2플레이트로 이루어지고,
    상기 제1모듈의 제1면과 접하는 제1플레이트의 내벽으로부터 돌출 형성되되, 상기 제1모듈을 관통하도록 체결된 제3체결부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  11. 청구항 10에 있어서,
    상기 제3체결부재는 탄성을 갖는 것을 특징으로 하는 전력 모듈 패키지.
  12. 일면 및 타면을 갖는 제1기판, 상기 제1기판 일면에 실장된 제1반도체칩 및 상기 제1기판의 두께 방향 양 측면으로부터 상기 제1기판 일면에 실장된 제1반도체칩은 커버하고 상기 제1기판 타면은 노출시키도록 형성된 제1밀봉부재로 이루어진 제1모듈;
    상기 제1모듈 상에 배치되되, 일면 및 타면을 갖는 제2기판 및 상기 제2기판 일면에 실장된 제2반도체칩으로 이루어진 제2모듈; 및
    상기 제1모듈 및 제2모듈을 감싸는 케이스
    를 포함하는 전력 모듈 패키지.
  13. 청구항 12에 있어서,
    상기 제2모듈은,
    상기 제2기판의 두께 방향 양 측면으로부터 상기 제2기판 일면에 실장된 제2반도체칩은 커버하고 상기 제2기판 타면은 노출시키도록 형성된 제2밀봉부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  14. 청구항 13에 있어서,
    상기 제1모듈은,
    각각 일단 및 타단을 갖고, 상기 일단은 상기 제1밀봉부재 내에 위치하여 상기 제1반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제1밀봉부재로부터 돌출된 제1외부접속단자 및 제1연결단자를 포함하고,
    상기 제2모듈은,
    각각 일단 및 타단을 갖고, 상기 일단은 상기 제2밀봉부재 내에 위치하여 상기 제2반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제2밀봉부재로부터 돌출된 제2외부접속단자 및 제2연결단자를 포함하며,
    상기 케이스에는 상기 제1모듈의 제1외부접속단자 및 상기 제2모듈의 제2외부접속단자가 각각 삽입되는 제1삽입홀 및 제2삽입홀이 형성되고, 상기 제1모듈의 제1연결단자와 상기 제2모듈의 제2연결단자를 서로 전기적으로 연결하는 접속부가 형성된 것을 특징으로 하는 전력 모듈 패키지.
  15. 청구항 13에 있어서,
    상기 제1모듈은,
    각각 일단 및 타단을 갖고, 상기 일단은 상기 제1밀봉부재 내에 위치하여 상기 제1반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제1밀봉부재로부터 돌출된 제1외부접속단자 및 제1연결단자를 포함하고,
    상기 제2모듈은,
    일단 및 타단을 갖고, 상기 일단은 상기 제2밀봉부재 내에 위치하여 상기 제2반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제2밀봉부재로부터 돌출된 제2외부접속단자를 포함하며,
    상기 제1모듈의 제1연결단자는 상기 제2모듈의 기판 타면에 접하여 상기 제1모듈과 상기 제2모듈을 전기적으로 연결하고,
    상기 케이스에는 상기 제1모듈의 제1외부접속단자 및 상기 제2모듈의 제2외부접속단자가 각각 삽입되는 제1삽입홀 및 제2삽입홀이 형성된 것을 특징으로 하는 전력 모듈 패키지.
  16. 청구항 12에 있어서,
    상기 제2모듈은,
    상기 제2기판 일면 상의 상기 제2반도체칩과 대응되는 위치에 상기 제2반도체칩을 커버하도록 형성된 제2밀봉부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  17. 청구항 16에 있어서,
    상기 제1모듈은,
    각각 일단 및 타단을 갖고, 상기 일단은 상기 제1밀봉부재 내에 위치하여 상기 제1반도체칩과 전기적으로 연결되고, 상기 타단은 상기 제1밀봉부재로부터 돌출된 제1외부접속단자 및 제1연결단자를 포함하고,
    상기 제2모듈은,
    일단 및 타단을 갖고, 상기 일단은 상기 제2기판 일면에 접하여 상기 제2반도체칩과 전기적으로 연결되고, 상기 타단은 외부로 돌출된 제2외부접속단자를 포함하며,
    상기 제1모듈의 제1연결단자는 상기 제2기판 타면에 접하여 상기 제1모듈과 상기 제2모듈을 전기적으로 연결하고,
    상기 케이스에는 상기 제1모듈의 제1외부접속단자 및 상기 제2모듈의 제2외부접속단자가 각각 삽입되는 제1삽입홀 및 제2삽입홀이 형성된 것을 특징으로 하는 전력 모듈 패키지.
  18. 청구항 16에 있어서,
    상기 제2기판의 타면은 상기 제1모듈 상에 접하고,
    상기 케이스는,
    상기 제2기판 일면과 접하는 내벽으로부터 돌출 형성되되, 상기 제2기판을 관통하여 상기 제1모듈의 일정 깊이까지 삽입 체결된 체결부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
  19. 청구항 12에 있어서,
    상기 제1반도체칩은 전력 소자이고, 상기 제2반도체칩은 제어 소자인 것을 특징으로 하는 전력 모듈 패키지.
  20. 청구항 12에 있어서,
    상기 제1모듈 및 상기 제2모듈 사이에 형성된 접합부재를 더 포함하는 것을 특징으로 하는 전력 모듈 패키지.
KR1020120146346A 2012-12-14 2012-12-14 전력 모듈 패키지 KR101443985B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120146346A KR101443985B1 (ko) 2012-12-14 2012-12-14 전력 모듈 패키지
US14/103,574 US9076660B2 (en) 2012-12-14 2013-12-11 Power module package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120146346A KR101443985B1 (ko) 2012-12-14 2012-12-14 전력 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20140077485A true KR20140077485A (ko) 2014-06-24
KR101443985B1 KR101443985B1 (ko) 2014-11-03

Family

ID=50929972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120146346A KR101443985B1 (ko) 2012-12-14 2012-12-14 전력 모듈 패키지

Country Status (2)

Country Link
US (1) US9076660B2 (ko)
KR (1) KR101443985B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051513A (ko) * 2014-11-03 2016-05-11 주식회사 솔루엠 전력 모듈 및 그 제조 방법
KR20170134232A (ko) * 2016-05-26 2017-12-06 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014147787A1 (ja) * 2013-03-21 2014-09-25 三菱電機株式会社 半導体装置
KR101562661B1 (ko) * 2014-03-18 2015-10-22 삼성전기주식회사 전력모듈 패키지
JP6333693B2 (ja) * 2014-09-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置
DE102014116662B4 (de) * 2014-11-14 2018-03-08 Infineon Technologies Ag Elektrische anschlussbaugruppe, halbleitermodul und verfahren zurherstellung eines halbleitermoduls
US9659837B2 (en) 2015-01-30 2017-05-23 Semiconductor Components Industries, Llc Direct bonded copper semiconductor packages and related methods
JP6391527B2 (ja) * 2015-04-16 2018-09-19 三菱電機株式会社 パワー半導体モジュール
JP6455364B2 (ja) 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
EP3217774B1 (en) * 2016-03-08 2018-06-13 ABB Schweiz AG Semiconductor module
JP6559093B2 (ja) * 2016-05-16 2019-08-14 三菱電機株式会社 半導体装置
DE112016007485B4 (de) * 2016-11-29 2024-10-24 Mitsubishi Electric Corporation Halbleitervorrichtung, Steuervorrichtung, und Verfahren zur Herstellung der Halbleitervorrichtung
JP6625044B2 (ja) * 2016-12-28 2019-12-25 三菱電機株式会社 半導体装置およびその製造方法
JP6755197B2 (ja) * 2017-01-19 2020-09-16 三菱電機株式会社 半導体装置およびその製造方法
JP6770456B2 (ja) * 2017-02-17 2020-10-14 ルネサスエレクトロニクス株式会社 電子装置
KR102391008B1 (ko) * 2017-08-08 2022-04-26 현대자동차주식회사 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール
JP7224272B2 (ja) * 2019-10-30 2023-02-17 三菱電機株式会社 パワー半導体装置
US12025531B2 (en) * 2021-12-10 2024-07-02 Jiangsu University Rapid detection tool for coaxial relationship based on photosensitive material and detection method using same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
US5825536A (en) * 1994-09-12 1998-10-20 Olympus Optical Co., Ltd. Surgical microscope unit
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
US5648445A (en) * 1995-12-22 1997-07-15 Bayer Corporation Liquid 1,3-phenylene diisocyanate, 1,1'-biphenyl diisocyanate and 1,1'-oxy-bis-(isocyanato-benzene)
JP3168901B2 (ja) 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
JPH11297906A (ja) * 1998-03-23 1999-10-29 Motorola Inc 電子アセンブリおよび製造方法
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP4760585B2 (ja) * 2006-07-18 2011-08-31 三菱電機株式会社 電力用半導体装置
US9373563B2 (en) * 2007-07-20 2016-06-21 Infineon Technologies Ag Semiconductor assembly having a housing
TWI394258B (zh) * 2008-11-11 2013-04-21 Cyntec Co Ltd 晶片封裝結構及其製作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160051513A (ko) * 2014-11-03 2016-05-11 주식회사 솔루엠 전력 모듈 및 그 제조 방법
KR20170134232A (ko) * 2016-05-26 2017-12-06 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US9076660B2 (en) 2015-07-07
KR101443985B1 (ko) 2014-11-03
US20140167242A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
KR101443985B1 (ko) 전력 모듈 패키지
US9209114B2 (en) Power module package with a fastening unit including a non-conductive portion
KR101321282B1 (ko) 전력 모듈 패키지 및 이를 구비한 시스템 모듈
KR101221805B1 (ko) 전력 소자용 패키지 및 패키지 어셈블리
CN105684144B (zh) 半导体装置、半导体模块
KR101444550B1 (ko) 반도체 모듈
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
KR101477378B1 (ko) 하우징 및 이를 구비하는 전력 모듈
US20140167237A1 (en) Power module package
KR101443980B1 (ko) 접속핀 및 이를 갖는 전력 모듈 패키지
US20140003013A1 (en) Power module package and method for manufacturing the same
US20140110833A1 (en) Power module package
TW201642404A (zh) 封裝結構
JP2016181536A (ja) パワー半導体装置
CN111987053A (zh) 封装结构
JP2020526930A (ja) パワー半導体モジュール
US8482119B2 (en) Semiconductor chip assembly
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
US9099451B2 (en) Power module package and method of manufacturing the same
JP5172290B2 (ja) 半導体装置
WO2013150890A1 (ja) 半導体デバイス
KR101477357B1 (ko) 반도체 모듈 및 그 제조 방법
JP7392319B2 (ja) 半導体装置
US9892991B2 (en) Connectable package extender for semiconductor device package
KR101502668B1 (ko) 전력 모듈 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5