KR20170112892A - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR20170112892A
KR20170112892A KR1020160096795A KR20160096795A KR20170112892A KR 20170112892 A KR20170112892 A KR 20170112892A KR 1020160096795 A KR1020160096795 A KR 1020160096795A KR 20160096795 A KR20160096795 A KR 20160096795A KR 20170112892 A KR20170112892 A KR 20170112892A
Authority
KR
South Korea
Prior art keywords
film
copper
gas
diffusion
substrate
Prior art date
Application number
KR1020160096795A
Other languages
English (en)
Inventor
히로시 아시하라
나오후미 오하시
츠요시 다케다
도시유키 기쿠치
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20170112892A publication Critical patent/KR20170112892A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

에어 갭이 형성된 반도체 장치에 있어서, 양호한 특성을 실현 가능하게 하는 기술을 제공한다. 상기 과제를 해결하기 위해서, 제1 층간 절연막과, 상기 제1 층간 절연막 상에 형성되어, 배선으로서 사용되는 복수의 구리 함유막과, 상기 구리 함유막간을 절연하는 배선간 절연막과, 상기 복수의 구리 함유막의 사이에 형성된 공극을 갖는 제1 배선층과, 상기 구리 함유막 상면의 일부의 면 상에 형성되어, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막을 갖는 기판을 처리실에 반입하는 공정과, 상기 구리 함유막 상 중 상기 제1 확산 방지막이 형성되지 않은 다른 부의 면 상에, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제2 확산 방지막을 형성하는 공정을 갖는 기술을 제공한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND RECORDING MEDIUM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체에 관한 것이다.
최근 들어, 반도체 장치는 고집적화의 경향이 있고, 그것에 수반하여 배선간이 미세화된다. 이 때문에, 배선간에 있어서 전기적 용량이 커져서, 신호의 전반 속도의 저하를 야기하는 등의 문제가 있다. 따라서, 배선간을 가능한 한 저유전율화하는 것이 요구되고 있다.
일본 특허 공개 제2006-334703
저유전율화를 실현하는 방법의 하나로서, 배선간에 공극을 형성하는 에어 갭 구조가 검토되고 있다. 에어 갭 구조의 공극을 형성하는 방법으로서는, 예를 들어 배선간을 에칭하는 방법이 있다. 예를 들어 특허문헌 1에 에어 갭의 형성 방법이 기재되어 있다.
그런데, 가공 정밀도의 문제에 따라, 패터닝을 행할 때 미스얼라인먼트가 일어나는 경우가 있다. 그에 의해, 회로 특성이 나빠진다는 문제가 있다.
따라서, 본 발명은, 에어 갭이 형성된 반도체 장치에 있어서, 양호한 특성을 실현 가능하게 하는 기술을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 제1 층간 절연막과, 상기 제1 층간 절연막 상에 형성되어, 배선으로서 사용되는 복수의 구리 함유막과, 상기 구리 함유막간을 절연하는 배선간 절연막과, 상기 복수의 구리 함유막의 사이에 형성된 공극을 갖는 제1 배선층과, 상기 구리 함유막 상면의 일부의 면 상에 형성되어, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막을 갖는 기판을 처리실에 반입하는 공정과, 상기 구리 함유막 상 중 상기 제1 확산 방지막이 형성되지 않은 다른 부의 면 상에, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제2 확산 방지막을 형성하는 공정을 갖는 기술을 제공한다.
본 발명에 따른 기술에 의하면, 에어 갭이 형성된 반도체 장치에 있어서, 양호한 특성을 실현 가능하게 하는 기술을 제공할 수 있다.
도 1은 일 실시 형태에 따른 반도체 디바이스의 제조 플로우를 설명하는 설명도이다.
도 2는 일 실시 형태에 따른 웨이퍼의 설명도이다.
도 3은 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 4는 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 5는 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 6은 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 7은 일 실시 형태에 따른 기판 처리 장치를 설명하는 설명도이다.
도 8은 일 실시 형태에 따른 기판 처리 장치를 설명하는 설명도이다.
도 9는 일 실시 형태에 따른 제2 확산 방지막을 형성하는 플로우를 설명하는 설명도이다.
도 10은 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 11은 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 12는 일 실시 형태에 따른 기판 처리 장치를 설명하는 설명도이다.
도 13은 일 실시 형태에 따른 제2 확산 방지막을 형성하는 플로우를 설명하는 설명도이다.
(제1 실시 형태)
이하에 본 발명의 제1 실시 형태에 대해서 설명한다.
도 1을 사용하여, 반도체 장치의 제조 공정의 일 공정을 설명한다.
(배선층 형성 공정 S101)
배선층 형성 공정 S101에 대해서 설명한다.
배선층 형성 공정 S101에 관하여, 도 2를 사용해서 설명한다. 도 2는, 반도체 웨이퍼(200)에 형성하는 배선층(2006)을 설명한 도면이다. 배선층(2006)은, 절연막(2001) 상에 형성된다. 절연막(2001)보다 하방에는, 도시하지 않은 전극층이 존재하고, 전극층에는 게이트 전극, 애노드 등의 구성이 형성되어 있다. 절연막(2001)은, 전극층과 절연하는 층간 절연막으로서 사용된다.
절연막(2001)은, 예를 들어 포러스 형상의 탄소 함유 실리콘막(SiOC막)이다. 절연막(2001) 상에는, 배선간 절연막(2002)이 형성되어 있다. 배선간 절연막(2002)은, 예를 들어 SiOC막으로 형성된다.
배선간 절연막(2002)에는 복수의 홈(2003)이 형성되고, 홈(2003)의 표면에는 배리어막(2004)이 형성되어 있다. 배리어막(2004)은, 예를 들어 질화탄탈막(TaN막)이다. 배리어막(2004) 상에는, 후에 배선으로서 사용되는 구리 함유막(2005)이 형성된다. 구리 함유막(2005)은, 예를 들어 구리로 구성된다.
구리 함유막(2005)을 형성하면, CMP(Chemical Mechanical Polishing)로 여분의 구리 함유막(2005)을 제거해서 도 2의 상태로 하여, 각 홈(2003) 내에 형성된 구리 함유막(2005)간을 절연시킨다.
본 실시 형태에서는, 층간 절연막(2001), 홈(2003), 배리어막(2004), 구리 함유막(2005)이 설치된 층을 배선층(2006)이라 칭한다. 본 실시 형태에서는, 설명의 편의상, 하층의 배선층을 제1 배선층이라 칭하고, 제1 배선층의 상방에 설치되는 배선층을 제2 배선층이라 칭한다.
(제1 확산 방지막 형성 공정 S102)
계속해서, 제1 확산 방지막 형성 공정 S102에 대해서, 도 3을 사용해서 설명한다. 여기에서는 도 2의 배선층(2006)이 형성된 상태의 웨이퍼(200)에 대하여, 제1 확산 방지막(2007)을 형성한다. 확산 방지막(2007)은, 예를 들어 SiON막이다. 확산 방지막(2007)은 절연성의 성질 및 확산을 억제하는 성질을 갖는다. 구체적으로는, 제1 확산 방지막(2007)을 형성함으로써, 구리 함유막(2005)의 성분의 상층으로의 확산을 억제할 수 있다. 또한, 현저하게 배선간이 좁은 경우에는, 배선층(2006) 상에 형성되는 상층을 통해서 배선(구리 함유막(2005))이 도통될 우려가 있는데, 그것을 억제할 수 있다.
(패터닝 공정 S103)
다음으로 패터닝 공정 S103에 대해서 설명한다.
여기에서는, 도 3에 기재된 확산 방지막(2007)이 형성된 상태의 웨이퍼(200)를 처리한다. 먼저, 확산 방지막(2007) 상에 패터닝용 레지스트층(2008)을 형성한다. 그 후 노광 처리를 행하여, 도 4의 (A)에 기재된 바와 같이, 레지스트층(2008)을 원하는 패턴으로 형성한다.
레지스트층(2008)을 원하는 패턴으로 형성하면, 에칭 처리를 행하여, 도 4의 (B)에 기재된 바와 같이, 배선간 절연막(2002)의 일부를 에칭하여, 구리 함유막(2005)간에 공극(2009)을 형성한다. 예를 들어, 구리 함유막(2005a)과 구리 함유막(2005b)과의 사이에 공극(2009)을 형성한다. 공극(2009)은, 후에 에어 갭으로서 구성된다.
공극(2009)을 형성한 후, 레지스트(2008)를 제거한다.
여기서 에어 갭에 대해 설명한다.
최근의 미세화, 고밀도화에 수반하여, 배선간의 거리가 좁아지고 있다. 그렇게 되면, 배선간에서 콘덴서 용량이 증가하여 신호 지연이 발생한다는 문제가 있다. 이 경우, 종래와 마찬가지로, 배선간에 저유전율의 절연물을 충전하는 것을 생각할 수 있지만, 그것에는 물리적인 한계가 있다. 그것을 회피하기 위해서, 배선간에 에어 갭이라 불리는 공극을 형성하여, 유전율을 낮춘다.
(제2 확산 방지막 형성 공정 S104)
그런데, 최근의 미세화, 고밀도화에 의해, 디바이스 상의 배선간의 거리가 좁아지고 있는데, 그에 따라 노광 정밀도도 한계에 가까워지고 있어, 미스얼라인먼트의 영향을 받기 쉬워지고 있다. 미스얼라인먼트가 일어나면, 예를 들어 도 4의 (B)에 기재된 바와 같이, 구리 함유막(2005)간뿐만 아니라, 구리 함유막(2005) 상의 확산 방지막(2007)의 일부가 에칭되어, 피에칭부(2007a) 상을 노출시켜버린다.
레지스트(2008) 제거 후, 구리 함유막(2005a)의 일부가 노출된 상태에서, 구리 함유막(2005) 상에 층간 절연막을 형성하면, 구리 함유막(2005a)의 노출면으로부터 상방의 층간 절연막에 리크 전류가 발생하여, 그것이 인접하는 구리 함유막(2005)과 도통하거나 한다. 예를 들어, 구리 함유막(2005a)과 구리 함유막(2005b)과의 사이가 도통하거나 한다. 또는 상층의 층간 절연막에 금속(구리)의 성분이 확산하거나 한다. 이러한 문제는 디바이스의 특성을 낮게 해버린다.
따라서 본 실시 형태에서는, 레지스트(2008)를 제거한 후, 도 5에 기재한 바와 같이, 적어도 피에칭부(구리 함유막(2005a)의 노출면)에, 제2 확산 방지막(2010)을 형성한다. 확산 방지막(2010)의 형성 방법에 대해서는 후술한다.
이와 같이 하여 제1 확산 방지막과 제2 확산 방지막을 형성한다. 이들 확산 방지막의 성질에 대해서 다시 정리하면, 다음과 같이 표현된다. 즉, 제1 확산 방지막은, 구리 함유막 상면의 일부의 면 상에 형성되어 있고, 일부의 면을 통해서 구리 함유막으로부터 상기 제1 배선층의 상방에 형성되는 제2 배선층에 상기 구리 함유막의 성분의 확산을 억제하는 성질을 갖는다. 제2 확산 방지막은, 구리 함유막 상 중 상기 제1 확산 방지막이 형성되지 않은 노출면 상에, 노출면을 통해서 구리 함유막으로부터 제2 배선층에 구리 함유막의 성분의 확산을 억제하는 성질을 갖는다.
(제2 층간 절연막 형성 공정 S105)
계속해서, 확산 방지막(2010) 상에 층간 절연막(2011)을 형성하는 제2 층간 절연막 형성 공정 S105에 대해서 설명한다. 확산 방지막(2010)을 형성하면, 도 6에 기재한 바와 같이, 확산 방지막(2010) 상에 층간 절연막(2011)을 형성한다. 층간 절연막(2011)은, 예를 들어 탄소 함유 실리콘 산화막(SiOC막)이다. 형성할 때는, 예를 들어 실리콘 함유 가스와 산소 함유 가스를 웨이퍼(200) 상에 공급해서 기상 반응시키고, 그 후 탄소를 도핑하는 등의 방법을 생각할 수 있다.
이어서, 이 공정에서 공극(2009)이 확보된 상태에서 층간 절연막(2011)이 형성되는 이유를 이하에 설명한다.
상술한 바와 같이 배선간이 매우 좁은 경우, 층간 절연막(2011)의 퇴적이 진행됨에 따라서, 확산 방지막(2007)의 상부 부근에서는, 퇴적물에 가로막혀 가스가 하방으로 돌아 들어가기 어려워진다. 이 때문에, 공극(2009)의 하방의 퇴적 속도는, 확산 방지막(2007)의 상방에서의 퇴적 속도보다도 작아진다. 그러한 상태에서 성막 처리를 계속함으로써, 공극(2009)을 확보한다. 확보된 공극(2009)은, 에어 갭으로서 사용된다.
계속해서, 제2 확산 방지막 형성 공정 S104에서 사용하는 기판 처리 장치, 확산 방지막 형성 방법을 설명한다. 제2 확산 방지막의 형성 방법은, 반도체 제조 방법의 일부이며, 기판 처리 방법의 일부이기도 하다.
(기판 처리 장치)
먼저 도 7을 사용해서 기판 처리 장치(100)를 설명한다. 본 실시 형태에서는, 기판 처리 장치(100)는 확산 방지막(2010)을 형성한다.
기판 처리 장치(100)를 구성하는 챔버(202)는, 횡단면이 원형이며 편평한 밀폐 용기로서 구성되어 있다. 또한, 챔버(202)는, 예를 들어 알루미늄(Al)이나 스테인리스(SUS) 등의 금속 재료에 의해 구성되어 있다. 챔버(202) 내에는, 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리 공간(201)과, 웨이퍼(200)를 처리 공간(201)에 반송할 때 웨이퍼(200)가 통과하는 반송 공간(203)이 형성되어 있다. 챔버(202)는, 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b)의 사이에는 구획판(204)이 설치된다.
하부 용기(202b)의 측면에는, 게이트 밸브(205)에 인접한 기판 반입출구(206)가 형성되어 있고, 웨이퍼(200)는, 기판 반입출구(206)를 통해서 도시하지 않은 반송실과의 사이를 이동한다. 하부 용기(202b)의 저부에는, 리프트 핀(207)이 복수 설치되어 있다.
처리 공간(201) 내에는, 웨이퍼(200)를 지지하는 기판 지지부(210)가 설치되어 있다. 기판 지지부(210)는, 웨이퍼(200)를 적재하는 적재면(211)과, 적재면(211)을 표면에 갖는 적재대(212), 기판 적재대(212)에 내포된 가열원으로서의 히터(213)를 주로 갖는다. 기판 적재대(212)에는, 리프트 핀(207)이 관통하는 관통 구멍(214)이, 리프트 핀(207)과 대응하는 위치에 각각 설치되어 있다. 히터(213)에는, 통전 상태를 제어하는 히터 온도 제어부(220)가 접속된다.
기판 적재대(212)는, 샤프트(217)에 의해 지지된다. 샤프트(217)의 지지부는, 챔버(202)의 저벽에 형성된 구멍(215)을 관통하고 있고, 또한 지지판(216)을 통해서 챔버(202)의 외부에서 승강 기구(218)에 접속되어 있다. 승강 기구(218)를 작동시켜서 샤프트(217) 및 기판 적재대(212)를 승강시킴으로써, 기판 적재면(211) 상에 적재되는 웨이퍼(200)를 승강시키는 것이 가능하게 되어 있다. 또한, 샤프트(217) 하단부의 주위는 벨로즈(219)에 의해 덮여 있다. 챔버(202) 내는 기밀하게 유지되어 있다.
기판 적재대(212)는, 웨이퍼(200)의 반송 시에는, 기판 적재면(211)이 기판 반입출구(206)에 대향하는 위치(웨이퍼 반송 위치, 웨이퍼 반송 포지션)까지 하강하고, 웨이퍼(200)의 처리 시에는, 도 7에서 나타낸 바와 같이, 웨이퍼(200)가 처리 공간(201) 내의 처리 위치(웨이퍼 처리 위치, 웨이퍼 처리 포지션)로 될 때까지 상승한다.
구체적으로는, 기판 적재대(212)를 웨이퍼 반송 위치까지 하강시켰을 때는, 리프트 핀(207)의 상단부가 기판 적재면(211)의 상면으로부터 돌출되어, 리프트 핀(207)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 기판 적재대(212)를 웨이퍼 처리 위치까지 상승시켰을 때는, 리프트 핀(207)은 기판 적재면(211)의 상면으로부터 매몰되어, 기판 적재면(211)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 리프트 핀(207)은 웨이퍼(200)와 직접 접촉하기 때문에, 예를 들어 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.
처리 공간(201)의 상부(상류측)에는, 가스 분산 기구로서의 샤워 헤드(230)가 설치되어 있다. 샤워 헤드(230)의 덮개(231)에는 제1 분산 기구(241)가 삽입되는 관통 구멍(231a)이 형성된다. 제1 분산 기구(241)는, 샤워 헤드 내에 삽입되는 선단부(241a)와, 덮개(231)에 고정되는 플랜지(241b)를 갖는다.
선단부(241a)는 기둥 형상이며, 예를 들어 원기둥 형상으로 구성된다. 원기둥의 측면에는 분산 구멍이 형성되어 있다. 후술하는 챔버의 가스 공급부(공급계)로부터 공급되는 가스는, 선단부(241a)를 통해서 버퍼 공간(232)에 공급된다.
샤워 헤드(230)는, 가스를 분산시키기 위한 제2 분산 기구로서의 분산판(234)을 구비하고 있다. 이 분산판(234)의 상류측이 버퍼 공간(232)이며, 하류측이 처리 공간(201)이다. 분산판(234)에는, 복수의 관통 구멍(234a)이 형성되어 있다. 분산판(234)은, 기판 적재면(211)과 대향하도록 배치되어 있다.
분산판(234)은 예를 들어 원반 형상으로 구성된다. 관통 구멍(234a)은, 분산판(234)의 전체면에 걸쳐 형성되어 있다. 인접하는 관통 구멍(234a)은, 예를 들어 등거리로 배치되어 있고, 최외주에 배치된 관통 구멍(234a)은, 기판 적재대(212) 상에 적재된 웨이퍼의 외주보다도 외측에 배치된다.
상부 용기(202a)는 플랜지를 갖고, 플랜지 상에 지지 블록(233)이 적재되어 고정된다. 지지 블록(233)은 플랜지(233a)를 갖고, 플랜지(233a) 상에는 분산판(234)이 적재되어 고정된다. 또한, 덮개(231)는, 지지 블록(233)의 상면에 고정된다. 이러한 구조로 함으로써, 상방으로부터, 덮개(231), 분산판(234), 지지 블록(233)의 순서대로 제거하는 것이 가능하게 된다.
(공급계)
샤워 헤드(230)의 덮개(231)에 형성된 가스 도입 구멍(231a)에는, 제1 분산 기구(241)가 접속되어 있다. 제1 분산 기구(241)에는, 공통 가스 공급관(242)이 접속되어 있다. 제1 분산 기구(241)에는 플랜지가 설치되고, 나사 등에 의해, 덮개(231)나 공통 가스 공급관(242)의 플랜지에 고정된다.
제1 분산 기구(241)와 공통 가스 공급관(242)은, 관의 내부에서 연통하고 있어, 공통 가스 공급관(242)으로부터 공급되는 가스는, 제1 분산 기구(241), 가스 도입 구멍(231a)을 통해서 샤워 헤드(230) 내에 공급된다.
공통 가스 공급관(242)에는, 제1 가스 공급관(243a), 제2 가스 공급관(244a), 제3 가스 공급관(245a)이 접속되어 있다.
제1 가스 공급관(243a)을 포함하는 제1 가스 공급계(243)로부터는 제1 원소 함유 가스가 주로 공급되고, 제2 가스 공급관(244a)을 포함하는 제2 가스 공급계(244)로부터는 주로 제2 원소 함유 가스가 공급된다.
(제1 가스 공급계)
제1 가스 공급관(243a)에는, 상류 방향에서부터 순서대로, 제1 가스 공급원(243b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(243c) 및 개폐 밸브인 밸브(243d)가 설치되어 있다.
제1 가스 공급관(243a)으로부터, 제1 원소를 함유하는 가스(이하, 「제1 원소 함유 가스」)가, 매스 플로우 컨트롤러(243c), 밸브(243d), 공통 가스 공급관(242)을 통해서 샤워 헤드(230)에 공급된다.
제1 원소 함유 가스는, 예를 들어 수소(H2) 가스이며, 환원 가스, 즉, 처리 가스의 하나이다. 여기서, 제1 원소는, 예를 들어 수소(H)이다. 즉, 제1 원소 함유 가스는, 예를 들어 수소 함유 가스이다.
제1 가스 공급관(243a)의 밸브(243d)보다도 하류측에는, 제1 불활성 가스 공급관(246a)의 하류단이 접속되어 있다. 제1 불활성 가스 공급관(246a)에는, 상류 방향에서부터 순서대로, 불활성 가스 공급원(246b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(246c) 및 개폐 밸브인 밸브(246d)가 설치되어 있다. 불활성 가스는, 환원 공정(S304), 선택 성장 공정(S306)에서는 캐리어 가스 또는 희석 가스로서 작용한다.
여기서, 불활성 가스는, 예를 들어 질소(N2) 가스이다. 또한, 불활성 가스로서, N2 가스 이외에, 예를 들어 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 희가스를 사용할 수 있다.
주로, 제1 가스 공급관(243a), 매스 플로우 컨트롤러(243c), 밸브(243d)에 의해, 제1 원소 함유 가스 공급계(243)가 구성된다.
또한, 주로, 제1 불활성 가스 공급관(246a), 매스 플로우 컨트롤러(246c) 및 밸브(246d)에 의해 제1 불활성 가스 공급계가 구성된다. 또한, 불활성 가스 공급원(246b), 제1 가스 공급관(243a)을, 제1 불활성 가스 공급계에 포함해서 생각해도 된다.
나아가, 제1 가스 공급원(243b), 제1 불활성 가스 공급계를, 제1 원소 함유 가스 공급계(243)에 포함해서 생각해도 된다.
(제2 가스 공급계)
제2 가스 공급관(244a)에는, 상류 방향에서부터 순서대로, 제2 가스 공급원(244b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(244c) 및 개폐 밸브인 밸브(244d)가 설치되어 있다.
제2 가스 공급관(244a)으로부터는, 제2 원소를 함유하는 가스(이하, 「제2 원소 함유 가스」)가, 매스 플로우 컨트롤러(244c), 밸브(244d), 공통 가스 공급관(242)을 통해서, 샤워 헤드(230) 내에 공급된다.
제2 원소 함유 가스는, 처리 가스의 하나이다. 제2 원소 함유 가스는, 구리 함유막(2005) 상에 막을 성장시키기 쉽고, 배선간 절연막(2002) 상에서는 막이 성장하기 어렵다는, 성막에 관한 선택성을 갖는다. 바꿔 말하면, 구리 함유막(2005) 상에 선택 성장 가능한 가스이다. 예를 들어 전이 금속을 포함하는 가스이다. 전이 금속은 석출되기 쉬운 성질을 갖기 때문에, 구리 함유막과 반응하기 쉽고, 절연막과는 반응하기 어렵다. 그 때문에, 선택 성장이 가능하게 된다.
여기서, 제2 원소 함유 가스는, 제1 원소와 상이한 제2 원소를 함유한다. 제2 원소는 전이 금속이며, 예를 들어 텅스텐(W)이다. 제2 원소 함유 가스는, 예를 들어 육불화텅스텐(WF6) 가스가 사용된다.
여기서, 제2 원소 함유 가스가, 구리 함유막(2005)과 배선간 절연막(2002)의 사이에서 선택성을 갖는 이유에 대해 설명한다.
텅스텐은, 활성점이 많은 영역에서 선택적으로 성장하는 성질을 갖는다. 본 실시 형태에서의 활성점이 많은 영역이란, 구리 함유막(2005)의 노출 부분이다. 노출 부분에서는 최외각 반응에 의해 전자의 이동이 이루어지기 쉽고, 그것이 활성점이 된다. 한편, 배선간 절연막(2002)이나 제1 층간 절연막(2001)의 표면은 전자의 이동이 행하여지기 어렵기 때문에, 활성점으로는 되기 어렵다. 즉, 홈(2009)의 측면을 구성하는 배선 절연막(2002)의 측면(2002a)과, 홈(2009)의 저면을 구성하는 층간 절연막(2001)의 표면(2001a)은 활성점으로는 되기 어렵다. 이러한 관계이므로, 구리 함유막(2005)의 노출면의 표면에 텅스텐막이 성장하지만, 배선간 절연막(2002)의 표면에는 텅스텐막이 성장하지 않는다. 이와 같은 특징을 갖는 금속 함유 가스라면, WF6 가스에 한하지 않고 사용하는 것이 가능하다.
주로, 제2 가스 공급관(244a), 매스 플로우 컨트롤러(244c), 밸브(244d)에 의해, 제2 원소 함유 가스 공급계(244)(금속 함유 가스 공급계라고도 함)가 구성된다.
또한, 제2 가스 공급관(244a)의 밸브(244d)보다도 하류측에는, 제2 불활성 가스 공급관(247a)의 하류단이 접속되어 있다. 제2 불활성 가스 공급관(247a)에는, 상류 방향에서부터 순서대로, 불활성 가스 공급원(247b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(247c) 및 개폐 밸브인 밸브(247d)가 설치되어 있다.
제2 불활성 가스 공급관(247a)으로부터는, 불활성 가스가, 매스 플로우 컨트롤러(247c), 밸브(247d), 제2 가스 공급관(247a)을 통해서, 샤워 헤드(230) 내에 공급된다. 불활성 가스는, 제2 확산 방지막 형성 공정(S104)에서는 캐리어 가스 또는 희석 가스로서 작용한다.
주로, 제2 불활성 가스 공급관(247a), 매스 플로우 컨트롤러(247c) 및 밸브(247d)에 의해 제2 불활성 가스 공급계가 구성된다. 또한, 불활성 가스 공급원(247b)을 제2 불활성 가스 공급계에 포함해서 생각해도 된다.
나아가, 제2 가스 공급원(247b), 제2 불활성 가스 공급계를, 제2 원소 함유 가스 공급계(244)에 포함해서 생각해도 된다.
(제3 가스 공급계)
제3 가스 공급관(245a)에는, 상류 방향에서부터 순서대로, 제3 가스 공급원(245b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(245c) 및 개폐 밸브인 밸브(245d)가 설치되어 있다.
제3 가스 공급관(245a)으로부터, 퍼지 가스로서의 불활성 가스가, 매스 플로우 컨트롤러(245c), 밸브(245d), 공통 가스 공급관(242)을 통해서 샤워 헤드(230)에 공급된다.
여기서, 불활성 가스는, 예를 들어 질소(N2) 가스이다. 또한, 불활성 가스로서, N2 가스 이외에, 예를 들어 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 희가스를 사용할 수 있다.
제3 가스 공급관(245a)의 밸브(245d)보다도 하류측에는, 에칭 가스 공급관(248a)의 하류단이 접속되어 있다. 에칭 가스 공급관(248a)에는, 상류 방향에서부터 순서대로, 에칭 가스 공급원(248b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(248c) 및 개폐 밸브인 밸브(248d)가 설치되어 있다. 에칭 가스는, 텅스텐 함유막을 제거하는 성질을 갖고, 예를 들어 불소 함유 가스이며, NF3 가스이다.
주로, 제3 가스 공급관(245a), 매스 플로우 컨트롤러(245c), 밸브(245d)에 의해, 제3 가스 공급계(245)가 구성된다.
또한, 주로, 에칭 가스 공급관(248a), 매스 플로우 컨트롤러(248c) 및 밸브(248d)에 의해 에칭 가스 공급계가 구성된다. 또한, 에칭 가스 공급원(248b), 제3 가스 공급관(245a)을 에칭 가스 공급계에 포함해서 생각해도 된다.
나아가, 제3 가스 공급원(245b), 에칭 가스 공급계를, 제3 가스 공급계(245)에 포함해서 생각해도 된다.
제3 가스 공급관(245a)으로부터는, 선택 성장 공정(306)에서는, 불활성 가스가, 매스 플로우 컨트롤러(245c), 밸브(245d), 공통 가스 공급관(242)을 통해서 샤워 헤드(230) 내에 공급된다. 또한, 에칭 공정에서는, 에칭 가스가, 매스 플로우 컨트롤러(248c), 밸브(248d), 공통 가스 공급관(242)을 통해서 샤워 헤드(230) 내에 공급된다.
제3 가스 공급원(245b)으로부터 공급되는 불활성 가스는, 기판 처리 공정에서는, 챔버(202)나 샤워 헤드(230) 내에 체류한 가스를 퍼지하는 퍼지 가스로서 작용한다. 또한, 에칭 공정에서는, 에칭 가스의 캐리어 가스 또는 희석 가스로서 작용해도 된다.
에칭 가스 공급원(248b)으로부터 공급되는 에칭 가스는, 에칭 공정에서는 웨이퍼(200) 상에 형성되는 아일랜드 형상의 텅스텐막을 에칭한다.
에칭 가스는, 예를 들어 3불화질소(NF3) 가스인데, 3불화염소(ClF3) 가스 등을 사용해도 되고, 또한 이들을 조합해서 사용해도 된다.
(배기계)
챔버(202)의 분위기를 배기하는 배기계는, 챔버(202)에 접속된 복수의 배기관을 갖는다. 구체적으로는, 처리 공간(201)에 접속되는 배기관(262)과, 반송 공간(203)에 접속되는 배기관(261)을 갖는다. 또한, 각 배기관(261, 262)의 하류측에는, 배기관(264)이 접속된다.
배기관(261)은, 반송 공간(203)의 측면 또는 저면에 설치된다. 배기관(261)에는, 터보 분자 펌프(265)가 설치된다. 배기관(261)에 있어서 터보 분자 펌프(265)의 상류측에는 반송 공간용 제1 배기 밸브로서의 밸브(266)가 설치된다.
배기관(262)은 처리 공간(201)의 측방에 설치된다. 배기관(262)에는, 처리 공간(201) 내를 소정의 압력으로 제어하는 압력 제어기인 APC(Auto Pressure Controller)(276)가 설치된다. APC(276)는, 개방도 조정 가능한 밸브체(도시하지 않음)를 갖고, 후술하는 컨트롤러(280)로부터의 지시에 따라서 배기관(262)의 컨덕턴스를 조정한다. 또한, 배기관(262)에 있어서 APC(276)의 상류측에는 밸브(275)가 설치된다. 배기관(262)과 밸브(275), APC(276)를 통합해서 처리실 배기부라 칭한다.
배기관(264)에는, DP(Dry Pump. 드라이 펌프)(267)가 설치된다. 도시한 바와 같이, 배기관(264)에는, 그 상류측으로부터 배기관(262), 배기관(261)이 접속되고, 또한 그것들의 하류에 DP(267)가 설치된다. DP(267)는, 배기관(262), 배기관(261) 각각을 통해서 처리 공간(201) 및 반송 공간(203)의 각각의 분위기를 배기한다. 또한, DP(267)는, TMP(265)가 동작할 때, 그 보조 펌프로서도 기능한다. 즉, 고진공(또는 초고진공) 펌프인 TMP(265)는, 대기압까지의 배기를 단독으로 행하는 것은 곤란하기 때문에, 대기압까지의 배기를 행하는 보조 펌프로서 DP(267)가 사용된다. 상기한 배기계의 각 밸브에는, 예를 들어 에어 벨브가 사용된다.
(컨트롤러)
기판 처리 장치(100)는, 기판 처리 장치(100)의 각 부의 동작을 제어하는 컨트롤러(280)를 갖고 있다. 컨트롤러(280)는, 도 8에 기재한 바와 같이, 연산부(CPU)(280a), 일시 기억부(280b), 기억부(280c), 송수신부(280d)를 적어도 갖는다. 컨트롤러(280)는, 송수신부(280)를 통해서 기판 처리 장치(100)의 각 구성에 접속되어, 상위 컨트롤러나 사용자의 지시에 따라서 기억부(280c)로부터 프로그램이나 레시피를 호출하고, 그 내용에 따라 각 구성의 동작을 제어한다. 또한, 컨트롤러(280)는, 전용의 컴퓨터로서 구성해도 되고, 범용의 컴퓨터로서 구성해도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리(USB Flash Drive)나 메모리 카드 등의 반도체 메모리)(282)를 준비하고, 외부 기억 장치(282)를 사용해서 범용의 컴퓨터에 프로그램을 인스톨함으로써, 본 실시 형태에 따른 컨트롤러(280)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(282)를 통해서 공급하는 경우에 제한하지 않는다. 예를 들어, 인터넷이나 전용 회선 등의 통신 수단을 사용해도 되고, 상위 장치(270)로부터 수신부(283)를 통해서 정보를 수신하고, 외부 기억 장치(282)를 통하지 않고 프로그램을 공급하도록 해도 된다. 또한, 키보드나 터치 패널 등의 입출력 장치(281)를 사용해서, 컨트롤러(280)에 지시를 해도 된다.
또한, 기억부(280c)나 외부 기억 장치(282)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 또한, 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억부(280c) 단체만을 포함하는 경우, 외부 기억 장치(282) 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다.
(기판 처리 방법)
계속해서, 기판 처리 장치에 반입된 웨이퍼(200)의 제2 확산 방지막 형성 공정 S104의 상세에 대해서, 도 9를 사용해서 설명한다. 또한, 웨이퍼(200)는, 도 4의 (B)의 상태로부터 레지스트층(2008)을 제거한 상태이며, 구리 함유막(2005)이 노출된 상태이다.
이하, 제1 처리 가스로서 H2 가스를 사용하고, 제2 처리 가스로서 WF6 가스를, 제3 처리 가스로서 NF3 가스를 사용하여, 확산 방지막(2010)을 형성하는 예에 대해서 설명한다.
(기판 반입·적재 공정 S302)
기판 처리 장치(100)에서는 기판 적재대(212)를 웨이퍼(200)의 반송 위치(반송 포지션)까지 하강시킴으로써, 기판 적재대(212)의 관통 구멍(214)에 리프트 핀(207)을 관통시킨다. 그 결과, 리프트 핀(207)이 기판 적재대(212) 표면보다도 소정의 높이만큼 돌출된 상태가 된다. 계속해서, 게이트 밸브(205)를 개방해서 반송 공간(203)을 이송실(도시하지 않음)과 연통시킨다. 그리고, 이 이송실로부터 웨이퍼 이동 탑재기(도시하지 않음)를 사용해서 웨이퍼(200)를 반송 공간(203)에 반입하고, 리프트 핀(207) 상에 웨이퍼(200)를 이동 탑재한다. 이에 의해, 웨이퍼(200)는, 기판 적재대(212)의 표면으로부터 돌출된 리프트 핀(207) 상에 수평 자세로 지지된다.
챔버(202) 내에 웨이퍼(200)를 반입하면, 웨이퍼 이동 탑재기를 챔버(202)의 밖으로 퇴피시키고, 게이트 밸브(205)를 폐쇄해서 챔버(202) 내를 밀폐한다. 그 후, 기판 적재대(212)를 상승시킴으로써, 기판 적재대(212)에 설치된 기판 적재면(211) 상에 웨이퍼(200)를 적재시키고, 또한 기판 적재대(212)를 상승시킴으로써, 상술한 처리 공간(201) 내의 처리 위치(기판 처리 포지션)까지 웨이퍼(200)를 상승시킨다.
웨이퍼(200)가 반송 공간(203)에 반입된 후, 처리 공간(201) 내의 처리 위치까지 상승하면, 밸브(266)를 폐쇄로 한다. 이에 의해, 반송 공간(203)과 TMP(265)의 사이가 차단되고, TMP(265)에 의한 반송 공간(203)의 배기가 종료된다. 한편, 밸브(275)를 개방하여, 처리 공간(201)과 APC(276)의 사이를 연통시킨다. APC(276)는, 배기관(263)의 컨덕턴스를 조정함으로써, DP(267)에 의한 처리 공간(201)의 배기 유량을 제어하여, 처리 공간(201)을 소정의 압력(예를 들어 10-5 내지 10-1Pa의 고진공)으로 유지한다.
또한, 웨이퍼(200)를 기판 적재대(212) 상에 적재할 때는, 기판 적재대(212)의 내부에 매립된 히터(213)에 전력을 공급하여, 웨이퍼(200)의 표면이 소정의 온도가 되도록 제어된다. 웨이퍼(200)의 온도는, 예를 들어 실온 이상 800℃ 이하이며, 바람직하게는 실온 이상이며 700℃ 이하이다. 이때, 히터(213)의 온도는, 온도 센서에 의해 검출된 온도 정보에 기초하여 컨트롤러(280)가 제어값을 추출하고, 히터 온도 제어부(220)에 의해 히터(213)에의 통전 상태를 제어함으로써 조정된다.
(환원 공정 S304)
계속해서 환원 공정 S304를 행한다.
환원 공정 S304에서는, 제1 가스 공급계로부터 처리 공간(201)에 H2 가스를 공급한다. 여기에서는, 반송 도중에 있어서 웨이퍼(200)의 표면에 형성된 자연 산화막 등을 제거한다. 특히, 피에칭부(2007a)에 있어서의 구리 함유막(2005)의 노출면을 청정화(클리닝)한다. 청정화함으로써, 구리 함유막(2005)의 노출면과 확산 방지막(2010)과의 사이의 반응 저해물을 제거할 수 있으므로, 구리 함유막(2005)의 노출면 전체면에 걸쳐서 확산 방지막(2010)과의 사이의 반응성을 높일 수 있다. 따라서, 노출면에 있어서의 확산 방지막(2010)을 균일하게 형성할 수 있다.
환원 공정 S304에서는, 처리 공간(201)의 압력을 100Pa 내지 1000Pa, 웨이퍼(200)의 온도를 150℃ 내지 400℃로 함과 함께, 수소 함유 가스의 유량을 1000sccm 내지 3000sccm으로 한다.
(선택 성장 공정 S306)
기판 처리 장치에 반입된 웨이퍼(200)의 선택 성장 공정 S306에 대해서 설명한다. 선택 성장 공정 S306에서는, 도 4의 (B)의 상태에서의 웨이퍼를 처리한다.
이하, 제1 처리 가스로서 H2 가스를 사용하고, 제2 처리 가스로서 WF6 가스를 사용하여, 제2 확산 방지막(2010)을 형성하는 예에 대해서 설명한다.
환원 공정 S404에서 소정의 시간 경과 후, 계속해서 수소 함유 가스를 공급하면서, 제2 가스 공급계로부터 WF6 가스를 공급한다. 공급된 WF6 가스는 열분해되어, 웨이퍼(200) 상에 공급된다. WF6 가스는, 상술한 바와 같이 성막에 관한 선택성을 가지므로, 측면(2002a)이나 표면(2001a)에는 텅스텐막이 형성되지 않고, 구리 함유막(2005)의 노출면 상에 텅스텐을 주성분으로 한 제2 확산 방지막(2010)이 형성된다.
이렇게 형성함으로써, 도 5에 기재된 바와 같이, 공극(2009)의 폭(L)을 확보할 수 있다. 따라서, 저유전율의 에어 갭을 실현하는 것이 가능하게 된다.
선택 성장 공정 S306에서는, 처리 공간(201)의 압력을 1Pa 내지 10Pa, 웨이퍼(200)의 온도를 150℃ 내지 300℃로 함과 함께, 수소 함유 가스의 유량을 1000sccm 내지 3000sccm, WF6 가스의 유량을 3sccm 내지 100sccm으로 한다. WF6 가스의 비율은, 예를 들어 수소 함유 가스와 WF6 가스의 혼합 가스 중, 0.1％ 내지 3％의 사이로 한다.
소정 시간 경과하면, WF6 가스의 공급을 정지한다. 수소 함유 가스의 공급은 계속한다. 이와 같이, 먼저 WF6의 공급을 정지하고, 수소 함유 가스의 공급을 계속함으로써, WF6 가스의 분압이 증가하는 것을 피할 수 있고, 선택성의 저하를 방지할 수 있다.
보다 바람직하게는 전이 금속 중에서도 구리와 반응하기 어려운 텅스텐(W), 탄탈륨(Ta), 몰리브덴(Mo) 중 어느 하나를 사용하는 것이 바람직하다. 예를 들어 전이 금속으로서 티타늄(Ti)을 사용한 경우, 텅스텐 등에 비해 구리와 반응하기 쉽다. 그 때문에, 구리 함유막(2005) 중에 Ti성분이 확산하여, 구리 함유막(2005)의 저항값을 상승시킬 우려가 있다.
한편, 텅스텐(W), 탄탈륨(Ta), 몰리브덴(Mo)은 구리와 반응하기 어렵기 때문에, 각 금속 성분이 구리에 확산하는 것이 용이하지 않고, 따라서 저항값이 상승하지 않는다.
(에칭 공정 S308)
그런데, 선택 성장 공정 S306에서는, 처리 조건 등이 일시적으로 변동되어, 선택성이 깨지는 경우가 있다. 이 경우, 도 10에 기재된 바와 같이, 노출면 상뿐만 아니라, 층간 절연막(2001)의 표면(2001a)이나 배선간 절연막(2002)의 측면(2002a)에, 얼룩진 상태의 막(2012)이 형성되는 경우가 있다. 이 상태에서 다음의 공정인 제2 층간 절연막 형성 공정 S105 이후의 공정을 행한 경우, 국소적으로 에어 갭의 유전율이 높아지는 등, 에어 갭 구조의 특성 저하가 일어난다.
따라서 본 공정에서는, 얼룩진 막(2012)을 제거하기 위해서, 다음과 같이 막(2012)의 에칭을 행한다.
선택 성장 공정 S306에서 소정의 시간 경과 후, 수소 함유 가스의 공급을 정지함과 함께, 분위기를 배기한다. 배기 후, 밸브(248d)를 개방으로 하여, 에칭 가스를 처리 공간(201)에 공급한다. 공급된 에칭 가스는 막(2012)을 제거한다.
에칭 공정 S308에서는, 처리 공간(201)의 압력을 1Pa 내지 10Pa, 웨이퍼(200)의 온도를 150℃ 내지 300℃로 함과 함께, 에칭 가스의 유량을 10 내지 1000sccm으로 한다.
(기판 반출 공정 S310)
에칭 공정 S308이 종료되면, 기판 반출 공정 S310을 실시한다. 기판 반출 공정 S310에서는, 기판 적재대(212)를 하강시켜, 기판 적재대(212)의 표면으로부터 돌출시킨 리프트 핀(207) 상에 웨이퍼(200)를 지지시킨다. 이에 의해, 웨이퍼(200)는 처리 위치로부터 반송 위치가 된다.
계속해서, 웨이퍼(200)가 반송 위치까지 이동하면, 밸브(275)를 폐쇄로 하여, 반송 공간(203)과 배기관(264)과의 사이를 차단한다. 한편, 밸브(266)를 개방으로 하여, TMP(265)(및 DP(267))에 의해 반송 공간(203)의 분위기를 배기함으로써, 챔버(202)를 고진공(초고진공) 상태(예를 들어 10-5Pa 이하)로 유지하여, 마찬가지로 고진공(초고진공) 상태(예를 들어 10-6Pa 이하)로 유지되어 있는 이송실과의 압력차를 저감한다. 소정의 압력에 도달하면, 도시하지 않은 아암에 의해 웨이퍼(200)는 반출된다.
(제2 실시 형태)
계속해서 제2 실시 형태에 대해서 설명한다.
제2 실시 형태는, 주로 다음의 점에서 제1 실시 형태와 상위하다. 첫번째의 상위점은 제2 가스가 상이한 점이다. 두번째의 상위점은, 제2 확산 방지막을 형성하는 공정이 상이한 점이다.
이하에, 도 11 내지 도 13을 사용하여, 제1 실시 형태와의 상위점을 중심으로 구체예를 설명한다. 또한, 제1 실시 형태와 마찬가지의 내용에 대해서는 설명을 생략한다.
본 실시 공정에서는, 도 4의 (B)에서 레지스트층(2008)을 제거한 상태의 웨이퍼(200)에 대하여, 도 11의 (B)와 같이 제2 층간 절연막(2015)을 형성하는 것을 목적으로 한다.
도 11은 도 5에 상당하는 도면이다. 여기에서는, 도 4에서 레지스트층을 제거한 상태의 웨이퍼(200)를 본 실시 형태의 제2 확산 방지막 형성 공정 S104에서 처리해서 도 11의 (A)과 같이 실리콘 함유막(2013)을 형성하고, 그 후 실리콘 함유막(2013)을 개질해서 도 11의 (B)와 같이 제2 확산 방지막(2015)을 형성한다.
또한, 도 12는, 본 실시 형태에서의 제2 확산 방지막 형성 공정을 실현하기 위한 기판 처리 장치(100')를 설명하는 도면이다. 도 13은 도 9에 상당하는 도면이며, 본 실시 형태에서의 제2 확산 방지막 형성 공정 S104를 설명하는 도면이다.
본 실시 형태에서 처리하는 웨이퍼(200)는, 도 4에 기재된 제1 실시 형태와 마찬가지로, 패터닝 공정에서 구리 함유막(2005)의 표면의 일부가 노출된 상태이다.
먼저, 도 11을 사용하여, 제2 실시 형태에 따른 기판 처리에 의한 웨이퍼(200)의 상태를 설명한다. 본 공정에서는, 도 11의 (A)의 실리콘 함유막(2013)을 형성하고, 그 후 실리콘 함유막(2013)이 개질되어 도 11의 (B)의 제2 확산 방지막(2015)으로 하고 있다.
계속해서, 제2 확산 방지막(2015)을 형성하는 방법 및 그것을 실현하는 기판 처리 장치에 대해 설명한다.
(기판 처리 장치)
여기에서는 도 12를 사용해서 기판 처리 장치(100')를 설명한다. 기판 처리 장치(100')는, 제1 실시 형태의 기판 처리 장치(100)와 비교해서 제2 가스 공급계, 제3 가스 공급계의 구성이 상이함과 함께, 제4 가스 공급계가 새롭게 더해졌다. 이하에서는 기판 처리 장치(100)와의 상위점을 중심으로 상세를 설명한다. 또한, 기판 처리 장치(100)와 마찬가지의 번호의 구성에 대해서는 설명을 생략한다.
(제2 가스 공급계)
제2 실시 형태에서의 제2 가스 공급계(249)를 설명한다.
제2 가스 공급관(249a)에는, 상류 방향에서부터 순서대로, 제2 가스 공급원(249b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(249c) 및 개폐 밸브인 밸브(249d)가 설치되어 있다.
제2 가스 공급관(249a)으로부터는, 제2 가스인 제2 원소를 함유하는 가스(이하, 「제2 원소 함유 가스」)가, 매스 플로우 컨트롤러(249c), 밸브(249d), 공통 가스 공급관(242)을 통해서 샤워 헤드(230) 내에 공급된다.
제2 원소 함유 가스는, 처리 가스의 하나이다. 제2 원소 함유 가스는, 구리 함유막(2005) 상에 막을 성장하기 쉽고, 배선간 절연막(2002) 상에서는 막이 성장하기 어렵다는, 성막에 관한 선택성을 갖는다. 바꿔 말하면, 구리 함유막(2005) 상에 선택 성장 가능한 가스이다. 예를 들어 실리콘 성분을 포함하는 가스이다.
여기서, 제2 원소 함유 가스는, 제1 원소와 상이한 제2 원소를 함유한다. 제2 원소는 실리콘 함유 가스이며, 예를 들어 디실란(Si2H6)이다.
주로, 제2 가스 공급관(249a), 매스 플로우 컨트롤러(249c), 밸브(249d)에 의해, 제2 원소 함유 가스 공급계(249)(실리콘 함유 가스 공급계라고도 함)가 구성된다.
또한, 제2 가스 공급관(249a)의 밸브(249d)보다도 하류측에는, 제2 불활성 가스 공급관(250a)의 하류단이 접속되어 있다. 제2 불활성 가스 공급관(250a)에는, 상류 방향에서부터 순서대로, 불활성 가스 공급원(250b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(250c) 및 개폐 밸브인 밸브(250d)가 설치되어 있다.
제2 불활성 가스 공급관(250a)으로부터는, 불활성 가스가, 매스 플로우 컨트롤러(250c), 밸브(250d), 제2 가스 공급관(249a)을 통해서 샤워 헤드(230) 내에 공급된다. 불활성 가스는, 제2 확산 방지막 형성 공정(S104)에서는 캐리어 가스 또는 희석 가스로서 작용한다.
주로, 제2 불활성 가스 공급관(250a), 매스 플로우 컨트롤러(250c) 및 밸브(250d)에 의해 제2 불활성 가스 공급계가 구성된다. 또한, 불활성 가스 공급원(250b)을 제2 불활성 가스 공급계에 포함해서 생각해도 된다.
나아가, 제2 가스 공급원(250b), 제2 불활성 가스 공급계를, 제2 원소 함유 가스 공급계(249)에 포함해서 생각해도 된다.
(제3 가스 공급계)
제3 가스 공급관(251a)에는, 상류 방향에서부터 순서대로, 제3 가스 공급원(251b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(251c) 및 개폐 밸브인 밸브(251d)가 설치되어 있다.
제3 가스 공급관(251a)으로부터, 퍼지 가스로서의 불활성 가스가, 매스 플로우 컨트롤러(250c), 밸브(250d), 공통 가스 공급관(242)을 통해서 샤워 헤드(230)에 공급된다.
여기서, 불활성 가스는, 예를 들어 질소(N2) 가스이다. 또한, 불활성 가스로서, N2 가스 이외에, 예를 들어 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 희가스를 사용할 수 있다.
제3 가스 공급관(251a)의 밸브(251d)보다도 하류측에는, 에칭 가스 공급관(252a)의 하류단이 접속되어 있다. 에칭 가스 공급관(252a)에는, 상류 방향에서부터 순서대로, 에칭 가스 공급원(252b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(252c) 및 개폐 밸브인 밸브(252d)가 설치되어 있다. 에칭 가스는, 실리콘 함유막을 제거하는 성질을 갖고, 예를 들어 염소 함유 가스이며, HCl 가스이다.
주로, 제3 가스 공급관(251a), 매스 플로우 컨트롤러(251c), 밸브(251d)에 의해, 제3 가스 공급계(251)가 구성된다.
또한, 주로, 에칭 가스 공급관(252a), 매스 플로우 컨트롤러(252c) 및 밸브(252d)에 의해 에칭 가스 공급계가 구성된다. 또한, 에칭 가스 공급원(252b), 제3 가스 공급관(251a)을 에칭 가스 공급계에 포함해서 생각해도 된다.
나아가, 제3 가스 공급원(251b), 에칭 가스 공급계를, 제3 가스 공급계(251)에 포함해서 생각해도 된다.
제3 가스 공급관(251a)으로부터는, 선택 성장 공정(406)에서는, 불활성 가스가, 매스 플로우 컨트롤러(251c), 밸브(251d), 공통 가스 공급관(242)을 통해서 샤워 헤드(230) 내에 공급된다. 또한, 에칭 공정에서는, 에칭 가스가, 매스 플로우 컨트롤러(252c), 밸브(252d), 공통 가스 공급관(242)을 통해서 샤워 헤드(230) 내에 공급된다.
불활성 가스 공급원(251b)으로부터 공급되는 불활성 가스는, 기판 처리 공정에서는, 챔버(202)나 샤워 헤드(230) 내에 체류한 가스를 퍼지하는 퍼지 가스로서 작용한다. 또한, 에칭 공정에서는, 에칭 가스의 캐리어 가스 또는 희석 가스로서 작용해도 된다.
에칭 가스 공급원(252b)으로부터 공급되는 에칭 가스는, 에칭 공정에서는 웨이퍼(200) 상에 형성되는 얼룩 형상(또는 아일랜드 형상)의 실리콘 함유막을 에칭한다.
(제4 가스 공급계)
계속해서 제4 가스 공급계(252)를 설명한다.
제4 가스 공급관(252a)에는, 상류 방향에서부터 순서대로, 제4 가스 공급원(252b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(252c) 및 개폐 밸브인 밸브(252d), 리모트 플라즈마 유닛(252e)이 설치되어 있다.
제4 가스 공급관(252a)으로부터는, 개질 공정 S410에서 사용되는 질화 가스가, 매스 플로우 컨트롤러(252c), 밸브(252d), 리모트 플라즈마 유닛(252e), 공통 가스 공급관(242)을 통해서 샤워 헤드(230)에 공급된다.
여기서, 질화 가스는, 예를 들어 암모니아(NH3) 가스이다. 또한, 질화 가스로서, NH3 가스 이외에, 예를 들어 질소(N2) 가스 등을 사용할 수 있다.
제4 가스 공급관(252a)의 밸브(252d)보다도 하류측에는, 불활성 가스 공급관(253a)의 하류단이 접속되어 있다. 불활성 가스 공급관(253a)에는, 상류 방향에서부터 순서대로, 불활성 가스 공급원(253b), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(253c) 및 개폐 밸브인 밸브(253d)가 설치되어 있다.
주로, 제4 가스 공급관(252a), 매스 플로우 컨트롤러(252c), 밸브(252d), 리모트 플라즈마 유닛(252e)에 의해, 제4 가스 공급계(252)가 구성된다.
또한, 주로, 불활성 가스 공급관(253a), 매스 플로우 컨트롤러(253c) 및 밸브(253d)에 의해 불활성 가스 공급계가 구성된다. 또한, 불활성 가스 공급원(253b), 제4 가스 공급관(253a)을 불활성 가스 공급계에 포함해서 생각해도 된다.
나아가, 제4 가스 공급원(252b), 불활성 가스 공급계 공급계를, 제4 가스 공급계(252)에 포함해서 생각해도 된다.
이어서, 제2 실시 형태에서의 제2 확산 방지막 형성 공정 S104의 상세를, 도 13을 사용해서 설명한다. 또한, 기판 반입·적재 공정 S402는 기판 반입·적재 공정 S302와 마찬가지이며, 환원 공정 S404는 환원 공정 S304와 마찬가지이며, 기판 반출 공정 S408은 기판 반출 공정 S310과 마찬가지이므로 설명을 생략한다.
(선택 성장 공정 S406)
기판 처리 장치에 반입된 웨이퍼(200)의 선택 성장 공정 S406에 대해서 설명한다. 선택 성장 공정 S406에서는, 도 4의 (B)의 상태 중, 레지스트층(2008)이 제거된 상태의 웨이퍼를 처리한다.
이하, 제1 처리 가스로서 H2 가스를 사용하고, 제2 처리 가스로서 Si2H6 가스를 사용하여, 실리콘 함유막(2013)을 형성하고, 또한 실리콘 함유막(2013)을 개질해서 제2 확산 방지막(2015)을 형성하는 예에 대해서 설명한다.
환원 공정 S404에서 소정의 시간 경과 후, 계속해서 수소 함유 가스를 공급하면서, 제2 가스 공급계로부터 Si2H6 가스를 공급한다. 공급된 Si2H6 가스는 열분해되어, 웨이퍼(200) 상에 공급된다. Si2H6 가스는, 구리 함유막(2005)의 노출면 상에서 실리콘 함유막(2013)을 형성한다. 소정 시간 경과 후, Si2H6 가스의 공급을 정지한다.
선택 성장 공정 S406에서는, 처리 공간(201)의 압력을 1Pa 내지 10Pa, 웨이퍼(200)의 온도를 150℃ 내지 300℃로 함과 함께, 실리콘 함유 가스의 유량을 10 내지 1000sccm으로 한다.
(에칭 공정 S408)
그런데, 선택 성장 공정 S406에서는, 선택성의 문제로, 구리 함유막(2005)의 노출면뿐만 아니라, 층간 절연막(2001)의 표면(2001a)이나 배선간 절연막(2002)의 측면(2002a)에 얼룩 상태의 막(2014)이 형성된다. 이 상태에서 다음의 공정인 제2 층간 절연막 형성 공정 S105 이후의 공정을 행한 경우, 에어 갭의 유전율이 높아지는 등, 에어 갭 구조의 특성 저하가 일어난다.
따라서, 본 공정에서는, 막(2014)을 제거하기 위해서, 다음과 같이 막(2014)의 에칭을 행한다.
구체적으로는, 선택 성장 공정 S406에서 소정의 시간 경과 후, Si2H6 가스의 공급을 정지함과 함께, 분위기를 배기한다. 배기 후, 밸브(248d)를 개방으로 해서, 에칭 가스를 처리 공간(201)에 공급한다. 공급된 에칭 가스는 막(2012)을 제거한다.
에칭 공정 S408에서는, 처리 공간(201)의 압력을 1Pa 내지 10Pa, 웨이퍼(200)의 온도를 150℃ 내지 300℃로 함과 함께, 에칭 가스의 유량을 10 내지 1000sccm으로 한다.
(개질공정 S410)
계속해서 개질 공정 S410을 설명한다.
그런데, 일반적으로, 예를 들어 400℃ 정도의 고온 상태인 경우, 실리콘 성분은 구리에 확산하기 쉽다고 알려져 있다. 본 실시 형태에 비추어 보면, 구리로 구성되는 구리 함유막(2005)의 노출 부분에 형성된 실리콘 함유막(2013)에 포함되는 실리콘 성분이, 구리 함유막(2005)에 확산될 우려가 있다.
실리콘 성분이 확산한 구리 함유막은 저항값이 상승하기 때문에, 배선으로서의 성능을 열화시킨다. 따라서, 보다 바람직하게는, 실리콘 성분의 확산을 억제하도록, 실리콘 함유막(2013)을 개질한다.
다음으로 개질 공정 S410에서의 실리콘 함유막(2013)의 개질 방법의 구체예를 설명한다. 제1 가스 공급계(243), 제2 가스 공급계(244), 제3 가스 공급계(245)의 밸브를 폐쇄로 하고, 각 가스 공급계로부터 공급되는 가스의 공급을 정지해서 선택 성장 공정 S406 및 에칭 공정 S408을 종료하면, 밸브(252d)를 개방으로 해서 암모니아(NH3) 가스의 공급을 개시한다. 이때, 리모트 플라즈마 유닛(252e)은 이미 기동되어 있다.
리모트 플라즈마 유닛(252e)을 통과한 암모니아 가스는 플라즈마 상태로 되고, 웨이퍼(200) 상에는 플라즈마 상태의 암모니아 가스가 공급된다. 웨이퍼(200)에서는, 실리콘 함유막(2013)과 암모니아 플라즈마가 반응해서 실리콘 함유막을 질화하여, 제2 확산 방지막(2015)을 형성한다. 실리콘 함유막(2013)의 질화 처리는, 실리콘 성분과 질소 성분의 결합도를 높게 하기 때문에, 실리콘 성분의 확산을 억제할 수 있다. 소정의 시간 경과 후, 암모니아 가스의 공급을 정지한다.
여기서, 질소 함유 가스의 플라즈마를 사용해서 질화하는 이유를 설명한다. 상술한 바와 같이, 고온 상태에서는 실리콘 성분이 구리 함유막에 확산되기 쉬운 것으로 알려져 있다. 한편, 질화하는 경우, 높은 에너지가 필요한 것으로 알려져 있다. 그 때문에, 가령 고열에 의해 반응 에너지를 보충한 경우, 보다 고온으로 웨이퍼(200)를 가열할 필요가 있다. 웨이퍼(200)를 고온으로 하면, 상술한 바와 같이 실리콘이 확산하여, 구리 함유막(2005)의 저항값이 상승해 버린다는 문제가 있다. 구리 함유막(2005)은 후에 배선으로서 사용되는 것이며, 효율적으로 전류를 흘리기 위해서는, 가능한 한 저항값이 낮은 것이 바람직하다.
따라서, 실리콘 성분이 구리 함유막으로의 확산을 억제할 정도의 온도에서 질화 처리를 행할 필요가 있다. 따라서, 웨이퍼(200)를 고온으로 해서 질화하지 않도록, 질소 함유 가스를 플라즈마 상태로 해서 반응에 필요한 에너지를 플라즈마로 보충함으로써, 실리콘 함유막을 질화 처리한다.
여기서, 개질공정 S410에서의 처리 조건에서는, 본 공정에서는, NH3 가스의 공급량은 예를 들어 10 내지 1000sccm, 바람직하게는 10 내지 500sccm의 범위 내의 유량으로 한다. NH3 가스를 웨이퍼(200)에 대하여 공급하는 시간은, 예를 들어 1 내지 600초, 바람직하게는 1 내지 120초의 범위 내의 시간으로 한다. 또한, 웨이퍼(200)의 온도는, 예를 들어 200 내지 400℃ 정도로 하고, 바람직하게는 300 내지 380℃ 정도로 한다.
이렇게 형성함으로써, 도 11에 기재한 바와 같이, 공극(2009)의 폭(L)을 확보한 상태에서 제1 확산 방지막과 제2 확산 방지막을 형성할 수 있다. 따라서, 구리 성분의 확산을 방지함과 함께, 저유전율의 에어 갭을 실현하는 것이 가능하게 된다.
또한, 본 실시 형태에서는 실리콘 함유 가스로서 Si2H6 가스를 사용해서 설명했지만, 거기에 한정하는 것은 아니며, 예를 들어 모노실란(SiH4) 가스나, 그 혼합 가스를 사용해도 된다.
(주된 효과)
이상의 실시 형태에 수반하는 주된 효과를 이하에 기재한다.
(a) 제2 확산 방지막을 형성함으로써, 에칭 공정에서 구리 함유막이 노출되었다고 해도, 상층에의 금속 성분의 확산을 억제할 수 있다.
(b) 제2 확산 방지막을 형성함으로써, 에칭 공정에서 구리 함유막이 노출되었다고 해도, 인접하는 구리 함유막과의 도통을 억제할 수 있다.
200 : 웨이퍼(기판) 201 : 처리 공간
202 : 챔버 212 : 기판 적재대

Claims (21)

  1. 제1 층간 절연막과, 상기 제1 층간 절연막 상에 형성되어, 배선으로서 사용되는 복수의 구리 함유막과, 상기 구리 함유막간을 절연하는 배선간 절연막과, 상기 복수의 구리 함유막의 사이에 형성된 공극을 갖는 제1 배선층과,
    상기 구리 함유막 상면의 일부의 면 상에 형성되어, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막,
    을 포함하는 기판을 처리실에 반입하는 공정과,
    상기 구리 함유막 상 중 상기 제1 확산 방지막이 형성되지 않은 다른 부의 면 상에, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제2 확산 방지막을 형성하는 공정,
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 구리 함유막의 다른 부의 면에, 상기 제2 확산 방지막을 선택적으로 형성하는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 배선간 절연막을 선택하지 않고 상기 구리 함유막을 선택하는 성질을 갖는 금속 함유 가스를 상기 기판에 공급하여, 상기 다른 부의 면 상에 상기 제2 확산 방지막을 형성하는, 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 금속 함유 가스는 전이 금속 함유 가스인, 반도체 장치의 제조 방법.
  5. 제3항에 있어서,
    상기 금속 함유 가스에 있어서의 금속 성분은, 텅스텐, 탄탈륨, 몰리브덴 중 어느 하나인, 반도체 장치의 제조 방법.
  6. 제4항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 수소 함유 가스를 상기 기판에 더 공급하는, 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 기판에 상기 수소 함유 가스를 공급하고, 그 후 상기 금속 함유 가스를 공급하는, 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 금속 함유 가스의 공급을 정지한 후, 상기 수소 함유 가스의 공급을 정지하는, 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제1 확산 방지막은 실리콘 함유막이며, 상기 제2 확산 방지막은 금속 함유막인, 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 배선간 절연막을 선택하지 않고 상기 구리 함유막을 선택하는 성질을 갖는 금속 함유 가스를 상기 기판에 공급하여, 상기 다른 부의 면 상에 상기 제2 확산 방지막을 형성하는, 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 기판에 수소 함유 가스를 더 공급하는, 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 기판에 상기 수소 함유 가스를 공급하고, 그 후 상기 금속 함유 가스를 공급하는, 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 금속 함유 가스의 공급을 정지한 후, 상기 수소 함유 가스의 공급을 정지하는, 반도체 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 금속 함유 가스의 공급을 정지한 후, 상기 수소 함유 가스의 공급을 정지하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 제2 확산 방지막을 형성하는 공정에서는, 상기 배선간 절연막을 선택하지 않고 상기 구리 함유막을 선택하는 성질을 갖는 실리콘 함유 가스를 상기 기판에 공급하여, 상기 다른 부의 면 상에 실리콘 함유막을 형성하는, 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 제2 확산 방지막 형성 공정에서는, 상기 실리콘 함유막 형성 후, 상기 실리콘 함유막의 개질을 행하여, 상기 제2 확산 방지막을 형성하는, 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 실리콘 함유막의 개질에서는, 상기 기판에 질화 가스를 공급하는, 반도체 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 개질을 행할 때, 상기 실리콘 함유막의 성분이 상기 구리 함유막에 확산하는 것을 억제하는 온도에서 상기 기판을 처리하는, 반도체 장치의 제조 방법.
  19. 제16항에 있어서,
    상기 개질을 행할 때, 상기 실리콘 함유막의 성분이 상기 구리 함유막에 확산하는 것을 억제하는 온도에서 상기 기판을 처리하는, 반도체 장치의 제조 방법.
  20. 제1 층간 절연막과, 상기 제1 층간 절연막 상에 형성되어, 배선으로서 사용되는 복수의 구리 함유막과, 상기 구리 함유막간을 절연하는 배선간 절연막과, 상기 복수의 구리 함유막의 사이에 형성된 공극을 갖는 제1 배선층과,
    상기 구리 함유막 상면의 일부의 면 상에 형성되어, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막,
    을 포함하는 기판을 적재하는 적재부와,
    상기 적재부를 내포하는 처리실과,
    상기 처리실에, 상기 구리 함유막 상 중 상기 제1 확산 방지막이 형성되지 않은 다른 부의 면 상에, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제2 확산 방지막을 형성하는 가스를 공급하는 공급부,
    를 포함하는 기판 처리 장치.
  21. 제1 층간 절연막과, 상기 제1 층간 절연막 상에 형성되어, 배선으로서 사용되는 복수의 구리 함유막과, 상기 구리 함유막간을 절연하는 배선간 절연막과, 상기 복수의 구리 함유막의 사이에 형성된 공극을 갖는 제1 배선층과,
    상기 구리 함유막 상면의 일부의 면 상에 형성되어, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제1 확산 방지막,
    을 포함하는 기판을 처리실에 반입하는 단계와,
    상기 구리 함유막 상 중 상기 제1 확산 방지막이 형성되지 않은 다른 부의 면 상에, 상기 구리 함유막의 성분의 확산을 억제하도록 구성되는 제2 확산 방지막을 형성하는 단계,
    를 컴퓨터에 의해 기판 처리 장치에 실행시키는 프로그램을 저장하는 기록 매체.
KR1020160096795A 2016-03-30 2016-07-29 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR20170112892A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016068139A JP6329199B2 (ja) 2016-03-30 2016-03-30 半導体装置の製造方法、基板処理装置およびプログラム
JPJP-P-2016-068139 2016-03-30

Publications (1)

Publication Number Publication Date
KR20170112892A true KR20170112892A (ko) 2017-10-12

Family

ID=59152351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096795A KR20170112892A (ko) 2016-03-30 2016-07-29 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US9698050B1 (ko)
JP (1) JP6329199B2 (ko)
KR (1) KR20170112892A (ko)
CN (1) CN107293514A (ko)
TW (1) TWI619185B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6318188B2 (ja) * 2016-03-30 2018-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2019138924A1 (ja) * 2018-01-11 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691573A (en) * 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Composite insulation with a dielectric constant of less than 3 in a narrow space separating conductive lines
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US6809026B2 (en) * 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
JP5117755B2 (ja) * 2002-05-08 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5180426B2 (ja) * 2005-03-11 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4608370B2 (ja) 2005-06-01 2011-01-12 独立行政法人海洋研究開発機構 試料採取用マイクロミル
JP4956919B2 (ja) 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
JP2006179950A (ja) * 2006-02-15 2006-07-06 Renesas Technology Corp 半導体集積回路装置の製造方法
US7800228B2 (en) * 2006-05-17 2010-09-21 International Business Machines Corporation Reliable via contact interconnect structure
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
JP5334434B2 (ja) 2007-06-04 2013-11-06 パナソニック株式会社 半導体装置の製造方法
US8084352B2 (en) * 2007-06-04 2011-12-27 Panasonic Corporation Method of manufacturing semiconductor device
US7977791B2 (en) * 2007-07-09 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of boron-containing metal cap pre-layer
JP5171192B2 (ja) * 2007-09-28 2013-03-27 東京エレクトロン株式会社 金属膜成膜方法
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US7964442B2 (en) * 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
JP5097501B2 (ja) 2007-10-18 2012-12-12 株式会社日立製作所 半導体集積回路装置の製造方法
WO2009127914A1 (en) * 2008-04-17 2009-10-22 Freescale Semiconductor, Inc. Method of sealing an air gap in a layer of a semiconductor structure and semiconductor structure
US7928003B2 (en) * 2008-10-10 2011-04-19 Applied Materials, Inc. Air gap interconnects using carbon-based films
JP5396065B2 (ja) * 2008-10-28 2014-01-22 株式会社日立製作所 半導体装置の製造方法
JP2010258215A (ja) * 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5238615B2 (ja) * 2009-06-04 2013-07-17 株式会社東芝 半導体装置の製造方法
US8076241B2 (en) * 2009-09-30 2011-12-13 Tokyo Electron Limited Methods for multi-step copper plating on a continuous ruthenium film in recessed features
KR101912947B1 (ko) * 2011-11-09 2018-10-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN107579038B (zh) * 2011-12-29 2021-02-26 英特尔公司 具有罩层的气隙互连以及形成的方法
US9034664B2 (en) * 2012-05-16 2015-05-19 International Business Machines Corporation Method to resolve hollow metal defects in interconnects
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
KR102003523B1 (ko) * 2012-08-17 2019-07-24 삼성전자주식회사 금속 플러그를 포함하는 반도체 장치 및 그 제조 방법
KR102154112B1 (ko) * 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
US9263389B2 (en) * 2014-05-14 2016-02-16 International Business Machines Corporation Enhancing barrier in air gap technology
US9496224B2 (en) * 2014-05-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof

Also Published As

Publication number Publication date
JP6329199B2 (ja) 2018-05-23
US9698050B1 (en) 2017-07-04
TWI619185B (zh) 2018-03-21
TW201735201A (zh) 2017-10-01
CN107293514A (zh) 2017-10-24
JP2017183489A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
US7767594B2 (en) Semiconductor device producing method
TW202117931A (zh) 間隙填充沉積製程
KR102096143B1 (ko) 루테늄 배선 및 그 제조 방법
KR20210002672A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US10490443B2 (en) Selective film forming method and method of manufacturing semiconductor device
TWI730990B (zh) 用於沉積介電質阻障層以及含鋁的蝕刻終止層之方法
TW201842539A (zh) 金屬氮化物膜的選擇性蝕刻
US20190304791A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
KR20170112892A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US10522467B2 (en) Ruthenium wiring and manufacturing method thereof
KR101874308B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN108257862B (zh) 半导体器件的制造方法、衬底处理装置及存储介质
CN115004336A (zh) 沟槽结构内的选择性钨沉积
JP2024044428A (ja) エッチング方法およびエッチング装置
TW202249058A (zh) 選擇性阻障金屬蝕刻

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment